DE4041408A1 - Halbleiterspeicher - Google Patents
HalbleiterspeicherInfo
- Publication number
- DE4041408A1 DE4041408A1 DE4041408A DE4041408A DE4041408A1 DE 4041408 A1 DE4041408 A1 DE 4041408A1 DE 4041408 A DE4041408 A DE 4041408A DE 4041408 A DE4041408 A DE 4041408A DE 4041408 A1 DE4041408 A1 DE 4041408A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- test
- semiconductor memory
- control signal
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000012360 testing method Methods 0.000 claims description 90
- 238000001514 detection method Methods 0.000 claims description 21
- 230000004044 response Effects 0.000 claims description 20
- 230000015654 memory Effects 0.000 claims description 12
- 230000008859 change Effects 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims 5
- 241001212789 Dynamis Species 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 9
- WBWWGRHZICKQGZ-HZAMXZRMSA-M taurocholate Chemical compound C([C@H]1C[C@H]2O)[C@H](O)CC[C@]1(C)[C@@H]1[C@@H]2[C@@H]2CC[C@H]([C@@H](CCC(=O)NCCS([O-])(=O)=O)C)[C@@]2(C)[C@@H](O)C1 WBWWGRHZICKQGZ-HZAMXZRMSA-M 0.000 description 9
- 230000002950 deficient Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 101150087426 Gnal gene Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910000648 terne Inorganic materials 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/46—Test trigger logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
Die vorliegende Erfindung bezieht sich auf einen Halbleiter
speicher und im besonderen auf Halbleiterspeicher, die mit ei
ner Betriebsart betrieben werden, die sich durch eine Kombina
tion zweier von außen angelegter Steuersignale auszeichnet.
Die vorliegende Erfindung ist besonders auf Dynamische
Schreib-Lesespeicher (dynamic random access memory=DRAM) an
wendbar.
In den letzten Jahren wurden Halbleiterspeicher in verschie
denen elektrischen Geräten, wie Computern, eingesetzt. Beson
ders die Nachfrage nach Dynamischen Schreib-Lesespeichern
(nachfolgend als DRAM bezeichnet) und Statischen Schreib-Lese
speichern (nachfolgend als SRAM bezeichnet) soll zukünftig
weiter steigen. Während sich die folgende Erfindung auf Halb
leiterspeicher (z. B. DRAMs und SRAMs) bezieht, die mit Be
triebsarten betrieben werden, die sich durch eine Kombination
zweier von außen angelegter Steuersignale auszeichnen, wird im
folgenden zum Zwecke der Einfachheit eine Beschreibung eines
DRAM vorgenommen.
Die Fig. 1 zeigt ein Blockdiagramm eines herkömmlichen DRAM.
Der DRAM in Fig. 1 umfaßt ein Speicherzellenfeld 1 mit einer
Mehrzahl von in Zeilen und Spalten angeordneten Speicherzel
len, einen extern angelegte Adressignale A0 bis A10 empfangen
den Adresspuffer 4, einen Zeilendekodierer 2 zum Dekodieren
von vom Adresspuffer 4 ausgegebenen Zeilenadressignalen RA0
bis RA9, einen Spaltendekodierer 3 zum Dekodieren von vom
Adresspuffer 4 ausgegebenen Spaltenadressignalen CA0 bis CA9
und einen Leseverstärker 15 zum Verstärken der aus dem
Speicherzellenfeld 1 gelesenen Signale. Der DRAM umfaßt weiter
einen Eingangskreis 100b zum Empfangen eines von außen an
gelegten Zeilenadressen-Taktsignals (nachfolgend als -Si
gnal bezeichnet), einen Eingangskreis 200b zum Empfangen
eines von außen angelegten Spaltenadressen-Taktsignals
(nachfolgend als -Signal bezeichnet) und einen Eingangs
kreis 300b zum Empfangen eines von außen angelegten Schreib-
Steuersignals (nachfolgend als -Signal bezeichnet). Der -
Eingangskreis 100b erzeugt ein internes Signal. Der -Ein
gangskreis 200b erzeugt ein internes -Signal als Reaktion
auf das externe -Signal. Der -Eingangskreis 300b erzeugt
ein internes -Signal als Reaktion auf das externe -Signal.
Ein Zeilendekodierer 2 wählt eine Zeile, d. h. eine Wortleitung
aus, die von den Zeilenadressignalen RA0 bis RA9 als Reaktion
auf das interne -Signal bestimmt wird. Ein Spaltendekodie
rer 3 wählt eine Spalte aus, die von den Spaltenadressignalen
CA0 bis CA9 als Reaktion auf das interne -Signal bestimmt
wird. Mit anderen Worten, die Spaltendekodierer 3 schaltet die
mit der Spalte verbundenen Transistoren in einem Eingabe-Aus
gabe-Gatterkreis 5 (nachfolgend als I/O-Kreis bezeichnet) ein,
um die Bitleitungen in der bezeichneten Spalte mit einem Ein
gabepuffer 6 oder einem Ausgabepuffer 7 zu verbinden, wobei
die Spalte durch die Spaltenadressignale CA0 bis CA9 bezeich
net wurde.
Ein Adresspuffer 4 empfängt extern angelegte Adressignale A0
bis A10, um dann Zeilenadressignale RA0 bis RA9 und Spal
tenadressignale CA0 bis CA9 an den Zeilendekodierer 2 bzw. den
Spaltendekodierer 3 in einem gewöhnlichen Schreib- und Lesemo
dus anzulegen. Der Adresspuffer 4 empfängt interne Adressig
nale Q0 bis Q9, die von einem Auffrischungs-Zählkreis 8
(refresh counter, nachfolgend als Refresh-Zähler bezeichnet)
zum Anlegen von Zeilenadressignalen RA0 bis RA9 an den Zeilen
dekodierer 2 zum Auffrischen im Auffrisch-Modus erzeugt wer
den. Ein Auffrischungs-Steuerkreis 9 (refresh controller,
nachfolgend als Refresh-Steuerkreis bezeichnet) steuert den
Refresh-Zähler 8 als Reaktion auf das interne -Signal. Es
wird darauf hingewiesen, daß die Betriebsarten des DRAM durch
die Kombinationen des internen -Signals, des internen -
Signals und des internen -Signals bestimmt bzw. gesteuert
werden.
Im gewöhnlichen Schreib- und Lesebetrieb werden Daten zwischen
dem I/O-Kreis 5 und dem Eingabepuffer 6 oder zwischen dem I/O-
Kreis 5 und dem Ausgabepuffer 7 auf einer 4-Bit-Basis übertra
gen. Wenn sich das interne -Signal auf "H"-Potential
(logisch "H") befindet (im Lesebetrieb), gibt ein I/O-Steuer
kreis 11 aus dem Speicherzellenfeld 1 gelesene Daten Dout über
den Ausgabepuffer 7 aus, als Reaktion auf ein Zeilenadressig
nal RA10 und ein Spaltenadressignal CA10. Wenn sich das in
teren -Signal auf "L"-Potential (logisch "L") befindet (im
Schreibbetrieb), legt der I/O-Steuerkreis 11 von außen über
den Eingangspuffer 6 angelegte Daten Din an den I/O-Kreis 5
auf 4-Bit-Basis.
Ein Testbetriebs-Steuerkreis 14 erkennt einen extern bestimm
ten Testbetrieb als Reaktion auf das interne -Signal, das
interne -Signal und das interne -Signal. Das bedeutet,
daß der Testbetriebs-Steuerkreis 14 ein Testsignal mit L-
Potential erzeugt, wenn der Testbetrieb extern bestimmt ist.
Der Spaltendekodierer 3 dekodiert die Spaltenadressignale CA1
bis CA9, wenn das Testsignal mit L-Potential angelegt wird.
Das heißt, das Spaltenadressbit CA0 wird nicht beachtet. Als
Ergebnis wird die Datenübertragung zwischen dem I/O-Kreis 5
und dem Eingangspuffer 6 oder dem Ausgangspuffer 7 auf einer
8-Bit-Basis durchgeführt. Wenn das Testsignal mit L-Poten
tial angelegt wird, führen der Eingangpuffer 6 und der Aus
gangspuffer 7 den Datenlese- und Datenschreibbetrieb auf einer
8-Bit-Basis durch. Mit anderen Worten, bei extern bestimmtem
Testbetrieb wird der Testvorgang für eine Speicherzelle auto
matisch gestartet.
Ein Anfang und ein Ende des Testbetriebs sind entsprechend der
Zeitdiagramme in Fig. 2 und Fig. 3 bestimmt. Sobald der Anfang
des Testbetriebs bestimmt ist, wie in Fig. 2 gezeigt, bewirkt
dies ein Abfallen des internen -Signals und des internen
-Signals. Hierauf folgt ein Abfall des internen -Signals
zum Zeitpunkt t1. Wenn sich das interne -Signal und das in
terne -Signal auf L-Potential befinden, erkennt der Testbe
triebs-Steuerkreis 14 die Bestimmung des Testbetriebsanfangs
als Reaktion auf den Abfall des internen -Signals. Folglich
erzeugt der Testbetriebs-Steuerkreis 14 einen Teststartimpuls
und ein Testsignal mit Niedrigpotential.
Im anderen Fall bei Bestimmung von Testbetriebsende wird zu
erst der Abfall des internen -Signals bewirkt, wie in Fig. 3
gezeigt. Das interne -Signal wird auf H-Potential gehal
ten. Wenn das interne -Signal abfällt (zum Zeitpunkt t2),
erkennt, der Testbetriebs-Steuerkreis 14 die externe Bestimmung
des Testbetriebsendes, indem er das -Signal auf L-Potential
und das -Signal auf H-Potential erkennt. Folglich erzeugt
der Testbetriebs-Steuerkreis 14 einen Testendeimpuls , um
das Testsignal anzuheben. Es wird darauf hingewiesen, daß
die Zeitpunkte der in Fig. 3 gezeigten Signalwechsel die glei
chen wie in einem -vor--Auffrischungszyklus sind.
Ein Schaltbild in Fig. 4 zeigt den -Eingangkreis 100b, den
-Eingangskreis 200b und den -Eingangskreis 300b, die in
Fig. 1 zu sehen sind. Jeder der in Fig. 4 gezeigten Eingangs
kreise 100b, 200b und 300b weist dieselbe Schaltungsanordnung
auf. Der -Eingangskreis 100b z. B. beinhaltet kaskadierte
Inverter 21b und 31. Der Inverter 21b weist in Reihe zwischen
Spannungsversorgung Vcc und Erde geschaltete pMOS-Transistoren
Q13, Q18 und einen nMOS-Transistor Q19 auf. Ein nMOS-Transi
stor Q14 ist parallel zum Transistor Q19 verbunden. Die Tran
sistoren Q18 und Q19 sind so verbunden, daß sie ein externes
-Signal an ihren Gates empfangen. Die Transistoren Q13 und
Q14 sind so verbunden, daß die ein Aktivierungssignal Φ an ih
ren Gates empfangen. Der Inverter 31 weist in Serie zwischen
Spannungsversorgung Vcc und Masse einen pMOS-Transistor Q15
und einen nMOS-Transistor Q16 auf. Ein pMOS-Transistor Q17 ist
zwischen Spannungsversorgung Vcc und dem Eingangsknoten des
Inverters 31 angeordnet, um das Laden des Eingangsknotens zu
beschleunigen. Das Gate des Transistors Q17 ist mit dem Ausga
beknoten des Inverters 31 verbunden.
Der Inverter 21b besitzt eine Schwellspannung VTRAS′. Der Wert
der Schwellspannung bestimmt sich nach einem Verhältnis von
Transistorgrößen, wie einem Verhältnis der Kanalbreiten des
Transistors Q18 zum Transistor Q19. Entsprechend besitzt ein
Inverter 22b eine Schwellspannung VTCAS′ und ein Inverter 23b
Inverter 23b die Schwellspannung VTWE′. Es wird darauf hinge
wiesen, daß die Schwellspannungen der Inverter 21b, 22b und
23b üblicherweise auf den gleichen Wert gesetzt werden. Das
heißt, ein Verhältnis der Transistorgrößen der die Inverter
21b, 22b, 23b bildenden Transistoren ist festgelegt, so daß
die Schwellspannungen entsprechend festgelegt sind.
Diese Inverter 21b, 22b und 23b sind daher mit einer festen
Schwellspannung gefertigt. Die Schwellspannung der gefertigten
Inverter 21b, 22b und 23b kann allerdings schwanken, begründet
durch Probleme im Herstellungsprozeß des DRAM. Besonders die
Schwellspannung VTRAS′ des Inverters 21b im -Eingangskreis
100b, die kleiner als die anderen Schwellspannungen VTCAS′ und
VTWE′ gelegt ist, führt zu derartigen Problemen, wie dies im
folgenden beschrieben wird.
Die Fig. 5a bis 5d sind Zeitablaufdiagramme, welche die in den
herkömmlichen Kreisen 100b, 200b und 300b erzeugten Probleme
erklären. Unter Bezug auf Fig. 5 wird angenommen, daß das ex
terne -Signal, das externe -Signal und das externe -
Signal eine Spannung VIH als H-Potential und eine Spannung VIL
als L-Potential aufweisen. Es wird zusätzlich angenommen, daß
die Schwellspannung VTRAS′ für das externe -Signal niedri
ger ist als die Schwellspannungen VTGAS′ und VTWE′ für das ex
terne -Signal und das externe -Signal. Es wird weiterhin
angenommen, daß die Spannung VIH niedriger ist als die
Schwellspannungen VTGAS′ und VTWE′ und höher als die Schwell
spannung VTRAS′.
Das als Reaktion auf das externe -Signal erzeugte interne
-Signal befindet sich auf H-Potential bis zum Zeitpunkt
t11, wie in Fig. 5B gezeigt. Das externe -Signal fällt zum
Zeitpunkt t11 ab, wodurch das interne -Signal entsprechend
abfällt. Andererseits werden das interne -Signal und das
interne -Signal auf einem L-Potential gehalten, wie dies in
Fig. 5C gezeigt ist. Als Ergebnis fällt das Testsignal zum
Zeitpunkt t11 ab, wie in Fig. 5D gezeigt, um dieselbe Situa
tion wie in Fig. 2 zu erzeugen. Mit anderen Worten, der Test
betrieb wird gestartet, obwohl der Beginn des Testbetriebs von
außen nicht notwendig gemacht wurde. Mit anderen Worten, der
Betrieb im Testmodus wird gestartet, obwohl ein gewöhnlicher
Lese- oder Schreibbetrieb notwendig ist. Dies führt zu Unan
nehmlichkeiten bei einem Test vor dem Ausliefern der DRAMSs
(einem Test in der Fabrik), wie es an späterer Stelle be
schrieben werden wird.
Die Fig. 6 zeigt ein Blockdiagramm des in Fig. 1 gezeigten
Testbetriebs-Steuerkreises bzw. der Testbetriebs-Steuerschal
tung 14. Wie in Fig. 6 gezeigt, umfaßt der Testbetriebs-Steu
erkreis 14 einen -vor--Freigabe-Erkennungskreis 61 zum
Erkennen eines Abfalls des internen -Signals vor einem Ab
fall des internen -Signals, einen -vor--Freigabe-Er
kennungskreis 62 zum Erkennen eines Abfalls des internen -
Signals vor einem Abfall des internen -Signals und einen
-vor--Freigabe-Erkennungskreis 63 zum Erkennen eines Ab
falls des internen -Signals vor einem Abfall des internen
-Signals. Sobald eine vorbestimmte Bedingung entdeckt ist,
bewirken die Erkennungskreise 61, 62 und 63 das Abfallen der
Erkennungssignale , bzw. . Das bedeutet, wenn die
Bestimmung des Testbetriebsstarts erkannt wird, daß die Erken
nungskreise 61 und 62 Signale bzw. von L-Potential
ausgeben. Ein Testbetriebs-Steuerkreis 64 legt den Teststart
impuls an einem Haltekreis 65 an als Reaktion auf die Si
gnale und . Der Haltekreis 65 erzeugt das Testsignal
auf L-Potential, indem er den Impuls hält.
Andererseits bewirkt die Erkennung der Bestimmung des Testbe
triebsendes nur den Abfall des Ausgangssignals im Erken
nungskreis 61. Der Testbetriebs-Steuerkreis 64 legt den
Testendeimpuls an den Haltekreis 65 an als Reaktion auf das
Signal . Der Haltekreis 65 bewirkt den Anstieg des Testsi
gnals als Reaktion auf den Impuls . Zusätzlich bewirkt
die Bestimmung des Nur--Auffrischungsbetriebs nur den Ab
fall des Ausgangssignals des Erkennnungskreises 63. Der
Testbetriebs-Steuerkreis erzeugt den Testendeimpuls TR als Re
aktion auf das Signal , wodurch das Ansteigen des Testsi
gnals TE bewirkt wird. Der -vor--Freigabe-Erkennungs
kreis 63 und ein Teil des Testbetriebs-Steuerkreises 64 bilden
einen Kreis 70 zum Verhindern einer Rücksetzung des Testbe
triebs.
Das Flußdiagramm in Fig. 7 zeigt die Reihenfolge der Tests ei
nes DRAMs vor der Auslieferung. Unter Bezug auf Fig. 7 wird
zuerst ein DC-Test in Schritt 51 durchgeführt, während dem die
DRAMs im gewöhnlichen Betriebsmodus betrieben werden und der
Stromverbrauch gemessen wird. Dann wird in Schritt 52 ein
Funktionstest durchgeführt. Im Funktionstest wird überprüft,
ob die DRAMs einen gewünschten Betrieb in mehreren gewöhnli
chen Betriebsmodi durchführen. In Schritt 53 wird ein Test der
Eingangspegelgrenzen durchgeführt. Im Test der Eingangpegel
grenzen wird ein Spannungsbereich erfaßt, der einen normalen
Betrieb erlaubt, indem H oder L-Spannungspotentiale von extern
angelegten Eingangs- oder Steuersignalen variiert werden. Wäh
rend Schritt 54 wird ein Test der zeitlichen Grenzen durchge
führt. Im Test der zeitlichen Grenzen wird die Grenze ermit
telt, bis zu der die DRAMs einen gewünschten Betrieb als Reak
tion auf ein von außen angelegtes Steuersignal durchführen
können, indem die Taktzeit des Steuersignals verändert wird.
In den in Fig. 7 gezeigten Testschritten 51 bis 54 wird eine
Überprüfung durchgeführt, ob die DRAMs einen erforderlichen
Standard erfüllen oder gebrauchstauglich sind, und DRAMs, die
diesen Erfordernissen nicht gerecht werden, werden als defekt
betrachtet (durchgefallen). Andererseits werden nur diejenigen
DRAMS, die alle diese Erfordernisse erfüllen, als nicht defekt
betrachtet und entsprechend ausgeliefert (bestanden). Es
sollte bemerkt werden, daß in allen der in Fig. 7 gezeigten
Tests 51 bis 54 die DRAMs zu jeder Zeit in einem gewöhnlichen
Betriebsmodus betrieben werden sollten.
Wie beschrieben sollen die Tests vor der Auslieferungs in ei
nem gewöhnlichen Betriebsmodus entsprechend der Testsequenz
nach Fig. 7 durchgeführt werden. Daher sollte der Wechsel ei
nes Betriebszustands der DRAMs vom gewöhnlichen Betrieb in
einen Testbetrieb ohne externen Befehl vermieden werden. Wenn
die DRAMs während der in Fig. 7 gezeigten Testsequenz in einen
unerwünschten Testmodus versetzt werden, zeigt das Testergeb
nis ein negatives Ergebnis, obwohl keiner der DRAMs defekt
ist. Dies bedeutet, daß ein normaler Testbetrieb nicht möglich
ist. Es ist daher notwendig, Situationen wie die in den Fig. 5A
bis 5D gezeigten während eines Tests vor dem Ausliefern zu
verhindern.
Eine Aufgabe der vorliegenden Erfindung ist es, einen Halblei
terspeicher davon abzuhalten, in einen unerwünschten Be
triebszustand einzutreten, wobei diese Betriebszustände durch
eine Kombination von zwei von außen angelegten Steuersignalen
gesteuert werden können.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, zu
verhindern, daß ein Betriebsmodus eines DRAMs sich in einen
unerwünschten Testmodus ändert, wobei der DRAM durch eine Kom
bination eines externen -Signals und einem externen -Si
gnal in den Testmodus versetzt wird.
Kurz gesagt arbeitet der Halbleiterspeicher gemäß der vorlie
genden Erfindung nach Betriebsmodi, die von extern angelegten
ersten und zweiten Zustand-Steuerungssignalen bestimmt werden.
Die ersten und zweiten Zustands-Steuerungssignale nehmen erste
bzw. zweite Logikzustände entsprechend ihres Potentials ein.
Der Halbleiterspeicher beinhaltet einen ersten Bestimmungs
kreis bzw. Bestimmungsschaltung zum Bestimmen eines Logikzu
stands des ersten Zustands-Steuerungssignals, einen zweiten
Bestimmungskreis zum Bestimmen eines Logikzustands des zweiten
Zustands-Steuerungssignals und einen Betriebsarten-Erkennungs
kreis bzw. eine Betriebsarten-Erkennungsschaltung zum Erkennen
einer Bestimmung eines vorbestimmten Betriebsmodus als Reak
tion auf den zweiten Bestimmungskreis. Wenn der erste Bestim
mungskreis eine Bestimmung des ersten Logikzustands des ersten
Zustands-Steuerungssignals vornimmt und der Logikzustand des
zweiten Bestimmungskreises bestimmt, daß der Logikzustand des
zweiten Zustands-Steuerungssignals vom zweiten Logikzustand
auf den ersten Logikzustand wechselt, erkennt der Betriebsar
ten-Erkennungskreis die Bestimmung des vorbestimmten Be
triebszustands. In diesem Halbleiterspeicher erleichtert die
Steuerung der Schwellspannungen des ersten und des zweiten Be
stimmungskreises die Bestimmung des ersten Logikzustands des
zweiten Zustands-Steuerungssignals eher als die Bestimmung des
ersten Logikzustands des ersten Zustands-Steuerungssignals.
Als ein Ergebnis ist es für den Betriebszustands-Erkennungs
kreis schwer, einen vorbestimmten Betriebszustand zu bestim
men, wodurch verhindert wird, daß der Halbleiterspeicher uner
wünscht in einen vorbestimmten Betriebszustand eintritt.
Nach einem anderen Aspekt arbeitet der DRAM entsprechend der
vorliegenden Erfindung mit einem Testmodus, der durch eine
Kombination von einem externen -Signal und einem externen
-Signal bestimmt wird. Der DRAM beinhaltet einen -Ein
gangskreis zum Erzeugen eines internen -Signals, welches
durch eine vorbestimmte erste Schwellspannung als Reaktion auf
das externe RAS-Signal bestimmt wird, einen -Eingangskreis
zum Erzeugen eines internen -Signals, welches durch eine
zweite vorbestimmte Schwellspannung als Reaktion auf ein ex
ternes -Signal bestimt wird und einen Testbetriebs-Erken
nungskreis zum Erkennen einer Bestimmung des Testmodus als Re
aktion auf den Wechsel des internen -Signals von einem H-
Potential auf ein L-Potential, während sich das interne -
Signal auf L-Potential befindet. Der Betrieb des DRAM im Test
modus als Reaktion auf den Testmodus-Erkennungskreis. In die
sem DRAM ist die Schwellspannung des -Eingangskreises höher
gesetzt als die Schwellspannung des -Eingangskreises.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben
sich aus der Beschreibung eines Ausführungsbeispiels anhand der
Figuren. Von den Figuren zeigt
Fig. 1 ein Blockdiagramm eines herkömmlichen DRAM;
Fig. 2 ein Zeitablaufdiagramm, das einen Anfang eines
Testbetriebs zeigt;
Fig. 3 ein Zeitablaufdiagramm, das ein Ende des Testbe
triebs zeigt;
Fig. 4 ein Schaltbild, das den -Eingangskreis, den -
Eingangskreis und den -Eingangskreis nach Fig. 1
zeigt;
Fig. 5A bis 5D Zeitablaufdiagramme, die die in herkömmlichen
Eingangskreisen erzeugten Probleme erklären;
Fig. 6 ein Blockdiagramm des in Fig. 1 gezeigten Testbe
triebs-Steuerkreises;
Fig. 7 ein Flußdiagramm der Tests an einem DRAM vor der
Auslieferung;
Fig. 8 ein Schaltbild eines -Eingangskreises, eines
-Eingangskreises und eines -Eingangskreises
entsprechend einer Ausführungsform der vorliegenden
Erfindung;
Fig. 9A bis 9D Zeitablaufdiagramme, die den Betrieb der in Fig. 8
gezeigten Eingangskreise erklären;
Fig. 10 ein Diagramm, das ein Layout des den -Eingangs
kreis bildenden Inverters in Fig. 8 zeigt;
Fig. 11 ein Diagramm, das ein Layout des den -Eingangs
kreis bildenden Inverters in Fig. 8 zeigt.
Wie in Fig. 8 gezeigt, beinhaltet ein -Eingangskreis 100a
einen Inverter 21a mit einer Schwellspannung VTRAS. Ein -
Eingangskreis 200a beinhaltet einen Inverter 22a mit einer
Schwellspannung VTCAS. Ein -Eingangskreis 300a beinhaltet
einen Inverter 23a mit einer Schwellspannung VTWE. Jeder Wert
der drei Schwellspannungen VTRAS, VTCAS, VTWE wird so einge
stellt, daß der dem folgenden Ausdruck entspricht.
VTRAS<VTCAS=VTWE (1)
Die Schwellspannung VTRAS des Inverters 21a wird z. B. durch
Steuern des Kanalbreitenverhältnisses eines pMOS-Transistors
Q11 und eines nMOS-Transistors Q12 eingestellt. Entsprechend
wird die Schwellspannung VTGAS durch Steuern eines Kanalbrei
tenverhältnisses eines pMOS-Transistors Q21 und eines nMOS-
Transistors Q22 eingestellt.
Die Fig. 10 zeigt den pMIS-Transistor Q11 und den nMIS-Transi
stor Q12, die den Inverter 21a bilden. Der Transistor Q11
weist eine Kanalbreite W11 auf. Der Transistor Q12 besitzt
eine Kanalbreite W12, die kleiner als W11 ist. Die Bezugszei
chen N11, N12 und N13 in Fig. 10 entsprechen den Positionen
der Knoten N11, N12 bzw. N13, wie in Fig. 8 gezeigt.
Die Fig. 11 zeigt den pMOS-Transistor Q21 und den nMOS-Transi
stor Q22, die den Inverter 22a bilden. Der Transistor Q11
weist eine Kanalbreite W11 auf. Der Transistor Q22 besitzt
eine Kanalbreite W22. Die Bezugszeichen N21, N22 und N23 ent
sprechen auch den Positionen der in Fig. 8 gezeigten Knoten.
Um den oben beschriebenen Zusammenhang (1) zu erfüllen, werden
die Kanalbreiten W11, W12, W21 und W22 der Transistoren Q11,
Q12, Q21und Q22 so festgelegt, daß sie den folgenden Zusam
menhang erfüllen.
W12/W11<W22/W21 (2)
Man kann die folgenden Vorteile erhalten, wenn die Schwell
spannungen des -Eingangskreises 100a, des -Eingangskrei
ses 200a und des -Eingangskreises 300a so festgelegt werden,
daß sie die Bedingung des Ausdrucks (1) erfüllen.
Wie in Fig. 9A gezeigt, wird angenommen, daß die H-Potentiale
des externen -Signals, des externen -Signals und des ex
ternen -Signals niedriger sind als der Spannungswert der
Schwellspannung VTRAS und höher als die Schwellspannungen VTCAS
und VTWE. Es wird zusätzlich angenommen, daß das externe
-Signal, das externe -Signal und das externe -Signal
zum Zeitpunkt t11 abfallen und zum Zeitpunkt t12 ansteigen. Da
im in Fig. 8 gezeigten -Eingangskreis 100a die Schwellspan
nung VTRAS auf einen höheren Pegel als der Spannungswert VIH,
dem H-Potential des externen -Signals, gesetzt ist, wird
die interne -Signalleitung auf einem L-Potential wie in
Fig. 9B gezeigt gehalten. Da die Schwellspannungen VTCAS und
VTWE niedriger als der Spannungswert VIH gesetzt sind, ändern
sich das interne -Signal und das interne -Signal als Re
aktion auf das externe -Signal und das externe -Signal,
wie in Fig. 9C gezeigt. Da das interne -Signal auf L-Poten
tial verbleibt, bleibt das vom Testbetriebs-Steuerkreis 14 er
zeugte Testsignal auf hohem Potential, wodurch verhindert
wird, daß der mit den Eingangskreisen 100a, 200a und 300a ver
sehene DRAM in Fig. 8 in einen unerwünschten Testbetriebsmodus
versetzt wird.
Dadurch, daß die Schwellspannung VTMAS für das externe -Si
gnal höher gewählt wurde als die Schwellspannungen VTCAS und
VTWE, ist eine Bestimmung eines L-Potentials des externen -
Signals leichter als eine Bestimmung eines L-Potentials des
externen -Signals. Das interne -Signal wechselt daher
leichter auf ein L-Potential verglichen mit dem internen -
Signal und dem internen -Signal. Folglich ist ein wie in
Fig. 2 gezeigter Wechsel, daß ein internes -Signal nach der
Bewegung des internen - und des internen -Signals auf L-
Potential abfällt, fast unmöglich. Es ist daher möglich zu
verhindern, daß der DRAM in einem Testmodus betrieben wird,
ohne daß eine Anforderung für einen Start eines Testbetriebs
vorlag.
In einem Test des DRAM mit den in Fig. 8 gezeigten Eingangs
kreisen 100a, 200a und 300a, der entsprechend der in Fig. 7
gezeigten Testsequenz durchgeführt wird, ist ein Betriebsmodus
fast nie aus Versehen in den Testmodus gewechselt. Mit anderen
Worten, der DRAM kann seinen Betrieb leicht unter einem
gewöhnlichen Betriebsmodus forsetzen. Folglich arbeitet der
DRAM in einem gewöhnlichen Betriebsmodus während des in Fig. 7
gezeigten Tests, so daß ein korrektes Testergebnis erhalten
werden kann, ohne daß ein Test erneut durchgeführt werden muß.
Während in der Ausführungsform nach Fig. 8 die Schwellspannung
gesteuert wird, indem die Kanalbreiten der die Inverter 21a,
22a und 23a der entsprechenden Eingangskreise 100a, 200a und
300a bildenden Transistoren festgelegt werden, ist die Steue
rung der Schwellspannung nicht hierauf beschränkt, und es
sollte erwähnt werden, daß dies auch erreicht werden kann,
wenn z. B. eine Gatelänge dieser Transistoren oder eine Diffu
sionskonzentration der Transistoren kontrolliert verändert
wird. Es sollte ferner erwähnt werden, daß die Steuerung der
Kanalbreite z. B. des Transistors Q13 im -Eingangskreis sich
auf die Steuerung der Schwellspannung auswirkt. Das bedeutet,
es ist sinnvoll, ein Verhältnis der Kanalbreite W13 des Tran
sistors Q13 und des Transistors Q11, d. h. W13/W11, kleiner zu
setzen als ein Verhältnis im Inverter 22a des -Eingangs
kreises 200a. Mit anderen Worten, die Schwellspannung VTRAS
kann gesteuert werden, indem eine Kanalbreite mindestens eines
Transistors der den Inverter 21a bildenden Transistoren Q11
bis Q13 geändert wird.
Während in der Vorrichtung nach Fig. 8 die Schwellspannungen
so gesetzt sind, daß die den Ausdruck (1) erfüllen, sollte
festgestellt werden, daß die Schwellspannung TWE für das ex
terne -Signal beliebig ist. Das bedeutet, daß mindestens die
Schwellspannungen VTRAS und VTCAS den Ausdruck (1) erfüllen
sollten.
Während CMOS-Inverter 21a, 22a und 23a in der Ausführungsform
nach Fig. 8 benutzt werden, sollte ferner festgestellt werden,
daß an deren Stelle auch nMOS-Inverter benutzt werden können.
Claims (7)
1. Halbleiterspeicher, der unter einem von einer Kombination
von extern angelegten ersten und zweiten Zustandssteuersigna
len (, ) vorbestimmten Betriebsmodus betreibbar ist, wo
bei das erste und das zweite Zustandssteuersignal einen ersten
bzw. einen zweiten Logikzustand (L, H) entsprechend ihres Po
tentials einnehmen können, gekennzeichnet durch
eine zum Empfangen des ersten Zustandssteuersignals verbundene erste Bestimmungseinrichtung (22a) zum Bestimmen eines Logik zustands des ersten Zustandssteuersignals;
eine zum Empfangen des zweiten Zustandssteuersignals verbun dene zweite Bestimmungseinrichtung (21a) zum Bestimmen eines Logikzustands des zweiten Zustandssteuersignals;
eine von der ersten und zweiten Bestimmungseinrichtung abhän gige Betriebsmodus-Erkennungsvorrichtung (14) zum Erfassen der Bezeichnung des vorbestimmten Betriebsmodus;
wobei die Betriebsmodus-Erkennungsvorrichtung (14) die den er sten Logikzustand des ersten Zustandssteuersignals bestimmende erste Bestimmungseinrichtung (22a) und die einen Wechsel des zweiten Zustandssteuersignals vom zweiten Logikzustand zum er sten Logikzustand bestimmende zweite Bestimmungseinrichtung (21a) abtastet;
und der Halbleiterspeicher seinen Betrieb im vorbestimmten Be triebsmodus als Reaktion auf die Betriebszustands-Erkennungs vorrichtung (14)startet; und
eine Vereinfachungseinrichtung (W11, W12, W21, W22) zum Ver einfachen der Bestimmung des ersten Logikzustands des zweiten Zustandssteuersignals mehr als die Bestimmung des ersten Lo gikzustands des ersten Zustandssteuersignals, indem die Schwellspannungspegel der ersten und zweiten Bestimmungsein richtungen (21a, 22a) gesteuert werden.
eine zum Empfangen des ersten Zustandssteuersignals verbundene erste Bestimmungseinrichtung (22a) zum Bestimmen eines Logik zustands des ersten Zustandssteuersignals;
eine zum Empfangen des zweiten Zustandssteuersignals verbun dene zweite Bestimmungseinrichtung (21a) zum Bestimmen eines Logikzustands des zweiten Zustandssteuersignals;
eine von der ersten und zweiten Bestimmungseinrichtung abhän gige Betriebsmodus-Erkennungsvorrichtung (14) zum Erfassen der Bezeichnung des vorbestimmten Betriebsmodus;
wobei die Betriebsmodus-Erkennungsvorrichtung (14) die den er sten Logikzustand des ersten Zustandssteuersignals bestimmende erste Bestimmungseinrichtung (22a) und die einen Wechsel des zweiten Zustandssteuersignals vom zweiten Logikzustand zum er sten Logikzustand bestimmende zweite Bestimmungseinrichtung (21a) abtastet;
und der Halbleiterspeicher seinen Betrieb im vorbestimmten Be triebsmodus als Reaktion auf die Betriebszustands-Erkennungs vorrichtung (14)startet; und
eine Vereinfachungseinrichtung (W11, W12, W21, W22) zum Ver einfachen der Bestimmung des ersten Logikzustands des zweiten Zustandssteuersignals mehr als die Bestimmung des ersten Lo gikzustands des ersten Zustandssteuersignals, indem die Schwellspannungspegel der ersten und zweiten Bestimmungsein richtungen (21a, 22a) gesteuert werden.
2. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet,
daß
die erste Bestimmungseinrichtung (22a) eine zum Empfangen des ersten Zustandssteuersignals verbundene erste Invertiervor richtung (22a) aufweist;
die zweite Bestimmungseinrichtung (21a) eine zum Empfangen des zweiten Zustandssteuersignals verbundene zweite Invertiervor richtung (21a) aufweist;
und die Vereinfachungseinrichtungen Vorrichtungen (W11, W12, W21, W22) zum Steuern der Schwellspannungen der ersten und zweiten Invertiervorrichtungen aufweisen.
die erste Bestimmungseinrichtung (22a) eine zum Empfangen des ersten Zustandssteuersignals verbundene erste Invertiervor richtung (22a) aufweist;
die zweite Bestimmungseinrichtung (21a) eine zum Empfangen des zweiten Zustandssteuersignals verbundene zweite Invertiervor richtung (21a) aufweist;
und die Vereinfachungseinrichtungen Vorrichtungen (W11, W12, W21, W22) zum Steuern der Schwellspannungen der ersten und zweiten Invertiervorrichtungen aufweisen.
3. Halbleiterspeicher nach Anspruch 2, dadurch gekennzeichnet,
daß
die erste Invertiervorrichtung (22a) einen ersten Feldef fekttransistor (Q21) des einen Leitungstyps und einen zweiten Feldeffekttransistor (Q22) des entgegengesetzten Leitungstyps aufweist, die in Reihe zwischen einem ersten und zweiten Span nungsversorgungspotential verbunden sind,
die zweite Invertiervorrichtung (21a) einen dritten Feldef fekttransistor (Q11) des einen Leitungstyps und einen vierten Feldeffekttransistor (Q12) des entgegengesetzten Leitungstyps aufweist, die in Reihe zwischen dem ersten und zweiten Span nungsversorgungspotential verbunden sind,
die Schwellspannungssteuereinrichtung Vorrichtungen (W11, W12, W21, W22) zum Steuern der Kanalbreite des ersten bis vierten Feldeffekttransistors (Q21, Q22, Q11, Q12) umfaßt.
die erste Invertiervorrichtung (22a) einen ersten Feldef fekttransistor (Q21) des einen Leitungstyps und einen zweiten Feldeffekttransistor (Q22) des entgegengesetzten Leitungstyps aufweist, die in Reihe zwischen einem ersten und zweiten Span nungsversorgungspotential verbunden sind,
die zweite Invertiervorrichtung (21a) einen dritten Feldef fekttransistor (Q11) des einen Leitungstyps und einen vierten Feldeffekttransistor (Q12) des entgegengesetzten Leitungstyps aufweist, die in Reihe zwischen dem ersten und zweiten Span nungsversorgungspotential verbunden sind,
die Schwellspannungssteuereinrichtung Vorrichtungen (W11, W12, W21, W22) zum Steuern der Kanalbreite des ersten bis vierten Feldeffekttransistors (Q21, Q22, Q11, Q12) umfaßt.
4. Halbleiterspeicher nach einem der Ansprüche 1 bis 3, da
durch gekennzeichnet, daß
der vorbestimmte Betriebsmodus einen Testmodus zum Testen des Halbleiterspeichers aufweist;
die Betriebszustands-Erkennungsvorrichtung (14) eine von der ersten und der zweiten Bestimmungseinrichtung (22a, 21a) ab hängige Testbetriebs-Steuereinrichtung (14) aufweist zum Ver setzen des Betriebs des Halbleiterspeichers in den Testmodus.
der vorbestimmte Betriebsmodus einen Testmodus zum Testen des Halbleiterspeichers aufweist;
die Betriebszustands-Erkennungsvorrichtung (14) eine von der ersten und der zweiten Bestimmungseinrichtung (22a, 21a) ab hängige Testbetriebs-Steuereinrichtung (14) aufweist zum Ver setzen des Betriebs des Halbleiterspeichers in den Testmodus.
5. Halbleiterspeicher nach einem der Ansprüche 1 bis 4, da
durch gekennzeichnet, daßdas erste Zustandssteuersignal ein Spaltenadress-Taktsignal
() aufweist;
das zweite Zustandssteuersignal ein Zeilenadress-Taktsignal () aufweist;
der erste Logikzustand durch L-Potential definiert ist; und
der zweite Logikzustand durch H-Potential definiert ist.
das zweite Zustandssteuersignal ein Zeilenadress-Taktsignal () aufweist;
der erste Logikzustand durch L-Potential definiert ist; und
der zweite Logikzustand durch H-Potential definiert ist.
6. Halbleiterspeicher nach einem der Ansprüche 1 bis 5, da
durch gekennzeichnet, daß der Halbleiterspeicher einen Dynami
schen Schreib-/Lesespeicher (DRAM) umfaßt.
7. Dynamischer Schreib-/Lesespeicher (DRAM), der mit einem aus
einer Kombination von extern angelegtem -Signal und extern
angelegtem -Signal bestimmten vorbestimmten Testmodus be
treibbar ist, gekennzeichnet durcheine -Eingangsschaltung (100a) zum Empfangen des externen
-Signals und zum Erzeugen eines durch eine erste vorbe
stimmte Schwellspannung bestimmtes internen -Signals;eine -Eingangsschaltung (200a) zum Empfangen des externen
-Signals und zum Erzeugen eines durch eine zweite vorbe
stimmte Schwellspannung bestimmtes internen -Signals;
einem Testbetriebs-Erkennungskreis (14) zum Erkennen einer Be stimmung des Testmodus als Reaktion auf den Wechsel des inter nen -Signals von einem H-Pegel auf einen L-Pegel, während sich das interne -Signal auf L-Pegel befindet;
wobei der Halbleiterspeicher seinen Betrieb im Testmodus als Reaktion auf den Testbetriebs-Erkennungskreis (14) beginnt; und
einer Vorrichtung (W11, W12, W21, W22) zum Festlegen der Schwellspannung der -Eingangsschaltung (100a) auf einen hö heren Pegel als die Schwellspannung der -Eingangsschaltung (200a).
einem Testbetriebs-Erkennungskreis (14) zum Erkennen einer Be stimmung des Testmodus als Reaktion auf den Wechsel des inter nen -Signals von einem H-Pegel auf einen L-Pegel, während sich das interne -Signal auf L-Pegel befindet;
wobei der Halbleiterspeicher seinen Betrieb im Testmodus als Reaktion auf den Testbetriebs-Erkennungskreis (14) beginnt; und
einer Vorrichtung (W11, W12, W21, W22) zum Festlegen der Schwellspannung der -Eingangsschaltung (100a) auf einen hö heren Pegel als die Schwellspannung der -Eingangsschaltung (200a).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1340228A JPH0799619B2 (ja) | 1989-12-28 | 1989-12-28 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4041408A1 true DE4041408A1 (de) | 1991-07-11 |
DE4041408C2 DE4041408C2 (de) | 1992-08-20 |
Family
ID=18334925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4041408A Granted DE4041408A1 (de) | 1989-12-28 | 1990-12-21 | Halbleiterspeicher |
Country Status (3)
Country | Link |
---|---|
US (1) | US5157630A (de) |
JP (1) | JPH0799619B2 (de) |
DE (1) | DE4041408A1 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4126474A1 (de) * | 1990-08-16 | 1992-02-20 | Mitsubishi Electric Corp | Halbleiterspeichereinrichtung mit testmodus |
DE4129875A1 (de) * | 1990-09-10 | 1992-03-19 | Mitsubishi Electric Corp | Dynamische direktzugriffsspeichereinrichtung mit einem testmodusbetrieb und betriebsverfahren hierfuer |
EP0520696A2 (de) * | 1991-06-27 | 1992-12-30 | Nec Corporation | Integrierte Halbleiterspeicherschaltung mit einem Diskriminator für eine diagnostische Betriebsart |
US6347063B1 (en) | 1992-11-06 | 2002-02-12 | Ubishi Denki Kabushiki Kaisha | Semiconductor memory device including dynamic type memory and static type memory formed on the common chip and an operating method thereof |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2684206B1 (fr) * | 1991-11-25 | 1994-01-07 | Sgs Thomson Microelectronics Sa | Circuit de lecture de fusible de redondance pour memoire integree. |
US5455517A (en) * | 1992-06-09 | 1995-10-03 | International Business Machines Corporation | Data output impedance control |
DE19524874C1 (de) * | 1995-07-07 | 1997-03-06 | Siemens Ag | Verfahren zum Versetzen einer integrierten Schaltung von einer ersten in eine zweite Betriebsart |
GB2330208A (en) * | 1996-12-23 | 1999-04-14 | Holtek Microelectronics Inc | Integrated circuit with a built-in test mode activation system |
CN1072399C (zh) * | 1997-02-04 | 2001-10-03 | 盛群半导体股份有限公司 | 检测-测试模式的系统及方法 |
US6339347B1 (en) | 2000-03-30 | 2002-01-15 | Intel Corporation | Method and apparatus for ratioed logic structure that uses zero or negative threshold voltage |
KR100642414B1 (ko) * | 2004-04-20 | 2006-11-03 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 제어 회로 |
KR100612950B1 (ko) * | 2004-04-22 | 2006-08-14 | 주식회사 하이닉스반도체 | 외부클럭을 사용한 디램의 라스타임 제어회로 및 라스타임제어방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62170094A (ja) * | 1986-01-21 | 1987-07-27 | Mitsubishi Electric Corp | 半導体記憶回路 |
JPS62250593A (ja) * | 1986-04-23 | 1987-10-31 | Hitachi Ltd | ダイナミツク型ram |
JPH0810554B2 (ja) * | 1986-09-29 | 1996-01-31 | 株式会社東芝 | 半導体集積回路 |
JP2518401B2 (ja) * | 1989-06-14 | 1996-07-24 | 三菱電機株式会社 | 半導体記憶装置 |
-
1989
- 1989-12-28 JP JP1340228A patent/JPH0799619B2/ja not_active Expired - Lifetime
-
1990
- 1990-12-21 DE DE4041408A patent/DE4041408A1/de active Granted
- 1990-12-21 US US07/629,727 patent/US5157630A/en not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4126474A1 (de) * | 1990-08-16 | 1992-02-20 | Mitsubishi Electric Corp | Halbleiterspeichereinrichtung mit testmodus |
US5204837A (en) * | 1990-08-16 | 1993-04-20 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device having test mode |
DE4129875A1 (de) * | 1990-09-10 | 1992-03-19 | Mitsubishi Electric Corp | Dynamische direktzugriffsspeichereinrichtung mit einem testmodusbetrieb und betriebsverfahren hierfuer |
US5270977A (en) * | 1990-09-10 | 1993-12-14 | Mitsubishi Denki Kabushiki Kaisha | Dynamic random access memory device capable of performing test mode operation and method of operating such memory device |
USRE36875E (en) * | 1990-09-10 | 2000-09-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device capable of performing test mode operation and method of operating such semiconductor device |
EP0520696A2 (de) * | 1991-06-27 | 1992-12-30 | Nec Corporation | Integrierte Halbleiterspeicherschaltung mit einem Diskriminator für eine diagnostische Betriebsart |
EP0520696A3 (en) * | 1991-06-27 | 1993-10-27 | Nec Corp | Semiconductor memory/integrated circuit device with discriminator for diagnostic mode of operation |
US6347063B1 (en) | 1992-11-06 | 2002-02-12 | Ubishi Denki Kabushiki Kaisha | Semiconductor memory device including dynamic type memory and static type memory formed on the common chip and an operating method thereof |
Also Published As
Publication number | Publication date |
---|---|
DE4041408C2 (de) | 1992-08-20 |
US5157630A (en) | 1992-10-20 |
JPH0799619B2 (ja) | 1995-10-25 |
JPH03203091A (ja) | 1991-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4140846C2 (de) | Halbleiterspeichereinrichtung und Betriebsverfahren | |
DE60033873T2 (de) | Ein DRAM fähig zur selektiven Ausführung eines Selbstauffrischungsvorgangs | |
DE69319372T2 (de) | Halbleiterspeichervorrichtung mit Selbstauffrischungsfunktion | |
DE69613424T2 (de) | Schaltung und Verfahren zur Verminderung der Kompensation eines ferroelektrischen Kondensators durch Anlegung an die Plattenleitung von mehreren Impulsen nach einer Schreiboperation | |
DE4322994C2 (de) | Halbleiterspeichervorrichtung und Verfahren zum Setzen des Test-Modus einer Halbleiterspeichervorrichtung | |
DE69317964T2 (de) | Dynamischer RAM mit Spannungsstressanlegeschaltung | |
DE102012104648B4 (de) | Techniken zur Verifikation einer Verlässlichkeit eines Speichers | |
DE19753423A1 (de) | Automatische Leistungsabsenkschaltung für Halbleiterspeichervorrichtung | |
DE4126474A1 (de) | Halbleiterspeichereinrichtung mit testmodus | |
DE4317887A1 (de) | Dynamische Speichervorrichtung für wahlfreien Zugriff mit Selbst-Refresh-Funktion | |
DE4333765C2 (de) | Halbleiterspeichervorrichtung | |
DE3930932A1 (de) | Ausgangsrueckkopplungssteuerschaltung fuer integrierte schaltung | |
DE4125091C2 (de) | ||
DE4041408C2 (de) | ||
DE4129875A1 (de) | Dynamische direktzugriffsspeichereinrichtung mit einem testmodusbetrieb und betriebsverfahren hierfuer | |
DE4003673A1 (de) | Erweiterte schnellschreibschaltung fuer den dram-test | |
DE68920233T2 (de) | Steuerschaltung für eine Halbleiterspeicheranordnung und Halbleiterspeichersystem. | |
DE69220101T2 (de) | Halbleiterspeichereinrichtung | |
DE69604925T2 (de) | Integrierte speicherschaltung mit back-end ausschaltung der moden | |
DE4002664A1 (de) | Halbleitereinrichtung mit einer testfunktion und testverfahren hierfuer | |
DE19814143C2 (de) | Halbleiterspeichereinrichtung die einen Normalbetriebsmodus, einen Störungstestmodus und einen Selbst-Auffrischmodus aufweist | |
DE3882324T2 (de) | Dynamischer RAM-Speicher. | |
DE19823930A1 (de) | Integrierte Halbleiterschaltung mit an einem Halbleiterchip angeordnetem DRAM | |
DE4138102C2 (de) | Halbleiterspeichereinrichtung und Verfahren zum Betreiben einer Halbleiterspeichereinrichtung | |
DE4226710A1 (de) | Halbleiterspeichereinrichtung und betriebsverfahren fuer eine solche |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |