DE19737838A1 - Halbleiterspeichereinrichtung mit Daten-Verwürfelungsschaltung - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleiterspei­ chereinrichtung mit Daten-Verwürfelungsschaltung und eine Tech­ nologie, die für das Einrichtungstesten von Halbleiterspeicher­ einrichtungen wirksam ist.

Das Testen einer Halbleiterspeichereinrichtung wie z. B. ein Dynamischer Speicher mit wahlfreiem Zugriff (Dynamic Random Ac­ cess Memory, DRAM) und die Analyse seiner fehlerhaften Bits werden durchgeführt, indem jeder der Eingang- und Ausgang- Anschlußstifte der Halbleiterspeichereinrichtung mit einem Speichertester verbunden wird, um Daten in jede individuelle Speicherzelle der Halbleiterspeichereinrichtung einzulesen und auszulesen.

Die kürzlich erfolgte Vergrößerung der Speicherkapazität (eine Steigerung der Anzahl der Speicherzellen) der Halbleiterspei­ chereinrichtung infolge des Fortschrittes in der Technologie hat die Kosten des Einrichtungstestens wesentlich anwachsen lassen. Typischerweise wird zur Verringerung der Kosten eine Schaltung, die nur zum Testen bestimmt ist, aber nicht für ge­ wöhnliche Betriebsarten genutzt wird, in der Halbleiterspei­ chereinrichtung ausgebildet.

Ferner, speziell im DRAM-Markt, war die Nachfrage nach Mehr­ fachbits groß, und die Mehrfachbits x8 und x16 sind die Haupt­ strömung des laufenden DRAM-Marktes. Die Mehrfachbit-Techno­ logie verursacht einen Anstieg in der Anzahl der Anschlußstifte der Einrichtung, was wiederum einen Anstieg in der Anzahl der Anschlußstifte des Testers verursacht. Falls die Einrichtung mehr Anschlußstifte hat gemäß der Mehrfachbit-Technologie, te­ stet der Tester eine geringere Anzahl von Einrichtungen pro Zeiteinheit, falls der Tester eine feste Anzahl von Anschluß­ stiften hat, daher resultierend in höheren Testkosten. Eine Lö­ sung für dieses Problem besteht darin, daß eine Schaltung in der Einrichtung gebildet ist, die zum Testen bestimmt ist und fähig ist, vier Eingangs/Ausgangs-Anschlußstifte beispielsweise zu einem Anschlußstift zu degenerieren. Das heißt, falls die Einrichtung x16 ist, daß diese Schaltung die Einrichtung wie eine x4-Einrichtung aussehen läßt. Die Einrichtung mit dieser Schaltung kann daher viermal so schnell wie die Einrichtung oh­ ne diese Schaltung und demgemäß sehr ökonomisch getestet wer­ den.

Die Speicherzellen der zuvor erwähnten Halbleitereinrichtung werden dicht gepackt, so daß die Fläche des Chips minimal ist. Demgemäß haben die physikalischen Bitpositionen im Chip und die darin gespeicherten Daten keine direkt aufeinanderfolgende Zu­ ordnung zu logischen Adreßwerten und logischen Datenwerten, die von einer externen Einrichtung geliefert werden. Jedoch ist es in tatsächlichen Tests oft wünschenswert, Daten an einer be­ stimmten physikalischen Speicheradresse zu speichern. Um diesen Unterschied zwischen den logischen Werten und den physikali­ schen Werten zu überwinden, werden oft die Adressenverwürfe­ lungs-(Adressen-Scramble) und die Datenverwürfelungs-(Daten- Scramble-)vorgänge ausgeführt. Typischerweise ist ein Speicher­ tester mit einem Softwareprogramm für die Adressen- und die Da­ tenverwürfelungsvorgänge ausgestattet. Der Speichertester, der mit dieser Art von Softwareprogramm ausgestattet ist, führt den Verwürfelungsvorgang, der für den getesteten Chip geeignet ist, aus, liefert Signale, die durch den Verwürfelungsvorgang er­ zeugt sind, an die Einrichtung und führt einen physikalischen Test auf der Einrichtung durch und analysiert die resultieren­ den Daten.

Jedoch kann die Halbleiterspeichereinrichtung, die mit der Schaltung ausgestattet ist, welche zum Testen bestimmt ist und vier Eingangs/Ausgangs-Anschlußstifte zu einem Anschlußstift reduziert, nicht mit einem externen Tester getestet werden, der Daten unter Verwenden der Software verwürfelt, falls die Daten­ verwürfelungs-Logik, die von den vier Eingangs/Ausgangs- Anschlußstiften verarbeitet werden soll, nicht dieselbe ist. Denn die Daten können nicht von einer gewünschten physikali­ schen Adresse eingelesen und ausgelesen werden.

Die Aufgabe der vorliegenden Erfindung ist es daher, eine Halb­ leiterspeichereinrichtung anzugeben, die fähig ist, einen Spei­ chertest unter Verwenden einer im Chip integrierten Daten- Verwürfelungsschaltung auszuführen und eine Halbleiterspei­ chereinrichtung anzugeben, die fähig ist, einen Speichertest auszuführen, sogar falls Daten in Eingangs/Ausgangs- Anschlußstiften eingegeben werden, welche unter allen vorbe­ stimmt sind.

Diese Aufgabe wird gelöst durch eine Halbleiterspeichereinrich­ tung nach Anspruch 1 oder 3.

Weiterbildungen der Erfindung sind in den Unteransprüchen ange­ geben.

Es wird eine Halbleiterspeichereinrichtung angegeben mit einem Testmodus-Setzmittel zum Setzen eines Speicher-Testmodus und eine Datenverwürfelungsschaltung zum Ausführen des Testmodus, wenn er durch das Testmodus-Setzmittel gesetzt ist, durch se­ lektives Umkehren von Datenwerten, die extern via Ein­ gangs/Ausgangs-Anschlußstiften der Speichereinrichtung gemäß physikalischen Adressen, die den logischen Adressen entspre­ chen, eingegeben sind, und Wiederumkehren der umgekehrten Daten beim Auslesen der Daten, die im Speicherzellenfeld gespeichert sind, basierend auf der entsprechenden Information der physika­ lischen Adressen.

Die Daten-Verwürfelungsschaltung weist wünschenswerter Weise eine Eingangsdaten-Verwürfelungsschaltung auf zum selektiven Umkehren der Werte der Eingangsdaten gemäß physikalischen Adressen, die den eingegebenen logischen Adressen entsprechen, und eine Ausgangsdaten-Verwürfelungsschaltung zum Wiederumkeh­ ren von Werten der Daten, die durch die Eingangsdaten- Verwürfelungsschaltung umgekehrt sind, beim Auslesen der Daten, die in dem Speicherzellenfeld gespeichert sind.

Es ist wünschenswert, die Eingangsdaten-Verwürfelungsschaltung und die Ausgangsdaten-Verwürfelungsschaltung für jeden Ein­ gangs/Ausgangs-Anschlußstift der Speichereinrichtung vorzuse­ hen.

Die Daten-Verwürfelungsschaltung kann eine oder mehrere logi­ sche Schaltungen aufweisen, die ermitteln, ob die Daten umge­ kehrt oder wiederumgekehrt werden sollten gemäß der zugehörigen entsprechenden physikalischen Adresse.

Ferner ist die vorliegende Erfindung angemessen anwendbar auf eine Halbleiterspeichereinrichtung, die eine Anzahl von Ein­ gangs/Ausgangs-Anschlußstiften hat, unter denen einer begrenz­ ten Anzahl von Eingangs/Ausgangs-Anschlußstiften Testdaten ge­ geben sind. Um dies durchzuführen, weist die Halbleiterspei­ chereinrichtung der vorliegenden Erfindung eine Dateneingangs- Kontrollschaltung auf, zum Übertragen von Daten, die einem der Eingangs/Ausgangs-Anschlußstifte in einer Gruppe einer gegebe­ nen Anzahl von Eingangs/Ausgangs-Anschlußstiften geliefert sind, an jeden des Restes der Gruppe, wenn der Testmodus ge­ setzt ist. In diesem Fall führt die Eingangsdaten- Verwürfelungsschaltung eine Datenverwürfelung für Daten aus, die durch die Dateneingangs-Kontrollschaltung gegeben sind.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen der Erfin­ dung anhand der Figuren: Von den Figuren zeigen

Fig. 1 eine Konfiguration des DRAM gemäß einer Ausfüh­ rungsform 1 der Halbleitereinrichtung der vorliegenden Erfin­ dung;

Fig. 2 eine Konfiguration der Dateneingangs- Kontrollschaltung;

Fig. 3 eine Schaltungskonfiguration der Eingangsdaten- Verwürfelungsschaltung;

Fig. 4A, 4B und 4C Muster, die in das Speicherzellenfeld geschrieben sind;

Fig. 5 ein Schaltungsdiagramm der Eingangsdaten- Verwürfelungs-Logikschaltung;

Fig. 6 eine Konfiguration der Ausgangsdaten- Verwürfelungsschaltung;

Fig. 7 eine Konfiguration des DRAM gemäß einer Ausfüh­ rungsform 2 der Halbleiterspeichereinrichtung der vorliegenden Erfindung;

Fig. 8 eine Konfiguration der Eingangs/Ausgangsdaten- Verwürfelungsschaltung;

Fig. 9 eine Konfiguration des DRAM gemäß einer Ausfüh­ rungsform 3 der Halbleiterspeichereinrichtung der vorliegenden Erfindung; und

Fig. 10 eine Konfiguration der Ausgangsdaten- Verwürfelungsschaltung.

Eine bevorzugte Ausführungsform der vorliegenden Erfindung wird mit Bezugnahme auf die Zeichnungen beschrieben werden.

Die Halbleiterspeichereinrichtung der vorliegenden Erfin­ dung kann eine Mehrzahl der Eingangs/Ausgangs-Anschlußstifte zu einem einzigen Eingangs/Ausgangs-Anschlußstift reduzieren. Die Einrichtung weist in sich eine Verwürfelungsschaltung auf, die für den Einrichtungstest bestimmt ist, so daß die Einrichtung den Verwürfelungsvorgang (Verschlüsselungsvorgang, Scramblevor­ gang) selbst ausführen kann ohne die Hilfe des Software- Verwürfelungsvorganges des Testers. Die Verwürfelungsschaltung schließt Schaltungen ein, von denen jede unabhängig einen ge­ eigneten Verwürfelungsvorgang mit den Daten ausführt, die zu einem individuellen Eingangs /Ausgangs-Anschlußstift geliefert werden. Dies ermöglicht das Einlesen eines gewünschten Testmu­ sters in die Speicherzellen, sogar wenn die Anzahl der Ein­ gangs/Ausgangs-Anschlußstifte reduziert wird. Die Ausführungs­ formen 1-3 der Halbleiterspeichereinrichtung, wie sie oben charakterisiert ist, wird unten beschrieben werden.

Ausführungsform 1

Fig. 1 ist ein Blockdiagramm, das die Konfiguration des DRAM gemäß der Ausführungsform 1 der Halbleiterspeichereinrichtung der vorliegenden Erfindung zeigt. Eine Taktge­ ber/Steuerschaltung I erzeugt ein Taktsignal und Steuersignale, die für die internen Betriebsarten des DRAM nötig sind, welche auf extern gelieferte /RAS und /CAS-Steuersignale antworten.

Ein Adressenpuffer 2 speichert vorübergehend Adreßdaten, die durch die Eingangs/Ausgangs-Anschlußstifte A0-An geliefert werden.

Ein Zeilen-Adreßdecoder 3 dekodiert ein Adressensignal, das durch den Adressenpuffer 2 geliefert wird, in eine interne Adresse und aktiviert eine zugehörige Wortleitung in einem Speicherzellenfeld 5.

Ein Spalten-Adreßdecoder 4 dekodiert ein Adressensignal, das durch den Adressenpuffer 2 geliefert wird, in eine interne Adresse und produziert ein Signal zum Wiederabrufen von Daten aus der Speicherzelle, die mit der aktivierten Wortleitung be­ stimmt ist.

Ein Leseverstärker 13 verstärkt Datensignale, die vom Speicher­ zellenfeld 5 ausgelesen werden, oder extern gelieferte Daten­ signale, die in das Speicherzellenfeld 5 eingelesen werden sol­ len.

Eine Testmodus-Eintrittsentscheidungs-Schaltung 12 gibt norma­ lerweise ein "L"-Signal an die Taktgenerator/Steuerschaltung 1 aus, aber als Antwort auf ein spezielles, extern geliefertes Adreßsignal sendet sie ein "H"-Signal zur Taktgenera­ tor/Steuerschaltung 1, um den Testmodus für die Einrichtung zu setzen, in der die Einrichtung mit einem Tester (nicht gezeigt) zur Erzeugung eines Testmusters verbunden ist.

Als Antwort auf das "H"-Signal von der Testmodus- Eintrittsentscheidungs-Schaltung 12, sendet die Taktgenera­ tor/Steuerschaltung 1 ein "H"Signal, das als ein TE- Treibersignal bezeichnet ist, zum Zeilen-Adreßdekoder 3, zum Spalten-Adreßdekoder 4, zu einer Dateneingangs-Kontroll­ schaltung 8 und einer Datenausgangs-Kontrollschaltung 10, um deren Schaltungsmodi zu schalten. Die Taktgenera­ tor/Steuerschaltung 1 gibt Steuersignale ZDTSCR 1-3, die Mu­ ster von verwürfelten Signalen spezifizieren (ein Muster von Daten, die in eine Speicherzelle eingelesen sind), an eine Ein­ gangsdaten-Verwürfelungs-Schaltung 9 und eine Ausgangsdaten- Verwürfelungsschaltung 11 aus.

Ein Dateneingangspuffer 6 speichert vorübergehend Daten, die durch die Adreß-Eingangs/Ausgangs-Anschlußstifte DQ1-DQn ge­ liefert werden.

Wenn die Dateneingangs-Kontrollschaltung 8 ein Datensignal WDFn vom Dateneingangspuffer empfängt, gibt sie im normalen Be­ triebsmodus dasselbe Signal ohne Änderung aus, welches als WDn bezeichnet ist. Wenn die Dateneingangs-Kontrollschaltung 8 im Testmodus ist, reduziert sie jedoch vier Eingangs/Ausgangs- Anschlußstifte zu einem Eingangs/Ausgangs-Anschlußstift. In an­ deren Worten, im Testmodus werden Testdaten, die gemäß eines gewünschten Testmusters erzeugt sind, vom Tester an einen Ein­ gangs/Ausgangs-Anschlußstift ausgegeben für jede vier Ein­ gangs/Ausgangs-Anschlußstifte. Zum Beispiel, empfängt es ein Datensignal WDF1 durch den Eingangs/Ausgangs-Anschlußstift DQ1, gibt es dasselbe Signal als Datensignale WD1-WD4 aus.

Die Eingangsdaten-Verwürfelungsschaltung 9 empfängt ein Daten­ signal WDn von der Dateneingangs-Kontrollschaltung 8 und gibt im normalen Betriebsmodus dasselbe Signal ohne Änderung aus, welches als WDGn bezeichnet ist. Wenn die Eingangsdaten- Verwürfelungsschaltung 9 im Testmodus ist, führt sie jedoch ei­ nen geeigneten Verwürfelungsvorgang mit den Daten aus, die durch jeden Anschlußstift empfangen werden, und sendet ein Da­ tensignal, das als WDGn bezeichnet ist, aus. Der Verwürfelungs­ vorgang wird durch selektives Umkehren der Daten, die durch je­ den Anschlußstift empfangen werden, derart ausgeführt, daß die Ordnung der logischen Adressen, die zum Speicherzellenfeld 5 gesendet werden, mit der Ordnung der zugehörigen physikalischen Adressen übereinstimmt. In anderen Worten werden die Eingangs­ daten entsprechend der physikalischen Adressen des Speicherzel­ lenfeldes derart verwürfelt, daß ein gewünschtes Muster in das Speicherzellenfeld eingelesen wird. Dieser Verwürfelungsvorgang liest daher ein bestimmtes Muster von "H" und "L" in das Spei­ cherzellenfeld 5 ein.

Die Ausgangsdaten-Verwürfelungsschaltung 11 empfängt ein Daten­ signal RDFn vom Speicherzellenfeld 5 und sendet im normalen Be­ triebsmodus dasselbe Signal ohne Änderung aus, welches als RDn bezeichnet ist. Wenn die Ausgangsdaten-Verwürfelungsschaltung 11 im Testmodus ist, dekodiert sie jedoch das verwürfelte Da­ tensignal RDFn vom Speicherzellenfeld 5 und gibt die dekodier­ ten Daten als RDn aus.

Die Datenausgangs-Kontrollschaltung 10 empfängt ein Datensignal RDn von der Ausgangsdaten-Verwürfelungsschaltung 11 und gibt im normalen Betriebsmodus dasselbe Signal ohne Änderung aus, wel­ ches als RDGn bezeichnet ist. Wenn die Datenausgangs- Kontrollschaltung 10 im Testmodus ist, ermittelt sie jedoch, ob die bestimmte Speicherzelle richtig arbeitet oder ob nicht durch Überprüfen jeder vier Signale RD1-RD4 und produziert ein Datensignal RDG1, das anzeigt, wie die Entscheidung für diese Speicherzelle ausgefallen ist.

Der Datenausgangspuffer 7 gibt Daten an die Eingangs/Ausgangs- Anschlußstifte DQ1-DQn aus.

Fig. 2 zeigt ein Blockdiagramm der Dateneingangs- Kontrollschaltung 8. Diese Schaltung empfängt die Datensignale WDF1-WDF4 von vier Anschlüssen durch den Dateneingangspuffer 6 und das Treibersignal TE von der Taktgenera­ tor/Steuerschaltung 1. Die Dateneingangs-Kontrollschaltung 8 reduziert vier Eingangs/Ausgangs-Anschlußstifte zu einem Ein­ gangs/Ausgangs-Anschlußstift, wenn das Treibersignal TE von der Taktgenerator/Steuerschaltung 1 "H" ist. Dies reduziert die An­ zahl der Anschlußstifte, die im Speichertest benutzt werden, auf ein viertel der Anzahl und erhöht demgemäß die Anzahl der Einrichtungen auf das vierfache, die gleichzeitig getestet wer­ den können.

Die Dateneingangs-Kontrollschaltung 8 weist vier Eingangsdaten- Übertragungsschaltungen 20, 24, 25, 26 auf. Diese vier Ein­ gangsdaten-Übertragungsschaltungen 20, 24, 25, 26 haben diesel­ be Konfiguration, die das Treibersignal TE und sein umgekehrtes Signal ZTE empfängt, das durch eine Umkehrschaltung 27 umge­ kehrt ist. Alle Eingangsanschlüsse WDFn der Eingangsdaten- Übertragungsschaltungen 20, 24, 25, 26 empfangen das Datensig­ nal WDF1, WDF2, WDF3 beziehungsweise WDF4, während jeder der Eingangsanschlüsse TWDFn der Eingangsdaten- Übertragungsschaltungen 20, 24, 25 und 26 dasselbe Datensignal WDF1 empfängt.

Es wird auf die Fig. 2 Bezug genommen; die Konfiguration und die Betriebsart der Eingangsdaten-Übertragungsschaltungen wer­ den beschrieben unter Verwenden der Eingangsdaten- Übertragungsschaltung 20 als ein Beispiel. Diese Schaltung 20 weist zwei getaktete CMOS 21 und 22 und eine Umkehrschaltung 23 auf. Wenn das Treibersignal TE "H" ist und demgemäß das Signal ZTE "L" ist, was den Testmodus repräsentiert, wird der getakte­ te CMOS 22 in Betrieb gesetzt. Daher wird das Signal WDF1, das am Anschluß TWDF1 empfangen ist, durch den Ausgangsanschluß WDn ausgegeben. Andererseits, wenn das Treibersignal TE "L" und das Signal ZTE "H" ist, das heißt, wenn die Schaltung nicht im Testmodus ist, wird der getaktete CMOS 21 in Betrieb gesetzt. Daher wird das Signal WDF1, das am Anschluß WDFn empfangen ist, durch den Ausgangsanschluß WDn ausgegeben.

Die Eingangsdaten-Übertragungsschaltung 24 gibt das Signal WDF2 aus, wenn das Treibersignal TE "L" ist, während es das Signal WDF1 ausgibt, wenn das Treibersignal TE "H" ist. In ähnlicher Weise gibt die Eingangsdaten-Übertragungsschaltung 25 das Si­ gnal WDF3 aus, wenn das Treibersignal TE "L" ist, während es das Signal WDF1 ausgibt, wenn das Treibersignal TE "H" ist. Au­ ßerdem gibt die Eingangsdaten-Übertragungsschaltung 26 das Si­ gnal WDF4 aus, wenn das Treibersignal TE "L" ist, während es das Signal WDF1 ausgibt, wenn das Treibersignal TE "H" ist.

Die Eingangsdaten-Übertragungsschaltungen mit der in Fig. 2 ge­ zeigten Konfiguration übertragen daher im normalen Modus das Datensignal WDF1-WDF4, das an vier Eingangs/Ausgangs- Anschlußstiften zur Eingangsdaten-Verwürfelungsschaltung 9 ohne Änderung empfangen wird. Im Testmodus (das Treibersignal TE ist "H") nehmen die Ausgangssignale WD1-WD4 der Dateneingangs- Kontrollschaltung 8 jedoch dasselbe Signal WDF1 an, das an ei­ nem Eingangs/Ausgangs-Anschluß empfangen wird. Daher werden die vier Eingangs/Ausgangs-Anschlußstifte zu einem Ein­ gangs/Ausgangs-Anschlußstift reduziert.

Fig. 3 zeigt ein Blockdiagramm der Eingangsdaten-Verwürfelungs­ schaltung 9. Die Eingangsdaten-Verwürfelungsschaltung 9 führt den Verwürfelungsvorgang mit den Eingangssignalen WD1-WD4 derart aus, daß die Signale in das Speicherzellenfeld 5 in ei­ nem gewünschten Muster von "H" und "L" (Karo-, Streifen- oder Einzelmuster) eingelesen werden. Wie oben erwähnt, sind die Eingangsdaten WD1-WD4 alle WDF1, wenn der Testmodus aktiviert wird. Außerdem wird im Testmodus das Datensignal WDF1 entweder auf "H" oder "L" festgesetzt. Die Eingangsdaten-Verwürfelungs­ schaltung 9 weist vier Eingangsdaten-Verwürfelungs- Logikabschnitte 50, 80, 85 und 90 und vier Datenverwürfelungs- Kontroller 60, 81, 86 und 91 derselben Konfiguration auf. Die Eingangsdaten-Verwürfelungs-Logikabschnitte 50, 80, 85 und 90 erzeugen drei verschiedene Arten von verwürfelten Daten abhän­ gig von den Werten der X- und Y-Adressen. Der Verwürfelungsvor­ gang kehrt die Werte der Eingangsdatensignale WD1-WD4 selek­ tiv derart um, daß die Ordnung der logischen Adressen mit den­ jenigen der physikalischen Adressen im Speicherzellenfeld 5 übereinstimmt. Die Datenverwürfelungs-Kontroller 60, 81, 86 und 91 speisen in die EXOR-(EXKLUSIV-ODER-)Gatter 70, 82, 87 bezie­ hungsweise 92 an einem der Anschlüsse die gewünschten verwür­ felten Daten ein, die von drei Arten von verwürfelten Daten ausgewählt sind, welche von den Eingangsdaten-Verwürfelungs- Logikabschnitten 50, 80, 85 bzw. 90 geliefert werden. Die Aus­ wahl wird durch Setzen eines der Steuersignale ZDTSCR1-3 von der Taktgenerator/Steuerschaltung 1 auf "H" durchgeführt. In die anderen Anschlüsse der EXOR-Gatter 70, 82, 87 und 92 werden die Datensignale WD1 bis WD4 entsprechend eingespeist. Die EX­ OR-Gatter 70, 82, 87 und 92 führen den Verwürfelungsvorgang mit den Eingangsdatensignalen WD1-WD4 aus. Das heißt, falls die Verwürfelungswerte, die durch den Datenverwürfelungs-Kontroller geliefert werden "H" sind, gibt das EXOR-Gatter das Datensi­ gnal, das als WDGn bezeichnet und ein umgekehrtes Signal des Eingangsdatensignals WDn ist, aus. Falls die gelieferten Ver­ würfelungswerte "L" sind, gibt das EXOR-Gatter jedoch dasselbe Eingangssignal WDn ohne Änderung als WDGn aus.

Es wird auf die Fig. 3 Bezug genommen; die Konfiguration des Eingangsdaten-Verwürfelungs-Logikabschnittes 50 wird beschrie­ ben. Der Logikabschnitt 50 weist drei Logikschaltungen 51, 52 und 53 auf. Abhängig von den Eingangs-X- und -Y-Adressen gibt die Logikschaltung 51 geeignete Verwürfelungswerte aus, die ein Karo-Flag-Muster von "H" und "L" im Speicherzellenfeld 5 erzeu­ gen, wie in Fig. 4A gezeigt. Abhängig von den Eingangs-X- und -Y-Adressen gibt die Logikschaltung 52 geeignete Verwürfelungs­ werte aus, die ein Streifenmuster von "H" und "L" im Speicher­ zellenfeld 5 erzeugen, wie in Fig. 4B gezeigt. Die Logikschal­ tung 53 gibt feste Daten aus, entweder "H" oder "L" abhängig von den Ausgangs-X- und Y-Adressen, um ein einheitliches Muster von "H" und "L" in dem Speicherzellenfeld 5 zu machen, wie in Fig. 4C gezeigt. Die Beziehung zwischen den logischen Adressen und den physikalischen Adressen für eine bestimmte Einrichtung und einen bestimmten Eingangs/Ausgangs-Anschlußstift definiert die Konfiguration der Eingangsdaten-Verwürfelungs-Logikschaltung. Daher hat jeder der Eingangsdaten-Verwürfelungs-Logikabschnitte Eingangsdaten-Verwürfelungs-Logikschaltungen, die am meisten zu ihm passen. Dies ermöglicht geeignete Verwürfelungsvorgänge für die vier Eingangs/Ausgangs-Anschlußstifte.

Fig. 5 ist ein Schaltungsdiagramm der Eingangsdaten- Logikschaltung 51. Das EXOR-Gatter 55 im Diagramm erzeugt eine EXKLUSIV-ODER-Verknüpfung vom am wenigsten signifikanten Bit X0 der X-Adresse und dem am wenigsten signifikanten Bit Y0 der Y- Adresse, die der Schaltung geliefert werden. Das EXOR-Gatter 56 erzeugt eine ExKLUSIV-ODER-Verknüpfung vom Ausgangssignal des EXOR-Gatters 55 und dem zweitniedrigst signifikanten Bit X1 der X-Adresse. Dieser EXKLUSIV-ODER-Wert des EXOR-Gatters 56 wird als verwürfelter Wert ausgegeben, der steuert, ob Daten an ei­ ner physikalischen Adresse gemäß einer eingegebenen logischen Adresse eingelesen werden sollen.

Es wird wieder auf Fig. 3 Bezug genommen; es werden die Schal­ tung des Daten-Verwürfelungs-Kontrollers 60 erklärt. Der Daten- Verwürfelungs-Kontroller 60 weist drei getaktete CMOS 61, 62 und 63 auf, die dementsprechend durch ZDTSCR1-3 kontrolliert werden, welche durch die Taktgenerator/Steuerschaltung 1 gelie­ fert werden. Die Taktgenerator/Steuerschaltung 1 setzt ZDTSCR1 auf "L" und ZDTSCR2 und 3 auf "H", wenn die Eingangsdaten- Verwürfelungs-Logikschaltung 51 ausgewählt wird. In diesem Fall wird der getaktete CMOS 61 in Betrieb gesetzt und die verwür­ felten Daten, die von der Eingangsdaten-Verwürfelungs- Logikschaltung 51 (ein Karomuster von "H" und "L") erzeugt sind, werden an einen Eingangsanschluß eines EXOR-Gatters 70 gesen­ det.

Wenn die Eingangsdaten-Verwürfelungs-Logikschaltung 52 benutzt wird, wird ZDTSCR2 auf "L" und ZDTSCR1 und 3 auf "H" gesetzt. In diesem Fall wird der getaktete CMOS 62 in Betrieb gesetzt und die verwürfelten Daten, die durch die Eingangsdaten- Verwürfelungs-Logikschaltung 52 (ein Streifenmuster von "H" und "L") erzeugt sind, werden zum Eingangsanschluß eines EXOR- Gatters 70 gesendet.

Ebenso wird, wenn die Eingangsdaten-Verwürfelungsschaltung 53 benutzt wird, ZDTSCR3 auf "L" und ZDTSCR1 und 2 auf "H" gesetzt. In diesem Fall wird der getaktete CMOS 63 in Betrieb gesetzt und die verwürfelten Daten, die durch die Eingangsdaten- Verwürfelungs-Logikschaltung 53 (ein Einzelmuster von "H" oder "L") erzeugt sind, werden zu einem Eingangsanschluß des EXOR- Gatters 70 gesendet.

Das EXOR-Gatter 70 kehrt das Datensignal WD1 um und gibt es als Datensignal WDG1 aus, falls die Verwürfelungswerte vom Daten­ verwürfelungs-Kontroller 60 "H" sind, während es das Datensi­ gnal WD1 ohne Änderung als Datensignal WDG1 ausgibt, falls die Verwürfelungswerte vom Datenverwürfelungs-Kontroller 60 "L" sind.

Wenn die Steuersignale ZDTSCR1-3 alle "H" sind, das heißt, wenn der Testmodus nicht gesetzt ist, wird ein "H"-Signal an das Gate des MOS-Transistors 69 durch ein Dreifach-Eingangs- AND-Gatter (Dreifach-Eingangs-NAND-Gatter 67 plus eine Umkehr­ schaltung 68 in der Figur) geliefert. Das "H"-Signal aktiviert den MOS-Transistor 69 und macht den Ausgang des Daten- Verwürfelungs-Kontrollers 60 zu "L". Demgemäß wird das Ein­ gangssignal WD1 zum EXOR-Gatter 70 von dort ohne Änderung aus­ gegeben als WDG1.

Die Ausgangsdaten-Verwürfelungsschaltung 11 hat dieselbe Konfi­ guration wie die Eingangsdaten-Verwürfelungsschaltung 9, die in Fig. 3 gezeigt ist, wo Eingangs- und Ausgangsdaten für die Aus­ gangsdaten-Verwürfelungsschaltung 11 in Klammern angezeigt sind. Das heißt, die EXOR-Gatter 70, 82, 87 und 92 empfangen Datensignale RDF1-RFD4 anstelle von WD1-WD4 bzw. senden Da­ tensignale RD1-RD4 anstelle von WDG1-WDG4 aus.

In einem Testverfahren, wie z. B. die vorliegende Ausführungs­ form, wo vier Eingangs/Ausgangs-Anschlußstifte zu einem Ein­ gangs/Ausgangs-Anschlußstift reduziert werden, werden vier von der Speicherzelle 5 wiederabgefragte Daten verglichen und eine Entscheidung wird gefällt, welche dann an den Ein­ gangs/Ausgangs-Anschlußstift ausgegeben wird. Wenn der Testmo­ dus gesetzt ist und die Einlese- und Auslese-Betriebsarten für die Speicherzelle 5 richtig ausgeführt sind, können die Daten­ signale RD1-RD4, die der Datenausgangs-Kontrollschaltung 10 geliefert werden, entweder "H" oder "L" sein. Im Testmodus ver­ gleicht die Datenausgangs-Kontrollschaltung 10 die vier Daten­ signale RD1-RD4, um zu entscheiden, ob die Einlese- und Aus­ lese-Betriebsarten richtig ausgeführt sind. Die Entscheidung wird als Datensignal RDG1 ausgesendet. Wenn der Testmodus nicht gesetzt ist, werden die Datensignale RD1-RD4 von der Aus­ gangsdaten-Verwürfelungsschaltung 11 ohne Änderung als Datensi­ gnal RDG1-4 zum Datenausgangspuffer 7 ausgesendet.

Die Konfiguration und Betriebsart der Datenausgangs- Kontrollschaltung 10 wird als nächstes beschrieben. Fig. 6 ist ein Schaltungsdiagramm der Datenausgangs-Kontrollschaltung 10, die vier Ausgangsdaten-Übertragungsschaltungen 150, 160, 170 und 180 hat. Die Ausgangsdaten-Übertragungsschaltung 150 emp­ fängt das Treibersignal TE, das Umkehrsignal ZTE, das vom TE durch eine Umkehrschaltung 190 erzeugt ist, das wiederabgefrag­ te Datensignal RD1 und ein Entscheidungssignal TRDn von einem Daten-Vergleicher 191, der ein EXNOR-Gatter aufweist. Das Trei­ bersignal TE und das Umkehrsignal ZTE steuern zwei getaktete CMOS 151 und 152. Wenn das Treibersignal TE "H" ist, das heißt, wenn der Testmodus gesetzt ist, wird der getaktete CMOS 152 in Betrieb gesetzt und das Entscheidungssignal vom Datenverglei­ cher 191 wird als ein Datensignal RDG1 ausgegeben. Der Daten­ vergleicher 191 weist ein EXNOR-Gatter mit vier Eingangsan­ schlüssen auf. Falls jedes Datensignal RD1-RD4 entweder "H" oder "L" ist, gibt der Datenvergleicher 191 ein Datensignal TRDn aus, das "H" ist. Die Umkehrschaltung 153 kehrt das Daten­ signal TRDn um und gibt es als ein Datensignal RDG1 aus, was die Entscheidung anzeigt.

Wenn das Treibersignal TE "L" ist, das heißt, wenn der Testmo­ dus nicht gesetzt ist, wird der getaktete CMOS 151 in Betrieb gesetzt und ein Datensignal RD1 wird ohne Änderung als ein Da­ tensignal RDG1 ausgegeben. Da die Signale, die vom getakteten CMOS 151 und 152 erzeugt sind, dann umgekehrt werden durch die Umkehrschaltung 153, sind die Signale, die von der Datenaus­ gangs-Kontrollschaltung 10 ausgegeben werden, dieselben wie die Signale, die ihr geliefert werden.

Die Ausgangsdaten-Übertragungsschaltung 160 empfängt das Trei­ bersignal TE, das Umkehrsignal ZTE, das von TE durch eine Um­ kehrschaltung 190 erzeugt wird, und ein wiederabgefragtes Da­ tensignal RD2. Die Ausgangsdaten-Übertragungsschaltung 160 weist einen getakteten CMOS 161 und eine Umkehrschaltung 162 auf. Wenn das Treibersignal TE "H" ist, das heißt, wenn der Testmodus gesetzt ist, wird der getaktete CMOS 161 außer Be­ trieb gesetzt und die Daten werden nicht übertragen. Wenn das Treibersignal TE "L" ist, das heißt, wenn der Testmodus nicht gesetzt ist, wird jedoch der getaktete CMOS 161 in Betrieb ge­ setzt und ein Datensignal RD2 wird ohne Änderung als Datensi­ gnal RDG2 ausgegeben.

In ähnlicher Weise überträgt die Ausgangsdaten- Übertragungsschaltung 170 kein Signal, wenn der Testmodus ge­ setzt ist, während es ein Datensignal RD3 als RDG3 ausgibt, wenn der Testmodus nicht gesetzt ist. Die Ausgangsdaten- Übertragungsschaltung 180 überträgt kein Signal, wenn der Test­ modus gesetzt ist, während sie ein Datensignal RD4 als RDG4 ausgibt, wenn der Testmodus nicht gesetzt ist. Die Betriebsar­ ten der Ausgangsdaten-Übertragungsschaltungen 170 und 180 wer­ den nicht erläutert, da sie dieselbe Konfiguration haben, wie die Ausgangsdaten-Übertragungsschaltung 160.

Ausführungsform 2

Fig. 7 ist ein Blockdiagramm, das die Konfiguration des DRAM der Ausführungsform 2 der Halbleiterspeichereinrichtung der vorliegenden Erfindung zeigt. Die gleichen Bezugsnummern in Fig. 1 und 7 bezeichnen dieselben Bestandteile. Der DRAM der Ausführungsform 1 hat getrennte Verwürfelungsschaltungen 9 und 11 für Eingangs- und Ausgangsdaten. Wie oben unter Bezug auf die Fig. 3 erwähnt, sind die Eingangsdaten-Verwürfelungs­ schaltung und die Ausgangsdaten-Verwürfelungsschaltung iden­ tisch. Im DRAM der vorliegenden Ausführungsform der Erfindung werden die Verwürfelungs-Logikabschnitte und die Verwürfelungs­ kontroller in Fig. 3 sowohl für die Eingangsdaten- Verwürfelungsschaltung 9 als auch für die Ausgangsdaten-Verwür­ felungsschaltung 11 benutzt. Die Verwürfelungsschaltung der vorliegenden Ausführungsform der Erfindung wird daher als Ein­ gangs/AusgangsDatenverwürfelungsschaltung 100 bezeichnet.

Fig. 8 zeigt ein Blockdiagramm der Eingangs/Ausgangsdaten- Verwürfelungsschaltung 100. Die Verwürfelungs-Logikabschnitte 101, 105, 109, 113 haben dieselbe Konfiguration wie der Verwür­ felungs-Logikabschnitt 50, der in Fig. 3 gezeigt ist. Ferner sind die Verwürfelungskontroller 102, 106, 110 und 114 diesel­ ben wie der Daten-Verwürfelungskontroller 60, der ebenfalls in Fig. 3 gezeigt ist. Diese Schaltung weist nicht nur EXOR-Gatter 103, 107, 111 und 115 auf, die die Eingangsdatensignale WD1 bis WD4 entsprechend empfangen, sondern auch andere EXOR-Gatter 104, 108, 112, 116, die die Ausgangsdatensignale RDF1 bis RDF4 entsprechend empfangen. Die Verwürfelungswerte von den Verwür­ felungskontrollern 102, 106, 110 und 114 werden den anderen An­ schlüssen der EXOR-Gatter, wie in Fig. 8 gezeigt, geliefert. Diese Ausführungsform läßt eine einfachere Schaltung entstehen und verringert die Chipfläche, die benötigt wird, um die Ein­ richtung herzustellen. Da die Schaltungskonfiguration und die Betriebsart der Eingangs/Ausgangsdaten-Verwürfelungsschaltung dieselben sind wie bei der Eingangsdaten-Verwürfelungsschaltung 9 [sic] und der Ausgangsdaten-Verwürfelungsschaltung 11, wird eine weitere Beschreibung nicht gegeben.

Ausführungsform 3

Die Einlese- und Auslesezeit (Zugriffszeit) bei einem normalen Betriebsmodus sind wichtige Parameter in Halbleiterspeicherein­ richtungen. Besonders eine schnelle Auslesezeit ist wünschens­ wert. In den DRAMs, die in den Ausführungsformen 1 und 2 be­ schrieben sind, müssen alle Daten durch die Verwürfelungsschal­ tungen laufen, wenn die Daten eingelesen oder ausgelesen wer­ den, sogar wenn der Testmodus nicht gesetzt ist. Wie in den Fig. 3 und 8 gezeigt ist, werden die Daten durch die EXOR- Gatter aus- oder eingelesen, welche verhältnismäßig lange Ver­ zögerungszeiten haben. Daher ist zu erwarten, daß die Zugriffs­ zeiten der Ausführungsformen 1 und 2 verhältnismäßig lang sind.

Fig. 9 ist ein Blockdiagramm, das die Konfiguration des DRAM der Ausführungsform 3 der Halbleitereinrichtung der vorliegen­ den Erfindung zeigt. Der DRAM der vorliegenden Ausführungsform weist eine Ausgangsdaten-Verwürfelungsschaltung 200 auf zur Verringerung der Verschlechterung der Zugriffszeit für das Aus­ lesen von Daten. Die gleichen Bezugszeichen der Fig. 1 und 9 bezeichnen dieselben Bestandteile.

Die Fig. 10 zeigt die Konfiguration der Ausgangsdaten- Verwürfelungsschaltung 200. Die Datensignale RDF1-RDF4, die vom Speicherzellenfeld 5 wiederabgefragt sind und dann von der Ausgangsdaten-Verwürfelungsschaltung 200 empfangen sind, werden direkt zu den Datenübertragungsschaltungen 210, 220, 230 bzw. 240 geleitet, anders als die Datensignale, die von der Aus­ gangsdaten-Verwürfelungsschaltung 11 und der Ein­ gangs/Ausgangsdaten-Verwürfelungsschaltung 100 der Ausführungs­ formen 1 und 2 empfangen werden, in denen wiederabgefragten Da­ ten von RDF1-RDF4, die verwürfelt worden sind, zu den EXOR- Gattern geleitet werden, um dekodiert zu werden. Daher schaltet diese Konfiguration die Verzögerung in der Zugriffszeit am EX­ OR-Gatter zum Dekodieren aus und verkürzt die gesamte Zugriffs­ zeit im normalen Modus. Die Daten-Übertragungsschaltungen 210, 220 und 230 sind dieselben wie die Schaltungen 160, 170 und 180 in Fig. 6. Außerdem ist die Daten-Übertragungsschaltung 240 dieselbe wie die Schaltung 150 in Fig. 6.

Die Datenvergleicher für den Testmodus sind wie folgt konfigu­ riert. Die Verwürfelungsschaltungen 260, 270, 280 und 290 in Fig. 10 weisen jede dieselben Schaltungen wie der Verwürfe­ lungs-Logikabschnitt 50 und der Datenverwürfelungs-Kontroller 60 auf. Die Ausgangssignale von den Verwürfelungsschaltungen sind dieselben wie diejenigen der Verwürfelungskontroller. Die Verwürfelungsschaltungen 260, 270, 280 und 290 können gleich­ zeitig für die Eingangsdaten benutzt werden, wie in Fig. 3 ge­ zeigt.

Wie beschrieben unter Bezug auf Fig. 3 werden im Verwürfelungs­ vorgang, falls die Verwürfelungswerte von der Verwürfelungs­ schaltung "H" sind, die Eingangsdaten umgekehrt und falls die Verwürfelungswerte von der Verwürfelungsschaltung "L" sind, werden die Eingangsdaten ohne Änderung ausgegeben. In diesem Fall, in dem vier Eingangs/Ausgangs-Anschlußstifte zu einem Eingangs/Ausgangs-Anschlußstift reduziert werden, muß, falls richtige Daten von den Speicherzellen wiederabgefragt werden, die Anzahl der wiederabgefragten Daten unter RDF1-RDF4, die umgekehrt worden sind im Verwürfelungsvorgang bevor sie in der Speicherzelle gespeichert werden, gleich sein der Anzahl der "H"-Signale, die von den vier Verwürfelungsschaltungen erzeugt werden. Die Datensignale RDF1-RDF4 werden an ein EXNOR-Gatter 251 geliefert zum Erhalten eines Signals, das der Anzahl der Daten, die durch den Verwürfelungsvorgang umgekehrt worden sind, entspricht. In ähnlicher Weise werden die Daten von den vier Verwürfelungsschaltungen 260, 270, 280 und 290 an ein EXNOR-Gatter 252 geliefert zum Erhalten eines Signals, das der Anzahl der "H"-Signale unter den Signalen, die vom EXNOR-Gatter 252 ausgegeben werden, entspricht. Dann werden die Ausgangs­ signale vom EXNOR-Gatter 251 und vom EXNOR-Gatter 252 an ein EXNOR-Gatter 253 geliefert und verglichen, um zu ermitteln, ob die zwei Ausgangssignale dieselben sind oder nicht. Das Ent­ scheidungssignal vom EXNOR-Gatter 253 wird an den Eingangsan­ schluß TRDn der Ausgangsdaten-Übertragungsschaltung 240 gesen­ det. Falls das Treibersignal TE "H" ist, das heißt, der Testmo­ dus ist gesetzt, kehrt die Ausgangsdaten-Übertragungsschaltung 240 die Daten um, die an den Eingangsanschluß TRDn geliefert werden und gibt sie als ein Datensignal von RDG1 aus. Diese Konfiguration ist nicht nur in der Lage, die richtigen Ent­ scheidungen bzgl. der Daten zu treffen, wenn der Testmodus ge­ setzt ist, sondern ist auch in der Lage, die Verschlechterung der Auslesezeit zu verhindern, wenn der Testmodus nicht gesetzt ist.

Die erste Halbleiterspeichereinrichtung weist eine Schaltung auf, die den Verwürfelungsvorgang an jedem Ein­ gangs/Ausgangsanschlußstift ausführt. Daher kann sie den Ver­ würfelungsvorgang, in dem ein gewünschtes Muster von "H" und "L" in die Speicherzellen eingelesen wird, unabhängig vom Tester ausführen, basierend auf der Beziehung zwischen der Ordnung der logischen Adressen und derjenigen der physikalischen Adressen für jeden Eingangs/Ausgangs-Anschlußstift und sogar in dem Fall, in dem eine Mehrzahl der Eingangs/Ausgangs-Anschlußstifte zu einem Anschlußstift reduziert werden. Daher kann die erste Halbleiterspeichereinrichtung einen geeigneten Einrichtungstest durchführen.

Die zweite Halbleiterspeichereinrichtung hat eine Schaltungs­ konfiguration, in der wiederabgefragte Daten, wenn der Testmo­ dus nicht gesetzt ist, nicht durch die Verwürfelungsschaltung laufen. Daher kann sie die Verschlechterung der Auslesege­ schwindigkeit verhindern, die langsamer wäre, wenn die Daten die Verwürfelungsschaltungen durchlaufen.

Claims (9)

1. Halbleiterspeichereinrichtung zum Einlesen und Ausle­ sen von Daten von physikalischen Adressen eines Speicherzellen­ feldes (5) entsprechend logischen Adressen, die extern eingege­ ben sind, wobei die Halbleiterspeichereinrichtung aufweist
ein Testmodus-Setzmittel (12) zum Setzen eines Speicher- Testmodus in der Speichereinrichtung; und
eine Daten-Verwürfelungsschaltung zum Ausführen des Test­ modus, wenn er durch das Testmodus-Setzmittel (12) gesetzt ist, durch selektives Umkehren von Datenwerten, die extern via Ein­ gangs/Ausgangs-Anschlußstifte der Speichereinrichtung eingege­ ben sind, gemäß physikalischen Adressen, die den logischen Adressen entsprechen; und
Wiederumkehren der umgekehrten Daten beim Auslesen von Da­ ten, die in dem Speicherzellenfeld (5) gespeichert sind, basie­ rend auf der entsprechenden Information der physikalischen Adressen.

2. Halbleiterspeichereinrichtung nach Anspruch 1, wobei die Daten-Verwürfelungsschaltung aufweist
eine Eingangsdaten-Verwürfelungsschaltung (9, 100) zum se­ lektiven Umkehren von Werten der Eingangsdaten gemäß physikali­ schen Adressen, die den eingegebenen logischen Adressen ent­ sprechen, und
eine Ausgangsdaten-Verwürfelungsschaltung (11, 100, 200) zum Wiederumkehren von Werten der Daten, die durch die Ein­ gangsdaten-Verwürfelungsschaltung (9, 100) beim Auslesen der Daten, die in dem Speicherzellenfeld (5) gespeichert sind, um­ gekehrt sind.

3. Halbleiterspeichereinrichtung zum Einlesen und Ausle­ sen von Daten von physikalischen Adressen eines Speicherzellen­ felds (5) entsprechend logischen Adressen, die extern eingege­ ben sind, wobei die Halbleiterspeichereinrichtung aufweist
ein Testmodus-Setzmittel (12) zum Setzen eines Testmodus;
eine Dateneingangs-Kontrollschaltung (8) zu Übertragen von Daten, die einem der Eingangs/Ausgangs-Anschlußstifte in einer Gruppe einer gegebenen Anzahl von Eingangs/Ausgangs- Anschlußstiften geliefert sind, zu jedem des Restes der Gruppe, wenn der Testmodus gesetzt ist;
eine Daten-Verwürfelungsschaltung zum Ausführen des Test­ modus, wenn er durch das Testmodus-Setzmittel (12) gesetzt ist, durch selektives Umkehren von Datenwerten, die durch die Daten­ eingangs-Kontrollschaltung (8) gemäß physikalischen Adressen geliefert sind, die den logischen Adressen entsprechen, und Wiederumkehren der umgekehrten Daten beim Auslesen von Daten, die in dem Speicherzellenfeld (5) gespeichert sind, basierend auf der entsprechenden Information der physikalischen Adressen.

4. Halbleiterspeichereinrichtung nach Anspruch 3, wobei die Daten-Verwürfelungsschaltung aufweist
eine Eingangsdaten-Verwürfelungsschaltung (9, 100) zum se­ lektiven Umkehren der Datenwerte, die durch die Dateneingangs- Kontrollschaltung (8) gemäß physikalischen Adressen geliefert werden, die den eingegebenen logischen Adressen entsprechen; und
eine Ausgangsdaten-Verwürfelungschaltung (11, 100, 200) zum Wiederumkehren von Datenwerten, die durch die Eingangsda­ ten-Verwürfelungsschaltung (9, 100) beim Auslesen der Daten, die in dem Speicherzellenfeld gespeichert sind, umgekehrt wer­ den.

5. Halbleiterspeichereinrichtung nach einem der Ansprü­ che 1 bis 4, wobei die Eingangsdaten-Verwürfelungsschaltung (9, 100) und die Ausgangsdaten-Verwürfelungsschaltung (11, 100, 200) für jede der Eingangs/Ausgangs-Anschlußstifte der Spei­ chereinrichtung vorgesehen ist.

6. Halbleiterspeichereinrichtung nach einem der Ansprü­ che 1 bis 5, wobei die Eingangsdaten-Verwürfelungsschaltung (9) eine logische Schaltung (50, 80, 85, 90) aufweist, die logisch ermittelt, ob jede Dateneinheit umgekehrt werden sollte oder nicht gemäß einer physikalischen Adresse, in die jede Datenein­ heit eingelesen ist.

7. Halbleiterspeichereinrichtung nach einem der Ansprü­ che 1 bis 5, wobei die Eingangsdaten-Verwürfelungsschaltung (9) mindestens zwei logische Schaltungen (50, 80, 85, 90) aufweist, die in logisch unterschiedlichen Weisen ermittelt, ob jede Da­ teneinheit umgekehrt werden sollte oder nicht gemäß einer phy­ sikalischen Adresse, in der jede Dateneinheit eingelesen ist.

8. Halbleiterspeichereinrichtung nach einem der Ansprü­ che 1 bis 7, ferner aufweisend
eine Dateneingangs-Kontrollschaltung (8) zum Übertragen von Daten, die einem der Eingangs/Ausgangs-Anschlußstifte in einer Gruppe von einer gegebenen Anzahl von Eingangs/Ausgangs- Anschlußstiften geliefert sind, zu jedem des Restes der Gruppe, wenn der Testmodus gesetzt ist.

9. Halbleiterspeichereinrichtung nach einem der Ansprü­ che 1 bis 8, ferner aufweisend eine Datenausgangs- Kontrollschaltung (10) zum Ermitteln von den Daten, die von der Ausgangsdaten-Verwürfelungsschaltung (11, 100, 200) an die ge­ gebene Anzahl der Eingangs/Ausgangs-Anschlußstifte geliefert sind, ob die Datenauslese-Betriebsart richtig ausgeführt worden ist oder nicht, und zum Senden eines Signals, das die Entschei­ dung anzeigt, an einen der Eingangs/Ausgangs-Anschlußstifte in der Gruppe der gegebenen Anzahl von Eingangs/Ausgangs- Anschlußstiften, wenn der Testmodus gesetzt ist.