JP4146986B2 - 半導体試験装置 - Google Patents
半導体試験装置 Download PDFInfo
- Publication number
- JP4146986B2 JP4146986B2 JP2000152776A JP2000152776A JP4146986B2 JP 4146986 B2 JP4146986 B2 JP 4146986B2 JP 2000152776 A JP2000152776 A JP 2000152776A JP 2000152776 A JP2000152776 A JP 2000152776A JP 4146986 B2 JP4146986 B2 JP 4146986B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- maximum value
- memory cell
- conditional expression
- inversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、被試験デバイス（ＤＵＴ）である半導体メモリの書込み／読出し試験を行う半導体試験装置（メモリ試験装置）のパターン発生に関する。特に、メモリセルのロウ側と、カラム側との配列数が異なるＤＵＴに対して反転用の制御信号である反転要求信号を所定に発生可能とする半導体試験装置に関する。
【０００２】
【従来の技術】
従来技術について、図１〜図６を参照して以下に説明する。尚、半導体試験装置は公知であり技術的に良く知られている為、本願に係る要部を除き、その他の信号や構成要素、及びその詳細説明については省略する。尚、ここで適用する半導体試験装置は、メモリを試験する専用のメモリ試験装置や、メモリを内蔵するシステムＬＳＩを試験するシステムＬＳＩを試験する半導体試験装置の両方を含むものとする。
【０００３】
先ず、図１の半導体試験装置の概念構成図を説明する。主要な構成要素は、タイミング発生器ＴＧと、パターン発生器ＰＧと、波形整形器ＦＣと、ピンエレクトロニクスと、ＤＵＴと、論理比較器ＤＣと、フェイルメモリＦＭ内の不良解析メモリＡＦＭと、から成る。
ここで、試験対象のＤＵＴ内部のメモリ構成は、通常、複数個のメモリブロックで構成され、各メモリブロック単位に、行（ロウ）アドレス線と列（カラム）アドレス線が備えられている。メモリセルの試験では、隣接したメモリセルとのセル間干渉の有無を検査するときに、注目セルと隣接したメモリセルとの書込みデータを反転させて試験実施される。このときに専用のセルデータ反転機能回路を備えていて、この機能により複雑なデータ反転を高速、且つ容易に隣接セルを自動的に反転できる機能を備えている。
【０００４】
メモリを試験するときに使用されるＰＧは、主にＡＬＰＧ（Algorithmic Pattern Generator）が使用され、この内部に演算手段を備えて、演算しながらＤＵＴへ印加するアドレス情報や書込みデータや制御情報を生成して発生出力する。より具体的には、ＤＵＴのＩＣピンであるアドレスピンやデータピンや制御ピン（例えばＣＥ、ＷＥ、ＯＥ、ＲＡＳ／ＣＡＳ等）へ所定の信号を印加するドライバ用パターンや、ＤＣへ供給する良否比較用の期待値パターンＥＸＰや、ＡＦＭの内部動作条件を制御するアドレス情報とＤＵＴ書込み情報と後述する本願の反転要求信号等の制御情報を発生する。
【０００５】
次に、図２（ａ）に示すＰＧの要部内部ブロック図を説明する。
要部構成は、シーケンス制御部と、アドレス発生部２００と、データ発生部３００と、 制御信号発生部１００と、で構成される。これは、タイミング発生器ＴＧから基準となるクロックを受け取り、基準クロックに同期して、上述したアドレス情報や書込みデータや制御情報を発生する。
【０００６】
データ発生部３００は、各種の制御を行ったデータ３００ｓを生成して発生するが、この中の制御の１つである反転要求信号１１０ｓに着目して以下説明する。
本願に係る反転要求信号１１０ｓは、ＤＵＴのメモリセルの格子状配列における任意の対角線上のメモリセルに対して他とは異なる反転したデータ、例えば”１”を書き込む試験形態があり、このときに適用される専用の制御信号である。
【０００７】
図２（ｂ）に、上記反転要求信号１１０ｓの発生に係る要部ブロック図を示して詳細に説明する。ここでは、ＸアドレスとＹアドレスの信号線の本数が１６本とする具体例で説明する。この構成要素は、対角反転設定レジスタ１０と、加算器２０と、Ｘ側ゲート部３２と、Ｙ側ゲート部３４と、比較部４０とを備える。対角反転設定レジスタ１０は、どの対角線を選択するかを指定するための設定値を格納する１６ビット幅のレジスタである。加算器２０は、１６ビットの算術加算器であって、アドレス発生部２００からの１６ビット幅のＹアドレス信号と、対角反転設定レジスタ１０の設定値とを受けて加算した結果の１６ビットデータＹＡを出力する。尚、加算結果の桁上がりであるキャリーフラグ信号は使用しない。Ｙアドレス最大値とＸアドレス最大値とは、有効ビット幅を規定するマスクデータであって、１６ビット幅のアドレス信号中で、当該ＤＵＴに対応して上位アドレスビット側をマスクするデータである。例えば図３に示すメモリセル構成では、有効ビット幅が２ビットであるからして、２進表現で" 0000,0000,0000,0011"のマスクデータ値となる。Ｙ側ゲート部３４は、Ｙアドレス最大値と、上記１６ビットデータＹＡの対応するビットを論理ＡＮＤした１６ビットの出力結果をＹ比較データＹＢとして比較部４０へ供給する。Ｘ側ゲート部３２は、Ｘアドレス最大値と、１６ビット幅のＸアドレス信号の対応するビットを論理ＡＮＤした１６ビットの出力結果をＸ比較データＸＡとして比較部４０へ供給する。比較部４０は、１６ビット幅のＹ比較データＹＢとＸ比較データＸＡとを受けて、各対応するビット毎に一致比較して、全てが一致したときのみ反転要求信号１１０ｓを発生する。これにより、ＤＵＴへの書き込みデータがメモリセルの格子配列に対応して自動的に反転されて書込みでき、また、ＤＣへ供給する期待値が所定に反転されて正常に良否反転が行われ、ＡＦＭへ所定の反転情報が供給される。従って、上記反転要求信号１１０ｓによって、どの対角線を選択するかを指定する対角反転設定レジスタ１０への設定値（これを対角反転設定値と呼称）を所望に設定することで、複雑なパターンプログラムを記述すること無く、任意の対角線上のデータを簡単容易に反転する事が可能となっている。
【０００８】
上述した反転要求信号１１０ｓの発生条件を条件式１で示すと下記のようになる。尚、下記条件式１による任意の対角線上のデータ反転のことを、対角反転と呼称する。前記対角反転するセルとの関係を図３（ａ）に示す。
条件式１：（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値＝ メモリセルのＸアドレス & Ｘアドレス最大値
ここで、上記条件式１の先頭にある"＊"記号は、直後にある括弧内の加算結果のデータをビット反転するビット反転記号であるものと見なす。また、対角反転とは直交する逆方向の対角線上のデータを反転する条件式２を下記に示す。尚、下記条件式２による反転を、逆対角反転と呼称する。前記逆対角反転と対角反転設定値との関係を図３（ｂ）に示す。
条件式２： ＊（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値＝ メモリセルのＸアドレス & Ｘアドレス最大値
【０００９】
次に、図２（ｂ）の反転要求信号１１０ｓに係る発生回路を用いた対角反転パターン発生の具体例として、同一配列数のメモリセル４ｘ４の場合において対角反転をする場合について、図４のアドレスと反転データの結果を示す関係図と共に説明する。この場合は、メモリセルが４ｘ４なので Ｘアドレス最大値、Ｙアドレス最大値ともに #３である。また、Ｘアドレス、Ｙアドレスは、共に０から始まるものとし、対角反転設定レジスタ１０の設定値は#3と仮定する。
【００１０】
以下に、上記条件に基づいて、各メモリセル毎の左辺と右辺の演算をＸ、Ｙの各アドレス毎に順次示す。
第１に、アドレスが(Ｘ,Ｙ)＝(0,0)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（0＋３） & 3 ＝ 3
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
0 & ３ ＝ 0
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第２に、アドレスが(Ｘ,Ｙ)＝(1,0)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（0＋３） & 3 ＝ 3
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
1 & ３ ＝ 1
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第３に、アドレスが(Ｘ,Ｙ)＝(2,0)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（0＋３） & 3 ＝ 3
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
2 & ３ ＝ 2
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第４に、アドレスが(Ｘ,Ｙ)＝(3,0)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（0＋３） & 3 ＝ 3
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
3 & ３ ＝ 3
となり、左辺 ＝ 右辺 となるため、データが反転する。
【００１１】
第５に、アドレスが(Ｘ,Ｙ)＝(0,1)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（1＋３） & 3 ＝ 0
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
0 & ３ ＝ 0
となり、左辺 ＝ 右辺 となるため、データが反転する。
第６に、アドレスが(Ｘ,Ｙ)＝(1,1)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（1＋３） & 3 ＝ 0
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
1 & ３ ＝ 1
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第７に、アドレスが(Ｘ,Ｙ)＝(2,1)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（1＋３） & 3 ＝ 0
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
2 & ３ ＝ 2
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第８に、アドレスが(Ｘ,Ｙ)＝(3,1)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（1＋３） & 3 ＝ 0
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
3 & ３ ＝ 3
となり、 左辺 ≠ 右辺 となるため、データは反転しない。
【００１２】
第９に、アドレスが(Ｘ,Ｙ)＝(0,2)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（2＋３） & 3 ＝ 1
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
0 & ３ ＝ 0
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１０に、アドレスが(Ｘ,Ｙ)＝(1,2)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（2＋３） & 3 ＝ 1
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
1 & ３ ＝ 1
となり、左辺 ＝ 右辺 となるため、データが反転する。
第１１に、アドレスが(Ｘ,Ｙ)＝(2,2)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（2＋３） & 3 ＝ 1
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
2 & ３ ＝ 2
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１２に、アドレスが(Ｘ,Ｙ)＝(3,2)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（2＋３） & 3 ＝ 1
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
3 & ３ ＝ 3
となり、左辺 ≠ 右辺 となるため、データは反転しない。
【００１３】
第１３に、アドレスが(Ｘ,Ｙ)＝(0,3)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（3＋３） & 3 ＝ 2
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
0 & ３ ＝ 0
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１４に、アドレスが(Ｘ,Ｙ)＝(1,3)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（3＋３） & 3 ＝ 2
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
1 & ３ ＝ 1
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１５に、アドレスが(Ｘ,Ｙ)＝(2,3)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（3＋３） & 3 ＝ 2
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
2 & ３ ＝ 2
となり、左辺 ＝ 右辺 となるため、データが反転する。
第１６に、アドレスが(Ｘ,Ｙ)＝(3,3)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（3＋３） & 3 ＝ 2
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
3 & ３ ＝ 3
となり、 左辺 ≠ 右辺 となるため、データは反転しない。
【００１４】
上述の演算結果からして、第４、第５、第１０、第１５の演算では、左辺と右辺の演算結果が一致して反転要求信号１１０ｓが出力される結果、図４に示すように、意図した正常な反転動作が行われていることが判る。
【００１５】
次に、Ｘ方向と Ｙ方向でセル数が異なる場合においては、反転すべきセル位置で正常にデータ反転されないメモリセルがある。この不具合について図５と図６とを参照して以下に説明する。
条件として、異なる配列数のメモリセル４ｘ８で、対角反転を行う場合とする。このとき、Ｘアドレス最大値=#7、Ｙアドレス最大値=#3となる。また、Ｘアドレス、Ｙアドレスは、共に０から始まるものとし、対角反転設定レジスタ１０の設定値は#3とする。この時のデ−タ反転すべき期待のセル位置を図５に示す。図６は演算結果に基づいて実際にデ−タ反転されるセル位置を示している。
【００１６】
以下に、上記条件に基づいて、各メモリセル毎の左辺と右辺の演算をＸ、Ｙの各アドレス毎に順次示す。
第１に、アドレス（０、０）〜（３、０）までは図４と同様なので説明を省略する。
第２に、アドレスが(Ｘ,Ｙ)＝(4,0)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（0＋３） & 3 ＝ 3
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
4 & 7 ＝ 4
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第３に、アドレスが(Ｘ,Ｙ)＝(5,0)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（0＋３） & 3 ＝ 3
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
5 & 7 ＝ 5
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第４に、アドレスが(Ｘ,Ｙ)＝(6,0)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（0＋３） & 3 ＝ 3
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
6 & 7 ＝ 6
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第５に、アドレスが(Ｘ,Ｙ)＝(7,0)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（0＋３） & 3 ＝ 3
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
7 & 7 ＝ 7
となり、左辺 ≠ 右辺 となるため、データは反転しない。
このアドレスでは図５より、データ反転を期待しているセルであるが、反転が行われない不具合が生じる。
第６に、アドレス（０、1）〜（３、1）までは図４と同様なので説明を省略する。
第７に、アドレスが(Ｘ,Ｙ)＝(4,1)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（1＋３） & 3 ＝ 0
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
4 & 7 ＝ 4
となり、左辺 ≠ 右辺 となるため、データは反転しない
このアドレスでは図５より、データ反転を期待しているセルであるが、反転が行われない不具合が生じる。
第８に、アドレスが(Ｘ,Ｙ)＝(5,1)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（1＋３） & 3 ＝ 0
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
5 & 7 ＝ 5
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第９に、アドレスが(Ｘ,Ｙ)＝(6,1)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（1＋３） & 3 ＝ 0
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
6 & 7 ＝ 6
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１０に、アドレスが(Ｘ,Ｙ)＝(7,1)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（1＋３） & 3 ＝ 0
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
7 & 7 ＝ 7
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１１に、アドレス（０、２）〜（３、２）までは図４と同様なので説明を省略する。
第１２に、アドレスが(Ｘ,Ｙ)＝(4,2)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（2＋３） & 3 ＝ 1
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
4 & 7 ＝ 4
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１３に、アドレスが(Ｘ,Ｙ)＝(5,2)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（2＋３） & 3 ＝ 1
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
5 & 7 ＝ 5
となり、左辺 ≠ 右辺 となるため、データは反転しない。
このアドレスでは図５より、データ反転を期待しているセルであるが、反転が行われない不具合が生じる。
第１４に、アドレスが(Ｘ,Ｙ)＝(6,2)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（2＋３） & 3 ＝ 1
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
6 & 7 ＝ 6
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１５に、アドレスが(Ｘ,Ｙ)＝(7,2)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（2＋３） & 3 ＝ 1
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
7 & 7 ＝ 7
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１６に、アドレス（０、３）〜（３、３）までは図４と同様なので説明を省略する。
第１７に、アドレスが(Ｘ,Ｙ)＝(4,3)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（3＋３） & 3 ＝ 2
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
4 & 7 ＝ 4
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１８、アドレスが(Ｘ,Ｙ)＝(5,3)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（3＋３） & 3 ＝ 2
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
5 & 7 ＝ 5
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１９、アドレスが(Ｘ,Ｙ)＝(6,3)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（3＋３） & 3 ＝ 2
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
6 & 7 ＝ 6
となり、左辺 ≠ 右辺 となるため、データは反転しない。
このアドレスでは図５より、データ反転を期待しているセルであるが、反転が行われない不具合が生じる。
第２０に、アドレスが(Ｘ,Ｙ)＝(7,3)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（3＋３） & 3 ＝ 2
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
7 & 7 ＝ 7
となり、左辺 ≠ 右辺 となるため、データは反転しない。
【００１７】
上述した演算結果からして、第５、第７、第１３、第１９の演算では、左辺と右辺の演算結果が不一致により反転要求信号１１０ｓが出力されない。この結果、図６に示すように、４カ所で意図した正常な反転動作が行われていないことが判る。このように、Ｘ方向とＹ方向とが異なるメモリセル配列数のＤＵＴの場合においては、一部分で対角反転が正常に機能しない難点がある。
【００１８】
これに伴って、上記不具合を回避する複雑な対角反転をパターンプログラムによって記述する必要があり、しかも前記パターンプログラムでは連続的に書込み／読出しの実行ができない結果、デバイス試験のスループットが実質的に低下する難点もある。
【００１９】
【発明が解決しようとする課題】
上述説明したように従来技術においては、Ｘ方向とＹ方向とが異なるメモリセル配列数のＤＵＴの場合においては、一部分で反転すべきセル位置で反転要求信号１１０ｓが正常に発生されない。この結果、対角反転機能が適用できない難点がある。この点において好ましくなく、実用上の難点がある。
そこで、本発明が解決しようとする課題は、メモリセルのロウ側と、カラム側との配列数が異なるＤＵＴに対しても、ＤＵＴへ供給するアドレス信号に基づいて適正にデータ反転信号を発生して試験実施可能な半導体試験装置を提供することである。
【００２０】
【課題を解決するための手段】
第１に、上記課題を解決するために、メモリセルがＸ方向とＹ方向へ格子状に配列された被試験デバイス（ＤＵＴ）に対して、所定の対角線上のメモリセルのデータを所定に反転してＤＵＴの書込み／読出し試験を実施する半導体試験装置において、パターン発生器から出力されて一方のＸ方向のアドレス信号として使用されるアドレスをＸアドレスとし、他方のＹ方向のアドレス信号として使用されるアドレスをＹアドレスとしたとき、ＸアドレスとＹアドレスのアドレス幅が異なるＤＵＴに対して、Ｘアドレスの最大値およびＹアドレスの最大値のより小さい方で、ＸアドレスおよびＹアドレスをマスクすることにより求められる条件に基づいて、所定の対角線上の意図したメモリセルのデータを所定に反転する制御信号を発生する手段を備えることを特徴とする半導体試験装置が実現できる。
【００２２】
第７図、第８図は、本発明に係る解決手段を示している。第３に、上記課題を解決するために、所定に反転する制御信号（これを反転要求信号１１０ｓと呼称）を発生する手段は、所定の対角線上のデータを反転することを対角反転と呼称し、Ｙアドレスに対して所定のオフセットアドレスを付与して、どの対角線を反転対象とするかを指定する値を対角反転設定値と呼称し、Ｘアドレスの最大値をＸアドレス最大値と呼称し、Ｙアドレスの最大値をＹアドレス最大値と呼称したとき、上記反転要求信号１１０ｓを発生する条件式３が、
条件式３：（メモリセルのＹアドレス ＋ 対角反転設定値） & （Ｘアドレス最大値 & Ｙアドレス最大値）、に基づいて上記反転要求信号１１０ｓを発生することを特徴とする上述半導体試験装置がある。
【００２３】
第４に、上記課題を解決するために、所定に反転する制御信号（これを反転要求信号１１０ｓと呼称）を発生する手段は、上記対角反転とは直交する逆方向の対角線上のデータを反転することを逆対角反転と呼称し、Ｙアドレスに対して所定のオフセットアドレスを付与して、どの対角線を反転対象とするかを指定する値を対角反転設定値と呼称し、Ｘアドレスの最大値をＸアドレス最大値と呼称し、Ｙアドレスの最大値をＹアドレス最大値と呼称し、下記条件式４の中で”＊”記号は直後にある括弧内の加算結果をビット反転するビット反転記号としたとき、上記反転要求信号１１０ｓを発生する条件式４が、
条件式４：＊（メモリセルのＸアドレス ＋ 対角反転設定値） & （Ｘアドレス最大値 & Ｙアドレス最大値）、
に基づいて上記反転要求信号１１０ｓを発生することを特徴とする上述半導体試験装置がある。
【００２４】
また、反転要求信号１１０ｓの一態様としては、ＤＵＴのメモリセルの格子状配列における所定の対角線上のメモリセルに対して反転したデータを書き込んで所定に書込み／読出し試験を行うデータ反転用の制御信号であることを特徴とする上述半導体試験装置がある。
【００２５】
また、ＤＵＴはＸ方向とＹ方向へメモリセルを格子配列し、Ｘ方向のメモリセル配列数と、Ｙ方向のメモリセル配列数とが異なるメモリ構成であるメモリ素子、若しくは複数メモリブロックを内部に備えるメモリ素子、若しくはシステムＬＳＩであることを特徴とする上述半導体試験装置がある。
【００２６】
【発明の実施の形態】
以下に本発明を適用した実施の形態の一例を図面を参照しながら説明する。また、以下の実施の形態の説明内容によって特許請求の範囲を限定するものではないし、更に、実施の形態で説明されている要素や接続関係が解決手段に必須であるとは限らない。
【００２７】
本発明について、図７と図８とを参照して以下に説明する。尚、従来構成に対応する要素は同一符号を付し、また重複する部位の説明は省略する。
【００２８】
図７は、本願の反転要求信号１１０ｓの発生に係る要部ブロック図である。
本願に係る要部構成で従来と異なる要素は、Ｘ側ゲート部３２ｂと、Ｙ側ゲート部３４ｂである。他の要素は従来と同一であるからして説明を要しない。
【００２９】
図７の対角反転機能の条件式３を下記に示す。
条件式３： （メモリセルのＹアドレス ＋ 対角反転設定値） & （ Ｘアドレス最大値 & Ｙアドレス最大値）
＝ メモリセルの Ｘアドレス & （ Ｘアドレス最大値 & Ｙアドレス最大値）
また 、逆対角反転についても下記条件式４のように変更する事で、Ｘ方向とＹ方向でセル数が異なる場合にも対角反転を行うことが可能となる。
条件式４：＊（メモリセルのＸアドレス ＋ 対角反転設定値） & （ Ｘアドレス最大値 & Ｙアドレス最大値）
＝ メモリセルの Ｙアドレス & （ Ｘアドレス最大値 & Ｙアドレス最大値）
上記条件式４の先頭にある”＊”記号についても、直後にある括弧内の加算結果のデータをビット反転するビット反転記号であるものと見なす。
【００３０】
Ｙ側ゲート部３４ｂは、１６ビットのＹアドレス最大値と、１６ビットのＸアドレス最大値と、上記１６ビットデータＹＡの対応するビットを論理ＡＮＤした１６ビットの出力結果をＹ比較データＹＢとして比較部４０へ供給する。
【００３１】
Ｘ側ゲート部３２ｂは、１６ビットのＸアドレス最大値と、１６ビットのＹアドレス最大値と、１６ビット幅のＸアドレス信号の対応するビットを論理ＡＮＤした１６ビットの出力結果をＸ比較データＸＡとして比較部４０へ供給する。
【００３２】
次に、本願回路構成により、Ｘ方向と Ｙ方向でセル数が異なる場合においても、正常にデータ反転されることを図８とを参照して以下に説明する。ここで、条件としては、従来同様に、メモリセル４ｘ８に対角反転を行う場合とする。このとき、Ｘアドレス最大値=#7、Ｙアドレス最大値=#3となる。また、Ｘアドレス、Ｙアドレスは、共に０から始まるものとし、対角反転設定レジスタ１０の設定値は#3と仮定する。この時、図８は演算結果に基づいて実際にデ−タ反転されるセル位置を示している。
【００３３】
以下に、上記条件に基づいて、各メモリセル毎の左辺と右辺の演算をＸ、Ｙの各アドレス毎に順次示す。
第１に、アドレスが(Ｘ,Ｙ)＝(0,0)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値）& Ｘアドレス最大値 & Ｙアドレス最大値は
（0＋３） & 7 & 3 ＝ 3
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
0 & 7 & 3 ＝ 0
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第２に、アドレスが(Ｘ,Ｙ)＝(1,0)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（0＋３） & 7 & 3 ＝ 3
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
1 & 7 & 3 ＝ 1
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第３に、アドレスが(Ｘ,Ｙ)＝(2,0)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（0＋３） & 7 & 3 ＝ 3
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
2 & 7 & 3 ＝ 2
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第４に、アドレスが(Ｘ,Ｙ)＝(3,0)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（0＋３） & 7 & 3 ＝ 3
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
3 & 7 & 3 ＝ 3
となり、左辺 ＝ 右辺 となるため、データが反転する。
第５に、アドレスが(Ｘ,Ｙ)＝(4,0)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（0＋３） & 7 & 3 ＝ 3
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
4 & 7 & 3 ＝ 0
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第６に、アドレスが(Ｘ,Ｙ)＝(5,0)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（0＋３） & 7 & 3 ＝ 3
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
5 & 7 & 3 ＝ 1
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第７に、アドレスが(Ｘ,Ｙ)＝(6,0)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（0＋３） & 7 & 3 ＝ 3
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
6 & 7 & 3 ＝ 2
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第８に、アドレスが(Ｘ,Ｙ)＝(7,0)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（0＋３） & 7 & 3 ＝ 3
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
7 & 7 & 3 ＝ 3
となり、左辺 ＝ 右辺 となるため、データが反転する。
第９に、アドレスが(Ｘ,Ｙ)＝(0,1)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値）& Ｘアドレス最大値 & Ｙアドレス最大値は
（1＋３） & 7 & 3 ＝ 0
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
0 & 7 & 3 ＝ 0
となり、左辺 ＝ 右辺 となるため、データが反転する。
第１０に、アドレスが(Ｘ,Ｙ)＝(1,1)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（1＋３） & 7 & 3 ＝ 0
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
1 & 7 & 3 ＝ 1
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１１に、アドレスが(Ｘ,Ｙ)＝(2,1)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（1＋３） & 7 & 3 ＝ 0
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
2 & 7 & 3 ＝ 2
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１２に、アドレスが(Ｘ,Ｙ)＝(3,1)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（1＋３） & 7 & 3 ＝ 0
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
3 & 7 & 3 ＝ 3
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１３に、アドレスが(Ｘ,Ｙ)＝(4,1)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（1＋３） & 7 & 3 ＝ 0
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
4 & 7 & 3 ＝ 0
となり、左辺 ＝ 右辺 となるため、データが反転する。
第１４に、アドレスが(Ｘ,Ｙ)＝(5,1)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（1＋３） & 7 & 3 ＝ 0
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
5 & 7 & 3 ＝ 1
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１５に、アドレスが(Ｘ,Ｙ)＝(6,1)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（1＋３） & 7 & 3 ＝ 0
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
6 & 7 & 3 ＝ 2
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１６に、アドレスが(Ｘ,Ｙ)＝(7,1)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（1＋３） & 7 & 3 ＝ 0
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
7 & 7 & 3 ＝ 3
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１７に、アドレスが(Ｘ,Ｙ)＝(0,2)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値）& Ｘアドレス最大値 & Ｙアドレス最大値は
（2＋３） & 7 & 3 ＝ 1
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
0 & 7 & 3 ＝ 0
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１８に、アドレスが(Ｘ,Ｙ)＝(1,2)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（2＋３） & 7 & 3 ＝ 1
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
1 & 7 & 3 ＝ 1
となり、左辺 ＝ 右辺 となるため、データが反転する。
第１９に、アドレスが(Ｘ,Ｙ)＝(2,2)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（2＋３） & 7 & 3 ＝ 1
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
2 & 7 & 3 ＝ 2
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第２０に、アドレスが(Ｘ,Ｙ)＝(3,2)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（2＋３） & 7 & 3 ＝ 1
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
3 & 7 & 3 ＝ 3
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第２１に、アドレスが(Ｘ,Ｙ)＝(4,2)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（2＋３） & 7 & 3 ＝ 1
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
4 & 7 & 3 ＝ 0
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第２２に、アドレスが(Ｘ,Ｙ)＝(5,2)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（2＋３） & 7 & 3 ＝ 1
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
5 & 7 & 3 ＝ 1
となり、左辺 ＝ 右辺 となるため、データが反転する。
第２３に、アドレスが(Ｘ,Ｙ)＝(6,2)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（2＋３） & 7 & 3 ＝ 1
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
6 & 7 & 3 ＝ 2
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第２４に、アドレスが(Ｘ,Ｙ)＝(7,2)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（2＋３） & 7 & 3 ＝ 1
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
7 & 7 & 3 ＝ 3
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第２５に、アドレスが(Ｘ,Ｙ)＝(0,3)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値）& Ｘアドレス最大値 & Ｙアドレス最大値は
（3＋３） & 7 & 3 ＝ 2
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
0 & 7 & 3 ＝ 0
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第２６に、アドレスが(Ｘ,Ｙ)＝(1,3)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（3＋３） & 7 & 3 ＝2
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
1 & 7 & 3 ＝ 1
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第２７に、アドレスが(Ｘ,Ｙ)＝(2,3)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（3＋３） & 7 & 3 ＝ 2
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
2 & 7 & 3 ＝ 2
となり、左辺 ＝ 右辺 となるため、データが反転する。
第２８に、アドレスが(Ｘ,Ｙ)＝(3,3)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（3＋３） & 7 & 3 ＝ 2
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
3 & 7 & 3 ＝ 3
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第２９に、アドレスが(Ｘ,Ｙ)＝(4,3)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（3＋３） & 7 & 3 ＝ 2
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
4 & 7 & 3 ＝ 0
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第３０に、アドレスが(Ｘ,Ｙ)＝(5,3)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（3＋３） & 7 & 3 ＝ 2
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
5 & 7 & 3 ＝ 1
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第３１に、アドレスが(Ｘ,Ｙ)＝(6,3)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（3＋３） & 7 & 3 ＝ 2
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
6 & 7 & 3 ＝ 2
となり、左辺 ＝ 右辺 となるため、データが反転する。
第３２に、アドレスが(Ｘ,Ｙ)＝(7,3)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（3＋３） & 7 & 3 ＝ 2
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
7 & 7 & 3 ＝ 3
となり、左辺 ≠ 右辺 となるため、データは反転しない。
【００３４】
上述の演算結果からして、第４、第８、第９、第１３、第１８、第２２、第２７、第３１の演算では、左辺と右辺の演算結果が一致して反転要求信号１１０ｓが出力される結果、図８に示すように、意図した正常な反転動作が実現されていることが判る。
【００３５】
尚、本発明の技術的思想は、上述実施の形態の具体構成例、接続形態例に限定されるものではない。更に、本発明の技術的思想に基づき、上述実施の形態を適宜変形して応用してもよい。
例えば、上述実施例では、対角反転の具体例を示したが、逆対角反転についても、逆対角反転の条件式４に対応する回路を備えることで、Ｘ方向とＹ方向とが異なるメモリセル配列のＤＵＴに対して、意図した正常なデータ反転が実現できることとなる。
【００３６】
【発明の効果】
本発明は、上述の説明内容からして、下記に記載される効果を奏する。
上述説明したように本発明によれば、例えば、対角反転の場合では、
条件式３： （メモリセルのＹアドレス ＋ 対角反転設定値） & （ Ｘアドレス最大値 & Ｙアドレス最大値）
に対応する演算手段を具備する構成としたことにより、反転要求信号が正常に発生される。また、逆対角反転についても同様に反転要求信号が正常に発生できる。
この結果、図８に示すように、意図した正常な反転動作が実現される。つまり、メモリセルのロウ側と、カラム側との配列数が異なるＤＵＴに対しても、ＤＵＴへ供給するアドレス信号に基づいて適正なデータ反転信号を発生可能な半導体試験装置が実現でき、メモリセルの対角のデータを自動的に反転させて高速に試験実施できる利点が得られる。
これに伴って、従来の不具合を回避する複雑な対角反転をパターンプログラムによって記述することが無くなり、デバイス試験のスループットも低下する難点も解消される大きな利点が得られる。
従って本発明の技術的効果は大であり、産業上の経済効果も大である。
【図面の簡単な説明】
【図１】半導体試験装置の概念構成図。
【図２】ＰＧの内部ブロック図と、従来の反転要求信号の発生に係る要部ブロック図。
【図３】対角反転するセルとの関係図。
【図４】アドレスと反転データの結果を示す関係図
【図５】デ−タ反転すべき期待のセル位置を示す図。
【図６】従来の、演算結果に基づいて実際にデ−タ反転されるセル位置を示す図。
【図７】本発明の、反転要求信号の発生に係る要部ブロック図。
【図８】本発明の、演算結果に基づいて実際にデ−タ反転されるセル位置を示す図。
【符号の説明】
１０ 対角反転設定レジスタ
２０ 加算器
３２，３２ｂ Ｘ側ゲート部
３４，３４ｂ Ｙ側ゲート部
４０ 比較部
１００ 制御信号発生部
２００ アドレス発生部
３００ データ発生部
ＤＣ 論理比較器
ＤＵＴ 被試験デバイス
ＦＣ 波形整形器
ＦＭ フェイルメモリ
ＰＧ パターン発生器
ＴＧ タイミング発生器
【発明の属する技術分野】
この発明は、被試験デバイス（ＤＵＴ）である半導体メモリの書込み／読出し試験を行う半導体試験装置（メモリ試験装置）のパターン発生に関する。特に、メモリセルのロウ側と、カラム側との配列数が異なるＤＵＴに対して反転用の制御信号である反転要求信号を所定に発生可能とする半導体試験装置に関する。
【０００２】
【従来の技術】
従来技術について、図１〜図６を参照して以下に説明する。尚、半導体試験装置は公知であり技術的に良く知られている為、本願に係る要部を除き、その他の信号や構成要素、及びその詳細説明については省略する。尚、ここで適用する半導体試験装置は、メモリを試験する専用のメモリ試験装置や、メモリを内蔵するシステムＬＳＩを試験するシステムＬＳＩを試験する半導体試験装置の両方を含むものとする。
【０００３】
先ず、図１の半導体試験装置の概念構成図を説明する。主要な構成要素は、タイミング発生器ＴＧと、パターン発生器ＰＧと、波形整形器ＦＣと、ピンエレクトロニクスと、ＤＵＴと、論理比較器ＤＣと、フェイルメモリＦＭ内の不良解析メモリＡＦＭと、から成る。
ここで、試験対象のＤＵＴ内部のメモリ構成は、通常、複数個のメモリブロックで構成され、各メモリブロック単位に、行（ロウ）アドレス線と列（カラム）アドレス線が備えられている。メモリセルの試験では、隣接したメモリセルとのセル間干渉の有無を検査するときに、注目セルと隣接したメモリセルとの書込みデータを反転させて試験実施される。このときに専用のセルデータ反転機能回路を備えていて、この機能により複雑なデータ反転を高速、且つ容易に隣接セルを自動的に反転できる機能を備えている。
【０００４】
メモリを試験するときに使用されるＰＧは、主にＡＬＰＧ（Algorithmic Pattern Generator）が使用され、この内部に演算手段を備えて、演算しながらＤＵＴへ印加するアドレス情報や書込みデータや制御情報を生成して発生出力する。より具体的には、ＤＵＴのＩＣピンであるアドレスピンやデータピンや制御ピン（例えばＣＥ、ＷＥ、ＯＥ、ＲＡＳ／ＣＡＳ等）へ所定の信号を印加するドライバ用パターンや、ＤＣへ供給する良否比較用の期待値パターンＥＸＰや、ＡＦＭの内部動作条件を制御するアドレス情報とＤＵＴ書込み情報と後述する本願の反転要求信号等の制御情報を発生する。
【０００５】
次に、図２（ａ）に示すＰＧの要部内部ブロック図を説明する。
要部構成は、シーケンス制御部と、アドレス発生部２００と、データ発生部３００と、 制御信号発生部１００と、で構成される。これは、タイミング発生器ＴＧから基準となるクロックを受け取り、基準クロックに同期して、上述したアドレス情報や書込みデータや制御情報を発生する。
【０００６】
データ発生部３００は、各種の制御を行ったデータ３００ｓを生成して発生するが、この中の制御の１つである反転要求信号１１０ｓに着目して以下説明する。
本願に係る反転要求信号１１０ｓは、ＤＵＴのメモリセルの格子状配列における任意の対角線上のメモリセルに対して他とは異なる反転したデータ、例えば”１”を書き込む試験形態があり、このときに適用される専用の制御信号である。
【０００７】
図２（ｂ）に、上記反転要求信号１１０ｓの発生に係る要部ブロック図を示して詳細に説明する。ここでは、ＸアドレスとＹアドレスの信号線の本数が１６本とする具体例で説明する。この構成要素は、対角反転設定レジスタ１０と、加算器２０と、Ｘ側ゲート部３２と、Ｙ側ゲート部３４と、比較部４０とを備える。対角反転設定レジスタ１０は、どの対角線を選択するかを指定するための設定値を格納する１６ビット幅のレジスタである。加算器２０は、１６ビットの算術加算器であって、アドレス発生部２００からの１６ビット幅のＹアドレス信号と、対角反転設定レジスタ１０の設定値とを受けて加算した結果の１６ビットデータＹＡを出力する。尚、加算結果の桁上がりであるキャリーフラグ信号は使用しない。Ｙアドレス最大値とＸアドレス最大値とは、有効ビット幅を規定するマスクデータであって、１６ビット幅のアドレス信号中で、当該ＤＵＴに対応して上位アドレスビット側をマスクするデータである。例えば図３に示すメモリセル構成では、有効ビット幅が２ビットであるからして、２進表現で" 0000,0000,0000,0011"のマスクデータ値となる。Ｙ側ゲート部３４は、Ｙアドレス最大値と、上記１６ビットデータＹＡの対応するビットを論理ＡＮＤした１６ビットの出力結果をＹ比較データＹＢとして比較部４０へ供給する。Ｘ側ゲート部３２は、Ｘアドレス最大値と、１６ビット幅のＸアドレス信号の対応するビットを論理ＡＮＤした１６ビットの出力結果をＸ比較データＸＡとして比較部４０へ供給する。比較部４０は、１６ビット幅のＹ比較データＹＢとＸ比較データＸＡとを受けて、各対応するビット毎に一致比較して、全てが一致したときのみ反転要求信号１１０ｓを発生する。これにより、ＤＵＴへの書き込みデータがメモリセルの格子配列に対応して自動的に反転されて書込みでき、また、ＤＣへ供給する期待値が所定に反転されて正常に良否反転が行われ、ＡＦＭへ所定の反転情報が供給される。従って、上記反転要求信号１１０ｓによって、どの対角線を選択するかを指定する対角反転設定レジスタ１０への設定値（これを対角反転設定値と呼称）を所望に設定することで、複雑なパターンプログラムを記述すること無く、任意の対角線上のデータを簡単容易に反転する事が可能となっている。
【０００８】
上述した反転要求信号１１０ｓの発生条件を条件式１で示すと下記のようになる。尚、下記条件式１による任意の対角線上のデータ反転のことを、対角反転と呼称する。前記対角反転するセルとの関係を図３（ａ）に示す。
条件式１：（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値＝ メモリセルのＸアドレス & Ｘアドレス最大値
ここで、上記条件式１の先頭にある"＊"記号は、直後にある括弧内の加算結果のデータをビット反転するビット反転記号であるものと見なす。また、対角反転とは直交する逆方向の対角線上のデータを反転する条件式２を下記に示す。尚、下記条件式２による反転を、逆対角反転と呼称する。前記逆対角反転と対角反転設定値との関係を図３（ｂ）に示す。
条件式２： ＊（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値＝ メモリセルのＸアドレス & Ｘアドレス最大値
【０００９】
次に、図２（ｂ）の反転要求信号１１０ｓに係る発生回路を用いた対角反転パターン発生の具体例として、同一配列数のメモリセル４ｘ４の場合において対角反転をする場合について、図４のアドレスと反転データの結果を示す関係図と共に説明する。この場合は、メモリセルが４ｘ４なので Ｘアドレス最大値、Ｙアドレス最大値ともに #３である。また、Ｘアドレス、Ｙアドレスは、共に０から始まるものとし、対角反転設定レジスタ１０の設定値は#3と仮定する。
【００１０】
以下に、上記条件に基づいて、各メモリセル毎の左辺と右辺の演算をＸ、Ｙの各アドレス毎に順次示す。
第１に、アドレスが(Ｘ,Ｙ)＝(0,0)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（0＋３） & 3 ＝ 3
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
0 & ３ ＝ 0
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第２に、アドレスが(Ｘ,Ｙ)＝(1,0)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（0＋３） & 3 ＝ 3
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
1 & ３ ＝ 1
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第３に、アドレスが(Ｘ,Ｙ)＝(2,0)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（0＋３） & 3 ＝ 3
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
2 & ３ ＝ 2
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第４に、アドレスが(Ｘ,Ｙ)＝(3,0)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（0＋３） & 3 ＝ 3
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
3 & ３ ＝ 3
となり、左辺 ＝ 右辺 となるため、データが反転する。
【００１１】
第５に、アドレスが(Ｘ,Ｙ)＝(0,1)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（1＋３） & 3 ＝ 0
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
0 & ３ ＝ 0
となり、左辺 ＝ 右辺 となるため、データが反転する。
第６に、アドレスが(Ｘ,Ｙ)＝(1,1)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（1＋３） & 3 ＝ 0
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
1 & ３ ＝ 1
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第７に、アドレスが(Ｘ,Ｙ)＝(2,1)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（1＋３） & 3 ＝ 0
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
2 & ３ ＝ 2
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第８に、アドレスが(Ｘ,Ｙ)＝(3,1)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（1＋３） & 3 ＝ 0
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
3 & ３ ＝ 3
となり、 左辺 ≠ 右辺 となるため、データは反転しない。
【００１２】
第９に、アドレスが(Ｘ,Ｙ)＝(0,2)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（2＋３） & 3 ＝ 1
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
0 & ３ ＝ 0
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１０に、アドレスが(Ｘ,Ｙ)＝(1,2)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（2＋３） & 3 ＝ 1
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
1 & ３ ＝ 1
となり、左辺 ＝ 右辺 となるため、データが反転する。
第１１に、アドレスが(Ｘ,Ｙ)＝(2,2)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（2＋３） & 3 ＝ 1
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
2 & ３ ＝ 2
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１２に、アドレスが(Ｘ,Ｙ)＝(3,2)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（2＋３） & 3 ＝ 1
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
3 & ３ ＝ 3
となり、左辺 ≠ 右辺 となるため、データは反転しない。
【００１３】
第１３に、アドレスが(Ｘ,Ｙ)＝(0,3)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（3＋３） & 3 ＝ 2
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
0 & ３ ＝ 0
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１４に、アドレスが(Ｘ,Ｙ)＝(1,3)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（3＋３） & 3 ＝ 2
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
1 & ３ ＝ 1
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１５に、アドレスが(Ｘ,Ｙ)＝(2,3)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（3＋３） & 3 ＝ 2
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
2 & ３ ＝ 2
となり、左辺 ＝ 右辺 となるため、データが反転する。
第１６に、アドレスが(Ｘ,Ｙ)＝(3,3)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（3＋３） & 3 ＝ 2
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
3 & ３ ＝ 3
となり、 左辺 ≠ 右辺 となるため、データは反転しない。
【００１４】
上述の演算結果からして、第４、第５、第１０、第１５の演算では、左辺と右辺の演算結果が一致して反転要求信号１１０ｓが出力される結果、図４に示すように、意図した正常な反転動作が行われていることが判る。
【００１５】
次に、Ｘ方向と Ｙ方向でセル数が異なる場合においては、反転すべきセル位置で正常にデータ反転されないメモリセルがある。この不具合について図５と図６とを参照して以下に説明する。
条件として、異なる配列数のメモリセル４ｘ８で、対角反転を行う場合とする。このとき、Ｘアドレス最大値=#7、Ｙアドレス最大値=#3となる。また、Ｘアドレス、Ｙアドレスは、共に０から始まるものとし、対角反転設定レジスタ１０の設定値は#3とする。この時のデ−タ反転すべき期待のセル位置を図５に示す。図６は演算結果に基づいて実際にデ−タ反転されるセル位置を示している。
【００１６】
以下に、上記条件に基づいて、各メモリセル毎の左辺と右辺の演算をＸ、Ｙの各アドレス毎に順次示す。
第１に、アドレス（０、０）〜（３、０）までは図４と同様なので説明を省略する。
第２に、アドレスが(Ｘ,Ｙ)＝(4,0)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（0＋３） & 3 ＝ 3
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
4 & 7 ＝ 4
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第３に、アドレスが(Ｘ,Ｙ)＝(5,0)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（0＋３） & 3 ＝ 3
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
5 & 7 ＝ 5
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第４に、アドレスが(Ｘ,Ｙ)＝(6,0)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（0＋３） & 3 ＝ 3
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
6 & 7 ＝ 6
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第５に、アドレスが(Ｘ,Ｙ)＝(7,0)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（0＋３） & 3 ＝ 3
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
7 & 7 ＝ 7
となり、左辺 ≠ 右辺 となるため、データは反転しない。
このアドレスでは図５より、データ反転を期待しているセルであるが、反転が行われない不具合が生じる。
第６に、アドレス（０、1）〜（３、1）までは図４と同様なので説明を省略する。
第７に、アドレスが(Ｘ,Ｙ)＝(4,1)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（1＋３） & 3 ＝ 0
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
4 & 7 ＝ 4
となり、左辺 ≠ 右辺 となるため、データは反転しない
このアドレスでは図５より、データ反転を期待しているセルであるが、反転が行われない不具合が生じる。
第８に、アドレスが(Ｘ,Ｙ)＝(5,1)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（1＋３） & 3 ＝ 0
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
5 & 7 ＝ 5
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第９に、アドレスが(Ｘ,Ｙ)＝(6,1)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（1＋３） & 3 ＝ 0
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
6 & 7 ＝ 6
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１０に、アドレスが(Ｘ,Ｙ)＝(7,1)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（1＋３） & 3 ＝ 0
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
7 & 7 ＝ 7
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１１に、アドレス（０、２）〜（３、２）までは図４と同様なので説明を省略する。
第１２に、アドレスが(Ｘ,Ｙ)＝(4,2)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（2＋３） & 3 ＝ 1
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
4 & 7 ＝ 4
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１３に、アドレスが(Ｘ,Ｙ)＝(5,2)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（2＋３） & 3 ＝ 1
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
5 & 7 ＝ 5
となり、左辺 ≠ 右辺 となるため、データは反転しない。
このアドレスでは図５より、データ反転を期待しているセルであるが、反転が行われない不具合が生じる。
第１４に、アドレスが(Ｘ,Ｙ)＝(6,2)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（2＋３） & 3 ＝ 1
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
6 & 7 ＝ 6
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１５に、アドレスが(Ｘ,Ｙ)＝(7,2)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（2＋３） & 3 ＝ 1
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
7 & 7 ＝ 7
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１６に、アドレス（０、３）〜（３、３）までは図４と同様なので説明を省略する。
第１７に、アドレスが(Ｘ,Ｙ)＝(4,3)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（3＋３） & 3 ＝ 2
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
4 & 7 ＝ 4
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１８、アドレスが(Ｘ,Ｙ)＝(5,3)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（3＋３） & 3 ＝ 2
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
5 & 7 ＝ 5
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１９、アドレスが(Ｘ,Ｙ)＝(6,3)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（3＋３） & 3 ＝ 2
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
6 & 7 ＝ 6
となり、左辺 ≠ 右辺 となるため、データは反転しない。
このアドレスでは図５より、データ反転を期待しているセルであるが、反転が行われない不具合が生じる。
第２０に、アドレスが(Ｘ,Ｙ)＝(7,3)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｙアドレス最大値は
（3＋３） & 3 ＝ 2
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値）
7 & 7 ＝ 7
となり、左辺 ≠ 右辺 となるため、データは反転しない。
【００１７】
上述した演算結果からして、第５、第７、第１３、第１９の演算では、左辺と右辺の演算結果が不一致により反転要求信号１１０ｓが出力されない。この結果、図６に示すように、４カ所で意図した正常な反転動作が行われていないことが判る。このように、Ｘ方向とＹ方向とが異なるメモリセル配列数のＤＵＴの場合においては、一部分で対角反転が正常に機能しない難点がある。
【００１８】
これに伴って、上記不具合を回避する複雑な対角反転をパターンプログラムによって記述する必要があり、しかも前記パターンプログラムでは連続的に書込み／読出しの実行ができない結果、デバイス試験のスループットが実質的に低下する難点もある。
【００１９】
【発明が解決しようとする課題】
上述説明したように従来技術においては、Ｘ方向とＹ方向とが異なるメモリセル配列数のＤＵＴの場合においては、一部分で反転すべきセル位置で反転要求信号１１０ｓが正常に発生されない。この結果、対角反転機能が適用できない難点がある。この点において好ましくなく、実用上の難点がある。
そこで、本発明が解決しようとする課題は、メモリセルのロウ側と、カラム側との配列数が異なるＤＵＴに対しても、ＤＵＴへ供給するアドレス信号に基づいて適正にデータ反転信号を発生して試験実施可能な半導体試験装置を提供することである。
【００２０】
【課題を解決するための手段】
第１に、上記課題を解決するために、メモリセルがＸ方向とＹ方向へ格子状に配列された被試験デバイス（ＤＵＴ）に対して、所定の対角線上のメモリセルのデータを所定に反転してＤＵＴの書込み／読出し試験を実施する半導体試験装置において、パターン発生器から出力されて一方のＸ方向のアドレス信号として使用されるアドレスをＸアドレスとし、他方のＹ方向のアドレス信号として使用されるアドレスをＹアドレスとしたとき、ＸアドレスとＹアドレスのアドレス幅が異なるＤＵＴに対して、Ｘアドレスの最大値およびＹアドレスの最大値のより小さい方で、ＸアドレスおよびＹアドレスをマスクすることにより求められる条件に基づいて、所定の対角線上の意図したメモリセルのデータを所定に反転する制御信号を発生する手段を備えることを特徴とする半導体試験装置が実現できる。
【００２２】
第７図、第８図は、本発明に係る解決手段を示している。第３に、上記課題を解決するために、所定に反転する制御信号（これを反転要求信号１１０ｓと呼称）を発生する手段は、所定の対角線上のデータを反転することを対角反転と呼称し、Ｙアドレスに対して所定のオフセットアドレスを付与して、どの対角線を反転対象とするかを指定する値を対角反転設定値と呼称し、Ｘアドレスの最大値をＸアドレス最大値と呼称し、Ｙアドレスの最大値をＹアドレス最大値と呼称したとき、上記反転要求信号１１０ｓを発生する条件式３が、
条件式３：（メモリセルのＹアドレス ＋ 対角反転設定値） & （Ｘアドレス最大値 & Ｙアドレス最大値）、に基づいて上記反転要求信号１１０ｓを発生することを特徴とする上述半導体試験装置がある。
【００２３】
第４に、上記課題を解決するために、所定に反転する制御信号（これを反転要求信号１１０ｓと呼称）を発生する手段は、上記対角反転とは直交する逆方向の対角線上のデータを反転することを逆対角反転と呼称し、Ｙアドレスに対して所定のオフセットアドレスを付与して、どの対角線を反転対象とするかを指定する値を対角反転設定値と呼称し、Ｘアドレスの最大値をＸアドレス最大値と呼称し、Ｙアドレスの最大値をＹアドレス最大値と呼称し、下記条件式４の中で”＊”記号は直後にある括弧内の加算結果をビット反転するビット反転記号としたとき、上記反転要求信号１１０ｓを発生する条件式４が、
条件式４：＊（メモリセルのＸアドレス ＋ 対角反転設定値） & （Ｘアドレス最大値 & Ｙアドレス最大値）、
に基づいて上記反転要求信号１１０ｓを発生することを特徴とする上述半導体試験装置がある。
【００２４】
また、反転要求信号１１０ｓの一態様としては、ＤＵＴのメモリセルの格子状配列における所定の対角線上のメモリセルに対して反転したデータを書き込んで所定に書込み／読出し試験を行うデータ反転用の制御信号であることを特徴とする上述半導体試験装置がある。
【００２５】
また、ＤＵＴはＸ方向とＹ方向へメモリセルを格子配列し、Ｘ方向のメモリセル配列数と、Ｙ方向のメモリセル配列数とが異なるメモリ構成であるメモリ素子、若しくは複数メモリブロックを内部に備えるメモリ素子、若しくはシステムＬＳＩであることを特徴とする上述半導体試験装置がある。
【００２６】
【発明の実施の形態】
以下に本発明を適用した実施の形態の一例を図面を参照しながら説明する。また、以下の実施の形態の説明内容によって特許請求の範囲を限定するものではないし、更に、実施の形態で説明されている要素や接続関係が解決手段に必須であるとは限らない。
【００２７】
本発明について、図７と図８とを参照して以下に説明する。尚、従来構成に対応する要素は同一符号を付し、また重複する部位の説明は省略する。
【００２８】
図７は、本願の反転要求信号１１０ｓの発生に係る要部ブロック図である。
本願に係る要部構成で従来と異なる要素は、Ｘ側ゲート部３２ｂと、Ｙ側ゲート部３４ｂである。他の要素は従来と同一であるからして説明を要しない。
【００２９】
図７の対角反転機能の条件式３を下記に示す。
条件式３： （メモリセルのＹアドレス ＋ 対角反転設定値） & （ Ｘアドレス最大値 & Ｙアドレス最大値）
＝ メモリセルの Ｘアドレス & （ Ｘアドレス最大値 & Ｙアドレス最大値）
また 、逆対角反転についても下記条件式４のように変更する事で、Ｘ方向とＹ方向でセル数が異なる場合にも対角反転を行うことが可能となる。
条件式４：＊（メモリセルのＸアドレス ＋ 対角反転設定値） & （ Ｘアドレス最大値 & Ｙアドレス最大値）
＝ メモリセルの Ｙアドレス & （ Ｘアドレス最大値 & Ｙアドレス最大値）
上記条件式４の先頭にある”＊”記号についても、直後にある括弧内の加算結果のデータをビット反転するビット反転記号であるものと見なす。
【００３０】
Ｙ側ゲート部３４ｂは、１６ビットのＹアドレス最大値と、１６ビットのＸアドレス最大値と、上記１６ビットデータＹＡの対応するビットを論理ＡＮＤした１６ビットの出力結果をＹ比較データＹＢとして比較部４０へ供給する。
【００３１】
Ｘ側ゲート部３２ｂは、１６ビットのＸアドレス最大値と、１６ビットのＹアドレス最大値と、１６ビット幅のＸアドレス信号の対応するビットを論理ＡＮＤした１６ビットの出力結果をＸ比較データＸＡとして比較部４０へ供給する。
【００３２】
次に、本願回路構成により、Ｘ方向と Ｙ方向でセル数が異なる場合においても、正常にデータ反転されることを図８とを参照して以下に説明する。ここで、条件としては、従来同様に、メモリセル４ｘ８に対角反転を行う場合とする。このとき、Ｘアドレス最大値=#7、Ｙアドレス最大値=#3となる。また、Ｘアドレス、Ｙアドレスは、共に０から始まるものとし、対角反転設定レジスタ１０の設定値は#3と仮定する。この時、図８は演算結果に基づいて実際にデ−タ反転されるセル位置を示している。
【００３３】
以下に、上記条件に基づいて、各メモリセル毎の左辺と右辺の演算をＸ、Ｙの各アドレス毎に順次示す。
第１に、アドレスが(Ｘ,Ｙ)＝(0,0)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値）& Ｘアドレス最大値 & Ｙアドレス最大値は
（0＋３） & 7 & 3 ＝ 3
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
0 & 7 & 3 ＝ 0
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第２に、アドレスが(Ｘ,Ｙ)＝(1,0)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（0＋３） & 7 & 3 ＝ 3
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
1 & 7 & 3 ＝ 1
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第３に、アドレスが(Ｘ,Ｙ)＝(2,0)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（0＋３） & 7 & 3 ＝ 3
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
2 & 7 & 3 ＝ 2
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第４に、アドレスが(Ｘ,Ｙ)＝(3,0)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（0＋３） & 7 & 3 ＝ 3
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
3 & 7 & 3 ＝ 3
となり、左辺 ＝ 右辺 となるため、データが反転する。
第５に、アドレスが(Ｘ,Ｙ)＝(4,0)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（0＋３） & 7 & 3 ＝ 3
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
4 & 7 & 3 ＝ 0
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第６に、アドレスが(Ｘ,Ｙ)＝(5,0)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（0＋３） & 7 & 3 ＝ 3
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
5 & 7 & 3 ＝ 1
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第７に、アドレスが(Ｘ,Ｙ)＝(6,0)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（0＋３） & 7 & 3 ＝ 3
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
6 & 7 & 3 ＝ 2
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第８に、アドレスが(Ｘ,Ｙ)＝(7,0)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（0＋３） & 7 & 3 ＝ 3
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
7 & 7 & 3 ＝ 3
となり、左辺 ＝ 右辺 となるため、データが反転する。
第９に、アドレスが(Ｘ,Ｙ)＝(0,1)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値）& Ｘアドレス最大値 & Ｙアドレス最大値は
（1＋３） & 7 & 3 ＝ 0
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
0 & 7 & 3 ＝ 0
となり、左辺 ＝ 右辺 となるため、データが反転する。
第１０に、アドレスが(Ｘ,Ｙ)＝(1,1)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（1＋３） & 7 & 3 ＝ 0
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
1 & 7 & 3 ＝ 1
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１１に、アドレスが(Ｘ,Ｙ)＝(2,1)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（1＋３） & 7 & 3 ＝ 0
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
2 & 7 & 3 ＝ 2
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１２に、アドレスが(Ｘ,Ｙ)＝(3,1)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（1＋３） & 7 & 3 ＝ 0
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
3 & 7 & 3 ＝ 3
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１３に、アドレスが(Ｘ,Ｙ)＝(4,1)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（1＋３） & 7 & 3 ＝ 0
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
4 & 7 & 3 ＝ 0
となり、左辺 ＝ 右辺 となるため、データが反転する。
第１４に、アドレスが(Ｘ,Ｙ)＝(5,1)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（1＋３） & 7 & 3 ＝ 0
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
5 & 7 & 3 ＝ 1
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１５に、アドレスが(Ｘ,Ｙ)＝(6,1)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（1＋３） & 7 & 3 ＝ 0
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
6 & 7 & 3 ＝ 2
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１６に、アドレスが(Ｘ,Ｙ)＝(7,1)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（1＋３） & 7 & 3 ＝ 0
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
7 & 7 & 3 ＝ 3
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１７に、アドレスが(Ｘ,Ｙ)＝(0,2)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値）& Ｘアドレス最大値 & Ｙアドレス最大値は
（2＋３） & 7 & 3 ＝ 1
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
0 & 7 & 3 ＝ 0
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第１８に、アドレスが(Ｘ,Ｙ)＝(1,2)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（2＋３） & 7 & 3 ＝ 1
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
1 & 7 & 3 ＝ 1
となり、左辺 ＝ 右辺 となるため、データが反転する。
第１９に、アドレスが(Ｘ,Ｙ)＝(2,2)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（2＋３） & 7 & 3 ＝ 1
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
2 & 7 & 3 ＝ 2
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第２０に、アドレスが(Ｘ,Ｙ)＝(3,2)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（2＋３） & 7 & 3 ＝ 1
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
3 & 7 & 3 ＝ 3
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第２１に、アドレスが(Ｘ,Ｙ)＝(4,2)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（2＋３） & 7 & 3 ＝ 1
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
4 & 7 & 3 ＝ 0
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第２２に、アドレスが(Ｘ,Ｙ)＝(5,2)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（2＋３） & 7 & 3 ＝ 1
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
5 & 7 & 3 ＝ 1
となり、左辺 ＝ 右辺 となるため、データが反転する。
第２３に、アドレスが(Ｘ,Ｙ)＝(6,2)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（2＋３） & 7 & 3 ＝ 1
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
6 & 7 & 3 ＝ 2
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第２４に、アドレスが(Ｘ,Ｙ)＝(7,2)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（2＋３） & 7 & 3 ＝ 1
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
7 & 7 & 3 ＝ 3
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第２５に、アドレスが(Ｘ,Ｙ)＝(0,3)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値）& Ｘアドレス最大値 & Ｙアドレス最大値は
（3＋３） & 7 & 3 ＝ 2
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
0 & 7 & 3 ＝ 0
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第２６に、アドレスが(Ｘ,Ｙ)＝(1,3)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（3＋３） & 7 & 3 ＝2
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
1 & 7 & 3 ＝ 1
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第２７に、アドレスが(Ｘ,Ｙ)＝(2,3)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（3＋３） & 7 & 3 ＝ 2
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
2 & 7 & 3 ＝ 2
となり、左辺 ＝ 右辺 となるため、データが反転する。
第２８に、アドレスが(Ｘ,Ｙ)＝(3,3)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（3＋３） & 7 & 3 ＝ 2
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
3 & 7 & 3 ＝ 3
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第２９に、アドレスが(Ｘ,Ｙ)＝(4,3)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（3＋３） & 7 & 3 ＝ 2
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
4 & 7 & 3 ＝ 0
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第３０に、アドレスが(Ｘ,Ｙ)＝(5,3)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（3＋３） & 7 & 3 ＝ 2
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
5 & 7 & 3 ＝ 1
となり、左辺 ≠ 右辺 となるため、データは反転しない。
第３１に、アドレスが(Ｘ,Ｙ)＝(6,3)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（3＋３） & 7 & 3 ＝ 2
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
6 & 7 & 3 ＝ 2
となり、左辺 ＝ 右辺 となるため、データが反転する。
第３２に、アドレスが(Ｘ,Ｙ)＝(7,3)の時 、
条件式の左辺（メモリセルのＹアドレス ＋ 対角反転設定値） & Ｘアドレス最大値 & Ｙアドレス最大値は
（3＋３） & 7 & 3 ＝ 2
条件式の右辺（メモリセルの Ｘアドレス & Ｘアドレス最大値 & Ｙアドレス最大値）
7 & 7 & 3 ＝ 3
となり、左辺 ≠ 右辺 となるため、データは反転しない。
【００３４】
上述の演算結果からして、第４、第８、第９、第１３、第１８、第２２、第２７、第３１の演算では、左辺と右辺の演算結果が一致して反転要求信号１１０ｓが出力される結果、図８に示すように、意図した正常な反転動作が実現されていることが判る。
【００３５】
尚、本発明の技術的思想は、上述実施の形態の具体構成例、接続形態例に限定されるものではない。更に、本発明の技術的思想に基づき、上述実施の形態を適宜変形して応用してもよい。
例えば、上述実施例では、対角反転の具体例を示したが、逆対角反転についても、逆対角反転の条件式４に対応する回路を備えることで、Ｘ方向とＹ方向とが異なるメモリセル配列のＤＵＴに対して、意図した正常なデータ反転が実現できることとなる。
【００３６】
【発明の効果】
本発明は、上述の説明内容からして、下記に記載される効果を奏する。
上述説明したように本発明によれば、例えば、対角反転の場合では、
条件式３： （メモリセルのＹアドレス ＋ 対角反転設定値） & （ Ｘアドレス最大値 & Ｙアドレス最大値）
に対応する演算手段を具備する構成としたことにより、反転要求信号が正常に発生される。また、逆対角反転についても同様に反転要求信号が正常に発生できる。
この結果、図８に示すように、意図した正常な反転動作が実現される。つまり、メモリセルのロウ側と、カラム側との配列数が異なるＤＵＴに対しても、ＤＵＴへ供給するアドレス信号に基づいて適正なデータ反転信号を発生可能な半導体試験装置が実現でき、メモリセルの対角のデータを自動的に反転させて高速に試験実施できる利点が得られる。
これに伴って、従来の不具合を回避する複雑な対角反転をパターンプログラムによって記述することが無くなり、デバイス試験のスループットも低下する難点も解消される大きな利点が得られる。
従って本発明の技術的効果は大であり、産業上の経済効果も大である。
【図面の簡単な説明】
【図１】半導体試験装置の概念構成図。
【図２】ＰＧの内部ブロック図と、従来の反転要求信号の発生に係る要部ブロック図。
【図３】対角反転するセルとの関係図。
【図４】アドレスと反転データの結果を示す関係図
【図５】デ−タ反転すべき期待のセル位置を示す図。
【図６】従来の、演算結果に基づいて実際にデ−タ反転されるセル位置を示す図。
【図７】本発明の、反転要求信号の発生に係る要部ブロック図。
【図８】本発明の、演算結果に基づいて実際にデ−タ反転されるセル位置を示す図。
【符号の説明】
１０ 対角反転設定レジスタ
２０ 加算器
３２，３２ｂ Ｘ側ゲート部
３４，３４ｂ Ｙ側ゲート部
４０ 比較部
１００ 制御信号発生部
２００ アドレス発生部
３００ データ発生部
ＤＣ 論理比較器
ＤＵＴ 被試験デバイス
ＦＣ 波形整形器
ＦＭ フェイルメモリ
ＰＧ パターン発生器
ＴＧ タイミング発生器
Claims (3)
- メモリセルがＸ方向とＹ方向へ格子状に配列された被試験デバイス（ＤＵＴ）に対して、所定の対角線上のメモリセルのデータを所定に反転してＤＵＴの書込み／読出し試験を実施する半導体試験装置において、
パターン発生器から出力されて一方のＸ方向のアドレス信号として使用されるアドレスをＸアドレスとし、他方のＹ方向のアドレス信号として使用されるアドレスをＹアドレスとしたとき、ＸアドレスとＹアドレスのアドレス幅が異なるＤＵＴに対して、Ｘアドレスの最大値およびＹアドレスの最大値のより小さい方で、ＸアドレスおよびＹアドレスをマスクすることにより求められる条件に基づいて、所定の対角線上の意図したメモリセルのデータを所定に反転する制御信号を発生する手段を備え、
該制御信号を反転要求信号と呼称し、所定の対角線上のメモリセルのデータを反転することを対角反転と呼称し、Ｘアドレスに対して所定のオフセットアドレスを付与して、どの対角線上のメモリセルのデータを反転対象とするかを指定する値を対角反転設定値と呼称したとき、
該反転要求信号を発生する手段は、下記条件式１に基づいて反転要求信号を発生し、
下記条件式２の中で " ＊ " 記号は直後にある括弧内の加算結果をビット反転するビット反転記号としたとき、
該所定の対角線とは直交する逆方向の対角線上のデータを反転する場合は、
該反転要求信号を発生する手段は、下記条件式２に基づいて反転要求信号を発生することを特徴とする半導体試験装置。
条件式１：（メモリセルのＸアドレス ＋ 対角反転設定値） ＆ （Ｘアドレスの最大値 ＆ Ｙアドレスの最大値）＝ メモリセルのＹアドレス ＆ （ Ｘアドレスの最大値 & Ｙアドレスの最大値）
条件式２：＊（メモリセルのＸアドレス ＋ 対角反転設定値） ＆ （Ｘアドレス最大値 ＆ Ｙアドレス最大値）＝ メモリセルのＹアドレス ＆ （Ｘアドレス最大値 ＆ Ｙアドレス最大値） - 反転要求信号は、ＤＵＴのメモリセルの格子状配列における所定の対角線上のメモリセルに対して反転したデータを書き込んで所定に書込み／読出し試験を行うデータ反転用の制御信号であることを特徴とする請求項１のいずれかに記載の半導体試験装置。
- ＤＵＴはＸ方向とＹ方向へメモリセルを格子配列し、Ｘ方向のメモリセル配列数と、Ｙ方向のメモリセル配列数とが異なるメモリ構成であるメモリ素子、若しくは複数メモリブロックを内部に備えるメモリ素子、若しくはシステムＬＳＩであることを特徴とする請求項１に記載の半導体試験装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000152776A JP4146986B2 (ja) | 2000-05-19 | 2000-05-19 | 半導体試験装置 |
| US09/853,998 US6918075B2 (en) | 2000-05-19 | 2001-05-12 | Pattern generator for semiconductor test system |
| DE10123582A DE10123582B4 (de) | 2000-05-19 | 2001-05-15 | Mustergenerator für ein Halbleiterprüfsystem sowie Verfahren zur Prüfmustererzeugung |
| TW090112017A TW502122B (en) | 2000-05-19 | 2001-05-18 | Semiconductor test system |
| CN01118987A CN1336553A (zh) | 2000-05-19 | 2001-05-18 | 用于半导体测试系统的模式发生器 |
| KR10-2001-0027164A KR100387014B1 (ko) | 2000-05-19 | 2001-05-18 | 반도체 시험 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000152776A JP4146986B2 (ja) | 2000-05-19 | 2000-05-19 | 半導体試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001332097A JP2001332097A (ja) | 2001-11-30 |
| JP4146986B2 true JP4146986B2 (ja) | 2008-09-10 |
Family
ID=18658147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000152776A Expired - Fee Related JP4146986B2 (ja) | 2000-05-19 | 2000-05-19 | 半導体試験装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6918075B2 (ja) |
| JP (1) | JP4146986B2 (ja) |
| KR (1) | KR100387014B1 (ja) |
| CN (1) | CN1336553A (ja) |
| DE (1) | DE10123582B4 (ja) |
| TW (1) | TW502122B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7631233B2 (en) * | 2007-10-07 | 2009-12-08 | United Memories, Inc. | Data inversion register technique for integrated circuit memory testing |
| TWI425517B (zh) * | 2009-04-21 | 2014-02-01 | Etron Technology Inc | 一種測試系統及方法 |
| JP2012112788A (ja) * | 2010-11-24 | 2012-06-14 | Seiko Instruments Inc | テストモード設定回路 |
| CN103325423B (zh) * | 2012-03-20 | 2015-10-14 | 上海华虹宏力半导体制造有限公司 | 非挥发性存储器的数据自动比较测试电路 |
| KR102374712B1 (ko) * | 2017-07-03 | 2022-03-17 | 삼성전자주식회사 | 신호들을 병합하는 전송 선로를 갖는 테스트 인터페이스 보드, 이를 이용하는 테스트 방법, 및 테스트 시스템 |
| CN113539159B (zh) * | 2021-06-15 | 2024-01-16 | 北京欧铼德微电子技术有限公司 | 显示控制方法、显示装置、显示驱动芯片和存储介质 |
| CN115932532B (zh) * | 2023-03-09 | 2023-07-25 | 长鑫存储技术有限公司 | 故障存储单元的物理地址的存储方法、装置、设备及介质 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55122298A (en) * | 1979-03-09 | 1980-09-19 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Memory test method |
| JPS5651073A (en) * | 1979-10-03 | 1981-05-08 | Nippon Telegr & Teleph Corp <Ntt> | Memory unit |
| EP0264893B1 (en) * | 1986-10-20 | 1995-01-18 | Nippon Telegraph And Telephone Corporation | Semiconductor memory |
| EP0424612A3 (en) * | 1989-08-30 | 1992-03-11 | International Business Machines Corporation | Apparatus and method for real time data error capture and compression for redundancy analysis of a memory |
| JPH0419899A (ja) * | 1990-05-11 | 1992-01-23 | Mitsubishi Electric Corp | 半導体記憶装置のためのテスト装置 |
| JP3486231B2 (ja) * | 1994-07-20 | 2004-01-13 | 株式会社アドバンテスト | 多ビット試験パターン発生器 |
| US6094738A (en) * | 1995-09-06 | 2000-07-25 | Advantest Corp. | Test pattern generation apparatus and method for SDRAM |
| JPH09115298A (ja) * | 1995-10-19 | 1997-05-02 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US6032275A (en) * | 1996-01-12 | 2000-02-29 | Advantest Corp. | Test pattern generator |
| US6011748A (en) * | 1996-10-03 | 2000-01-04 | Credence Systems Corporation | Method and apparatus for built-in self test of integrated circuits providing for separate row and column addresses |
| JPH10223000A (ja) * | 1997-02-04 | 1998-08-21 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US5883905A (en) * | 1997-02-18 | 1999-03-16 | Schlumberger Technologies, Inc. | Pattern generator with extended register programming |
| JP3298621B2 (ja) * | 1998-09-02 | 2002-07-02 | 日本電気株式会社 | 組込み自己テスト回路 |
| JP4102493B2 (ja) * | 1998-10-21 | 2008-06-18 | 株式会社アドバンテスト | 半導体試験装置 |
-
2000
- 2000-05-19 JP JP2000152776A patent/JP4146986B2/ja not_active Expired - Fee Related
-
2001
- 2001-05-12 US US09/853,998 patent/US6918075B2/en not_active Expired - Fee Related
- 2001-05-15 DE DE10123582A patent/DE10123582B4/de not_active Expired - Fee Related
- 2001-05-18 CN CN01118987A patent/CN1336553A/zh active Pending
- 2001-05-18 KR KR10-2001-0027164A patent/KR100387014B1/ko not_active IP Right Cessation
- 2001-05-18 TW TW090112017A patent/TW502122B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| US6918075B2 (en) | 2005-07-12 |
| KR20010105269A (ko) | 2001-11-28 |
| JP2001332097A (ja) | 2001-11-30 |
| CN1336553A (zh) | 2002-02-20 |
| TW502122B (en) | 2002-09-11 |
| DE10123582A1 (de) | 2001-11-22 |
| US20020013920A1 (en) | 2002-01-31 |
| DE10123582B4 (de) | 2008-11-20 |
| KR100387014B1 (ko) | 2003-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5222066A (en) | Modular self-test for embedded SRAMS | |
| US20040230870A1 (en) | Built-in self test system and method | |
| JPS61202255A (ja) | ランダムアクセスメモリの迅速な機能試験方法及び装置 | |
| US6553527B1 (en) | Programmable array built-in self test method and controller with programmable expect generator | |
| JP4146986B2 (ja) | 半導体試験装置 | |
| JP2005063471A (ja) | 半導体試験装置及びその制御方法 | |
| JP3871384B2 (ja) | 半導体メモリ試験装置用不良解析メモリ | |
| US6513138B1 (en) | Pattern generator for semiconductor test system | |
| JP3549174B2 (ja) | メモリ試験装置 | |
| US7028236B2 (en) | Semiconductor memory testing device | |
| JP2934608B2 (ja) | 半導体メモリ試験方法及びその装置 | |
| JP2002071766A (ja) | 半導体試験装置 | |
| JP4185642B2 (ja) | 半導体メモリ試験装置 | |
| JP4664535B2 (ja) | 半導体デバイス試験装置 | |
| JP3001012B2 (ja) | メモリ試験装置 | |
| JP2001222897A (ja) | 半導体試験装置 | |
| JP2002243801A (ja) | 半導体集積回路 | |
| JP2004253046A (ja) | Ｂｉｓｔ回路、半導体装置及びｂｉｓｔ回路のコマンドパターン生成方法 | |
| Arora et al. | A parallel built-in self-diagnostic method for nontraditional faults of embedded memory arrays | |
| JP3525025B2 (ja) | 半導体メモリの検査方法および装置 | |
| JPH07220499A (ja) | パターン発生装置 | |
| JPH022970A (ja) | 論理集積回路の試験方法 | |
| JP2762325B2 (ja) | メモリテスター | |
| JPH08327702A (ja) | メモリ試験パターンのトリガ信号発生回路 | |
| JPH0862303A (ja) | 高速パターン発生器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070523 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080516 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080603 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080623 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |