JPH06195988A - 不揮発性半導体記憶装置の書込み方法 - Google Patents
不揮発性半導体記憶装置の書込み方法Info
- Publication number
- JPH06195988A JPH06195988A JP34842792A JP34842792A JPH06195988A JP H06195988 A JPH06195988 A JP H06195988A JP 34842792 A JP34842792 A JP 34842792A JP 34842792 A JP34842792 A JP 34842792A JP H06195988 A JPH06195988 A JP H06195988A
- Authority
- JP
- Japan
- Prior art keywords
- writing
- time
- write
- information
- write time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】
【目的】 テスト対象の不揮発性半導体記憶装置の書込
み時間を測定し、その後はその書込み時間に対応した時
間で書込み処理を行うことで、書込み時間の短縮を図
る。 【構成】 テスト対象とする不揮発性半導体記憶装置の
各メモリセルに対し、通常の書込み時間である、例えば
100μs に対し10μs に設定して書込みを実施し、書込
み状態が良好となるまでの時間、即ち書込み時間（又は
書込み回数）を測定し、全メモリセル中の最も長い書込
み時間を当該不揮発性半導体記憶装置に対する書込み時
間と決定し（ステップS21)、それ以後の当該不揮発性半
導体記憶装置に対する書込み処理は決定した書込み時間
に基づいて書込み時間を変更したテストプログラムを用
いたテスタにて情報の書込みを行い（ステップS22)、ま
た実際の情報の書込み処理に際しても決定した書込み時
間に基づく書込みを行い（ステップS22)、情報の書込み
時間の短縮を図る。
み時間を測定し、その後はその書込み時間に対応した時
間で書込み処理を行うことで、書込み時間の短縮を図
る。 【構成】 テスト対象とする不揮発性半導体記憶装置の
各メモリセルに対し、通常の書込み時間である、例えば
100μs に対し10μs に設定して書込みを実施し、書込
み状態が良好となるまでの時間、即ち書込み時間（又は
書込み回数）を測定し、全メモリセル中の最も長い書込
み時間を当該不揮発性半導体記憶装置に対する書込み時
間と決定し（ステップS21)、それ以後の当該不揮発性半
導体記憶装置に対する書込み処理は決定した書込み時間
に基づいて書込み時間を変更したテストプログラムを用
いたテスタにて情報の書込みを行い（ステップS22)、ま
た実際の情報の書込み処理に際しても決定した書込み時
間に基づく書込みを行い（ステップS22)、情報の書込み
時間の短縮を図る。
Description
【０００１】
【産業上の利用分野】本発明は電気的に情報の書込みが
可能なEPROM 等の不揮発性半導体記憶装置に対する情報
の書込み方法に関する。
可能なEPROM 等の不揮発性半導体記憶装置に対する情報
の書込み方法に関する。
【０００２】
【従来の技術】図４は従来におけるEPROM に対する情報
の書込みテスト処理過程を示すフローチャートである。
先ず不揮発性メモリに対する書込み先のアドレスを設定
し（ステップS1) 、書込み電圧Ｖpp（＝12.75 Ｖ）、ま
たＶcc（＝6.25Ｖ）を設定し（ステップS2) 、初期値Ｘ
として「０」を定め（ステップS3) 、通常のテスト規格
値の書込み時間で、図５に示す如きタイミングチャート
に従った書込みプログラムを実施する（ステップS4) 。
初期値ＸをＸ＋１とした後（ステップS5) 、Ｘが所定値
（例えば25) に達したか否かを判断し（ステップS6) 、
所定値以下の場合には書込み状態をチェックし（ステッ
プS7) 、書込み状態不良の場合はステップS4に戻って前
述の過程を反復する。またステップS6でＸが所定値に達
した場合にはステップS8にて書込み状態をチェックし、
書込み状態が不良の場合は不良品と判定する（ステップ
S13)。
の書込みテスト処理過程を示すフローチャートである。
先ず不揮発性メモリに対する書込み先のアドレスを設定
し（ステップS1) 、書込み電圧Ｖpp（＝12.75 Ｖ）、ま
たＶcc（＝6.25Ｖ）を設定し（ステップS2) 、初期値Ｘ
として「０」を定め（ステップS3) 、通常のテスト規格
値の書込み時間で、図５に示す如きタイミングチャート
に従った書込みプログラムを実施する（ステップS4) 。
初期値ＸをＸ＋１とした後（ステップS5) 、Ｘが所定値
（例えば25) に達したか否かを判断し（ステップS6) 、
所定値以下の場合には書込み状態をチェックし（ステッ
プS7) 、書込み状態不良の場合はステップS4に戻って前
述の過程を反復する。またステップS6でＸが所定値に達
した場合にはステップS8にて書込み状態をチェックし、
書込み状態が不良の場合は不良品と判定する（ステップ
S13)。
【０００３】ステップS7、又はステップS8で書込み状態
が良好と判断したときは最終アドレスか否かを判断し
（ステップS9) 、最終アドレスでない場合はアドレスを
インクリメントし（ステップS10)、ステップS2に戻って
前述した過程を反復する。そしてステップS9の判断で最
終アドレスと判断されたときはＶpp＝Ｖcc＝5.0Ｖに設
定し（ステップS11)、情報の読出しを行い、読出しが良
好か否かを判断し（ステップS12)、不良の場合は不良品
と判断し（ステップS13)、また良好な場合は良品と判断
し（ステップS14)、終了する。
が良好と判断したときは最終アドレスか否かを判断し
（ステップS9) 、最終アドレスでない場合はアドレスを
インクリメントし（ステップS10)、ステップS2に戻って
前述した過程を反復する。そしてステップS9の判断で最
終アドレスと判断されたときはＶpp＝Ｖcc＝5.0Ｖに設
定し（ステップS11)、情報の読出しを行い、読出しが良
好か否かを判断し（ステップS12)、不良の場合は不良品
と判断し（ステップS13)、また良好な場合は良品と判断
し（ステップS14)、終了する。
【０００４】図５は通常のEPROM に対する情報書込み時
のタイミングチャートであり、図５(c) に示す 書込み
電圧Ｖppが５Ｖから12.75 Ｖに、また図５(d) に示すプ
ログラム電圧Ｖccが５Ｖから6.25Ｖに夫々立上がらせ、
図５(a) に示すカラムアドレス，ローアドレスを夫々設
定し、図５(b) に示すデータを入力，伝送し、図５(e)
に示すチップイネーブル信号/CE を「Ｈ」から「Ｌ」レ
ベルに変化させる。これによって書込み時間ｔpwの間に
データが不揮発性メモリに書込まれ、固定される。
のタイミングチャートであり、図５(c) に示す 書込み
電圧Ｖppが５Ｖから12.75 Ｖに、また図５(d) に示すプ
ログラム電圧Ｖccが５Ｖから6.25Ｖに夫々立上がらせ、
図５(a) に示すカラムアドレス，ローアドレスを夫々設
定し、図５(b) に示すデータを入力，伝送し、図５(e)
に示すチップイネーブル信号/CE を「Ｈ」から「Ｌ」レ
ベルに変化させる。これによって書込み時間ｔpwの間に
データが不揮発性メモリに書込まれ、固定される。
【０００５】なお書込み状態の良否は読出しの良否によ
って判定されるが、このときの読出しはＶpp，Ｖccを前
述と同様に設定し、カラムアドレス，ローアドレスを設
定し、図５(f) に示すアウトプットイネーブル信号／OE
を「Ｈ」から「Ｌ」レベルに設定すると、その時点から
時間ｔOE経過した時点より所定の時間にわたって有効デ
ータの出力がなされるか否かにより判定する。
って判定されるが、このときの読出しはＶpp，Ｖccを前
述と同様に設定し、カラムアドレス，ローアドレスを設
定し、図５(f) に示すアウトプットイネーブル信号／OE
を「Ｈ」から「Ｌ」レベルに設定すると、その時点から
時間ｔOE経過した時点より所定の時間にわたって有効デ
ータの出力がなされるか否かにより判定する。
【０００６】
【発明が解決しようとする課題】ところでテスト時間の
大半は書込みテストに要する時間が占めているが、上述
の如きメモリセルに対する書込み状態の良否の判定は、
通常の書込み時間であるテスト規格値を基準にして行う
ため、書込み能力が高く、しかも短い時間で十分に書込
み可能な不揮発性メモリであっても同じ規格で同様のサ
イクルで行われることとなり、テストに時間を要すると
いう問題があった。本発明はかかる事情に鑑みなされた
ものであって、その目的とするところは不揮発性半導体
メモリそれ自体の書込み時間を計測することで、その能
力に応じた適正な書込み時間の設定を行うことで書込み
時間の短縮を可能とした不揮発性半導体記憶装置の書込
み方法を提供するにある。
大半は書込みテストに要する時間が占めているが、上述
の如きメモリセルに対する書込み状態の良否の判定は、
通常の書込み時間であるテスト規格値を基準にして行う
ため、書込み能力が高く、しかも短い時間で十分に書込
み可能な不揮発性メモリであっても同じ規格で同様のサ
イクルで行われることとなり、テストに時間を要すると
いう問題があった。本発明はかかる事情に鑑みなされた
ものであって、その目的とするところは不揮発性半導体
メモリそれ自体の書込み時間を計測することで、その能
力に応じた適正な書込み時間の設定を行うことで書込み
時間の短縮を可能とした不揮発性半導体記憶装置の書込
み方法を提供するにある。
【０００７】
【課題を解決するための手段】第１の発明に係る不揮発
性半導体記憶装置の書込み方法は、書込み対象である電
気的に情報の書込みが可能な不揮発性半導体メモリに対
する情報の必要な書込み状態が得られる書込み時間を求
め、その結果に基づき書込み時間を変更したテストプロ
グラムを用いたテスタにより情報の書込み処理を行うこ
とを特徴とする。
性半導体記憶装置の書込み方法は、書込み対象である電
気的に情報の書込みが可能な不揮発性半導体メモリに対
する情報の必要な書込み状態が得られる書込み時間を求
め、その結果に基づき書込み時間を変更したテストプロ
グラムを用いたテスタにより情報の書込み処理を行うこ
とを特徴とする。
【０００８】第２の発明に係る不揮発性半導体記憶装置
の書込み方法は、書込み対象である電気的に情報の書込
みが可能な不揮発性半導体メモリに対する情報の必要な
書込み状態が得られる書込み時間を求め、その結果を不
揮発性半導体メモリに記憶させ、書込み処理に際し、テ
スタ又はライタにて前記不揮発性半導体メモリから書込
み時間に関する情報を読出し、これに基づき書込み時間
を変更し、変更した書込み時間に従ってテスタ又はライ
タにより書込みを行うことを特徴とする。
の書込み方法は、書込み対象である電気的に情報の書込
みが可能な不揮発性半導体メモリに対する情報の必要な
書込み状態が得られる書込み時間を求め、その結果を不
揮発性半導体メモリに記憶させ、書込み処理に際し、テ
スタ又はライタにて前記不揮発性半導体メモリから書込
み時間に関する情報を読出し、これに基づき書込み時間
を変更し、変更した書込み時間に従ってテスタ又はライ
タにより書込みを行うことを特徴とする。
【０００９】
【作用】第１の発明にあっては不揮発性メモリ毎に書込
み時間を計測し、その不揮発性メモリの能力に応じた書
込み時間で書込みを行うことでテスト自体の時間が短縮
可能となる。また第２の発明にあっては書込み時間情報
を記憶させておくことでこれをテスタ又はライタにて読
出し、以後の書込みに際しても同様の書込み時間情報の
もとで書込みが可能となる。
み時間を計測し、その不揮発性メモリの能力に応じた書
込み時間で書込みを行うことでテスト自体の時間が短縮
可能となる。また第２の発明にあっては書込み時間情報
を記憶させておくことでこれをテスタ又はライタにて読
出し、以後の書込みに際しても同様の書込み時間情報の
もとで書込みが可能となる。
【００１０】
【実施例】以下本発明をその実施例を示す図面に基づき
具体的に説明する。図１は本発明に係る不揮発性半導体
記憶装置の書込み方法の処理過程を示すフローチャート
であり、書込みを行うべき対象である不揮発性メモリの
書込み時間の決定を行い（ステップS21)、この書込み時
間を用いたテストを行い（ステップS22)、更にこの書込
み時間に基づく実際の書込みを行う（ステップS23)。
具体的に説明する。図１は本発明に係る不揮発性半導体
記憶装置の書込み方法の処理過程を示すフローチャート
であり、書込みを行うべき対象である不揮発性メモリの
書込み時間の決定を行い（ステップS21)、この書込み時
間を用いたテストを行い（ステップS22)、更にこの書込
み時間に基づく実際の書込みを行う（ステップS23)。
【００１１】書込み時間の決定の処理過程は図２に示す
フローチャートに従って行われる。先ずカラムアドレ
ス，ローアドレスを設定し（ステップS31)、書込み電圧
Ｖppを12.75 Ｖ、またプログラム電圧Ｖccを6.25Ｖに設
定し（ステップS32)、書込み回数Ｘを初期値である０と
し（ステップS33)、書込みを実施する（ステップS34)。
このときの書込み時間ｔpwは、例えば通常のテスト規格
値が 100μs であるのに対し、その1/10である10μs 程
度に短く設定して行う。
フローチャートに従って行われる。先ずカラムアドレ
ス，ローアドレスを設定し（ステップS31)、書込み電圧
Ｖppを12.75 Ｖ、またプログラム電圧Ｖccを6.25Ｖに設
定し（ステップS32)、書込み回数Ｘを初期値である０と
し（ステップS33)、書込みを実施する（ステップS34)。
このときの書込み時間ｔpwは、例えば通常のテスト規格
値が 100μs であるのに対し、その1/10である10μs 程
度に短く設定して行う。
【００１２】書込み回数ＸをＸ＋１とし（ステップS3
5)、書込み回数Ｘが所定値（例えばテスト規格値) に達
したか否かを判断し（ステップS36)、所定値に達してい
ない場合はデータの読出しを行って書込み状態が良好か
否かを判断する（ステップS38)。ステップS36 の判断で
書込み回数が所定数に達していると通常の書込み時間で
以後のテストを行う（ステップS37)。またステップS38
の判断で書込みが不良の場合にはステップS34 に戻って
前述した過程を反復し、また書込み状態が良好な場合に
は最終アドレスか否かを判断し（ステップS39)、最終ア
ドレスでない場合はＸの値をインクリメントし（ステッ
プS40)、ステップS32 に戻り、前述した過程を反復す
る。
5)、書込み回数Ｘが所定値（例えばテスト規格値) に達
したか否かを判断し（ステップS36)、所定値に達してい
ない場合はデータの読出しを行って書込み状態が良好か
否かを判断する（ステップS38)。ステップS36 の判断で
書込み回数が所定数に達していると通常の書込み時間で
以後のテストを行う（ステップS37)。またステップS38
の判断で書込みが不良の場合にはステップS34 に戻って
前述した過程を反復し、また書込み状態が良好な場合に
は最終アドレスか否かを判断し（ステップS39)、最終ア
ドレスでない場合はＸの値をインクリメントし（ステッ
プS40)、ステップS32 に戻り、前述した過程を反復す
る。
【００１３】そしてステップS39 にて最終アドレスと判
断されたときはＶcc，Ｖppを夫々5.0 Ｖに戻し（ステッ
プS41)、全メモリセルについて書込みに最も長い時間を
要したメモリセルの書込み時間を書込み時間ｔpwと決定
する（ステップS42)。その後のテストで当該不揮発性メ
モリに対してデータの書込みを行うときはこの書込み時
間ｔpwを用いて行う。またその後において実際に当該不
揮発性メモリに対しデータ等の書込みを行う場合にもこ
の書込み時間ｔpwを用いて行う。
断されたときはＶcc，Ｖppを夫々5.0 Ｖに戻し（ステッ
プS41)、全メモリセルについて書込みに最も長い時間を
要したメモリセルの書込み時間を書込み時間ｔpwと決定
する（ステップS42)。その後のテストで当該不揮発性メ
モリに対してデータの書込みを行うときはこの書込み時
間ｔpwを用いて行う。またその後において実際に当該不
揮発性メモリに対しデータ等の書込みを行う場合にもこ
の書込み時間ｔpwを用いて行う。
【００１４】図３は本発明の他の実施例を示すブロック
図であり、図中１は不揮発性メモリで構成されたメモリ
セルアレイを示している。このメモリセルアレイ１の一
部には書込み時間ｔpwに関しての情報専用のメモリ領域
1aが用意されており、テスタにて検出した書込み時間情
報はデコーダ２を経てメモリ領域1aに書き込み、そのま
ま記憶させる。そして以後のテスト等において情報の書
込みを行う場合、テスタ４はメモリ領域1aからセンスア
ンプ，出力バッファ３を通じて書込み時間情報を読出
し、この書込み時間ｔpwに対応したクロックパルスを設
定して書込みを実行する。
図であり、図中１は不揮発性メモリで構成されたメモリ
セルアレイを示している。このメモリセルアレイ１の一
部には書込み時間ｔpwに関しての情報専用のメモリ領域
1aが用意されており、テスタにて検出した書込み時間情
報はデコーダ２を経てメモリ領域1aに書き込み、そのま
ま記憶させる。そして以後のテスト等において情報の書
込みを行う場合、テスタ４はメモリ領域1aからセンスア
ンプ，出力バッファ３を通じて書込み時間情報を読出
し、この書込み時間ｔpwに対応したクロックパルスを設
定して書込みを実行する。
【００１５】なお書込み時間の情報は必ずしも不揮発性
半導体メモリ内部の一部領域1aに電気的に書き込む代わ
りに不揮発性半導体記憶装置内に設けたヒューズ等によ
り記憶させてもよい。
半導体メモリ内部の一部領域1aに電気的に書き込む代わ
りに不揮発性半導体記憶装置内に設けたヒューズ等によ
り記憶させてもよい。
【００１６】また上述の実施例では、書込み時間情報を
テスタ４に読出して書込み時間の設定を行う場合を示し
たが、これに限らず、例えばEPROM ライタ等に、書込み
時間情報を読み出す機能及び書込み時間を個別の不揮発
性半導体メモリに対応して設定する機能を備えさせるこ
とで、実際の書込みに際して書込み時間を短縮する効果
が得られる。
テスタ４に読出して書込み時間の設定を行う場合を示し
たが、これに限らず、例えばEPROM ライタ等に、書込み
時間情報を読み出す機能及び書込み時間を個別の不揮発
性半導体メモリに対応して設定する機能を備えさせるこ
とで、実際の書込みに際して書込み時間を短縮する効果
が得られる。
【００１７】
【発明の効果】以上のように、この発明によれば個別の
不揮発性半導体記憶装置夫々の特性に応じた書込み時間
でテスタ又はライタにより書込みができることとなり、
不揮発性半導体記憶装置に対する書込み時間の大幅な短
縮が可能となる。
不揮発性半導体記憶装置夫々の特性に応じた書込み時間
でテスタ又はライタにより書込みができることとなり、
不揮発性半導体記憶装置に対する書込み時間の大幅な短
縮が可能となる。
【図１】本発明方法のテスト時の書込み処理過程を示す
フローチャートである。
フローチャートである。
【図２】本発明方法で行う書込み時間の決定過程を示す
フローチャートである。
フローチャートである。
【図３】本発明の他の実施例を示すブロック図である。
【図４】従来の不揮発性半導体記憶装置に対するテスト
時の書込み処理の過程を示すフローチャートである。
時の書込み処理の過程を示すフローチャートである。
【図５】従来の不揮発性半導体記憶装置に対する書込み
時の信号のタイミングチャートである。
時の信号のタイミングチャートである。
１ メモリセルアレイ 1a 書込み時間情報専用のメモリ領域 ２ デコーダ ３ センスアンプ，出力バッファ ４ テスタ
Claims (2)
- 【請求項１】 書込み対象である電気的に情報の書込み
が可能な不揮発性半導体メモリに対する情報の必要な書
込み状態が得られる書込み時間を求め、その結果に基づ
き書込み時間を変更したテストプログラムを用いたテス
タにより情報の書込み処理を行うことを特徴とする不揮
発性半導体記憶装置の書込み方法。 - 【請求項２】 書込み対象である電気的に情報の書込み
が可能な不揮発性半導体メモリに対する情報の必要な書
込み状態が得られる書込み時間を求め、その結果を不揮
発性半導体メモリに記憶させ、書込み処理に際し、テス
タ又はライタにて前記不揮発性半導体メモリから書込み
時間に関する情報を読出し、これに基づき書込み時間を
変更し、変更した書込み時間に従ってテスタ又はライタ
により書込みを行うことを特徴とする不揮発性半導体記
憶装置の書込み方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34842792A JPH06195988A (ja) | 1992-12-28 | 1992-12-28 | 不揮発性半導体記憶装置の書込み方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34842792A JPH06195988A (ja) | 1992-12-28 | 1992-12-28 | 不揮発性半導体記憶装置の書込み方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06195988A true JPH06195988A (ja) | 1994-07-15 |
Family
ID=18396936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34842792A Pending JPH06195988A (ja) | 1992-12-28 | 1992-12-28 | 不揮発性半導体記憶装置の書込み方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06195988A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10222994A (ja) * | 1997-02-06 | 1998-08-21 | Mitsubishi Electric Corp | 半導体記憶装置の読み出し電圧制御装置 |
| KR100311042B1 (ko) * | 1999-06-26 | 2001-11-02 | 윤종용 | 기입 주기의 프로그래밍이 가능한 동기식 메모리 장치 및 이를 이용한 데이터 기입 방법 |
| KR20110014919A (ko) * | 2009-08-06 | 2011-02-14 | 삼성전자주식회사 | 불휘발성 메모리 시스템 및 그것의 인터리브 유닛 구성 방법 |
-
1992
- 1992-12-28 JP JP34842792A patent/JPH06195988A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10222994A (ja) * | 1997-02-06 | 1998-08-21 | Mitsubishi Electric Corp | 半導体記憶装置の読み出し電圧制御装置 |
| KR100311042B1 (ko) * | 1999-06-26 | 2001-11-02 | 윤종용 | 기입 주기의 프로그래밍이 가능한 동기식 메모리 장치 및 이를 이용한 데이터 기입 방법 |
| KR20110014919A (ko) * | 2009-08-06 | 2011-02-14 | 삼성전자주식회사 | 불휘발성 메모리 시스템 및 그것의 인터리브 유닛 구성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6785629B2 (en) | Accuracy determination in bit line voltage measurements | |
| US5566386A (en) | Nonvolatile semiconductor memory device having a status register and test method for the same | |
| KR100212594B1 (ko) | 플래시 메모리 시험장치 | |
| US6981188B2 (en) | Non-volatile memory device with self test | |
| JPH04372790A (ja) | 半導体記憶装置 | |
| US6590799B1 (en) | On-chip charge distribution measurement circuit | |
| JPH06176585A (ja) | 半導体記憶装置 | |
| KR100957389B1 (ko) | 집적 회로 및 집적 회로 테스팅 방법 | |
| US7478294B2 (en) | Time controllable sensing scheme for sense amplifier in memory IC test | |
| US6804141B1 (en) | Dynamic reference voltage calibration integrated FeRAMS | |
| JP3204379B2 (ja) | 不揮発性半導体記憶装置 | |
| US20090016121A1 (en) | Semiconductor memory device and test method thereof | |
| US20080137456A1 (en) | Method of testing memory device | |
| JPH06195988A (ja) | 不揮発性半導体記憶装置の書込み方法 | |
| US6087190A (en) | Automatic test process with non-volatile result table store | |
| JP2003151298A (ja) | 電気的消去・書き込み可能な不揮発性半導体記憶装置の試験装置 | |
| KR100338817B1 (ko) | 복합 반도체장치의 리프레쉬 특성 자가 테스터 | |
| JP2004239760A (ja) | 半導体メモリのセルフイレース・ライト装置および半導体メモリのセルフバーンインテスト方法 | |
| JP4663877B2 (ja) | 不揮発性結果テーブル記憶を有する自動試験方法 | |
| JP2000227459A (ja) | 半導体集積回路とそのテスト方法、及びそのテストに使用するプローブ治具 | |
| JP2000131398A (ja) | 不揮発性半導体記憶装置の試験方法 | |
| JPH06236681A (ja) | 半導体記憶装置 | |
| JPH07141861A (ja) | ダイナミックメモリ | |
| JP2000163983A (ja) | 半導体記憶装置 | |
| JPH09139100A (ja) | 半導体不揮発メモリ装置のテスト方法 |