DE102014209935A1 - Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102014209935A1
DE102014209935A1 DE102014209935.8A DE102014209935A DE102014209935A1 DE 102014209935 A1 DE102014209935 A1 DE 102014209935A1 DE 102014209935 A DE102014209935 A DE 102014209935A DE 102014209935 A1 DE102014209935 A1 DE 102014209935A1
Authority
DE
Germany
Prior art keywords
impurity region
impurity
semiconductor device
substrate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102014209935.8A
Other languages
English (en)
Inventor
Takuya Takahashi
Atsushi Narazaki
Tetsuo Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102014209935A1 publication Critical patent/DE102014209935A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Eine Halbleitervorrichtung umfasst ein Substrat eines ersten Leitfähigkeitstyps, einen ersten Störstellenbereich eines zweiten Leitfähigkeitstyps, der auf einer Seite einer oberen Oberfläche des Substrats ausgebildet ist, einen zweiten Störstellenbereich des zweiten Leitfähigkeitstyps, der auf der Seite der oberen Oberfläche des Substrats und in Kontakt mit dem ersten Störstellenbereich ausgebildet ist, wobei der zweite Störstellenbereich den ersten Störstellenbereich seitlich umgibt und im Querschnitt betrachtet eine größere Tiefe als der erste Störstellenbereich aufweist, und eine die Durchschlagspannung verbessernde Struktur des zweiten Leitfähigkeitstyps, die so ausgebildet ist, dass sie den zweiten Störstellenbereich seitlich umgibt. Eine Grenze zwischen dem ersten und dem zweiten Störstellenbereich weist eine maximale Störstellenkonzentration gleich oder geringer als jene des zweiten Störstellenbereichs auf und ein Strom wird zwischen einer oberen Oberfläche und einer unteren Oberfläche des Substrats angelegt.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung zur Verwendung z. B. bei Anwendungen mit hohem Strom und bezieht sich auch auf ein Verfahren zu ihrer Herstellung.
  • JP H07-273325-A zeigt einen Querschnitt eines IGBT (siehe 5 dieser Veröffentlichung). Dieser IGBT weist einen p-Basis-Bereich und Schutzringe auf, wobei die Schutzringe so ausgebildet sind, dass sie den Umfang des p-Basisbereichs umgeben. Ein Schutzring ist eine bekannte die Durchschlagspannung verbessernde Struktur, die verwendet wird, um die Durchschlagspannung einer Halbleitervorrichtung zu verbessern.
  • In einigen Halbleitervorrichtungen ist ein PN-Übergang mit einem hohen Krümmungsgrad zwischen einem aktiven Bereich wie z. B. einem Basisbereich, durch den der Hauptstrom fließt, und dem Substrat ausgebildet, was zu einer Verringerung der Durchschlagspannung der Vorrichtung führen kann. Um zu verhindern, dass dies auftritt, ist es erwünscht, dass ein Potentialmuldenbereich desselben Leitfähigkeitstyps wie des aktiven Bereichs in Kontakt mit dem Umfang des aktiven Bereichs ausgebildet ist. Das heißt, der Potentialmuldenbereich ist zwischen dem aktiven Bereich und der benachbarten die Durchschlagspannung verbessernden Struktur ausgebildet.
  • Der aktive Bereich und der Potentialmuldenbereich weisen typischerweise verschiedene Störstellenkonzentration und verschiedene Tiefen auf, da sie verschiedene Funktionen aufweisen, wie vorstehend beschrieben. Daher können der aktive Bereich und der Potentialmuldenbereich durch separate Ionenimplantationsschritte unter Verwendung von verschiedenen Masken ausgebildet werden. Das heißt, um den aktiven und den Potentialmuldenbereich auszubilden, kann das Substrat zweimal einer Ionenimplantation unterzogen werden. In solchen Fällen werden der mit Störstellen implantierte Bereich zum Ausbilden des aktiven Bereichs und jener zum Ausbilden des Potentialmuldenbereichs so ausgebildet, dass der aktive Bereich vollständig mit dem Potentialmuldenbereich in Kontakt steht. Es wurde jedoch festgestellt, dass in einigen Fällen die Störstellenkonzentration des implantierten Überlappungsbereichs übermäßig hoch wird, mit dem Ergebnis, dass die Menge an Löchern, die in das Substrat implantiert werden, erhöht wird und dass der Erholungsstrom hauptsächlich durch den implantierten Überlappungsbereich fließt, was zu einer Verringerung des sicheren Betriebsbereichs (SOA) der Halbleitervorrichtung führt.
  • Die vorliegende Erfindung wurde gemacht, um die obigen Probleme zu lösen. Daher ist es eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung zu schaffen, in der die Grenze zwischen dem aktiven Bereich und dem Potentialmuldenbereich eine relativ niedrige Störstellenkonzentration aufweist. Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung einer solchen Halbleitervorrichtung zu schaffen.
  • Erfindungsgemäß wird diese Aufgabe durch eine Halbleitervorrichtung nach 1 und ein Verfahren nach Anspruch 9 und 14 gelöst.
  • Die Merkmale und Vorteile der vorliegenden Erfindung können wie folgt zusammengefasst werden.
  • Gemäß einem Aspekt der vorliegenden Erfindung umfasst eine Halbleitervorrichtung ein Substrat eines ersten Leitfähigkeitstyps, einen ersten Störstellenbereich eines zweiten Leitfähigkeitstyps, der auf einer Seite der oberen Oberfläche des Substrats ausgebildet ist, einen zweiten Störstellenbereich des zweiten Leitfähigkeitstyps, der auf der Seite der oberen Oberfläche des Substrats und in Kontakt mit dem ersten Störstellenbereich ausgebildet ist, wobei der zweite Störstellenbereich den ersten Störstellenbereich seitlich umgibt und im Querschnitt betrachtet eine größere Tiefe aufweist als der erste Störstellenbereich, und eine die Durchschlagspannung verbessernde Struktur des zweiten Leitfähigkeitstyps, die so ausgebildet ist, dass sie den zweiten Störstellenbereich seitlich umgibt. Eine Grenze zwischen dem ersten und dem zweiten Störstellenbereich weist eine maximale Störstellenkonzentration gleich oder geringer als jene des zweiten Störstellenbereichs auf, und ein Strom wird zwischen einer oberen Oberfläche und einer unteren Oberfläche des Substrats angelegt.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung umfasst ein Verfahren zur Herstellung einer Halbleitervorrichtung einen Schritt, in dem eine Maske mit einem ersten Abschnitt und einem zweiten Abschnitt auf einer oberen Oberfläche eines Substrats eines ersten Leitfähigkeitstyps ausgebildet wird, wobei der erste Abschnitt erste Öffnungen aufweist und wobei der zweite Abschnitt eine ringförmige zweite Öffnung aufweist, die den ersten Abschnitt umgibt, einen Schritt, in dem Störstellen eines zweiten Leitfähigkeitstyps durch die ersten Öffnungen und die zweite Öffnung hindurch in das Substrat implantiert werden, und einen Schritt zur thermischen Diffusion, in dem Störstellen, die durch die ersten Öffnungen implantiert wurden, thermisch diffundiert werden, um einen ersten Störstellenbereich auszubilden, während Störstellen, die durch die zweite Öffnung implantiert wurden, thermisch diffundiert wurden, um einen zweiten Störstellenbereich auszubilden, der den ersten Störstellenbereich seitlich umgibt und mit diesem in Kontakt steht und der im Querschnitt betrachtet eine größere Tiefe aufweist als der erste Störstellenbereich. Eine Grenze zwischen dem ersten und dem zweiten Störstellenbereich weist eine maximale Störstellenkonzentration gleich oder geringer als jene des zweiten Störstellenbereichs auf.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung umfasst ein Verfahren zur Herstellung einer Halbleitervorrichtung einen Schritt zum Ausbilden einer Maske auf einer oberen Oberfläche eines Substrats eines ersten Leitfähigkeitstyps, wobei die Maske erste Öffnungen aufweist, die einen zentralen Abschnitt des Substrats freiliegen, einen Schritt zum Implantieren einer ersten Störstelle des ersten Leitfähigkeitstyps in den zentralen Abschnitt unter Verwendung der Maske, einen Schritt zum Entfernen der Maske, einen Schritt zum Implantieren einer zweiten Störstelle eines zweiten Leitfähigkeitstyps in den zentralen Abschnitt und einen umgebenden äußeren Abschnitt des Substrats in einer solchen Weise, dass die zweite Störstelle im zentralen Abschnitt und im umgebenden äußeren Abschnitt in einer höheren Konzentration vorhanden ist als die erste Störstelle im zentralen Abschnitt vorhanden ist, und einen Schritt zur thermischen Diffusion zum thermischen Diffundieren der ersten und der zweiten Störstelle, um einen ersten Störstellenbereich des zweiten Leitfähigkeitstyps im zentralen Abschnitt auszubilden und einen zweiten Störstellenbereich des zweiten Leitfähigkeitstyps auszubilden, der den ersten Störstellenbereich seitlich umgibt und damit in Kontakt steht und der im Querschnitt betrachtet eine größere Tiefe aufweist als der erste Störstellenbereich. Eine Grenze zwischen dem ersten und dem zweiten Störstellenbereich weist eine maximale Störstellenkonzentration gleich oder geringer als jene des zweiten Störstellenbereichs auf.
  • Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
  • 1 eine Querschnittsansicht eines Abschnitts einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • 2 eine Draufsicht der Halbleitervorrichtung der ersten Ausführungsform;
  • 3 eine Draufsicht, die einen ersten Störstellenbereich und einen zweiten Störstellenbereich zeigt;
  • 4 eine n+-Schicht auf der unteren Oberfläche eines Substrats;
  • 5 ein Maskenmaterial, das auf der oberen Oberfläche des Substrats ausgebildet ist;
  • 6 eine Querschnittsansicht der teilweise fertiggestellten Halbleitervorrichtung, die in 5 gezeigt ist;
  • 7 eine Draufsicht der Maske;
  • 8 eine Querschnittsansicht eines Abschnitts der teilweise fertiggestellten Halbleitervorrichtung nach der Ionenimplantation;
  • 9 eine Querschnittsansicht eines Abschnitts der teilweise fertiggestellten Halbleitervorrichtung nach dem Schritt zur thermischen Diffusion;
  • 10 eine Querschnittsansicht eines Abschnitts der teilweise fertiggestellten Halbleitervorrichtung, nachdem der Kanalstopper ausgebildet wurde;
  • 11 eine Querschnittsansicht eines Abschnitts der teilweise fertiggestellten Halbleitervorrichtung, nachdem der Zwischenschicht-Isolationsfilm und der Metallfilm ausgebildet wurden;
  • 12 eine Querschnittsansicht eines Abschnitts der teilweise fertiggestellten Halbleitervorrichtung, nachdem die Anode und die Feldplatten ausgebildet wurden;
  • 13 eine Querschnittsansicht eines Abschnitts einer Vergleichshalbleitervorrichtung;
  • 14A einen implantierten Bereich;
  • 14B einen weiteren implantierten Bereich;
  • 14C den ersten Störstellenbereich und den Grenzbereich;
  • 15 einen Graphen, der die Störstellenkonzentration in einer gegebenen Tiefe darstellt;
  • 16 ein Simulationsergebnis der Halbleitervorrichtung der ersten Ausführungsform;
  • 17 ein Simulationsergebnis der Halbleitervorrichtung der Vergleichshalbleitervorrichtung;
  • 18 eine Querschnittsansicht eines Abschnitts der Halbleitervorrichtung der ersten Ausführungsform;
  • 19 ein Diagramm, das die Störstellenkonzentrationen in Querschnitten von Bereichen von Halbleitervorrichtungen als Funktion der Tiefe darstellt;
  • 20 eine zu 19 identische Ansicht, außer dass einige Abschnitte schraffiert gezeigt sind;
  • 21 Schottky-Sperrschichten, die zwischen der Anodenelektrode und dem Substrat ausgebildet sind;
  • 22 eine Draufsicht einer Maske der zweiten Ausführungsform;
  • 23 eine Draufsicht der Halbleitervorrichtung der dritten Ausführungsform;
  • 24 eine Draufsicht einer Maske, die in der dritten Ausführungsform verwendet wird;
  • 25 eine Draufsicht der Halbleitervorrichtung der vierten Ausführungsform;
  • 26 eine Draufsicht einer Maske, die in der vierten Ausführungsform verwendet wird;
  • 27 eine Querschnittsansicht entlang der gestrichelten Linie XXVII-XXVII' von 25;
  • 28 eine Querschnittsansicht eines Abschnitts einer Halbleitervorrichtung gemäß einer fünften Ausführungsform;
  • 29 eine Querschnittsansicht eines Abschnitts eines üblichen Vergleichs-IGBT;
  • 30 die Maske;
  • 31 den implantierten Bereich;
  • 32 Störstellen nach thermischer Diffusion; und
  • 33 ein Simulationsergebnis der in 32 gezeigten Struktur.
  • Halbleitervorrichtungen und Verfahren zur Herstellung einer Halbleitervorrichtung gemäß Ausführungsformen der vorliegenden Erfindung werden mit Bezug auf die begleitenden Zeichnungen beschrieben. In der ganzen Patentbeschreibung sind dieselben oder entsprechenden Komponenten mit denselben Bezugszeichen bezeichnet und können nur einmal beschrieben werden.
  • Erste Ausführungsform
  • 1 ist eine Querschnittsansicht eines Abschnitts einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Die Halbleitervorrichtung ist eine Diode. (Es sollte beachtet werden, dass die Halbleitervorrichtung der anschließend beschriebenen Ausführungsformen auch Dioden sind, wenn nicht anderweitig spezifisch angegeben.) Diese Halbleitervorrichtung umfasst ein Substrat 10 eines ersten Leitfähigkeitstyps (hier n-Typ), das aus einem Siliziummaterial ausgebildet ist. Das heißt, das Substrat 10 ist ein Halbleitersubstrat. Ein erster Störstellenbereich 12 eines zweiten Leitfähigkeitstyps (hier p-Typ) ist auf der Seite der oberen Oberfläche des Substrats 10 ausgebildet. Der erste Störstellenbereich 12 fungiert als Anodenbereich.
  • Ein zweiter Störstellenbereich 14 vom p-Typ ist auch auf der Seite der oberen Oberfläche des Substrats 10 ausgebildet und steht mit dem ersten Störstellenbereich 12 in Kontakt. Der zweite Störstellenbereich 14 weist eine höhere Störstellenkonzentration als der erste Störstellenbereich 12 auf und dient daher als Potentialmuldenbereich, in dem nur eine relativ kleine Menge an Wärme erzeugt wird, wenn ein Erholungsstrom durch die Halbleitervorrichtung fließt. Der zweite Störstellenbereich 14 ist so ausgebildet, dass er im Querschnitt betrachtet eine größere Tiefe aufweist als der erste Störstellenbereich 12. Die Grenze zwischen dem ersten Störstellenbereich 12 und dem zweiten Störstellenbereich 14 weist eine maximale Störstellenkonzentration gleich oder geringer als jene des zweiten Störstellenbereichs 14 auf.
  • Eine die Durchschlagspannung verbessernde Struktur 16 vom p-Typ ist auf der Seite der oberen Oberfläche des Substrats 10 ausgebildet. Die die Durchschlagspannung verbessernde Struktur 16 umfasst Schutzringe 16a und 16b. Ein Kanalstopper 18 vom n-Typ ist im äußeren Kantenabschnitt der oberen Oberfläche des Substrats 10 ausgebildet.
  • Eine Anodenelektrode 20 ist auf dem ersten Störstellenbereich 12 und dem zweiten Störstellenbereich 14 ausgebildet. Feldplatten 22 und 24 sind auf den Schutzringen 16a bzw. 16b ausgebildet. Eine Feldplatte 26 ist auf dem Kanalstopper 18 ausgebildet. Ein Zwischenschicht-Isolationsfilm 28 ist so ausgebildet, dass die Feldplatten 22, 24 und 26 voneinander und von der Anodenelektrode 20 elektrisch isoliert sind.
  • Eine n+-Schicht 30 ist auf der Seite der unteren Oberfläche des Substrats 10 ausgebildet. Eine Kathodenelektrode 32 ist auch auf der Seite der unteren Oberfläche des Substrats 10 ausgebildet und steht mit der n+-Schicht 30 in Kontakt. Folglich ist die Halbleitervorrichtung der ersten Ausführungsform als Diode konfiguriert, wobei ein Strom zwischen der oberen und der unteren Oberfläche des Substrats 10 angelegt wird.
  • 2 ist eine Draufsicht der Halbleitervorrichtung der ersten Ausführungsform. Die Anodenelektrode 20 ist durch die Feldplatten 22, 24 und 26 eingekreist, die eine ringförmige Form aufweisen. 1, die vorstehend beschrieben wurde, ist eine Querschnittsansicht entlang der Linie I-I' von 2. 3 ist eine Draufsicht der Halbleitervorrichtung, wobei die Anodenelektrode 20, die Feldplatten 22, 24 und 26 und der Zwischenschicht-Isolationsfilm 28 für die Bequemlichkeit der Darstellung entfernt sind. Der erste Störstellenbereich 12 ist in Draufsicht betrachtet im zentralen Abschnitt des Substrats ausgebildet. Der zweite Störstellenbereich 14 umgibt seitlich den ersten Störstellenbereich 12 und steht mit diesem in Kontakt. Die Schutzringe 16a und 16b umgeben den zweiten Störstellenbereich 14 seitlich.
  • Ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der ersten Ausführungsform wird beschrieben. 4 und 5 sind Querschnittsansichten von Abschnitten von teilweise fertiggestellten Halbleitervorrichtungen, wobei die Abschnitte dem Abschnitt der Halbleitervorrichtung der ersten Ausführungsform entsprechen, der in 1 gezeigt ist. Das Verfahren beginnt mit dem Ausbilden einer n+-Schicht 30 auf der unteren Oberfläche eines Substrats 10, wie in 4 gezeigt. Als nächstes wird ein Maskenmaterial 40 auf der oberen Oberfläche des Substrats 10 ausgebildet, wie in 5 gezeigt. Das Maskenmaterial 40 ist z. B. ein Resistmaterial oder ein Nitridfilm.
  • Das Maskenmaterial 40 wird dann strukturiert. Insbesondere wenn das Maskenmaterial 40 ein Resistmaterial ist, dann wird es durch Photolithographie (einschließlich Resistbeschichtung, Belichtung und Entwicklung) strukturiert. Wenn das Maskenmaterial 40 andererseits ein Nitridfilm ist, dann wird es durch Photolithographie und Ätzen strukturiert. 6 ist eine Querschnittsansicht der in 5 gezeigten teilweise fertiggestellten Halbleitervorrichtung, nachdem das Maskenmaterial 40 strukturiert wurde, um eine Maske 50 auszubilden. 7 ist eine Draufsicht der Maske 50. 6 ist eine Querschnittsansicht entlang der Linie VI-VI' von 7. Wie in 6 gezeigt, kann die Maske 50 in zwei Abschnitte unterteilt werden: einen ersten Abschnitt 52 und einen zweiten Abschnitt 54, die auf der oberen Oberfläche des Substrats 10 ausgebildet sind. Der erste Abschnitt 52 wird verwendet, um einen Anodenbereich auszubilden. Der zweite Abschnitt 54 wird verwendet, um einen Potentialmuldenbereich und eine die Durchschlagspannung verbessernde Struktur auszubilden. Der erste Abschnitt 52 umfasst mehrere beabstandete längliche erste Öffnungen 52A (die einen Streifen bilden), die mehrere Streifenabschnitte (oder Maskenstrukturen) dazwischen definieren, wie in 7 gezeigt. Das Öffnungsverhältnis r1 des ersten Abschnitts 52 ist W2/(W1 + W2), wobei W1 die Summe der Breiten der Streifenabschnitte ist und W2 die Summe der Breiten der ersten Öffnungen 52A ist. Die Breiten der Streifenabschnitte sind derart, dass Störstellen, die durch jede erste Öffnung 52A eingeführt wurden, seitlich diffundieren und jene von den benachbarten ersten Öffnungen 52A treffen (das heißt, Störstellen, die durch die ersten Öffnungen 52A eingeführt wurden, werden vollständig in die Oberfläche des Substrats 10 unter dem ersten Abschnitt 52 diffundiert), wenn die Vorrichtung wärmebehandelt wird (später im Einzelnen beschrieben).
  • Der zweite Abschnitt 54 weist eine ringförmige zweite Öffnung 54A mit einer größeren Breite als die ersten Öffnungen 52A auf. Die zweite Öffnung 54A ist so ausgebildet, dass sie den ersten Abschnitt 52 umgibt. Der zweite Abschnitt 54 weist auch dritte Öffnungen 54B und 54C auf. Die dritten Öffnungen 54B und 54C sind so ausgebildet, dass sie eine ringförmige Form aufweisen und die zweite Öffnung 54A umgeben. Es sollte beachtet werden, dass die Breiten der ringförmigen Maskenstrukturen zwischen der zweiten Öffnung 54A und der dritten Öffnung 54B und zwischen den dritten Öffnungen 54B und 54C derart sind, dass die Störstellen, die durch diese Öffnungen eingeführt wurden, sich aufgrund der seitlichen Diffusion während der später beschriebenen Wärmebehandlung nicht treffen.
  • Wie in 6 gezeigt, ist die Breite X2 der zweiten Öffnung 54A größer als die Breite X1 der ersten Öffnungen 52A und die Breite X3 der dritten Öffnungen 54B und 54C und die Breite X3 der dritten Öffnungen 54B und 54C ist größer als die Breite X1 der ersten Öffnungen 52A. Ferner weist jeder Streifenabschnitt des ersten Abschnitts 52 eine Breite X4 auf. Es sollte beachtet werden, dass in Bezug auf die Breite X3 der dritten Öffnungen 54B und 54C die vorliegende Ausführungsform nur erfordert, dass sie zum Ausbilden von Schutzringen optimal ist. Daher können die Beziehungen der Breite X3 dieser dritten Öffnungen zur Breite X2 der zweiten Öffnung 54A und zur Breite X1 der ersten Öffnungen 52A von den vorstehend beschriebenen verschieden sein.
  • Als nächstes werden Störstellen vom p-Typ unter Verwendung der Maske 50 in das Substrat 10 implantiert. 8 ist eine Querschnittsansicht eines Abschnitts der teilweise fertiggestellten Halbleitervorrichtung, die in 6 gezeigt ist, nachdem das Substrat 10 einer Ionenimplantation mit Bor usw. unterzogen wurde. Als Ergebnis dieser Ionenimplantation werden implantierte Bereiche 60, 62 und 64, die später als Diffusionsquellen dienen, in den Oberflächenabschnitten des Substrats 10 ausgebildet, die durch die Öffnungen der Maske 50 freigelegt sind.
  • Insbesondere werden die implantierten Bereiche 60 durch Implantieren von Störstellen durch die ersten Öffnungen 52A hindurch in das Substrat 10 ausgebildet. Der implantierte Bereich 62 wird durch Implantieren von Störstellen durch die zweite Öffnung 54A hindurch in das Substrat 10 ausgebildet. Die implantierten Bereiche 64 werden durch Implantieren von Störstellen durch die dritten Öffnungen 54B und 54C in das Substrat 10 ausgebildet. Diese implantierten Bereiche werden gleichzeitig in einem Ionenimplantationsschritt ausgebildet.
  • Es sollte beachtet werden, dass bei dieser Ionenimplantation der Einfallswinkel von Ionen vorzugsweise ungefähr 7 Grad relativ zur Senkrechten zur Oberfläche des Substrats 10 ist, um eine Kanalisierung zu vermeiden.
  • Ein Schritt zur thermischen Diffusion wird dann durch Erhitzen des Substrats 10 durchgeführt, um Störstellen in vorbestimmte Bereiche im Substrat 10 zu diffundieren. 9 ist eine Querschnittsansicht eines Abschnitts der in 8 gezeigten teilweise fertiggestellten Halbleitervorrichtung, nachdem der Schritt zur thermischen Diffusion beendet wurde. Bei diesem Schritt zur thermischen Diffusion werden die Störstellen, die durch die ersten Öffnungen 52A und die zweiten Öffnungen 54A hindurch in das Substrat 10 implantiert wurden, thermisch diffundiert, um einen ersten Störstellenbereich 12 bzw. einen zweiten Störstellenbereich 14 auszubilden. Ferner werden die Störstellen, die durch die dritten Öffnungen 54B und 54C in das Substrat 10 implantiert wurden, thermisch diffundiert, um Schutzringe 16a und 16b auszubilden. Folglich werden in diesem Schritt zur thermischen Diffusion der erste Störstellenbereich 12, der zweite Störstellenbereich 14 und die Schutzringe 16a und 16b gleichzeitig durch einmalige Wärmebehandlung des Substrats 10 ausgebildet.
  • R soll die Menge an Störstellen darstellen, die im implantierten Bereich 62 pro Einheitsfläche im Störstellenimplantationsschritt implantiert wurden, wobei diese Menge gleich der Dosismenge ist. (Der implantierte Bereich 62 wird später diffundiert, um den zweiten Störstellenbereich 14 auszubilden.) Dann ist die Menge an Störstellen, die im Abschnitt des Substrats 10 unter dem ersten Abschnitt 52 der Maske 50 pro Einheitsfläche implantiert wurden, r1·R, wobei r1 das Öffnungsverhältnis des ersten Abschnitts 52 ist. Es sollte beachtet werden, dass dieser Abschnitt des Substrats 10 die implantierten Bereiche 60 umfasst, die später diffundiert werden, um den ersten Störstellenbereich 12 auszubilden. Das heißt, die Menge an Störstellen, die im zweiten Störstellenbereich 14 pro Einheitsfläche implantiert wurden, ist größer als die Menge an Störstellen, die im ersten Störstellenbereich 12 pro Einheitsfläche implantiert wurden. Daher weist der zweite Störstellenbereich 14 eine höhere Störstellenkonzentration auf als der erste Störstellenbereich 12 und weist im Querschnitt betrachtet eine größere Tiefe auf als der erste Störstellenbereich 12. Da im Schritt zur thermischen Diffusion die implantierten Bereiche 60 und 62 seitlich sowie vertikal diffundieren, stehen der erste Störstellenbereich 12 und der zweite Störstellenbereich 14 miteinander in Kontakt. Die Grenze zwischen dem ersten Störstellenbereich 12 und dem zweiten Störstellenbereich 14 weist eine maximale Störstellenkonzentration gleich oder geringer als jene des zweiten Störstellenbereichs 14 auf.
  • Als nächstes wird ein Kanalstopper 18 ausgebildet. 10 ist eine Querschnittsansicht eines Abschnitts der in 9 gezeigten teilweise fertiggestellten Halbleitervorrichtung, nachdem der Kanalstopper ausgebildet wurde. Insbesondere wird in diesem Schritt zuerst die Maske 50 von der Oberseite des Substrats 10 entfernt und dann wird eine strukturierte Maske 70 auf dem Substrat 10 ausgebildet. Ferner wird eine Störstelle vom n-Typ wie z. B. Phosphor in das Substrat 10 implantiert, um den Kanalstopper 18 auszubilden. Die Maske 70 wird dann nach der Vollendung der Ausbildung des Kanalstoppers 18 entfernt.
  • Ein Zwischenschicht-Isolationsfilm 28 und ein Metallfilm 80 werden dann ausgebildet. 11 ist eine Querschnittsansicht eines Abschnitts der teilweise fertiggestellten Halbleitervorrichtung, die in 10 gezeigt ist, nachdem der Zwischenschicht-Isolationsfilm 28 und der Metallfilm 80 ausgebildet wurden. Insbesondere wird in diesem Schritt zuerst ein Zwischenschicht-Isolationsfilm-Material auf dem Substrat 10 durch CVD usw. abgeschieden und dann Photolithographie und Ätzen unterzogen, um den Zwischenschicht-Isolationsfilm 28 auszubilden. Der Metallfilm 80 wird dann durch Sputtern abgeschieden. Der Metallfilm 80 ist z. B. Aluminium.
  • Als nächstes wird der Metallfilm 80 strukturiert, um eine Anodenelektrode 20 und Feldplatten 22, 24 und 26 auszubilden. Die Anodenelektrode 20 wird zumindest auf dem ersten Störstellenbereich 12 ausgebildet. 12 ist eine Querschnittsansicht eines Abschnitts der teilweise fertiggestellten Halbleitervorrichtung, die in 11 gezeigt ist, nachdem die Anode und die Feldplatten ausgebildet wurden. Insbesondere wird in diesem Schritt der Metallfilm 80 Photolithographie und Ätzen unterzogen, um eine Anodenelektrode 20 und die Feldplatten 22, 24 und 26 auszubilden. Schließlich wird ein Metallfilm auf die Seite der unteren Oberfläche des Substrats 10 gesputtert, um eine Kathodenelektrode 32 auszubilden, wobei somit die Herstellung der in 1 gezeigten Halbleitervorrichtung beendet wird.
  • Vor dem Beschreiben der Vorteile der vorliegenden Erfindung wird eine Vergleichshalbleitervorrichtung beschrieben. 13 ist eine Querschnittsansicht eines Abschnitts dieser Vergleichshalbleitervorrichtung. Die Vergleichshalbleitervorrichtung weist einen ersten Störstellenbereich 100 und einen zweiten Störstellenbereich 102 (die dem ersten Störstellenbereich 12 bzw. dem zweiten Störstellenbereich 14 der ersten Ausführungsform entsprechen) auf und ein Grenzbereich 104 mit einer höheren Störstellenkonzentration als diese Störstellenbereiche ist zwischen ihnen ausgebildet. Bei der Herstellung der Vergleichshalbleitervorrichtung werden der implantierte Bereich zum Ausbilden des ersten Störstellenbereichs 102 und jener zum Ausbilden des zweiten Störstellenbereichs 104 durch separate Schritte ausgebildet, so dass die Störstellenbereiche verschiedene Störstellenkonzentrationen aufweisen.
  • 14 umfasst 14A bis 14C, die Querschnittsansichten von Abschnitten von teilweise fertiggestellten Halbleitervorrichtungen sind, die ein Verfahren zur Herstellung des ersten Störstellenbereichs 100 und des zweiten Störstellenbereichs 102 der Vergleichshalbleitervorrichtung zeigen. Dieses Herstellungsverfahren beginnt mit dem Ausbilden eines implantierten Bereichs 112 in einem Substrat 10, wie in 14A gezeigt. Als nächstes werden Störstellen thermisch vom implantierten Bereich 112 diffundiert, um den zweiten Störstellenbereich 102 auszubilden. Ein implantierter Bereich 110 wird dann im Substrat 10 ausgebildet, wie in 14B gezeigt. Ein Abschnitt des implantierten Bereichs 110 überlappt mit einem Abschnitt des zweiten Störstellenbereichs 102, wobei ein implantierter Überlappungsbereich 114 ausgebildet wird. Wie in 14C gezeigt, werden dann Störstellen thermisch vom implantierten Bereich 110 diffundiert, um den ersten Störstellenbereich 100 und den Grenzbereich 104 auszubilden. Der Grund für das Ausbilden des Grenzbereichs 104 besteht darin, Prozessvariationen in den separaten Schritten zur Ionenimplantation und thermischen Diffusion auszugleichen, in denen der erste Störstellenbereich 100 und der zweite Störstellenbereich 102 ausgebildet werden, und dadurch sicherzustellen, dass diese Störstellenbereiche miteinander in Kontakt stehen. Es sollte beachtet werden, dass der implantierte Überlappungsbereich 114 in den Grenzbereich 104 durch einen Schritt zur thermischen Diffusion transformiert wird, wie vorstehend beschrieben.
  • Solche üblichen Halbleitervorrichtungen wurden jedoch insofern als nachteilig festgestellt, als aufgrund der Anwesenheit des Grenzbereichs 104 die Menge an Löchern, die in das Substrat 10 implantiert werden, erhöht wird und der Erholungsstrom hauptsächlich durch den Grenzbereich 104 fließt, was zu einer Verringerung des SOA der Halbleitervorrichtung führt.
  • Ein erstes Merkmal der Halbleitervorrichtung und des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß der ersten Ausführungsform besteht darin, dass die Grenze zwischen dem ersten Störstellenbereich 12 und dem zweiten Störstellenbereich 14 eine maximale Störstellenkonzentration gleich oder geringer als jene des zweiten Störstellenbereichs 14 aufweist. Dies wird mit Bezug auf 15 bis 17 beschrieben. 15 ist ein Graph, der die Störstellenkonzentration in einer gegebenen Tiefe im ersten Störstellenbereich 100, im Grenzbereich 104 und im zweiten Störstellenbereich 102 der Vergleichshalbleitervorrichtung als Funktion der seitlichen Position darstellt und auch die Störstellenkonzentration in einer gegebenen Tiefe des ersten Störstellenbereichs 12 und des zweiten Störstellenbereichs 14 der Halbleitervorrichtung der ersten Ausführungsform als Funktion der seitlichen Position darstellt. Wie gezeigt, tritt in der Vergleichshalbleitervorrichtung die maximale Störstellenkonzentration im Grenzbereich 104 auf, wohingegen in der Halbleitervorrichtung der ersten Ausführungsform die maximale Störstellenkonzentration im zweiten Störstellenbereich 14 auftritt.
  • 16 stellt unter Verwendung von Linien gleicher Konzentration Simulationsergebnisse der Störstellenkonzentration im ersten Störstellenbereich 12 und im zweiten Störstellenbereich 14 der Halbleitervorrichtung der ersten Ausführungsform dar. Ferner stellt 17 unter Verwendung von Linien gleicher Konzentration Simulationsergebnisse der Störstellenkonzentration im ersten Störstellenbereich 100, im zweiten Störstellenbereich 102 und im Grenzbereich 104 der Vergleichshalbleitervorrichtung dar. Wie gezeigt, ist ein Bereich 104a mit einer sehr hohen Störstellenkonzentration in der Vergleichshalbleitervorrichtung ausgebildet. Die Halbleitervorrichtung der ersten Ausführungsform weist andererseits keinen solchen Bereich mit hoher Störstellenkonzentration auf, da die implantierten Bereiche zum Ausbilden des ersten Störstellenbereichs 12 und des zweiten Störstellenbereichs 14 gleichzeitig durch einen Ionenimplantationsvorgang anstelle von zwei separaten Vorgängen ausgebildet werden, wodurch eine übermäßige Implantation von Löchern in das Substrat vermieden wird.
  • 18 ist eine Querschnittsansicht eines Abschnitts der Halbleitervorrichtung der ersten Ausführungsform, die den Erholungsstrom zeigt, der durch die Vorrichtung fließt. Der Erholungsstrom ist durch mit Pfeil versehene Linien in 18 dargestellt. Wie gezeigt, fließt der Erholungsstrom nicht signifikant bevorzugt durch einen speziellen Bereich, da die Halbleitervorrichtung keinen Bereich mit sehr hoher Störstellenkonzentration aufweist. Da der zweite Störstellenbereich 14, in dem der Erholungsstrom geringfügig bevorzugt fließt, eine höhere Störstellenkonzentration als der erste Störstellenbereich 12 aufweist, ist ferner der Widerstand des zweiten Störstellenbereichs 14 relativ niedrig, wodurch eine Überhitzung verhindert wird, was ansonsten zu einer Verringerung des SOA der Halbleitervorrichtung führen würde.
  • Es sollte beachtet werden, dass eine Verringerung der Störstellenkonzentration des ersten Störstellenbereichs 12, der als Anodenbereich dient, zu einer Verringerung des Erholungsstroms und daher einer Verringerung des Schaltverlusts der Halbleitervorrichtung, aber zu einer Erhöhung des stationären Verlusts der Halbleitervorrichtung führt; das heißt, es besteht ein Kompromiss zwischen dem Verringern des stationären Verlusts und dem Verringern des Schaltverlusts (oder des Erholungsstroms). Um den Erholungsstrom zu verringern, ist es folglich erwünscht, die Störstellenkonzentration des ersten Störstellenbereichs 12 zu verringern. Um die Durchschlagspannung der Halbleitervorrichtung zu verbessern, ist es ferner erwünscht, die Störstellenkonzentration des zweiten Störstellenbereichs 14 zu erhöhen. Daher weisen der erste Störstellenbereich 12 und der zweite Störstellenbereich 14 typischerweise verschiedene Störstellenkonzentrationen auf.
  • Ein zweites Merkmal der Halbleitervorrichtung und des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß der ersten Ausführungsform besteht darin, dass die Störstellenkonzentration des ersten Störstellenbereichs 12 durch Verändern des Öffnungsverhältnisses r1 des ersten Abschnitts 52 der vorstehend beschriebenen Maske 50 in Verbindung mit der Herstellung der Halbleitervorrichtung eingestellt werden kann. Das heißt, gemäß der ersten Ausführungsform ist es leicht, den ersten Störstellenbereich 12 durch Einstellen des Öffnungsverhältnisses r1 des ersten Abschnitts 52 so auszubilden, dass er eine andere Konzentration aufweist als der zweite Störstellenbereich 14. Es sollte beachtet werden, dass das Öffnungsverhältnis r1 des ersten Abschnitts 52 lediglich durch Ändern der Größe der ersten Öffnungen 52A des ersten Abschnitts 52 geändert werden kann. Daher ist es möglich, die Störstellenkonzentration des zweiten Störstellenbereichs 14 zu erhöhen und dadurch die Durchschlagspannung der Halbleitervorrichtung zu verbessern, während die Störstellenkonzentration des ersten Störstellenbereichs 12 verringert wird, um den Erholungsstrom zu verringern.
  • Ferner werden die implantierten Bereiche 60 und der implantierte Bereich 62 zum Ausbilden des ersten Störstellenbereichs 12 bzw. des zweiten Störstellenbereichs 14 auf einmal durch einen einzigen Störstellenimplantationsvorgang ausgebildet, was zu verringerten Kosten im Vergleich dazu führt, wenn diese implantierten Bereiche durch separate Ionenimplantationsvorgänge ausgebildet werden.
  • 19 ist ein Diagramm, das die Störstellenkonzentrationen in Querschnitten von Bereichen von Halbleitervorrichtungen als Funktion der Tiefe darstellt. Insbesondere stellt in 19 die Kurve a-a' die Störstellenkonzentrationsverteilung im Querschnitt des ersten Störstellenbereichs 12 der Halbleitervorrichtung der ersten Ausführungsform entlang der gestrichelten Linie a-a' von 1 dar; die Kurve b-b' stellt die Störstellenkonzentrationsverteilung im Querschnitt des zweiten Störstellenbereichs 14 der Halbleitervorrichtung der ersten Ausführungsform entlang der gestrichelten Linie b-b' von 1 dar; die Kurve c-c' stellt die Störstellenkonzentrationsverteilung im Querschnitt des ersten Störstellenbereichs 100 der Vergleichshalbleitervorrichtung entlang der gestrichelten Linie c-c' von 13 dar; und die Kurve d-d' stellt die Störstellenkonzentrationsverteilung im Querschnitt des zweiten Störstellenbereichs 102 der Vergleichshalbleitervorrichtung entlang der gestrichelten Linie d-d' von 13 dar.
  • Bei der Herstellung der Halbleitervorrichtung der ersten Ausführungsform werden der erste Störstellenbereich 12 und der zweite Störstellenbereich 14 auf einmal in einem einzigen Schritt zur thermischem Diffusion ausgebildet, wohingegen bei der Herstellung der Vergleichshalbleitervorrichtung der erste Störstellenbereich 100 und der zweite Störstellenbereich 102 in separaten Schritten zur thermischen Diffusion ausgebildet werden (nämlich durch eine thermische Niedertemperaturdiffusion bzw. eine thermische Hochtemperaturdiffusion). Folglich weist der erste Störstellenbereich 12 der Halbleitervorrichtung der ersten Ausführungsform eine andere Störstellenverteilung auf als der erste Störstellenbereich 100 der Vergleichshalbleitervorrichtung.
  • 20 ist identisch zu 19, außer dass einige Abschnitte schraffiert gezeigt sind. Insbesondere ist die Menge an Störstellen im ersten Störstellenbereich 100 der Vergleichshalbleitervorrichtung durch einen Bereich S1 mit einer nach rechts geneigten Schraffierung in 20 gezeigt. Die Menge an Störstellen im ersten Störstellenbereich 12 der Halbleitervorrichtung der ersten Ausführungsform ist durch einen Bereich S2 mit einer nach links geneigten Schraffierung in 20 gezeigt. Die Halbleitervorrichtung der ersten Ausführungsform kann so konfiguriert sein, dass in 20 der Bereich S2 in der Fläche gleich zum Bereich S1 ist, da in diesem Fall die Halbleitervorrichtung so betrachtet wird, dass sie dieselben elektrischen Eigenschaften wie die Vergleichshalbleitervorrichtung aufweist.
  • Ein drittes Merkmal der Halbleitervorrichtung und des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß der ersten Ausführungsform besteht darin, dass die Anodenelektrode 20 auf dem ersten Störstellenbereich 12 und dem zweiten Störstellenbereich 14 ausgebildet ist und mit dem Substrat 10 nicht in direktem Kontakt steht. Wenn die Anodenelektrode 20 mit dem Substrat vom n-Typ in direktem Kontakt steht, bilden sie (eine) Schottky-Sperrschicht(en), was zu einer Erhöhung der Menge an Leckstrom führt, der in der Halbleitervorrichtung fließt, wenn eine Sperrspannung an die Vorrichtung angelegt wird. 21 ist eine Querschnittsansicht eines Abschnitts einer Halbleitervorrichtung ähnlich zur Halbleitervorrichtung der ersten Ausführungsform, in der jedoch Schottky-Sperrschichten zwischen der Anodenelektrode 20 und dem Substrat 10 gebildet sind, da in dem Substrat 10 mehrere beabstandete erste Störstellenbereichs 120 anstelle des ersten Störstellenbereichs 12 ausgebildet sind.
  • Ein Verfahren zum Verringern eines Leckstroms in einer Halbleitervorrichtung (oder Diode) soll irgendwelche Schottky-Sperrschichten aus dem Entwurf der Halbleitervorrichtung beseitigen, das heißt die Halbleitervorrichtung so entwerfen, dass sie nur PN-Sperrschichten aufweist. Um dies zu erreichen, weist die Halbleitervorrichtung der ersten Ausführungsform einen breiten ersten Störstellenbereich, nämlich den ersten Störstellenbereich 12, anstelle von mehreren beabstandeten ersten Störstellenbereichen auf und die Anodenelektrode 20 erstreckt sich nur über den ersten Störstellenbereich 12 und den zweiten Störstellenbereich 14. Es sollte beachtet werden, dass, um den ersten Störstellenbereich 12 so auszubilden, dass er eine Konfiguration, wie vorstehend beschrieben, aufweist, die Breite X4 jedes Streifenabschnitts des ersten Abschnitts 52 der Maske 50, die in 6 und 7 gezeigt ist, geringer sein muss als zweimal die seitliche Diffusionslänge der Störstellen im ersten Störstellenbereich 12.
  • Bei der Herstellung der Halbleitervorrichtung der ersten Ausführungsform wird das Öffnungsverhältnis r1 des ersten Abschnitts 52 der Maske 50 so eingestellt, dass der erste Störstellenbereich 12 die gewünschte Störstellenkonzentration aufweist. Ebenso kann das Öffnungsverhältnis des zweiten Abschnitts 54 so eingestellt werden, dass der zweite Störstellenbereich 14 und die Schutzringe 16a und 16b die gewünschte Störstellenkonzentration (oder die darin implantierte gewünschte Menge an Störstellen) aufweisen.
  • In der Halbleitervorrichtung der ersten Ausführungsform kann der Leitfähigkeitstyp (falls vorhanden) jeder Komponente umgekehrt sein. Das heißt, in diesem Fall bezieht sich der Begriff ”erster Leitfähigkeitstyp” in der obigen Beschreibung auf Leitfähigkeit vom p-Typ und der Begriff ”zweiter Leitfähigkeitstyp” bezieht sich auf Leitfähigkeit vom n-Typ. Obwohl der erste Störstellenbereich 12 als Bereich vom p–-Typ beschrieben wurde (d. h. ein Bereich vom p-Typ mit niedriger Störstellenkonzentration) und der zweite Störstellenbereich 14 und die Schutzringe 16a und 16b als Bereiche vom p+-Typ beschrieben wurden (d. h. Bereiche vom p-Typ mit hoher Störstellenkonzentration), kann ferner selbstverständlich die Störstellenkonzentration von jedem diese Bereiche in Abhängigkeit von den Spezifikationen der herzustellenden Halbleitervorrichtung verändert werden.
  • Obwohl in der vorliegenden Ausführungsform die Halbleitervorrichtung zwei Schutzringe (nämlich die Schutzringe 16a und 16b) aufweist, kann die Halbleitervorrichtung selbstverständlich in anderen Ausführungsformen irgendeine geeignete Anzahl von Schutzringen aufweisen. In solchen Fällen kann der zweite Abschnitt 54 der Maske 50, die vorstehend in Verbindung mit der Herstellung der Halbleitervorrichtung beschrieben wurde, eine Anzahl von dritten Öffnungen aufweisen, die der Anzahl von auszubildenden Schutzringen entspricht. Das heißt, der zweite Abschnitt 54 kann eine beliebige geeignete Anzahl von dritten Öffnungen aufweisen. Ferner kann die die Durchschlagspannung verbessernde Struktur 16 eine RESURF-Struktur oder eine Struktur mit einer seitlichen Variationsdotierung (VLD) sein, anstatt dass sie aus den Schutzringen 16a und 16b ausgebildet ist. Es sollte beachtet werden, dass, obwohl in der vorliegenden Ausführungsform die die Durchschlagspannung verbessernde Struktur 16 zusammen mit dem ersten Störstellenbereich 12 und dem zweiten Störstellenbereich 14 im gleichen Prozessschritt ausgebildet wird, sie selbstverständlich in separaten Schritten ausgebildet werden können. Die obigen Veränderungen an der ersten Ausführungsform können auch an den nachfolgend beschriebenen Ausführungsformen durchgeführt werden.
  • Zweite Ausführungsform
  • Eine zweite Ausführungsform der vorliegenden Erfindung schafft eine Halbleitervorrichtung und ein Verfahren zur Herstellung einer Halbleitervorrichtung, die viele Merkmale mit der Halbleitervorrichtung und dem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der ersten Ausführungsform gemeinsam haben. Daher wird die folgende Beschreibung der zweiten Ausführungsform hauptsächlich auf die Unterschiede zur ersten Ausführungsform begrenzt. 22 ist eine Draufsicht der Maske 200 der zweiten Ausführungsform. Die Maske 200 weist einen ersten Abschnitt 202 und einen zweiten Abschnitt 54 auf. Der erste Abschnitt 202 weist polygonale erste Öffnungen 202A auf. Die Größe und Dichte der polygonalen ersten Öffnungen 202A können eingestellt werden, um das Öffnungsverhältnis des ersten Abschnitts 202 einzustellen. S soll die Fläche des ersten Abschnitts 202 darstellen und SA1 soll die Summe der Flächen der ersten Öffnungen 202A darstellen. Dann ist das Öffnungsverhältnis r2 des ersten Abschnitts 202 SA1/S.
  • Die ersten Öffnungen 202A können eine beliebige geeignete Form aufweisen, um die Einstellung des Öffnungsverhältnisses des ersten Abschnitts 202 zu erleichtern. Die ersten Öffnungen 202A können beispielsweise eine kreisförmige Form aufweisen oder eine Form aufweisen, so dass der erste Abschnitt 202 aus mehreren polygonalen Maskenstrukturen besteht. Es sollte beachtet werden, dass der zweite Abschnitt 54 der Maske 200 polygonale zweite Öffnungen aufweisen kann, während der erste Abschnitt 202 die polygonalen ersten Öffnungen aufweist.
  • Dritte Ausführungsform
  • Eine dritte Ausführungsform der vorliegenden Erfindung schafft eine Halbleitervorrichtung und ein Verfahren zur Herstellung einer Halbleitervorrichtung, die viele Merkmale mit der Halbleitervorrichtung und dem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der zweiten Ausführungsform gemeinsam haben. Daher wird die folgende Beschreibung der dritten Ausführungsform hauptsächlich auf die Unterschiede zur zweiten Ausführungsform begrenzt. 23 ist eine Draufsicht der Halbleitervorrichtung der dritten Ausführungsform. Wie im Fall von 3 sind die Anodenelektrode 20 usw. aus 23 wegen der Bequemlichkeit der Darstellung weggelassen. Die Halbleitervorrichtung umfasst einen ersten Störstellenbereich 210, der einen Bereich 210A mit hoher Konzentration mit einer hohen Störstellenkonzentration und einen Bereich 210B mit niedriger Konzentration mit einer niedrigeren Störstellenkonzentration als der Bereich 210A mit hoher Konzentration aufweist. Der Bereich 210B mit niedriger Konzentration ist so ausgebildet, dass er den Bereich 210A mit hoher Konzentration umgibt.
  • Ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der dritten Ausführungsform wird beschrieben. 24 ist eine Draufsicht einer Maske 220, die von diesem Herstellungsverfahren verwendet wird. Die Maske 220 weist einen ersten Abschnitt 222 und einen zweiten Abschnitt 54 auf. Der erste Abschnitt 222 ist in einer solchen Weise ausgebildet, dass sein zentraler Abschnitt (wie in Draufsicht betrachtet) ein höheres Öffnungsverhältnis als sein Umfangsabschnitt aufweist. Insbesondere weist der erste Abschnitt 222 eine Anzahl von ersten Öffnungen 222A darin auf und die Dichte der ersten Öffnungen 222A, die im zentralen Abschnitt des ersten Abschnitts 222 angeordnet sind, ist höher als die Dichte der ersten Öffnungen 222A im Umfangsabschnitt. Da der erste Störstellenbereich 210 unter Verwendung der Maske 220 ausgebildet wird, weist der zentrale Abschnitt des ersten Störstellenbereichs 210 (wie in Draufsicht betrachtet) eine höhere Störstellenkonzentration als der äußere Umfangsabschnitt des ersten Störstellenbereichs 210 (wie in Draufsicht betrachtet) auf.
  • Während der Durchlassoperation dieser Halbleitervorrichtung (oder Diode) ist die Ladungsträgerdichte im Bereich 210A mit hoher Konzentration hoch und die Ladungsträgerdichte im Bereich 210B mit niedriger Konzentration ist niedrig. Es sollte beachtet werden, dass die Ladungsträgerdichte im zweiten Störstellenbereich 14 während der Erholungsoperation hoch ist, da die Ladungsträger, die im Substrat 10 während der Durchlassoperation angesammelt wurden, während der Erholungsoperation freigegeben werden. Dies bedeutet, dass sich der zweite Störstellenbereich 14 während der Erholungsoperation aufgrund der durch den Umfangsabschnitt des ersten Störstellenbereichs 210 erzeugten Wärme aufheizen kann, wenn der Umfangsabschnitt eine hohe Störstellenkonzentration aufweist und daher ein hoher Strom durch diesen Abschnitt fließt.
  • Um zu verhindern, dass dies geschieht, ist der Bereich 210B mit niedriger Konzentration im Umfangsabschnitt des ersten Störstellenbereichs 210 ausgebildet, um die Ladungsträgerdichte in diesem Abschnitt während der Durchlassoperation der Halbleitervorrichtung zu verringern. Da der Lochstrom, der im Bereich 210B mit niedriger Konzentration fließt, während der Erholungsoperation niedrig ist, heizt sich der zweite Störstellenbereich 14 nicht auf, was zu einem verbesserten SOA der Halbleitervorrichtung führt.
  • Es sollte beachtet werden, dass, wenn die Grenze zwischen dem Bereich 210A mit hoher Konzentration und dem Bereich 210B mit niedriger Konzentration einen Abschnitt aufweist, dessen Störstellenkonzentration höher ist als jene des Bereichs 210A mit hoher Konzentration, dann der Lochstrom hauptsächlich durch diesen Abschnitt fließt. Um dies zu vermeiden, ist es erwünscht, dass die Grenze eine maximale Störstellenkonzentration gleich oder geringer als jene des Bereichs 210A mit hoher Konzentration aufweist.
  • Vierte Ausführungsform
  • Eine vierte Ausführungsform der vorliegenden Erfindung schafft eine Halbleitervorrichtung und ein Verfahren zur Herstellung einer Halbleitervorrichtung, die viele Merkmale mit der Halbleitervorrichtung und dem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der dritten Ausführungsform gemeinsam haben. Daher wird die folgende Beschreibung der vierten Ausführungsform hauptsächlich auf die Unterschiede zur dritten Ausführungsform begrenzt. 25 ist eine Draufsicht der Halbleitervorrichtung der vierten Ausführungsform. Wie im Fall von 3 sind die Anodenelektrode 20 usw. aus 25 wegen der Bequemlichkeit der Darstellung weggelassen. Die Halbleitervorrichtung umfasst einen ersten Störstellenbereich 300, der Bereiche 300A, 300B und 300C mit hoher Konzentration aufweist, und einen Bereich 300D mit niedriger Konzentration mit einer niedrigeren Störstellenkonzentration als die Bereiche 300A, 300B und 300C mit hoher Konzentration.
  • Drähte 302, 304 und 306 sind mit der Anodenelektrode 20 an Punkten direkt über den Bereichen 300A, 300B bzw. 300C mit hoher Konzentration verbunden und daran befestigt. 26 ist eine Draufsicht einer Maske 310 der vierten Ausführungsform, die verwendet wird, um die Bereiche 300A, 300B und 300C usw. mit hoher Konzentration auszubilden. Ein erster Abschnitt 312 der Maske 310 weist drei Abschnitte auf, in denen eine hohe Dichte von ersten Öffnungen 312A ausgebildet ist. Eine große Menge an Störstellen wird durch diese drei Abschnitte mit hoher Dichte in die darunterliegende Oberfläche des Substrats 10 implantiert, wodurch die Bereiche 300A, 300B und 300C mit hoher Konzentration ausgebildet werden, in die eine große Menge an Störstellen implantiert wird.
  • 27 ist eine Querschnittsansicht entlang der gestrichelten Linie XXVII-XXVII' von 25. Die Anodenelektrode 20 ist auf dem ersten Störstellenbereich 300 ausgebildet. Der Draht 304, der als externer Verbindungdraht dient, ist an einen Abschnitt der Anodenelektrode 20 gebondet. Der Bereich 300B mit hoher Konzentration ist direkt unter dem Draht 304 angeordnet. Es sollte beachtet werden, dass der Strom, der zum Draht 304 fließt, hauptsächlich durch Abschnitte der Anodenelektrode 20 und des Substrats 10, die unter dem Draht 304 liegen, fließt. Der Abschnitt des Substrats 10, der unter dem Draht 304 liegt, weist einen relativ niedrigen elektrischen Widerstand auf, da der Bereich 300B mit hoher Konzentration darin ausgebildet ist. Die gestrichelten Linien in 27 stellen den Lochstrom während der Erholungsoperation der Halbleitervorrichtung dar. Wie gezeigt, fließt das Meiste des Stroms, der zum Draht 304 fließt, durch die Abschnitte der Anodenelektrode 20 und des Substrats 10, die unter dem Draht 304 liegen. Da jedoch der Bereich 300B mit hoher Konzentration einen relativ niedrigen Widerstand aufweist, wird nur eine minimale Menge an Wärme darin erzeugt, was folglich ein Aufheizen der Halbleitervorrichtung verhindert und ihren SOA verbessert.
  • Es sollte beachtet werden, dass, wenn die Grenzen zwischen dem Bereich 300D mit niedriger Konzentration und den Bereichen 300A, 300B und 300C mit hoher Konzentration einen Abschnitt aufweisen, dessen Störstellenkonzentration höher ist als jene der Bereiche 300A, 300B und 300C mit hoher Konzentration, dann der Lochstrom hauptsächlich durch diesen Abschnitt fließt. Um dies zu vermeiden, ist es erwünscht, dass diese Grenzen eine maximale Störstellenkonzentration gleich oder geringer als jene der Bereiche 300A, 300B und 300C mit hoher Konzentration aufweisen.
  • Um die vorstehend in Verbindung mit der Halbleitervorrichtung der vierten Ausführungsform beschriebenen Vorteile zu erreichen, erfordert die vierte Ausführungsform nur, dass die Bereiche 300A, 300B und 300C mit hoher Konzentration direkt unter den Punkten ausgebildet werden, an denen die externen Verbindungsdrähte mit der Anodenelektrode 20 verbunden sind. Daher können die Drähte 302, 304 und 306 ein beliebiger geeigneter Typ von externen Verbindungsdrähten, z. B. Zuleitungen, sein. Solche Zuleitungen werden an die Anodenelektrode gelötet.
  • Fünfte Ausführungsform
  • Obwohl die Halbleitervorrichtungen der obigen Ausführungsformen Dioden sind, können die Vorteile der Erfindung selbstverständlich erhalten werden, selbst wenn die Erfindung auf IGBTs angewendet wird. 28 ist eine Querschnittsansicht eines Abschnitts einer Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung. Ein n+-Pufferbereich 402 ist auf der Seite der unteren Oberfläche des Substrats 400 dieser Halbleitervorrichtung ausgebildet. Ein dritter Störstellenbereich 404 des zweiten Leitfähigkeitstyps ist auch auf der Seite der unteren Oberfläche des Substrats 400 ausgebildet und steht mit dem n+-Pufferbereich 402 in Kontakt. Der dritte Störstellenbereich 404 fungiert als Kollektorbereich.
  • Grabengates 406 sind auf der Seite der oberen Oberfläche des Substrats 400 ausgebildet. Das Substrat 400 weist einen ersten Störstellenbereich 12 und einen zweiten Störstellenbereich 14 (die dem ersten Störstellenbereich 12 bzw. dem zweiten Störstellenbereich 14 der ersten Ausführungsform entsprechen) auf. Ein Emitterbereich 408 des ersten Leitfähigkeitstyps ist auf dem ersten Störstellenbereich 12 ausgebildet. Die Grabengates 406 durchdringen den ersten Störstellenbereich 12 und den Emitterbereich 408. Der erste Störstellenbereich 12 fungiert als Kanalbereich.
  • Der erste Störstellenbereich 12 und der zweite Störstellenbereich 14 werden im gleichen Prozessschritt in einer solchen Weise ausgebildet, dass die Grenze zwischen diesen Bereichen wie im Fall der obigen ersten bis vierten Ausführungsform eine relativ niedrige Störstellenkonzentration aufweist. 29 ist eine Querschnittsansicht eines Abschnitts eines üblichen Vergleichs-IGBT. In diesem IGBT ist ein Grenzbereich 104 zwischen einem ersten Störstellenbereich 100 und einem zweiten Störstellenbereich 102 ausgebildet und weist eine höhere Störstellenkonzentration als diese Störstellenbereiche auf.
  • Folglich kann die vorliegende Erfindung auch vorteilhaft auf IGBTs desselben Typs wie die Halbleitervorrichtung (IGBT) der fünften Ausführungsform angewendet werden, in denen der erste Störstellenbereich 12 als Kanalbereich fungiert und der dritte Störstellenbereich 404 als Kollektorbereich fungiert.
  • Sechste Ausführungsform
  • Bei der Herstellung der Halbleitervorrichtungen der obigen ersten bis fünften Ausführungsform werden der erste und der zweite Störstellenbereich auf einmal durch einen Ionenimplantationsvorgang in einer solchen Weise ausgebildet, dass die Grenze zwischen diesen Bereichen eine relativ niedrige Störstellenkonzentration aufweist. Es sollte jedoch beachtet werden, dass ein anderes Verfahren verwendet werden kann, um den ersten und den zweiten Störstellenbereich auszubilden, während die Störstellenkonzentration der Grenze zwischen diesen Bereichen minimiert wird. 30 bis 32 sind Querschnittsansichten von Abschnitten von teilweise fertiggestellten Halbleitervorrichtungen, die ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung zeigen. Dieses Herstellungsverfahren beginnt mit dem Ausbilden einer Maske 500 auf der Oberfläche eines Substrats 10 des ersten Leitfähigkeitstyps, wobei die Maske 500 eine erste Öffnung 500A aufweist, die einen zentralen Abschnitt des Substrats 10 freilegt, wie in 30 gezeigt. Als nächstes wird in den zentralen Abschnitt des Substrats 10 eine erste Störstelle vom n-Typ (oder vom ersten Leitfähigkeitstyp) unter Verwendung der Maske 500 implantiert, wodurch ein implantierter Bereich 502 ausgebildet wird.
  • Die Maske 500 wird dann entfernt. Als nächstes wird in den zentralen Abschnitt und den umgebenden äußeren Abschnitt des Substrats 10 eine zweiten Störstelle vom p-Typ (oder vom zweiten Leitfähigkeitstyp) implantiert, um einen implantierten Bereich 504 mit einer höheren Störstellenkonzentration als der implantierte Bereich 502 auszubilden. 31 ist eine Querschnittsansicht eines Abschnitts der in 30 gezeigten teilweise fertiggestellten Halbleitervorrichtung, nachdem der implantierte Bereich 504 darin ausgebildet wurde.
  • Das Verfahren geht dann zu einem Schritt zur thermischen Diffusion weiter. 32 ist eine Querschnittsansicht eines Abschnitts der in 31 gezeigten teilweise fertiggestellten Halbleitervorrichtung, nachdem der Schritt zur thermischen Diffusion beendet wurde. In diesem Schritt zur thermischen Diffusion werden die implantierten Bereiche 502 und 504 thermisch diffundiert, so dass ein erster Störstellenbereich 506 des zweiten Leitfähigkeitstyps im zentralen Abschnitt des Substrats 10 ausgebildet wird und so dass ein zweiter Störstellenbereich 508 des zweiten Leitfähigkeitstyps ausgebildet wird, der den ersten Störstellenbereich 506 seitlich umgibt und damit in Kontakt steht und der im Querschnitt betrachtet eine größere Tiefe aufweist als der erste Störstellenbereich 506. Der erste Störstellenbereich 506 fungiert als Anodenbereich und der zweite Störstellenbereich 508 fungiert als Potentialmuldenbereich. Eine die Durchschlagspannung verbessernde Struktur kann nach Bedarf im Substrat ausgebildet werden.
  • Als Ergebnis der Weise, in der der erste Störstellenbereich 506 und der zweite Störstellenbereich 508 ausgebildet werden, weist die Grenze zwischen diesen Bereichen eine maximale Störstellenkonzentration gleich oder geringer als jene des zweiten Störstellenbereichs 508 auf. Da der implantierte Bereich 502 des ersten Leitfähigkeitstyps im zentralen Abschnitt des Substrats 10 vor der Ausbildung des implantierten Bereichs 504 des zweiten Leitfähigkeitstyps ausgebildet wird, führt ferner die anschließende Ausbildung des ersten Störstellenbereichs 506 und des zweiten Störstellenbereichs 508 durch thermische Diffusion dazu, dass der erste Störstellenbereich 506 eine niedrigere Konzentration von Störstellen des zweiten Leitfähigkeitstyps aufweist als der zweite Störstellenbereich 508.
  • 33 stellt unter Verwendung von Linien gleicher Konzentration Simulationsergebnisse der Störstellenkonzentration des zweiten Leitfähigkeitstyps in der in 32 gezeigten Struktur dar. Wie gezeigt, weist die Grenze zwischen dem ersten Störstellenbereich 506 und dem zweiten Störstellenbereich 508 eine relativ niedrige Störstellenkonzentration auf. Es sollte beachtet werden, dass die Merkmale der vorstehend beschriebenen Ausführungsformen gegebenenfalls kombiniert werden können.
  • Die vorliegende Erfindung ermöglicht, dass der aktive Bereich und der Potentialmuldenbereich einer Halbleitervorrichtung in einer solchen Weise ausgebildet werden, dass die Erhöhung der Störstellenkonzentration an der Grenze zwischen diesen Bereichen verhindert wird.
  • Offensichtlich sind viele Modifikationen und Veränderungen der vorliegenden Erfindung angesichts der obigen Lehren möglich. Daher kann die Erfindung selbstverständlich innerhalb des Schutzbereichs der beigefügten Ansprüche anders als spezifisch beschrieben ausgeführt werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 07-273325 A [0002]

Claims (16)

  1. Halbleitervorrichtung, die Folgendes umfasst: ein Substrat (10) eines ersten Leitfähigkeitstyps; einen ersten Störstellenbereich (12) eines zweiten Leitfähigkeitstyps, der auf einer Seite der oberen Oberfläche des Substrats (10) ausgebildet ist; einen zweiten Störstellenbereich (14) des zweiten Leitfähigkeitstyps, der auf der Seite der oberen Oberfläche des Substrats (10) und in Kontakt mit dem ersten Störstellenbereich (12) ausgebildet ist, wobei der zweite Störstellenbereich (14) den ersten Störstellenbereich (12) seitlich umgibt und im Querschnitt betrachtet eine größere Tiefe als der erste Störstellenbereich (12) aufweist; und eine die Durchschlagspannung verbessernde Struktur (16) des zweiten Leitfähigkeitstyps, die so ausgebildet ist, dass sie den zweiten Störstellenbereich (14) seitlich umgibt; wobei eine Grenze zwischen dem ersten und dem zweiten Störstellenbereich (12, 14) eine maximale Störstellenkonzentration gleich oder geringer als jene des zweiten Störstellenbereichs (14) aufweist, und ein Strom zwischen einer oberen Oberfläche und einer unteren Oberfläche des Substrats (10) angelegt wird.
  2. Halbleitervorrichtung nach Anspruch 1, die ferner eine Elektrode (20) umfasst, die auf dem ersten Störstellenbereich (12) ausgebildet ist und die mit irgendeinem anderen Abschnitt des Substrats (10) als dem ersten Störstellenbereich (12) oder dem zweiten Störstellenbereich (14) oder beiden nicht in Kontakt steht.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der zweite Störstellenbereich (14) eine höhere Störstellenkonzentration als der erste Störstellenbereich (12) aufweist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei ein zentraler Abschnitt des ersten Störstellenbereichs (210) in Draufsicht betrachtet eine höhere Störstellenkonzentration aufweist als ein äußerer Umfangsabschnitt des ersten Störstellenbereichs (210) in Draufsicht betrachtet.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, die ferner eine Elektrode, die auf dem ersten Störstellenbereich (300) ausgebildet ist, und einen externen Verbindungsdraht (302), der an einem Abschnitt der Elektrode befestigt ist, umfasst, wobei ein Abschnitt des ersten Störstellenbereichs (300) direkt unter dem externen Verbindungsdraht eine höhere Störstellenkonzentration als irgendein anderer Abschnitt des ersten Störstellenbereichs (300) aufweist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, die ferner eine Anodenelektrode (20), die auf dem ersten Störstellenbereich (12) ausgebildet ist, und eine Kathodenelektrode (32), die auf einer Seite der unteren Oberfläche des Substrats (10) ausgebildet ist, umfasst, wobei die Halbleitervorrichtung eine Diode bildet, in der der erste Störstellenbereich (12) als Anodenbereich dient.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, die ferner einen dritten Störstellenbereich (404) des zweiten Leitfähigkeitstyps, der auf einer Seite der unteren Oberfläche des Substrats (400) ausgebildet ist, und ein Grabengate (406), das auf der Seite der oberen Oberfläche des Substrats (400) ausgebildet ist, umfasst, wobei die Halbleitervorrichtung einen IGBT bildet, in dem der erste Störstellenbereich (12) als Kanalbereich dient und der dritte Störstellenbereich (400) als Kollektorbereich dient.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei die die Durchschlagspannung verbessernde Struktur (16) ein Schutzring, eine RESURF-Struktur oder eine VLD-Struktur ist.
  9. Verfahren zur Herstellung einer Halbleitervorrichtung, das Folgendes umfasst: einen Schritt, in dem eine Maske (50) mit einem ersten Abschnitt (52) und einem zweiten Abschnitt (54) auf einer oberen Oberfläche eines Substrats (10) eines ersten Leitfähigkeitstyps ausgebildet wird, wobei der erste Abschnitt (52) erste Öffnungen (52A) aufweist und der zweite Abschnitt (54) eine ringförmige zweite Öffnung (54A) aufweist, die den ersten Abschnitt (52) umgibt; einen Schritt, in dem Störstellen eines zweiten Leitfähigkeitstyps durch die ersten Öffnungen (52A) und die zweite Öffnung (54A) hindurch in das Substrat (10) implantiert werden; und einen Schritt zur thermischen Diffusion, in dem Störstellen, die durch die ersten Öffnungen (52A) hindurch implantiert wurden, thermisch diffundiert werden, um einen ersten Störstellenbereich (12) auszubilden, während Störstellen, die durch die zweite Öffnung (54A) hindurch implantiert wurden, thermisch diffundiert werden, um einen zweiten Störstellenbereich (14) auszubilden, der den ersten Störstellenbereich (12) seitlich umgibt und damit in Kontakt steht und der im Querschnitt betrachtet eine größere Tiefe als der erste Störstellenbereich (12) aufweist, und wobei eine Grenze zwischen dem ersten und dem zweiten Störstellenbereich (12, 14) eine maximale Störstellenkonzentration gleich oder geringer als jene des zweiten Störstellenbereichs (14) aufweist.
  10. Verfahren nach Anspruch 9, wobei: der zweite Abschnitt (54) so ausgebildet wird, dass er eine dritte Öffnung (54B, 54C) aufweist, die die zweite Öffnung (54A) umgibt; und im Schritt zur thermischen Diffusion Störstellen, die in das Substrat (10) durch die dritte Öffnung (54B, 54C) implantiert wurden, thermisch diffundiert werden, um einen Schutzring (16) auszubilden.
  11. Verfahren nach Anspruch 9 oder 10, wobei die ersten Öffnungen (52A) des ersten Abschnitts (52) streifenförmig, polygonal oder kreisförmig sind oder alternativ der erste Abschnitt (52) mehrere polygonale Maskenstrukturen aufweist.
  12. Verfahren nach einem der Ansprüche 9 bis 11, wobei der erste Störstellenbereich (12) in einem zentralen Abschnitt des Substrats (10) in der Draufsicht betrachtet ausgebildet wird.
  13. Verfahren nach einem der Ansprüche 9 bis 12, wobei der erste Abschnitt (222) in einer solchen Weise ausgebildet wird, dass ein zentraler Abschnitt des ersten Abschnitts (222) in Draufsicht betrachtet ein höheres Öffnungsverhältnis aufweist als ein Umfangsabschnitt des ersten Abschnitts (222).
  14. Verfahren zur Herstellung einer Halbleitervorrichtung, das Folgendes umfasst: einen Schritt zum Ausbilden einer Maske (500) auf einer oberen Oberfläche eines Substrats (10) eines ersten Leitfähigkeitstyps, wobei die Maske (500) erste Öffnungen (500A) aufweist, die einen zentralen Abschnitt des Substrats (10) freilegen; einen Schritt zum Implantieren einer ersten Störstelle des ersten Leitfähigkeitstyps unter Verwendung der Maske (500) in den zentralen Abschnitt; einen Schritt zum Entfernen der Maske (500); einen Schritt zum Implantieren einer zweiten Störstelle eines zweiten Leitfähigkeitstyps in den zentralen Abschnitt und einen umgebenden äußeren Abschnitt des Substrats (10) in einer solchen Weise, dass die zweite Störstelle im zentralen Abschnitt und im umgebenden äußeren Abschnitt in einer höheren Konzentration vorhanden ist als die erste Störstelle im zentralen Abschnitt vorhanden ist; und einen Schritt zur thermischen Diffusion zum thermischen Diffundieren der ersten und der zweiten Störstelle, um einen ersten Störstellenbereich (506) des zweiten Leitfähigkeitstyps im zentralen Abschnitt auszubilden und einen zweiten Störstellenbereich (508) des zweiten Leitfähigkeitstyps auszubilden, der den ersten Störstellenbereich (506) seitlich umgibt und damit in Kontakt steht und der im Querschnitt betrachtet eine größere Tiefe aufweist als der erste Störstellenbereich (506), wobei eine Grenze zwischen dem ersten und dem zweiten Störstellenbereich (506, 508) eine maximale Störstellenkonzentration gleich oder geringer als jene des zweiten Störstellenbereichs (508) aufweist.
  15. Verfahren nach einem der Ansprüche 9 bis 14, das ferner einen Schritt zum Ausbilden einer Anodenelektrode (20) auf dem ersten Störstellenbereich (12) und einen Schritt zum Ausbilden einer Kathodenelektrode (32) auf einer Seite der unteren Oberfläche des Substrats (10) umfasst, wobei das Verfahren eine Diode ausbildet, in der der erste Störstellenbereich (12) als Anodenbereich dient.
  16. Verfahren nach einem der Ansprüche 9 bis 14, das ferner einen Schritt zum Ausbilden eines dritten Störstellenbereichs (404) des zweiten Leitfähigkeitstyps auf einer Seite der unteren Oberfläche des Substrats (400) und einen Schritt zum Ausbilden eines Grabengates (406) auf einer Seite der oberen Oberfläche des Substrats (400) umfasst, wobei das Verfahren einen IGBT ausbildet, in dem der erste Störstellenbereich (12) als Kanalbereich dient und der dritte Störstellenbereich (404) als Kollektorbereich dient.
DE102014209935.8A 2013-06-12 2014-05-23 Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung Ceased DE102014209935A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-123779 2013-06-12
JP2013123779A JP2014241367A (ja) 2013-06-12 2013-06-12 半導体素子、半導体素子の製造方法

Publications (1)

Publication Number Publication Date
DE102014209935A1 true DE102014209935A1 (de) 2014-12-18

Family

ID=52009950

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014209935.8A Ceased DE102014209935A1 (de) 2013-06-12 2014-05-23 Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US9219113B2 (de)
JP (1) JP2014241367A (de)
KR (1) KR20140145069A (de)
CN (1) CN104241398A (de)
DE (1) DE102014209935A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019111786A1 (de) * 2019-05-07 2020-11-12 Infineon Technologies Ag Leistungshalbleitervorrichtung und Verfahren
DE112015006951B4 (de) 2015-09-25 2022-09-08 Mitsubishi Electric Corporation Halbleitervorrichtungen

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112013007220B4 (de) * 2013-07-08 2022-12-08 Mitsubishi Electric Corporation Halbleitervorrichtung
CN103531465B (zh) * 2013-09-13 2018-04-06 上海集成电路研发中心有限公司 快恢复二极管制备方法
JP6507609B2 (ja) 2014-12-08 2019-05-08 富士電機株式会社 半導体装置
CN106489210B (zh) * 2015-01-14 2019-08-13 富士电机株式会社 半导体装置
JP6425611B2 (ja) * 2015-04-17 2018-11-21 三菱電機株式会社 半導体装置及びその製造方法
DE102015212464B4 (de) * 2015-07-03 2019-05-23 Infineon Technologies Ag Leistungshalbleiterrandstruktur und Verfahren zu deren Herstellung
JP6597102B2 (ja) 2015-09-16 2019-10-30 富士電機株式会社 半導体装置
JP6637012B2 (ja) 2016-11-10 2020-01-29 ローム株式会社 半導体装置
JP2018157040A (ja) * 2017-03-16 2018-10-04 ローム株式会社 半導体装置
WO2019043867A1 (ja) * 2017-08-31 2019-03-07 新電元工業株式会社 半導体装置
JP2019054170A (ja) 2017-09-15 2019-04-04 株式会社東芝 半導体装置
JP6865670B2 (ja) * 2017-11-22 2021-04-28 三菱電機株式会社 半導体装置およびその製造方法
JP7233256B2 (ja) * 2019-03-12 2023-03-06 三菱電機株式会社 半導体装置及び半導体装置の製造方法
JP7142606B2 (ja) * 2019-06-04 2022-09-27 三菱電機株式会社 半導体装置
CN111430307B (zh) * 2019-12-17 2021-06-25 合肥晶合集成电路股份有限公司 半导体集成器件的阱制备方法和阱注入光罩组
JP7034214B2 (ja) * 2020-06-29 2022-03-11 ローム株式会社 半導体装置
JP7401416B2 (ja) * 2020-09-11 2023-12-19 株式会社東芝 半導体装置
EP4354509A1 (de) * 2022-10-12 2024-04-17 Diodes Incorporated Leistungsdiodenvorrichtung und verfahren zur herstellung davon

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273325A (ja) 1994-03-31 1995-10-20 Fuji Electric Co Ltd プレーナ型半導体素子およびその製造方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3935587A (en) * 1974-08-14 1976-01-27 Westinghouse Electric Corporation High power, high frequency bipolar transistor with alloyed gold electrodes
JPS5936432B2 (ja) * 1980-08-25 1984-09-04 株式会社東芝 半導体装置の製造方法
GB2134705B (en) * 1983-01-28 1985-12-24 Philips Electronic Associated Semiconductor devices
EP0176778B1 (de) 1984-09-28 1991-01-16 Siemens Aktiengesellschaft Verfahren zum Herstellen eines pn-Übergangs mit hoher Durchbruchsspannung
US5241210A (en) * 1987-02-26 1993-08-31 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
JPH01270346A (ja) 1988-04-22 1989-10-27 Fuji Electric Co Ltd 半導体装置
JPH0563202A (ja) * 1991-09-02 1993-03-12 Fuji Electric Co Ltd 半導体装置
JP2570022B2 (ja) * 1991-09-20 1997-01-08 株式会社日立製作所 定電圧ダイオード及びそれを用いた電力変換装置並びに定電圧ダイオードの製造方法
JPH05110118A (ja) 1991-10-15 1993-04-30 Fuji Electric Co Ltd 半導体装置
US5387553A (en) * 1992-03-24 1995-02-07 International Business Machines Corporation Method for forming a lateral bipolar transistor with dual collector, circular symmetry and composite structure
TW218424B (de) * 1992-05-21 1994-01-01 Philips Nv
US5559044A (en) * 1992-09-21 1996-09-24 Siliconix Incorporated BiCDMOS process technology
JP2850694B2 (ja) * 1993-03-10 1999-01-27 株式会社日立製作所 高耐圧プレーナ型半導体装置
US5446302A (en) * 1993-12-14 1995-08-29 Analog Devices, Incorporated Integrated circuit with diode-connected transistor for reducing ESD damage
JPH08172057A (ja) * 1994-12-20 1996-07-02 Nissan Motor Co Ltd 半導体拡散領域形成方法
US5969400A (en) 1995-03-15 1999-10-19 Kabushiki Kaisha Toshiba High withstand voltage semiconductor device
JP3447884B2 (ja) 1995-03-15 2003-09-16 株式会社東芝 高耐圧半導体素子
KR100248115B1 (ko) * 1997-05-20 2000-03-15 김덕중 필드 플레이트를 채용한 전력용 반도체소자 및 그 제조방법
JP3545633B2 (ja) * 1999-03-11 2004-07-21 株式会社東芝 高耐圧型半導体装置及びその製造方法
JP4264316B2 (ja) * 2003-09-01 2009-05-13 株式会社豊田中央研究所 半導体装置とその製造方法
JP4469584B2 (ja) * 2003-09-12 2010-05-26 株式会社東芝 半導体装置
DE102005023668B3 (de) * 2005-05-23 2006-11-09 Infineon Technologies Ag Halbleiterbauelement mit einer Randstruktur mit Spannungsdurchbruch im linearen Bereich
JP2008244312A (ja) * 2007-03-28 2008-10-09 Sanyo Electric Co Ltd 半導体装置
JP2009004668A (ja) * 2007-06-25 2009-01-08 Toshiba Corp 半導体装置
JP2010003841A (ja) 2008-06-19 2010-01-07 Toyota Motor Corp 縦型のショットキーダイオード
US8097919B2 (en) * 2008-08-11 2012-01-17 Cree, Inc. Mesa termination structures for power semiconductor devices including mesa step buffers
EP2290691A1 (de) * 2009-08-24 2011-03-02 STmicroelectronics SA Schutzvorrichtung für einen integrierten Schaltkreis gegen elektrostatische Entladungen
US8278728B2 (en) * 2009-10-17 2012-10-02 Florida Institute Of Technology Array of concentric CMOS photodiodes for detection and de-multiplexing of spatially modulated optical channels
JP5601849B2 (ja) * 2010-02-09 2014-10-08 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5515922B2 (ja) * 2010-03-24 2014-06-11 富士電機株式会社 半導体装置
JP5582102B2 (ja) * 2010-07-01 2014-09-03 株式会社デンソー 半導体装置
KR101379162B1 (ko) * 2010-10-15 2014-03-28 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
JP5999748B2 (ja) * 2011-08-12 2016-09-28 ルネサスエレクトロニクス株式会社 パワーｍｏｓｆｅｔ、ｉｇｂｔおよびパワーダイオード
JP5783893B2 (ja) * 2011-12-16 2015-09-24 三菱電機株式会社 半導体装置
JP5640969B2 (ja) * 2011-12-26 2014-12-17 三菱電機株式会社 半導体素子
FR2987938A1 (fr) * 2012-03-12 2013-09-13 St Microelectronics Sa Dispositif electronique de protection contre les decharges electrostatiques, a structure concentrique
CN104221151B (zh) * 2012-03-16 2017-02-22 三菱电机株式会社 半导体装置及其制造方法
JP6028402B2 (ja) * 2012-06-07 2016-11-16 富士電機株式会社 半導体装置およびその製造方法
JP2014138048A (ja) * 2013-01-16 2014-07-28 Sumitomo Electric Ind Ltd 炭化珪素半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273325A (ja) 1994-03-31 1995-10-20 Fuji Electric Co Ltd プレーナ型半導体素子およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112015006951B4 (de) 2015-09-25 2022-09-08 Mitsubishi Electric Corporation Halbleitervorrichtungen
DE102019111786A1 (de) * 2019-05-07 2020-11-12 Infineon Technologies Ag Leistungshalbleitervorrichtung und Verfahren

Also Published As

Publication number Publication date
CN104241398A (zh) 2014-12-24
KR20140145069A (ko) 2014-12-22
US20140367737A1 (en) 2014-12-18
US9219113B2 (en) 2015-12-22
JP2014241367A (ja) 2014-12-25

Similar Documents

Publication Publication Date Title
DE102014209935A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112010005443B4 (de) Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung
DE102011003660B4 (de) Verfahren zum Herstellen einer Siliziumcarbidhalbleitervorrichtung
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE112013004981B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE10106006B4 (de) SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE69535441T2 (de) Verfahren zur herstellung eines mos gesteuerten bauelements mit reduzierter maskenzahl
DE102012219644B4 (de) Halbleitervorrichtung
DE10041344A1 (de) SJ-Halbleitervorrichtung
DE102010016371B4 (de) Halbleitervorrichtung
DE112015001751B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE202012013628U1 (de) Halbleiterbauteil
DE112013006438T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE112011101442T5 (de) Halbleitervorrichtung
DE102010005625A1 (de) Herstellungsverfahren einer Siliciumcarbid-Halbleitervorrichtung
WO1999023703A9 (de) Hochspannungsfeste randstruktur für halbleiterbauelemente
DE112011103469T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102010042381B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112013004846T5 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102012210053A1 (de) Halbleitervorrichtung, die einen Bipolartransistor mit isolierter Gate-Elektrode und eine Diode beinhaltet
DE102011086500A1 (de) Siliziumcarbid-Halbleitervorrichtung und deren Herstellungsverfahren
DE102012219645A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102014202856A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final