JPH05110118A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05110118A JPH05110118A JP26513191A JP26513191A JPH05110118A JP H05110118 A JPH05110118 A JP H05110118A JP 26513191 A JP26513191 A JP 26513191A JP 26513191 A JP26513191 A JP 26513191A JP H05110118 A JPH05110118 A JP H05110118A
- Authority
- JP
- Japan
- Prior art keywords
- region
- guard ring
- conductivity type
- junction
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】高速リカバリー特性のために浅い拡散領域を形
成すると、それと同時に形成されるガードリングの深さ
も浅くなるため、空乏層が表面電荷の影響を受けやすく
なって耐圧が不安定化する欠点を除く。 【構成】ガードリング３領域の深さをｐｎ接合を形成す
る拡散領域２の1.５倍以上にすることにより、空乏層が
表面から遠い部分まで広がり、表面電荷の影響を受けに
くくなるので、耐圧の高信頼性とすぐれた逆回復特性が
得られる。
成すると、それと同時に形成されるガードリングの深さ
も浅くなるため、空乏層が表面電荷の影響を受けやすく
なって耐圧が不安定化する欠点を除く。 【構成】ガードリング３領域の深さをｐｎ接合を形成す
る拡散領域２の1.５倍以上にすることにより、空乏層が
表面から遠い部分まで広がり、表面電荷の影響を受けに
くくなるので、耐圧の高信頼性とすぐれた逆回復特性が
得られる。
Description
【０００１】
【産業上の利用分野】本発明は、プレーナ構造でｐｎ接
合をとり囲んでガードリングが設けられた半導体装置に
関する。
合をとり囲んでガードリングが設けられた半導体装置に
関する。
【０００２】
【従来の技術】半導体基板の一導電型の層の一主面から
の不純物拡散により他導電型の領域を形成してｐｎ接合
を構成すると共に、高信頼性の耐圧を得るために、同時
にその領域をとり囲んで環状で他導電型のガードリング
を形成したものが知られている。図２はそのようなプレ
ーナ型ダイオードを示し、ｎ-シリコン基板１の上面側
には、選択的不純物拡散によるｐ+ アノード領域２とそ
れを囲む２段のｐ+ ガードリング３が設けられ、ｐ+ 領
域２には酸化膜４の開口部でアノード電極５が接触して
いる。また下面側にはｎ+ 層６が形成され、カソード電
極７が接触している。そのほかに端部構造としてストッ
パ電極８およびそれの接触するｐ型コンタクト領域９が
形成されている。このようなダイオードに高速リカバリ
ー特性をもたせるためには、アノード領域２は低濃度不
純物拡散でかつ浅く形成される。
の不純物拡散により他導電型の領域を形成してｐｎ接合
を構成すると共に、高信頼性の耐圧を得るために、同時
にその領域をとり囲んで環状で他導電型のガードリング
を形成したものが知られている。図２はそのようなプレ
ーナ型ダイオードを示し、ｎ-シリコン基板１の上面側
には、選択的不純物拡散によるｐ+ アノード領域２とそ
れを囲む２段のｐ+ ガードリング３が設けられ、ｐ+ 領
域２には酸化膜４の開口部でアノード電極５が接触して
いる。また下面側にはｎ+ 層６が形成され、カソード電
極７が接触している。そのほかに端部構造としてストッ
パ電極８およびそれの接触するｐ型コンタクト領域９が
形成されている。このようなダイオードに高速リカバリ
ー特性をもたせるためには、アノード領域２は低濃度不
純物拡散でかつ浅く形成される。
【０００３】
【発明が解決しようとする課題】アノード領域２を浅く
した場合、同時に形成されるガードリング３も低不純物
濃度で浅くなってしまう。ガードリングが浅くなると、
ガードリングを超えて広がる逆電圧印加時の空乏層はシ
リコン基板表面の電荷の影響を受けて安定性がなくな
る。このため、ガードリングの本数が増すことにより空
乏層の安定性をはかろうとしている。例えば耐圧600 Ｖ
のダイオードでｐ+ 領域２およびガードリング３の拡散
深さが18μｍのときはガードリングは２本であったの
が、拡散深さを６μｍに浅くしたときには４〜５本にし
なければならない。しかしガードリング３の本数を増す
ことは、素子の面積を増大させることになってコストを
高くする。また、アノード領域２およびガードリング３
の拡散深さを浅くすればするほど、表面の影響は大きく
なり、耐圧の安定性がなくなる。
した場合、同時に形成されるガードリング３も低不純物
濃度で浅くなってしまう。ガードリングが浅くなると、
ガードリングを超えて広がる逆電圧印加時の空乏層はシ
リコン基板表面の電荷の影響を受けて安定性がなくな
る。このため、ガードリングの本数が増すことにより空
乏層の安定性をはかろうとしている。例えば耐圧600 Ｖ
のダイオードでｐ+ 領域２およびガードリング３の拡散
深さが18μｍのときはガードリングは２本であったの
が、拡散深さを６μｍに浅くしたときには４〜５本にし
なければならない。しかしガードリング３の本数を増す
ことは、素子の面積を増大させることになってコストを
高くする。また、アノード領域２およびガードリング３
の拡散深さを浅くすればするほど、表面の影響は大きく
なり、耐圧の安定性がなくなる。
【０００４】本発明の目的は、上述の問題を解決し、ｐ
ｎ接合を構成する領域の拡散深さを浅くしても高い耐圧
でかつ耐圧の安定性のある半導体装置を提供することに
ある。
ｎ接合を構成する領域の拡散深さを浅くしても高い耐圧
でかつ耐圧の安定性のある半導体装置を提供することに
ある。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、第一導電型の半導体層の表面層内に選
択的に第二導電型の領域を設けてなるｐｎ接合を有し、
その領域の外側を間隔をおいて囲む一つまたは複数の第
二導電型のガードリング領域が前記半導体層の表面層内
に選択的に形成される半導体装置において、ガードリン
グ領域の深さがｐｎ接合を形成する第二導電型領域の深
さの1.５倍以上であるものとする。また、ｐｎ接合を形
成する第二導電型領域の外周部の環状部分がガードリン
グ領域と同じ深さにされることも有効である。そして、
ガードリング領域の表面不純物濃度がｐｎ接合を形成す
る第二導電型領域の表面不純物濃度より高いことが有効
である。
めに、本発明は、第一導電型の半導体層の表面層内に選
択的に第二導電型の領域を設けてなるｐｎ接合を有し、
その領域の外側を間隔をおいて囲む一つまたは複数の第
二導電型のガードリング領域が前記半導体層の表面層内
に選択的に形成される半導体装置において、ガードリン
グ領域の深さがｐｎ接合を形成する第二導電型領域の深
さの1.５倍以上であるものとする。また、ｐｎ接合を形
成する第二導電型領域の外周部の環状部分がガードリン
グ領域と同じ深さにされることも有効である。そして、
ガードリング領域の表面不純物濃度がｐｎ接合を形成す
る第二導電型領域の表面不純物濃度より高いことが有効
である。
【０００６】
【作用】ｐｎ接合形成のための領域を高リカバリー特性
を得るために浅くしても、ガードリング領域の深さを1.
５倍以上に深くすれば、空乏層が表面の影響を受けない
ため、ガードリングの本数を増やす必要がなく、耐圧の
安定性が得られる。
を得るために浅くしても、ガードリング領域の深さを1.
５倍以上に深くすれば、空乏層が表面の影響を受けない
ため、ガードリングの本数を増やす必要がなく、耐圧の
安定性が得られる。
【０００７】
【実施例】図１は本発明の一実施例のプレーナ型ダイオ
ードを示し、図２と共通の部分には同一の符号が付され
ている。図より明らかなように、ｐ+ガードリング３は
ｐ + 領域２より深くされている。このダイオードは次の
ようにして作製された。まず、ガードリングを酸化膜を
選択エッチングして形成したマスクを用いての表面不純
物濃度１×1018／cm3 以上での深い選択拡散で15μｍ以
上の深さに形成する。また、やはり酸化膜をマスクとし
ての表面不純物濃度１×1017／cm3 以下での選択拡散
で、ｐ+ アノード領域２を10μｍ以下の深さに形成す
る。この場合、アノード領域２の縁とガードリング３と
の間隔およびガードリング３相互間の間隔を、逆耐圧20
Ｖの際の空乏層幅に入るような約５μｍないし逆耐圧50
Ｖの際の空乏層幅に入るような15μｍにすることが必要
である。これにより従来400 μｍを必要としたガードリ
ング部の幅を200 μｍに半減することができた。なお、
ｐ+領域２、３の形成をイオン注入で行うときは、イオ
ン注入のドーズ量を変え、熱拡散を同時に行えばよい。
ードを示し、図２と共通の部分には同一の符号が付され
ている。図より明らかなように、ｐ+ガードリング３は
ｐ + 領域２より深くされている。このダイオードは次の
ようにして作製された。まず、ガードリングを酸化膜を
選択エッチングして形成したマスクを用いての表面不純
物濃度１×1018／cm3 以上での深い選択拡散で15μｍ以
上の深さに形成する。また、やはり酸化膜をマスクとし
ての表面不純物濃度１×1017／cm3 以下での選択拡散
で、ｐ+ アノード領域２を10μｍ以下の深さに形成す
る。この場合、アノード領域２の縁とガードリング３と
の間隔およびガードリング３相互間の間隔を、逆耐圧20
Ｖの際の空乏層幅に入るような約５μｍないし逆耐圧50
Ｖの際の空乏層幅に入るような15μｍにすることが必要
である。これにより従来400 μｍを必要としたガードリ
ング部の幅を200 μｍに半減することができた。なお、
ｐ+領域２、３の形成をイオン注入で行うときは、イオ
ン注入のドーズ量を変え、熱拡散を同時に行えばよい。
【０００８】図３は別の実施例を示し、ｐ+ アノード領
域２の外周部21にガードリング３形成と同時に高表面不
純物濃度で15μｍ以上の深い拡散を行ったものである。
この深い環状ｐ+ 領域21の幅はせいぜい10〜30μｍで、
これによってｐ+ 領域２の周縁から空乏層が表面より遠
い部分まで広がり、安定した耐圧を得ることができる。
これにより、耐圧1200Ｖのプレーナ型ダイオードにおい
て、従来８本必要であったガードリングを２本、ｐ+ 領
域21を含めて３本にまで減らすことができ、半導体素体
の小型化が可能になった。
域２の外周部21にガードリング３形成と同時に高表面不
純物濃度で15μｍ以上の深い拡散を行ったものである。
この深い環状ｐ+ 領域21の幅はせいぜい10〜30μｍで、
これによってｐ+ 領域２の周縁から空乏層が表面より遠
い部分まで広がり、安定した耐圧を得ることができる。
これにより、耐圧1200Ｖのプレーナ型ダイオードにおい
て、従来８本必要であったガードリングを２本、ｐ+ 領
域21を含めて３本にまで減らすことができ、半導体素体
の小型化が可能になった。
【０００９】
【発明の効果】本発明によれば、高リカバリー特性のた
めにｐｎ接合の一方の領域を浅くした場合にも、その領
域と同じ導電型のガードリングを深くすることによって
ｐｎ接合への逆電圧印加時の空乏層を表面より遠くまで
広がるようにし、耐圧を安定化することができるので、
すぐれた逆回復特性と耐圧の高信頼性の双方を備えた半
導体装置を得ることができた。同時に半導体素体の小型
化も可能となり、コストも低減できる。
めにｐｎ接合の一方の領域を浅くした場合にも、その領
域と同じ導電型のガードリングを深くすることによって
ｐｎ接合への逆電圧印加時の空乏層を表面より遠くまで
広がるようにし、耐圧を安定化することができるので、
すぐれた逆回復特性と耐圧の高信頼性の双方を備えた半
導体装置を得ることができた。同時に半導体素体の小型
化も可能となり、コストも低減できる。
【図１】本発明の一実施例のプレーナ型ダイオードの断
面図
面図
【図２】従来のプレーナ型ダイオードの断面図
【図３】本発明の別の実施例のプレーナ型ダイオードの
断面図
断面図
１ ｎ- 基板 ２ ｐ+ アノード領域 ３ ｐ+ ガードリング ５ アノード電極 ６ ｎ+ 層 ７ カソード電極
Claims (3)
- 【請求項１】第一導電型の半導体層の表面層内に選択的
に第二導電型の領域を設けてなるｐｎ接合を有し、その
領域の外側を間隔をおいて囲む一つまたは複数の第二導
電型のガードリング領域が前記半導体層の表面層内に選
択的に形成されるものにおいて、ガードリング領域の深
さがｐｎ接合を形成する第二導電型領域の深さの1.５倍
以上あることを特徴とする半導体装置。 - 【請求項２】ｐｎ接合を形成する第二導電型領域外周部
の環状部分がガードリング領域と同じ深さである請求項
１記載の半導体装置。 - 【請求項３】ガードリング領域の表面不純物濃度がｐｎ
接合を形成する第二導電型領域の表面不純物濃度より高
い請求項１あるいは２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26513191A JPH05110118A (ja) | 1991-10-15 | 1991-10-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26513191A JPH05110118A (ja) | 1991-10-15 | 1991-10-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05110118A true JPH05110118A (ja) | 1993-04-30 |
Family
ID=17413053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26513191A Pending JPH05110118A (ja) | 1991-10-15 | 1991-10-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05110118A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9219113B2 (en) | 2013-06-12 | 2015-12-22 | Mitsubishi Electric Corporation | Semiconductor device having breakdown voltage enhancement structure |
-
1991
- 1991-10-15 JP JP26513191A patent/JPH05110118A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9219113B2 (en) | 2013-06-12 | 2015-12-22 | Mitsubishi Electric Corporation | Semiconductor device having breakdown voltage enhancement structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1037160A (en) | Semiconductor device having at least one pn junction and channel stopper surrounded by a protective conducting layer | |
| US5994754A (en) | Semiconductor device | |
| KR20000064647A (ko) | 반도체 디바이스 | |
| US5043779A (en) | Metal oxide semiconductor device with well region | |
| JPH03219678A (ja) | 半導体装置 | |
| US5077590A (en) | High voltage semiconductor device | |
| CN110603645B (zh) | 半导体装置 | |
| US4450469A (en) | Mesa type semiconductor device with guard ring | |
| US6563169B1 (en) | Semiconductor device with high withstand voltage and a drain layer having a highly conductive region connectable to a diffused source layer by an inverted layer | |
| US6060763A (en) | Semiconductor device and method for producing same | |
| JP2808871B2 (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JPH05110118A (ja) | 半導体装置 | |
| JP3297087B2 (ja) | 高耐圧半導体装置 | |
| US6838745B1 (en) | Semiconductor device having a separation structure for high withstand voltage | |
| JPH07249737A (ja) | プレーナ型半導体装置およびその製造方法 | |
| JPH02142184A (ja) | 半導体装置及びその製造方法 | |
| JPH09283646A (ja) | 半導体集積回路 | |
| JP3257225B2 (ja) | プレーナ型半導体素子およびその製造方法 | |
| JP3329376B2 (ja) | 半導体装置 | |
| KR100415189B1 (ko) | 전계제한환을 가지는 바이폴라트랜지스터 | |
| JPH02184081A (ja) | 半導体集積回路 | |
| JP3149483B2 (ja) | プレーナ型半導体整流素子 | |
| KR100218543B1 (ko) | 바이폴라 트랜지스터 | |
| JP2521745Y2 (ja) | フォトサイリスタ | |
| JP3249834B2 (ja) | 半導体装置 |