CN1898751A - 用于确定参考电压的方法、电路和系统 - Google Patents

用于确定参考电压的方法、电路和系统 Download PDF

Info

Publication number
CN1898751A
CN1898751A CNA2004800389921A CN200480038992A CN1898751A CN 1898751 A CN1898751 A CN 1898751A CN A2004800389921 A CNA2004800389921 A CN A2004800389921A CN 200480038992 A CN200480038992 A CN 200480038992A CN 1898751 A CN1898751 A CN 1898751A
Authority
CN
China
Prior art keywords
group
unit
voltage
reference voltage
datum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800389921A
Other languages
English (en)
Inventor
盖伊·科亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spansion Israel Ltd
Original Assignee
Spansion Israel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion Israel Ltd filed Critical Spansion Israel Ltd
Publication of CN1898751A publication Critical patent/CN1898751A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5634—Reference cells

Abstract

本发明是一种用于确定参考电压的方法、电路和系统。本发明的一些实施例涉及用于建立一组将用于操作(例如读取)NVM块或阵列中的单元的操作参考单元的系统、方法和电路。作为本发明的一部分，可以使用两组或多组测试参考单元中的每一个来读取NVM块或阵列中的单元的至少一个子集，其中每一组测试参考单元可以产生或者提供至少稍微偏离于每一个其他测试参考单元组的参考电压。对于用于读取NVM块的至少一个子集的每一组测试参考单元，可以计算或者确定读取误差率。可以选择与相对低的读取误差率相关的一组测试参考单元作为将用于操作(例如读取)NVM块或阵列中的所述单元子集之外的其他单元的操作参考单元组。在另一实施例中，所选择的测试参考单元组可以用于建立操作参考单元组，其具有基本上等于所选择的测试组的参考电压的参考电压。

Description

用于确定参考电压的方法、电路和系统
发明领域
本发明一般涉及非易失性存储器(“NVM”)单元领域。更具体而言，本发明涉及用于选择一个或多个参考单元的参考电压以便读取存储器单元阵列内的一个或多个存储单元的方法和系统。
发明背景
NVM单元一般采用一个或多个参考结构或单元来操作(例如，编程、读取和擦除)。一个或多个参考结构或单元中的每一个可以与正在工作的存储单元进行比较，以便确定正在工作的存储单元的条件或状态。众所周知，NVM单元的状态可以由其阈值电压来定义和确定，该阈值电压是单元开始导通电流的电压。NVM单元的阈值电压电平通常与储存在单元的电荷储存区中的电荷量有关。不同的阈值电压范围与NVM单元的不同状态相关。图1A是示出在二进制NVM单元的两种状态(即被擦除和被编程)之间的边界以及这两种状态之间的缓冲区域的曲线。
一般情况下，为了确定NVM单元是否处于特定状态，例如，擦除、编程或在多电平单元(“MLC”)的多个可能编程状态中的一个状态下编程，将该单元的阈值电平与参考结构或单元的电压进行比较，所述参考结构或单元的阈值电平被设置在或者公知为处于与正在测试的特定状态相关的电压电平上。将NVM单元的阈值电压与参考单元的阈值电压进行比较通常是使用读出放大器或类似电路来完成的。用于比较NVM的阈值电压与一个或多个参考单元或结构的阈值电压以便确定NVM的单元状态的各种技术是公知的，并且可适用于本发明。目前已知的或将来可以想到的用于将参考单元或结构的阈值电压电平与NVM单元的阈值电压进行比较的任何方法或电路都可适用于本发明。
当将NVM单元编程为所希望的状态时，在每个编程脉冲之后，NVM单元的阈值可以与具有参考阈值的参考单元进行比较，所述参考阈值被设置在定义为“编程验证”电平的电压电平。具有设置在定义为用于给定状态的“编程验证”电平的电压电平的阈值电压的参考单元可以与正在编程(即，充电)的单元的阈值电压进行比较，以便确定正在编程的单元的电荷储存区或区域是否已经被充分充电，以便将该单元设置为在所希望的状态下可以被认为是“编程”的条件下。
当读取NVM单元时，为了确定它是否处于特定状态，可以将该单元的阈值电压与具有被定义为用于特定状态的“读取”电平的参考阈值电压的参考单元的阈值电压进行比较。“读取”电平通常设置为低于“编程验证”电平并高于擦除验证电平，以便补偿在工作期间可能发生的电压漂移。如果单元的Vt高于读取参考的Vt，则将该单元的逻辑状态定义为“0”；如果比它低，则定义为“1”。
在MLC中，两个或多个编程电平可以同时存在于同一单元中，如图1B所示。在读取MLC单元以便确定该单元处于多个逻辑状态中的哪个状态的情况下，必须使用至少两个读取参考单元。在读取操作期间，必须确定MLC单元的阈值处于由两个或多个阈值电压限制的三个或多个区域中的一个区域中，其中所述两个或多个阈值电压是由读取参考单元定义的。这如图1B所示。限定MLC中的给定状态的电压阈值边界通常远小于二进制NVM单元的电压阈值边界。现在参考的图1B示出了MLC的四个不同的阈值电压区域，其中每个区域与MLC的编程状态之一或与MLC的擦除状态相关。由于在MLC中，潜在阈值电压的相当固定的范围(例如3伏到9伏)需要分成几个子范围或区域，因此MLC中的每个子范围或区域的尺寸通常小于二进制NVM单元的区域，该二进制单元只需要两个电压阈值区域，如图1A所示。
NVM单元的电压阈值很少保持固定。阈值电压漂移是可能导致存储单元的阈值电压产生大变化的现象。这些变化可能是由于从单元的电荷储存区泄漏电荷、温度变化以及由于来自相邻NVM单元的工作的干扰引起的。现在参考的图2是示出由于漂移引起的与示例的MLC的两个编程状态相关的阈值电压(Vt)变化作为时间的函数、对于10个周期和1000个周期的曲线。如该曲线所示，电压漂移可能在许多单元上发生，并且可能在这些单元上以相关的图形发生。还知道漂移的幅度和方向取决于NVM经历编程和擦除周期的次数以及MLC的编程电平。还知道单元中的偏移(Vt)可以是在向上或向下的方向上。
存储单元的阈值电压的变化可能导致状态的错误读取，并且还可能导致存储阵列中的数据破坏。电压漂移在MLC单元中尤其有问题，在MLC单元中与每个编程状态相关的Vt区域或子范围相对小于典型的二进制单元的Vt区域或子范围。
为了减少由于NVM阵列的单元的阈值电压中的漂移引起的数据损失和数据破坏，应该补偿NVM阵列中的单元的阈值电压漂移。对于给定的NVM阵列，希望提供一个或一组参考单元，其参考阈值电压从定义的验证阈值电平偏移一定值，该值涉及待读取的NVM单元所经历的实际电压漂移。完全应当理解，需要一种确定一组参考电压电平的有效和可靠的方法，这些参考电压电平可适应NVM阵列的单元以及具有确定的参考电压的已建立的参考单元的阈值电压的变化。
发明内容
本发明是一种用于确定参考电压的方法、电路和系统。本发明的一些实施例涉及用于建立将被用于操作(例如读取)NVM块或阵列中的单元的一组操作参考单元的系统、方法和电路。作为本发明的一部分，可以使用两组或更多组测试参考单元中的每一个来读取NVM块或阵列的单元中的至少一个子集，其中每组测试参考单元可产生或提供至少稍微偏离每个其它组测试参考单元的参考电压。对于用于读取NVM块的至少一个子集的每组测试参考单元，可以计算或确定读取误差率。可以选择与相对低的读取误差率相关的一组测试参考单元作为将用于操作(例如读取)NVM块或阵列中的该单元子集之外的其它单元的操作参考单元组。在另一实施例中，所选择的测试参考单元组可用于建立操作的参考单元组，其具有基本上等于所选的测试组的参考电压。
附图简述
在本说明书的结论部分中特别指出和明确申明了作为本发明的主题。但是，通过结合附图来阅读以下非限制性的详细说明可以更好地理解本发明的构造和操作方法，以及其目的、特征和优点，在附图中：
图1A是与二进制NVM单元的不同状态相关的不同阈值电压的曲线图，其中可看见编程验证和读取验证阈值电平；
图1B是各自与多电平单元(MLC)的不同编程状态的边界相关的不同阈值电压的曲线图；
图2是示出由于Vt漂移而产生的与示例的多电平单元(MLC)的每个编程状态相关的阈值电压(Vt)的测量变化作为时间的函数、对于10个周期和对于1000个周期的曲线；
图3是根据本发明的一些实施例选择将在操作NVM块或阵列时使用的一组参考单元的方法的流程图；
图4是根据本发明一些实施例的支持图3的方法的一种实施方式的NVM阵列的一种可能结构的方框图；和
图5是用于建立和使用一组操作参考单元的NVM阵列的一种可能结构的方框图，其中所述一组操作参考单元具有基本上等于被选测试组的参考电压的参考电压。
应该了解，为了这些非限制性说明的简洁和清楚，图中所示的元件不必按比例绘制。例如，为了清楚起见，可以将有些元件的尺寸相对于其它元件进行放大。此外，应该理解，在图中可以重复参考标记，以表示相应或相似的元件。
发明的详细说明
在下面的详细说明中，为了提供本发明的全面理解，阐述了很多具体的细节。然而，本领域普通技术人员应该理解，本发明可以在没有这些具体细节的情况下实施。在其他情况下，为了避免使本发明不明确，不详细介绍公知的方法和过程。
本发明是一种用于确定参考电压的方法、电路和系统。本发明的一些实施例涉及用于建立将用于操作(例如读取)NVM块或阵列中的单元的一组操作参考单元。作为本发明的一部分，NVM块或阵列的单元中的至少一个子集可以使用两组或多组测试参考单元中的每一个来读取，其中每组测试参考单元可产生或提供至少稍微偏离每一个其它组测试参考单元的参考电压。对于用于读取NVM块的至少一个子集的每组测试参考单元，可以计算或确定读取误差率。与相对低的读取误差率相关的一组测试参考单元可以被选择作为用于在NVM块或阵列中操作(例如读取)该单元子集之外的其它单元的一组操作参考单元。在另一实施例中，所选择的测试参考单元组可用于建立(例如编程)操作的参考单元组，其具有基本上等于所选的测试组的参考电压。
现在参照图3，其是根据本发明一些实施例的选择将要在操作NVM块或阵列时使用的一组参考单元的方法步骤的流程图。作为本发明的一些实施例的一部分，对于给定的具有相关误差检测特征和与N组测试参考单元相关的NVM块或阵列，可以将组计数器“n”初始设置为1(方框310)。接着，从第一组开始的第n组测试参考单元可用于读取NVM块的至少一个子集(方框320)。
在方框320读取的数据可以用于确定与第n组测试参考单元相关的读取误差率(方框330)。根据本发明的一些实施例，NVM块的所述至少一个子集可以是NVM块的预定部分或段，其中源数据连同在编程期间得到的额外误差检测数据/代码一起被储存在NVM单元上。读取误差率可以使用各种误差率采样和/或误差检测技术来确定，例如校验位、校验和(check sum)、CRC和各种其它技术。目前已知的或者将来可以想到的任何误差检测编码和/或评估技术都可适用于本发明。
一旦使用第n组测试参考单元对于NVM块的所述至少一个子集计算或确定了误差率之后，就可以记录与第n组测试参考单元相关的误差率(方框340)。然后可以将计数器“n”加1(方框350)，并且可以检查计数器，看看新的“n”是否等于N+1，一个大于测试参考单元组的总数的值(方框360)。在新的“n”小于(不等于)N+1的情况下，可以重复执行方框320-360，并因此可以确定和记录与使用每个测试参考单元组来读取NVM块的至少一个子集相关的误差率。
一旦计数器“n”等于N+1，并且已经确定了与每个测试组相关的误差率，则可以选择与相对低的(例如，最低的)读取误差率相关的参考测试单元组(方框370)。所选择的参考单元组可以用于操作NVM块或阵列上的单元(方框380)，或者可以用于建立一个操作的参考单元组，其参考阈值电压基本上对应于所选择的组的参考阈值电压(方框390)，使得所建立的操作组可以用于操作NVM阵列中的单元。
上面以建立将要在操作NVM块或阵列时使用的一组操作参考单元的方法的一个实施例为例进行了说明。应该理解的是，本发明的其它实施例也可以偏离上面的说明。所选的测试可用作操作参考组，可用于选择或编程操作组，或者可以用于调节一组可调节参考结构上的参考电平。此外，本发明的方法可以以各种实施方式来实现，包括目前已知的或将来可以想到的硬件和/或软件模块。下面将参照图4介绍根据本发明的一些实施例的建立将要在操作NVM块或阵列的单元时使用的一组操作参考单元的方法的可能实施方式的一个例子。
现在参照图4，其是结合NVM阵列400展示的一种可能实施方式的方框图。作为本发明一些实施例的一部分，用于操作NVM块或阵列400的电路401可包括控制器410、可控电压源412、读出放大器414和两组或多组测试参考单元432、434和436。每组测试参考单元432、434和436可包括两个或多个测试参考单元。每组测试参考单元432、434和436可具有至少稍微偏离每一个其它测试参考单元组的参考电压。例如，每组测试参考单元(例如432)可以是增量偏离的，使得每组可以与稍微高于与前一组测试参考单元(不包括第一组)相关的相应系列的阈值电压的一系列阈值电压相关。作为另一例子，如果第一组测试参考单元包括具有参考电压的单元；单元1＝4.2V，单元2＝5.2V，单元3＝6.2V，则第二组可包括具有参考电压偏移量的单元，使得：单元1＝4.3V，单元2＝5.3V，单元3＝6.3V，等等。
在所示的实施例中，控制器410可实现计数器“n”(未示出)。然而，也可使用任何其它结构，包括但不限于：与众不同的计数器模块。控制器410可以被构成为控制可控电压源412和读出放大器414的操作。根据本发明的一些实施例，例如图3所示的实施例，控制器410开始可以将参考测试组计数器“n”设置为1。接着，控制器410可以操作可控电压源412，并使用第n组测试参考单元(最初为第一组432)来读取NVM块或阵列的单元402的至少一个子集。作为本发明的一些实施例的一部分，控制器410可指示电压源412将增加的电压脉冲施加于子集区域402中的每个存储单元并且施加于来自第n组测试参考单元(例如432)的一个或多个测试参考单元。可以例如使用读出放大器414将子集区域402中的每个存储单元的阈值电压与第n组测试参考单元(例如432)中的一个或多个测试参考单元的阈值电压进行比较。通过将这些单元的阈值电压与来自第n组测试参考单元的参考单元的阈值电压进行比较，可以读取或确定单元402的子集中的每个单元的状态。用于比较存储单元的阈值电压与一个或多个参考单元和/或结构的阈值电压以便确定存储单元的状态的各种其它技术是公知的，并且可以根据本发明的其它实施例来实施。
控制器410可以接收从子集区域402中的NVM单元读取的数据。控制器410可以处理这些数据，并且可以确定与用于读取子集区域402中的存储单元的第n组测试参考单元相关的读取误差率。读取误差率可以使用各种误差率采样和/或误差检测技术来确定，例如，校验位、校验和、CRC和各种其它技术。NVM块400的子集区域402和/或任何其它元件和/或补充电路401，包括需要的任何附加元件，可以被构成为支持选择的误差率采样和/或误差检测技术。在所示的实施例中，子集区域402可包括支持奇偶校验检查误差检测的一个或多个奇偶校验位(标记为Pn)。控制器410可以被构成为处理从子集区域402读取的数据并根据奇偶校验检查误差检测来确定读取误差率。在本发明的另一实施例中，可以包括分开的误差编码和检测电路(未示出)。
一旦计算完，控制器410可在内部或在指定的误差率表416中记录每一组测试参考单元或结构的读取误差率，该误差率表可以是NVM块或阵列的一部分。读取误差率可以以如下方式进行记录：保持每个记录的读取误差率与用于产生它的一组测试参考单元相关。
在为第n组测试参考单元建立读取误差率之后，可以指示计数器使‘n’增加“1”。可以参考控制器410，以检查‘n’的新值是否已经超过测试参考单元组的总数。如果是，则可以由控制器410中断确定和记录与每个测试参考单元组相关的读取误差率的过程。换言之，确定和记录读取误差率的过程可以为N组测试参考单元中的每一组(例如432、434和436)重复进行。
然后控制器410可以从记录的读取误差率中选择相对低(例如最低)的读取误差率。与所选的相对低的读取误差率相关的一组测试参考单元可以被选择作为将要在操作NVM块或阵列400的单元时使用的一组操作参考单元。根据本发明的一个任选实施例，控制器410还可以确定与所选的测试组相关的一组参考电压，所述被选的测试组与所选的相对低的读取误差率相关。这组参考电压还可以被记录在例如误差率表416中。可以储存这组参考电压，从而保持被储存的这组参考电压与所选的测试参考单元组(例如432)的相关性。
根据本发明的一些实施例，在控制器410确定所产生的一个以上的读取误差率是最低的情况下，其中每个读取误差率与不同的测试参考单元组相关，例如，当两个或多个相等的读取误差率同样都是最低时，可能需要附加处理来确定哪一组更可能提供较低的读取误差率。例如，为这两组或多组测试参考单元中的每一组产生且记录读取误差率的过程可以根据不同的标准或在NVM块的附加子集上重复进行。或者，可以任意选择最低读取误差率中的一个。
作为本发明的另外实施例的一部分，从多组测试参考单元(例如432、434和436)中选择被预期提供相对低的读取误差率的一组就足够了。在这种情况下，例如，在如上所述使用每一组测试参考单元读取NVM块的至少一个子集，并且产生与使用的组相关的读取误差率之后，可以检查读取误差率。在读取误差率低于预定阈值的情况下，可以选择和记录与该读取误差率相关的这组测试参考单元，并且在检查所有的测试组之前，可以中断产生和记录读取误差率的过程。根据本发明的又一些实施例，在产生的读取误差率都不低于预定阈值的情况下，可以根据上述讨论内容来选择最低误差率。
在本发明的另一实施例中，所选的测试参考单元组可用于建立具有基本上等于所选的测试组的参考电压的操作参考单元组。
现在参见图5，其是用于建立和使用具有基本上等于所选的测试组的参考电压的一组操作参考单元的NVM阵列的一种可能结构的示意图。图5所示的补充电路401可以基本上与图4所示的相似，并且可以以相似的方式工作，并附加了一组全局参考单元520和偏移电路510。
初始地，补充电路401和NVM块400可以被操作来确定与所述两组或多组测试参考单元432、434和436中的每一组相关的读取误差率，并且选择这两组或多组测试参考单元432、434和436中与相对低(例如最低)读取误差率相关的一组。接着，所选的这组测试参考单元可以用于确定该组全局参考单元520中的一个或多个全局参考单元的偏移值。偏移值可以直接地或者经过控制器410输入到偏移电路510。单独的或者与可控电压源412结合的偏移电路510可以适于使来自这组全局参考单元510的全局参考单元的一个或多个参考电压偏移。在一个实施例中，偏移电路510可以构成为使全局参考单元的参考电压偏移，使得全局参考组520中的参考单元的参考电压可以基本上等于所选的测试组中的相应的参考单元。
在本发明的另一实施例中，可以通过控制器410获得与所选的测试组相关的一组参考电压。如上所述，这组参考电压可以记录在例如误差率表416中。在这种情况下，通过从表416简单地恢复相关数据就可以获得这组参考电压数据。控制器410可以指示偏移电路510根据这组参考电压来使这组全局参考单元520中的一个或多个参考单元的阈值电压偏移。在本发明的又一实施例中，控制器410可以指示偏移电路510使这组全局参考单元510中的一个或多个全局参考单元的参考电压偏移，使得这组全局参考单元510的阈值电压可以基本上等于所选的测试组的阈值电压。
根据本发明的另一些实施例，偏移电路510和这组全局参考单元520可以用一排(bank)参考单元(未示出)来代替。这排参考单元可以包括两个或多个参考单元，这排中的每个参考单元相对于这排中的其它参考单元是增加地偏移。例如，这排中的每个参考单元可具有稍微高于前一参考单元(不包括第一参考单元)的阈值电压的阈值电压。
根据本发明的一些实施例，一旦进行了选择，则所选的这组测试参考单元可以用于确定这排参考单元中的哪个参考单元将被用于建立一个操作参考单元组。从这排参考单元选择的参考单元组可以被选择成使得从这排选择的组可具有基本上等于所选的测试组的参考电压的参考电压。因此，从这排选择的这组参考单元可以提供一组具有基本上等于所选的测试组的参考电压的参考电压的操作参考单元。这组操作参考单元可以用于操作NVM阵列。
尽管这里已经说明和介绍了本发明的某些特征，但是对于本领域普通技术人员来说可以想到很多修改、替换、变化和等价物。因此，应该理解，所附权利要求书旨在覆盖落入本发明的实质范围内的所有这些修改和变化。

Claims (35)

1、一种从一组可能的参考电平选择参考电平的方法，包括：
使用所述可能的参考电平中的每一个来从存储区域中读取一组单元；
为所述可能的参考电平中的每一个确定与所述单元组的读取相关的读取误差率；并且
从所述可能的参考电平组中选择读取误差率相对低的参考电平。
2、如权利要求1的方法，其中所述选择包括从所述可能的参考电平组中选出导致最低读取误差率的参考电平。
3、如权利要求1的方法，其中所述选择包括从所述可能的参考电平组中选出导致低于预定阈值的读取误差率的参考电平。
4、如权利要求1的方法，其中来自所述可能的参考电平组中的每一个参考电平稍微不同于所述组中其它参考电压中的每一个。
5、如权利要求4的方法，其中所述可能的参考电平组包括递增变化的参考电平。
6、如权利要求4的方法，其中所述可能的参考电平组包括以恒定的增量增加的参考电平。
7、如权利要求4的方法，其中所述可能的参考电平组包括以变化的增量递增变化的参考电平。
8、如权利要求1的方法，还包括为所述存储状态的每一个验证电平重复所述使用、确定和选择中的每一个。
9、如权利要求6的方法，还包括为所述存储区域的每一个状态使用不同的一组可能的参考电平。
10、如权利要求6的方法，还包括为所述存储区域的每一个状态同时使用不同的一组可能的参考电平。
11、如权利要求1的方法，还包括为一个或多个存储单元的每一个电荷存储区重复所述使用、确定和选择中的每一个。
12、如权利要求8的方法，其中所述重复包括为一个或多个NROM存储单元的每一个电荷存储区重复所述使用、确定和选择中的每一个。
13、一种基于选择的参考电压来建立参考单元的方法，包括：
确定与一组可能的参考电压中的每一个可能的参考电压相关的读取误差率；
从所述可能的参考电压组中选择导致相对低的读取误差率的参考电压；并且
基于所述选择的参考电压来建立参考单元。
14、如权利要求13的方法，其中所述建立包括：
计算所述选择的参考电压和来自一排参考单元的多个参考单元中的每一个之间的相关值；以及
从所述一排参考单元中选择具有相对高的相关值的参考单元。
15、如权利要求14的方法，其中所述选择包括所述一排参考单元中选出具有最高的相关值的参考单元。
16、如权利要求14的方法，其中所述相关值代表所述参考电压和所述参考单元中的每一个的阈值电压之间的相关性。
17、如权利要求16的方法，其中所述参考单元中的每一个被配置成具有稍微不同的阈值电压。
18、如权利要求17的方法，其中所述参考单元中的每一个的阈值电压是递增变化的。
19、如权利要求14的方法，其中可以为多电平单元的每一个状态重复所述确定、所述选择和所述建立。
20、如权利要求13的方法，其中可以为多电平单元的每一个状态同时进行所述确定、所述选择和所述建立。
21、如权利要求19的方法，其中对于所述确定、所述选择和所述建立的每一次重复使用截然不同的一组参考电压。
22、如权利要求13的方法，其中所述建立包括调整偏移电路，使得与偏移值结合的该参考单元的有效栅电压可以基本等于所述选择的参考电压。
23、如权利要求21的方法，其中所述调整包括：
接收将与所述选择的参考电压相关的输入信号；
处理所述输入信号，以确定与所述选择的参考电压相关的偏移值；以及
根据所述偏移值来偏移将要施加到该参考单元的栅电压。
24、如权利要求23的方法，其中所述处理包括计算所述偏移值，以指示所述偏移电路使输入的栅电压偏移所述偏移值，使得将要施加到所述参考单元的该有效栅电压基本上等于所述参考单元的参考电压。
25、如权利要求24的方法，其中所述偏移包括使基本上等于所述选择的参考电压的输入栅电压偏移，使得所述有效栅电压基本上等于所述参考单元的阈值电压。
26、如权利要求13的方法，其中所述建立包括对所述参考单元进行编程，使得该参考单元的阈值电压基本上等于所述选择的参考电压。
27、如权利要求26的方法，其中所述编程包括将所述选择的参考电压编程到所述参考单元中。
28、如权利要求27的方法，其中所述编程包括将一组预先选择的编程值中的一个编程到所述参考单元中。
29、一种根据选择的参考电压来操作存储阵列的方法，包括：
确定与一组可能的参考电压中的一个或多个可能的参考电压相关的读取误差率；
从所述可能的参考电压组中选择导致相对低的误差率的参考电压；
基于所述选择的参考电压来建立参考单元；并且
使用所述建立的参考单元来操作所述存储阵列。
30、如权利要求29的方法，其中所述操作包括使用所述建立的存储单元来读取所述存储阵列中的至少一个存储单元。
31、如权利要求29的方法，其中从该组可能的参考电压选择参考电压是在为所有可能的参考电压组确定读取误差率之前完成的。
32、如权利要求31的方法，其中选择与预先限定的阈值以下的误差率相关的第一参考电压。
33、如权利要求29的方法，其中操作的单元选自由氮化物只读存储器(“NROM”)、NROM多电平单元(“MLC”)、浮栅MLC、和双电荷储存NROM、以及双储存区NROM MLC构成的组。
34、如权利要求29的方法，还包括紧靠着所述存储单元存储误差检测率。
35、如权利要求29的方法，还包括紧靠着所述存储单元存储所选择的参考值。
CNA2004800389921A 2003-10-29 2004-10-27 用于确定参考电压的方法、电路和系统 Pending CN1898751A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/695,448 2003-10-29
US10/695,448 US6963505B2 (en) 2002-10-29 2003-10-29 Method circuit and system for determining a reference voltage

Publications (1)

Publication Number Publication Date
CN1898751A true CN1898751A (zh) 2007-01-17

Family

ID=34522796

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800389921A Pending CN1898751A (zh) 2003-10-29 2004-10-27 用于确定参考电压的方法、电路和系统

Country Status (6)

Country Link
US (1) US6963505B2 (zh)
EP (1) EP1685571A4 (zh)
JP (1) JP2007512639A (zh)
CN (1) CN1898751A (zh)
TW (1) TWI363350B (zh)
WO (1) WO2005041107A2 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101458965B (zh) * 2007-12-13 2011-09-28 旺宏电子股份有限公司 电源开通阶段读取非易失性存储器的方法
CN102347084A (zh) * 2010-08-03 2012-02-08 北京兆易创新科技有限公司 参考单元阈值电压的调整方法、装置和测试系统
CN102543196A (zh) * 2010-12-14 2012-07-04 群联电子股份有限公司 数据读取方法、存储器储存装置及其控制器
CN103140894A (zh) * 2010-08-17 2013-06-05 技术研究及发展基金公司 在非易失性存储器（nvm）单元中减轻单元间耦合效应
CN104681098A (zh) * 2013-11-27 2015-06-03 北京兆易创新科技股份有限公司 一种非易失性存储器的修复方法
CN104681099A (zh) * 2013-11-27 2015-06-03 北京兆易创新科技股份有限公司 一种非易失性存储器的修复方法
CN104681096A (zh) * 2013-11-27 2015-06-03 北京兆易创新科技股份有限公司 一种非易失性存储器的修复方法
CN105247616A (zh) * 2013-01-09 2016-01-13 赛普拉斯半导体公司 用于存储设备的可编程且灵活的参考单元选择方法
CN110335636A (zh) * 2019-07-05 2019-10-15 中国科学院上海微系统与信息技术研究所 相变存储器的多级存储读写方法及系统
CN110998735A (zh) * 2017-08-04 2020-04-10 美光科技公司 具有读取电平校准的存储器装置
US11361833B2 (en) 2018-08-13 2022-06-14 Micron Technology, Inc. Offset memory component automatic calibration (autocal) error recovery for a memory subsystem

Families Citing this family (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657332A (en) 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
US7012835B2 (en) 2003-10-03 2006-03-14 Sandisk Corporation Flash memory data correction and scrub techniques
US6980455B2 (en) * 2004-02-03 2005-12-27 Hewlett-Packard Development Company, L.P. Remote sensed pre-amplifier for cross-point arrays
US7280405B2 (en) * 2004-12-14 2007-10-09 Tower Semiconductor Ltd. Integrator-based current sensing circuit for reading memory cells
US7339826B2 (en) * 2005-04-11 2008-03-04 Saifun Semiconductors Ltd. Threshold voltage shift in NROM cells
JP4660353B2 (ja) * 2005-11-01 2011-03-30 株式会社東芝 記憶媒体再生装置
US7352627B2 (en) * 2006-01-03 2008-04-01 Saifon Semiconductors Ltd. Method, system, and circuit for operating a non-volatile memory array
US7742339B2 (en) * 2006-01-10 2010-06-22 Saifun Semiconductors Ltd. Rd algorithm improvement for NROM technology
WO2007132453A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Distortion estimation and cancellation in memory devices
WO2007132457A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Combined distortion estimation and error correction coding for memory devices
WO2007132452A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Reducing programming error in memory devices
WO2007132456A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Memory device with adaptive capacity
US7511646B2 (en) * 2006-05-15 2009-03-31 Apple Inc. Use of 8-bit or higher A/D for NAND cell value
US7639531B2 (en) * 2006-05-15 2009-12-29 Apple Inc. Dynamic cell bit resolution
US7551486B2 (en) * 2006-05-15 2009-06-23 Apple Inc. Iterative memory cell charging based on reference cell value
US7568135B2 (en) * 2006-05-15 2009-07-28 Apple Inc. Use of alternative value in cell detection
US7639542B2 (en) * 2006-05-15 2009-12-29 Apple Inc. Maintenance operations for multi-level data storage cells
US7911834B2 (en) * 2006-05-15 2011-03-22 Apple Inc. Analog interface for a flash memory die
US7701797B2 (en) * 2006-05-15 2010-04-20 Apple Inc. Two levels of voltage regulation supplied for logic and data programming voltage of a memory device
US7613043B2 (en) * 2006-05-15 2009-11-03 Apple Inc. Shifting reference values to account for voltage sag
US8000134B2 (en) 2006-05-15 2011-08-16 Apple Inc. Off-die charge pump that supplies multiple flash devices
US7852690B2 (en) * 2006-05-15 2010-12-14 Apple Inc. Multi-chip package for a flash memory
US7606084B2 (en) * 2006-06-19 2009-10-20 Sandisk Corporation Programming differently sized margins and sensing with compensations at select states for improved read operations in non-volatile memory
WO2007149678A2 (en) * 2006-06-19 2007-12-27 Sandisk Corporation Programming defferently sized margins and sensing with compensations at select states for improved read operations in non-volatile memory
US7352628B2 (en) * 2006-06-19 2008-04-01 Sandisk Corporation Systems for programming differently sized margins and sensing with compensations at select states for improved read operations in a non-volatile memory
JP4945187B2 (ja) * 2006-07-31 2012-06-06 株式会社東芝 半導体記憶装置
US8060806B2 (en) 2006-08-27 2011-11-15 Anobit Technologies Ltd. Estimation of non-linear distortion in memory devices
WO2008039692A2 (en) * 2006-09-27 2008-04-03 Sandisk Corporation Memory with cell population distribution assisted read margining
US7886204B2 (en) 2006-09-27 2011-02-08 Sandisk Corporation Methods of cell population distribution assisted read margining
US7716538B2 (en) 2006-09-27 2010-05-11 Sandisk Corporation Memory with cell population distribution assisted read margining
JP5177991B2 (ja) * 2006-10-25 2013-04-10 株式会社東芝 不揮発性半導体記憶装置
CN101601094B (zh) 2006-10-30 2013-03-27 苹果公司 使用多个门限读取存储单元的方法
WO2008053472A2 (en) 2006-10-30 2008-05-08 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
US7924648B2 (en) 2006-11-28 2011-04-12 Anobit Technologies Ltd. Memory power and performance management
US8151163B2 (en) 2006-12-03 2012-04-03 Anobit Technologies Ltd. Automatic defect management in memory devices
US7900102B2 (en) 2006-12-17 2011-03-01 Anobit Technologies Ltd. High-speed programming of memory devices
US7593263B2 (en) 2006-12-17 2009-09-22 Anobit Technologies Ltd. Memory device with reduced reading latency
KR100799018B1 (ko) * 2006-12-27 2008-01-28 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 자기 보상 방법
US8151166B2 (en) 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
US7751240B2 (en) 2007-01-24 2010-07-06 Anobit Technologies Ltd. Memory device with negative thresholds
US20080192544A1 (en) * 2007-02-13 2008-08-14 Amit Berman Error correction coding techniques for non-volatile memory
KR100865830B1 (ko) * 2007-02-22 2008-10-28 주식회사 하이닉스반도체 메모리 소자의 독출 방법
US8369141B2 (en) 2007-03-12 2013-02-05 Apple Inc. Adaptive estimation of memory cell read thresholds
US7573773B2 (en) * 2007-03-28 2009-08-11 Sandisk Corporation Flash memory with data refresh triggered by controlled scrub data reads
KR100907218B1 (ko) * 2007-03-28 2009-07-10 삼성전자주식회사 읽기 레벨 제어 장치 및 그 방법
US7477547B2 (en) * 2007-03-28 2009-01-13 Sandisk Corporation Flash memory refresh techniques triggered by controlled scrub data reads
US8001320B2 (en) 2007-04-22 2011-08-16 Anobit Technologies Ltd. Command interface for memory devices
US7903468B2 (en) * 2007-04-23 2011-03-08 Ramot At Telaviv University Ltd. Adaptive dynamic reading of flash memories
US8429493B2 (en) 2007-05-12 2013-04-23 Apple Inc. Memory device with internal signap processing unit
US8234545B2 (en) 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
US7925936B1 (en) 2007-07-13 2011-04-12 Anobit Technologies Ltd. Memory device with non-uniform programming levels
US8259497B2 (en) 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
US7773413B2 (en) 2007-10-08 2010-08-10 Anobit Technologies Ltd. Reliable data storage in analog memory cells in the presence of temperature variations
KR101403429B1 (ko) * 2007-10-09 2014-06-03 삼성전자주식회사 멀티 비트 프로그래밍 장치 및 방법
US8527819B2 (en) 2007-10-19 2013-09-03 Apple Inc. Data storage in analog memory cell arrays having erase failures
US8000141B1 (en) 2007-10-19 2011-08-16 Anobit Technologies Ltd. Compensation for voltage drifts in analog memory cells
US8068360B2 (en) 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
KR101509836B1 (ko) 2007-11-13 2015-04-06 애플 인크. 멀티 유닛 메모리 디바이스에서의 메모리 유닛의 최적화된 선택
US7945825B2 (en) * 2007-11-25 2011-05-17 Spansion Isreal, Ltd Recovery while programming non-volatile memory (NVM)
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US8209588B2 (en) 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
US8456905B2 (en) 2007-12-16 2013-06-04 Apple Inc. Efficient data storage in multi-plane memory devices
US8085586B2 (en) 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
KR101436505B1 (ko) * 2008-01-03 2014-09-02 삼성전자주식회사 메모리 장치
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US7924587B2 (en) 2008-02-21 2011-04-12 Anobit Technologies Ltd. Programming of analog memory cells using a single programming pulse per state transition
US7864573B2 (en) 2008-02-24 2011-01-04 Anobit Technologies Ltd. Programming analog memory cells for reduced variance after retention
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
US8059457B2 (en) 2008-03-18 2011-11-15 Anobit Technologies Ltd. Memory device with multiple-accuracy read commands
US7924613B1 (en) 2008-08-05 2011-04-12 Anobit Technologies Ltd. Data storage in analog memory cells with protection against programming interruption
US7995388B1 (en) 2008-08-05 2011-08-09 Anobit Technologies Ltd. Data storage using modified voltages
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8000135B1 (en) 2008-09-14 2011-08-16 Anobit Technologies Ltd. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8713330B1 (en) 2008-10-30 2014-04-29 Apple Inc. Data scrambling in memory devices
US8208304B2 (en) 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US8397131B1 (en) 2008-12-31 2013-03-12 Apple Inc. Efficient readout schemes for analog memory cell devices
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
US8351263B2 (en) * 2009-05-12 2013-01-08 Infinite Memory Ltd. Method circuit and system for operating an array of non-volatile memory (“NVM”) cells and a corresponding NVM device
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
JP2011054248A (ja) 2009-09-02 2011-03-17 Toshiba Corp 参照電流生成回路
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
JP2010055746A (ja) * 2009-12-07 2010-03-11 Toshiba Corp 記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8677203B1 (en) 2010-01-11 2014-03-18 Apple Inc. Redundant data storage schemes for multi-die memory systems
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
KR20120011642A (ko) * 2010-07-29 2012-02-08 삼성전자주식회사 기준 셀을 포함하는 불휘발성 메모리 장치 및 그것의 기준 전류 설정 방법
US8767459B1 (en) 2010-07-31 2014-07-01 Apple Inc. Data storage in analog memory cells across word lines using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
US8687421B2 (en) 2011-11-21 2014-04-01 Sandisk Technologies Inc. Scrub techniques for use with dynamic read
KR101625000B1 (ko) * 2012-03-29 2016-05-27 인텔 코포레이션 메모리 셀을 위한 적응적 판독 기준 이동
US9208022B2 (en) * 2012-03-29 2015-12-08 Intel Corporation Techniques for adaptive moving read references for memory cell read error recovery
US20140052897A1 (en) * 2012-08-17 2014-02-20 Seagate Technology Llc Dynamic formation of garbage collection units in a memory
JP5781047B2 (ja) * 2012-10-17 2015-09-16 株式会社東芝 記憶媒体
KR20140052695A (ko) 2012-10-25 2014-05-07 삼성전자주식회사 양방향 리드 스킴을 갖는 자기 메모리 장치
US9230689B2 (en) 2014-03-17 2016-01-05 Sandisk Technologies Inc. Finding read disturbs on non-volatile memories
US9607703B2 (en) 2014-09-08 2017-03-28 Kabushiki Kaisha Toshiba Memory system
US9552171B2 (en) 2014-10-29 2017-01-24 Sandisk Technologies Llc Read scrub with adaptive counter management
US9978456B2 (en) 2014-11-17 2018-05-22 Sandisk Technologies Llc Techniques for reducing read disturb in partially written blocks of non-volatile memory
US9349479B1 (en) 2014-11-18 2016-05-24 Sandisk Technologies Inc. Boundary word line operation in nonvolatile memory
KR102262909B1 (ko) * 2014-12-18 2021-06-10 에스케이하이닉스 주식회사 메모리 시스템 동작 방법
US9449700B2 (en) 2015-02-13 2016-09-20 Sandisk Technologies Llc Boundary word line search and open block read methods with reduced read disturb
US9653154B2 (en) 2015-09-21 2017-05-16 Sandisk Technologies Llc Write abort detection for multi-state memories
US10658047B1 (en) 2018-10-31 2020-05-19 Micron Technology, Inc. Implementing sticky read using error control success rate associated with a memory sub-system
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory

Family Cites Families (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4342102A (en) 1980-06-18 1982-07-27 Signetics Corporation Semiconductor memory array
US4389705A (en) 1981-08-21 1983-06-21 Mostek Corporation Semiconductor memory circuit with depletion data transfer transistor
US4388705A (en) 1981-10-01 1983-06-14 Mostek Corporation Semiconductor memory circuit
US4527257A (en) 1982-08-25 1985-07-02 Westinghouse Electric Corp. Common memory gate non-volatile transistor memory
US4667217A (en) 1985-04-19 1987-05-19 Ncr Corporation Two bit vertically/horizontally integrated memory cell
US5268870A (en) 1988-06-08 1993-12-07 Eliyahou Harari Flash EEPROM system and intelligent programming and erasing methods therefor
US5172338B1 (en) 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
US5027321A (en) 1989-11-21 1991-06-25 Intel Corporation Apparatus and method for improved reading/programming of virtual ground EPROM arrays
EP0461904A3 (en) 1990-06-14 1992-09-09 Creative Integrated Systems, Inc. An improved semiconductor read-only vlsi memory
KR920006991A (ko) 1990-09-25 1992-04-28 김광호 반도체메모리 장치의 고전압발생회로
JP2987193B2 (ja) 1990-11-20 1999-12-06 富士通株式会社 半導体記憶装置
US6002614A (en) 1991-02-08 1999-12-14 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
US5218569A (en) 1991-02-08 1993-06-08 Banks Gerald J Electrically alterable non-volatile memory with n-bits per memory cell
US5142496A (en) 1991-06-03 1992-08-25 Advanced Micro Devices, Inc. Method for measuring VT 's less than zero without applying negative voltages
JP3202042B2 (ja) * 1991-07-29 2001-08-27 株式会社日立製作所 半導体記憶装置
US5245572A (en) 1991-07-30 1993-09-14 Intel Corporation Floating gate nonvolatile memory with reading while writing capability
JP2965415B2 (ja) 1991-08-27 1999-10-18 松下電器産業株式会社 半導体記憶装置
US5305262A (en) 1991-09-11 1994-04-19 Kawasaki Steel Corporation Semiconductor integrated circuit
JP3358663B2 (ja) 1991-10-25 2002-12-24 ローム株式会社 半導体記憶装置およびその記憶情報読出方法
JP2564067B2 (ja) 1992-01-09 1996-12-18 株式会社東芝 センス回路を有する読み出し出力回路
US6222762B1 (en) 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
JPH05290584A (ja) 1992-04-08 1993-11-05 Nec Corp 半導体記憶装置
JPH05325600A (ja) * 1992-05-20 1993-12-10 Nec Ic Microcomput Syst Ltd 半導体読み出し専用メモリ
US5657332A (en) * 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
US5289412A (en) 1992-06-19 1994-02-22 Intel Corporation High-speed bias-stabilized current-mirror referencing circuit for non-volatile memories
US5450341A (en) 1992-08-31 1995-09-12 Nippon Steel Corporation Non-volatile semiconductor memory device having memory cells, each for at least three different data writable thereinto selectively and a method of using the same
US5450354A (en) 1992-08-31 1995-09-12 Nippon Steel Corporation Non-volatile semiconductor memory device detachable deterioration of memory cells
US5412238A (en) 1992-09-08 1995-05-02 National Semiconductor Corporation Source-coupling, split-gate, virtual ground flash EEPROM array
US5418743A (en) 1992-12-07 1995-05-23 Nippon Steel Corporation Method of writing into non-volatile semiconductor memory
US5335198A (en) 1993-05-06 1994-08-02 Advanced Micro Devices, Inc. Flash EEPROM array with high endurance
US5463586A (en) 1993-05-28 1995-10-31 Macronix International Co., Ltd. Erase and program verification circuit for non-volatile memory
US5477499A (en) 1993-10-13 1995-12-19 Advanced Micro Devices, Inc. Memory architecture for a three volt flash EEPROM
US5828601A (en) * 1993-12-01 1998-10-27 Advanced Micro Devices, Inc. Programmed reference
JP3076185B2 (ja) 1993-12-07 2000-08-14 日本電気株式会社 半導体メモリ装置及びその検査方法
DE69424771T2 (de) 1994-03-22 2000-10-26 St Microelectronics Srl Anordnung zum Lesen einer Speicherzellenmatrix
US5568085A (en) 1994-05-16 1996-10-22 Waferscale Integration Inc. Unit for stabilizing voltage on a capacitive node
US5508968A (en) 1994-08-12 1996-04-16 International Business Machines Corporation Dynamic random access memory persistent page implemented as processor register sets
US5822256A (en) 1994-09-06 1998-10-13 Intel Corporation Method and circuitry for usage of partially functional nonvolatile memory
US5583808A (en) 1994-09-16 1996-12-10 National Semiconductor Corporation EPROM array segmented for high performance and method for controlling same
US5694356A (en) 1994-11-02 1997-12-02 Invoice Technology, Inc. High resolution analog storage EPROM and flash EPROM
JP3531081B2 (ja) * 1994-11-30 2004-05-24 富士通株式会社 半導体装置およびその製造方法、ならびにそれを利用したベリファイ方法
US5537358A (en) 1994-12-06 1996-07-16 National Semiconductor Corporation Flash memory having adaptive sensing and method
US6353554B1 (en) 1995-02-27 2002-03-05 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
DE69524572T2 (de) 1995-04-28 2002-08-22 St Microelectronics Srl Leseverstärkerschaltung für Halbleiterspeicheranordnungen
KR100187656B1 (ko) 1995-05-16 1999-06-01 김주용 플래쉬 이이피롬 셀의 제조방법 및 그 프로그램 방법
WO1997002605A1 (en) 1995-07-03 1997-01-23 Jeewika Chandanie Ranaweera Method of fabricating a fast programming flash e2prom cell
DE69514790T2 (de) 1995-07-14 2000-08-03 St Microelectronics Srl Verfahren zur Einstellung der Schwellspannung einer Referenzspeicherzelle
US5633603A (en) 1995-12-26 1997-05-27 Hyundai Electronics Industries Co., Ltd. Data output buffer using pass transistors biased with a reference voltage and a precharged data input
US5748534A (en) 1996-03-26 1998-05-05 Invox Technology Feedback loop for reading threshold voltage
US5777923A (en) 1996-06-17 1998-07-07 Aplus Integrated Circuits, Inc. Flash memory read/write controller
US5712815A (en) 1996-04-22 1998-01-27 Advanced Micro Devices, Inc. Multiple bits per-cell flash EEPROM capable of concurrently programming and verifying memory cells and reference cells
US5847441A (en) 1996-05-10 1998-12-08 Micron Technology, Inc. Semiconductor junction antifuse circuit
US5886927A (en) 1996-06-11 1999-03-23 Nkk Corporation Nonvolatile memory device with verify function
DE69702256T2 (de) 1996-06-24 2001-01-18 Advanced Micro Devices Inc Verfahren für einen merhfachen, bits pro zelle flash eeprom, speicher mit seitenprogrammierungsmodus und leseverfahren
KR100265574B1 (ko) 1996-06-29 2000-09-15 김영환 반도체 메모리장치의 감지증폭기
US5787484A (en) 1996-08-08 1998-07-28 Micron Technology, Inc. System and method which compares data preread from memory cells to data to be written to the cells
US5812456A (en) 1996-10-01 1998-09-22 Microchip Technology Incorporated Switched ground read for EPROM memory array
US5717632A (en) 1996-11-27 1998-02-10 Advanced Micro Devices, Inc. Apparatus and method for multiple-level storage in non-volatile memories
JP3532725B2 (ja) 1997-02-27 2004-05-31 株式会社東芝 半導体集積回路
JP3920415B2 (ja) 1997-03-31 2007-05-30 三洋電機株式会社 不揮発性半導体メモリ装置
US6252799B1 (en) 1997-04-11 2001-06-26 Programmable Silicon Solutions Device with embedded flash and EEPROM memories
US5805500A (en) * 1997-06-18 1998-09-08 Sgs-Thomson Microelectronics S.R.L. Circuit and method for generating a read reference signal for nonvolatile memory cells
JP3189740B2 (ja) 1997-06-20 2001-07-16 日本電気株式会社 不揮発性半導体メモリのデータ修復方法
JP3039458B2 (ja) 1997-07-07 2000-05-08 日本電気株式会社 不揮発性半導体メモリ
IL125604A (en) 1997-07-30 2004-03-28 Saifun Semiconductors Ltd Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US5940332A (en) 1997-11-13 1999-08-17 Stmicroelectronics, Inc. Programmed memory with improved speed and power consumption
US5867429A (en) 1997-11-19 1999-02-02 Sandisk Corporation High density non-volatile flash memory without adverse effects of electric field coupling between adjacent floating gates
US5949728A (en) 1997-12-12 1999-09-07 Scenix Semiconductor, Inc. High speed, noise immune, single ended sensing scheme for non-volatile memories
US5946258A (en) 1998-03-16 1999-08-31 Intel Corporation Pump supply self regulation for flash memory cell pair reference circuit
JP3999900B2 (ja) 1998-09-10 2007-10-31 株式会社東芝 不揮発性半導体メモリ
EP0987715B1 (en) 1998-09-15 2005-02-09 STMicroelectronics S.r.l. Method for maintaining the memory of non-volatile memory cells
US6044019A (en) * 1998-10-23 2000-03-28 Sandisk Corporation Non-volatile memory with improved sensing and method therefor
US6108240A (en) 1999-02-04 2000-08-22 Tower Semiconductor Ltd. Implementation of EEPROM using intermediate gate voltage to avoid disturb conditions
US6134156A (en) 1999-02-04 2000-10-17 Saifun Semiconductors Ltd. Method for initiating a retrieval procedure in virtual ground arrays
US6128226A (en) 1999-02-04 2000-10-03 Saifun Semiconductors Ltd. Method and apparatus for operating with a close to ground signal
US6147904A (en) 1999-02-04 2000-11-14 Tower Semiconductor Ltd. Redundancy method and structure for 2-bit non-volatile memory cells
US6233180B1 (en) 1999-02-04 2001-05-15 Saifun Semiconductors Ltd. Device for determining the validity of word line conditions and for delaying data sensing operation
US6044022A (en) 1999-02-26 2000-03-28 Tower Semiconductor Ltd. Programmable configuration for EEPROMS including 2-bit non-volatile memory cell arrays
JP3843191B2 (ja) * 1999-03-23 2006-11-08 サンディスク コーポレイション 多状態ｅｅｐｒｏｍの読み書き回路
US6084794A (en) 1999-05-28 2000-07-04 Winbond Electronics Corp. High speed flat-cell mask ROM structure with select lines
US6469935B2 (en) 1999-08-05 2002-10-22 Halo Lsi Design & Device Technology, Inc. Array architecture nonvolatile memory and its operation methods
JP3912937B2 (ja) 1999-08-10 2007-05-09 スパンション インク 非導電性のチャージトラップゲートを利用した多ビット不揮発性メモリ
JP3348432B2 (ja) 1999-09-14 2002-11-20 日本電気株式会社 半導体装置および半導体記憶装置
US6392916B1 (en) * 1999-10-01 2002-05-21 Samsung Electronics Co., Ltd. Circuit for providing an adjustable reference voltage for long-life ferroelectric random access memory device
US6331950B1 (en) 1999-10-19 2001-12-18 Fujitsu Limited Write protect input implementation for a simultaneous operation flash memory device
US6201737B1 (en) 2000-01-28 2001-03-13 Advanced Micro Devices, Inc. Apparatus and method to characterize the threshold distribution in an NROM virtual ground array
US6185143B1 (en) 2000-02-04 2001-02-06 Hewlett-Packard Company Magnetic random access memory (MRAM) device including differential sense amplifiers
US6205056B1 (en) 2000-03-14 2001-03-20 Advanced Micro Devices, Inc. Automated reference cell trimming verify
US6240040B1 (en) 2000-03-15 2001-05-29 Advanced Micro Devices, Inc. Multiple bank simultaneous operation for a flash memory
JP4579493B2 (ja) * 2000-08-03 2010-11-10 スパンション エルエルシー 不揮発性半導体記憶装置及びデータ読出し方法
US6538922B1 (en) * 2000-09-27 2003-03-25 Sandisk Corporation Writable tracking cells
JP2002184190A (ja) 2000-12-11 2002-06-28 Toshiba Corp 不揮発性半導体記憶装置
US6614692B2 (en) 2001-01-18 2003-09-02 Saifun Semiconductors Ltd. EEPROM array and method for operation thereof
JP4467815B2 (ja) 2001-02-26 2010-05-26 富士通マイクロエレクトロニクス株式会社 不揮発性半導体メモリの読み出し動作方法および不揮発性半導体メモリ
US6351415B1 (en) 2001-03-28 2002-02-26 Tower Semiconductor Ltd. Symmetrical non-volatile memory array architecture without neighbor effect
US6535434B2 (en) 2001-04-05 2003-03-18 Saifun Semiconductors Ltd. Architecture and scheme for a non-strobed read sequence
JP2002319287A (ja) 2001-04-20 2002-10-31 Fujitsu Ltd 不揮発性半導体メモリ
US6636440B2 (en) 2001-04-25 2003-10-21 Saifun Semiconductors Ltd. Method for operation of an EEPROM array, including refresh thereof
US6522585B2 (en) 2001-05-25 2003-02-18 Sandisk Corporation Dual-cell soft programming for virtual-ground memory arrays
US6574139B2 (en) 2001-06-20 2003-06-03 Fujitsu Limited Method and device for reading dual bit memory cells using multiple reference cells with two side read
US6643178B2 (en) 2001-07-31 2003-11-04 Fujitsu Limited System for source side sensing
US6525969B1 (en) 2001-08-10 2003-02-25 Advanced Micro Devices, Inc. Decoder apparatus and methods for pre-charging bit lines
US6469929B1 (en) 2001-08-21 2002-10-22 Tower Semiconductor Ltd. Structure and method for high speed sensing of memory arrays
US6510082B1 (en) 2001-10-23 2003-01-21 Advanced Micro Devices, Inc. Drain side sensing scheme for virtual ground flash EPROM array with adjacent bit charge and hold
TW506123B (en) 2001-10-24 2002-10-11 Macronix Int Co Ltd Multi-level NROM memory cell and its operating method
US6678192B2 (en) * 2001-11-02 2004-01-13 Sandisk Corporation Error management for writable tracking storage units
US6529412B1 (en) 2002-01-16 2003-03-04 Advanced Micro Devices, Inc. Source side sensing scheme for virtual ground read of flash eprom array with adjacent bit precharge
US6975536B2 (en) * 2002-01-31 2005-12-13 Saifun Semiconductors Ltd. Mass storage array and methods for operation thereof
US6639844B1 (en) 2002-03-13 2003-10-28 Advanced Micro Devices, Inc. Overerase correction method
US6594181B1 (en) 2002-05-10 2003-07-15 Fujitsu Limited System for reading a double-bit memory cell
US6804151B2 (en) * 2002-05-15 2004-10-12 Fujitsu Limited Nonvolatile semiconductor memory device of virtual-ground memory array with reliable data reading
US6751766B2 (en) * 2002-05-20 2004-06-15 Sandisk Corporation Increasing the effectiveness of error correction codes and operating multi-level memory systems by using information about the quality of the stored data
US6917544B2 (en) * 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US7237074B2 (en) * 2003-06-13 2007-06-26 Sandisk Corporation Tracking cells for a memory system

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101458965B (zh) * 2007-12-13 2011-09-28 旺宏电子股份有限公司 电源开通阶段读取非易失性存储器的方法
CN102347084A (zh) * 2010-08-03 2012-02-08 北京兆易创新科技有限公司 参考单元阈值电压的调整方法、装置和测试系统
CN102347084B (zh) * 2010-08-03 2014-05-07 北京兆易创新科技股份有限公司 参考单元阈值电压的调整方法、装置和测试系统
CN103140894B (zh) * 2010-08-17 2017-08-22 技术研究及发展基金公司 在非易失性存储器(nvm)单元中减轻单元间耦合效应
CN103140894A (zh) * 2010-08-17 2013-06-05 技术研究及发展基金公司 在非易失性存储器（nvm）单元中减轻单元间耦合效应
CN102543196B (zh) * 2010-12-14 2015-06-17 群联电子股份有限公司 数据读取方法、存储器储存装置及其控制器
CN102543196A (zh) * 2010-12-14 2012-07-04 群联电子股份有限公司 数据读取方法、存储器储存装置及其控制器
CN105247616A (zh) * 2013-01-09 2016-01-13 赛普拉斯半导体公司 用于存储设备的可编程且灵活的参考单元选择方法
CN105247616B (zh) * 2013-01-09 2019-02-19 赛普拉斯半导体公司 用于存储设备的可编程且灵活的参考单元选择方法
CN104681099B (zh) * 2013-11-27 2018-02-23 北京兆易创新科技股份有限公司 一种非易失性存储器的修复方法
CN104681098A (zh) * 2013-11-27 2015-06-03 北京兆易创新科技股份有限公司 一种非易失性存储器的修复方法
CN104681098B (zh) * 2013-11-27 2017-12-05 北京兆易创新科技股份有限公司 一种非易失性存储器的修复方法
CN104681099A (zh) * 2013-11-27 2015-06-03 北京兆易创新科技股份有限公司 一种非易失性存储器的修复方法
CN104681096A (zh) * 2013-11-27 2015-06-03 北京兆易创新科技股份有限公司 一种非易失性存储器的修复方法
CN110998735A (zh) * 2017-08-04 2020-04-10 美光科技公司 具有读取电平校准的存储器装置
CN110998735B (zh) * 2017-08-04 2020-11-20 美光科技公司 具有读取电平校准的存储器装置
US11361833B2 (en) 2018-08-13 2022-06-14 Micron Technology, Inc. Offset memory component automatic calibration (autocal) error recovery for a memory subsystem
US11715530B2 (en) 2018-08-13 2023-08-01 Micron Technology, Inc. Offset memory component automatic calibration (autocal) error recovery for a memory sub-system
CN110335636A (zh) * 2019-07-05 2019-10-15 中国科学院上海微系统与信息技术研究所 相变存储器的多级存储读写方法及系统

Also Published As

Publication number Publication date
EP1685571A2 (en) 2006-08-02
EP1685571A4 (en) 2006-12-20
TW200529235A (en) 2005-09-01
WO2005041107A2 (en) 2005-05-06
WO2005041107A3 (en) 2005-12-08
TWI363350B (en) 2012-05-01
JP2007512639A (ja) 2007-05-17
US6963505B2 (en) 2005-11-08
US20040136220A1 (en) 2004-07-15

Similar Documents

Publication Publication Date Title
CN1898751A (zh) 用于确定参考电压的方法、电路和系统
US6992932B2 (en) Method circuit and system for read error detection in a non-volatile memory array
USRE45813E1 (en) Reducing the impact of interference during programming
US7203874B2 (en) Error detection, documentation, and correction in a flash memory device
USRE45910E1 (en) Programming non-volatile storage including reducing impact from other memory cells
US7616499B2 (en) Retention margin program verification
US7697359B2 (en) Flash memory device and refresh method thereof
US7835190B2 (en) Methods of erase verification for a flash memory device
CN101213613B (zh) 借助非易失性存储器的循环的开始编程电压偏移
US20150380098A1 (en) Continuous adjusting of sensing voltages
US7652918B2 (en) Retention margin program verification
US8576630B2 (en) Non-volatile memory device with plural reference cells, and method of setting the reference cells

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication