CN101458965B - 电源开通阶段读取非易失性存储器的方法 - Google Patents

电源开通阶段读取非易失性存储器的方法 Download PDF

Info

Publication number
CN101458965B
CN101458965B CN2008101343662A CN200810134366A CN101458965B CN 101458965 B CN101458965 B CN 101458965B CN 2008101343662 A CN2008101343662 A CN 2008101343662A CN 200810134366 A CN200810134366 A CN 200810134366A CN 101458965 B CN101458965 B CN 101458965B
Authority
CN
China
Prior art keywords
result
read
data
reference voltage
failure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101343662A
Other languages
English (en)
Other versions
CN101458965A (zh
Inventor
林永丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101458965A publication Critical patent/CN101458965A/zh
Application granted granted Critical
Publication of CN101458965B publication Critical patent/CN101458965B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0407—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals on power on

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种电源开通阶段读取非易失性存储器的方法，包括下列步骤：首先，通过一参考电压读取该数据；接着，当该读取步骤具有一失败结果时，计算一失败次数；接着，当失败次数达到一预定次数时，调整参考电压。利用本发明，能够达成电源开通阶段有效与准确地读取非易失性存储器中组态信息的功效。

Description

电源开通阶段读取非易失性存储器的方法
技术领域
本发明是关于一种读取非易失性存储器的方法，特别是关于一种在电源开通阶段读取非易失性存储器中数据的方法。
背景技术
非易失性存储器为一种将电源关掉也能继续保存所存储数据的半导体元件。非易失性存储器包括掩膜只读存储器(Mask ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)或电性可擦除可编程只读存储器(EEPROM)。闪存(Flash memory)可视为电性可擦除可编程只读存储器的一种。
非易失性存储器的控制器可参考一参考电压，例如，一带隙参考电压，以在一字线中产生一控制信号的电平，来对非易失性存储器实施编程、擦除、验证或读取的操作。带隙参考电压为一与温度无关的参考电压，例如，其电压大小在1.25伏特附近。
由于工艺与不同的芯片皆会使带隙参考电压产生变异，故在晶圆分类的阶段需要修正带隙参考电压。一种修正方法为利用一参考缓存器以选择适合的修正码，使得带隙参考电压为正确。
由于非易失性存储器中的数据是根据带隙参考电压而加以编程、擦除、验证或读取；因此，在读取操作时，设置所要感测存储单元所对应字线的操作电压，使所要感测存储单元是在编程与擦除状态的中间，如此，即可达成可靠的读取操作。
在电源开通阶段读取一非易失性存储器的一先前技术揭露于美国专利公开案US20070081377A1中，本技术将保险丝存储器分割为三个区域存储器，而其中第二区域存储器储存有组态信息；依序读取三个区域存储器中的数据，并个别与预先加载的三个对应的备份数据作比对以实施验证。
然而，利用保险丝存储器储存组态信息，并在电源开通阶段验证所读取数据的正确性，需要额外增加保险丝存储器与控制电路，造成体积与复杂性增大。
请参阅图1，其为习用非易失性存储器在电源开通阶段的电源电压随着时间的变化图。如图1所示，从电源电压刚施加至非易失性存储器至电源电压到达电源开通复位完成电压的电压范围，对应于电源开通复位阶段；在经过电源开通复位阶段后，电源电压依然在上升中，且电压在上升过程中也许有不稳定的变动现象。
为了加速加载非易失性存储器中已预先编程好的组态信息到信息缓存器中，于是在电源电压开始超过电源开通复位完成电压后，就开始读取非易失性存储器中的组态信息并加以验证，以便存入信息缓存器中。由于电源电压的上升与扰动现象，所读取的组态信息会有错误的潜在风险。
请参阅图2，其为习用非易失性存储器系统的读取操作示意方块图。在图2中，非易失性存储器系统30包括一非易失性存储器31、一参考电压产生器32及一存储器控制器33。非易失性存储器31中储存数据311，例如，其为组态信息。
参考电压产生器32包括储存一修正码3211的一参考缓存器321，其中修正码3211预设为一内定值；参考电压产生器32依据内定值产生一参考电压VREF，并将其提供给存储器控制器33。常用的参考电压产生器32为一带隙参考电压产生器，其所产生的参考电压为一带隙参考电压。
存储器控制器33接收参考电压VREF，并通过参考电压VREF读取非易失性存储器31中的数据311，以获得读取结果331。
请参阅图3，其为习用电源开通阶段读取一非易失性存储器中数据的示意流程图。所要读取的该数据为储存于，例如，一闪存阵列中的组态信息；而一参考电压产生器中的一参考缓存器已预先存有一内定值。在步骤402中，当一电源开始接通时，非易失性存储器所施加一电源电压从零开始上升，同时进入电源开通复位阶段；当电源电压开始超过一电源开通复位完成电压时，电源开通复位阶段结束，且电源开通阶段的存储器读取开始。
在步骤404中，参考电压产生器根据内定值产生一参考电压，并将其提供给一存储器控制器。在读取过程中，以地址为顺序读取非易失性存储器中的该数据，此处设定一目前地址编号ADDR，其为可变的；而共有Q个地址中的该数据需要读取，且从地址0(ADDR＝0)开始依序读取。所读取的该数据需要验证其正确性，而其中一种验证的方法是先将该Q个地址中的该数据另存于非易失性存储器中的Q个对应地址而成为备份数据，且设定该数据与所对应的该备份数据之间对应有相反的位电平。另外，设定一成功次数PCNT，其为可变的且表示目前成功读取的次数，并预设为0。
在步骤406中，存储器控制器通过参考电压读取该Q个地址中对应于目前地址的一第一子数据，且获得一第一读取结果，其中第一子数据为非易失性存储器中该数据的一个。同理接着，存储器控制器在非易失性存储器中的一对应地址通过参考电压读取该备份数据中的一第一子备份数据，且获得一第二读取结果，其中第一子备份数据对应于第一子数据。
在步骤408中，比较第一读取结果与第二读取结果；当第一读取结果与第二读取结果为互补时，所得的验证结果为真；当第一读取结果与第二读取结果不是互补时，结果为假。当验证结果为真时，进入步骤410；当验证结果为假时，回到步骤406。
在步骤410中，将成功次数PCNT加1，以成为一新成功次数，且将新成功次数再存为成功次数PCNT。
在步骤412中，检查成功次数PCNT是否达到一预定次数P，其中预定次数P表示该资料中的每一子数据所欲的成功读取次数；当成功次数PCNT等于P时，达到预定次数P为真，于是进入步骤414；当成功次数PCNT小于P时，达到预定次数P为假，于是回到步骤406。
在步骤414中，将该数据中验证结果为真实的正确读取结果写入一信息缓存器；其中一种信息缓存器为一静态随机存取存储器。
在步骤416中，检查下一地址是否超过所要读取的地址；当目前地址编号ADDR等于P时，超过所要读取的地址为真，于是进入步骤420；当目前地址编号ADDR小于P时，超过所要读取的地址为假，于是进入步骤418。
在步骤418中，将目前地址编号ADDR加1，以成为一新目前地址编号，且将新目前地址编号再存为目前地址编号ADDR；再者，将成功次数PCNT重设为0且回到步骤406。
在步骤420中，将信息缓存器中已暂存的数据传送至需要数据的一周边装置。
在上述的读取流程中，为了保证所读出的数据为正确，而设有步骤406、步骤408、步骤410与步骤412的一错误位检查阶段，以确保所读取的组态信息为可靠。
无论如何，由于参考缓存器中的内定值并非最终的修正码，此未修正的带隙参考电压可能偏离目标值(例如1.25)太多，导致在电源电压到达最终的稳定电平时，错误位检查阶段可能还没有结束。
因此，需要提供一个电源开通阶段能准确地读取非易失性存储器中组态信息的方法。
发明内容
有鉴于此，本发明的一个目的为提出一种读取一非易失性存储器中数据的方法，用以达成电源开通阶段有效与准确地读取非易失性存储器中组态信息的功效。
本发明的一构想为提出一种读取一非易失性存储器中数据的方法，包括下列步骤：通过一参考电压读取该数据；当该读取步骤具有一失败结果时，计算一失败次数；及，当失败次数达到一第一预定次数时，调整参考电压。
本发明的另一构想为提出一种读取一非易失性存储器中数据的方法，包括下列步骤：通过一参考电压读取该数据；及，当该读取步骤具有一失败结果时，调整参考电压。
附图说明
图1为习用非易失性存储器在电源开通阶段的电源电压随着时间的变化图；
图2为习用非易失性存储器系统的读取操作示意方块图；
图3为习用电源开通阶段读取一非易失性存储器中数据的示意流程图；
图4为本发明提供的读取一非易失性存储器中数据的第一示意流程图；
图5为本发明提供的读取一非易失性存储器中数据的第二示意流程图；及
图6为本发明提供的读取一非易失性存储器中数据的第三示意流程图。
【主要元件符号说明】
30：非易失性存储器系统     31：非易失性存储器
311：数据                  32：参考电压产生器
321：参考缓存器            3211：修正码
33：存储器控制器           331：读取结果
VREF：参考电压
ADDR：目前地址编号         Q：地址总数
PCNT：成功次数             ECNT：失败次数
P、E：预定次数             BCODE：数码
D1A、D1B、D2A、D2B：读取结果
具体实施方式
为了叙述清楚本发明提供的的方法，下面列举数个较佳实施例加以说明。
请参阅图4，其为本发明提供的读取一非易失性存储器中数据的第一示意流程图。在步骤502中，适用于开始读取的情况有两种；第一种情况是在一电源开通阶段，也就是说，当非易失性存储器所施加的一电源电压超过一电源开通复位完成电压时，读取该数据的流程开始；第二种情况是在一稳定状态，也就是说，当非易失性存储器所施加的电源电压是正常且稳定时，读取该数据的流程开始。
在步骤504中，设定一失败次数ECNT，其为可变的且表示目前失败读取的次数，并预设为0。
在步骤506中，通过一第一参考电压读取非易失性存储器中的该数据，所读取的该数据，例如，为组态信息；而该第一参考电压，例如，为与温度无关的一带隙参考电压。将所读取的该数据加以验证且获得一验证结果。
在步骤508中，检查验证结果；当验证结果为假时，步骤506具有一失败结果，于是进入步骤510。
在步骤510中，计算失败次数ECNT，也就是说，将失败次数ECNT加1，以成为一新失败次数，且将新失败次数再存为失败次数ECNT。
在步骤512中，检查失败次数ECNT是否达到一预定次数E；当失败次数ECNT等于E时，达到预定次数E为真，于是进入步骤514；当失败次数ECNT小于E时，达到预定次数E为假，于是回到步骤506。
在步骤514中，调整第一参考电压为一第二参考电压。
在步骤516中，将失败次数ECNT重设为0且回到步骤506。
请参阅图5，其为本发明提供的读取一非易失性存储器中数据的第二示意流程图。在步骤602中，适用于开始读取的情况有两种；第一种情况是在一电源开通阶段，也就是说，当非易失性存储器所施加的一电源电压超过一电源开通复位完成电压时，读取该数据的流程开始；第二种情况是在一稳定状态，也就是说，当非易失性存储器所施加的电源电压是正常且稳定时，读取该数据的流程开始。
在步骤604中，通过一第一参考电压读取非易失性存储器中的该数据；将所读取的该数据加以验证且获得一验证结果。
在步骤606中，检查验证结果；当验证结果为假时，步骤604具有一失败结果，于是进入步骤608。
在步骤608中，调整第一参考电压为一第二参考电压；接着，回到步骤604。
请参阅图6，其为本发明提供的读取一非易失性存储器中数据的第三示意流程图。在步骤702中，适用于开始读取的情况有两种；第一种情况是在一电源开通阶段，也就是说，当非易失性存储器所施加的一电源电压超过一电源开通复位完成电压时，读取该数据的流程开始；第二种情况是在一稳定状态，也就是说，当非易失性存储器所施加的电源电压是正常且稳定时，读取该数据的流程开始。
在步骤704中，在一参考电压产生器中的一参考缓存器中的一数码BCODE是可调整的且具有一内定值0；参考电压产生器根据数码BCODE产生一参考电压，并将其提供给一存储器控制器。在读取过程中，以地址为顺序读取非易失性存储器中的该数据，此处设定一目前地址编号ADDR，其为可变的；而共有Q个地址中的该数据需要读取，且从地址0(ADDR＝0)开始依序读取。所读取的该数据需要验证其正确性，而其中一种验证的方法是先将该Q个地址中的该数据另存于非易失性存储器中的Q个对应地址而成为备份数据，且设定该数据与所对应的该备份数据之间对应有相反的位电平。另外，设定一成功次数PCNT，其为可变的且表示目前成功读取的次数，并预设为0；设定一失败次数ECNT，其为可变的且表示目前失败读取的次数，并预设为0。
在步骤706中，存储器控制器通过参考电压读取该Q个地址中对应于目前地址的一第一子数据，且获得一第一读取结果D1A，其中第一子数据为非易失性存储器中该数据的一个。同理接着，存储器控制器在非易失性存储器中的一对应地址通过参考电压读取该备份数据中的一第一子备份数据，且获得一第二读取结果D1B，其中第一子备份资料对应于第一子数据。
在步骤708中，比较第一读取结果D1A与第二读取结果D1B；当第一读取结果D1A与第二读取结果D1B为互补时，所得的验证结果为真；当第一读取结果D1A与第二读取结果D1B不是互补时，结果为假。当验证结果为真时，进入步骤718；当验证结果为假时，进入步骤710。
在步骤710中，将失败次数ECNT加1，以成为一新失败次数，且将新失败次数再存为失败次数ECNT。
在步骤712中，检查失败次数ECNT是否达到一预定次数E，其中预定次数E表示该数据中的每一子数据失败读取的临界次数；当失败次数ECNT等于E时，达到预定次数E为真，于是进入步骤714；当失败次数ECNT小于E时，达到预定次数E为假，于是回到步骤706。
在步骤714中，将数码BCODE加1，以成为一调整值，且将调整值再存为数码BCODE。参考电压产生器根据数码BCODE产生一新参考电压，并将其提供给存储器控制器，且将新参考电压改名为参考电压。
在步骤716中，将成功次数PCNT重设为0且将失败次数ECNT重设为0；接着，回到步骤706。
在步骤718中，将成功次数PCNT加1，以成为一新成功次数，且将新成功次数再存为成功次数PCNT。
在步骤720中，检查成功次数PCNT是否达到一预定次数P，其中预定次数P表示该资料中的每一子数据所欲的成功读取次数；当成功次数PCNT等于P时，达到预定次数P为真，于是进入步骤722，其中预定次数P不小于预定次数E；当成功次数PCNT小于P时，达到预定次数P为假，于是回到步骤706。
当成功次数PCNT小于P且再次于步骤706中，存储器控制器通过参考电压读取该Q个地址中对应于目前地址的第一子数据，且获得一第三读取结果D2A；同理接着，存储器控制器在非易失性存储器中的对应地址通过参考电压读取该备份数据中的第一子备份数据，且获得一第四读取结果D2B。
在步骤722中，将该数据中验证结果为真实的正确读取结果写入一信息缓存器。
在步骤724中，检查下一地址是否超过所要读取的地址；当目前地址编号ADDR等于P时，超过所要读取的地址为真，于是进入步骤728；当目前地址编号ADDR小于P时，超过所要读取的地址为假，于是进入步骤726。
在步骤726中，将目前地址编号ADDR加1，以成为一新目前地址编号，且将新目前地址编号再存为目前地址编号ADDR；再者，将成功次数PCNT重设为0且将失败次数ECNT重设为0；接着，回到步骤706。
在步骤728中，将信息缓存器中已暂存的数据传送至需要数据的一周边装置。
需要注意的是，以上所述者仅为本发明的较佳实施例，举凡熟悉本发明技艺的人士，在爰依本发明精神所作的等效修饰或变化，皆应涵盖于本发明权利要求书所限定的范围之内。
本发明可通过下列图式的详细说明，俾得更深入的了解。

Claims (9)

1.一种读取一非易失性存储器中数据的方法，其特征在于，包括下列步骤：
(a)通过一参考电压读取该数据；
(b)当该读取步骤具有一失败结果时，计算一失败次数；及
(c)当该失败次数达到一第一预定次数时，调整该参考电压；
其中，步骤(a)通过一参考电压读取该数据，具体包括：
(e)通过读取该数据中的一第一子数据，获得一第一读取结果；
(f)通过读取对应于该数据的备份数据中的一第二子数据，获得一第二读取结果，其中该第二子数据对应于该第一子数据；
(g)通过比较该第一读取结果与该第二读取结果，获得一验证结果，其中当该验证结果为假时，该读取步骤具有该失败结果。
2.根据权利要求1所述的方法，其特征在于，其中该数据为组态信息且该读取步骤发生于一电源开通阶段。
3.根据权利要求1所述的方法，其特征在于，进一步包括下列步骤：
(h)当该验证结果为真时，计算一成功次数；及
(i)当该成功次数未达到一第二预定次数时，重复读取该第一子数据的步骤(e)、读取该第二子数据的步骤(f)、步骤(g)、步骤(h)和步骤(b)，其中该第二预定次数不小于该第一预定次数。
4.根据权利要求1所述的方法，其特征在于，进一步包括一步骤：
预设该数据与该备份数据之间对应有相反的位电平，其中当该第一读取结果与该第二读取结果不是互补时，该验证结果为假。
5.根据权利要求1所述的方法，其特征在于，其中该调整步骤进一步包括下列步骤：
根据一参考缓存器中的一内定值，获得该参考电压；
当该失败次数达到该第一预定次数时，将该内定值取代为一调整值；及
根据该调整值，调整该参考电压为一新参考电压。
6.一种读取一非易失性存储器中数据的方法，其特征在于，包括下列步骤：
通过一参考电压读取该数据；及
当该读取步骤具有一失败结果时，调整该参考电压；
其中，通过一参考电压读取该数据包括：
(a)通过读取该数据中的一第一子数据，获得一第一读取结果；
(b)通过读取对应于该数据的备份数据中的一第二子数据，获得一第二读取结果，其中该第二子数据对应于该第一子数据；
(c)通过比较该第一读取结果与该第二读取结果，获得一验证结果；
(d)当该验证结果为真时，计算一成功次数；
(e)当该验证结果为假时，计算一失败次数，其中当该失败次数达到一第一预定次数时，该读取步骤具有该失败结果；及
(f)当该成功次数未达到一第二预定次数时，重复读取该第一子数据的步骤(a)、读取该第二子数据的步骤(b)、步骤(c)、步骤(d)和步骤(e)，其中该第二预定次数不小于该第一预定次数。
7.根据权利要求6所述的方法，其特征在于，其中该数据为组态信息且该读取步骤发生于一电源开通阶段。
8.根据权利要求6所述的方法，其特征在于，进一步包括一步骤：
预设该数据与该备份数据之间对应有相反的位电平，其中当该第一读取结果与该第二读取结果不是互补时，该验证结果为假。
9.根据权利要求6所述的方法，其特征在于，其中该调整步骤进一步包括下列步骤：
根据一参考缓存器中的一内定值，获得该参考电压；
当该读取步骤具有该失败结果时，将该内定值取代为一调整值；及
根据该调整值，调整该参考电压为一新参考电压。
CN2008101343662A 2007-12-13 2008-07-28 电源开通阶段读取非易失性存储器的方法 Expired - Fee Related CN101458965B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/955,715 2007-12-13
US11/955,715 US7738296B2 (en) 2007-12-13 2007-12-13 Method for reading nonvolatile memory at power-on stage

Publications (2)

Publication Number Publication Date
CN101458965A CN101458965A (zh) 2009-06-17
CN101458965B true CN101458965B (zh) 2011-09-28

Family

ID=40753028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101343662A Expired - Fee Related CN101458965B (zh) 2007-12-13 2008-07-28 电源开通阶段读取非易失性存储器的方法

Country Status (2)

Country Link
US (1) US7738296B2 (zh)
CN (1) CN101458965B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871700B1 (ko) * 2007-02-13 2008-12-08 삼성전자주식회사 불휘발성 메모리 장치에서 전하 손실에 기인한 오류 데이터정정 방법
KR100884234B1 (ko) * 2007-05-25 2009-02-18 삼성전자주식회사 프로그램 성능을 향상시킬 수 있는 플래시 메모리 장치 및그것의 프로그램 방법
KR101090328B1 (ko) * 2009-08-11 2011-12-07 주식회사 하이닉스반도체 비휘발성 메모리장치 및 이의 동작방법
US8370719B2 (en) * 2010-05-21 2013-02-05 Intel Corporation Persistent moving read reference
JP2012133840A (ja) * 2010-12-20 2012-07-12 Samsung Yokohama Research Institute Co Ltd 半導体記憶装置、及び記憶方法
KR102005888B1 (ko) * 2012-07-06 2019-07-31 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
US8811076B2 (en) * 2012-07-30 2014-08-19 Sandisk Technologies Inc. Systems and methods of updating read voltages
US8874992B2 (en) 2012-08-31 2014-10-28 Sandisk Technologies Inc. Systems and methods to initiate updating of reference voltages
US9847139B2 (en) * 2012-10-01 2017-12-19 Seagate Technology Llp Flash channel parameter management with read scrub
US9349489B2 (en) 2013-01-11 2016-05-24 Sandisk Technologies Inc. Systems and methods to update reference voltages in response to data retention in non-volatile memory
US9318215B2 (en) * 2013-02-14 2016-04-19 Sandisk Technologies Inc. Systems and methods to update reference voltages of non-volatile memory
US10319460B2 (en) 2013-08-14 2019-06-11 Infineon Technologies Ag Systems and methods utilizing a flexible read reference for a dynamic read window
KR20150093019A (ko) * 2014-02-06 2015-08-17 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR20150144147A (ko) * 2014-06-16 2015-12-24 에스케이하이닉스 주식회사 반도체 장치 및 그의 동작방법
CN110265083B (zh) * 2018-03-12 2021-07-27 旺宏电子股份有限公司 存储器装置的数据探测方法
JP7313444B2 (ja) 2018-12-07 2023-07-24 長江存儲科技有限責任公司 メモリシステムをプログラムするための方法
US11127437B2 (en) 2019-10-01 2021-09-21 Macronix International Co., Ltd. Managing startups of bandgap reference circuits in memory systems

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392916B1 (en) * 1999-10-01 2002-05-21 Samsung Electronics Co., Ltd. Circuit for providing an adjustable reference voltage for long-life ferroelectric random access memory device
CN1898751A (zh) * 2003-10-29 2007-01-17 赛芬半导体有限公司 用于确定参考电压的方法、电路和系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4250325B2 (ja) * 2000-11-01 2009-04-08 株式会社東芝 半導体記憶装置
KR100541819B1 (ko) * 2003-12-30 2006-01-10 삼성전자주식회사 스타트 프로그램 전압을 차등적으로 사용하는 불휘발성반도체 메모리 장치 및 그에 따른 프로그램 방법
US7433247B2 (en) 2005-09-26 2008-10-07 Macronix International Co., Ltd. Method and circuit for reading fuse cells in a nonvolatile memory during power-up

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392916B1 (en) * 1999-10-01 2002-05-21 Samsung Electronics Co., Ltd. Circuit for providing an adjustable reference voltage for long-life ferroelectric random access memory device
CN1898751A (zh) * 2003-10-29 2007-01-17 赛芬半导体有限公司 用于确定参考电压的方法、电路和系统

Also Published As

Publication number Publication date
US7738296B2 (en) 2010-06-15
CN101458965A (zh) 2009-06-17
US20090154250A1 (en) 2009-06-18

Similar Documents

Publication Publication Date Title
CN101458965B (zh) 电源开通阶段读取非易失性存储器的方法
US7463520B2 (en) Memory device with variable trim settings
JP3799269B2 (ja) 不揮発性半導体記憶装置
DE102011087105B4 (de) Verfahren zum Erzeugen einer Betriebsspannung in einem nichtflüchtigen Speicherelement und nichtflüchtiges Speicherelement
US7379342B2 (en) Flash memory device being programmed and verified using voltage higher than target/read threshold voltage to achieve uniform threshold voltage characteristic
JP5129933B2 (ja) ワードライン電圧発生回路及びそれを持つ不揮発性メモリ装置
US7969786B2 (en) Method of programming nonvolatile memory device
US7525838B2 (en) Flash memory device and method for programming multi-level cells in the same
KR100611825B1 (ko) 프로그래밍 방법 및 장치
US7864586B2 (en) Non-volatile semiconductor memory device
CN102760493B (zh) 非易失性存储装置及其验证方法
US8780612B2 (en) Resistive memory device and programming method thereof
EP1999756B1 (en) Non-volatile memory with controlled program/erase
CN105785967B (zh) 一种mcu的校准方法和系统
US7315482B2 (en) Memory device with a plurality of reference cells on a bit line
KR20060061086A (ko) 소거시간을 줄일 수 있는 불휘발성 메모리 장치 및 그것의소거방법
CN102693756A (zh) 半导体存储装置
US8001443B2 (en) Data storage apparatus, data storage controller, and related automated testing method
US20110238889A1 (en) Semiconductor memory device from which data can be read at low power
US8045403B2 (en) Programming method and memory device using the same
JP5511489B2 (ja) 半導体不揮発性記憶装置
US8854887B2 (en) Nonvolatile memory device and method of programming the same
CN115295058B (zh) nor flash的全片擦除方法、装置、设备及介质
US6845476B2 (en) Method for testing a non-volatile memory
CN105786662B (zh) 一种mcu的校准方法和系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110928

CF01 Termination of patent right due to non-payment of annual fee