JP5129933B2

JP5129933B2 - ワードライン電圧発生回路及びそれを持つ不揮発性メモリ装置

Info

Publication number: JP5129933B2
Application number: JP2006129341A
Authority: JP
Inventors: 武星金
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2005-06-01
Filing date: 2006-05-08
Publication date: 2013-01-30
Anticipated expiration: 2026-05-08
Also published as: US7345923B2; US20060274564A1; DE102006024116A1; KR100621636B1; DE102006024116B4; JP2006338856A

Description

本発明は半導体メモリ装置に係り、より具体的にはワードライン電圧発生回路及びそれを持つ不揮発性フラッシュメモリ装置に関する。

フラッシュメモリ装置は一般的に、フローティングゲートトランジスタで構成されたメモリセルのアレイを含む。このアレイはフローティングゲートトランジスタのストリング（または、“ＮＡＮＤストリング”と呼ばれる）を含み、各フローティングゲートトランジスタは各ストリング内に配列されているストリング選択トランジスタとグラウンド選択トランジスタとの間に直列連結されている。そして複数個のワードラインがＮＡＮＤストリングに交差するように配列されており、各ワードラインは各ＮＡＮＤストリングの対応するフローティングゲートトランジスタの制御ゲートに連結されている。最初に、フローティングゲートトランジスタ、すなわち、メモリセルは、例えば、−３Ｖの電圧を持つように消去される。メモリセルをプログラムするため、所定時間の間選択されたメモリセルのワードラインに高電圧、例えば、２０Ｖを印加する。選択されたメモリセルがより高いスレッショルド電圧に変わる一方、残りの選択されていないメモリセルのスレッショルド電圧は変わらない。

プログラム動作の間プログラム禁止されたメモリセルがプログラムされる‘プログラムディスターブ’を防止するため“増加型ステップパルスプログラム”（ｉｎｃｒｅｍｅｎｔａｌｓｔｅｐｐｕｌｓｅｐｒｏｇｒａｍｍｉｎｇ；ＩＳＰＰ）方法を使う。この方法によれば、選択ワードラインに印加されるプログラム電圧Ｖｐｇｍは繰り返されるプログラムループの間、最小電圧から最大電圧まで段階的に増加、すなわちΔＶｐｇｍの電圧だけ増加する一定幅のパルス形態を持つ。したがって、急なプログラム電圧の上昇によるプログラムディスターブを防止する。また、プログラムされるメモリセルのスレッショルド電圧分布の幅を稠密にさせて、スレッショルド電圧のばらつきを正確に制御することができる。ＩＳＳＰ方式に従ってプログラム電圧を生成する回路が特許文献１に記載されている。

図１は一般的なＩＳＰＰスキームを利用したプログラム方法によるワードライン電圧変化を示す図である。ワードライン電圧とプログラム電圧とは本発明では同一の意味として使われている。１番目のプログラムループのプログラム電圧をスタートプログラム電圧Ｖｐｇｍ１といい、ｍ番目のプログラムループのプログラム電圧をターゲットプログラム電圧ＶｐｇｍＭという。図１に示したように、プログラム電圧Ｖｐｇｍはプログラムサイクルのプログラムループが繰り返されるのに従って、スタートプログラム電圧Ｖｐｇｍ１から始めて、決められたプログラム電圧の増加分ΔＶｐｇｍだけ段階的に増加する。プログラムされるセルのスレッショルド電圧が目標とするセルのスレッショルド電圧の範囲内に属すれば、そのセルはプログラムされたと判別される。プログラムされないセルがあれば、プログラムループは続いて増加して、すべてのセルがプログラムされたと判明されれば、プログラムループは中断される。決められた最大プログラム回数内にすべてのセルがプログラムされなければ、そのブロックはプログラム失敗と判断する。

最近、メモリ装置の小型化、高集積化と同時にユーザの要求も多様になっている。あるユーザは早くプログラミングされるメモリ装置を所望し、プログラムされたメモリセルのスレッショルド電圧ばらつき度を大切にするユーザもいる。プログラム動作が進行するのに従って、プログラムされるセルのスレッショルド電圧は各プログラムループで決められた増加分ΔＶｐｇｍだけ増加するようになる。よって、プログラムされたメモリセルのスレッショルド電圧ばらつき度を向上させるためにはプログラム電圧の増加分ΔＶｐｇｍを小さくしなければならず、はやくプログラムするためにはプログラム電圧の増加分ΔＶｐｇｍを大きくしなければならない。前記のようにユーザの要求に応じてプログラム電圧の増加分ΔＶｐｇｍを異なるように設定する必要性がある。

プログラム電圧の増加分ΔＶｐｇｍを変更するための方法として、プログラムステップコード（ＰｒｏｇｒａｍＳｔｅｐＣｏｄｅ）を変更する方法がある。この方法は既存のプログラムステップコードを変更して、電圧分配器で１ステップΔＲずつ増加していた抵抗を２ステップ２ΔＲずつ増加させて、プログラム電圧の増加分を２倍増加させる方式である。このような従来の方式は、プログラムステップコードを変更するための別途の回路を加えなければならないため、回路面積が増加して構成が複雑になる。そしてプログラム電圧の増加分をデフォルト値の定数倍数のみに変更可能という短所がある。したがって、多様なユーザの要求を満足させにくい。

プログラムステップコードの変更なしにワードライン電圧の増加分ΔＶｐｇｍを変更する場合を図２Ａと図２Ｂに示している。図から見られるように、ワードライン電圧の増加分ΔＶｐｇｍを変更する場合にスタートプログラム電圧及びターゲットプログラム電圧が同一に変わるようになる。

図２Ａはワードライン電圧の増加分を小さく設定する場合のワードライン電圧変化を示した図である。点線として表示された電圧はワードライン電圧の増加分を変化させなかった場合のワードライン電圧変化を示したものであり、実線として表示された電圧はワードライン電圧の増加分を既存のΔＶｐｇｍからΔＶｐｇｍ／Ｋ（Ｋは１より大きい実数）に減少した場合のワードライン電圧変化を示したものである。図２Ａから見られるように、メモリセルのスレッショルド電圧ばらつき度を向上させるためにプログラム電圧の増加分を小さくする場合、セルの目標とするスレッショルド電圧を持つためにプログラムループが増加するようになってプログラムスピードが落ちる。また、プログラム電圧の増加分ΔＶｐｇｍが１／Ｋ倍に小さくなれば、スタートプログラム電圧及びターゲットプログラム電圧が共に低くなる。図２Ａで、１番目のプログラムループの電圧であるスタートプログラム電圧がＶｐｇｍ１からＶｐｇｍ１’に低くなっており、第ｍ番目のプログラムループの電圧であるターゲットプログラム電圧もＶｐｇｍＭからＶｐｇｍＭ’に低くなった。これはセルが目標とするスレッショルド電圧を持つため、すなわちセルが定常にプログラムされるためにプログラムループがさらに増加しなければならないことを意味する。小さくなったプログラム電圧の増加分ΔＶｐｇｍと、低くなったスタートプログラム電圧Ｖｐｇｍ１’及びターゲットプログラム電圧ＶｐｇｍＭ’によって、プログラムループが増加するだけでなく、目標とするスレッショルド電圧ばらつきの範囲より低い範囲にプログラムされたメモリセルのスレッショルド電圧が分布するようになる。すなわち決められた最大プログラムループにもセルがプログラムされない‘アンダープログラム’の問題が発生する。

図２Ｂはワードライン電圧の増加分を大きく設定する場合のワードライン電圧変化を示した図である。点線として表示された電圧はワードライン電圧の増加分を変化させなかった場合のワードライン電圧変化を示したものであり、実線として表示された電圧はワードライン電圧の増加分を既存のΔＶｐｇｍＫからＫｘ（ΔＶｐｇｍ）（Ｋは１より大きい実数）に大きく設定した場合のワードライン電圧変化を示したものである。ＩＳＰＰ方式のプログラム方法でプログラムスピードを向上させるためには図２Ｂから見られるようにプログラム電圧の増加分ΔＶｐｇｍを大きく設定する。プログラム電圧の増加分ΔＶｐｇｍが大きくなることによって、目標とするスレッショルド電圧を得るためのプログラムループが減少してスピードは向上するが、プログラムされるセルのスレッショルド電圧の範囲は広くなるようになる。より大きい問題はプログラム電圧の増加分ΔＶｐｇｍがＫ倍に大きくなることによってスタートプログラム電圧Ｖｐｇｍ１とターゲットプログラム電圧ＶｐｇｍＭが共に大きくなるという点である。図２Ｂでスタートプログラム電圧はＶｐｇｍ１からＶｐｇｍ１”に、ターゲットプログラム電圧はＶｐｇｍＭからＶｐｇｍＭ”に増加した。増加したスタートプログラム電圧Ｖｐｇｍ１”とターゲットプログラム電圧ＶｐｇｍＭ″によって、プログラムされたセルのスレッショルド電圧ばらつきが目標とするスレッショルド電圧ばらつきの範囲より高い電圧レベルで形成される‘オーバープログラム'の問題が発生する。

要約すれば、多様なユーザの要求事項に応じるためにプログラムステップコードの変更なしにワードライン電圧の増加分を任意の値に設定可能でなければならない。また、ワードライン電圧の増加分を変更する場合に示されるアンダープログラムやオーバープログラムの問題を防止するためにスタートプログラム電圧やターゲットプログラム電圧を一定に維持するメモリ装置が要求される。
米国特許第５，６４２，３０９号

本発明の目的は、プログラムステップコードを変更せず、プログラム電圧の増加分ΔＶｐｇｍを任意の値に設定することができるワードライン電圧発生回路及び不揮発性半導体メモリ装置を提供することにある。

本発明の他の目的は、プログラムステップコードの変更なしにスタートプログラム電圧が固定された値を維持しながら、プログラム電圧の増加分ΔＶｐｇｍを任意の値に設定することができるワードライン電圧発生回路及び不揮発性メモリ装置を提供することにある。

本発明の他の目的は、プログラムステップコードの変更なしにターゲットプログラム電圧が固定された値を維持しながら、プログラム電圧の増加分ΔＶｐｇｍを任意の値に設定することができるワードライン電圧発生回路及び不揮発性メモリ装置を提供することにある。

上述の諸般の目的を解決するために本発明の一特徴によれば、増加型ステップパルス電圧を生成するワードライン電圧発生回路はプログラム電圧に連結された第１回路部と、前記第１回路部と分配電圧との間に連結され、プログラムステップコードによって制御される第２回路部と、前記分配電圧と接地電圧との間に連結された第３回路部とを含み、前記第３回路部の抵抗値設定によって前記プログラムステップコードの変更なしに前記プログラム電圧の増加分を任意の値（ＮΔＶ、Ｎ＞０であるすべて実数値）に異なるように設定することができる。

この特徴において、前記第３回路部は直列に連結された多数の抵抗器と各抵抗器に並列に連結されたスイッチとを含み、前記スイッチの制御を通じて前記第３回路部の抵抗値を異なるように設定可能である。または前記第３回路部は並列に連結された多数の抵抗器と各抵抗器に直列に連結されたスイッチとを含み、前記スイッチの制御を通じて前記第３回路部の抵抗値を異なるように設定可能である。前記スイッチはプログラムサイクルが始まる前、例えば不揮発性メモリ装置製造の時に連結／切断したヒューズである。または前記スイッチはコントローラの制御を受けてプログラムサイクルが始まる前にオン／オフされたＭＯＳトランジスタである。

プログラムサイクルのプログラムループに従うワードライン電圧の増加分はプログラムステップの間の前記第２可変回路部での抵抗値変化率と前記第３回路部の抵抗値との間の関係により決められる（数３参照）。ワードライン電圧の増加分を変更するためには前記プログラムステップコードによって制御される前記第２可変回路部で抵抗値の変化率を変更させるか、前記第３回路部の抵抗値を変更させなければならない。前者の方法は、プログラムステップコードを変更するための別途の回路が加えられなければならず、ワードライン電圧の増加分をデフォルト値の定数倍のみにしか変更できないという短所がある。前記第３回路部の抵抗値を変化させる後者の方法は、第３回路部の抵抗値の選択に応じてワードライン電圧の増加分を任意の値に設定することができる。したがって、本発明は前記スイッチの制御を通じて前記第３回路部の抵抗値を多様に選択することで、前記プログラムステップコードの変化なしにワードライン電圧の増加分を任意の値に設定可能にする。

この特徴において、前記プログラム電圧はプログラムサイクルのプログラムループが繰り返される度にプログラムサイクル開始の前に決められた前記プログラム電圧の増加分だけ段階的に増加する。

この特徴において、前記ワードライン電圧発生回路はクロック信号に応答して選択された行に前記プログラム電圧を提供するチャージポンプと、前記分配電圧と基準電圧とを比べて前記クロック信号を発生するチャージポンプ制御器とをさらに含む。

本発明の他の特徴とよれば、増加型ステップパルス電圧を生成するワードライン電圧発生回路はプログラム電圧に連結された第１回路部と、前記第１回路部と分配電圧との間に連結され、プログラムステップコードによって制御される第２回路部と、前記分配電圧と接地電圧との間に連結された第３回路部とを含む。前記第１回路部と前記第３回路部とは対称とされる構成を有し、前記第１回路部の抵抗値と前記第３回路部の抵抗値との間に正比例関係が維持されるように制御して、前記プログラムステップコードの変更なしにスタートプログラム電圧を固定された値に維持しながら前記プログラム電圧の増加分を任意の値（ＮΔＶ、Ｎ＞０であるすべての実数値）に異なるように設定することができる。

この特徴において、前記第１及び第３回路部のそれぞれは直列に連結された多数の抵抗器と前記各抵抗器に並列に連結されたスイッチとを含み、前記スイッチの制御を通じて前記第１及び第３回路部のそれぞれの抵抗値を異なるように設定可能である。または前記第１及び第３回路部のそれぞれは並列に連結された多数の抵抗器と前記各抵抗器に直列に連結されたスイッチとを含み、前記スイッチの制御を通じて前記第１及び第３回路部のそれぞれの抵抗値を異なるように設定可能である。前記スイッチはプログラムサイクルが始まる前、例えば不揮発性メモリ装置製造の時に連結／切断したヒューズである。または前記スイッチはコントローラの制御を受けてプログラムサイクルが始まる前にオン／オフされたＭＯＳトランジスタである。

スタートプログラム電圧は前記第３回路部の抵抗値と前記第１回路部の抵抗値との比により決められる（数２参照）。前記第３回路部の抵抗値はワードライン電圧の増加分を決めれば決められるため、前記第１回路部の抵抗値の選択に応じてスタートプログラム電圧を調節することができる。

この特徴において、前記第１回路部内の抵抗器の抵抗値は前記第３回路部内の同じ位置にある抵抗器の抵抗値と正比例関係を有し、前記第１回路部内の抵抗器に連結されたスイッチと前記第３回路部の同じ位置にある抵抗器に連結されたスイッチは同時に動作するスイッチセットで構成する。したがって、前記スイッチセットの動作によって、あるスイッチセットがオン／オフされても前記第１回路部と前記第３回路部の抵抗値の比は一定に維持される。すなわち前記スイッチセットの制御によって前記プログラムステップコードの変化なしにスタートプログラム電圧を固定された値に維持しながらプログラム電圧の増加分を異なるように設定可能である。前記プログラムサイクルのプログラムループが繰り返される度に前記ワードライン電圧は前記プログラムサイクル開始前に決められた前記ワードライン電圧の増加分だけ段階的に増加する。

この特徴において、前記ワードライン電圧発生回路はクロック信号に応答して選択された行にプログラム電圧を提供するチャージポンプと、前記分配電圧と基準電圧とを比べて前記クロック信号を発生するチャージポンプ制御器とをさらに含む。

本発明の他の特徴によれば、増加型ステップパルス電圧を生成するワードライン電圧発生回路はプログラム電圧に連結された第１回路部と、前記第１回路部と分配電圧との間に連結され、プログラムステップコードによって制御される第２回路部と、前記分配電圧と接地電圧との間に連結された第３回路部とを含む。前記第１回路部と前記第３回路部とは対称とされる構成を有し、前記第１回路部の抵抗値と前記第３回路部の抵抗値との間に正比例関係ではなく、第ｍ番目のプログラムループの‘ｍ’を変数とする関数関係が維持されるように制御して、前記プログラムステップコードの変更なしにターゲットプログラム電圧を固定された値に維持しながら前記プログラム電圧の増加分を任意の値（ＮΔＶ、Ｎ＞０であるすべての実数値）に異なるように設定することができる。

前記第３回路部の抵抗値によってワードライン電圧の増加分が決められ、前記第１回路部の抵抗値を調節することでスタートプログラム電圧を調整する。

この特徴において、前記第１回路部内の抵抗器の抵抗値は前記第３回路部内に同じ位置にある抵抗器の抵抗値と正比例関係ではなく、第ｍ番目のプログラムループの‘ｍ’を変数とする関数関係を有し、前記第１回路部内の抵抗器に連結されたスイッチと前記第３回路部の同じ位置にある抵抗器に連結されたスイッチとは同時に動作するスイッチセットで構成する。したがって、前記スイッチセットの動作によってあるスイッチセットがオン／オフされても前記第１回路部と前記第３回路部の抵抗値は特定の関数関係を有する。この特定の関数関係は実施形態で明確に説明されるであろう。すなわち前記スイッチセットの制御によって前記プログラムステップコードの変化なしにターゲットプログラム電圧を固定された値に維持しながらプログラム電圧の増加分を異なるように設定可能である。

本発明の他の特徴によれば、増加型ステップパルスプログラム方法を使う不揮発性メモリ装置は、プログラムステップコードに応答してワードライン電圧を発生するワードライン電圧発生回路と、プログラムサイクルの間前記プログラムステップコードを順次に活性化するプログラム制御器とを含む。前記ワードライン電圧発生回路はプログラム電圧と連結された第１回路部と、前記第１回路部と分配電圧との間に連結され、前記プログラムステップコードによって制御される第２回路部と、前記分配電圧と接地電圧との間に連結される第３回路部とを含む。前記第３回路部の抵抗値設定によって、前記プログラムステップコードの変更なしに前記プログラム電圧の増加分を任意の値（ＮΔＶ、Ｎ＞０であるすべての実数値）に異なるように設定することができる。前記ワードライン電圧の増加分は上述の特徴と同一の方法により決められる。

この特徴において、前記プログラム電圧はプログラムサイクルのプログラムループが繰り返される度にプログラムサイクル開始前に決められた前記プログラム電圧の増加分だけ段階的に増加する。

本発明の他の特徴によれば、増加型ステップパルスプログラム方法を使う不揮発性メモリ装置はプログラムステップコードに応答してワードライン電圧を発生するワードライン電圧発生回路と、プログラムサイクルの間前記プログラムステップコードを順次に活性化するプログラム制御器とを含む。前記ワードライン電圧発生回路はプログラム電圧と連結された第１回路部と、前記第１回路部と分配電圧との間に連結され、プログラムステップコードによって制御される第２回路部と、前記分配電圧と接地電圧との間に連結される第３回路部とを含む。前記第３回路部は前記第１回路部と対称される構成を有して、前記第１回路部の抵抗値と前記第３回路部の抵抗値との間に正比例関係が維持されるように制御して、前記プログラムステップコード変更なしにスタートプログラム電圧を固定された値に維持しながら前記ワードライン電圧の増加分を任意の値（ＮΔＶ、Ｎ＞０であるすべての実数値）に異なるように設定することができる。

この特徴において、前記第１回路部内の抵抗器の抵抗値は前記第３回路部内の同じ位置にある抵抗器の抵抗値と正比例関係を有し、前記第１回路部内の抵抗器に連結されたスイッチと前記第３回路部の同じ位置にある抵抗器に連結されたスイッチは同時に動作するスイッチセットで構成する。したがって、前記スイッチセットの動作によってあるスイッチセットがオン／オフされても前記第１回路部と前記第３回路部の抵抗値の比は一定に維持される。すなわち前記スイッチセットの制御によって前記プログラムステップコードの変化なしにスタートプログラム電圧を固定された値に維持しながらプログラム電圧の増加分を異なるように設定可能である。

本発明の他の特徴によれば、増加型ステップパルスプログラム方法を使う不揮発性メモリ装置は、プログラムステップコードに応答してワードライン電圧を発生するワードライン電圧発生回路と、プログラムサイクルの間前記プログラムステップコードを順次に活性化するプログラム制御器とを含む。前記ワードライン電圧発生回路はプログラム電圧と連結された第１回路部と、前記第１回路部と分配電圧との間に連結され、プログラムステップコードによって制御される第２回路部と、前記分配電圧と接地電圧との間に連結される第３回路部とを含む。前記第３回路部は前記第１回路部と対称とされる構成を有し、前記第１回路部の抵抗値と前記第３回路部の抵抗値との間に正比例関係ではなく、第ｍ番目のプログラムループの‘ｍ’を変数とする関数関係が維持されるように制御して、前記プログラムステップコード変更なしにターゲットプログラム電圧を固定された値に維持しながら前記ワードライン電圧の増加分を任意の値（ＮΔＶ、Ｎ＞０であるすべての実数値）に異なるように設定することができる。

この特徴において、前記第１回路部内の抵抗器の抵抗値は前記第３回路部内の同じ位置にある抵抗器の抵抗値と正比例関係ではなく、第ｍ番目のプログラムループの‘ｍ’を変数とする関数関係を有し、前記第１回路部内の抵抗器に連結されたスイッチと前記第３回路部の同じ位置にある抵抗器に連結されたスイッチは同時に動作するスイッチセットで構成する。前記スイッチセットの動作によってターゲットプログラム電圧を固定された値に維持しながらプログラム電圧の増加分を異なるように設定可能である。

本発明の他の特徴によれば、増加型ステップパルスプログラム方法を使う不揮発性メモリ装置は、行と列に配列されたメモリセルと、クロック信号に応答して選択された行にプログラム電圧を提供するチャージポンプと、プログラムステップコードに応答して前記プログラム電圧を分配する電圧分配器と、前記分配電圧と基準電圧とを比べて前記クロック信号を発生するチャージポンプ制御器とを含む。前記電圧分配器は前記プログラム電圧に連結された第１回路部と、前記第１回路部と前記分配電圧との間に連結され、前記プログラムステップコードによって制御される第２回路部と、前記分配電圧と接地電圧との間に連結される第３回路部とを含む。前記第３回路部は前記第１回路部と対称とされる構成を有し、前記第１回路部の抵抗値と前記第３回路部の抵抗値との間に正比例関係が維持されるように制御して、前記プログラムステップコードの変更なしにスタートプログラム電圧を固定された値に維持しながら前記プログラム電圧の増加分を任意の値（ＮΔＶ、Ｎ＞０である全ての実数値）に異なるように設定することができる。

この特徴において、前記第１回路部内の抵抗器の抵抗値は前記第３回路部内に同じ位置にある抵抗器の抵抗値と正比例関係を有し、前記第１回路部内の抵抗器に連結されたスイッチと前記第３回路部の同じ位置にある抵抗器に連結されたスイッチは同時に動作するスイッチセットで構成する。前記スイッチはプログラムサイクルが始まる前、例えば不揮発性メモリ装置製造の時に連結／切断したヒューズである。または前記スイッチはコントローラの制御を受けてプログラムサイクルが始まる前にオン／オフされたＭＯＳトランジスタである。

この特徴において、前記メモリセルのそれぞれは１ビットデータを貯蔵する単一レベルメモリセル及びｎビットデータ（ｎ＝２またはそれより大きい定数）を貯蔵するマルチレベルメモリセルのうちのいずれか一つを含む。

本発明の他の特徴によれば、増加型ステップパルスプログラム方法を使う不揮発性メモリ装置は、行と列に配列されたメモリセルと、クロック信号に応答して選択された行にプログラム電圧を提供するチャージポンプと、プログラムステップコードに応答してプログラム電圧を分配する電圧分配器と、前記分配電圧と基準電圧とを比べて前記クロック信号を発生するチャージポンプ制御器とを含む。前記電圧分配器は前記プログラム電圧に連結された第１回路部と、前記第１回路部と前記分配電圧との間に連結され、前記プログラムステップコードによって制御される第２回路部と、前記分配電圧と接地電圧との間に連結された第３回路部とを含む。前記第３回路部は前記第１回路部と対称される構成を有して、前記第１回路部の抵抗値と前記第３回路部の抵抗値との間に正比例関係ではなく、関数関係が維持されるように制御して、前記プログラムステップコードの変更なしにターゲットプログラム電圧を固定された値に維持しながら前記プログラム電圧の増加分を任意の値（ＮΔＶ、Ｎ＞０であるすべての実数値）に異なるように設定することができる。

この特徴において、前記第１回路部内の抵抗器の抵抗値は前記第３回路部内の同じ位置にある抵抗器の抵抗値と正比例関係を有し、前記第１回路部内の抵抗器に連結されたスイッチと前記第３回路部の同じ位置にある抵抗器に連結されたスイッチは同時に動作するスイッチセットで構成する。前記スイッチはプログラムサイクルが始まる前、例えば不揮発性メモリ装置製造の時に連結／切断したヒューズである。または前記スイッチはコントローラの制御を受けてプログラムサイクルが始まる前にオン／オフされたＭＯＳトランジスタである。

この特徴において、前記メモリセルのそれぞれは１ビットデータを貯蔵する単一レベルメモリセル及びｎビットデータ（ｎ=２またはそれより大きい定数）を貯蔵するマルチレベルメモリセルのうちのいずれか一つを含む。

以上の特徴から見られるように、需要者の要求に応じるためにワードライン電圧の増加分を異なるように設定する場合、１番目のプログラムループの電圧であるスタートプログラム電圧を一定に維持することができる。またはワードライン電圧の増加分を変更する場合、第ｍ番目のプログラムループの電圧を一定に維持することができる。具体的にスタートプログラムまたはターゲットプログラムを一定に維持した状態でワードライン電圧の増加分を小さくする場合、プログラムされたセルのスレッショルド電圧ばらつき度を向上させて、アンダープログラムの問題が発生しない。またはプログラムスピードを向上させるためにワードライン電圧の増加分を大きくする場合、スタートプログラムまたはターゲットプログラムを一定に維持するため、オーバープログラムの問題を解決する。

本発明によれば、プログラムステップコードの変更なしにワードライン電圧の増加分を任意の値に設定することができる。

本発明によれば、不揮発性メモリ装置においてメモリセルのスレッショルド電圧ばらつき度を向上させるためにワードライン電圧の増加分を小さく設定する場合、スタートプログラム電圧またはターゲットプログラム電圧を一定に維持する。これによって、メモリセルのスレッショルド電圧ばらつき度を向上させ、かつアンダープログラムの問題を解決する。

また本発明によれば、メモリセルをす速くプログラムするためにワードライン電圧を増加分を大きく設定する場合に示されるオーバープログラムの問題をスタートプログラム電圧またはターゲットプログラム電圧を一定に維持して解決する。

以下本発明の望ましい実施形態が図を参照して詳細に説明される。それぞれの図で同一の参照符号は同一の構成要素を示す。

図３は本発明による不揮発性メモリ装置の概略的なブロック図である。図３を参照すれば、本発明による不揮発性メモリ装置１００はフラッシュメモリ装置である。

本発明に係る不揮発性メモリ装置１００は、行（またはワードライン）と列（またはビットライン）のマトリックス形態に配列されたメモリセルを有するメモリセルアレイ１１０を含む。メモリセルのそれぞれは１ビットデータを貯蔵する。または、メモリセルのそれぞれはｎビットデータ（ｎ＝２またはそれより大きい定数）を貯蔵する。行選択回路１２０は行アドレスに応答して行のうち少なくとも一つを選択して、選択された行をワードライン電圧発生回路１９０からのワードライン電圧で駆動する。感知増幅及びラッチ回路１３０は制御ロジック１６０によって制御され、読み出し／検証動作の時、メモリセルアレイ１１０からデータを読み出す。読み出し動作の時、読み出されたデータはデータ入出力回路１４０を介して外部に出力される一方、検証動作の時読み出されたデータはパス／フェイルチェック回路１５０に出力される。感知増幅及びラッチ回路１３０はプログラム動作の時メモリセルアレイ１１０に書き込まれるデータがデータ入出力回路１４０を介して入力され、入力されたデータによってビットラインをプログラム電圧（例えば、接地電圧）またはプログラム禁止電圧（例えば、電源電圧）にそれぞれ駆動する。

パス／フェイルチェック回路１５０はプログラム／消去検証動作の時、感知増幅及びラッチ回路１３０から出力されるデータ値が同一のデータ（例えば、パスデータ値）を有するか否かを判別して、判別結果としてパス／フェイル信号ＰＦを制御ロジック１６０に出力する。

制御ロジック１６０はパス／フェイルチェック回路１５０からのパス／フェイル信号ＰＦに応答してワードライン電圧発生回路１９０を活性化する。例えば、パス／フェイル信号ＰＦが感知増幅及びラッチ回路１３０から出力されるデータ値のうち少なくとも一つがパスデータ値を有しないことを示す時、制御ロジック１６０はワードライン電圧発生回路１９０を活性化する信号ＰＧＭ＿ＥＮを活性化する。制御ロジック１６０はプログラムサイクルの各プログラムループの間、感知増幅及びラッチ回路１３０を制御する。制御ロジック１６０はパス／フェイルチェック回路１５０からのパス／フェイル信号ＰＦに応答してカウントアップ信号ＣＮＴ＿ＵＰを活性化する。例えば、パス／フェイル信号ＰＦが感知増幅及びラッチ回路１３０から出力されるデータ値のうち少なくとも一つがパスデータ値を有しないことを示す時、制御ロジック１６０はカウントアップ信号ＣＮＴ＿ＵＰを活性化する。これに対して、現在のプログラムループのプログラム動作が正常に実行される場合、制御ロジック１６０はカウントアップ信号ＣＮＴ＿ＵＰを非活性化させて、プログラムサイクルを終了する。

ループカウンタ１７０はカウントアップ信号ＣＮＴ＿ＵＰの活性化に応答してプログラムループ回数をカウントする。デコーダ１８０はループカウンタ１７０の出力をデコーディングしてプログラムステップコードＳＴＥＰｉ（ｉ＝０−ｍ）を発生する。例えば、ループカウンタ１７０の出力値が増加するのに従って、プログラムステップコードＳＴＥＰｉが順次に変わる。順次に変化したプログラムステップコードＳＴＥＰｉによってプログラムサイクルのプログラムループが段階的に増加する。したがって、段階的にワードライン電圧が増加する。

この実施形態において、制御ロジック１６０、ループカウンタ１７０、デコーダ１８０はワードライン電圧発生回路１９０を制御するコントローラ２００を構成する。コントローラ２００はワードライン電圧発生回路を活性化する信号ＰＧＭ＿ＥＮを発生して、段階的にワードライン電圧を増加させるためのプログラムステップコードＳＴＥＰｉを発生させる。または制御ロジック１６０はワードライン電圧発生回路１９０の電圧分配器２２０のスイッチセットをＭＯＳトランジスタで構成する場合、ワードライン電圧発生回路１９０を活性化する前にＭＯＳトランジスタをオン／オフさせる役割も果たす。スイッチセットは以下説明される。

ワードライン電圧発生回路１９０は制御ロジック１６０からのワードライン電圧発生回路を活性化する信号ＰＧＭ＿ＥＮによって活性化される。そしてプログラムステップコードＳＴＥＰｉに応答してワードライン電圧を発生する。ワードライン電圧発生回路１９０はプログラムステップコードＳＴＥＰｉがプログラム動作の時順次に変わることによってワードライン電圧Ｖｐｇｍを段階的に増加させる。ワードライン電圧の増加分ΔＶｐｇｍはユーザの要求事項に合わせて任意の値に設定可能である。例えば、より向上したメモリセルのスレッショルド電圧ばらつきを得ようとする場合、オペレータはワードライン電圧の増加分ΔＶｐｇｍを小さく設定する。より速くメモリセルをプログラムしようとする場合、オペレータはワードライン電圧の増加分ΔＶｐｇｍを大きく設定する。本発明によれば、ワードライン電圧の増加分ΔＶｐｇｍを異なるように設定する場合にスタートプログラム電圧Ｖｐｇｍ１は一定に維持される。またはワードライン電圧の増加分ΔＶｐｇｍを異なるように設定する場合にターゲットプログラム電圧ＶｐｇｍＭは一定に維持される。

図４は図３に示したワードライン電圧発生回路の概略的なブロック図である。

図４を参照すれば、本発明によるワードライン電圧発生回路１９０はチャージポンプ２１０、電圧分配器２２０、基準電圧発生器２３０、比較器２４０、発振器２５０、及びクロックドライバ２６０を含み、ワードライン電圧発生回路を活性化する信号ＰＧＭ＿ＥＮによって活性化される。基準電圧発生器２３０、比較器２４０、発振器２５０及びクロックドライバ２６０は電圧分配器２２０から分配電圧Ｖｒｅｆ’が入力されてチャージポンプ２１０を動作させるクロック信号ＣＬＫを出すチャージポンプ制御器２７０の役割を果たす。

チャージポンプ２１０はクロック信号ＣＬＫに応答してプログラム電圧としてワードライン電圧Ｖｐｇｍを発生する。電圧分配器２２０はプログラムステップコードＳＴＥＰｉに応答してワードライン電圧Ｖｐｇｍを分配して分配電圧Ｖｒｅｆ’を出力する。分配電圧はプログラム区間の間基準電圧発生器の基準電圧Ｖｒｅｆとほとんど同一の値を有するため、Ｖｒｅｆ’と呼ぶ。

電圧分配器２２０のワードライン電圧ＶｐｇｍはプログラムステップコードＳＴＥＰｉの順次な変化に従ってワードライン電圧の増加分ΔＶｐｇｍだけ増加する。これは以後詳細に説明する。また、電圧分配器２２０のワードライン電圧の増加分ΔＶｐｇｍはユーザの要求事項に応じて異なるように設定され、ワードライン電圧の増加分ΔＶｐｇｍが異なるように設定される場合、スタートプログラム電圧Ｖｐｇｍ１は固定された値を維持する。またはワードライン電圧の増加分ΔＶｐｇｍが変更される場合、ターゲットプログラム電圧ＶｐｇｍＭは固定された値を維持する。

図４を参照すれば、比較器２４０は電圧分配器２２０からの分配電圧Ｖｒｅｆ’と基準電圧発生器２３０からの基準電圧Ｖｒｅｆとを比べて、比較結果としてクロックイネーブル信号ＣＬＫ＿ＥＮを発生する。例えば、電圧分配器２２０からの分配電圧Ｖｒｅｆ’が基準電圧発生器２３０からの基準電圧Ｖｒｅｆと差があれば、比較器２４０はクロックイネーブル信号ＣＬＫ＿ＥＮを活性化する。一方、電圧分配器２２０からの分配電圧Ｖｒｅｆ’が基準電圧発生器２３０からの基準電圧Ｖｒｅｆと同一であれば、比較器２４０は比較結果としてクロックイネーブル信号ＣＬＫ＿ＥＮを非活性化させる。クロックドライバ２６０はクロックイネーブル信号ＣＬＫ＿ＥＮに応答して発振器２５０からの発振信号ＯＳＣＦをクロック信号ＣＬＫとして出力する。クロックドライバ２６０は、ＮＡＮＤゲートとインバータとで構成される(図示しない）。例えば、クロックイネーブル信号ＣＬＫ＿ＥＮがハイに活性化される時、発振信号ＯＳＣはクロック信号ＣＬＫとして出力される。クロックイネーブル信号ＣＬＫ＿ＥＮがローに非活性化される時、発振信号ＯＳＣが遮断されてクロック信号ＣＬＫはトグルされない。以上の説明から分かるように、プログラムステップコードが変わって分配電圧Ｖｒｅｆ’と基準電圧Ｖｒｅｆとに差が生じれば、クロック信号ＣＬＫが生成されてチャージポンプ２１０が動作し始める。ワードライン電圧Ｖｐｇｍが所望する電圧に到逹すれば、クロック信号ＣＬＫが生成されないからチャージポンプ２１０は動作せず、ワードライン電圧Ｖｐｇｍは一定のレベルを維持する。このような過程を通じて所望するワードライン電圧Ｖｐｇｍが生成される。

図５、図６及び図７は本発明の実施形態に係る図４に示した電圧分配器の例示的な回路図である。前記実施形態で共通にプログラムステップコードの変更なしにワードライン電圧の増加分ΔＶｐｇｍを任意の値に異なるように設定することができる。それぞれの場合、ワードライン電圧の増加分ΔＶｐｇｍを任意の値に異なるように設定しながら、スタートプログラム電圧Ｖｐｇｍ１またはターゲットプログラム電圧ＶｐｇｍＭが固定された値を維持する。

図５は本発明の実施形態に係る図４に示した電圧分配器の例示的な回路図であり、ワードライン電圧の増加分ΔＶｐｇｍが異なるように設定される場合スタートプログラム電圧Ｖｐｇｍ１が一定に維持される場合の回路図である。

図５を参照すれば、電圧分配器２２０は第１回路部２２０ａ、第２回路部２２０ｂ、第３回路部２２０ｃ及び放電部２２０ｄを含む。放電部２２０ｄはワードライン電圧Ｖｐｇｍが入力されるノードＮＤ１に連結され、イネーブル信号ＰＧＭ＿ＥＮに応答してノードＮＤ１の高電圧（すなわち、ワードライン電圧）を電源電圧に放電させる。放電部２２０ｄはＰＭＯＳトランジスタ２２１、及び空乏型ＮＭＯＳトランジスタ２２２、２２３を含む。空乏型ＮＭＯＳトランジスタ２２２、２２３は高電圧に耐えることができる周知の高電圧トランジスタである。

第１回路部２２０ａはノードＮＤ１とノードＮＤ２との間に連結されている。ノードＮＤ１はプログラム電圧が入力されるノードであり、ノードＮＤ２は第１回路部２２０ａと第２回路部２２０ｂとが連結されるノードである。第１回路部２２０ａは直列に連結された３個の抵抗器３１１、３１２、３１３と２つの抵抗器３１１、３１２にそれぞれ並列に連結された２個のヒューズ３５１、３５２とを含む。２個のヒューズ３５１、３５２はワードライン電圧発生回路１９０が活性化される前、例えばメモリ装置製造の時にオペレータによって切断、または連結される。このような構成によれば、ヒューズ３５１、３５２の切断状態の可否によって第１回路部２２０ａの抵抗値Ｒ１が決められる。第１回路部２２０ａの抵抗値Ｒ１を調節することでスタートプログラム電圧を調節することができる。

続いて、図５を参照すれば、第２回路部２２０ｂは加重値の抵抗値をそれぞれ有する３個の抵抗器３２１、３２２、３２３とこれらの抵抗器にそれぞれ並列に連結されたスイッチ２２７、２２８、２２９とを含む。例えば、抵抗器３２１の抵抗値がΔＲであれば、抵抗器３２２の抵抗値は２ΔＲ、抵抗器３２３の抵抗値は４ΔＲの抵抗値を有する。スイッチ２２７、２２８、２２９はプログラムステップコードＳＴＥＰｉによって制御される。この実施形態においてプログラムステップコードＳＴＥＰｉは３ビット制御コード（３−ｂｉｔｃｏｎｔｒｏｌｃｏｄｅ）を構成する。例えば１番目のプログラムループのプログラムステップコードが'０００'であり、次のプログラムループのプログラムステップコードが'００１'とすれば、プログラムステップコードが'０００'である時、スイッチ２２７、２２８、２２９は全部ターンオンされ、抵抗器の間の電流経路はスイッチ２２７、２２８、２２９を通じて形成される。この時、最低レベルのワードライン電圧であるスタートプログラム電圧Ｖｐｇｍ１が出力される。プログラムステップコードが'００１'である時、スイッチ２２７はターンオフされ、スイッチ２２８、２２９はターンオンされて、ワードライン電圧は以前のレベルよりワードライン電圧の増加分ΔＶｐｇｍだけ増加するようになる。ステップ制御コードが'１１１'である時、スイッチ２２７、２２８、２２９は全部ターンオフされ、抵抗器の間の電流経路は抵抗器３２１、３２２、３２３を通じて形成され、最高レベルのワードライン電圧が出力される。したがって、プログラムステップコードが増加することによって段階的にワードライン電圧が増加するようになる。本実施形態でアクティブロー信号を使ったが、それにかかわらないことはこの分野の通常的な知識を持った者に自明である。

第１回路部２２０ａの抵抗値Ｒ１はワードライン電圧発生回路１９０が活性化される前にあらかじめ決められ、第２回路部２２０ｂの抵抗値Ｒ２はプログラムサイクルのうちプログラムステップコードＳＴＥＰｉに反応して変化する。第１回路部２２０ａの抵抗値Ｒ１と第２回路部２２０ｂの抵抗値Ｒ２の和をＲ１２という。

続いて、図５を参照すれば、第３回路部２２０ｃは分配電圧Ｖｒｅｆ'を出力するためのノードＮＤ３と接地電圧との間に連結されている。第３回路部２２０ｃは直列に連結された３個の抵抗器３３１、３３２、３３３と２つの抵抗器３３１、３３２にそれぞれ並列に連結された２個のヒューズ３６１、３６２とを含む。第３回路部２２０ｃと接地電圧との間にプログラムイネーブル信号ＰＧＭ＿ＥＮの活性化の時ターンオンされ、非活性化の時ターンオフされるＭＯＳトランジスタ２３７がある。ＭＯＳトランジスタ２３７はプログラムイネーブル信号ＰＧＭ＿ＥＮの非活性化の時、ターンオフされるので漏洩電流を防止する役割を果たす。２個のヒューズ３６１、３６２は２個のヒューズ３５１、３５２と同様に、メモリ装置製造の時にオペレータによって切断／連結される。このような構成によれば、ヒューズの切断状態の可否によって第３回路部２２０ｃの抵抗値Ｒ３が決められる。第３回路部２２０ｃの抵抗値Ｒ３に応じてワードライン電圧の増加分ΔＶｐｇｍが決められる。第３回路部２２０ｃの抵抗値はワード電圧発生回路が活性化される前に決められ、Ｒ３という。

以上から見られるように、第１回路部２２０ａと第３回路部２２０ｃとは第２回路部２２０ｂを中に置いて、ミラーのように対称構造をなす。第１回路部は直列に連結された多数の抵抗器を有し、第３回路部は第１回路部と同一の数の抵抗器を有し、第１回路部と同一の方式で連結されている。第１回路部抵抗器に並列にヒューズで構成されたスイッチが連結されており、同様に、第３回路部抵抗器にも並列にヒューズで構成されたスイッチが連結されている。

第１回路部と第３回路部の対応するヒューズ３５１と３６１、３５２と３６２は常に同時に連結されるか、切断されるので、一つのスイッチセットとして作動する。ヒューズ３５１と３６１をＡスイッチセットと称し、ヒューズ３５２と３６２をＢスイッチセットと称する。

したがって、スイッチセットに連結されている、あるいは連結されていない抵抗器３１１と３３１、３１２と３３２、３１３と３３３も同時に作動するので、抵抗器セットを形成する。抵抗器３１１と３３１をＡ抵抗器セットと称し、抵抗器３１２と３３２をＢ抵抗器セットと称し、抵抗器３１３と３３３をＣ抵抗器セットと称する。

図５の電圧分配器２２０で、分配電圧Ｖｒｅｆ’とプログラム電圧Ｖｐｇｍ及びプログラム電圧の増加分ΔＶｐｇｍがどのように決められるかを説明する。

分配電圧Ｖｒｅｆ’は第１回路部２２０ａの抵抗値Ｒ１と第２回路部２２０ｂの抵抗値Ｒ２及び第３回路部２２０ｃの抵抗値Ｒ３により決められ、次の数式１として表現される。

数１で、Ｒ１２は第１回路部２２０ａの抵抗値であるＲ１と第２回路部２２０ｂの抵抗値であるＲ２との和（Ｒ１２＝Ｒ１＋Ｒ２）を示し、Ｒ３は第３回路部２２０ｃの抵抗値を示す。数１によって決められた分配電圧Ｖｒｅｆ'は比較器２４０を通じて基準電圧Ｖｒｅｆと比較される。ワードライン電圧Ｖｐｇｍは上述の過程から得られる次の数式２として表現される。

数２から分かるように、ワードライン電圧Ｖｐｇｍは抵抗値Ｒ３と抵抗値Ｒ１２の比に依存する。抵抗値Ｒ３は第３回路部２２０ｃの抵抗値でプログラム動作が行われる前に、例えばメモリ装置製造の時に第３回路部２２０ｃの抵抗器に連結されたスイッチの連結／切断によって決められた値である。第１回路部２２０ａの抵抗値Ｒ１は第２回路部２２０ｂの抵抗値Ｒ２の和である抵抗値Ｒ１２で、第１回路部２２０ａの抵抗値Ｒ１はワードライン電圧発生回路１９０が活性化される前に、例えばメモリ装置製造の時第１回路部２２０ａの抵抗器に連結されたスイッチの連結／切断によって決められる。したがって、プログラム途中プログラムステップコードＳＴＥＰｉにより変化する第２回路部２２０ｂの抵抗値Ｒ２によって抵抗値Ｒ１２が変化し、したがって、ワードライン電圧Ｖｐｇｍが変化するようになる。前記の場合、プログラムサイクルの１番目のループで第２回路部２２０ｂの抵抗値Ｒ２は第２回路部２２０ｂの抵抗器３２１、３２２、３２３に並列に連結されたスイッチ２２７、２２８、２２９がプログラムステップコード‘０００’によって全部オンされるので、０Ωである。したがって、プログラムサイクルの１番目のループでは第１回路部２２０ａの抵抗値Ｒ１が抵抗値Ｒ１２になる。

すなわちスタートプログラム電圧Ｖｐｇｍ１を決めることは、第１回路部２２０ａの抵抗値Ｒ１と第３回路部２２０ｃの抵抗値Ｒ３である。したがって、それぞれの抵抗器セットにおいて第１回路部の抵抗器とこれと対応する第３回路部の抵抗器の抵抗値を正比例関係になるように決めれば、他の抵抗器セットが選択されてワードライン電圧の増加分ΔＶｐｇｍが変わってもスタートプログラム電圧Ｖｐｇｍ１を常に一定に維持することができる。あるいはそれぞれの抵抗器セットにおける抵抗値を正比例関係ではなく、第ｍ番目のプログラムループの‘ｍ’を変数とする関数関係に決めれば、他の抵抗器セットが選択されてワードライン電圧の増加分ΔＶｐｇｍが変わる時、ターゲットプログラム電圧ＶｐｇｍＭを一定に維持することができる。これらを具体的な例をあげて説明する。

ワードライン電圧の増加分（ΔＶｐｇｍ=Ｖｐｇｍ２-Ｖｐｇｍ１）は次の数式３として表現される。

数３で、ΔＲは隣接プログラムステップの間の抵抗値Ｒ１２の変化率を示すものであり、プログラムサイクルのプログラムループの間一定である。抵抗値Ｒ３はプログラムサイクルが始まる前に、例えばメモリ装置製造の時に決められる値なので、プログラムサイクルのプログラムループの間ワードライン電圧の増加分ΔＶｐｇｍは一定である。数３から分かるように、第３回路部２２０ｃの抵抗値Ｒ３が増加すればワードライン電圧の増加分ΔＶｐｇｍが減少し、第３回路部２２０ｃの抵抗値Ｒ３が減少すればワードライン電圧の増加分ΔＶｐｇｍが増加するようになる。

数３から分かるように、多様な使用者の要求を満たすためΔＶｐｇｍを変化させるためにはΔＲを変更させるか、Ｒ３を変更しなければならない。ΔＲを変更するためにはプログラムステップコードを変更するための追加回路が必要であり、プログラムステップコードを変更してもデフォルト値の定数倍のみに変更可能なので、多様な使用者の要求を満たしにくい。したがって、ΔＲは固定された値を維持するようにして、プログラム電圧の増加分を任意の値に設定するためには第３回路部２２０ｃの抵抗値であるＲ３を変化させる。すなわち、第３回路部２２０ｃはプログラム電圧の増加分ΔＶｐｇｍを決める役割を果たす。

数２から分かるように、スタートプログラム電圧は第１回路部２２０ａと第３回路部２２０ｃの抵抗値比によって決められる。第３回路部２２０ｃの抵抗値がプログラム電圧の増加分ΔＶｐｇｍを決めるために固定されてからは、第１回路部２２０ａの抵抗値によってスタートプログラム電圧を調節することができる。したがって、第１回路部２２０ａはスタートプログラム電圧を調節する役割を果たす。

図５の上述の各抵抗器セットで、第１回路部２２０ａの抵抗器の抵抗値が対応する第３回路部２２０ｃの抵抗器の抵抗値と正比例関係をなす。例えば、第１回路部２２０ａの抵抗器３１１、３１２、３１３の抵抗値が第３回路部２２０ｃの抵抗器３３１、３３２、３３３の抵抗値のＫ倍である。抵抗器３１１の抵抗値をＲ３１１、抵抗器３１２の抵抗値をＲ３１２、抵抗器３１３の抵抗値をＲ３１３とし、抵抗器３３１の抵抗値をＲ３３１、抵抗器３３２の抵抗値をＲ３３２、抵抗器３３３の抵抗値をＲ３３３とすれば、各抵抗器の抵抗値は下のようになる。
Ｒ３１１＝ＫｘＲ３３１、Ｒ３１２＝Ｋｘ３３２、Ｒ３１３＝ＫｘＲ３３３

この場合、スイッチ３５１、３５２、３６１、３６２の構成によるプログラム電圧の増加分ΔＶｐｇｍとスタートプログラム電圧Ｖｐｇｍ１とを表１に示した。Ｖｐｇｍ１とΔＶｐｇｍは数２と数３とをそれぞれの場合に適用して求める。

表１から分かるように、Ａスイッチセットと称した３５１と３６１、Ｂスイッチセットと称した３５２と３６２スイッチは同時に連結されるか切断される。表１から分かるように、スイッチセットを場合１から場合４に構成することによってワードライン電圧の増加分ΔＶｐｇｍが徐々に減少することが分かる。具体的な増加分ΔＶｐｇｍは‘第３回路部２２０ｃの抵抗器の抵抗値’と‘各抵抗器に連結されたスイッチをオン／オフさせるか否か’によって変わるので、プログラムステップコードの変更なしにワードライン電圧の増加分ΔＶｐｇｍを異なるように設定することができる。ワードライン電圧の増加分が異なるように設定されたそれぞれの場合にスタートプログラム電圧Ｖｐｇｍ１はＶｒｅｆ’（１＋Ｋ）で一定である。したがって、ＩＳＰＰプログラム方法を使う不揮発性メモリ装置で、プログラムステップコードの変更なしにスイッチセットの構成と動作によってワードライン電圧の増加分ΔＶｐｇｍを異なるように設定することができ、その場合、一番目プログラムループの電圧は一定に維持される。

図６は本発明の他の実施形態に係る図４に示した電圧分配器の例示的な回路図である。図６の場合、ワードライン電圧の増加分が異なるように設定される場合、第ｍ番目のプログラムループの電圧であるターゲットプログラム電圧ＶｐｇｍＭが一定に維持される。

図６を参照すれば、電圧分配器２２０’は第１回路部２２０ａ’、第２回路部２２０ｂ、第３回路部２２０ｃ’及び放電部２２０ｄを含む。図６で動作原理と第２回路部２２０ｂ及び放電部の構成は図５と同一であるので、説明を省略する。

第１回路部２２０ａ’はノードＮＤ１とノードＮＤ２との間に連結されている。ノードＮＤ１はプログラム電圧が入力されるノードであり、ノードＮＤ２は前記第１回路部２２０ａ’と第２回路部２２０ｂとが連結される地点のノードである。第１回路部２２０ａ’は直列に連結された３個の抵抗器３１４、３１５、３１６と２つの抵抗器３１４、３１５にそれぞれ並列に連結された２個のヒューズ３５１、３５２とを含む。２個のヒューズ３５１、３５２はメモリ装置製造の時にオペレータによって切断、または連結される。このような構成によれば、ヒューズ３５１、３５２の切断状態の可否によって第１回路部２２０ａ’の抵抗値が決められる。第１回路部２２０ａ’の抵抗値を調節することでスタートプログラム電圧を調節することができる。

第１回路部２２０ａ’の抵抗値はワードライン電圧発生回路１９０が活性化される前にあらかじめ決められ、第２回路部２２０ｂの抵抗値はプログラムサイクルのうちプログラムステップコードＳＴＥＰｉに応じて変化する。第１回路部２２０ａ’の抵抗値Ｒ１’と第２回路部２２０ｂの抵抗値Ｒ２との和をＲ１２’という。

続いて、図６を参照すれば、第３回路部２２０ｃ’は分配電圧Ｖｒｅｆ’を出力するためのノードＮＤ３と接地電圧との間に連結されている。第３回路部２２０ｃ’は直列に連結された３個の抵抗器３３４、３３５、３３６と２つの抵抗器３３４、３３５にそれぞれ並列に連結された２個のヒューズ３６１、３６２とを含む。２個のヒューズ３６１、３６２は２個のヒューズ３５１、３５２と同様にメモリ装置製造の時にオペレータによって切断／連結される。このような構成によれば、ヒューズの切断状態の可否によって第３回路部２２０ｃ’の抵抗値が決められる。第３回路部２２０ｃ’の抵抗値に応じてワードライン電圧の増加分ΔＶｐｇｍが決められる。第３回路部２２０ｃ’の抵抗値はワード電圧発生回路が活性化される前に決められ、Ｒ３’という。

以上から分かるように、第１回路部２２０ａ’と第３回路部２２０ｃ’とは第２回路部２２０ｂを中に置いて、ミラーのように対称構造をなす。第１回路部は直列に連結された多数の抵抗器を有し、第３回路部は第１回路部と同一の数の抵抗器を有し、第１回路部と同一の方式で連結されている。第１回路部抵抗器に並列にヒューズで構成されたスイッチが連結されており、同様に、第３回路部抵抗器にも並列にヒューズで構成されたスイッチが連結されている。

対応するヒューズ３５１と３６１、３５２と３６２は常に同時に切断、または連結されるので、一つのスイッチセットとして作動する。ヒューズ３５１と３６１をＡスイッチセットと称し、ヒューズ３５２と３６２をＢスイッチセットと称する。

したがって、スイッチセットに連結されたあるいは連結されない抵抗器３１４と３３４、３１５と３３５、３１６と３３６も同時に作動するので抵抗器セットを形成する。抵抗器３１４と３３４をＡ抵抗器セットと称し、抵抗器３１５と３３５をＢ抵抗器セットと称し、抵抗器３１６と３３６をＣ抵抗器セットと称する。

各抵抗器セットで、第１回路部２２０ａ’の抵抗器の抵抗値が対応する第３回路部２２０ｃ’の抵抗器の抵抗値と正比例関係ではなく、第ｍ番目のプログラムループの‘ｍ’を変数とする関数関係をなす。例えば、第１回路部２２０ａ’の抵抗器３１４、３１５、３１６の抵抗値Ｒ３１４、Ｒ３１５、Ｒ３１６と第３回路部２２０ｃ’の抵抗器Ｒ３３４、Ｒ３３５、Ｒ３３６の抵抗値Ｒ３３４、Ｒ３３５、Ｒ３３６とが下記のように決められる。
Ｒ３１４＝ＫｘＲ３３４＋（ｍΔＲ）ｘ（Ｒ３３４／Ｒ３３６）
Ｒ３１５＝ＫｘＲ３３５＋（ｍΔＲ）ｘ（Ｒ３３５／Ｒ３３６）
Ｒ３１６＝ＫｘＲ３３６、
ｍはワードライン電圧ループナンバー

この場合、スイッチの構成によるワードライン電圧の増加分ΔＶｐｇｍとターゲットプログラム電圧ＶｐｇｍＭを表２に示した。ΔＶｐｇｍとＶｐｇｍＭは数２と数３をそれぞれの場合に適用して求める。

表２から分かるように、Ａスイッチセットと称した３５１と３６１、Ｂスイッチセットと称した３５２と３６２スイッチは同時に連結されるか切断される。表２から分かるように、スイッチセットを場合１から場合４に構成することによってワードライン電圧の増加分ΔＶｐｇｍが徐々に大きくなることが分かる。具体的な増加分は‘第３回路部２２０’の抵抗器の抵抗値'と’各抵抗器に連結されたスイッチをオン／オフさせるか否か’ によって変わるので、プログラムステップコードの変更なしにワードライン電圧の増加分ΔＶｐｇｍを異なるように設定することができる。ワードライン電圧の増加分ΔＶｐｇｍが異なるように設定されたそれぞれの場合にターゲットプログラム電圧ＶｐｇｍＭはＶｒｅｆ’（１＋Ｋ＋ｍΔＲ／Ｒ３３６）に一定である。したがって、ＩＳＰＰプログラム方法を使う不揮発性メモリ装置において、プログラムステップコードの変更なしにスイッチセットの構成と動作とによってワードライン電圧の増加分ΔＶｐｇｍを異なるように設定することができ、その場合、第ｍ番目のプログラムループの電圧は一定に維持される。

図７は本発明の他の実施形態に係る図４に示した電圧分配器の例示的な回路図である。

図７を参照すれば、電圧分配器２２０”は第１回路部２２０ａ”、第２回路部２２０ｂ、第３回路部２２０ｃ”及び放電部２２０ｄを含む。動作原理と放電部２２０ｄ及び第２回路部２２０ｂの構成は図５と同一であるので、詳細説明は省略する。

第１回路部２２０ａ”はノードＮＤ１とノードＮＤ２との間に連結されている。ノードＮＤ１はプログラム電圧が入力されるノードであり、ノードＮＤ２は第１回路部２２０ａ”と第２回路部２２０ｂとが連結されるノードである。第１回路部２２０ａ”は並列に連結された３個の抵抗器３１７、３１８、３１９と、それぞれの抵抗器３１７、３１８、３１９にそれぞれ直列に連結されたＭＯＳトランジスタ３５７、３５８、３５９とを含む。３個の高電圧伝達防止用ＭＯＳトランジスタ３５７、３５８、３５９はコントローラ２００によって制御されるスイッチの役割を果たす。３個のスイッチ３５７、３５８、３５９はワードライン電圧発生回路１９０が活性化される前にオペレータによってコントローラ２００を通じてあらかじめターンオンされるか、ターンオフされ、プログラムサイクル途中では変化しない。このような構成によれば、３個のスイッチ３５７、３５８、３５９のオン／オフ状態の可否によって第１回路部２２０ａ”の抵抗値Ｒ１”が決められる。第１回路部２２０ａ”の抵抗値Ｒ１”によってスタートプログラム電圧Ｖｐｇｍ１を調節することができる。

続いて、図７を参照すれば、第３回路部２２０ｃ”は分配電圧Ｖｒｅｆ’を出力するためのノードＮＤ３と接地電圧との間に連結されている。第３回路部２２０ｃ”は並列に連結された３個の抵抗器３３７、３３８、３３９とそれぞれの抵抗器３３７、３３８、３３９にそれぞれ直列に連結された３個のトランジスタ３６７、３６８、３６９とを含む。第３回路部２２０ｃ”の３個の抵抗器３３７、３３８、３３９の抵抗値Ｒ３３７、Ｒ３３８、Ｒ３３９は第１回路部２２０ｃ”の対応する抵抗器３１７、３１８、３１９の抵抗値Ｒ３１７、Ｒ３１８、Ｒ３１９と正比例関係、または正比例関係ではなく、特定関係をなす。これは図５及び図６で説明したとおりである。３個のＭＯＳトランジスタ３６７、３６８、３６９はコントローラ２００によって制御され、スイッチの役割を果たす。３個のスイッチ３６７、３６８、３６９はワードライン電圧発生回路１９０が活性化される前に、コントローラ２００によってオン／オフされる。このような構成によれば、３個のスイッチ３６７、３６８、３６９のオン／オフ状態の可否によって第３回路部２２０ｃ”の抵抗値Ｒ３”が決められる。前記第３回路部２２０ｃ”の抵抗値Ｒ３”を変更することでプログラムステップコードの変更なしにワードライン電圧の増加分ΔＶｐｇｍを変化させることができる。

以上から分かるように、第１回路部２２０ａ”と第３回路部２２０ｃ”は第２回路部２２０ｂを中に置いて、ミラーのように対称構造をなす。第１回路部２２０ａ”は並列に連結された多数の抵抗器を有し、第３回路部２２０ｃ”は第１回路部２２０ａ”と同数の抵抗器を有し、第１回路部２２０ａ”と同一の方式で連結されている。第１回路部抵抗器３１７、３１８３１９に直列にＭＯＳトランジスタで構成されたスイッチ３５７、３５８、３５９が連結されており、同様に第３回路部抵抗器３３７、３３８、３３９にも直列にＭＯＳトランジスタで構成されたスイッチ３６７、３６８、３６９が連結されている。

対応するスイッチの役割を果たすトランジスタ３５７と３６７、３５８と３６８、３５９と３６９は図示したように連結されて、常に同時にターンオンされるかターンオフされるので、一つのスイッチセットとして作動する。スイッチ３５７と３６７をＡスイッチセットと称し、スイッチ３５８と３６８をＢスイッチセットと称し、スイッチ３５９と３６９をＣスイッチセットと称する。

したがって、スイッチセットに連結された抵抗器３１７と３３７、３１８と３３８、３１９と３３９も同時に作動するので抵抗器セットを形成する。抵抗器３１７と３３７をＡ抵抗器セットと称し、抵抗器３１８と３３８をＢ抵抗器セットと称し、抵抗器３１９と３３９をＣ抵抗器セットと称する。

本実施形態の具体的な場合で、第１回路部２２０ａ”の抵抗器３１７、３１８、３１９の抵抗値Ｒ３１７、Ｒ３１８、Ｒ３１９が対応する第３回路部２２０ｃ”の抵抗器３３７、３３８、３３９の抵抗値Ｒ３３７、Ｒ３３８、Ｒ３３９と正比例関係をなす場合は、すなわち１回路部２２０ａ”の抵抗器３１７、３１８、３１９の抵抗値Ｒ３１７、Ｒ３１８、Ｒ３１９が３回路部２２０ｃ”の抵抗器３３７、３３８、３３９の抵抗値Ｒ３３７、Ｒ３３８、Ｒ３３９のＫ倍である。そして抵抗器３３７の抵抗値Ｒ３３７が抵抗器３３８の抵抗値Ｒ３３８より大きく、抵抗器３３８の抵抗値Ｒ３３８が抵抗器３３９の抵抗値Ｒ３３９より大きい場合をみて見よう。
Ｒ３１７=ＫｘＲ３３７、Ｒ３１８＝ＫｘＲ３３８、Ｒ３１９＝ＫｘＲ３３９
Ｒ３３７＞Ｒ３３８＞Ｒ３３９

この場合、スイッチセットの構成によるプログラム電圧の変化分ΔＶｐｇｍとスタートプログラム電圧Ｖｐｇｍ１とを表３に示した。Ｖｐｇｍ１とΔＶｐｇｍとは数２と数３をそれぞれの場合に適用して求める。スイッチセットのスイッチは常に同時にターンオンされるかターンオフされるので、スイッチセットでスイッチの状態を示す。

前記表で“‖”記号は抵抗器の並列抵抗値を示す。

表３の場合、ＡスイッチセットとＢスイッチセットとＣスイッチセットが全部ターンオフされる場合には電圧分配器が作動しないので示さなかった。

表３を見れば、場合１から場合７に行くほどすなわちターンオンされるスイッチが多いほど、ワードライン電圧の増加分ΔＶｐｇｍの分母項が減少する。したがって、ワードライン電圧の増加分ΔＶｐｇｍが大きくなる。それぞれの場合、スタートプログラム電圧Ｖｐｇｍ１はＶｒｅｆ’（１＋Ｋ）に一定である。すなわちスタートプログラム電圧Ｖｐｇｍ１を一定に維持しながら、ワードライン電圧の増加分ΔＶｐｇｍを第３回路部２２０ｃ”の適切な抵抗値を選択することによって増加させることができる。本例でスタートプログラム電圧Ｖｐｇｍ１を一定に維持しながら、ワードライン電圧の変化分ΔＶｐｇｍを増加させる場合を見たが、ターゲットプログラム電圧ＶｐｇｍＭを一定に維持しながらワードライン電圧の変形分ΔＶｐｇｍを増加させる場合も前記の説明によってこの分野の通常の知識を持った者に自明である。

前記実施形態で抵抗器の数字は各回路部につき３個に限定したが、それに限定されるものではなく、多様に変形することができることはこの分野の通常的な知識を持った者に自明である。

図８Ａ、８Ｂ、９Ａ及び９Ｂは本発明の実施形態によるワードライン電圧変化を示した図である。この図で、プログラム電圧の増加分がΔＶｐｇｍの場合のスタートプログラム電圧とターゲットプログラム電圧はＶｐｇｍ１とＶｐｇｍＭで示し、プログラム電圧の増加分がΔＶｐｇｍと異なる場合のスタートプログラム電圧とターゲットプログラム電圧は添字を用いて示した。

図８Ａと図８Ｂは１番目のプログラムループの電圧を一定に維持しながらワードライン電圧の増加分を異なるように設定する場合のワードライン電圧変化を示した図である。

図８Ａで点線で示した電圧はプログラム電圧の増加分ΔＶｐｇｍを変化させなかった場合のワードライン電圧変化を示し、実線で示した電圧はプログラム電圧の増加分をΔＶｐｇｍ／Ｋ（Ｋは１より大きい実数）に小さく設定した場合のワードライン電圧変化を示したものである。プログラム電圧の増加分が小さくなることによって、プログラムされたメモリセルのスレッショルド電圧分布範囲が狭くなる。また、図８Ａから分かるように、プログラム電圧の増加分がΔＶｐｇｍ／Ｋである場合のスタートプログラム電圧Ｖｐｇｍ１’がＶｐｇｍ１と同一の値に固定されているので、アンダープログラムの問題が発生しない。

図８Ｂで点線で示した電圧はプログラム電圧の増加分ΔＶｐｇｍを変化させなかった場合のワードライン電圧変化を示したものであり、実線に示した電圧はプログラム電圧の増加分をＫΔＶｐｇｍ（Ｋは１より大きい実数）に大きく設定した場合のワードライン電圧変化を示したものである。プログラム電圧の増加分が大きくなることによって、メモリセルを速い時間でプログラムできる。また、図８Ａから分かるように、プログラム電圧の増加分がＫΔＶｐｇｍである場合のスタートプログラム電圧Ｖｐｇｍ１”がＶｐｇｍ１と同一の値に固定されているので、オーバープログラムの問題が減少する。

図９Ａと図９Ｂはターゲットプログラム電圧を一定に維持しながらワードライン電圧の増加分を異なるように設定する場合のワードライン電圧変化を示した図である。

図９Ａで点線で示した電圧はプログラム電圧の増加分ΔＶｐｇｍを変化させなかった場合のワードライン電圧変化を示したものであり、実線で示した電圧はプログラム電圧の増加分をΔＶｐｇｍ／Ｋ（Ｋは１より大きい実数）に小さく設定した場合のワードライン電圧変化を示したものである。プログラム電圧の増加分が小さくなることによって、プログラムされたメモリセルのスレッショルド電圧分布度が向上する。また、図８Ａから見られるように、プログラム電圧の増加分がΔＶｐｇｍ／Ｋである場合のターゲットプログラム電圧ＶｐｇｍＭ’がＶｐｇｍＭと同一の値に固定されているので、アンダープログラムの問題が発生しない。

図９Ｂで点線で示した電圧はプログラム電圧の増加分ΔＶｐｇｍを変化させなかった場合のワードライン電圧変化を示したものであり、実線で示した電圧はプログラム電圧の増加分をＫｘΔＶｐｇｍ（Ｋは１より大きい実数）に大きく設定した場合のワードライン電圧変化を示したものである。プログラム電圧の増加分が大きくなることによって、メモリセルを速い時間でプログラムできる。また、図９Ａから分かるように、プログラム電圧の増加分がＫｘ（ΔＶｐｇｍ）である場合のターゲットプログラム電圧ＶｐｇｍＭ’が、Ｖｐｇｍ１と同一の値に固定されているので、オーバープログラムの問題が発生しない。

本発明に係る不揮発性メモリ装置１００の動作を図を参照して以下詳細に説明する。周知のように、ＮＡＮＤ型フラッシュメモリ装置のような不揮発性メモリ装置の場合、プログラムサイクルは複数のプログラムループからなる。各プログラムループはプログラム区間とプログラム検証区間とからなる。プログラム動作が実行される以前に、プログラムされるデータが感知増幅及びラッチ回路１３０にロードされる。ついで、プログラム命令が不揮発性メモリ装置１００に提供されることによって、プログラム動作が実行される。プログラム動作が実行される以前、例えばメモリ装置製造の時にオペレータによってそれぞれのスイッチセットがあらかじめ連結されるか遮断される。それぞれのスイッチセットはヒューズで構成されるか、コントローラによって制御されるトランジスタで構成される。どの場合でもスイッチセットはプログラム以前にあらかじめ設定される。すなわち不揮発性メモリ装置１００の電圧分配器２２０の第１回路部２２０ａの抵抗値と第３回路部２２０ｃの抵抗値はプログラム以前にあらかじめ決められ、プログラムサイクル途中では変化しない。

制御ロジック１６０はプログラム命令の入力に応答してプログラムイネーブル信号ＰＧＭ＿ＥＮを活性化し、ワードライン電圧発生回路１９０はプログラムイネーブル信号ＰＧＭ＿ＥＮの活性化に応じてワードライン電圧Ｖｐｇｍを発生し始める。ここで、１番目のプログラムループの間、プログラムステップコードＳＴＥＰ０がコントローラ２００を通じて活性化される。コントローラ２００は制御ロジック１６０とループカウンタ１７０及びデコーダ１８０を含む。プログラム電圧Ｖｐｇｍは数２によって決められるであろう。ワードライン電圧Ｖｐｇｍが１番目のプログラムループの所望する電圧レベルに到逹すれば、周知の方法によってメモリセルがプログラムされるであろう。

１番目のプログラムループのプログラム動作が終われば、プログラム検証動作が実行される。プログラム検証動作の時感知増幅及びラッチ回路１３０はメモリセルアレイ１１０からデータを読み出して、読み出されたデータをパス／フェイルチェック回路１５０に出力する。パス／フェイルチェック回路１５０は感知増幅及びラッチ回路１３０からのデータ値が同一のデータすなわち、パスデータ値を有するか否かを判別する。もしデータ値ののうちの一つでもパスデータ値を持たなければ、制御ロジック１６０はカウントアップ信号ＣＮＴ＿ＵＰを活性化する。ループカウンタ１７０はカウントアップ信号ＣＮＴ＿ＵＰの活性化に応答してカウントアップ動作を実行する。カウントアップされた値は次のプログラムループを示す。カウントされた値はデコーダ１８０によってデコーディングされ、その結果、プログラムステップコードＳＴＥＰ１が活性化される。プログラムステップコードＳＴＥＰ１によって電圧分配器２２０の第２回路部２２０ｂの抵抗値が増加する。したがって、この段階のワードライン電圧Ｖｐｇｍはすぐ以前のプログラムループのワードライン電圧Ｖｐｇｍより決められた増加分ΔＶｐｇｍだけ増加する。前述のプログラム動作は感知増幅及びラッチ回路１３０からのデータ値が全部パスデータ値を持つまで繰り返されるであろう。

要約すれば、ワードライン電圧発生回路を活性化する前、例えばメモリ装置製造の時にスイッチセットの制御を通じてプログラムステップコードの変化なしにワードライン電圧の増加分ΔＶｐｇｍを任意の他の値に設定することができる。また、スイッチセットと連結された抵抗器セットの抵抗値を各抵抗器セットで抵抗器の抵抗値の間に正比例関係とがなるように選定すれば、ワードライン電圧の増加分ΔＶｐｇｍを変更させる場合、スタートプログラム電圧Ｖｐｇｍ１を一定に維持することができる。具体的にワードライン電圧の増加分ΔＶｐｇｍを小さくすることによってプログラムされたメモリセルのスレッショルド電圧ばらつき度を向上させ、この場合、スタートプログラム電圧Ｖｐｇｍ１を一定に維持することでアンダープログラムを防止する。ワードライン電圧の増加分ΔＶｐｇｍを大きく設定することでプログラムスピードを向上させ、この場合、スタートプログラム電圧Ｖｐｇｍ１を一定に維持することでオーバープログラムを防止する。

また、ワードライン電圧の増加分ΔＶｐｇｍを他の値に設定する場合、ターゲットプログラム電圧ＶｐｇｍＭを一定に維持することができる。具体的な状況は各抵抗器セットで各抵抗器の間の抵抗値を正比例関係ではなく、第ｍ番目のプログラムループの‘Ｍ’を変数とする関数関係を有するようにするという点を除いてはスタートプログラム電圧Ｖｐｇｍ１を一定維持する場合と同一であるので、詳細説明は省略する。ターゲットプログラム電圧を一定に維持することでワードライン電圧の増加分を異なるように設定する場合に発生するアンダープログラムやオーバープログラムの問題を解決することができる。特にワン（ｏｎｅ）ビットデータをメモリセルに貯蔵しようとする場合には、プログラムされたか否かが重要なので、ワードライン電圧の増加分を変更する場合、スタートプログラムを一定に維持するのが有用である。ｎビットデータを貯蔵する場合、プログラムされたメモリセルのスレッショルド電圧が特定範囲内にあるべきなので、ターゲットプログラム電圧を一定に維持するのが有用である。

本発明を望ましい実施形態を参照して記述したが、本発明の技術的思想を逸脱しない範囲内で多様な変化及び変更が可能であることは勿論である。

増加型ステップパルスプログラム方法を利用する場合のワードライン電圧変化を示す図である。図１のワードライン電圧の増加分を小さく変更する場合のワードライン電圧変化を示す図である。図１のワードライン電圧の増加分を大きく変更する場合のワードライン電圧変化を示す図である。本発明に係る不揮発性メモリ装置の概略的なブロック図である。図３に示したワードライン電圧発生回路の概略的なブロック図である。本発明の実施形態に係る図４に示した電圧分配器の例示的な回路図である。本発明の他の実施形態に係る図４に示した電圧分配器の例示的な回路図である。本発明のまた他の実施形態に係る図４に示した電圧分配器の例示的な回路図である。本発明によってスタートプログラム電圧を固定された値に維持しながらワードライン電圧の増加分を異なるようにする場合のワードライン電圧変化を示す図である。本発明によってスタートプログラム電圧を固定された値に維持しながらワードライン電圧の増加分を異なるようにする場合のワードライン電圧変化を示す図である。本発明によってターゲットプログラム電圧を固定された値に維持しながらワードライン電圧の増加分を異なるようにする場合のワードライン電圧変化を示す図である。本発明によってターゲットプログラム電圧を固定された値に維持しながらワードライン電圧の増加分を異なるようにする場合のワードライン電圧変化を示す図である。

符号の説明

１１０メモリセルアレイ
１２０行選択回路
１３０感知増幅及びラッチ回路
１４０データ入出力回路
１５０パス／フェイルチェック回路
１６０制御ロジック
１７０ループカウンタ
１８０デコーダ
１９０ワードライン電圧発生回路
２００コントローラ
２１０チャージポンプ
２２０電圧分配器
２３０基準電圧発生器
２４０比較器
２５０オシレータ
２６０クロックドライバ
２７０チャージポンプ制御器

Claims

増加型ステップパルス電圧を生成するワードライン電圧発生回路において、
プログラム電圧に連結された第１回路部と、
前記第１回路部とプログラム電圧と第１乃至第３回路部の抵抗の和に対する前記第３回路部の抵抗の比との積である分配電圧との間に連結され、プログラムステップコードによって制御される第２回路部と、
前記分配電圧と接地電圧との間に連結された第３回路部とを含み、
前記第１乃至第３回路部のそれぞれは、直列に連結された多数の抵抗器および各抵抗器に並列に連結されたスイッチ、または、並列に連結された多数の抵抗器および各抵抗器に直列に連結されたスイッチを含み、前記第１乃至第３回路のそれぞれの抵抗値は、前記スイッチの制御を通じて異なるように設定可能であり、
前記第１回路部と前記第３回路部とは対称とされる構成を有し、前記第１回路部の抵抗値と前記第３回路部の抵抗値との間に正比例関係が維持されるように制御して、前記プログラムステップコードの変更なしにスタートプログラム電圧を固定された値に維持しながら前記プログラム電圧の増加分を任意の値（ＮΔＶ、Ｎ＞０であるすべての実数値）に異なるように設定可能としたことを特徴とするワードライン電圧発生回路。
前記第１及び第３回路部のそれぞれは直列に連結された多数の抵抗器と前記各抵抗器に並列に連結されたスイッチとを含み、前記スイッチの制御を通じて前記第１及び第３回路部のそれぞれの抵抗値を異なるように設定可能としたことを特徴とする請求項１に記載のワードライン電圧発生回路。
前記第１及び第３回路部のそれぞれは並列に連結された多数の抵抗器と前記各抵抗器に直列に連結されたスイッチとを含み、前記スイッチの制御を通じて前記第１及び第３回路部のそれぞれの抵抗値を異なるように設定可能としたことを特徴とする請求項１に記載のワードライン電圧発生回路。
前記第１回路部内の抵抗器の抵抗値は前記第３回路部内の同一の位置にある抵抗器の抵抗値と正比例関係を有し、前記第１回路部内の抵抗器に連結されたスイッチと前記第３回路部の同一の位置にある抵抗器に連結されたスイッチとは同時に動作するスイッチセットで構成することを特徴とする請求項１に記載のワードライン電圧発生回路。
前記スイッチセットの動作によってスタートプログラム電圧を固定された値に維持しながらプログラム電圧の増加分を異なるように設定可能としたことを特徴とする請求項４に記載のワードライン電圧発生回路。
前記スイッチはヒューズ又はトランジスタのうちのいずれか一つであることを特徴とする請求項５に記載のワードライン電圧発生回路。
前記ワードライン電圧発生回路はクロック信号に応答して選択された行にプログラム電圧を提供するチャージポンプと、前記分配電圧と基準電圧とを比べて前記クロック信号を発生するチャージポンプ制御器とをさらに含むことを特徴とする請求項１に記載のワードライン電圧発生回路。
増加型ステップパルス電圧を生成するワードライン電圧発生回路において、
プログラム電圧に連結された第１回路部と、
前記第１回路部とプログラム電圧と第１乃至第３回路部の抵抗の和に対する前記第３回路部の抵抗の比との積である分配電圧との間に連結され、プログラムステップコードによって制御される第２回路部と、
前記分配電圧と接地電圧との間に連結された第３回路部とを含み、
前記第１乃至第３回路部のそれぞれは、直列に連結された多数の抵抗器および各抵抗器に並列に連結されたスイッチ、または、並列に連結された多数の抵抗器および各抵抗器に直列に連結されたスイッチを含み、前記第１乃至第３回路のそれぞれの抵抗値は、前記スイッチの制御を通じて異なるように設定可能であり、
前記第１回路部と前記第３回路部とは対称とされる構成を有し、前記第１回路部内の抵抗器の抵抗値が、Ｋ（Ｋ＞１である実数）と前記第１回路部内の抵抗器と同一の位置にある第３回路部内の抵抗器の抵抗値との積と、第ｍ番目のプログラムループ時の第２回路内の抵抗器の抵抗と前記第３回路内の抵抗器の抵抗値に対する前記第３回路内の抵抗器に隣接する別の抵抗器の抵抗値の比との積との和となる関係が維持されるように制御して、前記プログラムステップコードの変更なしにターゲットプログラム電圧を固定された値に維持しながら前記プログラム電圧の増加分を任意の値（ＮΔＶ、Ｎ＞０であるすべての実数値）に異なるように設定可能としたことを特徴とするワードライン電圧発生回路。
前記第１及び第３回路部のそれぞれは直列に連結された多数の抵抗器と前記各抵抗器に並列に連結されたスイッチとを含み、前記スイッチの制御を通じて前記第１及び第３回路部のそれぞれの抵抗値を異なるように設定可能としたことを特徴とする請求項８に記載のワードライン電圧発生回路。
前記第１及び第３回路部のそれぞれは並列に連結された多数の抵抗器と前記各抵抗器に直列に連結されたスイッチとを含み、前記スイッチの制御を通じて前記第１及び第３回路部のそれぞれの抵抗値を異なるように設定可能としたことを特徴とする請求項８に記載のワードライン電圧発生回路。
前記第１回路部内の抵抗器の抵抗値は、Ｋ（Ｋ＞１である実数）と前記第１回路部内の抵抗器と同一の位置にある第３回路部内の抵抗器の抵抗値との積と、第ｍ番目のプログラムループ時の第２回路内の抵抗器の抵抗と前記第３回路内の抵抗器の抵抗値に対する前記第３回路内の抵抗器に隣接する別の抵抗器の抵抗値の比との積との和となる関係を有し、前記第１回路部内の抵抗器に連結されたスイッチと前記第３回路部の同一の位置にある抵抗器に連結されたスイッチとは同時に動作するスイッチセットで構成することを特徴とする請求項８に記載のワードライン電圧発生回路。
前記スイッチセットの動作によってターゲットプログラム電圧を固定された値に維持しながらプログラム電圧の増加分を異なるように設定可能としたことを特徴とする請求項１１に記載のワードライン電圧発生回路。
前記スイッチはヒューズ又はトランジスタのうちのいずれか一つであることを特徴とする請求項１２に記載のワードライン電圧発生回路。
増加型ステップパルスプログラム方法を使う不揮発性メモリ装置において、
プログラムステップコードに応答してワードライン電圧を発生するワードライン電圧発生回路と、
プログラムサイクルの間前記プログラムステップコードを順次に活性化するプログラム制御器とを含み、
前記ワードライン電圧発生回路はプログラム電圧と連結された第１回路部と、前記第１回路部とプログラム電圧と第１乃至第３回路部の抵抗の和に対する前記第３回路部の抵抗の比との積である分配電圧との間に連結され、プログラムステップコードによって制御される第２回路部と、前記分配電圧と接地電圧との間に連結される第３回路部とを含み、
前記第１乃至第３回路部のそれぞれは、直列に連結された多数の抵抗器および各抵抗器に並列に連結されたスイッチ、または、並列に連結された多数の抵抗器および各抵抗器に直列に連結されたスイッチを含み、前記第１乃至第３回路のそれぞれの抵抗値は、前記スイッチの制御を通じて異なるように設定可能であり、
前記第３回路部は前記第１回路部と対称とされる構成を有し、前記第１回路部の抵抗値と前記第３回路部の抵抗値との間に正比例関係が維持されるように制御して、前記プログラムステップコード変更なしにスタートプログラム電圧を固定された値に維持しながら前記ワードライン電圧の増加分を任意の値（ＮΔＶ、Ｎ＞０であるすべての実数値）に異なるように設定可能としたことを特徴とする不揮発性メモリ装置。
前記第１及び第３回路部のそれぞれは直列に連結された多数の抵抗器と前記各抵抗器に並列に連結されたスイッチとを含み、前記スイッチの制御を通じて前記第１及び第３回路部のそれぞれの抵抗値を異なるように設定可能としたことを特徴とする請求項１４に記載の不揮発性メモリ装置。
前記第１及び第３回路部のそれぞれは並列に連結された多数の抵抗器と前記各抵抗器に直列に連結されたスイッチとを含み、前記スイッチの制御を通じて前記第１及び第３回路部のそれぞれの抵抗値を異なるように設定可能としたことを特徴とする請求項１４に記載の不揮発性メモリ装置。
前記第１回路部内の抵抗器の抵抗値は前記第３回路部内の同一の位置にある抵抗器の抵抗値と正比例関係を有し、前記第１回路部内の抵抗器に連結されたスイッチと前記第３回路部の同一の位置にある抵抗器に連結されたスイッチとは同時に動作するスイッチセットで構成することを特徴とする請求項１４に記載の不揮発性メモリ装置。
前記スイッチセットの動作によってスタートプログラム電圧を固定された値に維持しながらプログラム電圧の増加分を異なるように設定可能としたことを特徴とする請求項１７に記載の不揮発性メモリ装置。
前記スイッチはヒューズ又はトランジスタのうちのいずれか一つであることを特徴とする請求項１８に記載の不揮発性メモリ装置。
増加型ステップパルスプログラム方法を使う不揮発性メモリ装置において、
プログラムステップコードに応答してワードライン電圧を発生するワードライン電圧発生回路と、
プログラムサイクルの間前記プログラムステップコードを順次に活性化するプログラム制御器とを含み、
前記ワードライン電圧発生回路はプログラム電圧と連結された第１回路部と、前記第１回路部とプログラム電圧と第１乃至第３回路部の抵抗の和に対する前記第３回路部の抵抗の比との積である分配電圧との間に連結され、プログラムステップコードによって制御される第２回路部と、前記分配電圧と接地電圧との間に連結される第３回路部とを含み、
前記第１乃至第３回路部のそれぞれは、直列に連結された多数の抵抗器および各抵抗器に並列に連結されたスイッチ、または、並列に連結された多数の抵抗器および各抵抗器に直列に連結されたスイッチを含み、前記第１乃至第３回路のそれぞれの抵抗値は、前記スイッチの制御を通じて異なるように設定可能であり、
前記第３回路部は前記第１回路部と対称とされる構成を有し、前記第１回路部内の抵抗器の抵抗値が、Ｋ（Ｋ＞１である実数）と前記第１回路部内の抵抗器と同一の位置にある第３回路部内の抵抗器の抵抗値との積と、第ｍ番目のプログラムループ時の第２回路内の抵抗器の抵抗と前記第３回路内の抵抗器の抵抗値に対する前記第３回路内の抵抗器に隣接する別の抵抗器の抵抗値の比との積との和となる関係が維持されるように制御して、前記プログラムステップコード変更なしにターゲットプログラム電圧を固定された値に維持しながら前記ワードライン電圧の増加分を任意の値（ＮΔＶ、Ｎ＞０であるすべての実数値）に異なるように設定可能とすることを特徴とする不揮発性メモリ装置。
前記第１及び第３回路部のそれぞれは直列に連結された多数の抵抗器と前記各抵抗器に並列に連結されたスイッチとを含み、前記スイッチの制御を通じて前記第１及び第３回路部のそれぞれの抵抗値を異なるように設定可能としたことを特徴とする請求項２０に記載の不揮発性メモリ装置。
前記第１及び第３回路部のそれぞれは並列に連結された多数の抵抗器と前記各抵抗器に直列に連結されたスイッチとを含み、前記スイッチの制御を通じて前記第１及び第３回路部のそれぞれの抵抗値を異なるように設定可能としたことを特徴とする請求項２０に記載の不揮発性メモリ装置。
前記第１回路部内の抵抗器の抵抗値は、Ｋ（Ｋ＞１である実数）と前記第１回路部内の抵抗器と同一の位置にある第３回路部内の抵抗器の抵抗値との積と、第ｍ番目のプログラムループ時の第２回路内の抵抗器の抵抗と前記第３回路内の抵抗器の抵抗値に対する前記第３回路内の抵抗器に隣接する別の抵抗器の抵抗値の比との積との和となる関係を有し、前記第１回路部内の抵抗器に連結されたスイッチと前記第３回路部の同一の位置にある抵抗器に連結されたスイッチとは同時に動作するスイッチセットで構成することを特徴とする請求項２０に記載の不揮発性メモリ装置。
前記スイッチセットの動作によってターゲットプログラム電圧を固定された値に維持しながらプログラム電圧の増加分を異なるように設定可能としたことを特徴とする請求項２３に記載の不揮発性メモリ装置。
前記スイッチはヒューズ又はトランジスタのうちのいずれか一つであることを特徴とする請求項２４に記載の不揮発性メモリ装置。
増加型ステップパルスプログラム方法を使う不揮発性メモリ装置において、
行と列に配列されたメモリセルと、
クロック信号に応答して選択された行にプログラム電圧を提供するチャージポンプと、
プログラムステップコードに応答してプログラム電圧を分配する電圧分配器と、
前記分配電圧と基準電圧とを比べて前記クロック信号を発生するチャージポンプ制御器とを含み、
前記電圧分配器は前記プログラム電圧に連結された第１回路部と、前記第１回路部と前記分配電圧との間に連結され、前記プログラムステップコードによって制御される第２回路部と、前記分配電圧と接地電圧との間に連結される第３回路部とを含み、
前記第１乃至第３回路部のそれぞれは、直列に連結された多数の抵抗器および各抵抗器に並列に連結されたスイッチ、または、並列に連結された多数の抵抗器および各抵抗器に直列に連結されたスイッチを含み、前記第１乃至第３回路のそれぞれの抵抗値は、前記スイッチの制御を通じて異なるように設定可能であり、
前記第３回路部は前記第１回路部と対称とされる構成を有し、前記第１回路部の抵抗値と前記第３回路部の抵抗値との間に正比例関係が維持されるように制御して、前記プログラムステップコードの変更なしにスタートプログラム電圧を固定された値に維持しながら前記プログラム電圧の増加分を任意の値（ＮΔＶ、Ｎ＞０であるすべての実数値）に異なるように設定可能としたことを特徴とする不揮発性メモリ装置。
前記第１回路部内の抵抗器の抵抗値は前記第３回路部内の同一の位置にある抵抗器の抵抗値と正比例関係を有し、前記第１回路部内の抵抗器に連結されたスイッチと前記第３回路部の同一の位置にある抵抗器に連結されたスイッチとは同時に動作するスイッチセットで構成することを特徴とする請求項２６に記載の不揮発性メモリ装置。
前記スイッチはヒューズ又はトランジスタのうちのいずれか一つであることを特徴とする請求項２７に記載の不揮発性メモリ装置。
前記メモリセルのそれぞれは１ビットデータを貯蔵する単一レベルメモリセル又はｎビットデータ（ｎ＝２またはそれより大きい定数）を貯蔵するマルチレベルメモリセルのうちのいずれか１つを含むことを特徴とする請求項２６に記載の不揮発性メモリ装置。
増加型ステップパルスプログラム方法を使う不揮発性メモリ装置において、
行と列に配列されたメモリセルと、
クロック信号に応答して選択された行にプログラム電圧を提供するチャージポンプと、
プログラムステップコードに応答してプログラム電圧を分配する電圧分配器と、
前記分配電圧と基準電圧とを比べて前記クロック信号を発生するチャージポンプ制御器とを含み、
前記電圧分配器は前記プログラム電圧に連結された第１回路部と、前記第１回路部と前記分配電圧との間に連結され、前記プログラムステップコードによって制御される第２回路部と、前記分配電圧と接地電圧との間に連結された第３回路部とを含み、
前記第１乃至第３回路部のそれぞれは、直列に連結された多数の抵抗器および各抵抗器に並列に連結されたスイッチ、または、並列に連結された多数の抵抗器および各抵抗器に直列に連結されたスイッチを含み、前記第１乃至第３回路のそれぞれの抵抗値は、前記スイッチの制御を通じて異なるように設定可能であり、
前記第３回路部は前記第１回路部と対称とされる構成を有し、前記第１回路部内の抵抗器の抵抗値が、Ｋ（Ｋ＞１である実数）と前記第１回路部内の抵抗器と同一の位置にある第３回路部内の抵抗器の抵抗値との積と、第ｍ番目のプログラムループ時の第２回路内の抵抗器の抵抗と前記第３回路内の抵抗器の抵抗値に対する前記第３回路内の抵抗器に隣接する別の抵抗器の抵抗値の比との積との和となる関係が維持されるように制御して、前記プログラムステップコードの変更なしにターゲットプログラム電圧を固定された値に維持しながら前記プログラム電圧の増加分を任意の値（ＮΔＶ、Ｎ＞０であるすべての実数値）に異なるように設定可能としたことを特徴とする不揮発性メモリ装置。
前記第１回路部内の抵抗器の抵抗値は前記第３回路部内に同一の位置にある抵抗器の抵抗値と正比例関係を有し、前記第１回路部内の抵抗器に連結されたスイッチと前記第３回路部の同一の位置にある抵抗器に連結されたスイッチとは同時に動作するスイッチセットで構成することを特徴とする請求項３０に記載の不揮発性メモリ装置。
前記スイッチはヒューズ又はトランジスタのうちのいずれか１つであることを特徴とする請求項３１に記載の不揮発性メモリ装置。
前記メモリセルのそれぞれは１ビットデータを貯蔵する単一レベルメモリセル又はｎビットデータ（ｎ＝２またはそれより大きい定数）を貯蔵するマルチレベルメモリセルのうちのいずれか一つを含むことを特徴とする請求項３０に記載の不揮発性メモリ装置。