JP2004273103A - 電圧レギュレータ回路及び半導体メモリ装置 - Google Patents
電圧レギュレータ回路及び半導体メモリ装置 Download PDFInfo
- Publication number
- JP2004273103A JP2004273103A JP2004056295A JP2004056295A JP2004273103A JP 2004273103 A JP2004273103 A JP 2004273103A JP 2004056295 A JP2004056295 A JP 2004056295A JP 2004056295 A JP2004056295 A JP 2004056295A JP 2004273103 A JP2004273103 A JP 2004273103A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control code
- signal
- resistors
- level shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dram (AREA)
Abstract
【解決手段】電圧レギュレータ回路は、出力電圧Vregを分配する分圧器213を含み、分圧器213は、それぞれ二進法に従って重み付けされた抵抗値を持つ加重値抵抗器205〜208及びスイッチ209〜212を含む。スイッチ209〜212は電圧レギュレータ回路の出力電圧Vregが段階的に変化するようにコントローラ214によって制御される。
【選択図】図1
Description
213 分圧器、
214 コントローラ、
300 メモリ装置、
310 アレイ、
320 デコーダ、
330 ワードライン電圧発生回路、
332 高電圧発生器、
334 電圧レギュレータ。
Claims (21)
- 入力電圧を調整して出力電圧を出力する電圧レギュレータ回路において、
前記出力電圧を分配して分配電圧を出力する分圧器と、
前記分配電圧が基準電圧より低いか否かを判別する比較器と、
前記入力電圧の配線と前記出力電圧の配線との間に連結され、前記比較器の判別結果に応答して動作する駆動器と、
前記出力電圧が段階的に変化するように、分圧器を制御するコントローラとを含み、
前記分圧器は、前記コントローラの制御に応じて、二進法に従って重み付けされた形態で抵抗値を変化させる抵抗手段を含むことを特徴とする電圧レギュレータ回路。 - 前記コントローラはクロック信号に応答して制御コードを発生するカウンタを含むことを特徴とする請求項1に記載の電圧レギュレータ回路。
- 前記抵抗手段は、
それぞれ二進法に従って重み付けされた抵抗値を持つ抵抗器である複数の加重値抵抗器と、
前記各加重値抵抗器に並列に連結され、前記制御コードによって制御されるスイッチとを含むことを特徴とする請求項2に記載の電圧レギュレータ回路。 - 前記制御コードの最下位ビットに対応する加重値抵抗器は全ての加重値抵抗器中で一番小さい抵抗値を有し、前記制御コードの最上位ビットに対応する加重値抵抗器は全ての加重値抵抗器中で一番大きい抵抗値を有することを特徴とする請求項3に記載の電圧レギュレータ回路。
- 前記各スイッチは、
前記制御コード中の対応する制御コードビット信号が各々入力される第1及び第2レベルシフトと、
前記第1レベルシフトの出力信号が入力されるインバータと、
対応する加重値抵抗器と並列に連結され、前記インバータの出力信号及び前記第2レベルシフトの出力信号に応答して動作する伝達ゲートとを含むことを特徴とする請求項3に記載の電圧レギュレータ回路。 - 前記第1レベルシフトは電源電圧より高い電圧で動作し、前記第2レベルシフトは前記出力電圧で動作することを特徴とする請求項5に記載の電圧レギュレータ回路。
- 前記制御コードの上位制御コードビット信号が各々供給される各スイッチは、対応する制御コードビット信号が各々入力される第1及び第2レベルシフトと、前記第1レベルシフトの出力信号が入力されるインバータと、対応する加重値抵抗器と並列に連結され、前記インバータの出力信号及び前記第2レベルシフトの出力信号に応答して動作する伝達ゲートとから構成され、
前記制御コードの下位制御コードビット信号が各々供給される各スイッチは、対応する制御コードビット信号が入力される第3レベルシフトと、対応する加重値抵抗器と並列に連結され、前記第3レベルシフトの出力信号に応答して動作するNMOSトランジスタとから構成されることを特徴とする請求項3に記載の電圧レギュレータ回路。 - 前記第1及び第3レベルシフトは電源電圧より高い電圧で動作し、前記第2レベルシフトは前記出力電圧で動作することを特徴とする請求項7に記載の電圧レギュレータ回路。
- 入力電圧が入力される入力端子と、
出力電圧を出力する出力端子と、
前記出力端子と接地配線との間に直列に連結された複数個の抵抗器と、
前記抵抗器のうち一部の抵抗器に各々並列に連結された複数個のスイッチと、
前記スイッチを各々制御するための制御信号を発生するコントローラと、
前記抵抗器によって分配された電圧が基準電圧より低いか否かを判別する比較器と、
前記入力端子と前記出力端子との間に連結され、前記比較器の出力に応答して動作する駆動器とを含み、
前記スイッチが各々並列に連結された抵抗器は、重み付けされた抵抗値を持つ抵抗器である加重値抵抗器であることを特徴とする電圧レギュレータ回路。 - 最下位ビットの制御信号に対応する加重値抵抗器は全ての加重値抵抗器中で一番小さい抵抗値を有し、最上位ビットの制御信号に対応する加重値抵抗器は全ての加重値抵抗器中で一番大きい抵抗値を有することを特徴とする請求項9に記載の電圧レギュレータ回路。
- 前記コントローラは加算カウンタまたは減算カウンタのいずれか一つを含むことを特徴とする請求項9に記載の電圧レギュレータ回路。
- 前記各スイッチは、
対応する制御信号が各々入力される第1及び第2レベルシフトと、
前記第1レベルシフトの出力信号が入力されるインバータと、
対応する加重値抵抗器と並列に連結され、前記インバータの出力信号及び前記第2レベルシフトの出力信号に応答して動作する伝達ゲートとを含むことを特徴とする請求項9に記載の電圧レギュレータ回路。 - 上位ビッドの制御信号が各々供給されるスイッチ各々は、対応する制御信号が各々入力される第1及び第2レベルシフトと、前記第1レベルシフトの出力信号が入力されるインバータと、対応する加重値抵抗器と並列に連結され、前記インバータの出力信号及び前記第2レベルシフトの出力信号に応答して動作する伝達ゲートとから構成され、
下位ビッドの制御信号が各々供給される各スイッチは、対応する制御信号が入力される第3レベルシフトと、対応する加重値抵抗器と並列に連結され、前記第3レベルシフトの出力信号に応答して動作するNMOSトランジスタとから構成されることを特徴とする請求項9に記載の電圧レギュレータ回路。 - 行方向及び列方向にそれぞれ沿って配置されるワードライン及びビットラインの交点に対応してメモリセルが配列されたメモリセルのアレイと、
前記ワードラインのうちの一つを選択し、前記選択されたワードラインにワードライン電圧を供給するデコーダと、
電源電圧より高い高電圧を調整して前記ワードライン電圧を発生するワードライン電圧発生回路とを含み、
前記ワードライン電圧発生回路は、
前記高電圧を発生する高電圧発生器と、
前記ワードライン電圧を分配して分配電圧を出力する分圧器と、
前記分配電圧が基準電圧より低いか否かを判別する比較器と、
前記高電圧の配線と前記ワードライン電圧の配線との間に連結され、前記比較器の判別結果に応答して動作する駆動器と、
前記出力電圧が段階的に変化するように、分圧器を制御するコントローラとで構成され、
前記分圧器は、前記コントローラの制御に応じて、二進法に従って重み付けされた形態で変化する抵抗値を変化させる抵抗手段を含むことを特徴とする半導体メモリ装置。 - 前記抵抗手段は、
それぞれ二進法に従って重み付けされた抵抗値を持つ抵抗器である複数の加重値抵抗器と、
前記各加重値抵抗器に並列に連結され、制御コードによって制御されるスイッチとを含むことを特徴とする請求項14に記載の半導体メモリ装置。 - 前記制御コードの最下位ビットに対応する加重値抵抗器は全ての加重値抵抗器中で一番小さい抵抗値を有し、前記制御コードの最上位ビットに対応する加重値抵抗器は全ての加重値抵抗器中で一番大きい抵抗値を有することを特徴とする請求項14に記載の半導体メモリ装置。
- 前記コントローラはクロック信号に応答して制御コードを発生するカウンタを含むことを特徴とする請求項14に記載の半導体メモリ装置。
- 前記カウンタは加算カウンタまたは減算カウンタのいずれか一つを含むことを特徴とする請求項17に記載の半導体メモリ装置。
- 前記各スイッチは、
前記制御コード中の対応する制御コードビット信号が各々入力される第1及び第2レベルシフトと、
前記第1レベルシフトの出力信号が入力されるインバータと、
対応する加重値抵抗器と並列に連結され、前記インバータの出力信号及び前記第2レベルシフトの出力信号に応答して動作する伝達ゲートとを含むことを特徴とする請求項15に記載の半導体メモリ装置。 - 前記制御コードの上位制御コードビット信号が各々供給される各スイッチは、対応する制御コードビット信号が各々入力される第1及び第2レベルシフトと、前記第1レベルシフトの出力信号が入力されるインバータと、対応する加重値抵抗器と並列に連結され、前記インバータの出力信号及び前記第2レベルシフトの出力信号に応答して動作する伝達ゲートとから構成され、
前記制御コードの下位制御コードビット信号が各々供給される各スイッチは、対応する制御コードビット信号が入力される第3レベルシフトと、対応する加重値抵抗器と並列に連結され、前記第3レベルシフトの出力信号に応答して動作するNMOSトランジスタとから構成されることを特徴とする請求項15に記載の半導体メモリ装置。 - 前記コントローラは、
段階的に変化する値のコードを発生する第1信号発生器と、
固定値のコードを発生する第2信号発生器と、
前記メモリ装置の動作モードに応じて前記第1及び第2信号発生器のうち一つを選択し、選択された信号発生器からのコードを前記制御コードとして出力する選択器とを含むことを特徴とする請求項14に記載の半導体メモリ装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030014048A KR100553681B1 (ko) | 2003-03-06 | 2003-03-06 | 전압 레귤레이터 회로 및 그것을 이용한 불 휘발성 반도체메모리 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004273103A true JP2004273103A (ja) | 2004-09-30 |
JP4456890B2 JP4456890B2 (ja) | 2010-04-28 |
Family
ID=32906594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004056295A Expired - Lifetime JP4456890B2 (ja) | 2003-03-06 | 2004-03-01 | 電圧レギュレータ回路及び半導体メモリ装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7002869B2 (ja) |
JP (1) | JP4456890B2 (ja) |
KR (1) | KR100553681B1 (ja) |
DE (1) | DE102004013042A1 (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004079158A (ja) * | 2002-08-09 | 2004-03-11 | Samsung Electronics Co Ltd | 温度感知器及び偏移温度検出方法 |
JP2006338856A (ja) * | 2005-06-01 | 2006-12-14 | Samsung Electronics Co Ltd | ワードライン電圧発生回路及びそれを持つ不揮発性メモリ装置 |
JP2007093607A (ja) * | 2005-09-29 | 2007-04-12 | Hynix Semiconductor Inc | 半導体メモリ素子の温度情報出力装置及びその実行方法 |
JP2007243178A (ja) * | 2006-03-06 | 2007-09-20 | Altera Corp | 調整可能なトランジスタボディバイアス回路網 |
JP2007327932A (ja) * | 2006-06-07 | 2007-12-20 | Hynix Semiconductor Inc | 半導体メモリ素子の温度情報出力装置及びその実行方法 |
US7372747B2 (en) | 2005-09-08 | 2008-05-13 | Samsung Electronics Co., Ltd. | Flash memory device and voltage generating circuit for the same |
US7512010B2 (en) | 2006-06-15 | 2009-03-31 | Samsung Electronics Co., Ltd. | Voltage regulator for flash memory device |
JP2009123292A (ja) * | 2007-11-15 | 2009-06-04 | Toshiba Corp | 半導体記憶装置 |
JP2011039471A (ja) * | 2009-08-18 | 2011-02-24 | Samsung Mobile Display Co Ltd | 電源供給装置、これを含む表示装置、及びその駆動方法 |
US8581657B2 (en) | 2006-03-03 | 2013-11-12 | Ricoh Company, Ltd. | Voltage divider, constant voltage circuit using same, and trimming method in the voltage divider circuit |
US8872488B2 (en) | 2011-07-14 | 2014-10-28 | Samsung Electronics Co., Ltd. | Voltage regulator including compensation circuit and memory device including voltage regulator |
CN106653082A (zh) * | 2015-10-29 | 2017-05-10 | 株式会社东芝 | 非易失性半导体存储装置及存储器系统 |
JP2021002638A (ja) * | 2019-06-18 | 2021-01-07 | 富士電機株式会社 | 半導体装置およびその試験方法 |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10149278A1 (de) * | 2001-10-05 | 2003-04-17 | Philips Corp Intellectual Pty | Verfahren zur Stromversorgung von Stromverbrauchern mit niedriger Versorgungsspannung |
US7952335B2 (en) * | 2004-08-09 | 2011-05-31 | St-Ericsson Sa | Power converter and method for power conversion |
KR100684063B1 (ko) * | 2004-11-17 | 2007-02-16 | 삼성전자주식회사 | 조절가능한 기준전압 발생회로 |
KR100744131B1 (ko) * | 2006-02-21 | 2007-08-01 | 삼성전자주식회사 | 냉온에서 동작 속도가 향상되는 메모리 집적회로 장치 |
JP2008178226A (ja) * | 2007-01-18 | 2008-07-31 | Fujitsu Ltd | 電源装置および負荷装置への電源電圧の供給方法 |
KR100851550B1 (ko) * | 2007-02-27 | 2008-08-11 | 삼성전자주식회사 | 테스트 시스템 및 그것의 고전압 측정 방법 |
US8316158B1 (en) | 2007-03-12 | 2012-11-20 | Cypress Semiconductor Corporation | Configuration of programmable device using a DMA controller |
KR100892642B1 (ko) | 2007-06-26 | 2009-04-09 | 주식회사 하이닉스반도체 | 반도체 집적회로의 드라이버 저항값 조정장치 |
KR101391928B1 (ko) | 2007-09-13 | 2014-05-07 | 삼성전자주식회사 | 고전압 생성 회로 |
US7733075B1 (en) * | 2007-10-26 | 2010-06-08 | Xilinx, Inc. | Voltage sensing in a supply regulator for a suspend mode |
TWI345692B (en) * | 2007-12-10 | 2011-07-21 | Princeton Technology Corp | Power source circuit |
US7880531B2 (en) * | 2008-01-23 | 2011-02-01 | Micron Technology, Inc. | System, apparatus, and method for selectable voltage regulation |
US8446142B2 (en) * | 2008-03-12 | 2013-05-21 | O2Micro, Inc. | Capacity detector for detecting capacity of an energy storage unit |
KR100897304B1 (ko) * | 2008-04-11 | 2009-05-14 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 전압 레벨 비교 회로 및 이를 이용한전압 조정 회로 |
JP5618986B2 (ja) * | 2009-03-31 | 2014-11-05 | 岩崎電気株式会社 | 充電装置 |
EP2417682A1 (en) * | 2009-04-09 | 2012-02-15 | ABB Technology AG | An arrangement for exchanging power |
JP2011124647A (ja) * | 2009-12-08 | 2011-06-23 | Panasonic Corp | 可変利得増幅器 |
JP5437871B2 (ja) * | 2010-03-18 | 2014-03-12 | セイコーインスツル株式会社 | 分圧回路及び半導体装置 |
KR101718010B1 (ko) * | 2010-12-20 | 2017-03-20 | 에스케이하이닉스 주식회사 | 전압 생성 회로 및 이를 구비한 반도체 장치 |
KR101260801B1 (ko) | 2011-01-13 | 2013-05-06 | 에스케이하이닉스 주식회사 | 전압 레귤레이터 및 전압 레귤레이팅 방법 |
US9256239B2 (en) | 2011-03-17 | 2016-02-09 | Watlow Electric Manufacturing Company | Voltage controlling circuit |
US9111603B1 (en) | 2012-02-29 | 2015-08-18 | Altera Corporation | Systems and methods for memory controller reference voltage calibration |
TWI520482B (zh) * | 2012-03-09 | 2016-02-01 | 鈺創科技股份有限公司 | 起始電壓產生電路和起始電壓產生的方法 |
US9236102B2 (en) | 2012-10-12 | 2016-01-12 | Micron Technology, Inc. | Apparatuses, circuits, and methods for biasing signal lines |
US9042190B2 (en) | 2013-02-25 | 2015-05-26 | Micron Technology, Inc. | Apparatuses, sense circuits, and methods for compensating for a wordline voltage increase |
US9672875B2 (en) | 2014-01-27 | 2017-06-06 | Micron Technology, Inc. | Methods and apparatuses for providing a program voltage responsive to a voltage determination |
CN107294375B (zh) * | 2015-09-14 | 2019-05-21 | Oppo广东移动通信有限公司 | 一种智能直流转换装置及应用系统 |
KR20170135063A (ko) * | 2016-05-30 | 2017-12-08 | 삼성전자주식회사 | 피이드백 제어 회로를 포함하는 전압 발생기 및 메모리 장치 |
US11025229B2 (en) * | 2019-02-18 | 2021-06-01 | Texas Instruments Incorporated | Compensation for binary weighted divider |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0734542B2 (ja) * | 1988-06-29 | 1995-04-12 | 日本電気株式会社 | D−a変換回路 |
JP3497708B2 (ja) * | 1997-10-09 | 2004-02-16 | 株式会社東芝 | 半導体集積回路 |
-
2003
- 2003-03-06 KR KR1020030014048A patent/KR100553681B1/ko active IP Right Grant
-
2004
- 2004-03-01 JP JP2004056295A patent/JP4456890B2/ja not_active Expired - Lifetime
- 2004-03-05 DE DE102004013042A patent/DE102004013042A1/de not_active Withdrawn
- 2004-03-05 US US10/794,532 patent/US7002869B2/en not_active Expired - Lifetime
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004079158A (ja) * | 2002-08-09 | 2004-03-11 | Samsung Electronics Co Ltd | 温度感知器及び偏移温度検出方法 |
JP2006338856A (ja) * | 2005-06-01 | 2006-12-14 | Samsung Electronics Co Ltd | ワードライン電圧発生回路及びそれを持つ不揮発性メモリ装置 |
US7372747B2 (en) | 2005-09-08 | 2008-05-13 | Samsung Electronics Co., Ltd. | Flash memory device and voltage generating circuit for the same |
JP2007093607A (ja) * | 2005-09-29 | 2007-04-12 | Hynix Semiconductor Inc | 半導体メモリ素子の温度情報出力装置及びその実行方法 |
US8581657B2 (en) | 2006-03-03 | 2013-11-12 | Ricoh Company, Ltd. | Voltage divider, constant voltage circuit using same, and trimming method in the voltage divider circuit |
JP2007243178A (ja) * | 2006-03-06 | 2007-09-20 | Altera Corp | 調整可能なトランジスタボディバイアス回路網 |
JP4648346B2 (ja) * | 2006-03-06 | 2011-03-09 | アルテラ コーポレイション | 調整可能なトランジスタボディバイアス回路網 |
JP2007327932A (ja) * | 2006-06-07 | 2007-12-20 | Hynix Semiconductor Inc | 半導体メモリ素子の温度情報出力装置及びその実行方法 |
US7512010B2 (en) | 2006-06-15 | 2009-03-31 | Samsung Electronics Co., Ltd. | Voltage regulator for flash memory device |
JP2009123292A (ja) * | 2007-11-15 | 2009-06-04 | Toshiba Corp | 半導体記憶装置 |
US8208333B2 (en) | 2007-11-15 | 2012-06-26 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP2011039471A (ja) * | 2009-08-18 | 2011-02-24 | Samsung Mobile Display Co Ltd | 電源供給装置、これを含む表示装置、及びその駆動方法 |
US9136754B2 (en) | 2009-08-18 | 2015-09-15 | Samsung Display Co., Ltd. | Power supply device, display device including the power supply device, and driving method using the same |
US8872488B2 (en) | 2011-07-14 | 2014-10-28 | Samsung Electronics Co., Ltd. | Voltage regulator including compensation circuit and memory device including voltage regulator |
CN106653082A (zh) * | 2015-10-29 | 2017-05-10 | 株式会社东芝 | 非易失性半导体存储装置及存储器系统 |
CN106653082B (zh) * | 2015-10-29 | 2020-10-30 | 东芝存储器株式会社 | 非易失性半导体存储装置及存储器系统 |
JP2021002638A (ja) * | 2019-06-18 | 2021-01-07 | 富士電機株式会社 | 半導体装置およびその試験方法 |
JP7419769B2 (ja) | 2019-06-18 | 2024-01-23 | 富士電機株式会社 | 半導体装置およびその試験方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20040079119A (ko) | 2004-09-14 |
DE102004013042A1 (de) | 2004-09-23 |
US7002869B2 (en) | 2006-02-21 |
US20040174150A1 (en) | 2004-09-09 |
JP4456890B2 (ja) | 2010-04-28 |
KR100553681B1 (ko) | 2006-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4456890B2 (ja) | 電圧レギュレータ回路及び半導体メモリ装置 | |
US7697327B2 (en) | NAND flash memory device and programming method | |
JP4565283B2 (ja) | 電圧調整系 | |
JP5129933B2 (ja) | ワードライン電圧発生回路及びそれを持つ不揮発性メモリ装置 | |
JP5294308B2 (ja) | プログラム電圧を可変的に制御できるフラッシュメモリ装置及びそのプログラミング方法 | |
KR100784861B1 (ko) | 플래시 메모리 장치 및 그것을 위한 전압 발생회로 | |
JP4824366B2 (ja) | 寄生キャパシタンスの影響を減らした電圧分配回路及びそれを含んだワードライン電圧発生回路 | |
KR19990083102A (ko) | 내부 전압 발생 회로와 반도체 메모리 | |
US7486573B2 (en) | Flash memory device and voltage generating circuit for the same | |
KR100735010B1 (ko) | 플래시 메모리 장치 및 그것을 위한 전압 발생회로 | |
KR100634412B1 (ko) | 향상된 프로그램 특성을 갖는 불 휘발성 메모리 장치 | |
US7154786B2 (en) | Semiconductor integrated circuit device | |
US7114084B2 (en) | Data controlled programmable power supply | |
JP2003510756A (ja) | トリミング可能基準生成器 | |
JP6501325B1 (ja) | 半導体記憶装置 | |
JP2010219316A (ja) | 電圧制御回路 | |
JPH11353889A (ja) | 内部電圧生成回路および半導体メモリ | |
KR100553715B1 (ko) | 멀티 레벨 고전압 레귤레이터 | |
KR20090123511A (ko) | 불휘발성 메모리 소자 및 그 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060921 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100208 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4456890 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140212 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |