CN105247616B - 用于存储设备的可编程且灵活的参考单元选择方法 - Google Patents
用于存储设备的可编程且灵活的参考单元选择方法 Download PDFInfo
- Publication number
- CN105247616B CN105247616B CN201480012302.9A CN201480012302A CN105247616B CN 105247616 B CN105247616 B CN 105247616B CN 201480012302 A CN201480012302 A CN 201480012302A CN 105247616 B CN105247616 B CN 105247616B
- Authority
- CN
- China
- Prior art keywords
- array
- input
- signal
- selection signal
- referential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010187 selection method Methods 0.000 title description 2
- 238000000034 method Methods 0.000 claims abstract description 28
- 238000003860 storage Methods 0.000 claims description 45
- 230000007613 environmental effect Effects 0.000 claims description 15
- 230000008859 change Effects 0.000 claims description 14
- 230000005611 electricity Effects 0.000 claims description 10
- 230000005669 field effect Effects 0.000 claims description 3
- 230000000737 periodic effect Effects 0.000 claims 3
- 238000004590 computer program Methods 0.000 abstract description 10
- 238000007667 floating Methods 0.000 description 56
- 238000004891 communication Methods 0.000 description 16
- 238000013461 design Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000007547 defect Effects 0.000 description 7
- 230000006399 behavior Effects 0.000 description 6
- 241000208340 Araliaceae Species 0.000 description 5
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 5
- 235000003140 Panax quinquefolius Nutrition 0.000 description 5
- 235000008434 ginseng Nutrition 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 238000004422 calculation algorithm Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/14—Dummy cell management; Sense reference voltage generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0491—Virtual ground arrays
Landscapes
- Read Only Memory (AREA)
Abstract
公开了用于闪存的可编程参考单元选择的系统、方法和计算机程序产品。示例性系统包含互联的单元阵列和灵活的解码器。阵列被配置成接收作为输入的选择信号、基于选择信号选择单元、以及基于所选择的单元提供输出。灵活的解码器被配置成接收输入、基于输入和互联的单元阵列的一个或多个特性来产生选择信号、以及向互联的单元阵列提供选择信号。
Description
技术领域
本公开涉及非易失性存储器和参考单元选择。
背景技术
在半导体生产过程、数字系统架构和无线基础架构等方面的进步导致了大量的电子产品，尤其是消费品，所述产品驱动对非易失性存储器的不断提高的性能和密度的需求。
提高诸如闪存的非易失性存储器的性能和密度的一种方式是缩小在闪存中使用的浮栅晶体管的尺寸。公认的是，缩小浮栅晶体管的物理尺寸同时减小了浮栅自身的尺寸，并从而减小了可存储的电荷量。然而，该方法的一个缺点是这种系统更易于产生制造缺陷。
通过在一种技术手段下确定的电场中将其电平或有效传导电流与已知参考电压或已知参考电流进行比较，在存储器阵列单元上实施存储器读取操作。参考电压或电流通常源于较小的参考阵列结构或取决于技术和设计倾向的固定电压源或电流源，其中，可用存储器单元构造较小的参考阵列结构。每个读取类型的操作可由存储器单元两端的不同电场定义，并可具有用于细调目的的其自身的参考源。
存储器单元和参考单元都可能遭受相似的制造缺陷。按照惯例，针对给定的操作选择参考单元的方式是被生产商固定的。因此，传统的固定参考选择方案导致与制造有关的产量损失和在有效读取类型的操作中的不理想的参考效果。
发明内容
本文描述了用于灵活的/可编程的参考单元选择的系统、方法和计算机程序产品。
在一个实施方式中，系统包含互联的单元阵列和灵活的解码器。互联的单元阵列被配置成接收作为输入的选择信号、基于选择信号选择单元、以及基于所选择的单元提供输出。灵活的解码器被配置成接收输入、基于输入和互联的单元阵列的一个或多个特性来产生选择信号、以及向互联的单元阵列提供选择信号。
在另一个实施方式中，公开了调节灵活的参考阵列的方法。接收输入，并基于输入和所述互联的参考源的参考阵列的一个或多个特性来产生选择信号。向参考阵列提供选择信号，其中，参考阵列提供对应所述选择信号的参考电流或电压作为输出。针对多个输入，重复接收、产生和提供步骤，以确定输入与其各自的输出电流或电压之间的关系。改变选择信号的产生，从而改变多个输入与其各自的输出电流或电压之间的关系。
下面参考附图详细描述本发明的其他特征和优点、以及本发明的各种实施例的结构和操作。应注意，本发明不限制于本文所描述的特定实施方式。只出于说明的目的在本文中提出了这些实施方式。基于本文中包含的教导，其他的实施方式对于相关领域的技术人员将变得明显。
附图说明
被并入本文且形成说明书的一部分的附图阐述了本发明的实施方式，并连同描述进一步地用来解释本发明的原理，并使得相关领域的技术人员能够制作并使用本发明的实施方式。
图1示出了根据实施方式的可被用作存储器单元的浮栅场效应晶体管(FET)。
图2示出了根据实施方式的编程操作，其中通过热电子注入将电子放置在浮栅上。
图3示出了根据实施方式的擦除操作，其中通过电子隧道效应将电子从浮栅上去除。
图4示出了根据实施方式的浮栅FET具有和不具有存储在其上的电荷时的典型电流-电压特性，。
图5示出了根据实施方式的电路，所述电路用于通过将源极-漏极电流或电压跟参考电流或电压进行比较来测量浮栅FET的电荷状态。
图6示出了根据实施方式的示例存储器阵列，其包括浮栅晶体管。
图7示出了根据实施方式的示例参考阵列，其向比较器提供源参考电流和/或电压，以用于感知存储器阵列的元件的状态。
图8示出了参考阵列的示例传统设计，参考阵列具有与特定操作模式有关的固定参考单元。
图9示出了根据实施方式的具有期望的“理想”响应的参考单元的电流-电压关系。
图10示出了根据实施方式的具有“非理想”响应的参考单元的电流-电压关系。
图11示出了根据实施方式的系统，在其中实现了灵活的参考单元选择。
图12示出了根据实施方式的通用系统的框图，在其中实现了灵活的参考单元选择。
图13示出了根据实施方式针对参考单元选择的灵活的编程方法的使用。
图14是示出根据实施方式的灵活的参考阵列的编程的一般方法的流程图。
图15是示出根据实施方式的使用灵活的参考阵列来产生参考电流或电压的一般方法的流程图。
图16是基于处理器的计算设备的框图，在该设备中可实现本发明的实施方式。
根据下文做出的详细描述，同时结合附图，将更清楚本发明的特征和优点，附图中相似的参考字符始终标识对应的元件。附图中，相同的参考数字一般指示相同的、功能类似的、和/或结构类似的元件。由对应参考数字中的最左边的数来指示元件第一次出现在其中的附图。
应理解，在附图中找到的任何其他的公开旨在是示例性的，而不是对附图中示出的和在以下说明书中描述的任何特征进行限制。
具体实施方式
该说明书公开了包含本发明的特征的一个或多个实施方式。所公开的实施方式仅仅举例证明本发明。本发明的范围不限制于所公开的实施方式。由附加到本文的权利要求定义本发明。
所描述的实施方式和说明书中参考的“一个实施方式”、“实施方式”、“示例实施方式”等表示所描述的实施方式可包含特定特征、结构或特性，但不是每个实施方式都必须包含特定特征、结构或特性。而且，这些短语并不一定指的是同一个实施方式。而且，当将特定特征、结构或特性与实施方式相联系进行描述时，应理解，不管有没有具体描述，这些特征、结构或特性与其他实施方式相联系而实现，其都将落入本领域的技术人员的知识范围之内。
本文描述的示例性实施方式是出于说明目的，而不是用于限制。其他示例性实施方式是可能的，并且可在本发明的精神和范围之内对示例性实施方式进行修改。因此，详细描述并不旨在限制本发明。相反，只根据以下权利要求及其等价形式来定义本发明的范围。
示例性实施方式的以下详细描述将如此完整地揭示本发明的一般性质，从而使其他人可以通过应用相关领域的技术人员的知识，在无需过度实验和不脱离本发明的精神和范围的情况下，容易地修改这些示例性实施方式和/或使其适应于各种应用。因此，这些调整和修改旨在落入基于本文中提出的教导和引导的示例性实施方式的意义和多个等价实施方式之内。应理解，本文中的措辞和术语是出于说明的而不是出于限制的目的，从而使本说明书的措辞或术语将由相关领域的技术人员根据本文中的教导来诠释。
图1示出在诸如闪存的非易失存储器阵列中使用的说明性的n沟道浮栅场效应晶体管100的横截面表示。衬底102通常是但不限于是硅片，其中形成了一对源极/漏极(S/D)区104、106。横向布置于源极104和漏极106之间的衬底102的部分在本文中被称为沟道区103。
如在图1中可看到的，将源极104和漏极106与叠层配准，叠层包含栅极介电层108、浮栅110、介电层112和控制栅114。栅极介电层108将浮栅110与沟道区103电隔离，而介电层112将浮栅110与控制栅114电隔离。出于说明的目的，在描述浮栅晶体管100的操作时，指定S/D端104为源极端104，并指定S/D端106为漏极端106。
可通过增加或减少浮栅110上存储的电荷量来修改浮栅晶体管100的门限电压。通常通过热电子注入将电子放置在浮栅上，并且通过隧道效应将电子从浮栅上去除。按照惯例，去除电子被称之为擦除，而增加电子被称之为编程。本领域的技术人员将认识到图1仅仅是说明性的，并且实现所示浮栅晶体管的功能的其他设备结构是可能的。以示例而不是限制的方式，控制栅可环绕浮栅的垂直面，两个栅极被介电材料隔开。以其他示例而不是限制的方式，介电层112和控制栅114可分别包括高k介电材料和金属、金属合金或金属和/或金属合金的叠层。
图1中同时示出的是导电端116、118和120，其中电压VS、VCG和VD可分别被应用于源极区104、控制栅114和漏极区106。
图2示出了在其中将电子注入到浮栅上的编程操作期间的图1的结构。为了对浮栅晶体管100进行编程，将电压源Vs应用于源极端116，将电压源VCG应用于控制栅118，并将电压源VD应用于漏极120，从而使栅源电压和漏源电压均为预定的正值。在此示例中，选择了以下值：Vs＝0V、VCG＝12V和VD＝12V。然而，本领域的普通技术人员将知道，还可以选择其他电压，以实施编程操作。通常，将上升电压(通常大于5V)应用于控制栅极118和漏极120。
这个布置将致使电子在源极104和漏极106之间的沟道区103中在漏源电场的影响下被加速。被加速的电子变得有足够的能量，从而使它们中的一些具有足够的能量，在与沟道区103中的晶格中的一个或多个原子碰撞之后，穿过浮栅介电层108并被俘获在浮栅110中。浮栅110上的负电荷量的增加使得浮栅晶体管100的门限电压更高，即如以下讨论地需要更高的控制栅和源极之间的电压来开启。
图3示出了电子在其中从浮栅110隧穿到漏极106的擦除操作期间的图1的结构。为了擦除浮栅晶体管100，源极端116浮空(即与任何其他电压源隔离，从而充当开路)，将电压源VCG应用于控制栅极端118，并将电压源VD应用于漏极端116，从而获得预定大小的电压差。所应用的电压使得控制栅不吸引电子，而是使漏极吸引电子。在此示例中，选择了以下值：Vs＝开路、VCG＝0V和VD＝12V。然而，本领域的普通技术人员将知道，还可以选择其他电压，以实施擦除操作。通常，将上升电压(通常大于5V)应用于漏极端116。
这个布置致使在浮栅110上存储的电子通过隧穿穿透浮栅电介质108，从而降低浮栅110上的负电荷量，其反过来使得浮栅晶体管100的门限电压变低，即如下文中讨论地能够在较低的控制栅与源极之间的电压下开启。
图4示出了用于在如图1-3中示出的浮栅FET 100的示例电流电压特性400。纵轴表示在应用于控制栅极端118的给定电压VCG下，在源极电压Vs和漏极电压VD之间存在差值的情况下的源极104和漏极106之间流动的源极-漏极电流ISD。曲线402表示的是，其中在浮栅上具有存储的电荷(即，浮栅FET已被编程)时的浮栅FET 100的电流-电压特性，而曲线404表示的是，其中已将电荷从浮栅去除(即，浮栅FET已被擦除)时的浮栅FET 100的电流-电压特征。
通过测量源极-漏极电流ISD可确定浮栅110的电荷状态。从而可使用两个电荷状态来表示逻辑状态0和1。两个有代表性的电流406和408分别对应逻辑0和逻辑1。按照规律，在浮栅110上存储的电荷屏蔽了应用于控制栅的电压VCG，并因此造成了，与当已经擦除浮栅110时流过的电流I1相比，更小的电流I0在源极和漏极之间流过。类似地，可通过在开路配置中测量源极-漏极电压差(VS-VD)来确定浮栅110的电荷状态。
在到目前为止讨论的示例中，具有两个电荷状态，两个电荷状态分别表示对应于浮栅110带电或不带电的逻辑0和逻辑1。为了简化说明选择了这些示例。如本领域的普通技术人员所知道的，使用能包含多个电荷状态的设备的更普通的逻辑状态是可能的。
图5示出了用于确定存储器单元502的电荷状态的示例电路500，存储器单元502包括浮栅FET，浮栅FET分别具有源极接触点504、漏极接触点506和控制栅接触点508。电路包括存储器单元502、电压/电流参考510和比较器512。参考源510向比较器512提供已知电流Iref 514或已知电压Vref 516。比较器512的作用是将源极-漏极电流ISD 518或源极-漏极电压VSD 520与对应的参考电压514或电流516进行比较。参考被选择位于两个所要测量的值之间。例如，如果要测量电流，则将参考电流Iref选择为I0<Iref<I1，其中，如图4中所示，两个电流I0和I1分别表示两个逻辑状态0和1并分别对应于浮栅带电(被编程)或不带电(被擦除)。比较器的结果522确定电压或电流大于参考还是小于参考。
如上所述的确定存储器单元的状态的动作被称为读取操作。通常，与用于编程和擦除存储器单元的那些电压和电流相比，涉及到读取存储器单元的电压和电流的在幅度上要小很多，以便避免在读取操作期间增加或去除在浮栅上的电荷。尽管与编程操作期间相比，读取操作期间的电压小很多，但是仍然可能的是一些电子获取足够的能量而通过浮栅电介质108注入并进入浮栅110(见图1)。这种不期望的电荷注入提高了浮栅晶体管100的门限电压，并经过一定数量的读取操作，这个过程可注入足够的电荷以改变存储器单元的状态。有时候该效应被称为读取干扰错误。
闪存设备通常包含存储器单元阵列。图6中示出了存储器单元阵列600的示例。在此示例中，阵列中的浮栅晶体管是互联的，从而使它们的控制栅(例如，601a、601b、601c等)形成公共节点。该公共节点被称为字线。将字线的示例在图6中示出为横线602、604和606。
每个字线被字线驱动电路驱动，驱动电路对控制栅应用电压，该电压具有取决于以下项的幅度：是否已经涉及到这些存储器单元；以及是否将要实施擦除、编程或读取操作。闪存阵列通常包含许多字线。
类似地，在闪存阵列中，常见的是阵列中的浮栅晶体管的一部分是互联的，从而使它们的漏极(例如，607a、607b、607c等)形成公共节点。该公共节点被称为位线。将位线的示例在图6中示出为纵线608、610和612。
位线驱动电路可对位线应用电压，该电压具有取决于以下项的幅度：是否已经涉及到被连接至位线的存储器单元；以及是否将要实施擦除、编程或读取操作。闪存阵列通常包含许多位线。
与上述读取干扰错误相似，阵列中的存储器单元还遭受字线和位线干扰错误。字线和位线干扰错误彼此相似，其原因在于，出现在闪存单元的各端(即浮栅晶体管的各端)之间的电压，致使电子隧穿到浮栅之外，并通常进入漏极。该数据恶化现象出现在未被选择、但却与已经被选择为用于擦除操作的一个或多个存储器单元共享字线和/或位线的存储器单元中。通常，必须使用许多刷新操作来纠正这种错误。
可如下地读取存储器阵列600中的单元状态。例如，为了读取单元614的状态，对字线602应用大的正电压(例如，4.8V)，已向单元614的栅极601d提供电压。然后，可对位线616应用地电压(0V)，且可对位线618应用漏极电压(例如，1.2V)。然后通过将流过位线618中的电流与参考相比较来确定单元614的状态。可在除了614之外的、被连接至字线602和位线616和618的单元内引发位线和字线干扰错误。
如参考图5所讨论的，通过将存储器单元的源极-漏极电流或电压与参考进行比较来读取存储器单元(例如，阵列600中的614)。参考电压或电流源于较小的参考阵列结构或取决于技术和设计倾向的固定电压或电流源，其中，可用存储器单元构造较小的参考阵列结构。每种读取类型的操作可由覆盖存储器单元的不同电场定义，并具有用于细调目的的其自身的参考源。
图7表示用于根据实施方式确定存储器阵列的元件的状态的示例系统配置700。系统700包含存储器阵列702、参考阵列704和比较器706。来自存储器阵列的位线中的一条位线708向比较器706提供电流或电压。参考阵列的输出中的一个输出710向比较器706提供参考电流或电压。如参考图5讨论的，可由比较器的结果712确定所选择存储器单元(例如，图6中的单元614)的状态。
图8示出传统系统800的示例，该系统包含参考阵列802、比较器804和存储器单元806，存储器单元806被连接至位线808和810。在此示例中，位线808被连接至比较器804，以便通过与由参考阵列802提供的参考电流或电压进行比较，确定存储器单元806的状态。参考阵列结构中的参考源被用于不同类型的读取操作，并通常在设计阶段中被分配以固定位置。参考阵列802示出了由参考单元的行和列组成的结构，来自该结构的一些单元在读取操作期间被用作电压或电流参考。因为在设计阶段固定了用于每个读取类型操作的这些参考，所以它们中的每一个都具有预先分配的X[i]和Y[j]解码坐标。每次选择特定操作时，如在以下示例中描述地，将选择相同参考单元。
示出了用于若干操作模式的参考单元选择。在此示例中，对于第一操作模式(模式1)，通过应用控制信号X[0]、Y[0]和Y[4]来选择参考单元812(单元_0)和814(单元_4)。结合来自单元812和814的输出来提供被馈送至比较器804的作为输出信号816的电流或电压。在此示例中，电路818结合来自参考单元812和814的输出，并由提供给晶体管820的控制信号接通电路818。
在另一个示例中示出了第二操作模式(模式_2)。在此示例中，单一参考单元822(单元_18)被用作为参考源。通过应用控制信号X[1]、Y[6]来启用参考单元822而选择该模式。电路824将来自单元822的输出作为输出信号816提供给比较器。在此示例中，电路824包含晶体管826，由控制信号接通晶体管826。
在另一个示例中示出了第三操作模式(模式_3)。在此示例中，单一参考单元828(单元_35)被用作为参考源。通过对应用控制信号X[2]、Y[11]启用参考单元828来选择该模式。电路830向将来自单元828的输出作为输出信号816提供给比较器。在此示例中，电路830包含晶体管832，由控制信号接通晶体管832。
具有与诸如系统800的传统设计有关的缺点。如上文所提到的，对于传统的设计，用于给定操作(例如，模式_1、模式_2等)的参考在设计阶段中被固定，并因此预先指定X[i]和Y[j]解码坐标。然而，总的来说，由于导致产量损失和性能下降的与制造相关的缺陷或给定的预先分配的单元的非理想行为，不是所有参考单元都能如期望地运行。
图9示出根据实施方式的参考单元的电流-电压关系900，该参考单元具有期望的“理想”响应。纵轴902绘制出了源极-漏极电流ISD与由横轴904表示的、应用于控制栅的电压VCG之间的相对关系。还示出了由典型目标电压910产生的典型目标电流906。还示出了由电压的典型操作范围914引起的电流的典型目标操作范围912。
图10表示理想参考单元的电流-电压关系900(点-短划线)与非理想参考单元的电流-电压关系1002(实线)之间的比较1000。纵轴1004绘制出了源极-漏极电流ISD与由横轴1006表示的、应用于控制栅的电压VCG之间的相对关系。尽管非理想单元的典型目标电压1010引起的典型目标电流1008对于两个单元是可比较的，但是对于所应用的电压的给定范围1014，用于非理想参考单元的操作范围1012要大于用于理想单元的操作范围912。
为了克服与制造缺陷和非理想的单元行为有关的问题，公开了为灵活的(可编程的)参考单元选择提供的实施方式。引进灵活的参考单元选择来提高设备性能并降低制造相关的产量损失。所公开的实施方式实现解码方案，所述解码方案是足够灵活的，从而在接收到硅产品之后，能够从参考结构中的任何可访问的位置中进行选择(可编程的选择)。
图11示出系统1100，其中实现了灵活的参考单元选择。该系统包含灵活的参考阵列1102、比较器1104和至少一个存储器单元1106，存储器单元1106被连接至位线1108和1110。在此示例中，位线1108被连接至比较器1104，以便将来自存储器单元1106的输出提供为比较器1104的输入，以便通过与由参考阵列1102提供的参考电流或电压进行比较，确定存储器单元1106的状态。从参考阵列1102经由电路1114提供参考信号，电路1114可被晶体管1116接通。参考阵列结构中的参考源被用于不同类型的读取操作。参考阵列1102示出了结构1103，结构1103由参考单元的行和列组成，来自结构1103的一些单元在读取操作期间被用作电压或电流参考。
系统1100包含灵活的解码器1112，灵活的解码器1112向参考阵列1103提供控制信号X[i]和Y[j]，以基于不同输入选择不同操作所需的一个或多个参考单元。在一个实施方式中，使用状态机和/或微处理器可实现灵活的解码器1112。可能的输入包含可能改变的任何环境条件，例如，寄存器设置1118、模式信号1120、温度信息1122、供电电压信息1124、存储周期信息1126等。
尽管参考了提供作为输出的电压或电流的参考单元描述了系统1100，但本发明不限于该示例实施方式。基于本文提供的教导，相关领域的技术人员将认识到系统1100可包含任何类型的可选择单元的阵列，该阵列提供输出，输出包括但不限于传感器数据、光或任何其他类型的输出信号。
图12示出根据不同实施方式的通用系统1200的框图，其中实现了灵活的单元选择。图11的系统1100是更通用的系统1200的特定示例。
系统1200包含互联的参考源阵列1202、灵活的解码器1214。在一个实施方式中，灵活的解码器1214包含在其上存储有程序指令的非暂时性存储介质1204和处理器1206。阵列1202配置有多个单元，可通过到达阵列1202的选择信号1208选择多个单元。选择信号1208的形式可取决于在阵列1202中的单元类型。例如，阵列1202可以是参考源阵列，其被配置成提供电流或电压形式的输出。在这种情况下，选择信号1208也可以是电流或电压。然而，根据一个实施方式，阵列1202可以是传感器阵列，其提供传感器数据形式的输出。在这种情况下，选择信号1208可以是电信号。在一个实施方式中，阵列1202可以是光纤光源阵列，其提供光形式的输出。在这种情况下，选择信号1208可以是光信号。阵列1202被配置成接收选择信号1208作为输入并提供对应的输出1210。处理器1206被配置成执行在存储介质1204上存储的程序指令，从而接收输入数据或输入信号1212、基于输入数据或输入信号1212产生选择信号1208并向互联的参考源阵列1202提供选择信号1208。选择信号1208随后使阵列1202选择单元并使所选单元将其各自的输出提供为输出1210。非暂时性存储介质1204是可重新配置和可编程的，从而可根据系统1200的期望行为来改变处理器1206和阵列1202的行为。
诸如系统1100和1200的实施方式代表对如上讨论的问题的可靠的解决方案。额外的系统复杂度是最小的，且现有设计的重用率是很高的。接收硅产品之后，通过实现不同的搜索算法，可基于技术需求和测试时间预算来针对每个读取类型操作优化参考单元选择。
图11和12的系统1100和1200分别被配置和安排，从而对于参考单元选择而言是灵活的/可编程的。多个不同算法可被实现成扫描参考结构，以便为每个读取类型操作选择最佳参考单元。设计可为任何有效操作所需要的所有参考单元分配默认位置。然而，一旦特征被确定，由于参考结构中的位置依赖性，一些单元对于所选操作比其他单元实施的更好。如本文中公开的可编程的、从而灵活的解码方法允许最佳单元被选择并被专用于每个读取类型操作。这个概念为每个存储器设备提供非常强大的参考细调工具。因此，在较大的采样空间中的Vt分布的标准偏差范围更小，且这直接影响设备性能。
图13中所示的示例1300示出了使用诸如1100或1200的系统对参考单元进行选择的灵活的编程方法的使用。假设从制造商接收参考阵列1302，参考阵列1302具有为特定读取操作预先定义的特定默认参考单元。不同实施方式提供测试不同单元以确定它们是否适合它们的预期目的的能力。对于那些不按预期实施的单元，诸如1100和1200的实施方式提供对参考单元阵列进行重新编程以便为不同操作选择所需的最佳单元的方法。
假设，例如，那个单元_0(图13的参考阵列1302中)被制造商设置为用于“模式1”读取操作的参考单元。因此，该单元将具有在灵活的解码器1112中存储的X[0]、Y[0]解码坐标(见图11)。然而，在单元_0的特征被确定之后，可能发现单元_0不按预期表现。例如，它可能具有诸如图10中的曲线1002的非理想的电流-电压关系，或者它可能表现为短路或者显示一些其他类型的缺陷。在这种情况下，期望的是为该操作重新定义默认参考单元。假设，例如，在特征被确定之后，发现单元_13具有适合“模式1”读取操作的期望性能。使用诸如1100或1200的系统，通过适当地为灵活的解码器1112编程来将“模式1”参考单元重新分配为单元_13是可能的，单元_13具有解码坐标X[l]、Y[l]。
针对该同一示例，假设用于“模式2”操作的默认参考单元为(图13的)单元_11，单元_11具有解码坐标X[0]、Y[1l]，并且还假设，在特征被确定之后，该单元的表现不如预期。接着，假设发现单元_35具有用于预期的“模式2”操作的合适的特性。使用诸如1100或1200的系统，通过适当地为(图11的)灵活的解码器1112编程来将“模式2”参考单元重新分配为单元_35是可能的，单元_35具有解码坐标X[2]、Y[1l]。上述示例示出使用诸如1100或1200的系统的灵活的参考单元选择的一般原理。其他示例对于本领域的普通技术人员来说是非常清楚的。
图14是示出根据实施方式的灵活的参考阵列的编程一般方法1400的流程图。上面参考图13给出的示例是图14中示出的一般方法的具体示例。
在方法1400的框1410处，接收输入。例如，可由诸如图12的灵活的解码器1214的灵活的解码器接收输入。可接收取决于方法1400的特定实现的不同形式的输入，例如，输入可作为信号或数据被接收。输入可包含任何可改变的环境条件。例如，输入可包括但不限于寄存器设置、模式信号、温度信息、供电电压信息、存储周期信息、或可协助正确选择参考源的任何其他类型的信息。
在框1420处，基于输入和所述互联的参考源的参考阵列的一个或多个特性来产生选择信号。在一个实施方式中，可由诸如图12的灵活的解码器1214的灵活的解码器产生选择信号。选择信号可被用于选择参考阵列的一个或多个单元。参考阵列的单元(即，参考源)然后可被用于输出特定参考电压或电流。在一个实施方式中，还可基于在诸如图12的存储介质1204的存储介质上存储的指令，由诸如图12的处理器1206的处理器产生选择信号。具体地，可基于互联的参考源阵列的所确定特性产生选择信号。例如，在互联的参考源阵列之内的一些单元可运行得比其他单元更好。在这种情况下，可将选择信号产生给相比性能较差的其他单元具有更好性能的优选单元。在其他情况下，阵列内的一些单元可被损坏(例如，由于缺陷)并可产生选择信号以避免选择这些单元。
在框1430处，将选择信号提供给参考阵列。可由根据实施方式的诸如图12的灵活的解码器1214的灵活的解码器向参考阵列提供信号。一旦向诸如图12的参考阵列1202的参考阵列提供了选择信号，就可选择参考阵列内的参考源。然后参考源可输出来自参考阵列的特定参考电压或参考电流。在一个实施方式中，来自参考阵列的参考输出可被随后用于在诸如图11的存储器单元1106的存储器阵列或单元上实施各种操作。具体地，参考输出可被用于实施操作，操作包括但不限于读取、编程/写入和擦除。
在框1440处，针对多个输入重复接收1410、产生1420和提供1430，以确定输入与其各自的输出电流或电压之间的关系。例如，如上文讨论的，在一些情况下(例如，位置依赖性)，在参考阵列中的一些单元可能有缺陷或相比其他单元实施得更好。在这种情况下，基于输入的输出可能是不理想的，且因此所选择的参考源可能需要针对特定输入而进行调节。
在框1450处，可改变选择信号的产生，从而改变多个输入与其各自的输出电流或电压之间的关系。如果针对特定输入的输出被确定为不理想的，那么诸如灵活的解码器1214的灵活的解码器可被配置成基于输入产生不同的选择信号。在一个实施方式中，可使用诸如图12的处理器1206和存储介质1204的处理器和存储指令的存储介质来实现灵活的解码器。在这种情况下，指令可被修改，以在需要基于各自的输入调整输出的情况下引起不同的选择信号的产生。
图15是示出根据不同实施方式使用被编程之后的灵活的参考阵列来产生参考电流或电压的一般方法1500的流程图。
在方法1500的框1510处，接收输入。例如，可由诸如图12的灵活的解码器1214的灵活的解码器接收输入。可接收取决于方法1500的特定实现的不同形式的输入，例如输入可作为信号或数据被接收。输入包括任何可改变的环境条件。例如，输入可包括但不限于寄存器设置、模式信号、温度信息、供电电压信息、存储周期信息或可协助正确选择参考源的任何其他类型的信息。
在框1520处，基于输入和互联的参考源的参考阵列的一个或多个特性来产生选择信号。根据实施方式，可由诸如图12的灵活的解码器1214的灵活的解码器产生选择信号。选择信号可被用于选择参考阵列的一个或多个单元。参考阵列的单元(即，参考源)然后可被用于输出特定参考电压或电流。在一个实施方式中，还可基于在诸如图12的存储介质1204的存储介质上存储的指令，由诸如图12的处理器1206的处理器产生选择信号。具体地，可基于互联的参考源的阵列的所确定的特性产生选择信号。例如，在互联的参考源的阵列之内的一些单元可运行得比其他单元的更好。在这种情况下，可将选择信号产生给相比性能较差的其他单元具有更好性能的优选单元。在其他情况下，阵列内的一些单元可被损坏(例如，由于缺陷)并可产生选择信号以避免选择这些单元。
在框1530处，将选择信号提供给参考阵列。根据实施方式，可由诸如图12的灵活的解码器1214的灵活的解码器向参考阵列提供信号。一旦向诸如图12的参考阵列1202的参考阵列提供了选择信号，就可选择参考阵列内的参考源。然后参考源可输出来自参考阵列的特定参考电压或参考电流。在一个实施方式中，来自参考阵列的参考输出可被用于在诸如图11的存储器单元1106的存储器阵列或单元上实施各种操作。具体地，参考输出可被用于实施操作，操作包括但不限于读取、编程/写入和擦除。
尽管参考了提供作为输出的电压或电流的参考单元描述了方法1500，但本发明不限于该示例实施方式。基于本文提供的教导，相关领域的技术人员将认识到方法1500可包含任何类型的可选择单元阵列，该阵列提供输出，输出包括但不限于传感器数据、光或任何其他类型的输出信号。
可由软件、固件、硬件或其组合实现本发明的各个方面。图16示出示例计算机系统1600，本发明的实施方式或其一部分可在该示例计算机系统1600中被实现为计算机可读代码。例如，由图14的流程图1400和图15的流程图1500示出的方法可被实现在系统1600中。根据该示例计算机系统1600，描述了本发明的各个实施方式。阅读这个说明之后，如何使用计算机系统和/或计算机架构来实现本发明的实施方式，将对相关领域的技术人员变得明显。
计算机系统1600包含诸如处理器1604的一个或多个处理器。处理器1604可以使专用处理器或通用处理器。将处理器1604连接至通信基础架构1606(例如，总线或网络)。
计算机系统1600还包含主存储器1608，其优选地为随机存取存储器(RAM)，并还可包含次存储器1610。例如，次存储器1610可包含硬盘驱动1612、移动存储驱动1614和/或记忆棒。移动存储驱动1614可包括软盘驱动、磁带驱动和光盘驱动、闪存等等。移动存储驱动1614以众所周知的方式从移动存储单元1618读取和/或向移动存储单元1618写入。移动存储单元1618可包括软盘、磁带、光盘等，其由移动存储驱动1614读取和写入。如相关领域的技术人员将意识到的，移动存储单元1618包含计算机可用存储介质，在其上存储有计算机软件和/或数据。
在可选择的实现中，次存储器1610可包含其他相似的装置，以允许将计算机代码或其他指令加载到算机系统1600中。例如，这些装置可包含移动存储单元1622和接口1620。这些装置的示例可包含程序盒(catridge)和盒式接口(例如，在视频游戏设备中可找到的)、移动存储芯片(例如，EPROM或PROM)和相关插座、以及允许将软件和数据从移动存储单元1622传输到计算机系统1600的其他移动存储单元1622和接口1620。
计算机系统1600还可包含通信接口1624。通信接口1624允许将软件和数据在计算机系统1600和外部设备之间传输。通信接口1624可包含调制解调器、网络接口(例如以太网卡)、通信端口、PCMCIA槽和卡等等。经由通信接口1624传输的软件和数据具有信号的形式，其可以是电子的、电磁的、光的或能够被通信接口1624接收到的其他信号。经由通信路径1626将这些信号提供给通信接口1624。
通信路径1626携带信号，并可使用电线或电缆、光纤、电话线、移动电话链路、RF链路或其他通信信道将其实现。
在此文件中，术语“计算机程序介质”和“计算机可用介质”被用于广义地指诸如移动存储单元1618、移动存储单元1622和结合硬盘驱动1612安装的硬盘的媒介。在通信路径1626上传输的信号还可体现本文所述的逻辑。计算机程序介质和计算机可用介质还可指诸如主存储器1608和次存储器1610的存储器，其可以是存储器半导体(例如，DRAM等)。这些计算机程序产品是用于向计算机系统1600提供软件的方式。
计算机程序(还称之为计算机控制逻辑)被存储在主存储器1608和/或次存储器1610中。还可经由通信接口1624接收计算机程序。当被执行时，这种计算机程序使得计算机系统1600能够实现如本文中讨论的本发明。具体地，当被执行时，计算机程序使得处理器1604能够实现诸如上文讨论的由图2的流程图200和图3的300示出的方法中的步骤的本发明的处理过程。因此，这种计算机程序表示计算机系统1600的控制器。在使用软件实现本发明的地方，可将软件存储在计算机程序产品中并使用移动存储驱动1614、接口1620、硬盘驱动1612或通信接口1624将软件加载到计算机系统1600中。
本发明的实施方式还针对包括在任何计算机可用介质上存储的软件的计算机程序产品。当在一个或多个数据处理设备上被执行时，这种软件导致数据处理设备如上文中描述地运行。本发明的实施方式采用现在已知或将来的任何计算机可用或可读介质。计算机可用介质的示例包括但不限制于主存储设备(例如，任何类型的随机存取存储器)、副存储设备(例如，硬盘驱动、软盘、CD ROM、ZIP盘、磁带、磁存储设备、光存储设备、MEMS、纳米技术存储设备等等)和通信介质(例如，有线和无线通信网、局域网、广域网、企业内部网等)。
应理解，详细描述部分(不是概述和摘要部分)旨在被使用于解释权利要求。概述和摘要部分可能提出了一个或多个但并非由发明人所预期的本发明的所有示例性实施方式，因此，并非旨在以任何方式限制本发明及所附权利要求。
上面借助示出特定功能的实现及其关系的功能构造框描述了本发明的实施方式。为了说明的方便，在本文中并未特意定义这些功能构造框的界限。只要正确地实施特定功能及其关系，就可以定义其他的界限。
特定实施方式的前述说明将如此完整地揭示本发明的一般性质，从而使其他人可以通过应用本领域的技能范围内的知识，在无过度实验和不脱离本发明的通用概念的情况下，容易地对这些特定实施方式进行修改和/或使其适应于各种应用。因此，基于本文提出的教导和引导，这种调整和修改旨在落入所公开的实施方式的意义和等价实施方式的范围之内。应理解，本文中的措辞和术语是出于说明的而不是限制的目的，因此，本说明书的措辞或术语将由技术人员根据教导和引导诠释。
本发明的广度和范围不应限制于任何上述的示例性实施方式，而只应根据以下权利要求及其等价权利要求来定义。
Claims (22)
1.一种用于灵活的/可编程的参考单元选择的系统，包括：
互联的单元阵列，所述互联的单元阵列被配置成：
接收选择信号；
基于所述选择信号从所述互联的单元阵列选择任意单元；以及
基于所选择的单元提供输出；以及
灵活的解码器，所述灵活的解码器包括：
存储编程指令的存储器，其中，所述编程指令是可修改的以将任意输入与任意选择信号相关联；以及
其中，所述灵活的解码器被配置成：
接收输入；
基于所述输入和所述互联的单元阵列的一个或多个特性通过执行所述编程指令来确定所述选择信号；以及
向所述互联的单元阵列提供所述选择信号。
2.根据权利要求1所述的系统，其中，所述互联的单元阵列包含参考源的参考阵列；并且
其中，所述输出是参考电流或电压。
3.根据权利要求1所述的系统，其中，所述互联的单元阵列包含传感器单元阵列；并且
其中，从传感器单元输出所述输出。
4.根据权利要求1所述的系统，其中，所述灵活的解码器还包括处理器，所述处理器被配置成接收包含可能改变的任何环境条件的所述输入。
5.根据权利要求2所述的系统，还包括：
互联的存储器单元的存储器阵列；以及
至少一个比较器，所述至少一个比较器被配置成：
从所述参考阵列接收信号并从所述存储器阵列接收信号；以及
通过比较来自所述参考阵列的信号和来自所述存储器阵列的信号来确定至少一个存储器单元的状态。
6.如权利要求5所述的系统，其中，所述灵活的解码器还被配置成：
向所述存储器阵列和所述参考阵列提供信号，从而在所述存储器阵列上实施以下操作中的至少一个：读取、编程/写入和擦除。
7.如权利要求5所述的系统，其中，所述灵活的解码器还被配置成：
接收包含可能改变的任何环境条件的所述输入，其中，所述环境条件包括寄存器设置、模式信号、温度信息、供电电压信息以及存储周期信息中的至少一个；以及
基于所接收的输入在所述存储器阵列上实施以下操作中的至少一个：读取、编程/写入和擦除。
8.如权利要求5所述的系统，其中，所述灵活的解码器还被配置成：
实施对所述存储器阵列的周期性监视，以检测错误；以及
实施刷新操作，以纠正错误。
9.一种调节参考阵列的方法，包括：
接收输入；
基于所述输入和互联的参考源的参考阵列的一个或多个特性来产生选择信号；
在一个或多个编程指令中将所产生的选择信号和所述输入相关联，其中，所述编程指令是可修改的以将任意输入与任意选择信号相关联；
向所述参考阵列提供所述选择信号，其中，所述参考阵列提供对应于所述选择信号的、作为输出的参考电流或电压；
针对多个输入重复接收输入、产生选择信号和提供所述选择信号的步骤，以确定所述输入与其各自的输出电流或电压之间的关系；以及
改变选择信号的产生，从而改变所述多个输入与其各自的输出电流或电压之间的关系。
10.根据权利要求9所述的方法，还包括：
接收包含可能改变的任何环境条件的所述输入。
11.一种用于灵活的/可编程的参考单元选择的方法，包括：
接收输入；
基于所述输入和互联的参考源的参考阵列的一个或多个特性通过执行编程指令来产生选择信号，其中所述编程指令是可修改的以将任意输入与任意选择信号相关联，其中，所述参考阵列包括多个电荷俘获场效应晶体管；以及
向所述参考阵列提供所述选择信号以根据所述选择信号选择任意参考单元，其中，被选择的所述参考单元提供作为输出的参考电流或电压。
12.根据权利要求11所述的方法，还包括：
接收包含可能改变的任何环境条件的所述输入，其中，所述环境条件包括寄存器设置、模式信号、温度信息、供电电压信息以及存储周期信息中的至少一个。
13.根据权利要求11所述的方法，还包括：
产生输入信号并将其提供给互联的存储器单元的存储器阵列；
接收来自所述存储器阵列的输出信号；以及
通过比较来自所述存储器阵列的输出信号和来自所述参考阵列的所述参考电流或电压来确定至少一个存储器单元的状态。
14.根据权利要求13所述的方法，还包括：
向所述存储器阵列和所述参考阵列提供信号，从而在所述存储器阵列上实施以下操作中的至少一个：读取、编程/写入和擦除。
15.根据权利要求13所述的方法，还包括：
接收包含可能改变的任何环境条件的所述输入，其中，所述环境条件包括寄存器设置、模式信号、温度信息、供电电压信息以及存储周期信息中的至少一个；以及
基于所接收的输入在所述存储器阵列上实施以下操作中的一个：读取、编程/写入和擦除。
16.根据权利要求13所述的方法，还包括：
实施对所述存储器阵列的周期性监视，以检测错误；以及
实施刷新操作，以纠正错误。
17.一种非暂时性的计算机可读存储介质，其具有存储在其上的程序指令，当处理器执行所述程序指令时导致所述处理器实施操作，所述操作包括：
接收输入；
基于所述输入和互联的参考源的参考阵列的一个或多个特性通过执行编程指令来产生选择信号，其中，所述编程指令是可修改的以将任意输入与任意选择信号相关联，并且其中，所述参考阵列包括电荷俘获场效应晶体管；以及
向所述互联的参考源的参考阵列提供所述选择信号，以选择对应于所述选择信号的任意参考单元并导致所述参考阵列提供作为输出的参考电流或电压。
18.根据权利要求17所述的计算机可读存储介质，其中，所述操作还包括：
接收包含可能改变的任何环境条件的所述输入，其中，所述环境条件包括寄存器设置、模式信号、温度信息、供电电压信息以及存储周期信息中的至少一个。
19.根据权利要求17所述的计算机可读存储介质，其中，所述操作还包括：
产生输入信号并将其提供给互联的存储器单元的存储器阵列；
从所述存储器阵列接收输出信号；以及
通过比较来自所述存储器阵列的输出信号和来自所述参考阵列的所述参考电流或电压来确定至少一个存储器单元的状态。
20.根据权利要求17所述的计算机可读存储介质，其中，所述操作还包括：
向所述存储器阵列和所述参考阵列提供信号，从而在所述存储器阵列上实施以下操作中的至少一个：读取、编程/写入和擦除。
21.根据权利要求19所述的计算机可读存储介质，其中，所述操作还包括：
接收包含可能改变的任何环境条件的所述输入，其中，所述环境条件包括寄存器设置、模式信号、温度信息、供电电压信息以及存储周期信息中的至少一个；以及
基于所接收的输入在所述存储器阵列上实施以下操作中的至少一个：读取、编程/写入和擦除。
22.根据权利要求19所述的计算机可读存储介质，其中，所述操作还包括：
实施对所述存储器阵列的周期性监视，以检测错误；以及
实施刷新操作，以纠正错误。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/737,321 US9042150B2 (en) | 2013-01-09 | 2013-01-09 | Programmable and flexible reference cell selection method for memory devices |
| US13/737,321 | 2013-01-09 | ||
| PCT/US2014/010489 WO2014110030A1 (en) | 2013-01-09 | 2014-01-07 | Programmable and flexible reference cell selection method for memory devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105247616A CN105247616A (zh) | 2016-01-13 |
| CN105247616B true CN105247616B (zh) | 2019-02-19 |
Family
ID=51060825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201480012302.9A Active CN105247616B (zh) | 2013-01-09 | 2014-01-07 | 用于存储设备的可编程且灵活的参考单元选择方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9042150B2 (zh) |
| JP (1) | JP6278977B2 (zh) |
| CN (1) | CN105247616B (zh) |
| DE (1) | DE112014000382T5 (zh) |
| WO (1) | WO2014110030A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102014114251B4 (de) | 2014-09-30 | 2018-08-16 | Infineon Technologies Ag | Referenzwerte für Speicherzellen |
| CN108735753B (zh) * | 2018-07-18 | 2023-10-13 | 长鑫存储技术有限公司 | 非易失性半导体存储器件 |
| US11551731B2 (en) * | 2020-05-28 | 2023-01-10 | Stmicroelectronics International N.V. | Memory circuit arrangement for accurate and secure read |
| US11605426B2 (en) * | 2021-04-23 | 2023-03-14 | Applied Materials, Inc. | Retention drift correction in non-volatile memory arrays |
| CN113409857B (zh) * | 2021-05-11 | 2024-04-05 | 珠海博雅科技股份有限公司 | 参考单元替换方法、装置及存储介质 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1328688A (zh) * | 1998-09-25 | 2001-12-26 | 因芬尼昂技术股份公司 | 用于生成参考电压来读出铁电存储器的电路装置 |
| CN1898751A (zh) * | 2003-10-29 | 2007-01-17 | 赛芬半导体有限公司 | 用于确定参考电压的方法、电路和系统 |
| CN101364434A (zh) * | 2007-07-24 | 2009-02-11 | 海力士半导体有限公司 | 具有参考单元阵列的相变存储器件 |
| CN102782766A (zh) * | 2010-02-09 | 2012-11-14 | 高通股份有限公司 | 用以选择参考单元的系统和方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100454145B1 (ko) | 2001-11-23 | 2004-10-26 | 주식회사 하이닉스반도체 | 플래쉬 메모리 장치 |
| US7123537B2 (en) | 2002-03-15 | 2006-10-17 | Macronix International Co., Ltd. | Decoder arrangement of a memory cell array |
| JP2004062922A (ja) * | 2002-07-25 | 2004-02-26 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
| KR100512936B1 (ko) | 2002-11-18 | 2005-09-07 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 배치방법 |
| JP4010995B2 (ja) * | 2003-07-31 | 2007-11-21 | Ｎｅｃエレクトロニクス株式会社 | 半導体メモリ及びそのリファレンス電位発生方法 |
| US7733729B2 (en) * | 2004-04-01 | 2010-06-08 | Nxp B.V. | Thermally stable reference voltage generator for MRAM |
| JP4942990B2 (ja) * | 2005-12-12 | 2012-05-30 | パナソニック株式会社 | 半導体記憶装置 |
| US7778098B2 (en) | 2007-12-31 | 2010-08-17 | Cypress Semiconductor Corporation | Dummy cell for memory circuits |
| US8222922B2 (en) | 2009-03-31 | 2012-07-17 | Toshiba America Research, Inc. | ROM implementation for ROM based logic design |
| KR20120011642A (ko) * | 2010-07-29 | 2012-02-08 | 삼성전자주식회사 | 기준 셀을 포함하는 불휘발성 메모리 장치 및 그것의 기준 전류 설정 방법 |
| JP5668489B2 (ja) * | 2011-01-20 | 2015-02-12 | 富士通セミコンダクター株式会社 | 半導体メモリおよび半導体メモリの製造方法 |
-
2013
- 2013-01-09 US US13/737,321 patent/US9042150B2/en active Active
-
2014
- 2014-01-07 JP JP2015551833A patent/JP6278977B2/ja active Active
- 2014-01-07 DE DE112014000382.4T patent/DE112014000382T5/de active Pending
- 2014-01-07 WO PCT/US2014/010489 patent/WO2014110030A1/en active Application Filing
- 2014-01-07 CN CN201480012302.9A patent/CN105247616B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1328688A (zh) * | 1998-09-25 | 2001-12-26 | 因芬尼昂技术股份公司 | 用于生成参考电压来读出铁电存储器的电路装置 |
| CN1898751A (zh) * | 2003-10-29 | 2007-01-17 | 赛芬半导体有限公司 | 用于确定参考电压的方法、电路和系统 |
| CN101364434A (zh) * | 2007-07-24 | 2009-02-11 | 海力士半导体有限公司 | 具有参考单元阵列的相变存储器件 |
| CN102782766A (zh) * | 2010-02-09 | 2012-11-14 | 高通股份有限公司 | 用以选择参考单元的系统和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105247616A (zh) | 2016-01-13 |
| US9042150B2 (en) | 2015-05-26 |
| US20140192581A1 (en) | 2014-07-10 |
| WO2014110030A1 (en) | 2014-07-17 |
| DE112014000382T5 (de) | 2015-10-22 |
| JP2016508278A (ja) | 2016-03-17 |
| JP6278977B2 (ja) | 2018-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105247616B (zh) | 用于存储设备的可编程且灵活的参考单元选择方法 | |
| US8897075B2 (en) | Semiconductor memory device and method of programming the same | |
| US8995200B1 (en) | Non-volatile memory (NVM) with dynamically adjusted reference current | |
| US20090010067A1 (en) | Coarse/fine program verification in non-volatile memory using different reference levels for improved sensing | |
| US8830760B2 (en) | Semiconductor storage device | |
| CN105976863A (zh) | 半导体存储装置 | |
| US7656712B2 (en) | Method and circuit for programming a memory cell, in particular of the NOR flash type | |
| JP6254607B2 (ja) | 電圧検出器、基準電圧設定方法、および、プログラム | |
| CN104520933B (zh) | 快闪记忆体自适应演算法的方法、设备以及制成品 | |
| CN106205717A (zh) | 内部电源电压辅助电路、半导体存储装置及半导体装置 | |
| CN102394109A (zh) | 闪存 | |
| EP2892054B1 (en) | Semiconductor device | |
| CN106297886A (zh) | 用于电荷泵的时钟冻结技术 | |
| US9779815B2 (en) | Method for writing in an EEPROM memory and corresponding device | |
| KR100268442B1 (ko) | 불 휘발성 반도체 메모리 장치의 프로그램 방법 | |
| US6418054B1 (en) | Embedded methodology to program/erase reference cells used in sensing flash cells | |
| JPH0945090A (ja) | 不揮発性半導体記憶装置 | |
| WO2006058134A2 (en) | Method and system for regulating a program voltage value during multilevel memory device programming | |
| US7710786B2 (en) | NAND flash memory programming | |
| CN103219044A (zh) | 非易失性存储装置的读出电路 | |
| CN109346120B (zh) | 测试、调节存储器参考电流的方法、装置及系统 | |
| US11823751B2 (en) | Memory device and operation method thereof | |
| TWI496149B (zh) | 快閃記憶體及其相關程劃方法 | |
| JP2005032368A (ja) | 不揮発性半導体記憶装置及びその消去方法 | |
| CN105448349A (zh) | 存储器的寄生电容测试结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220627 Address after: California, USA Patentee after: Infineon Technology Co.,Ltd. Address before: California, USA Patentee before: CYPRESS SEMICONDUCTOR Corp. |
|
| TR01 | Transfer of patent right |