CN106297886A - 用于电荷泵的时钟冻结技术 - Google Patents

用于电荷泵的时钟冻结技术 Download PDF

Info

Publication number
CN106297886A
CN106297886A CN201610471192.3A CN201610471192A CN106297886A CN 106297886 A CN106297886 A CN 106297886A CN 201610471192 A CN201610471192 A CN 201610471192A CN 106297886 A CN106297886 A CN 106297886A
Authority
CN
China
Prior art keywords
charge pump
voltage
clock
clock signal
pump system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610471192.3A
Other languages
English (en)
Inventor
古蒂·苏库马尔·雷迪
斯里得哈·亚达拉
绍拉布·韦曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delphi International Operations Luxembourg SARL
SanDisk Technologies LLC
Original Assignee
Delphi International Operations Luxembourg SARL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Delphi International Operations Luxembourg SARL filed Critical Delphi International Operations Luxembourg SARL
Publication of CN106297886A publication Critical patent/CN106297886A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本申请涉及用于电荷泵的时钟冻结技术。描述了用于生成大于电源电压的电压的方法和系统。电荷泵系统可以使用一个或更多个电荷泵段来生成大于电源电压的升压输出电压，所述一个或更多个电荷泵段被串联布置在电源电压与升压输出电压之间。电荷泵系统可以包括时钟冻结电路系统，该时钟冻结电路系统用于消除在用于驱动一个或更多个电荷泵段的时钟信号中的毛刺。在一个示例中，当电荷泵系统的反馈标记处于禁用状态(例如，为低)时，时钟冻结电路系统可以冻结驱动电荷泵段的时钟信号(即，防止时钟信号切换)。当反馈标记处于启用状态(例如，为高)时，时钟信号可以在高状态与低状态之间切换。

Description

用于电荷泵的时钟冻结技术
技术领域
本申请涉及一种用于电荷泵的时钟冻结技术。
背景技术
半导体存储器已广泛地用于各种电子设备例如，蜂窝电话、数码相机、个人数字助理、医疗电子设备、移动计算设备以及非移动计算设备中。半导体存储器可以包括非易失性存储器或易失性存储器。非易失性存储器使信息能够被存储并且保持，甚至在非易失性存储器未连接至电源(例如，电池)时也如此。非易失性存储器的示例包括闪存(例如，NAND型闪存和NOR型闪存)和电可擦除可编程只读存储器(EEPROM)。
闪存和EEPROM二者都利用浮栅晶体管。对于每个浮栅晶体管而言，浮栅位于浮栅晶体管的沟道区上方并且与浮栅晶体管的沟道区绝缘。沟道区位于浮栅晶体管的源极区与漏极区之间。控制栅位于浮栅上方并且与浮栅绝缘。可以通过设置在浮栅上存储的电荷量来控制浮栅晶体管的阈值电压。通常使用Fowler-Nordheim(F-N)隧穿效应或热电子注入来控制浮栅上的电荷量。调整阈值电压的能力使浮栅晶体管能够用作非易失性存储元件或存储器单元。在一些情况下，可以通过编程并且读取多个阈值电压或阈值电压范围来提供每存储器单元多于一个数据位(即，多水平存储器单元或多状态存储器单元)。
NAND闪存结构通常将多个浮栅晶体管布置成与两个选择栅串联并且在两个选择栅之间。选择栅和串联的浮栅晶体管可以被称为NAND串。近些年，为了减小每位的成本，已扩展了NAND闪存。然而，随着工艺几何尺寸缩小，出现了许多设计挑战和工艺挑战。这些挑战包括改善晶体管特性相对于工艺、电压和温度变化的易变性。
附图说明
图1描绘了NAND串的一个实施方式。
图2使用对应电路图描绘了图1的NAND串的一个实施方式。
图3A描绘了包括多个NAND串的存储器块的一个实施方式。
图3B描绘了针对三位每单元存储器单元的可能的阈值电压分布的一个实施方式。
图3C描绘了在编程操作期间NAND串的一个实施方式。
图4A描绘了竖直NAND结构的一个实施方式。
图4B描绘了沿图4A的线X-X截取的横截面图的一个实施方式。
图5A描绘了非易失性存储系统的一个实施方式。
图5B描绘了感测块的一个实施方式。
图6A描绘了用于生成大于电源电压的电压的电荷泵系统的一个实施方式。
图6B描绘了电压参考生成器的一个实施方式。
图6C描绘了包括升压电容器和一对开关的电荷泵段的一个实施方式。
图6D描绘了在充电阶段期间图6C的电荷泵段的一个实施方式。
图6E描绘了在升压阶段期间图6C的电荷泵段的一个实施方式。
图7A描绘了包括时钟冻结电路系统的电荷泵系统的一个实施方式，该时钟冻结电路用于消除在用于驱动电荷泵系统的一个或更多个电荷泵段的时钟信号中的毛刺。
图7B描绘了由时钟冻结电路生成的时钟信号的一个实施方式。
图7C至图7D描绘了时钟冻结电路的示例性实现方式。
图7E描绘了由时钟冻结电路生成的时钟信号的一个实施方式。
图8A是描述用于使用电荷泵系统生成大于电源电压的电压的处理的一个实施方式的流程图。
图8B是描述用于使用电荷泵系统生成大于电源电压的电压的处理的替选实施方式的流程图。
发明内容
提供了一种电荷泵系统，包括：电荷泵段，所述电荷泵段包括升压电容器，所述升压电容器的第一端由时钟信号来驱动；以及时钟暂停电路，所述时钟暂停电路被配置成获取反馈标记信号，所述反馈标记信号指示所述时钟信号应当何时在第一电压与大于所述第一电压的第二电压之间切换，所述时钟暂停电路被配置成获取周期性时钟信号，所述时钟暂停电路被配置成生成所述时钟信号，使得如果所述反馈标记信号处于电荷泵时钟启用状态，则不管何时所述周期性时钟信号的第一转变发生时，所述时钟信号都在所述第一电压与所述第二电压之间切换，以及使得如果所述反馈标记信号未处于所述电荷泵时钟启用状态，则所述时钟信号不在所述第一电压与所述第二电压之间切换。
提供了一种用于操作电荷泵系统的方法，包括：感测与所述电荷泵系统关联的反馈标记信号，所述电荷泵系统包括电荷泵段，所述电荷泵段包括升压电容器，所述升压电容器的第一端由时钟信号来驱动，所述反馈标记信号指示所述时钟信号应当何时在第一电压与大于所述第一电压的第二电压之间切换；获取周期性时钟信号；以及生成驱动所述升压电容器的所述第一端的所述时钟信号，生成所述时钟信号，使得如果所述反馈标记信号处于电荷泵时钟启用状态，则不管何时所述周期性时钟信号的第一转变发生时，所述时钟信号都在所述第一电压与所述第二电压之间切换，以及使得如果所述反馈标记信号未处于所述电荷泵时钟启用状态，则所述时钟信号不在所述第一电压与所述第二电压之间切换。
具体实施方式
描述了用于使用电荷泵系统生成大于提供给集成电路的电源电压(例如，可以经由位于集成电路外部的外部电压源或调整器来提供该电源电压)的电压的技术。电荷泵系统可以使用一个或更多个电荷泵段来生成大于电源电压的升压输出电压，所述一个或更多个电荷泵段被串联布置在电源电压与升压输出电压之间。在一个示例中，在存储器操作(例如，擦除操作、读取操作、编程操作、编程验证操作或擦除验证操作)期间，升压输出电压可以被一个或更多个片上电压调整器用于将各种电压参考(例如，选中的字线电压、未选中的字线电压、选中的位线电压以及未选中的位线电压)提供给存储器阵列。一个或更多个电荷泵段中的电荷泵段可以包括升压电容器，该升压电容器在充电阶段期间被充电至充电电压以及在升压阶段期间被升压。在一些实施方式中，电荷泵系统可以包括消除在用于驱动一个或更多个电荷泵段的时钟信号中的毛刺的时钟冻结电路。毛刺可以包括期间到升压电容器或来自升压电容器的完整的电荷转移未出现的缩短的脉冲。在一个示例中，当电荷泵系统的反馈标记处于禁用状态(例如，为低)时，时钟冻结电路系统可以冻结用于驱动电荷泵段的时钟信号(即，防止时钟信号切换)。当反馈标记处于启用状态(例如，为高)时，时钟信号可以进行信号转变(例如，从高状态至低状态以及/或者从低状态至高状态)。消除在用于驱动一个或更多个电荷泵段的时钟信号中的毛刺的一个益处在于可以减小所述脉动和输入电流(例如，ICC)。
本文所描述的用于生成大于电源电压的电压的方法和系统可以用于生成位于集成电路上的电子电路(例如，数字电路或模拟电路)使用的片上电压。作为示例，集成电路可以包括存储器芯片(例如，DRAM、SRAM、闪存等)、可编程逻辑设备(例如，FPGA或CPLD)、微处理器、微控制器、DSP、ASIC或RF集成电路。
本文所描述的电荷泵系统可以用于生成由非易失性存储系统使用的电压。在一个实施方式中，非易失性存储系统可以包括非易失性存储器单元的一个或更多个二维阵列。在二维存储器阵列内的存储器单元可以形成存储器单元的单层并且可以经由在X方向和Y方向上的控制线(例如，字线和位线)来选择。在另一实施方式中，非易失性存储系统可以包括一个或更多个一体的三维存储器阵列，其中，两层或更多层存储器单元可以形成在单个衬底上方而没有任何介于中间的衬底。在一些情况下，三维存储器阵列可以包括位于衬底上方并且与衬底垂直的存储器单元的一个或更多个竖直列。在一个示例中，非易失性存储系统可以包括具有被布置成与半导体衬底垂直的竖直的一个或更多个竖直位线的存储器阵列。在另一示例中，存储器阵列可以包括位成本可扩展(BiCS)NAND结构或竖直NAND结构。衬底可以包括硅衬底。存储器阵列可以包括可重写非易失性存储器单元，其中，每个存储器单元包括可逆电阻切换元件而没有与可逆电阻切换元件串联的隔离元件(例如，没有与可逆电阻切换元件串联的二极管)。
在一些实施方式中，非易失性存储系统可以包括非易失性存储器，该非易失性存储器被一体地形成在具有设置在硅衬底上方的有源区域的存储器单元的阵列的一层或更多层物理层中。非易失性存储系统还可以包括与存储器元件的操作关联的电路系统(例如，译码器、状态机、页寄存器或用于控制对存储器单元的读取或编程的控制电路)。与存储器单元的操作关联的电路可以位于衬底上方或者位于衬底内。
在一些实施方式中，非易失性存储系统可以包括一体的三维存储器阵列。一体的三维存储器阵列可以包括一层或更多层存储器单元。在一层或更多层存储器单元的第一层内的每个存储器单元可以包括位于衬底上方(例如，在单晶衬底或晶体硅衬底上方)的有源区域。在一个示例中，有源区域可以包括半导体结(例如，P-N结)。有源区域可以包括晶体管的源极区或漏极区的一部分。在另一示例中，有源区域可以包括晶体管的沟道区。
图1描绘了NAND串90的一个实施方式。图2使用对应的电路图描绘了图1的NAND串的一个实施方式。如所描绘的，NAND串90包括在第一选择栅120(即，漏极侧选择栅)与第二选择栅122(即，源极侧选择栅)之间串联的四个晶体管100、102、104和106。选择栅120将NAND串90连接至位线126。选择栅122将NAND串90连接至源极线128。通过将适当的电压施加至控制栅120CG(即，经由图2的选择线SGD)来控制选择栅120。通过将适当的电压施加至控制栅122CG(即，经由图2的选择线SGS)来控制选择栅122。晶体管100、102、104和106均包括控制栅和浮栅。例如，晶体管100包括控制栅100CG和浮栅100FG，晶体管102包括控制栅102CG和浮栅102FG，晶体管104包括控制栅104CG和浮栅104FG以及晶体管106包括控制栅106CG和浮栅106FG。控制栅100CG连接至字线WL3，控制栅102CG连接至字线WL2，控制栅104CG连接至字线WL1，以及控制栅106CG连接至字线WL0。
注意，虽然图1和图2示出了在NAND串中的四个浮栅晶体管，但是四个浮栅晶体管的使用仅被提供为示例。NAND串可以具有少于或多于四个浮栅晶体管(或存储器单元)。例如，一些NAND串可以包括16个存储器单元、32个存储器单元、64个存储器单元、128个存储器单元等。此处的讨论不限于NAND串中的存储器单元的任何特定数量。一个实施方式使用具有66个存储器单元的NAND串，其中，64个存储器单元用于存储数据而存储器单元中的两个存储器单元因为其不存储数据而被称为伪存储器单元。
针对使用NAND闪存结构的闪存系统的一般架构包括在存储器块内的多个NAND串。存储器块可以包括擦除的一个单元。在一些情况下，在存储器块内的NAND串可以共享公共井(例如，P井)。每个NAND串可以通过其(例如，由选择线SGS控制的)源极侧选择栅而连接至公共源极线以及通过其(例如，由选择线SGD控制的)漏极侧选择栅而连接至其所关联的位线。通常，每个位线在与字线垂直的方向上的其所关联的NAND串的顶部(或NAND串上)运行并且连接至感测放大器。
在一些实施方式中，在编程操作期间，可以通过对所关联的沟道区进行升压(例如，经由字线耦合对沟道区进行自升压)来禁止或者锁定不要被编程的存储元件(例如，先前已完成到目标数据状态的编程的存储元件)而使其不能进行编程。因为在编程操作的给定的编程迭代期间未选中的存储元件(或未选中的NAND串)被禁止或被锁定而不能进行编程，因此未选中的存储元件可以被称为禁止的或锁定的存储元件(或禁止的NAND串)。
虽然使用NAND型闪存的技术可以是本文所描述的，但是本文所公开的技术还可以适用于其他类型的非易失性存储设备和架构(例如，NOR型闪存)。此外，虽然本文描述了使用浮栅晶体管的技术，但是本文所描述的技术还可以适用于其他存储器技术或者与他存储器技术一起使用，其他存储器技术包括采取电荷捕获、相变材料(例如，硫族化物材料)或状态变化材料的存储器技术。
图3A描绘了包括多个NAND串的存储器块的一个实施方式。如所描绘的，每个NAND串包括(Y+1)个存储器单元。每个NAND串经由受漏极侧选择信号SGD控制的漏极侧选择栅连接至漏极侧上的(X+1)个位线中的一个位线(即，位线BL0至BLX中的一个位线)。每个NAND串经由受源极侧选择信号SGS控制的源极侧选择栅连接至源极线(源极)。在一个实施方式中，受源极侧选择信号SGS控制的源极侧选择栅和受漏极侧选择信号SGD控制的漏极侧选择栅可以包括没有浮栅的晶体管或包含浮栅结构的晶体管。
在一个实施方式中，在编程操作期间，当对存储器单元例如NAND闪存单元进行编程时，可以将编程电压施加至存储器单元的控制栅并且可以将相应的位线接地。这些编程偏压条件可以经由场辅助电子隧穿使电子被注入浮栅，从而提高存储器单元的阈值电压。可以将在编程操作期间施加至控制栅的编程电压施加为一连串脉冲。在一些情况下，编程脉冲的幅度可以随着每个连续的脉冲而增大预定步长。在编程脉冲之间，可以执行一个或更多个验证操作。在编程操作期间，可以通过对编程禁止的存储器单元的沟道区进行升压来锁定并且禁止已达到其意图编程状态的存储器单元而使其不能进行编程。
在一个实施方式中，可以通过在源极和位线正浮置的同时将p井升高至擦除电压(例如，20伏特)达足够时间段并且将存储器单元的选中的块的字线接地来擦除存储器单元。这些擦除偏压条件可以使电子通过隧穿氧化物从浮栅转移，从而降低在选中的块内的存储器单元的阈值电压。在一些情况下，可以对整个存储器平面、存储器平面内的各个块或存储器单元的其他单位执行擦除操作。
在一些实施方式中，在验证操作和/或读取操作期间，可以将选中的字线连接(或偏压)至其水平针对每次读取和验证操作是指定的电压以确定特定存储器单元的阈值电压是否达到这样的水平。在施加字线电压之后，可以测量(或感测)存储器单元的传导电流以确定存储器单元是否响应于施加至字线的电压而传导足够量的电流。如果传导电流被测量为大于某值，则认为存储器单元被导通并且施加至字线的电压大于存储器单元的阈值电压。如果传导电流未被测量为大于某值，则认为存储器单元未被导通并且施加至字线的电压不大于存储器单元的阈值电压。
存在在读取操作或验证操作期间测量存储器单元的传导电流的许多方式。在一个示例中，可以以对在感测放大器中的专用电容器进行放电或充电的速率来测量存储器单元的传导电流。在另一示例中，选中的存储器单元的传导电流使得(或未能使得)包括存储器单元的NAND串能够释放相应的位线上的电压。可以在一定时间段之后测量位线的电压(或者跨感测放大器中的专用电容器的电压)以确定位线是否已被放电了特定量。
图3B描绘了针对三位每单元存储器单元(即，存储器单元可以存储三位数据)的可能的阈值电压分布(或数据状态)的一个实施方式。然而，其他实施方式可以使用多于或少于三位数据每存储器单元(例如，四位或更多位数据每存储器单元)。在成功编程处理的尾部(具有验证)，存储器页或存储器块内的存储器单元的阈值电压适当时应当是在针对编程存储器单元的一个或更多个阈值电压分布内或者在针对擦除存储器单元的阈值电压的分布内。
如所描绘的，每个存储器单元可以存储三位数据；因此，存在八个有效数据状态S0至S7。在一个实施方式中数据状态S0在0伏特以下而数据状态S1至S7在0伏特以上。在另一实施方式中，所有八个数据状态都在0伏特以上，或者可以实现其他布置。在一个实施方式中，阈值电压分布S0比分布S1至S7宽。
每个数据状态S0至S7与针对存储在存储器单元中的三位的唯一值对应。在一个实施方式中，S0＝111，S1＝110，S2＝101，S3＝100，S4＝011，S5＝010，S6＝001以及S7＝000。还可以使用数据到状态S0至S7的其他映射。在一个实施方式中，可以将存储在存储器单元中的数据的位的所有位都存储在同一逻辑页中。在其他实施方式中，存储在存储器单元中的数据的每位与不同的页对应。因此，存储三位数据的存储器单元可以在第一页、第二页和第三页中包括数据。在一些实施方式中，连接至同一字线的所有存储器单元可以将数据存储在数据的相同的三个页中。在一些实施方式中，连接至字线的存储器单元可以被分组成页的不同集合(例如，通过奇位线和偶位线)。
在一些示例性实现方式中，可以将存储器单元擦除至状态S0。可以将存储器单元从状态S0编程为状态S1至S7中的任何状态。可以通过将幅度升高的一组脉冲施加至存储器单元的控制栅来执行编程。在脉冲之间，可以执行一组验证操作以(例如，使用验证电平Vv1、Vv2、Vv3、Vv4、Vv5、Vv6以及Vv7)确定被编程的存储器单元是否已达到其目标阈值电压。将对被编程为状态S1的存储器单元进行测试以检查存储器单元的阈值电压是否已达到Vv1。将对被编程为状态S2的存储器单元进行测试以检查存储器单元的阈值电压是否已达到Vv2。将对被编程为状态S3的存储器单元进行测试以检查存储器单元的阈值电压是否已达到Vv3。将对被编程为状态S4的存储器单元进行测试以检查存储器单元的阈值电压是否已达到Vv4。将对被编程为状态S5的存储器单元进行测试以检查存储器单元的阈值电压是否已达到Vv5。将对被编程为状态S6的存储器单元进行测试以检查存储器单元的阈值电压是否已达到Vv6。将对被编程为状态S7的存储器单元进行测试以检查存储器单元的阈值电压是否已达到Vv7。
当读取存储三位数据的存储器单元时，将在读取比较点Vr1、Vr2、Vr3、Vr4、Vr5、Vr6以及Vr7处执行多次读取以确定存储器单元处于哪个状态下。如果存储器单元响应于Vr1而导通，则其处于状态S0。如果存储器单元响应于Vr2而导通但是响应于Vr1而不导通，则其处于状态S1。如果存储器单元响应于Vr3而导通但是响应于Vr2而不导通，则其处于状态S2。如果存储器单元响应于Vr4而导通但是响应于Vr3而不导通，则其处于状态S3。如果存储器单元响应于Vr5而导通但是响应于Vr4而不导通，则其处于状态S4。如果存储器单元响应于Vr6而导通但是响应于Vr5而不导通，则其处于状态S5。如果存储器单元响应于Vr7而导通但是响应于Vr6而不导通，则其处于状态S6。如果存储器单元响应于Vr7不导通，则其处于状态S7。
图3C描绘了在编程操作期间的NAND串300的一个实施方式。当对NAND串300的存储元件(例如，与WL5关联的存储元件316)进行编程时，可以将编程电压施加至与存储元件关联的选中的字线并且可以将低电压(例如，地)施加至与存储元件关联的位线。如所描绘的，NAND串300包括形成在衬底310上的源极侧选择栅306、漏极侧选择栅308以及8个字线WL0至WL7。可以将VSGS施加至源极侧选择栅306并且可以将VSGD施加至漏极侧选择栅308。可以将位线302偏压至VBL并且可以将源极线304偏压至VSOURCE。在编程操作期间，可以将编程电压VPGM施加至选中的字线WL5，其与选中的存储元件316关联。
在升压模式的一个示例中，当存储元件316是选中的存储元件时，可以将相对低的电压VLOW(例如，2V至6V)施加至源极侧字线(WL3)，同时可以将隔离电压VISO(例如，0V至4V)施加至被称为隔离字线的另一源极侧字线(WL2)以及可以将通过电压VPASS施加至与NAND串300关联的剩余的字线(在该情况下，字线WL0、WL1、WL4、WL6以及WL7)。在VISO和VLOW的绝对值可以在相对大并且部分交叠的范围内改变的同时，VISO可以小于VLOW。在一些情况下，VISO可以小于VLOW，VLOW小于VPASS，VPASS小于VPGM。
图4A描绘了竖直NAND结构的一个实施方式。竖直NAND结构包括倒相NAND串，该倒相NAND串形成在衬底424上方并且被定向使得倒相NAND串垂直于衬底424。倒相NAND串可以包括包含倒相浮栅晶体管的NAND串，其中，在倒相浮栅晶体管的浮栅与倒相浮栅晶体管的控制栅之间具有隧穿氧化物。在浮栅与控制栅之间的隧穿氧化物的布置使得用于对倒相浮栅晶体管进行编程和/或擦除的机制(例如，作为传输机制的F-N隧穿)能够在倒相浮栅晶体管的浮栅与控制栅之间出现而不是在倒相浮栅晶体管的浮栅与沟道之间出现。倒相NAND串可以被布置在通过控制栅材料(例如，钨、氮化物或多晶硅)与栅间绝缘材料(例如，氧化物或二氧化硅)的交替层而蚀刻的竖直存储器孔内。如所描绘的，控制栅材料的层包括层417和层414至416以及栅间绝缘材料的层包括层418至420。栅间绝缘材料层420可以被布置在源极线层422(例如，掺杂多晶硅)的上方，源极线层422可以被布置在衬底424(例如，硅衬底)的上方。在一些情况下，第一字线(WL1)可以与控制栅层414对应，第二字线(WL0)可以与控制栅层415对应，以及源极侧选择栅线(SGS)可以与控制栅层416对应。
在一个实施方式中，在存储器孔内，隧穿层材料408(例如，包括薄氧化物)、浮栅材料410(例如，多晶硅)、介电层412(例如，氧化物)以及沟道层材料406(例如，未掺杂多晶硅)可以被设置在存储器孔内并且被布置以形成倒相NAND串。如图4A中所描绘的，隧穿层材料408被布置在存储器孔内或存储器孔的内侧。隧穿层材料408可以包括多层介电堆栈例如ONO介电堆栈的一部分，多层介电堆栈例如ONO介电堆栈包括二氧化硅(“O”)与氮化硅(“N”)的交替层。在一些情况下，隧穿层材料408可以包括具有大于二氧化硅的介电常数的介电常数的高K介电材料(例如，铪基高K电介质或氧化铪)。在一些情况下，核心材料层404(例如，氧化物)可以形成在存储器孔内。在其他情况下，可以省略核心材料层404。位线接触层402可以形成在存储器孔的顶部并且连接至沟道层材料406或者直接抵接沟道层材料406。沟道层材料406可以连接至在存储器孔的底部的源极线层422。因此，在该情况下，位线接触层402在存储器孔顶部连接至倒相NAND串以及源极线接触层422在存储器孔底部连接至倒相NAND串。
在一个实施方式中，位线接触层402可以包括第一导电类型(例如n型)的材料以及源极线接触层422可以包括与第一导电类型不同的第二导电类型(例如，p型)的材料。在一个示例中，位线接触层402可以包括n型材料(例如，n型多晶硅)而源极线接触层422可以包括p型材料(例如，p型多晶硅)。在另一示例中，位线接触层402可以包括p型材料而源极线接触层422可以包括n型材料(例如，n型多晶硅)。因此，在一些情况下，倒相NAND串可以包括非对称源极和漏极，该非对称源极和漏极可以用于为使用倒相NAND串执行的存储器操作(例如，编程操作、擦除操作以及读取操作)提供电子供给(经由n型材料)和空穴供给(经由p型材料)两者。存储器操作可以包括取决于施加至倒相NAND串的偏压条件的n沟道操作和/或p沟道操作。
在一个实施方式中，可以使用核心材料层(例如，氧化层或其他介电层)来形成倒相NAND串，该核心材料层被布置成与沟道层(例如，未掺杂多晶硅沟道层)相邻，该沟道层被布置成与阻挡层(例如，氧化物层或其他介电层)相邻，该阻挡层被布置成与浮栅层(或电荷俘获层)相邻，该浮栅层被布置成与隧穿层(例如，薄氧化物)相邻，该隧穿层被布置成与控制栅层(例如，钨)相邻。隧穿层可以具有小于阻挡层的厚度的厚度。
图4B描绘了沿着图4A的线X-X截取的横截面图的一个实施方式。如所描绘的，倒相NAND串包括内核心材料层404，该内核心材料层404被沟道层材料406包围，该沟道层材料406被介电层412包围，该介电层412被浮栅材料410包围，该浮栅材料410被隧穿层材料408包围，该隧穿层材料408被控制栅材料层417包围。在一个实施方式中，图4A可以描绘沿图4B的线Y-Y截取的横截面图。在一个实施方式中，可以使用竖直圆柱结构或竖直锥形圆柱结构来形成倒相NAND串。在该情况下，倒相NAND串的介电材料412、浮栅材料410、隧穿层材料408以及沟道层材料406可以包括围绕核心材料层404的竖直环状结构。在另一实施方式中，可以使用竖直柱状结构或竖直直角棱柱结构来形成倒相NAND串。
图5A描绘了非易失性存储系统596的一个实施方式，该非易失性存储系统596包括用于并行读取和编程存储器单元(例如，NAND多层单元)的页(或另一单位)的读/写电路。如所描绘的，非易失性存储系统596包括存储器管芯598和控制器550。存储器管芯598包括存储器阵列501(例如，NAND闪存阵列)、控制电路系统510、行译码器530、列译码器560以及读/写电路565。在一个实施方式中，在阵列的相对侧以对称的方式执行通过各种外围电路(例如，行译码器或列译码器)进行的对存储器阵列501的存取，使得每侧上的存取线和电路的密度减半。可经由行译码器530通过字线以及可经由列译码器560通过位线来对存储器阵列501进行寻址。字线和位线是存储器阵列控制线的示例。读/写电路565包括使得能够并行读取或编程存储器单元的页的多个感测块500。在一些情况下，控制器550可以集成在存储器管芯598上。命令和数据经由线路520在主机与控制器550之间传递，以及经由线路518在控制器550与存储器管芯598之间传递。
控制电路系统510与读/写电路565协作以对存储器阵列501执行存储器操作。控制电路系统510包括状态机512、片上地址译码器514和电力控制模块516。状态机512提供存储器操作的芯片级控制。片上地址译码器514提供在由主机使用的地址与由译码器530和560使用的硬件地址之间的地址接口。电力控制模块516控制在存储器操作期间供应给字线和位线的功率和电压。在一种实施方式中，电力控制模块516包括可以生成比电源电压大的电压的一个或更多个电荷泵。
在一些实施方式中，除了存储器阵列501之外的部件中的一个或更多个部件(单独的或组合的)可以被称为管理或控制电路。例如，一个或更多个管理或控制电路可以包括控制电路系统510、状态机512、译码器530/560、电力控制模块516、感测块500、读/写电路565和/或控制器550等中的任一个或组合。一个或更多个管理电路或一个或更多个控制电路可以执行或促进一个或更多个存储器阵列操作，一个或更多个存储器阵列操作包括擦除操作、编程操作或读取操作。
在一些实施方式中，一个或更多个管理或控制电路可以用于控制存储器阵列例如存储器阵列501的操作。一个或更多个管理或控制电路可以将控制信号提供给存储器阵列以对存储器阵列执行读取操作和/或写操作。在一个示例中，一个或更多个管理或控制电路可以包括控制电路、状态机、译码器、感测放大器、读/写电路和/或控制器中的任一个或组合。一个或更多个控制电路可以实现或促进一个或更多个存储器阵列操作，一个或更多个存储器阵列操作包括要对存储器阵列执行的擦除操作、编程操作或读取操作。在一个示例中，一个或更多个控制电路可以包括用于确定行地址和列地址、字线地址和位线地址、存储器阵列使能信号和/或数据锁存信号的片上存储器控制器。
在一个实施方式中，存储器阵列501可以被划分为许多块(例如，块0至块1023，或者其他数量)的存储器单元。作为很常见的闪存系统，块可以为擦除的单位。也就是说，每个块可以包括一起被擦除的最小数量的存储器单元。也可以使用其他单位。块包含经由位线和字线被存取的一组NAND串。通常，块中的所有NAND串共享一组公共字线。
每个块可以被划分成特定数目的页。在一个实施方式中，页可以为编程的单位。也可以使用其他编程的单位。一页或更多页数据通常存储在存储器单元中的一行中。例如，一页或更多页数据可以存储在连接至公共字线的存储器单元中。在一个实施方式中，对连接至公共字线的存储器单元的集合同时进行编程。页可以存储一个或更多个扇区。扇区可以包括用户数据和开销数据(还被称为系统数据)。开销数据通常包括根据扇区的用户数据计算的头部信息和纠错码(ECC)。当数据正被编程到阵列中时，控制器(或其他部件)计算ECC，并且当从该阵列中读取数据时还检查ECC。可替选地，与ECC和/或其他开销数据所属的用户数据相比，ECC和/或其他开销数据可以存储在不同页中，或者甚至存储在不同块中。用户数据的扇区通常为512字节，对应于磁盘驱动器中的扇区的大小。大量页形成块，例如，块大概由8页最高达32页、64页、128页或更多页形成。也可以用不同大小的块、也和扇区。
图5B描绘了感测块500例如图5A中的感测块500的一个实施方式。各个感测块500可以被划分成称为感测模块580的核心部分和公共部分590。在一个实施方式中，对于每个位线存在单独的感测模块580并且对于一组多个感测模块580存在一个公共部分590。在一个示例中，感测块包括一个公共部分590和八个感测模块580。一组感测模块中的每一个感测模块经由数据总线572与相关联的公共部分通信。
感测模块580包括用于确定在连接的位线中的导电电流在预定阈值电平以上还是以下的感测电路570。感测模块580还包括用于在连接的位线上设置电压条件的位线锁存器582。例如，锁存在位线锁存器582中的预定状态可以导致连接的位线被拉至指定编程禁止电压(例如，1.5V至3V)的状态。
公共部分590包括处理器592、一组数据锁存器594和耦接在该组数据锁存器594与数据总线520之间的I/O接口596。处理器592执行计算。例如，处理器592可以确定存储在感测的存储元件中的数据并且将所确定的数据存储在该组数据锁存器中。该组数据锁存器594可以用于存储在读取操作期间由处理器592确定的数据位或者用于存储在编程操作期间从数据总线520导入的数据位。导入的数据位表示要被编程到存储器阵列例如图5A中的存储器阵列501中的写入数据。I/O接口596提供数据锁存器594与数据总线520之间的接口。
在读取操作或其他存储元件感测操作期间，状态机例如图5A中的状态机512控制向被寻址的存储元件供应不同的控制栅电压。由于状态机单步调试对应于由存储器支持的各种存储器状态的各种预定控制栅电压，所以感测模块580可能在这些电压之一下跳变，并且从感测模块580经由总线572向处理器592提供输出。在这一点上，处理器592通过考虑感测模块的一个或更多个跳变事件和关于从状态机经由输入线593施加的控制栅电压的信息来确定得到的存储器状态。然后，处理器592计算对于存储器状态的二进制编码，并将得到的数据位存储到数据锁存器594中。在核心部分的另一实施方式中，位线锁存器582具有双重职责，既用作用于锁存感测模块580的输出的锁存器，也用作如上所述的位线锁存器。
在编程操作期间，要编程的数据被存储在该组数据锁存器594中。在状态机512的控制下，编程操作包括施加至被寻址的存储元件的控制栅的一连串编程电压脉冲。每个编程脉冲之后是读回(或验证处理)以确定存储元件是否已被编程为期望的存储器状态。处理器592监测相对于期望存储器状态的读回存储器状态。当二者一致时，处理器592设置位线锁存器582以使得位线被拉到指定编程禁止电压的状态。这禁止了耦接至该位线的存储元件进一步编程，即使在其控制栅上出现编程脉冲也是如此。在其他实施方式中，处理器最初加载位线锁存器582，以及感测电路在验证处理期间将其设置为禁止值。
数据锁存器堆栈594包含与感测模块相对应的数据锁存器的堆栈。在一个实施方式中，每个感测模块580存在有3个数据锁存器。数据锁存器被实现为移位寄存器，从而使得其中存储的并行数据被转换为用于数据总线520的串行数据，并且反之亦然。与读/写块对应的所有数据锁存器可以链接在一起以形成块移位寄存器，从而使得数据的块可以通过串行传递被输入或输出。具体地，成排的读/写模块可以被配置成使得其每一组数据锁存器依次将数据移入或移出数据总线，就好像它们是用于整个读/写块的移位寄存器的一部分。
在一些实施方式中，可以使用集成电路来实现非易失性存储系统，例如图5A中的非易失性存储系统596。集成电路可以包括用于生成具有大于提供给集成电路的最高供电电压的幅度的升压电压的片上电路系统。升压电压可以用于将电力提供给位于集成电路上的电子电路的一部分。可以使用片上电荷泵系统来生成升压电压。在一些情况下，电荷泵系统可以用于生成大于提供给集成电路的最高电源电压的输出电压。在其他情况下，电荷泵系统可以用于生成小于提供给集成电路的最低电源电压的输出电压(例如，负电荷泵系统可以生成小于地或VSS的电压)。
图6A描绘了用于生成大于电源电压的电压的电荷泵系统的一个实施方式。可以经由在包含电荷泵系统的集成电路的外部的外部电压源或者经由位于集成电路外侧的电压调整器来提供电源电压。如所描绘的，电荷泵系统包括一个或更多个电荷泵段648、比较器AMP 643、压控振荡器VCO 644以及由电阻器640和642形成的分压器。电荷泵系统的输出电压VOUT可以用作至片上电压调整器的输入电压以给存储器阵列提供各种电压参考(例如，所选中的字线电压、未选中的字线电压、选中的位线电压以及未选中的位线电压)。如所描绘的，参考电压VREF(例如，1.25V)用作至比较器AMP 643的输入。由于闭环反馈，因此节点VX处的电压将接近VREF(或基本上与VREF相同)以及由于由电阻器640和642形成的分压器，因此节点VOUT处的电压将比节点VX处的电压高多倍。
比较器AMP 643驱动压控振荡器VCO 644。VCO 644生成多个时钟信号，例如CLK 1、CLK 2以及CLK 3。比较器AMP 643的输出可以调整多个时钟信号的频率。在一个示例中，如果在节点VX处的电压小于VREF电压，则比较器AMP 643的输出可以使VCO 644增大多个时钟信号的频率。VCO 644驱动生成高于所提供的电源电压的电压的一个或更多个电荷泵段648。如所描绘的，一个或更多个电荷泵段648包括三个电荷泵段CP1 647、CP2 646以及CP3645。CP1 647可以用于将输入电压(例如，电源电压)升压至第一电压，CP2 646可以用于将第一电压升压至第二电压，以及CP3 645可以用于将第二电压升压至输出电压。一个或更多个电荷泵段中的每个电荷泵段可以包括一对二极管、一对二极管连接的晶体管、一对晶体管或一对电荷转移开关。针对由电阻器640和642形成的分压器的电阻器和/或晶体管微调选项可以用于修改得到的输出电压VOUT。参考电压VREF可以包括温度不敏感参考电压或依赖于温度的参考电压。在一个实施方式中，可以使用带隙电压参考来生成VREF或者可以从基于带隙的电压参考导出VREF。
在一些实施方式中，一个或更多个电荷泵段648中的电荷泵段可以包括升压电容器，该升压电容器在充电阶段期间被充电至充电电压(例如，VDD或由之前的充电泵段提供的电压)。在充电阶段之后，可以在升压阶段期间对升压电容器进行升压。在一个示例中，连接至升压电容器的一端的时钟信号可以通过从第一电压转变至大于第一电压的第二电压(例如，从0V至3V)来对升压电容器进行升压。
图6B描绘了包括用于生成参考电压例如图6A中的VREF的晶体管602至610的电压参考生成器的一个实施方式。晶体管608和610包括nMOS晶体管。晶体管602和604包括以电流镜配置的pMOS晶体管。晶体管606包括低VT nMOS晶体管。如所描绘的，电压参考生成器基于晶体管608与晶体管606之间的晶体管VT的差异，生成并且组合正比于绝对温度(PTAT)的电压和互补于绝对温度(CTAT)的电压。通过修改组合PTAT电压和CTAT电压的程度，可以创建是PTAT、CTAT或基本上独立于温度的得到的输出电压。在一个实施方式中，设备被筛分使得VREF提供温度不敏感参考电压。电阻器和晶体管微调选项可以用于修改得到的输出电压及其相对于温度的斜率。使用基于晶体管VT的差异的电压参考生成器的一个益处在于：不像基于双极型晶体管的基极-发射极电压的电压参考(例如，带隙电压参考)，可以使用次1V电压供应在大的温度范围上生成参考电压。关于电压参考生成的更多信息可以在题为“Methods and Apparatus for Generating Voltage References Using TransistorThreshold Differences”的美国专利7,999,529中找到。
图6C描绘了包括升压电容器652和一对开关653至654的电荷泵段的一个实施方式。在一个实施方式中，可以使用一个或更多个晶体管(例如，nMOS晶体管或pMOS晶体管)或电荷转移开关来实现该对开关653至654中的每个开关。时钟信号CLK可以连接至升压电容器652的一端，并且时钟信号CLK在其中升压电容器652被充电的充电阶段期间可以被设置为地或0V，以及在其中升压电容器652连接至电荷泵段的输出端VOUT的升压阶段期间被设置为VSUP(例如2.7V)。在该情况下，当时钟信号CLK为低(例如，0V)时，电荷泵段可以处于充电阶段。相反地，当时钟信号CLK为高(例如，2.7V)时，电荷泵段可以处于升压阶段。
图6D描绘了在充电阶段期间图6C的电荷泵段的一个实施方式。在充电阶段期间，开关654被设置成使输出端VOUT从升压电容器652断开的非导通状态以及开关653被设置成使升压电容器652充电高达充电电压VIN的导通状态。输入端VIN可以从电源电压或从之前的充电泵段的输出导出。
图6E描绘了在升压阶段期间图6C的电荷泵段的一个实施方式。在升压阶段期间，开关653被设置成使输入端VIN从升压电容器652断开的非导通状态以及开关654被设置成使升压电容器652连接输出端VOUT的导通状态。在升压阶段期间，因为时钟信号CLK从地升高至VSUP(例如，VDD或3V)，因此升压电容器652可以被升压使得输出端VOUT达到大于充电电压VIN的电压。
图7A描绘了包括时钟冻结电路系统的电荷泵系统的一个实施方式，该时钟冻结电路系统用于消除在用于驱动电荷泵系统的一个或更多个电荷泵段的时钟信号中的毛刺。如所描绘的，电荷泵系统包括一个或更多个电荷泵段748、比较器AMP 743、时钟冻结电路744以及由电阻器740和742形成的分压器。电荷泵系统的输出电压VOUT可以用作片上电压调整器的输入电压以给存储器阵列提供各种电压参考(例如，选中的字线电压、未选中的字线电压、选中的位线电压以及未选中的位线电压)。如所描绘的，参考电压VREF(例如，1.25V)用作至比较器AMP 743的输入。由于闭环反馈，因此节点VX处的电压将接近VREF(或基本上与VREF相同)以及由于由电阻器740和742形成的分压器，因此节点VOUT处的电压将比节点VX处的电压高多倍。
比较器AMP 743输出用作时钟冻结电路744的输入的反馈标记信号FLG。时钟冻结电路744基于反馈标记信号FLG和泵时钟信号PMPCLK生成一个或更多个时钟信号(例如，CLK1、CLK2以及CLK3)以驱动一个或更多个电荷泵段748。在一个示例中，CLK1可以驱动电荷泵段CP1 747，CLK2可以驱动电荷泵段CP2746，以及CLK3可以驱动电荷泵段CP3 745。当电荷泵段CP2 746处于充电阶段的同时，电荷泵段CP1 747可以处于升压阶段。当电荷泵段CP2746处于升压阶段的同时，电荷泵段CP3 745可以处于充电阶段。
在一些实施方式中，一个或更多个电荷泵段748中的每个电荷泵段可以包括双电荷泵段。双电荷泵段可以包括与第二电荷泵段并联的第一电荷泵段，该第二电荷泵段是第一电荷泵段的对偶。在该情况下，当第一电荷泵段处于充电阶段时，第二电荷泵段可以处于升压阶段。相反地，当第二电荷泵段处于充电阶段时，第一电荷泵段可以处于升压阶段。在一个示例中，如果电荷泵段CP2 746包括包含第一电荷泵段和第二电荷泵段的双电荷泵段，则当CLK2为低时，第一电荷泵段可以处于充电阶段而第二电荷泵段可以处于升压阶段。相反地，当CLK2为高时，第一电荷泵段可以处于升压阶段而第二电荷泵段可以处于充电阶段。在一些情况下，时钟信号可以驱动第一电荷泵段的第一升压电容器而包括时钟信号的反相的反相时钟信号可以驱动第二电荷泵段的第二升压电容器。可以使用反相器来生成反相时钟信号，其中，时钟信号作为反相器的输入。
可以使用片上时钟振荡器(例如，20MHz时钟振荡器)来生成泵时钟信号PMPCLK或者可以经由外部周期性时钟信号来提供泵时钟信号PMPCLK。泵时钟信号PMPCLK可以包括在第一电压与大于第一电压的第二电压之间切换的周期性时钟信号。在一些情况下，由时钟冻结电路744生成的一个或更多个时钟信号可以时间上错开。在其他情况下，由时钟冻结电路744生成的一个或更多个时钟信号可以具有同步的沿或者其上升沿和/或下降沿时间上对齐。
如所描绘的，一个或更多个电荷泵段748包括三个电荷泵段CP1 747、CP2 746以及CP3 745。CP1 747可以用于将输入电压(例如，电源电压)升压至第一电压，CP2 746可以用于将第一电压升压至第二电压，以及CP3 745可以用于将第二电压升压至输出电压VOUT。一个或更多个电荷泵段中的每个电荷泵段可以包括一对二极管、一对二极管连接的晶体管、一对晶体管或一对电荷转移开关。针对由电阻器740和742形成的分压器的电阻器和/或晶体管微调选项可以用于修改得到的输出电压VOUT。参考电压VREF可以包括温度不敏感参考电压或依赖于温度的参考电压。在一个实施方式中，可以使用带隙电压参考来生成VREF或者可以从基于带隙的电压参考导出VREF。
在一个实施方式中，当反馈标记信号FLG处于禁用状态(例如，为低)时，时钟冻结电路744可以冻结时钟信号(例如，CLK1或CLK2)。当反馈标记信号FLG处于启用状态(例如，为高)时，时钟信号可以切换或者进行信号转变(例如，从高状态至低状态以及/或者从低状态至高状态)。在一个示例中，在泵时钟信号PMPCLK的频率的一半处，当反馈标记信号FLG处于启用状态(或电荷泵时钟启用状态)时，时钟信号可以在低状态与高状态之间切换。在另一示例中，当反馈标记信号FLG处于启用状态(或电荷泵时钟启用状态)时，时钟信号可以以泵时钟信号PMPCLK的频率在低状态与高状态之间切换。使用具有延迟元件的XOR门的倍频器以及双沿时钟冻结电路可以用于生成时钟信号。
在一些实施方式中，当反馈标记信号FLG处于禁用状态(例如，为低)时，时钟冻结电路744可以暂停时钟信号(例如，CLK1)或暂时地使时钟信号停止切换或者以其他方式进行信号转变(例如。从高电压到低电压)。当反馈标记信号FLG处于启用状态(例如，为高)时，时钟信号可以切换或者进行信号转变(例如，从高电压至低电压以及/或者从低电压至高电压)。时钟冻结电路744可以在高电压(例如，VDD)处或在低电压(例如，0V)处暂停或冻结时钟信号(例如，CLK1)。在一个示例中，当反馈标记信号FLG从启用状态转变至禁用状态时，如果时钟信号处于高电压处则时钟信号可以保持在高电压处。在另一示例中，当反馈标记信号FLG从启用状态转变至禁用状态时，如果时钟信号处于低电压处，则时钟信号可以保持在低电压处。
在一个实施方式中，时钟冻结电路744可以生成时钟信号(例如，CLK1)，使得如果反馈标记信号处于电荷泵时钟启用状态、则时钟信号在第一电压与第二电压之间切换，使得当反馈标记信号从电荷泵时钟启用状态转变开(例如，被设置为电荷泵禁用状态)时，如果时钟信号处于第一电压则将时钟信号保持在第一电压处，以及使得当反馈标记信号从电荷泵时钟启用状态转变开时，如果时钟信号处于第二电压处则将时钟信号保持在第二电压处(例如，当时钟信号处于VDD处时，如果反馈标记信号从电荷泵时钟启用状态转变至电荷泵时钟禁用状态，则时钟信号可以保持在VDD处)。
在一些实施方式中，时钟暂停电路可以用于基于反馈标记信号FLG的状态来生成驱动一个或更多个电荷泵段748的时钟信号(例如，CLK1)。在一个实施方式中，时钟暂停电路可以获取或感测反馈标记信号和周期性时钟信号，该反馈标记信号指示时钟信号应当何时在第一电压与大于第一电压的第二电压之间切换。然后，时钟暂停电路可以生成时钟信号，使得如果反馈标记信号处于电荷泵时钟启用状态下，则不管何时周期性时钟信号的第一转变发生时，时钟信号都在第一电压与第二电压之间切换，以及使得如果反馈标记信号未处于电荷泵时钟启用状态，则时钟信号不在第一电压与第二电压之间切换。在一个示例中，第一转变可以包括周期性时钟信号的下降沿转变。在另一示例中，第一转变可以包括周期性时钟信号的上升沿转变。
图7B描绘了由时钟冻结电路例如图7A中的时钟冻结电路744生成的时钟信号CLK1的一个实施方式。如所描绘的，PMPCLK包括周期性时钟信号(例如，具有50ns周期)而FLG包括反馈标记信号，例如图7A中的反馈标记信号FLG，该反馈标记信号可以用于指示由电荷泵系统何时获取来自一个或更多个电荷泵段的附加电荷以调整电荷泵系统的输出电压。
在时间T1处，时钟信号CLK1响应于反馈标记信号FLG为高以及PMPCLK的下降沿的第一次出现(即，PMPCLK从高电压转变至低电压)而从低电压转变至高电压(例如，0V至2.5V)。在时间T2处，时钟信号CLK1响应于反馈标记信号FLG为高以及PMPCLK的下降沿的第二次出现而从高电压转变至低电压(例如，2.5V至0V)，该PMPCLK的下降沿的第二次出现是跟随PMPCLK的下降沿的第一次出现而出现的。在该情况下，只要反馈标记信号FLG为高，则时钟信号CLK1可以由PMPCLK的下降沿进行的触发而在高电压与低电压之间切换。在时间T3处，时钟信号CLK1响应于反馈标记信号FLG为高以及PMPCLK的下降沿的第三次出现而从低电压转变至高电压，该PMPCLK的下降沿的第三次出现是跟随PMPCLK的下降沿的第二次出现而出现的。在时间T4处，响应于反馈标记信号FLG为低，即使PMPCLK的下降沿出现，时钟信号CLK1也仍然为高(即，被冻结)。在时间T5处，时钟信号CLK1响应于反馈标记信号FLG为高以及PMPCLK的下降沿的第四次出现而从高电压转变至低电压，该PMPCLK的下降沿的第四次出现是跟随PMPCLK的下降沿的第三次出现而出现的。
在一些实施方式中，时钟冻结电路可以生成驱动电荷泵段的时钟信号或者时钟冻结电路连接至电荷泵段的升压电容器。在一个示例中，可以生成时钟信号，使得不管何时反馈标记信号FLG处于电荷泵时钟启用状态(例如，为高)时，时钟信号都由PMPCLK的下降沿进行的触发(即，PMPCLK从高电压转变至低电压)而在低电压与大于低电压的高电压之间切换。在另一示例中，可以生成时钟信号，使得不管何时反馈标记信号FLG处于电荷泵时钟启用状态(例如，为高)时，时钟信号都由PMPCLK的上升沿进行的触发(即，PMPCLK从低电压转变至高电压)而在低电压与大于低电压的高电压之间切换。如果反馈标记信号FLG未处于电荷泵时钟启用状态(例如，为低)，则时钟信号可以被冻结或保持在高电压或低电压处而不进行切换。
图7C至图7D描绘了时钟冻结电路例如图7A中的时钟冻结电路744的一个实施方式。图7E描绘了由图7C至图7D中描绘的时钟冻结电路生成的时钟信号CLK的一个实施方式。如图7C中所描绘的，时钟冻结电路包括五个传输门(或T门)。当PMPCLKn(PMPCLK的反相)为高时T门781至782是透明的或打开的而当PMPCLK为高时T门784为透明的或打开的。PMPCLKn可以包括PMPCLK的反相信号而FLGn可以包括FLG的反相信号。可以使用T门或晶体管(例如，nMOS晶体管或pMOS晶体管)来实现由FLG、FLG1以及FLGn控制的开关。在一个实施方式中，如果反馈标记信号FLG处于电荷泵时钟启用状态(例如，为高)，则时钟冻结电路可以生成由PMPCLK的下降沿(或负沿)进行触发而在低电压与大于低电压的高电压之间切换的时钟信号CLK。如果反馈标记信号FLG未处于电荷泵时钟启用状态(例如，为低)，则时钟信号CLK可以被冻结或保持在高电压或低电压处而不进行切换。
在时间T1处，时钟信号CLK响应于反馈标记信号FLG为高以及PMPCLK的下降沿的第一次出现(即，PMPCLK从高电压转变至低电压)而从低电压转变至高电压(例如，0V至2.5V)。在时间T2处，时钟信号CLK响应于反馈标记信号FLG为高以及PMPCLK的下降沿的第二次出现而从高电压转变至低电压(例如，2.5V至0V)，该PMPCLK的下降沿的第二次出现是跟随PMPCLK的下降沿的第一次出现而出现的。在时间T3处，时钟信号CLK响应于反馈标记信号FLG为高以及PMPCLK的下降沿的第三次出现而从低电压转变至高电压，该PMPCLK的下降沿的第三次出现是跟随PMPCLK的下降沿的第二次出现而出现的。在时间T4处，响应于反馈标记信号FLG为低，即使PMPCLK的下降沿出现，时钟信号CLK也仍然为高(即，被冻结)。在时间T5处，时钟信号CLK响应于反馈标记信号FLG为高以及PMPCLK的下降沿的第四次出现而从高电压转变至低电压，该PMPCLK的下降沿的第四次出现是跟随PMPCLK的下降沿的第三次出现而出现的。
图8A是描述用于使用电荷泵系统生成大于电源电压的电压的处理的一个实施方式的流程图。在一个实施方式中，可以由电荷泵系统例如图7A中描绘的电荷泵系统来执行图8A的处理。
在步骤802中，确定针对电荷泵系统的输出电压。针对电荷泵系统的输出电压可以包括针对电荷泵系统的目标或期望输出电压(例如，10V或4V)。电荷泵系统可以包括一个或更多个电荷泵段。一个或更多个电荷泵段中的电荷泵段可以包括升压电容器。可以经由在位于集成电路上的存储器中存储的查找表格来确定针对电荷泵系统的输出电压或者使用基于针对集成电路的操作模式选择输出电压的控制电路来确定针对电荷泵系统的输出电压。在一个实施方式中，用于促进要对存储器阵列执行的一个或更多个存储器阵列操作的一个或更多个控制电路可以基于要对存储器阵列执行的存储器操作(例如，读取操作或写操作)来确定针对电荷泵系统的输出电压。在一个示例中，如果存储器操作包括读取操作，则可以将针对电荷泵系统的输出电压设置为读取电压(例如，2.7V)。在另一示例中，如果存储器操作包括写操作，则可以将针对电荷泵系统的输出电压设置为写电压(例如，10V)。
在步骤804中，获取反馈标记信号。在一个示例中，反馈标记信号可以指示由电荷泵系统何时获取来自电荷泵段的附加电荷以将电荷泵系统的输出调整至输出电压。在步骤806中，获取周期性时钟信号。在一个示例中，可以使用片上时钟振荡器来生成周期性时钟信号。在步骤808中，生成驱动升压电容器的一端的时钟信号。可以生成时钟信号，使得如果反馈标记信号处于电荷泵时钟启用状态(例如，为高)，则不管何时周期性时钟信号的下降沿发生时，时钟信号都在低电压与大于低电压的高电压之间切换。可以生成时钟信号，使得如果反馈标记信号未处于电荷泵时钟启用状态(例如，为低)，则时钟信号被冻结(即，不切换)。在步骤810处，使用电荷泵系统生成输出电压。
在一些实施方式中，可以生成时钟信号，使得如果反馈标记信号处于电荷泵时钟启用状态(例如，为高)，则不管何时周期性时钟信号的上升沿发生时时钟信号都在低电压与大于低电压的高电压之间切换。可以生成时钟信号使得如果反馈标记信号未处于电荷泵时钟启用状态(例如，为低)，则时钟信号被冻结(即，不切换)。
图8B是描述用于使用电荷泵系统生成大于电源电压的电压的处理的替选实施方式的流程图。在一个实施方式中，可以由电荷泵系统例如图7A中描绘的电荷泵系统来执行图8B的处理。
在步骤822中，确定针对电荷泵系统的输出电压。针对电荷泵系统的输出电压可以包括针对电荷泵系统的目标或期望输出电压(例如，10V或4V)。电荷泵系统可以包括一个或更多个电荷泵段。一个或更多个电荷泵段中的电荷泵段可以包括升压电容器。可以由时钟信号来驱动升压电容器的一端。在一个示例中，与图6C中的时钟信号CLK被连接至图6C中的升压电容器652的一端类似，时钟信号可以连接至升压电容器的第一端。
可以经由在位于集成电路上的存储器中存储的查找表格来确定针对电荷泵系统的输出电压或者使用基于针对集成电路的操作模式选择输出电压的控制电路来确定针对电荷泵系统的输出电压。在一个实施方式中，用于促进要对存储器阵列执行的一个或更多个存储器阵列操作的一个或更多个控制电路可以基于要对存储器阵列执行的存储器操作(例如，读取操作或写操作)来确定针对电荷泵系统的输出电压。在一个示例中，如果存储器操作包括读取操作，则可以将针对电荷泵系统的输出电压设置为读取电压(例如，2.7V)。在另一示例中，如果存储器操作包括写操作，则可以将针对电荷泵系统的输出电压设置为写电压(例如，10V)。
在步骤824中，获取反馈标记信号。在一个示例中，反馈标记信号可以指示时钟信号应当何时在第一电压(例如，0V)与大于第一电压的第二电压(例如，3V)之间切换。在步骤826中，获取周期性时钟信号。在一个示例中，可以使用片上时钟振荡器来生成周期性时钟信号。在步骤828中，生成时钟信号，使得如果反馈标记信号处于电荷泵时钟启用状态(例如，为高)，则不管何时周期性时钟信号的下降沿发生时，时钟信号都在第一电压与第二电压之间切换，以及使得如果反馈标记信号未处于电荷泵时钟启用状态(例如，为低)，则时钟信号不在第一电压与第二电压之间切换。在步骤830处，使用电荷泵系统生成输出电压。
在一些实施方式中，可以生成时钟信号，使得如果反馈标记信号处于电荷泵时钟启用状态(例如，为高)，则不管何时周期性时钟信号的上升沿发生时，时钟信号都在第一电压与大于第一电压的第二电压之间切换，以及使得如果反馈标记信号未处于电荷泵时钟启用状态(例如，为低)，则时钟信号不在第一电压与第二电压之间切换。
所公开的技术的一个实施方式包括电荷泵段和时钟冻结电路。电荷泵段包括升压电容器。升压电容器的第一端由时钟信号来驱动。时钟冻结电路被配置成获取反馈标记信号，该反馈标记信号指示时钟信号应当何时在第一电压与大于第一电压的第二电压之间切换。时钟冻结电路被配置成获取周期性时钟信号。时钟冻结电路被配置成生成时钟信号，使得如果反馈标记信号处于电荷泵时钟启用状态，则不管何时周期性时钟信号的第一转变发生时，时钟信号都在第一电压与第二电压之间切换，以及使得如果反馈标记信号未处于电荷泵时钟启用状态，则时钟信号不在第一电压与第二电压之间切换。
所公开的技术的一个实施方式包括获取与电荷泵系统关联的反馈标记信号。电荷泵系统包括电荷泵段。电荷泵段包括升压电容器。升压电容器的第一端由时钟信号来驱动。反馈标记信号指示时钟信号应当何时在第一电压与大于第一电压的第二电压之间切换。该方法还包括获取周期性时钟信号以及生成驱动升压电容器的第一端的时钟信号，使得如果反馈标记信号处于电荷泵时钟启用状态，则不管何时周期性时钟信号的第一转变发生时，时钟信号都在第一电压与第二电压之间切换，以及使得如果反馈标记信号未处于电荷泵时钟启用状态，则时钟信号不在第一电压与第二电压之间切换。在一些情况下，第一转变可以包括周期性时钟信号的下降沿转变。在其他情况下，第一转变可以包括周期性时钟信号的上升沿转变。
所公开的技术的一个实施方式包括：电荷泵段，该电荷泵段包括升压电容器，其中，该升压电容器的第一端由时钟信号来驱动；以及用于生成反馈标记信号的装置，该反馈标记信号指示时钟信号应当何时在第一电压与大于第一电压的第二电压之间切换。所公开的技术还可以包括以下装置，该装置用于生成时钟信号，使得如果反馈标记信号处于电荷泵时钟启用状态，则时钟信号在第一电压与第二电压之间切换，使得当反馈标记信号从电荷泵时钟启用状态转变开(例如，被设置成电荷泵禁用状态)时，如果时钟信号处于第一电压则时钟信号保持在第一电压处，以及使得当反馈标记信号从电荷泵时钟启用状态转变开时，如果时钟信号处于第二电压则时钟信号保持在第二电压处。
所公开的技术的一个实施方式包括：电荷泵段，该电荷泵段包括升压电容器，其中，该升压电容器的第一端由时钟信号来驱动；用于生成反馈标记信号的装置，该反馈标记信号指示时钟信号应当何时在第一电压与大于第一电压的第二电压之间切换；以及以下装置，该装置用于生成时钟信号，使得如果反馈标记信号处于电荷泵时钟启用状态(例如，为高或处于高状态)，则不管何时周期性时钟信号的第一转变发生时，时钟信号都在第一电压与第二电压之间切换，以及使得如果反馈标记信号未处于电荷泵时钟启用状态(例如，为低或处于低状态)，则时钟信号不在第一电压与第二电压之间切换。
为了该文档的目的，应当注意，附图中所描绘的各种特征的尺寸可以不一定按比例绘制。
为了该文档的目的，在说明书中对“实施方式”、“一个实施方式”、“一些实施方式”或“另一实施方式”的引用可以用于描述不同的实施方式而不一定至同一实施方式。
为了该文档的目的，连接可以是直接连接或间接连接(例如，经由另一部件)。在一些情况下，当元件被称为被连接或耦接至另一元件时，该元件可以直接连接至另一元件或者经由介于中间的元件间接连接至另一元件。当元件被称为被直接连接至另一元件时，在该元件与另一元件之间不存在介于中间的元件。
为了该文档的目的，术语“基于”可以被读作“至少部分地基于”。
为了该文档的目的，在没有附加上下文的情况下，数量术语例如“第一”对象、“第二”对象以及“第三”对象的使用可以不暗含对象的顺序，但是可以替代的用于识别的目的以识别不同的对象。
为了该文档的目的，术语对象的“集合”可以指对象中的一个或更多个对象的“集合”。
虽然已以对结构特征和/或方法论动作特定的语言描述了主题，但是应当理解在所附权利要求中限定的主题不必受限于以上所描述的特定特征或动作。而是，以上所描述的特定特征和动作可以作为实现权利要求的示例形式而被公开。
此外，本技术还可以被配置如下。
(1)一种电荷泵系统，包括：
电荷泵段，所述电荷泵段包括升压电容器，所述升压电容器的第一端由时钟信号来驱动；以及
时钟暂停电路，所述时钟暂停电路被配置成获取反馈标记信号，所述反馈标记信号指示所述时钟信号应当何时在第一电压与大于所述第一电压的第二电压之间切换，所述时钟暂停电路被配置成获取周期性时钟信号，所述时钟暂停电路被配置成生成所述时钟信号，使得如果所述反馈标记信号处于电荷泵时钟启用状态，则不管何时所述周期性时钟信号的第一转变发生时，所述时钟信号都在所述第一电压与所述第二电压之间切换，以及使得如果所述反馈标记信号未处于所述电荷泵时钟启用状态，则所述时钟信号不在所述第一电压与所述第二电压之间切换。
(2)根据(1)所述的电荷泵系统，其中，
所述第一转变包括所述周期性时钟信号的下降沿转变。
(3)根据(1)所述的电荷泵系统，其中，
所述电荷泵系统包括与所述电荷泵段并联布置的第二电荷泵段，所述第二电荷泵段包括第二升压电容器，所述第二升压电容器的第二端由第二时钟信号来驱动，所述第二时钟信号包括所述时钟信号的反相信号。
(4)根据(1)所述的电荷泵系统，其中，
所述电荷泵系统被布置在集成电路上，所述电荷泵系统基于要对被布置在所述集成电路上的存储器阵列执行的存储器操作来设置针对所述电荷泵系统的输出电压。
(5)根据(4)所述的电荷泵系统，其中，
所述存储器阵列包括三维存储器阵列。
(6)根据(1)所述的电荷泵系统，其中，
所述电荷泵系统被布置在集成电路上，所述电荷泵系统的输出用于对被布置在所述集成电路上的存储器阵列进行偏压，所述存储器阵列一体地形成在具有设置在硅衬底上方的有源区域的存储器单元的一层或更多层物理层中。
(7)一种电荷泵系统，包括：
电荷泵段，所述电荷泵段包括升压电容器，所述升压电容器的第一端由时钟信号来驱动；
用于生成反馈标记信号的装置，所述反馈标记信号指示所述时钟信号应当何时在第一电压与大于所述第一电压的第二电压之间切换；以及
用于生成时钟信号使得进行以下操作的装置：使得如果所述反馈标记信号处于电荷泵时钟启用状态，则所述时钟信号在所述第一电压与所述第二电压之间切换，使得当所述反馈标记信号从所述电荷泵时钟启用状态转变开时，如果所述时钟信号在第一电压处，则将所述时钟信号保持在所述第一电压处，以及使得当所述反馈标记信号从所述电荷泵时钟启用状态转变开时，如果所述时钟信号在第二电压处，则将所述时钟信号保持在所述第二电压处。
(8)根据(7)所述的电荷泵系统，其中，
用于生成所述时钟信号的所述装置生成所述时钟信号，使得如果所述反馈标记信号处于电荷泵时钟启用状态，则不管何时所述周期性时钟信号的第一转变发生时，所述时钟信号都在所述第一电压与所述第二电压之间切换，所述第一转变包括所述周期性时钟信号的下降沿转变。
(9)根据(8)所述的电荷泵系统，其中，
所述电荷泵系统包括与所述电荷泵段并联的第二电荷泵段，所述第二电荷泵段包括第二升压电容器，所述第二升压电容器的第二端由第二时钟信号来驱动，所述第二时钟信号包括所述时钟信号的反相信号。
(10)根据(8)所述的电荷泵系统，其中，
所述电荷泵系统被布置在集成电路上，所述电荷泵系统基于要对被布置在所述集成电路上的存储器阵列执行的存储器操作来设置针对所述电荷泵系统的输出电压。
(11)根据(8)所述的电荷泵系统，其中，
所述电荷泵系统被布置在集成电路上，所述电荷泵系统的输出用于对被布置在所述集成电路上的存储器阵列进行偏压，所述存储器阵列一体地形成在具有设置在硅衬底上方的有源区域的存储器单元的一层或更多层物理层中。
(12)一种用于操作电荷泵系统的方法，包括：
感测与所述电荷泵系统关联的反馈标记信号，所述电荷泵系统包括电荷泵段，所述电荷泵段包括升压电容器，所述升压电容器的第一端由时钟信号来驱动，所述反馈标记信号指示所述时钟信号应当何时在第一电压与大于所述第一电压的第二电压之间切换；
获取周期性时钟信号；以及
生成驱动所述升压电容器的所述第一端的所述时钟信号，生成所述时钟信号，使得如果所述反馈标记信号处于电荷泵时钟启用状态，则不管何时所述周期性时钟信号的第一转变发生时，所述时钟信号都在所述第一电压与所述第二电压之间切换，以及使得如果所述反馈标记信号未处于所述电荷泵时钟启用状态，则所述时钟信号不在所述第一电压与所述第二电压之间切换。
(13)根据(12)所述的方法，其中，
所述第一转变包括所述周期性时钟信号的下降沿转变。
(14)根据(12)所述的方法，其中，
所述电荷泵系统包括与所述电荷泵段并联的第二电荷泵段，所述第二电荷泵段包括第二升压电容器，所述第二升压电容器的第二端由不同于所述时钟信号的第二时钟信号来驱动。
(15)根据(14)所述的方法，其中，
所述第二时钟信号包括所述时钟信号的反相信号，使用反相器来生成所述时钟信号的所述反相信号。
(16)根据(12)所述的方法，其中，
所述电荷泵系统包括多个电荷泵段，所述多个电荷泵段包括所述电荷泵段。
(17)根据(12)所述的方法，还包括：
确定针对所述电荷泵系统的输出电压，所述反馈标记信号指示由所述电荷泵系统何时获取来自所述电荷泵段的附加电荷以将所述电荷泵系统的输出调整至所述输出电压；以及
使用所述电荷泵系统来生成所述输出电压。
(18)根据(17)所述的方法，其中，
所述电荷泵系统被布置在集成电路上，所述确定针对所述电荷泵系统的输出电压包括基于要对被布置在所述集成电路上的存储器阵列执行的存储器操作来确定所述输出电压。
(19)根据(12)所述的方法，还包括：
使用时钟振荡器来生成所述周期性时钟信号。
(20)根据(12)所述的方法，其中，
所述电荷泵系统被布置在集成电路上，所述电荷泵系统的输出用于对被布置在所述集成电路上的存储器阵列进行偏压，所述存储器阵列一体地形成在具有设置在硅衬底上方的有源区域的存储器单元的一层或更多层物理层中。

Claims (15)

1.一种电荷泵系统，包括：
电荷泵段(748)，所述电荷泵段包括升压电容器，所述升压电容器的第一端由时钟信号来驱动；以及
时钟暂停电路(744)，所述时钟暂停电路被配置成获取反馈标记信号，所述反馈标记信号指示所述时钟信号应当何时在第一电压与大于所述第一电压的第二电压之间切换，所述时钟暂停电路被配置成获取周期性时钟信号，所述时钟暂停电路被配置成生成所述时钟信号，使得如果所述反馈标记信号处于电荷泵时钟启用状态，则不管何时所述周期性时钟信号的第一转变发生时，所述时钟信号都在所述第一电压与所述第二电压之间切换，以及使得如果所述反馈标记信号未处于所述电荷泵时钟启用状态，则所述时钟信号不在所述第一电压与所述第二电压之间切换。
2.根据权利要求1所述的电荷泵系统，其中，
所述第一转变包括所述周期性时钟信号的下降沿转变。
3.根据权利要求1至2中任一项所述的电荷泵系统，其中，
所述电荷泵系统包括与所述电荷泵段并联布置的第二电荷泵段，所述第二电荷泵段包括第二升压电容器，所述第二升压电容器的第二端由第二时钟信号来驱动，所述第二时钟信号包括所述时钟信号的反相信号。
4.根据权利要求1至3中任一项所述的电荷泵系统，其中，
所述电荷泵系统被布置在集成电路上，所述电荷泵系统基于要对被布置在所述集成电路上的存储器阵列执行的存储器操作，设置针对所述电荷泵系统的输出电压。
5.根据权利要求4所述的电荷泵系统，其中，
所述存储器阵列包括三维存储器阵列。
6.根据权利要求1至5中任一项所述的电荷泵系统，其中，
所述电荷泵系统被布置在集成电路上，所述电荷泵系统的输出用于对被布置在所述集成电路上的存储器阵列进行偏压，所述存储器阵列一体地形成在具有设置在硅衬底上方的有源区域的存储器单元的一层或更多层物理层中。
7.一种用于操作电荷泵系统的方法，包括：
感测(824)与所述电荷泵系统关联的反馈标记信号，所述电荷泵系统包括电荷泵段，所述电荷泵段包括升压电容器，所述升压电容器的第一端由时钟信号来驱动，所述反馈标记信号指示所述时钟信号应当何时在第一电压与大于所述第一电压的第二电压之间切换；
获取(826)周期性时钟信号；以及
生成(828)驱动所述升压电容器的所述第一端的所述时钟信号，生成所述时钟信号，使得如果所述反馈标记信号处于电荷泵时钟启用状态，则不管何时所述周期性时钟信号的第一转变发生时，所述时钟信号都在所述第一电压与所述第二电压之间切换，以及使得如果所述反馈标记信号未处于所述电荷泵时钟启用状态，则所述时钟信号不在所述第一电压与所述第二电压之间切换。
8.根据权利要求7所述的方法，其中，
所述第一转变包括所述周期性时钟信号的下降沿转变。
9.根据权利要求7至8中任一项所述的方法，其中，
所述电荷泵系统包括与所述电荷泵段并联的第二电荷泵段，所述第二电荷泵段包括第二升压电容器，所述第二升压电容器的第二端由不同于所述时钟信号的第二时钟信号来驱动。
10.根据权利要求7所述的方法，其中，
所述第二时钟信号包括所述时钟信号的反相信号，使用反相器来生成所述时钟信号的所述反相信号。
11.根据权利要求7至10中任一项所述的方法，其中，
所述电荷泵系统包括多个电荷泵段，所述多个电荷泵段包括所述电荷泵段。
12.根据权利要求7至11中任一项所述的方法，还包括：
确定针对所述电荷泵系统的输出电压，所述反馈标记信号指示由所述电荷泵系统何时获取来自所述电荷泵段的附加电荷以将所述电荷泵系统的输出调整至所述输出电压；以及
使用所述电荷泵系统来生成所述输出电压。
13.根据权利要求12所述的方法，其中，
所述电荷泵系统被布置在集成电路上，所述确定针对所述电荷泵系统的输出电压包括基于要对被布置在所述集成电路上的存储器阵列执行的存储器操作来确定所述输出电压。
14.根据权利要求7至13中任一项所述的方法，还包括：
使用时钟振荡器来生成所述周期性时钟信号。
15.根据权利要求7至14中任一项所述的方法，其中，
所述电荷泵系统被布置在集成电路上，所述电荷泵系统的输出用于对被布置在所述集成电路上的存储器阵列进行偏压，所述存储器阵列一体地形成在具有设置在硅衬底上方的有源区域的存储器单元的一层或更多层物理层中。
CN201610471192.3A 2015-06-26 2016-06-24 用于电荷泵的时钟冻结技术 Pending CN106297886A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/752,007 2015-06-26
US14/752,007 US20160380532A1 (en) 2015-06-26 2015-06-26 Clock freezing technique for charge pumps

Publications (1)

Publication Number Publication Date
CN106297886A true CN106297886A (zh) 2017-01-04

Family

ID=57603068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610471192.3A Pending CN106297886A (zh) 2015-06-26 2016-06-24 用于电荷泵的时钟冻结技术

Country Status (2)

Country Link
US (1) US20160380532A1 (zh)
CN (1) CN106297886A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110943610A (zh) * 2018-09-21 2020-03-31 北京兆易创新科技股份有限公司 一种电荷泵系统及非易失存储器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11190182B2 (en) * 2017-02-13 2021-11-30 Skyworks Solutions, Inc. Control circuitry for silicon-on-insulator chip
JP6482690B1 (ja) * 2018-01-11 2019-03-13 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US10418073B1 (en) * 2018-10-18 2019-09-17 Micron Technology, Inc. Power noise reduction technique for high density memory with frequency adjustments
KR20210000212A (ko) * 2019-06-24 2021-01-04 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716455A (zh) * 2004-06-30 2006-01-04 海力士半导体有限公司 用于在测试模式产生内部电压的设备和其方法
US7002420B2 (en) * 2004-01-22 2006-02-21 International Business Machines Corporation Interleaved VCO with body voltage frequency range control
CN1906832A (zh) * 2000-11-21 2007-01-31 睦塞德技术公司 电荷泵电源
CN1941577A (zh) * 2005-09-30 2007-04-04 恩益禧电子股份有限公司 升压电路
US7327754B2 (en) * 2000-09-28 2008-02-05 Teridian Semiconductor, Corp. Apparatus and method for freezing the states of a receiver during silent line state operation of a network device
CN101222227A (zh) * 2006-11-21 2008-07-16 三星电子株式会社 延时锁定环电路以及从其产生倍频时钟的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7327754B2 (en) * 2000-09-28 2008-02-05 Teridian Semiconductor, Corp. Apparatus and method for freezing the states of a receiver during silent line state operation of a network device
CN1906832A (zh) * 2000-11-21 2007-01-31 睦塞德技术公司 电荷泵电源
US7002420B2 (en) * 2004-01-22 2006-02-21 International Business Machines Corporation Interleaved VCO with body voltage frequency range control
CN1716455A (zh) * 2004-06-30 2006-01-04 海力士半导体有限公司 用于在测试模式产生内部电压的设备和其方法
CN1941577A (zh) * 2005-09-30 2007-04-04 恩益禧电子股份有限公司 升压电路
CN101222227A (zh) * 2006-11-21 2008-07-16 三星电子株式会社 延时锁定环电路以及从其产生倍频时钟的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110943610A (zh) * 2018-09-21 2020-03-31 北京兆易创新科技股份有限公司 一种电荷泵系统及非易失存储器

Also Published As

Publication number Publication date
US20160380532A1 (en) 2016-12-29

Similar Documents

Publication Publication Date Title
CN106229008B (zh) 通过改变位线电压的多vt感测方法
US9563504B2 (en) Partial block erase for data refreshing and open-block programming
CN107039081B (zh) 快速设置低压降调节器
US8971141B2 (en) Compact high speed sense amplifier for non-volatile memory and hybrid lockout
US8705293B2 (en) Compact sense amplifier for non-volatile memory suitable for quick pass write
US9558836B2 (en) Compact high speed sense amplifier for non-volatile memory with reduced layout area and power consumption
CN109256164B (zh) 降低非易失性存储器单元中的编程干扰的方法
CN108292519A (zh) 用于非易失性存储器的子块模式
CN106297886A (zh) 用于电荷泵的时钟冻结技术
WO2016043961A1 (en) Word line dependent temperature compensation scheme during sensing to counteract cross-temperature effect
US8630120B2 (en) Compact sense amplifier for non-volatile memory
TW201732815A (zh) 半導體記憶裝置
KR20100125229A (ko) 저 노이즈 감지 증폭기 어레이와 비휘발성 메모리를 위한 방법
US9293195B2 (en) Compact high speed sense amplifier for non-volatile memory
US10950311B2 (en) Boosting read scheme with back-gate bias
KR20110037935A (ko) 시스템 노이즈를 제거하기 위해 조정된 소스 전압으로의 풀다운을 이용한 비휘발성 저장소에서의 감지
CN106158037A (zh) 与非型快闪存储器的读出方法及与非型快闪存储器
US9208895B1 (en) Cell current control through power supply
CN108428466A (zh) 用于抑制第一读取问题的字线的顺序取消选择
US9479050B1 (en) High-efficiency fractional pump
CN105518793B (zh) 半导体存储装置
CN107204340A (zh) Cp阱偏置方法
KR101679250B1 (ko) 고신뢰성 비휘발성 반도체 메모리 및 그 데이터 소거 방법
CN107430878A (zh) 非易失性存储系统和方法
CN113661541B (zh) 具有升压读取方案的阈值电压设置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170104

WD01 Invention patent application deemed withdrawn after publication