CN110998735B - 具有读取电平校准的存储器装置 - Google Patents

具有读取电平校准的存储器装置 Download PDF

Info

Publication number
CN110998735B
CN110998735B CN201880054156.4A CN201880054156A CN110998735B CN 110998735 B CN110998735 B CN 110998735B CN 201880054156 A CN201880054156 A CN 201880054156A CN 110998735 B CN110998735 B CN 110998735B
Authority
CN
China
Prior art keywords
memory
read level
calibration
controller
offset value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880054156.4A
Other languages
English (en)
Other versions
CN110998735A (zh
Inventor
G·F·贝桑佳
费鹏
M·G·米勒
R·J·阿武赛
K·K·马奇诶拉
R·C·帕迪利亚
H·R·辛吉迪
J·S·赫伊
G·S·阿尔萨苏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110998735A publication Critical patent/CN110998735A/zh
Application granted granted Critical
Publication of CN110998735B publication Critical patent/CN110998735B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本文揭示具有读取电平校准的存储器装置及系统的若干实施例。在一个实施例中，一种存储器装置包含可操作耦合到具有至少一个存储器区域及校准电路的主存储器的控制器。所述校准电路可操作耦合到所述至少一个存储器区域且经配置以确定对应于所述至少一个存储器区域的读取电平信号的读取电平偏移值。在一些实施例中，所述校准电路经配置以获得所述主存储器内部的所述读取电平偏移值。所述校准电路经进一步配置以将所述读取电平偏移值输出到所述控制器。

Description

具有读取电平校准的存储器装置
技术领域
所揭示的实施例涉及存储器装置及系统，且特定来说，所揭示的实施例涉及具有读取电平校准的存储器装置。
背景技术
存储器装置可采用快闪媒体来持久存储例如移动装置、个人计算机或服务器的主机装置的大量数据。快闪媒体包含“NOR”快闪”及““NAND”快闪”媒体。基于“NAND”的媒体通常有利于大量数据存储，因为其具有比“NOR”媒体高的存储容量、比“NOR”媒体低的成本及比“NOR”媒体快的写入速度。“NAND”快闪中的存储器单元采用用于存储电荷以表示不同数据状态的电荷存储结构(例如浮动栅极结构或电荷捕集结构)。单元通过将电子通过薄电介质层(例如隧道氧化物)从沟道转移到(例如)电荷存储结构内的浮动栅极或电荷捕集层而编程。存储于存储器单元中的电荷的量表示指示在沟道内形成导电路径所需的电压的一或多个阈值电压(例如取决于存储于浮动栅极或电荷捕集层上的电子的量)。
快闪存储器及其它非易失性存储器的缺点是个别存储器单元的阈值电压可随时间改变，存储器装置擦除及写入数据到存储器。举例来说，在多个擦除及写入循环内，电子可捕集于存储器单元的隧道氧化物内以引起单元的阈值电压逐渐增加。此现象(如果未校正)可在存储于存储器单元中的数据的读取期间导致位错误。
在一些情况中，如果位错误的数目不超过码的校正能力，那么错误校正码(ECC)技术可用于检测及校正位错误。然而，最终，当更多电子捕集于存储器装置中的越来越多的存储器单元的隧道氧化物层内时，具有无法读取的数据状态的存储器单元的数目(例如归因于移位阈值电压)可超过ECC的校正能力。当此发生时，存储器控制器不再能够有效地或适当地从受影响的存储器区域读出数据。
发明内容
附图说明
图1是具有根据本技术的实施例配置的存储器装置的系统的框图。
图2是说明根据本技术的实施例的存储器装置的组件之间的各种数据交换的消息流程图。
图3A及3B是存储器装置的存储器区域内的存储器单元的沟道电流相对于所施加的电压的标绘图。
图4A到4E是说明根据本技术的存储器区域的读取电平校准的各种标绘图、表及图。
图5A及5B是说明根据本技术的实施例的用于操作存储器装置的方法的流程图。
图6是根据本技术的实施例的包含存储器装置的系统的示意图。
具体实施方式
如下文所更详细描述，本技术涉及具有读取电平校准的存储器装置及相关系统。然而，所属领域的技术人员应了解本技术可具有额外实施例且可在无需下文参考图1到6所描述的实施例的若干细节的情况下实践本技术。在下文所说明的实施例中，在装置并入基于“NAND”的存储媒体(例如“NAND”快闪)的上下文中描述存储器装置。然而，根据本技术的其它实施例配置的存储器装置可包含其它类型的存储器装置及/或可包含并非基于“NAND”(例如基于“NOR”)或仅部分基于“NAND”的主存储器。
本技术的一个实施例是包括控制器及主存储器的存储器装置。所述主存储器包含具有多个存储器单元的存储器区域。所述主存储器还包含可操作耦合到所述存储器区域的校准电路。所述校准电路经配置以(1)测量对应于所述存储器区域的部分的多个读取电平测试信号中的每一者的性能特性；(2)基于所述性能特性确定读取电平偏移值；及(3)将所述读取电平偏移值输出到所述控制器。
读取电平偏移值可用于更新存储器区域的部分的对应当前读取电平信号。以此方式，可校准存储器装置的主存储器的所述当前读取电平信号以解释主存储器的存储器单元中的阈值电压的移位，其又减少位错误的发生及增加存储器装置的寿命。
图1是具有根据本技术的实施例配置的存储器装置100的系统101的框图。如图中所展示，存储器装置100包含主存储器102(例如“NAND”快闪)及将主存储器102可操作耦合到主机装置108(例如上游中央处理器(CPU))的控制器106。主存储器102包含多个存储器区域或存储器单元120，其各自包含多个存储器单元122。存储器单元120可为个别存储器裸片、单个存储器裸片中的存储器平面、与贯穿硅通路(TSV)垂直连接的存储器裸片的堆叠或其类似者。在一个实施例中，存储器单元120中的每一者可由半导体裸片形成且与其它存储器单元裸片布置在单个存储器封装(未展示)中。在其它实施例中，存储器单元120中的一或多者可共同位于单个裸片上及/或分布于多个装置封装中。存储器单元122可包含(例如)浮动栅极、电荷陷阱、相变、铁电、磁阻存储元件及/或经配置以持久或半持久存储数据的其它合适存储元件。主存储器102及/或个别存储器单元120还可包含用于存取及/或编程(例如写入)存储器单元122及其它功能(例如用于处理信息及/或与控制器106通信)的其它电路组件(未展示)，例如多路复用器、解码器、缓冲器、读取/写入驱动器、地址寄存器、数据输出/数据输入寄存器等等。
存储器单元122可布置在行124(举例来说，各自对应于字线)及列126(举例来说，各自对应于位线)中。此外，相邻字线124可布置成构成存储器块128的一或多个字线群组。每一字线124可横跨一或多个存储器分页，此取决于所述字线124的存储器单元122经配置以存储的数据状态的数目。举例来说，其中存储器单元122存储两个数据状态中的一者的存储器单元122(例如经配置以各自存储位的SLC存储器单元)的单个字线124可横跨单个存储器分页。替代地，其中每一存储器单元122存储四个数据状态中的一者的存储器单元122(例如经配置以各自存储两个位的MLC存储器单元)的单个字线124可横跨两个存储器分页。此外，存储器分页可交错使得包括经配置以在每一单元(例如SLC存储器单元)中存储两个数据状态中的一者的存储器单元122的字线124可横跨呈“偶数-奇数位线架构”的两个存储器分页，其中单个字线124的奇数列126中的所有存储器单元122分组为第一存储器分页，且相同字线124的偶数列126中的所有存储器单元122分组为第二存储器分页。当偶数-奇数位线架构用于在每一单元(例如配置为MLC、TLC、QLC等等)的存储器单元)中存储较大数目个数据状态的存储器单元122的字线124中时，每字线124的存储器分页的数目甚至可更高(例如4个、6个、8个等等)。
每一列126可包含耦合到共同源极的一串串联耦合到存储器单元122。每一串的存储器单元122可串联连接于源极选择晶体管(例如场效应晶体管)与漏极选择晶体管(例如场效应晶体管)之间。源极选择晶体管通常可耦合到源极选择线，而漏极选择晶体管通常可耦合到漏极选择线。
在其它实施例中，存储器单元122可布置在不同于所说明的实施例中所展示的类型的类型的群组及/或阶层中。此外，尽管在所说明的实施例中为了说明而展示为具有特定数目个存储器单元、行、列、块及存储器单元，但在其它实施例中，存储器单元、行、列、块及存储器单元的数目可变化，且可在规模上大于或小于所说明的实例中所展示的规模。举例来说，在一些实施例中，存储器装置100可仅包含存储器单元120。替代地，存储器装置100可包含两个、三个、四个、八个、十个或更多(例如16个、32个、64个或更多)存储器单元120。尽管存储器单元120在图1中展示为各自包含两个存储器块128，但在其它实施例中，每一存储器单元120可包含一个、三个、四个、八个或更多(例如16个、32个、64个、100个、128个、256个或更多存储器块)。在一些实施例中，每一存储器块128可包含(例如)215个存储器分页，且块内的每一存储器分页可包含(例如)212个存储器单元122(例如“4k”分页)。
主存储器102进一步包含可操作耦合到存储器单元120中的至少一者的校准组件或校准电路110(示意性地展示)。在一些实施例中，校准电路110可位于与个别存储器单元120相同的存储器裸片上。在这些及其它实施例中，校准电路110可专用于对应存储器单元120或多个存储器单元，其包含不同裸片上的存储器单元。校准电路110可包含例如多路复用器、解码器、缓冲器、读取/写入驱动器、地址寄存器、数据输出/数据输入寄存器等等的电路组件。在一些实施例中，校准电路110可为与用于存取及/或编程(例如读取及/或写入)存储器单元122及/或用于提供其它功能(例如用于处理信息及/或与控制器106通信)的其它芯片上电路分离的电路。
控制器106可为微控制器、专用逻辑电路(例如现场可编程门阵列(FPGA)、专用集成电路(ASIC)等等)或其它合适处理器。控制器106可包含经配置以执行存储于存储器中的指令的处理器130。在图中所说明的实例中，控制器106的存储器包含经配置以执行用于控制存储器装置100的操作(包含管理主存储器102及处置存储器装置100与主机装置108之间的通信)的各种过程、逻辑流程及例程的嵌入式存储器132。在一些实施例中，嵌入式存储器132可包含存储(例如)存储器指针、所检索的数据等等的存储器寄存器。嵌入式存储器132还可包含用于存储微码的只读存储器(ROM)。尽管图1中所说明的示范性存储器装置100已说明为包含控制器106，但在本技术的另一实施例中，存储器装置可不包含控制器，且可替代地依靠外部控制(例如由外部主机提供或由与所述存储器装置分离的处理器或控制器提供)。
在操作时，控制器106可直接写入或以其它方式编程(例如擦除)主存储器102的各种存储器区域，例如通过写入存储器分页及/或存储器块128的群组。在基于“NAND”的存储器中，写入操作通常包含以特定数据值编程选定存储器分页(例如具有逻辑0或逻辑1的值的一串数据位)中的存储器单元122。擦除操作类似于写入操作，不同之处在于擦除操作将整个存储器块128或多个存储器块128重新编程到相同数据状态(例如逻辑0)。
控制器106经由主机装置接口115与主机装置108通信。在一些实施例中，主机装置108及控制器106可经由例如串行附接SCSI(SAS)、串行AT附接(SATA)接口、外围组件互连快速(PCIe)或其它合适接口(例如并列接口)的串行接口通信。主机装置108可发送各种请求(以(例如)包或包的流的形式)到控制器106。请求可包含写入、擦除、回传信息及/或执行特定操作(例如TRIM操作)的命令。
控制器106还可校准用于编程主存储器102及从主存储器102读取的信号。在下文所描述的各种实施例中，控制器106可发送校准信号到校准电路110以指示校准电路110自校准主存储器102的一或多个存储器区域，其可改进或优化用于读取例如存储器单元122的选定群组(例如与字线相关联的多个存储器分页；未展示)的个别存储器单元122的数据状态的信令(例如电压信令)。
图2是说明根据本技术的一个实施例的存储器装置100(图1)的主存储器102(图1)与控制器106(图1)及/或主机装置108(图1)之间的各种数据交换的消息流程图。控制器106可通过发送读取请求230到主存储器102而从主存储器102读取。读取请求230可包含主存储器102内的一或多个存储器区域的物理地址及/或所述存储器区域的读取电平信号(例如读取电平电压)。响应于读取请求230，主存储器102可将读取电平信号施加于对应存储器区域且读出存储于存储器区域内的存储器单元122(图1)上的数据状态。主存储器102可在读取数据回传消息231中将存储器单元122的数据状态回传到控制器106。
控制器106还可周期性地校准主存储器102内的一或多个选定存储器区域的读取电平信号。读取电平信号可经周期性校准以解释(例如)存储器区域内的存储器单元的一或多个阈值电压的移位。为校准主存储器102内的选定存储器区域的读取电平信号，控制器106可发送校准命令232到主存储器102。校准命令232可包含选定存储器区域的物理地址及/或选定存储器区域的当前读取电平信号(例如默认读取电平信号及/或先前校准读取电平信号)。根据本技术的一个实施例，主存储器102可响应于校准命令232而校准选定存储器区域。作为校准的部分，主存储器102可回传可表示从选定存储器区域的当前读取电平信号的所计算的偏移的一或多个读取电平偏移值233到控制器106。接着，控制器106可使用读取电平偏移值233更新当前读取电平信号以达到选定存储器区域的改进读取电平信号。接着，控制器106及主机装置108可使用经校准的读取电平信号继续编程及/或读取主存储器102。
如图2中所展示，根据本技术的读取电平校准发生在主存储器102内部。因此，本技术大幅最小化执行读取电平校准所需的时间，因为其消除控制器106由主存储器102之间的多个消息的需要。举例来说，根据本技术的一个实施例，控制器106发送单个校准信号232到主存储器102。作为响应，主存储器102的校准电路110内部执行读取电平校准(如下文所更详细描述)及将读取电平偏移值233输出到控制器106。因此，控制器106不需要发送多个读取信号到主存储器102以在读取电平校准期间校准一或多个选定存储器区域。因此，减少根据本技术的读取电平校准的运行时间，从而空出存储器装置100以执行其它请求及/或任务。
图3A及3B是沟道电流相对于例如主存储器102(图1)的存储器区域内的存储器单元122(图1)中的一者的存储器单元的所施加的电压的标绘图。参考图3A，存储器单元具有分别表示在经编程以具有第一数据状态(例如“0”)及第二数据状态(例如“1”)的存储器单元的通道中产生导电路径所需的电压的第一数据状态阈值电压VT1及第二数据状态阈值电压VT2。含有存储器单元的存储器区域在第一数据状态阈值电压VT1与第二数据状态阈值电压VT2之间具有读取电平信号Va(例如读取电平电压)。当读取电平信号Va施加于存储器区域时，可从存储器单元确定(读取)存储于存储器单元上的数据状态。举例来说，如果读取电平信号Va施加于存储器区域且响应于读取电平信号Va的从存储器单元读取的电流不可忽略(例如并非零及/或超过阈值值)，那么存储于存储器单元上的数据状态确定为在第一数据状态(例如“0”)中。然而，如果从存储器单元读取的电流可忽略(例如为零及/或低于阈值值)，那么存储于图3A中所说明的存储器单元上的数据状态确定为在第二数据状态(例如“1”)中。
在一些存储器装置中，存储器区域的读取电平信号最初由存储器装置的制造商编程(例如在制造或初始配置时)且之后可在存储器装置的寿命内保持不变。然而，当存储器区域重复编程及/或擦除时，存储器区域内的存储器单元的阈值电压可改变(例如归因于其隧道氧化物中的电子的捕集)。图3B说明根据本技术的一个实施例的此现象对存储器单元的阈值电压的影响。在图3B中所说明的实施例中，第一数据状态阈值电压VT1及第二数据状态阈值电压VT2已相对于含有存储器单元的存储器区域的读取电平信号Va增加。如图中所展示，施加读取电平信号Va将导致从存储器单元读取的可忽略电流而不管存储器单元是否已经编程以具有第一数据状态或第二数据状态。换句话说，存储器单元的阈值电压相对于存储器区域的读取电平信号的移位导致来自所述存储器单元的位错误的可能性增加。当位错误的出现开始在存储器区域内的多个存储器单元中逐渐增加时，错误校正码(ECC)技术最终变得无效，在所述点下控制器106(图1)可能不能够适当地读出存储于存储器区域中的数据。因此，校准存储器装置内的存储器区域的读取电平信号可显著增加存储器装置的寿命。
尽管图3A到B中的存储器单元说明为具有两个阈值电压，但存储器单元可具有表示两个以上数据状态(例如四个、八个等等数据状态)的不同数目个阈值电压(例如四个、八个等等阈值电压)。类似地，含有这些存储器单元的存储器区域可具有一个以上读取电平信号(例如三个、七个等等读取电平信号)。具有较大数目个阈值电压的存储器单元(例如MLC存储器单元及TLC存储器单元)更倾向于发生位错误，因为存储器单元内的数据状态之间的容限较小。因此，与在具有较少阈值电压的存储器单元(例如SLC存储器单元)中相比，即使这些存储器单元的阈值电压中的小移位还可开始在较少写入及擦除循环内引起位错误。因此，含有具有较大数目个阈值电压的存储器单元的存储器区域可体验到来自读取电平信号校准的更大益处。
图4A到E是说明根据本技术的实施例的存储器区域的读取电平校准的各种标绘图、表及图。在主存储器102(图1)从包含(例如)存储器区域的物理地址的控制器106(图1)接收校准命令232(图2)之后，主存储器102的校准电路110(图1)可将各种测试信号(例如测试电压)施加于存储器区域以校准存储器区域的当前读取电平信号(例如当前读取电平电压)中的一或多者。当前读取电平信号可为最初由制造商编程的默认读取电平信号(例如默认读取电平电压)及/或当前读取电平信号可为先前校准的读取电平信号。在图4A到E中所说明的实施例中，展示存储器区域的当前读取电平信号VA(例如读取电平信号Va；图3A到B)的读取电平校准。如图4A的标绘图440中所展示，校准电路110将五个测试信号施加于含有所描绘的存储器单元的存储器区域。更具体来说，校准电路110施加当前读取电平信号VA(即，中心测试信号VA)、中心测试信号VA上的两个上测试信号VU1、VU2偏移(例如以20mV间隔)及中心测试信号VA下的两个下测试信号VL1、VL2偏移(例如以20mV间隔)。在其它实施例中，校准电路110可将不同数目个测试信号(例如三个、七个、九个等等测试信号)施加于存储器区域及/或可将测试信号的不同布置(例如三个上测试信号及一个下测试信号或反之亦然)施加于存储器区域。在这些及其它实施例中，测试信号可均匀地隔开及/或测试信号之间的间隔可变化。
参考图4B及4C，当校准电路110将测试信号中的每一者施加于存储器区域时，校准电路110可确定输出指定数据状态(例如超过阈值值的电流及/或低于阈值值的电流)的存储器区域内的存储器单元的数目(即，计数)。在图4B中所说明的实施例中，当测试信号VL2、VL1、VA、VU1、VU2中的每一者施加于存储器区域时，校准电路110可确定计数。如图4B的表450中所展示，当校准电路110将较低测试信号VL2施加于存储器区域时，586个存储器单元输出指定数据状态。类似地，当校准电路110施加较低测试信号VL1时，534个存储器单元输出指定数据状态；当校准电路110施加中心测试信号VA时，493个存储器单元输出指定数据状态；当校准电路110施加上测试信号VU1时，467个存储器单元输出指定数据状态；且当校准电路110施加上测试信号VU2到存储器区域时，411个存储器单元输出指定数据状态。
在校准电路110获得指示当每一测试信号施加于存储器区域时输出指定数据状态的存储器单元的数目的计数之后，校准电路110可计算对应于相邻测试信号的计数之间的计数差。例如且如图4B的表450中所展示，校准电路110按如下计算四个计数差cd1到cd4：(1)下测试信号VL2与下测试信号VL1之间的计数差；(2)下测试信号VL1与中心测试信号VA之间的计数差；(3)中心测试信号VA与上测试信号VU1之间的计数差；及(4)上测试信号VU1与上测试信号VU2之间的计数差。接着，校准电路110可比较计数差以确定最小计数差。如图4B的表450及图4C的直方图460中所展示，计数差cd3(即，中心测试信号VA与上测试信号VU1之间的计数差)确定为图4A到E中所说明的实施例中的最小计数差m。
现参考图4D，一旦校准电路110获得最小计数差，校准电路110可计算其它计数差与最小计数差之间的差值(即相对于最小计数差的差值)。例如且如图4D的表470中所展示，校准电路110可计算计数差cd1、cd2、cd4中的每一者与最小计数差m(即，计数差cd3)之间的相对差rd1到rd3。如图中所说明的实施例中所展示，计数差cd1与最小计数差m之间的相对差rd1是26。类似地，计数差cd2与最小计数差m之间的相对差rd2是15，且最小计数差m与计数差cd4之间的相对差rd3是-29。相对差rd3表示为图中所说明的实施例中的负值，因为此相对差对应于在最小计数差m的上方及右边偏移的测试信号、计数及计数差。
在校准电路110计算其它计数差与最小计数差之间的相对差之后，校准电路110可外推具有相反正负号的相邻相对差之间(即，对应于邻近于且围绕最小计数差的计数差的相对差之间)的值。图4E是图形地表示外推计算的标绘图480。如图中所展示，正负号改变发生在相对差rd2的图形表示与相对差rd3的图形表示之间。因此，相对差rd2与相对差rd3是对应于邻近于且围绕最小计数差m的计数差的相对差。相比来说，无正负号改变发生在相对差rd1的图形表示与相对差rd2的图形表示之间。因此，在图中所说明的实施例中，校准电路110外推相对差rd2与相对差rd3之间的值483。在图4E的标绘图480中，外推曲线482展示为与相对差rd2的图形表示及相对差rd3的图形表示的峰值交叉。在此实施例中，外推曲线483对应于外推曲线492与标绘图480的x轴交叉的点。依循此外推，校准电路110可确定对应于当前读取电平信号(例如中心测试信号VA)与外推值之间的距离的读取电平偏移值。
在一些实施例中，读取电平偏移值可舍入到最近偏移步进值(例如最近5mV或10mV偏移步进值)以促进较容易存储为整数值(例如字节及/或带正负号整数值)。举例来说，在图4E中所说明的实施例中(其中中心测试信号VA及上测试信号VU1分离达20mV)，读取电平偏移值可表示中心测试信号VA上的大约7mV的偏移。如果存储器装置经配置以舍入读取电平偏移值到最近±10mV偏移步进值，那么+7mV的读取电平偏移值将舍入为+10mV的值(例如校准电路110将回传+10mV的值，从而指示读取电平信号应为超过中心测试信号VA大约10mV)。类似地，如果针对另一存储器区域计算的读取电平偏移值为超过中心测试信号VA 4mV，且存储器装置经配置以舍入读取电平偏移值到最近±10mV偏移步进值，那么+4mV的读取电平偏移值将舍入到0mV的值(例如校准将回传0mV值，从而指示读取电平信号不需要偏移)。
在一些实施例中，存储器区域可为较大存储器区域(例如存储器块、存储器单元等等)内的存储器分页及/或较大存储器区域(例如存储器单元)内的存储器块。在这些及其它实施例中，可对较大存储器区域内的一个以上存储器分页及/或一个以上存储器块执行读取电平校准。因此，校准电路110可通过对较大存储器区域(例如对所有存储器分页或存储器分页的子集及/或对包括较大存储器区域的所有存储器块或存储器块的子集)执行读取电平校准而产生多个读取电平偏移值。在此实施例中，校准电路110可以下文参考图5A到B更详细描述的方式从多个读取电平偏移值计算较大存储器区域的平均读取电平偏移值。
图5A及5B是分别说明根据本技术的实施例的用于操作存储器装置的例程570及例程580的流程图。例程570可由(例如)存储器装置100(图1)的控制器106(图1)执行，而例程580可由(例如)存储器装置100的主存储器102(图1)的校准电路110(图1)执行。在一个实施例中，例程570及例程580可在控制器106已编程(例如写入及/或擦除)主存储器102的一或多个存储器区域预定数目个次数(例如1次、25次、100次、400次、800次、1000次、10000次等等)之后自动实施。在其它实施例中，例程570及例程580可响应于源自主机装置108(图1)的校准命令而实施。在其它实施例中，例程570及例程580可在发生其它事件之后(例如在已经过指定时间量之后、在存储器装置100首次通电或连接到主机装置之后及/或完成其它命令(例如读取命令之后))实施。
参考图5A，例程570开始于发送例如图2的校准命令232的校准命令(框571)到含有(例如)主存储器102的选定存储器区域的(例如一或多个选定存储器分页、块、逻辑单元等等的)一或多个逻辑地址及选定存储器区域的一或多个当前读取电平信号(例如当前读取电平电压)的例程580。如上文所论述，当前读取电平信号可为最初由制造商编程的默认读取电平信号(例如默认读取电平电压)及/或当前读取电平信号可为先前根据本技术校准的读取电平信号(例如读取电平电压)。在一些实施例中，所述一或多个存储器区域由校准命令571指示(例如区域可由控制器106或主机装置108选择)。在其它实施例中，校准电路110可响应于校准命令571而选择所述一或多个存储器区域及/或检索(例如从存储于主存储器102及/或控制器106的嵌入式存储器132内的表)所述选定存储器区域的所述对应当前读取电平信号。
现参考图5B，例程580接收校准命令(框581)。例程580前进到根据上述图4A到E的论述对选定存储器区域执行读取电平校准以产生一或多个读取电平偏移值(框582)。举例来说，选定存储器区域可为一或多个存储器单元且例程580可通过(例如)对每一存储器块的每字线群组的预定数目个存储器分页(例如每字线群组两个边缘存储器分页及中间存储器分页)执行读取电平校准而对每一存储器单元的预定数目个存储器块(例如存储器块的取样子集)执行读取电平校准。在其它实施例中，选定存储器区域可为一或多个存储器块，且例程580可对选定存储器块内的每字线群组的预定数目个存储器分页(举例来说，每字线群组的存储器分页的取样子集)执行读取电平校准。
在例程580获得通过对所述选定存储器区域执行读取电平校准而产生的一或多个读取电平偏移值(框582)之后，例程580可从所获得的所述读取电平偏移指计算平均读取电平偏移值(例如每存储器分页、每字线群组、每存储器块、每存储器单元等等)(框583)。举例来说，例程580可通过采用所获得的读取电平偏移值的中位数(例如中位数字节及/或中位数带正负号整数)而计算平均读取电平偏移值。在其它实施例中，例程580可使用其它平均化技术(例如平均数、众数等等)计算平均读取电平偏移值。在这些及其它实施例中，例程580可在计算平均读取电平偏移值(框583)之前忽略从对所述选定存储器区域执行读取电平校准(框582)获得的离群值读取电平偏移值(例如大于±10数字到模拟(DAC)偏移的值)。在一些实施例中，例程580可在舍入最近偏移步进值之前计算平均读取电平偏移值。在其它实施例中，例程580可在将所获得的读取电平偏移值舍入到最近偏移步进值之后计算平均读取电平偏移值。此外，在在对所述选定存储器区域执行读取电平校准之后产生单个读取电平偏移值的实施例中，所述单个读取电平偏移值可被视为所述选定存储器区域的平均读取电平偏移值。例程580可将所述平均读取电平偏移值输出到例程570(框584)。
再次参考图5A，例程570可从例程580接收平均读取电平偏移值(框572)。接着，例程570可使用平均读取电平偏移值更新选定存储器区域的当前读取电平信号(框573)。举例来说，例程570可使用平均读取电平偏移值(例如当平均读取电平偏移值表示为字节及/或带正负号整数值)以更新选定存储器区域的读取电平信号的所存储的校准值(框584)。在这些实施例中，选定存储器区域的当前读取电平信号可表示为(例如)预设读取电平加上校准值加上其它系统偏移。当存储器装置100经初始配置(例如在制造的时间时或在初始化之后)时，校准值最初可设置为等于零，且例程570可通过(例如)将从例程580接收的平均读取电平偏移值添加到先前校准值以获得新校准到而更新校准值。举例来说，在一个实施例中，如果先前校准值是+5mV(例如表示原始读取电平信号上的5mV偏移)，且由读取电平校准操作确定的平均读取电平偏移值是+10mV(例如表示读取电平校准的中心测试信号上的10mV偏移)，那么例程580可通过求和所存储的校准值及平均读取电平偏移值以获得更新校准值(例如+5mV与+10mV求和回传+15mV)而更新所存储的校准值。
因此，在选定存储器区域的读取电平校准的后续迭代中，可通过将从例程580新获得的所述平均读取电平偏移值添加到所存储的校准值而更新校准值。因此，所述更新校准值可表示相对于选定存储器区域的先前读取电平信号增加或减少存储器区域的当前读取电平信号(例如达±5mV、±10mV、±20mV及/或其它电压值)以达到存储器区域的改进读取电平信号的指令。在这些及其它实施例中，例程570可将更新校准值及/或更新当前读取电平信号存储于(例如)存储于存储器装置100的主存储器102及/或控制器106的嵌入存储器132上的表中，使得例程570可继续跟踪这些值(例如作为待在存储器装置100的每一加电之后加载的持久性数据)。
尽管在前述示范性实施例中，读取电平校准操作已描述为输出表示读取电平信号可通过其索引的偏移的值，但本技术不受限于此布置。在其它实施例中，例程570可将平均读取电平偏移值转换为(例如)可表示施加于存储器区域的当前读取电平信号以达到改进读取电平信号的比例因子的标量值。在其它实施例中，读取电平校准操作可将经计算的平均读取电平偏移值转换为其它指令以更新或以其它方式修改当前读取电平信号(例如作为读取电平信号值，而非所存储的值的偏移等等)。
图6是根据本技术的实施例的包含存储器装置的系统的示意图。上文参考图1到5B所描述的前述存储器装置中的任一者可并入无数更大及/或更复杂系统中的任何者中，系统的代表性实例是图6中示意性地展示的系统690。系统690可包含半导体装置组合件600、电源692、驱动器694、处理器696及/或其它子系统及组件698。半导体装置组合件600可包含大体上类似于上文参考图1到5B所描述的存储器装置的特征的特征且因此，可包含校准读取电平信号的各种特征。所得系统690可执行多种功能中的任何者，例如存储器存储、数据处理及/或其它合适功能。因此，代表性系统690可包含(但不限于)手持装置(例如移动电话、平板计算机、数字阅读器及数字音频播放器)、计算机、载具、设备及其它产品。系统690的组件可容置于单个单元中或分布于多个互连单元中(例如通过通信网络)。系统690的组件还可包含远程装置及多种计算机可读媒体中的任何者。
从前述内容，应了解已为了说明而在本文中描述本发明的特定实施例，但可在不从本发明偏离的情况下进行各种修改。举例来说，在一个实施例中，校准电路110(图1)可选择一或多个存储器区域在无需校准命令(例如来自控制器106及/或来自主机装置108的校准命令232；图1到2)的情况进行校准。校准电路110可(例如)基于以下项选择存储器区域进行校准：例如存储器区域已被读取、擦除及/或写入的次数；所述存储器区域上一次校准之后已经过的时间的量；(例如存储器块内的一或多个存储器分页、存储器单元内的一或多个存储器块等等)的随机取样；及/或根据存储器区域的预定义顺序。在这些及其它实施例中，系统101(图1)的单个组件(例如校准电路110)可执行上文参考图5A到B所论述的例程570及例程580的步骤中的每一者(例如无需校准命令)。另外，特定实施例的上下文中所描述的新技术的特定方面还可在其它实施例中组合或消除。此外，尽管已在所述实施例的上下文中描述与新技术的特定实施例相关联的优点，但其它实施例还可展现此类优点且并非所有实施例皆必须展现此类优点以落入本技术的范围内。因此，本技术及相关联的技术可涵盖未明确展示或描述的其它实施例。

Claims (24)

1.一种存储器装置，其包括：
控制器；及
主存储器，其可操作耦合到所述控制器，其中所述主存储器包含：
存储器区域，其具有多个存储器单元，及
校准电路，其可操作耦合到所述存储器区域且经配置以：
针对所述存储器区域的部分测量多个读取电平测试信号中的每一者的性能特性，其中所述性能特性包括响应于对应读取电平测试信号而输出预定数据状态的存储器单元的数目；
至少部分基于输出针对邻近读取电平测试信号的所述预定数据状态的存储器单元的所述数目之间的差而确定对应于所述多个读取电平测试信号中的两者之间的外推电平的读取电平偏移值，及
将所述读取电平偏移值输出到所述控制器。
2.根据权利要求1所述的存储器装置，其中所述存储器区域包括包含多个字线群组的存储器块，且其中所述部分包括所述多个字线群组的子集。
3.根据权利要求1所述的存储器装置，其中所述存储器区域包括包含多个字线群组的存储器块，每一字线群组具有多个存储器分页，且其中所述部分包括来自每一字线群组的两个最末端存储器分页及中间存储器分页。
4.根据权利要求3所述的存储器装置，其中通过平均化对应于所述两个最末端存储器分页及中间存储器分页的多个偏移值而确定所述读取电平偏移值。
5.根据权利要求1所述的存储器装置，其中所述校准电路经配置以响应于从所述控制器接收的校准命令而输出所述读取电平偏移值。
6.根据权利要求5所述的存储器装置，其中所述控制器经配置以当所述存储器区域完成第一预定数目个编程循环、第二预定数目个擦除循环或第三预定数目个编程或擦除循环时发送所述校准命令。
7.根据权利要求5所述的存储器装置，其中所述控制器经配置以当所述存储器装置连接到主机时、在自从上一次发送所述校准命令已经过预定时间量之后、或自从上一次发送所述校准命令已对所述存储器区域执行预定数目个读取循环之后发送所述校准命令。
8.根据权利要求5所述的存储器装置，其中所述控制器经配置以响应于从可操作连接到所述存储器装置的主机装置接收的命令而发送所述校准命令。
9.根据权利要求1所述的存储器装置，其中所述控制器经配置以基于所述读取电平偏移值而更新对应于所述存储器区域的读取电平。
10.根据权利要求1所述的存储器装置，其中所述校准电路位于与所述存储器区域相同的存储器裸片上。
11.一种用于校准存储器装置的存储器区域的方法，所述方法包括：
针对所述存储器区域的一部分测量多个读取电平测试信号中的每一者的性能特性，其中所述性能特性包括响应于对应读取电平测试信号而输出预定数据状态的存储器单元的数目；
至少部分基于输出针对邻近读取电平测试信号的所述预定数据状态的存储器单元的所述数目之间的差而确定对应于所述多个读取电平测试信号中的两者之间的外推电平的读取电平偏移值；及
输出所述读取电平偏移值。
12.根据权利要求11所述的方法，其中所述测量及确定发生在包括所述存储器区域的主存储器内部。
13.根据权利要求11所述的方法，其中所述存储器区域包括包含多个字线群组的存储器块，且其中所述部分包括所述多个字线群组的子集。
14.根据权利要求11所述的方法，其中所述存储器区域包括包含多个字线群组的存储器块，每一字线群组具有多个存储器分页，且其中所述部分包括来自每一字线群组的两个最末端存储器分页及中间存储器分页。
15.根据权利要求14所述的方法，其中确定所述读取电平偏移值包含平均化对应于所述两个最末端存储器分页及中间存储器分页的多个偏移值。
16.根据权利要求15所述的方法，其中所述平均化包含在确定所述读取电平偏移值之前从所述多个偏移值忽略离群值偏移值。
17.根据权利要求11所述的方法，其中所述测量、确定及输出排定为在所述存储器区域已经历第一预定数目个编程循环、第二预定数目个擦除循环或第三预定数目个编程循环或擦除循环之后执行。
18.根据权利要求11所述的方法，其进一步包括使用所述读取电平偏移值更新所述存储器区域的读取电平信号。
19.根据权利要求18所述的方法，其中更新所述读取电平信号包含更新对应于所述读取电平偏移值的校准值。
20.根据权利要求19所述的方法，其进一步包括存储所述更新校准值作为存储于所述存储器装置上的表中的持久性数据，其中
所述校准值表示添加到所述存储器区域的对应读取电平信号或从所述存储器区域的对应读取电平信号减去的电压值，且
所述持久性数据在所述存储器装置的每一加电之后加载。
21.一种具有存储器装置的系统，其包括：
主机装置；及
所述存储器装置，其包含：
控制器；及
主存储器，其经由所述控制器可操作耦合到所述主机装置，其中：
所述主存储器包含包括多个存储器单元的存储器区域，及可操作耦合到所述存储器区域的校准电路，且
所述校准电路经配置以：
针对所述存储器区域的一部分测量多个读取电平测试信号中的每一者的性能特性，其中所述性能特性包括响应于对应读取电平测试信号而输出预定数据状态的存储器单元的数目，
至少部分基于输出针对所述读取电平测试信号中的每一者的所述预定数据状态的存储器单元的所述数目之间的差而确定对应于所述多个读取电平测试信号中的两者之间的外推电平的读取电平偏移值，及
将所述读取电平偏移值输出到所述控制器。
22.根据权利要求21所述的系统，其中所述校准电路经配置以响应于来自所述控制器的校准命令而输出所述读取电平偏移值。
23.根据权利要求22所述的系统，其中所述控制器经配置以响应于来自所述主机装置的校准指令而发送所述校准命令。
24.根据权利要求21所述的系统，其中所述存储器装置经配置以当所述校准电路测量所述性能特性、确定所述读取电平偏移值或输出所述读取电平偏移值时防止所述主机装置读取、编程及擦除所述存储器装置的所述主存储器。
CN201880054156.4A 2017-08-04 2018-07-26 具有读取电平校准的存储器装置 Active CN110998735B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/669,055 2017-08-04
US15/669,055 US10199111B1 (en) 2017-08-04 2017-08-04 Memory devices with read level calibration
PCT/US2018/043876 WO2019027799A1 (en) 2017-08-04 2018-07-26 MEMORY DEVICES WITH READING LEVEL CALIBRATION

Publications (2)

Publication Number Publication Date
CN110998735A CN110998735A (zh) 2020-04-10
CN110998735B true CN110998735B (zh) 2020-11-20

Family

ID=65200351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880054156.4A Active CN110998735B (zh) 2017-08-04 2018-07-26 具有读取电平校准的存储器装置

Country Status (6)

Country Link
US (2) US10199111B1 (zh)
EP (1) EP3662478A4 (zh)
KR (1) KR102172893B1 (zh)
CN (1) CN110998735B (zh)
TW (1) TWI688962B (zh)
WO (1) WO2019027799A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102347184B1 (ko) * 2017-05-23 2022-01-04 삼성전자주식회사 스토리지 장치 및 상기 스토리지 장치의 동작 방법
US10388394B2 (en) * 2017-07-25 2019-08-20 Apple Inc. Syndrome weight based evaluation of memory cells performance using multiple sense operations
US10347344B2 (en) 2017-08-29 2019-07-09 Micron Technology, Inc. Read voltage calibration based on host IO operations
KR102407571B1 (ko) * 2017-12-20 2022-06-13 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
JP2019164873A (ja) * 2018-03-20 2019-09-26 東芝メモリ株式会社 半導体記憶装置およびその制御方法
US10529433B1 (en) 2018-08-13 2020-01-07 Micron Technology, Inc. Offset memory component automatic calibration (AUTOCAL) error recovery for a memory sub-system
US10936222B2 (en) 2019-06-19 2021-03-02 International Business Machines Corporation Hardware abstraction in software or firmware for hardware calibration
US11264103B2 (en) * 2019-08-28 2022-03-01 International Business Machines Corporation Hybrid read voltage calibration in non-volatile random access memory
US11056199B2 (en) * 2019-10-30 2021-07-06 International Business Machines Corporation Updating corrective read voltage offsets in non-volatile random access memory
US11237726B2 (en) 2019-12-13 2022-02-01 Micron Technology, Inc. Memory system performance enhancements using measured signal and noise characteristics of memory cells
KR20210083466A (ko) 2019-12-26 2021-07-07 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US11086572B1 (en) 2020-03-02 2021-08-10 Micron Technology, Inc. Self adapting iterative read calibration to retrieve data from memory cells
US11740970B2 (en) * 2020-03-02 2023-08-29 Micron Technology, Inc. Dynamic adjustment of data integrity operations of a memory system based on error rate classification
US11221800B2 (en) 2020-03-02 2022-01-11 Micron Technology, Inc. Adaptive and/or iterative operations in executing a read command to retrieve data from memory cells
US11029890B1 (en) 2020-03-02 2021-06-08 Micron Technology, Inc. Compound feature generation in classification of error rate of data retrieved from memory cells
US11347434B2 (en) * 2020-04-21 2022-05-31 Micron Technology, Inc. Block family tracking for memory devices
US11200956B2 (en) * 2020-04-23 2021-12-14 Micron Technology, Inc. Read level calibration in memory devices using embedded servo cells
US11257546B2 (en) 2020-05-07 2022-02-22 Micron Technology, Inc. Reading of soft bits and hard bits from memory cells
US11049582B1 (en) * 2020-05-07 2021-06-29 Micron Technology, Inc. Detection of an incorrectly located read voltage
US11562793B2 (en) 2020-05-07 2023-01-24 Micron Technology, Inc. Read soft bits through boosted modulation following reading hard bits
US11081200B1 (en) 2020-05-07 2021-08-03 Micron Technology, Inc. Intelligent proactive responses to operations to read data from memory cells
US11244729B1 (en) * 2020-08-07 2022-02-08 Micron Technology, Inc. Search for an optimized read voltage
US11276473B2 (en) * 2020-08-07 2022-03-15 Micron Technology, Inc. Coarse calibration based on signal and noise characteristics of memory cells collected in prior calibration operations
US11355203B2 (en) * 2020-08-07 2022-06-07 Micron Technology, Inc. Determine optimized read voltage via identification of distribution shape of signal and noise characteristics
US11289142B2 (en) 2020-09-01 2022-03-29 Avalanche Technology, Inc. Nonvolatile memory sensing circuit including variable current source
US11211107B1 (en) 2020-09-01 2021-12-28 Avalanche Technology, Inc. Magnetic memory read circuit and calibration method therefor
US11830545B2 (en) 2020-12-16 2023-11-28 Micron Technology, Inc. Data programming techniques to store multiple bits of data per memory cell with high reliability
US11756630B2 (en) 2021-08-12 2023-09-12 Western Digital Technologies, Inc. Obtaining threshold voltage measurements for memory cells based on a user read mode

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1898751A (zh) * 2003-10-29 2007-01-17 赛芬半导体有限公司 用于确定参考电压的方法、电路和系统
US8693275B1 (en) * 2006-05-04 2014-04-08 Marvell International Ltd. Method and apparatus for calibrating a read/write channel in a memory arrangement
CN103765519A (zh) * 2011-06-07 2014-04-30 桑迪士克技术有限公司 用于非易失性存储的读取通过电压的智能移位
CN104040559A (zh) * 2012-01-10 2014-09-10 Sk海尼克斯存储技术公司 查找固态存储器的最佳读取阈值和相关电压
US9455001B1 (en) * 2015-03-02 2016-09-27 Michael C. Stephens, Jr. Semiconductor memory device having calibration circuitry for dual-gate transistors associated with a memory array
CN106486166A (zh) * 2015-08-25 2017-03-08 三星电子株式会社 存储器设备、存储器系统及其操作方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8273A (en) * 1851-08-05 Water-level indicator for steam-boilers
US20090002797A1 (en) * 2007-06-27 2009-01-01 Wah Yiu Kwong Multi-directional camera for a mobile device
US7916536B2 (en) * 2007-07-26 2011-03-29 Micron Technology, Inc. Programming based on controller performance requirements
KR20090117172A (ko) * 2008-05-08 2009-11-12 삼성전자주식회사 메모리 장치 및 메모리 데이터 읽기 방법
KR101423052B1 (ko) * 2008-06-12 2014-07-25 삼성전자주식회사 메모리 장치 및 읽기 레벨 제어 방법
US8713727B2 (en) * 2010-07-30 2014-05-06 Hill-Rom Services, Inc. Siderail assembly for patient support apparatus
JP2012195037A (ja) * 2011-03-17 2012-10-11 Toshiba Corp ワード線電位制御回路
US8406053B1 (en) 2011-09-21 2013-03-26 Sandisk Technologies Inc. On chip dynamic read for non-volatile storage
US9195586B2 (en) 2012-02-23 2015-11-24 Hgst Technologies Santa Ana, Inc. Determining bias information for offsetting operating variations in memory cells based on wordline address
US8934306B2 (en) * 2012-03-06 2015-01-13 Micron Technology, Inc. Memory and sense parameter determination methods
US9135106B2 (en) * 2012-05-22 2015-09-15 Hgst Technologies Santa Ana, Inc. Read level adjustment using soft information
KR20140045168A (ko) 2012-10-08 2014-04-16 삼성전자주식회사 불휘발성 메모리 장치, 메모리 시스템 및 불휘발성 메모리 장치의 동작방법
US9147486B2 (en) 2013-09-05 2015-09-29 Micron Technology, Inc. Continuous adjusting of sensing voltages
US20150085571A1 (en) * 2013-09-24 2015-03-26 Sandisk Technologies Inc. Updating read voltages
KR101503822B1 (ko) * 2013-10-14 2015-03-18 주식회사 디에이아이오 비휘발성 메모리 장치
US9741431B2 (en) * 2014-11-10 2017-08-22 Sk Hynix Memory Solutions Inc. Optimal read threshold estimation
US9905302B2 (en) * 2014-11-20 2018-02-27 Western Digital Technologies, Inc. Read level grouping algorithms for increased flash performance
US9720754B2 (en) * 2014-11-20 2017-08-01 Western Digital Technologies, Inc. Read level grouping for increased flash performance
US9576671B2 (en) 2014-11-20 2017-02-21 Western Digital Technologies, Inc. Calibrating optimal read levels
US9621160B2 (en) * 2015-03-05 2017-04-11 Micron Technology, Inc. Circuits for impedance adjustment having multiple termination devices with switchable resistances and methods of adjusting impedance
US9761308B1 (en) * 2016-03-11 2017-09-12 Western Digital Technologies, Inc. Systems and methods for adaptive read level adjustment
US10008273B2 (en) * 2016-06-13 2018-06-26 Sandisk Technologies Llc Cell current based bit line voltage

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1898751A (zh) * 2003-10-29 2007-01-17 赛芬半导体有限公司 用于确定参考电压的方法、电路和系统
US8693275B1 (en) * 2006-05-04 2014-04-08 Marvell International Ltd. Method and apparatus for calibrating a read/write channel in a memory arrangement
CN103765519A (zh) * 2011-06-07 2014-04-30 桑迪士克技术有限公司 用于非易失性存储的读取通过电压的智能移位
CN104040559A (zh) * 2012-01-10 2014-09-10 Sk海尼克斯存储技术公司 查找固态存储器的最佳读取阈值和相关电压
US9455001B1 (en) * 2015-03-02 2016-09-27 Michael C. Stephens, Jr. Semiconductor memory device having calibration circuitry for dual-gate transistors associated with a memory array
CN106486166A (zh) * 2015-08-25 2017-03-08 三星电子株式会社 存储器设备、存储器系统及其操作方法

Also Published As

Publication number Publication date
CN110998735A (zh) 2020-04-10
US10199111B1 (en) 2019-02-05
KR20200028492A (ko) 2020-03-16
US10510422B2 (en) 2019-12-17
EP3662478A4 (en) 2021-04-28
EP3662478A1 (en) 2020-06-10
WO2019027799A1 (en) 2019-02-07
US20190043592A1 (en) 2019-02-07
KR102172893B1 (ko) 2020-11-03
TWI688962B (zh) 2020-03-21
US20190043590A1 (en) 2019-02-07
TW201911326A (zh) 2019-03-16

Similar Documents

Publication Publication Date Title
CN110998735B (zh) 具有读取电平校准的存储器装置
US11715530B2 (en) Offset memory component automatic calibration (autocal) error recovery for a memory sub-system
US10649844B2 (en) Memory system
US11557345B2 (en) Dynamic memory programming voltage step for strenuous device conditions
US10566066B2 (en) Memory controller for controlling memory device based on erase state information and method of operating the memory controller
US9983916B2 (en) Memory system and operating method thereof
KR20150107575A (ko) 반도체 기억장치 및 nand 플래시 메모리의 프로그램 방법
US11735253B2 (en) Apparatus and methods for programming memory cells responsive to an indication of age of the memory cells
US20160232983A1 (en) Adaptive Data Shaping in Nonvolatile Memory
US11139035B2 (en) Memory device error detection with improved scanning
US20170177494A1 (en) Data processing system and operation method thereof
US9786381B2 (en) Semiconductor memory device that determines a deterioration level of memory cells and an operation method thereof
CN111951873A (zh) 用于校准存储器单元数据状态的感测的设备及方法
US10446241B1 (en) Automatic calibration (autocal) error recovery for a memory sub-system
CN117055802A (zh) 存储器系统
US10984876B2 (en) Temperature based programming in memory
US12002521B2 (en) Memory device error detection with improved scanning

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant