CN1271689C - 硅的各向异性湿式蚀刻 - Google Patents

硅的各向异性湿式蚀刻 Download PDF

Info

Publication number
CN1271689C
CN1271689C CNB2004100314503A CN200410031450A CN1271689C CN 1271689 C CN1271689 C CN 1271689C CN B2004100314503 A CNB2004100314503 A CN B2004100314503A CN 200410031450 A CN200410031450 A CN 200410031450A CN 1271689 C CN1271689 C CN 1271689C
Authority
CN
China
Prior art keywords
film
etching
silicon
thickness
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100314503A
Other languages
English (en)
Other versions
CN1534738A (zh
Inventor
青岛知保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Publication of CN1534738A publication Critical patent/CN1534738A/zh
Application granted granted Critical
Publication of CN1271689C publication Critical patent/CN1271689C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00539—Wet etching
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/30—Coverings, e.g. protecting against weather, for decorative purposes
    • E06B3/301—Coverings, e.g. protecting against weather, for decorative purposes consisting of prefabricated profiled members or glass
    • E06B3/307—Coverings with special provisions for insulation, e.g. foam filled
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/04—Wing frames not characterised by the manner of movement
    • E06B3/263—Frames with special provision for insulation
    • E06B3/267—Frames with special provision for insulation with insulating elements formed in situ
    • E06B3/2675—Frames with special provision for insulation with insulating elements formed in situ combined with prefabricated insulating elements
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/30—Coverings, e.g. protecting against weather, for decorative purposes
    • E06B3/301—Coverings, e.g. protecting against weather, for decorative purposes consisting of prefabricated profiled members or glass
    • E06B3/306—Covering plastic frames with metal or plastic profiled members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/04—Wing frames not characterised by the manner of movement
    • E06B3/263—Frames with special provision for insulation
    • E06B3/2632—Frames with special provision for insulation with arrangements reducing the heat transmission, other than an interruption in a metal section
    • E06B2003/26325—Frames with special provision for insulation with arrangements reducing the heat transmission, other than an interruption in a metal section the convection or radiation in a hollow space being reduced, e.g. by subdividing the hollow space
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structural Engineering (AREA)
  • Civil Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)

Abstract

通过热氧化作用在硅基底的一个主表面上形成硅氧化物膜，之后，用CVD在硅氧化物膜上形成硅氮化物膜。选择性地干式蚀刻硅氧化物膜和硅氮化物膜的叠层，以形成掩模开口(22)并留下由叠层被留下的区域所组成的蚀刻掩模。通过利用蚀刻掩模用例如TMAH的碱性蚀刻剂选择性并且各向异性地蚀刻基底，以形成基底开口。通过设定硅氧化物膜的厚度与硅氮化物膜的厚度的比例为1.25或者更大，优选地是1.60或者更大，则可能避免开口内壁蚀刻形状的变形和蚀刻掩模中的裂纹。

Description

硅的各向异性湿式蚀刻
本申请以在2003年2月10日提出的日本专利申请第2003-032196号为基础，并要求其优先权，其全部技术内容在这里引用作为参考。
技术领域
本发明涉及使用碱性蚀刻剂选择性并各向异性地蚀刻硅基底的湿式蚀刻。
背景技术
已知对于这种湿式蚀刻，采用硅氧化物膜和硅氮化物膜的叠层(下文中称为硅氮化物/硅氧化物叠层)作为蚀刻掩模，以防止碱性蚀刻剂的渗透(例如，参见日本专利公告第2000-114248号)。
根据本发明人的研究，已经发现在某些情况下，当通过形成透过硅氮化物/硅氧化物叠层的矩形掩模开口实施湿式蚀刻的时候，被蚀刻的硅区不是矩形的或者在硅氮化物/硅氧化物叠层中形成裂纹。
图9和图10示出与发明者的研究相关的硅的湿式蚀刻的主要工艺。
在如图9所示的工艺中，在由单晶硅制成的硅基底1的一个主表面上形成蚀刻掩模5。在基底1的另一个主表面上形成蚀刻阻止膜2。在形成蚀刻掩模5时，通过热氧化作用在基底表面形成硅氧化物膜3之后，用化学气相沉积(CVD)在硅氧化物膜3上沉积形成硅氮化物膜4。膜3和4的硅氮化物/硅氧化物叠层选择性地被干式蚀刻、以便形成矩形掩模开口4A、以形成由被留下的硅氮化物/硅氧化物叠层组成的蚀刻掩模5。例如，通过热氧化作用形成由硅氧化物膜组成的蚀刻阻止膜2。如果蚀刻阻止膜用作隔膜或者类似结构，就可以采用各种结构的层，比如通过CVD在硅氧化物膜上沉积硅氮化物层。
在如图10所示的工艺中，通过使用具有掩模开口4A的蚀刻掩模5，利用碱蚀刻剂如四甲基氢氧化铵(TMAH)，基底1被选择性并各向异性地蚀刻到蚀刻阻止膜2的表面，从而形成基底开口1A。
图11是如图10所示的基底的顶部视图，剖视图图10是沿着图11所示的X-X′所取得的。由于蚀刻掩模5的膜应力，掩模开口4A的内壁5a以内凸起的形状弯曲，或者由于施加到基底1上的膜应力，基底开口1A的内壁1a以内凸起的形状弯曲，从而引起形状异常B。当膜应力很大的时候，在蚀刻掩模5中形成裂缝(特别是硅氮化物膜4)从而引起裂纹异常A。
发明内容
本发明的一个目的是提供能够避免上述的异常A和B的新型的湿式蚀刻。
根据本发明的一个方面，提供了一种湿式蚀刻方法，包括以下步骤：在形成在硅基底的一个主表面上的硅氧化物膜上形成硅氮化物膜，硅氧化物膜的厚度TO和硅氮化物膜的厚度TN设定为具有1.25或者更大的膜厚比TO/TN；选择性地蚀刻硅氧化物膜和硅氮化物膜的叠层以形成由叠层被留下的区域组成的蚀刻掩模；以及通过使用蚀刻掩模用碱性蚀刻剂选择性并各向异性地蚀刻硅基底。
通过将叠层中硅氧化物膜的厚度TO比上硅氮化物膜的厚度TN的膜厚比TO/TN设定为1.25或者更大，叠层的膜应力平衡变得良好，从而避免形状异常和裂纹异常。特别优选的是膜厚比TO/TN设定在1.60到3.21的范围内。
根据本发明的另一个方面，提供了一种湿式蚀刻方法，包括步骤：在形成在硅基底的一个主表面上的硅氧化物膜上形成硅氮化物膜；选择性地蚀刻硅氧化物膜和硅氮化物膜的叠层从而形成通过部分叠层区域的掩模开口和形成由叠层被留下的区域组成的蚀刻掩模；在形成蚀刻掩模之后或者之前，部分地在硅氮化物膜中形成膜应力释放槽，膜应力释放槽释放施加到掩模开口的膜应力；并且选择性并且各向异性地利用蚀刻掩模用碱性蚀刻剂蚀刻硅基底。
当膜应力释放槽在构成蚀刻掩模的硅氮化物/硅氧化物叠层中的硅氮化物膜中部分地形成的时候，能够释放施加到掩模开口和硅基底上的膜应力，从而避免形状异常和裂纹异常。特别优选的是环绕着掩模开口形成一个或者更多个的膜应力释放膜。
如上所述，当用碱性蚀刻剂选择性并且各向异性地蚀刻硅基底的时候，通过将叠层中硅氧化物膜的厚度TO比上硅氮化物膜的厚度TN的膜厚比TO/TN设置为1.25或者更大，或者通过在硅氮化物层中部分地形成膜应力释放槽，有可能抑制由于膜应力引起的蚀刻形状的变形或者在蚀刻掩模中的裂纹。
附图说明
图1为一剖视图，示出根据本发明实施例，当实施湿式蚀刻的时候使用的形成蚀刻掩模材料层的工艺；
图2为一剖视图，示出紧跟着如图1所示的工艺的膜应力释放槽形成工艺；
图3为一剖视图，示出紧跟着如图2所示的工艺的蚀刻掩模形成工艺；
图4为一剖视图，示出紧跟着如图3所示的工艺的蚀刻工艺；
图5为如图4所示的基底的俯视图；
图6为根据第一变型例的膜应力释放槽的俯视图；
图7为根据第二变型例的膜应力释放槽的俯视图；
图8为根据第三变型例的膜应力释放槽的俯视图；
图9为一剖视图，示出了相关于发明人的研究的蚀刻掩模形成工艺；
图10为一剖视图，示出了紧跟着如图9所示的工艺的蚀刻工艺；
图11为如图10所示的基底的俯视图。
具体实施例
图1到图4为一剖视图，示出了根据本发明的实施例湿式蚀刻的主要工艺。
图1所示的工艺中，在由单晶硅制成的硅基底10的一个主表面上，形成蚀刻掩模材料层，其是硅氧化物(SiO2)膜14和硅氮化物(SiN)膜16的叠层。在基底10的另一个主表面上，形成由例如SiN构成的蚀刻阻止膜12，并在其两者之间插入缓冲氧化物膜。例如，对于6英寸晶片该硅基底具有450至600微米的厚度，对于8英寸晶片该硅基底具有600至850微米的厚度。
在形成蚀刻掩模材料层的时候，形成SiO2膜14之后，通过热氧化作用，利用低压热CVD在SiO2膜14上沉积SiN膜16。用于SiO2膜14的热氧化工艺的条件可以是，例如：
气流速率：N2/O2＝18/10[以升/分钟为单位]
基底温度：1025[摄氏度]
用于SiN膜16的低压热CVD工艺的条件可以是，例如：
气流速率；SiH2Cl2/NH3(或者NH3+N2)＝0.05到6/0.5到6[升/分钟]
反应室压力：60[Pa]
基底温度：700到800[摄氏度]
在如图2所示的工艺中，利用抗蚀剂层18作为掩模实施选择性干式蚀刻工艺，从而形成在SiN膜16中具有如图5所示的平面图形的膜应力释放槽16A。如图5所示的槽16A的平面图形示出整个图形的大约一半，整个图形是环绕预定矩形区的网格图形。
用于平行板型等离子蚀刻的干式蚀刻工艺的条件可以是，例如：
气体：SF6/He
反应室压力：大约0.50[托]
用于等离子垂直式(down-flow)蚀刻的干式蚀刻工艺的条件可以是，例如：
气体：SF6/He
反应室压力：大约0.20[托]
干式蚀刻工艺之后，用公知的方法移除抗蚀剂层18。
在如图3所示的工艺中，通过利用抗蚀剂层20作为掩模，选择性地干式蚀刻SiO2膜14和SiN膜16的叠层(硅氮化物/硅氧化物叠层)，从而形成具有如图5所示的矩形平面图形的掩模开口22，并留下由膜14和16的未蚀刻叠层构成的蚀刻掩模24。掩模开口22具有相应于预期的隔膜形状。例如，掩模开口22具有4边，平行于那些被槽16A环绕的矩形区。
用于平行板型等离子蚀刻的干式蚀刻工艺的条件可以是，例如：
气体：CF4/O2
反应室压力：大约1.0[托]
用于磁控反应离子蚀刻(RIE)的干式蚀刻工艺的条件可以是，例如：
气体：CF4/CHF3/N2
反应室压力：大约0.25[托]
用于窄间隙电极RIE的干式蚀刻工艺的条件可以是，例如：
气体：CF4/CHF3/He
反应室压力：大约0.15[托]
干式蚀刻工艺之后，用公知的方法移除抗蚀剂层20。可以优先于如图2所示的选择性的干式蚀刻工艺施加如图3所示的选择性的干式蚀刻工艺。
在如图4所示的工艺中，通过利用蚀刻掩模24，用碱性蚀刻剂选择性并且各向异性地蚀刻基底10，从而形成基底开口10A。基底开口10A可以一直到蚀刻阻止膜12或者可以在蚀刻阻止膜12上留下具有用虚线10S表示的预定厚度的硅区。
碱性蚀刻剂可以是TMAH或者氢氧化钾(KOH)，其浓度大约为25[％]，液体温度大约为90[摄氏度]。浓度优选的是略低一些，因为如果浓度很高，被蚀刻的硅的表面会变得非常粗糙。然而，如果浓度太低，蚀刻速率会降低并且工艺时间要延长。
下面的表1示出每个样品在进行如图4所示的湿式蚀刻工艺之后，即用22[％]浓度和90[摄氏度]的液体温度的TMAH作为蚀刻剂蚀刻15小时之后，是否具有异常A和B(参见图11)。
表1
  样品编号   1   2   3   4   5   6   7   8   9
  SiN膜的厚度TN(纳米)   280   280   280   310   200   280   310   170   140
  SiO2膜的厚度TO(纳米)   50   200   350   350   450   450   450   450   450
  总厚度T＝TO+TN   330   480   630   660   650   630   760   620   590
  膜厚比R＝TO/TN   0.17   0.71   1.25   1.12   2.25   1.60   1.45   2.64   3.21
  无异常A   ○   ○   ○   ×   ○   ○   △   ○   ○
  无异常B   ×   △   ○   △   ○   ○   ○   ○   ○
表1示出每个样品的SiN膜16的厚度TN[纳米]，SiO2膜14的厚度TO，总厚度T＝TO+TN以及膜厚比R＝TO/TN。环形标记表示有异常，叉形标记表示没有异常而三角形标记表示具有不会对器件性能产生不利影响的程度的轻微异常。
从表1中可以明白的是，样品#3、#5、#6、#8和#9既没有异常A也没有异常B，并且需要的膜厚比R为1.25或者更高。在R＝1.45时，尽管可以稍微辨认出异常A，但是这种异常A发生在被蚀刻的区之外，从而不会引发任何器件性能问题并且器件可以应用于实践。在从R＝1.60到3.21的范围内，没有辨别出异常和不合格(rejection)。在R大于3.21时，形成SiO2膜14要耗费很长的时间，结果导致成本上的不利。因此优选的是设定R在范围1.25(更优选1.60)≤R≤3.21。
如果SiO2膜14的厚度TO很薄，那么假设TN为常数，比率R会变得很小。如果R变得小于1.25，将不再为优选。如果TO很薄，可以认为硅氮化物膜中的应力很可能被施加到基底10上，并且在基底中的应力释放变得不足以产生异常B。如果TO很厚，膜形成时间延长，结果导致成本上的不利。因此优选的是设定TO在范围300[纳米]≤TO≤450[纳米]中。
如果SiN膜16的厚度TN厚于300[纳米](样品#4)，可能发生异常A。因此厚度TN优选为很薄。如果TN薄于140[纳米]，有必要使得SiO2膜14更薄，目的是设定R为3.21或者更小。在这种情况下，可能产生以下问题：(a)当SiO2膜的厚度太薄时，应力释放效应不充分，使得产生异常B；(b)当SiN膜的厚度太薄时，在处理晶片过程中该SiN膜可能受到损伤。由此，在湿式蚀刻过程中透过该损伤处该SiO2膜可能被蚀刻，使得产生异常A和B。因此优选设定TN在范围140[纳米]≤TN≤300[纳米]内。考虑到生产率和成本，优选的是设定TN在范围170[纳米]≤TN≤280[纳米]内。
图4和5示出没有异常A和B的基底开口10A和蚀刻掩模24。SiN膜16没有裂纹异常A。在掩模开口22的内壁22a和基底开口10A的内壁10a上没有形成具有向内凸起弯曲形状的形状异常B。
在上面描述的实施例中，如果基底开口10A的面积很小，则有很好的膜应力平衡以至于可以省略膜应力释放槽16A。也就是，在实施图1所示出的工艺之后，可以省略如图2所示的工艺来实施如图3所示的工艺。在这种情况下，仅仅通过设定SiO2膜14和SiN膜16的厚度，使得SiO2膜厚比上SiN膜16的厚度的比率R＝TO/TN成1.25或者更大，就可以消除异常A和B。
图6到8示出膜应力释放槽的第一到第三变型例。在这些图中，用相同的附图标记表示那些与图1到5中相似的元件，并且省略对其的具体描述。
在图6所示的样品中，由划线区26环绕的矩形硅芯片区中，形成矩形基底开口10A。应力很可能集中在矩形基底开口10A的拐角处。在SiN膜16上形成矩形膜应力释放槽16A。矩形膜应力释放槽16A环绕着基底开口10A，并且矩形膜应力释放槽16A的四边并不平行于基底开口10A的四边，但是平行于基底开口10A的对角线方向。槽16A的宽度W可以设定为10[微米]或者更宽，以及基底开口10A的每一个角和槽16A的相应边之间的距离D可以设定为100[微米]或者更长。
在图7所示的样品中，圆形环状膜应力释放槽16A环绕基底开口10A而形成。在图8所示的实施例中，四个膜应力释放槽16A到16D环绕基底开口10A并且相应于基底开口10A的四个角而形成。
在图6到8示出的所有实施例中，由于膜应力释放槽接近基底开口10A的四个角形成，能够抑制在角位置的应力集中。
结合优选的实施例对本发明已经进行了具体的描述。本发明没有仅仅限定为上述的实施例。很显然，对于本领域的技术人员来说，可以进行其它的多种修改、改进、组合等。

Claims (2)

1.一种湿式蚀刻方法，包括以下步骤：
在一硅基底的一主表面上形成一硅氧化物膜，然后在该硅氧化物膜上形成一硅氮化物膜，所述硅氧化物膜的厚度TO和所述硅氮化物膜的厚度TN设定为具有1.25或更大的膜厚比TO/TN；
选择性地蚀刻所述硅氧化物膜和硅氮化物膜的叠层，以由所述叠层的剩下的区域形成一蚀刻掩模；以及
采用所述蚀刻掩模，以碱性蚀刻剂选择性并各向异性地蚀刻所述硅基底。
2.如权利要求1所述的湿式蚀刻方法，其中所述膜厚比TO/TN设定在1.60到3.21的范围内。
CNB2004100314503A 2003-02-10 2004-02-10 硅的各向异性湿式蚀刻 Expired - Fee Related CN1271689C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003032196A JP4107096B2 (ja) 2003-02-10 2003-02-10 ウェットエッチング方法
JP032196/03 2003-02-10
JP032196/2003 2003-02-10

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101031892A Division CN100463119C (zh) 2003-02-10 2004-02-10 硅的各向异性湿式蚀刻

Publications (2)

Publication Number Publication Date
CN1534738A CN1534738A (zh) 2004-10-06
CN1271689C true CN1271689C (zh) 2006-08-23

Family

ID=32958516

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2004100314503A Expired - Fee Related CN1271689C (zh) 2003-02-10 2004-02-10 硅的各向异性湿式蚀刻
CNB2006101031892A Expired - Fee Related CN100463119C (zh) 2003-02-10 2004-02-10 硅的各向异性湿式蚀刻

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2006101031892A Expired - Fee Related CN100463119C (zh) 2003-02-10 2004-02-10 硅的各向异性湿式蚀刻

Country Status (6)

Country Link
US (2) US7270763B2 (zh)
JP (1) JP4107096B2 (zh)
KR (1) KR100594925B1 (zh)
CN (2) CN1271689C (zh)
HK (1) HK1066099A1 (zh)
TW (1) TWI315750B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100383932C (zh) * 2005-07-05 2008-04-23 华中科技大学 一种硅湿法刻蚀工艺
CN100365889C (zh) * 2006-05-18 2008-01-30 中微光电子(潍坊)有限公司 一种防止垂直腔面发射半导体激光器在湿法氧化时开裂的方法
JP4905696B2 (ja) * 2007-04-09 2012-03-28 三菱電機株式会社 半導体装置の製造方法
EP1986059A1 (fr) * 2007-04-26 2008-10-29 ETA SA Manufacture Horlogère Suisse Dispositif de pivotement d'un arbre dans une pièce d'horlogerie
US8910380B2 (en) * 2010-06-15 2014-12-16 Xerox Corporation Method of manufacturing inkjet printhead with self-clean ability
DE102010025475A1 (de) 2010-06-29 2011-12-29 Airbus Operations Gmbh Stellsystem eines Flugzeugs mit einer Stellklappe
JP6169856B2 (ja) 2013-02-13 2017-07-26 浜松ホトニクス株式会社 裏面入射型エネルギー線検出素子
CN105097433B (zh) * 2014-05-14 2018-05-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
TWI629720B (zh) * 2015-09-30 2018-07-11 東京威力科創股份有限公司 用於濕蝕刻製程之溫度的動態控制之方法及設備
JP6701553B2 (ja) * 2016-01-06 2020-05-27 ローム株式会社 孔を有する基板およびその製造方法ならびに赤外線センサおよびその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5929463A (ja) 1982-08-12 1984-02-16 Nec Corp 半導体装置の製造方法
JPS6293954A (ja) 1985-10-21 1987-04-30 Oki Electric Ind Co Ltd 誘電体分離基板の製造方法
JPS6315422A (ja) 1986-07-08 1988-01-22 Komatsu Ltd 半導体装置の製造方法
JPH0777267B2 (ja) 1987-12-28 1995-08-16 シャープ株式会社 シリコンマイクロセンサ及びその製造方法
JPH02159769A (ja) 1988-12-14 1990-06-19 Yokogawa Electric Corp シリコン振動式歪センサの製造方法
US5141595A (en) * 1990-03-05 1992-08-25 Northrop Corporation Method and apparatus for carbon coating and boron-doped carbon coating
US5131978A (en) * 1990-06-07 1992-07-21 Xerox Corporation Low temperature, single side, multiple step etching process for fabrication of small and large structures
US5141596A (en) * 1991-07-29 1992-08-25 Xerox Corporation Method of fabricating an ink jet printhead having integral silicon filter
JPH0645233A (ja) 1992-03-31 1994-02-18 Toppan Printing Co Ltd メンブレンの製造方法とメンブレンそしてそれに用いるブランク
US5308442A (en) * 1993-01-25 1994-05-03 Hewlett-Packard Company Anisotropically etched ink fill slots in silicon
JPH06267926A (ja) * 1993-03-12 1994-09-22 Canon Inc エッチング工程およびこれを用いた静電マイクロスイッチ
US5516720A (en) * 1994-02-14 1996-05-14 United Microelectronics Corporation Stress relaxation in dielectric before metallization
JPH08162395A (ja) 1994-12-08 1996-06-21 Oki Electric Ind Co Ltd Ｘ線マスク及びその製造方法
JPH08248198A (ja) 1995-03-13 1996-09-27 Nikon Corp 酸化シリコンメンブレンの作製方法
JP3422593B2 (ja) * 1995-04-07 2003-06-30 三菱電機株式会社 半導体装置の製造方法
US5738757A (en) * 1995-11-22 1998-04-14 Northrop Grumman Corporation Planar masking for multi-depth silicon etching
JP3414590B2 (ja) 1996-06-20 2003-06-09 株式会社東芝 半導体装置の製造方法
US5738575A (en) * 1996-08-30 1998-04-14 Bock; Robert T. Orbitally vibrating method and apparatus for interproximal plaque removal
US6022751A (en) 1996-10-24 2000-02-08 Canon Kabushiki Kaisha Production of electronic device
US6326314B1 (en) * 1997-09-18 2001-12-04 National Semiconductor Corporation Integrated inductor with filled etch
JPH11148868A (ja) 1997-11-17 1999-06-02 Masanori Okuyama 熱検知素子およびその製造方法
JP4032521B2 (ja) 1998-08-27 2008-01-16 日産自動車株式会社 センサの製造方法
JP2000088686A (ja) * 1998-09-08 2000-03-31 Matsushita Electric Works Ltd 半導体圧力センサ用台座及びその製造方法
JP3241005B2 (ja) 1998-10-01 2001-12-25 日本電気株式会社 シリコンのエッチング方法
JP2000243831A (ja) 1999-02-18 2000-09-08 Sony Corp 半導体装置とその製造方法
JP4298066B2 (ja) * 1999-06-09 2009-07-15 キヤノン株式会社 インクジェット記録ヘッドの製造方法、インクジェット記録ヘッドおよびインクジェット記録装置
US6464842B1 (en) * 1999-06-22 2002-10-15 President And Fellows Of Harvard College Control of solid state dimensional features
US6958125B2 (en) * 1999-12-24 2005-10-25 Canon Kabushiki Kaisha Method for manufacturing liquid jet recording head
KR100499029B1 (ko) * 2002-10-22 2005-07-01 한국전자통신연구원 광 정보 저장장치의 헤드에 적용 가능한 캔티레버형근접장 탐침 구조 및 그 제작 방법

Also Published As

Publication number Publication date
US20040195209A1 (en) 2004-10-07
HK1066099A1 (en) 2005-03-11
CN1897228A (zh) 2007-01-17
CN100463119C (zh) 2009-02-18
CN1534738A (zh) 2004-10-06
US7270763B2 (en) 2007-09-18
JP2004241743A (ja) 2004-08-26
KR100594925B1 (ko) 2006-06-30
TWI315750B (en) 2009-10-11
TW200424357A (en) 2004-11-16
KR20040072473A (ko) 2004-08-18
US20070231540A1 (en) 2007-10-04
JP4107096B2 (ja) 2008-06-25
US7867408B2 (en) 2011-01-11

Similar Documents

Publication Publication Date Title
CN1271689C (zh) 硅的各向异性湿式蚀刻
US20070026682A1 (en) Method for advanced time-multiplexed etching
CN1516242A (zh) 多重闸极介电层的结构及其制造方法
CN1992201A (zh) 用于形成具有鳍状结构的半导体元件的方法
CN1749153A (zh) 一种mems传感器悬梁结构的制造方法
CN1560657A (zh) 利用复合掩膜进行反应离子深刻蚀二氧化硅的方法
CN101419942A (zh) 一种可提高半导体器件性能的沟槽隔离结构制作方法
CN1097849C (zh) 半导体芯片及半导体芯片的制造方法
CN102005373B (zh) 栅极及功率场效应管的制造方法
JP4547429B2 (ja) メンブレン構造体及びその製造方法
US20070254452A1 (en) Mask structure for manufacture of trench type semiconductor device
CN1941386A (zh) 半导体器件
WO2013083007A1 (zh) 衬底、衬底的制作方法和使用方法
CN103594412A (zh) 一种浅沟槽隔离结构的制作方法和浅沟槽隔离结构
US20220043205A1 (en) An ultra-thin integrated and manufacture of the same
CN1838389A (zh) 半导体装置与形成栅极间隔物的方法
TWI223357B (en) Process for metal patterning
CN101064245A (zh) 硬掩模层与半导体元件的制造方法
JP2002134451A (ja) 半導体装置の製造方法
CN108899326A (zh) 一种阵列基板及其制作方法、显示面板
CN115841941B (zh) 一种半导体结构的形成方法
CN1959944A (zh) 光致抗蚀剂的去除方法以及半导体元件的制造方法
CN102376620A (zh) 一种半导体器件的形成方法
CN1317739C (zh) 在具有图形的绝缘硅基衬底上制作硅薄膜的方法
CN114121631A (zh) Sgt的屏蔽栅的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1066099

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060823

Termination date: 20170210

CF01 Termination of patent right due to non-payment of annual fee