KR100594925B1 - 실리콘의 이방성 웨트 에칭 - Google Patents

실리콘의 이방성 웨트 에칭 Download PDF

Info

Publication number
KR100594925B1
KR100594925B1 KR1020040008309A KR20040008309A KR100594925B1 KR 100594925 B1 KR100594925 B1 KR 100594925B1 KR 1020040008309 A KR1020040008309 A KR 1020040008309A KR 20040008309 A KR20040008309 A KR 20040008309A KR 100594925 B1 KR100594925 B1 KR 100594925B1
Authority
KR
South Korea
Prior art keywords
film
etching
silicon
forming
mask
Prior art date
Application number
KR1020040008309A
Other languages
English (en)
Other versions
KR20040072473A (ko
Inventor
아오시마도모야스
Original Assignee
야마하 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마하 가부시키가이샤 filed Critical 야마하 가부시키가이샤
Publication of KR20040072473A publication Critical patent/KR20040072473A/ko
Application granted granted Critical
Publication of KR100594925B1 publication Critical patent/KR100594925B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00539—Wet etching
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/30—Coverings, e.g. protecting against weather, for decorative purposes
    • E06B3/301—Coverings, e.g. protecting against weather, for decorative purposes consisting of prefabricated profiled members or glass
    • E06B3/307—Coverings with special provisions for insulation, e.g. foam filled
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/04—Wing frames not characterised by the manner of movement
    • E06B3/263—Frames with special provision for insulation
    • E06B3/267—Frames with special provision for insulation with insulating elements formed in situ
    • E06B3/2675—Frames with special provision for insulation with insulating elements formed in situ combined with prefabricated insulating elements
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/30—Coverings, e.g. protecting against weather, for decorative purposes
    • E06B3/301—Coverings, e.g. protecting against weather, for decorative purposes consisting of prefabricated profiled members or glass
    • E06B3/306—Covering plastic frames with metal or plastic profiled members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/04—Wing frames not characterised by the manner of movement
    • E06B3/263—Frames with special provision for insulation
    • E06B3/2632—Frames with special provision for insulation with arrangements reducing the heat transmission, other than an interruption in a metal section
    • E06B2003/26325—Frames with special provision for insulation with arrangements reducing the heat transmission, other than an interruption in a metal section the convection or radiation in a hollow space being reduced, e.g. by subdividing the hollow space
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)

Abstract

실리콘 기판(10)의 한쪽 주면에 산화 실리콘막을 열 산화법에 의해 형성한 후, 산화 실리콘막의 위에 질화 실리콘막(16)을 CVD법에 의해 형성한다. 산화 실리콘막과 질화 실리콘막의 적층을 선택적으로 드라이 에칭하여 마스크 개구부(22)를 형성하고, 해당 적층의 잔존부를 에칭 마스크(24)로서 남긴다. 에칭 마스크(24)를 이용하여, TMAH 등의 알칼리 에칭액으로 기판(10)을 선택적 및 이방성으로 에칭하여 기판 개구부를 형성한다. 산화 실리콘막의 두께의 질화 실리콘막에 대한 두께의 비율을 1.25 이상 또는 바람직하게는 1.60 이상으로 설정함으로써, 개구 내벽부의 에칭 형상이 악화되거나, 에칭 마스크(24)에 균열이 발생되는 것을 방지할 수 있다.
웨트 에칭, 균열, 막 응력

Description

실리콘의 이방성 웨트 에칭{ANISOTROPIC WET ETCHING OF SILICON}
도 1은 본 발명의 일 실시예에 따라 웨트 에칭이 수행될 때 사용되어지는 에칭 마스크재 층 형성 공정을 나타내는 단면도.
도 2는 도 1에 도시된 공정에 계속되는 막 응력 완화홈 형성 공정을 나타내는 단면도.
도 3은 도 2에 도시된 공정에 계속되는 에칭 마스크 형성 공정을 나타내는 단면도.
도 4는 도 3에 도시된 공정에 계속되는 에칭 공정을 나타내는 단면도.
도 5는 도 4에 도시된 기판의 상면도.
도 6은 막 응력 완화홈의 제1 변형예를 나타내는 상면도.
도 7은 막 응력 완화홈의 제2 변형예를 나타내는 상면도.
도 8은 막 응력 완화홈의 제3 변형예를 나타내는 상면도.
도 9는 발명자의 연구에 따른 에칭 마스크 형성 공정을 나타내는 단면도.
도 10은 도 9에 도시된 공정에 계속되는 에칭 공정을 나타내는 단면도.
도 11은 도 10에 도시된 기판의 상면도.
〈도면의 주요 부분에 대한 부호의 설명〉
10 : 실리콘 기판
10A : 기판 개구부
10a : 개구 내벽부
12 : 에칭 스토퍼막
14 : SiO2막
16 : SiN막
16A∼16D : 막 응력 완화홈
18, 20 : 레지스트층
22 : 마스크 개구부
24 : 에칭 마스크
본 출원은 2003년 2월 10일자로 출원된 일본특허출원 제2003-032196호에 기초하여 우선권 주장하며, 그 전체 내용은 본 명세서에 참조로써 포함된다.
본 발명은 알칼리 에칭액을 이용하여 실리콘 기판을 선택적 및 이방성으로 에칭하는 웨트 에칭 방법에 관한 것이다.
종래, 이러한 종류의 웨트 에칭 방법에 있어서, 알칼리 에칭액의 침투를 방지할 목적으로, 산화 실리콘막과 질화 실리콘막의 적층(이하, 질화 실리콘/산화 실리콘 적층이라고 함)을 에칭 마스크로서 이용하는 것이 알려져 있다(예를 들면, 일 본특개 제2000-114248호 참조).
본원의 발명자의 연구에 따르면, 질화 실리콘/산화 실리콘 적층을 통해 장방형의 마스크 개구부를 형성하여 웨트 에칭을 행하는 경우, 어떤 경우에는 에칭되는 실리콘 영역이 장방형이 되지 않았거나, 질화 실리콘/산화 실리콘 적층에 균열이 발생되거나 하는 것이 판명되었다.
도 9와 도 10은 발명자의 연구에 따른 실리콘 웨트 에칭의 주요 공정을 도시한 것이다.
도 9의 공정에서는, 단결정 실리콘으로 이루어지는 실리콘 기판(1)의 한쪽 주면에 에칭 마스크(5)를 형성한다. 기판(1)의 다른 쪽의 주면에는, 에칭 스토퍼막(2)이 형성되어 있다. 에칭 마스크(5)를 형성할 때에는, 기판 표면에 열 산화법에 의해 산화 실리콘막(3)을 형성한 후, 산화 실리콘막(3)에 CVD(Chemical Vapor Deposition)법에 의해 질화 실리콘막(4)을 피착한다. 그리고, 막(3, 4)의 질화 실리콘/산화 실리콘 적층에 선택적으로 드라이 에칭 처리를 실시하여, 장방형의 마스크 개구부(4A)를 형성하고, 질화 실리콘/산화 실리콘 적층의 잔존부로 이루어지는 에칭 마스크(5)를 형성한다. 예를 들면, 에칭 스토퍼막(2)은 열산화법에 의해 형성된 산화 실리콘막으로 이루어진다. 에칭 스토퍼막이 멤브레인(membrane) 등으로써 이용되면, CVD 법에 의해 산화 실리콘막 상에 질화 실리콘층을 피착하는 것과 같은 다양한 구성의 층들이 이용될 수 있다.
도 10의 공정에서는, 마스크 개구부(4A)를 갖는 에칭 마스크(5)를 이용하고, 또한 TMAH(테트라-메틸-암모늄-하이드로옥사이드) 등의 알칼리 에칭액을 이용하여 기판(1)을 에칭 스토퍼막(2)의 표면에 달할 때까지 선택적 및 이방성으로 에칭하여 기판 개구부(1A)를 형성한다.
도 11은 도 10에 도시된 기판을 상면에서 본 도면이고, 도 11의 X-X'선 단면이 도 10의 단면에 상당한다. 에칭 마스크(5)의 막 응력에 기인하여 마스크 개구부(4A)의 개구 내벽부(5a)가 안쪽으로 만곡하거나, 또는 막 응력이 기판(1)에 작용하는 것에 의해, 기판 개구부(1A)의 개구 내벽부(1a)가 안쪽으로 만곡하여 형상 이상 B가 생기게 된다. 막 응력이 강한 경우에는, 에칭 마스크(5)(특히 질화 실리콘막(4))에 균열이 형성되어 균열 이상 A가 생긴다.
본 발명의 목적은 상기한 바와 같은 이상 A, B의 발생을 방지할 수 있는 신규한 웨트 에칭 방법을 제공하는 것에 있다.
본 발명의 일 양상에 따라 제공되는 웨트 에칭 방법은, 실리콘 기판의 한쪽 주면에 형성된 산화 실리콘막 상에 질화 실리콘막을 형성하는 단계 - 상기 산화 실리콘막의 두께 TO 및 상기 질화 실리콘막의 두께 TN을 막 두께비 TO/TN 이 1.25 이상이 되도록 설정함 -; 상기 산화 실리콘막 및 상기 질화 실리콘막의 적층을 선택적으로 에칭하여 상기 적층의 잔존부로 이루어지는 에칭 마스크를 형성하는 단계; 및 상기 에칭 마스크를 이용하고, 또한 알칼리 에칭액을 이용하여 상기 실리콘 기판을 선택적 및 이방성으로 에칭하는 단계를 포함하는 것이다.
산화 실리콘막의 두께 TO의 질화 실리콘막의 두께 TN에 대한 막 두께비 TO/T N을 1.25 이상이 되도록 설정하기 때문에, 적층의 막 응력의 밸런스가 양호하게 되어, 상기한 바와 같은 형상 이상이나 균열 이상을 방지할 수 있다. 막 두께비 TO/TN을 1.60 내지 3.21의 범위 이내의 값으로 설정하는 것이 실용상 바람직하다.
본 발명의 다른 양상에 따라 제공되는 웨트 에칭 방법은, 실리콘 기판의 한쪽 주면에 형성된 산화 실리콘막 상에 질화 실리콘막을 형성하는 단계; 상기 산화 실리콘막 및 상기 질화 실리콘막의 적층을 선택적으로 에칭하여 상기 적층의 일부 영역을 통해 마스크 개구부를 형성하고, 상기 적층의 잔존부로 이루어지는 에칭 마스크를 형성하는 단계; 상기 에칭 마스크를 형성하기 전 또는 형성한 후, 상기 마스크 개구부에 가해지는 막 응력을 완화하기 위한 막 응력 완화홈을 상기 질화 실리콘막에 부분적으로 형성하는 단계; 상기 에칭 마스크를 이용하고, 또한 알칼리 에칭액을 이용하여 상기 실리콘 기판을 선택적 및 이방성으로 에칭하는 단계를 포함하는 것이다.
에칭 마스크를 구성하는 질화 실리콘/산화 실리콘 적층의, 질화 실리콘막의 일부에 막 응력 완화홈을 형성하기 때문에, 마스크 개구부와 실리콘 기판에 가해지는 막 응력이 완화될 수 있어, 형상 이상이나 균열 이상을 방지할 수 있다. 마스크 개구부를 둘러싸도록 하나 또는 복수개의 막 응력 완화홈을 형성하는 것이 실용상 바람직하다.
상술한 바와 같이, 실리콘 기판이 알칼리 에칭액으로 선택적 및 이방성으로 에칭되는 경우, 산화 실리콘막의 두께 TO의 질화 실리콘막의 두께 TN에 대한 막 두께비 TO/TN을 1.25 이상이 되도록 설정함으로써, 또는 질화 실리콘막의 일부에 막 응력 완화홈을 형성함으로써, 막 응력에 기인하여 이칭 형상이 악화되거나 또는 에칭 마스크에 균열이 발생되거나 하는 것을 방지할 수 있다.
〈실시예〉
도 1 내지 도 4는 본 발명의 일 실시예에 따른 웨트 에칭 방법의 주요 공정을 도시한 단면도이다.
도 1의 공정에서는 단결정 실리콘으로 이루어지는 실리콘 기판(10)의 한쪽 주면에 산화 실리콘(SiO2)막(14) 및 질화 실리콘(SiN)막(16)의 적층으로 이루어지는 에칭 마스크재층을 형성한다. 기판(10)의 다른 쪽 주면에는, 예를 들면 SiN 등의 에칭 스토퍼막(12)이 그 사이에 버퍼 산화막을 개재하여 형성되어 있다. 실리콘 기판(10)은 예를 들어 6-인치 웨이퍼의 경우에는 두께가 450-600 ㎛이며, 8-인치 웨이퍼의 경우에는 두꼐가 600-850 ㎛이다.
에칭 마스크재층을 형성할 때에는, 예를 들면 열 산화법에 의해 SiO2막(14)을 형성한 후, SiO2막(14)의 위에 감압 열 CVD법에 의해 SiN막(16)을 형성한다. SiO2막(14)을 형성하기 위한 열 산화 처리에 있어서, 처리 조건은 일례로서 다음과 같다:
가스 유량: N2/O2=18/10[l/min의 단위]
기판 온도: 1025[℃]
또한, SiN막(16)을 형성하기 위한 감압 열 CVD 처리에 있어서, 처리 조건은 일례로서 다음과 같다:
가스 유량: SiH2Cl2/NH3(또는 NH3+N2)=0.05∼6/0.5∼6[1/min]
반응실 압력: 60[㎩]
기판 온도: 700∼800[℃]
도 2의 공정에서는, 레지스트층(18)을 마스크로서 이용하는 선택적 드라이 에칭 처리가 수행되어 SiN막(16)에 도 5에 도시한 바와 같은 평면 패턴을 갖는 막 응력 완화홈(16A)을 형성한다. 도 5에 도시된 홈(16A)의 평면 패턴은 약 절반의 패턴을 나타낸 것으로, 전체 패턴은 소정의 장방형 영역을 둘러싸는 격자 패턴으로 되어 있다.
드라이 에칭 처리 시에, 평행 평판형 플라즈마 에칭 방식을 이용한 경우, 처리 조건은 일례로서 다음과 같다:
사용 가스: SF6/He
반응실 압력: 약 0.50[Torr]
플라즈마 다운 플로우(down-flow) 에칭을 이용한 경우에는, 처리 조건은 일례로서 다음과 같다:
사용 가스: SF6/He
반응실 압력: 약 0.20[Torr]
드라이 에칭 처리의 후에는, 레지스트층(18)을 주지의 방법에 의해 제거한다.
도 3의 공정에서는, 레지스트층(20)을 마스크로서 이용하여 SiO2막(14) 및 SiN막(16)의 적층(질화 실리콘/산화 실리콘 적층)을 선택적으로 드라이 에칭 처리하여 도 5에 도시된 바와 같은 장방형의 평면 패턴을 갖는 마스크 개구부(22)를 형성하고, 막(14, 16)의 적층의 잔존부로 이루어진 에칭 마스크(24)를 남긴다. 마스크 개구부(22)는 원하는 다이어프램(diaphragm)에 대응하는 형상을 갖는다. 일례로서 홈(16A)으로 둘러싸인 장방형 영역 내의 해당 영역과 네변이 평행하게 되도록 배치된다.
드라이 에칭 처리 시에, 평행 평판형 플라즈마 에칭 방식을 이용한 경우, 처리 조건은 일례로서 다음과 같다:
사용 가스: CF4/O2
반응실 압력: 약 1.0[Torr]
마그네트론형 RIE(반응성 이온 에칭) 방식을 이용한 경우의 드라이 에칭 처리 시의 처리 조건은 일례로서 다음과 같다:
사용 가스: CF4/CHF3/N2
반응실 압력: 약 0.25[Torr]
협간극 전극(narrow gap electrode) RIE 방식을 이용한 드라이 에칭 처리의 처리 조건은 일례로서 다음과 같다:
사용 가스: CF4/CHF3/He
반응실 압력: 약 0.15[Torr]
드라이 에칭 처리 후에는, 주지의 방법에 의해 레지스트층(20)을 제거한다. 도 3에 도시된 선택적 드라이 에칭 처리는, 도 2의 선택적 드라이 에칭 처리의 전에 행하도록 해도 된다.
도 4의 공정에서는, 에칭 마스크(24)를 이용하고, 또한 알칼리 에칭액을 이용하여 기판(10)을 선택적 및 이방성으로 에칭하여 기판 개구부(10A)를 형성한다. 기판 개구부(10A)는 에칭 스토퍼막(12)에 달하도록 형성해도 되고, 또는 파선(10S)으로 나타낸 바와 같이 에칭 스토퍼막(12) 상에 소정의 두께의 실리콘 영역을 남기도록 형성해도 된다.
알칼리 에칭액으로서는 TMAH 또는 KOH(수산화칼륨)을 이용할 수 있으며, 어느 것이나 농도는 약 25[%]로, 액온은 약 90[℃]로 할 수 있다. 농도가 높아지면, 실리콘의 에칭면의 거칠기가 커지므로, 농도는 약간 엷은 쪽이 바람직하다. 그러나, 농도가 지나치게 엷어지면, 에칭 레이트가 저하되어, 처리 시간이 길어진다.
다음의 표 1은 도 4에 도시된 웨트 에칭의 공정에서 에칭액으로서 농도 22[%], 액온 90[℃]의 TMAH를 이용하여 15시간 동안 웨트 에칭을 행한 후의 각 샘플이 이상 A, B(도 11 참조)를 갖는지의 여부를 나타내는 것이다.
Figure 112004005287516-pat00001
표 1에서는 각 샘플의 SiN막(16)의 두께 TN[㎚], SiO2막(14)의 두께 TO[㎚], 합계 두께 T=TO+TN, 및 막 두께비 R=TO/TN이 나타나 있다. 또한, ○ 표시는 이상이 없음을 나타내고, × 표시는 이상이 있음을 나타내고, △ 표시는 제품의 성능에 영향이 없을 정도의 약간의 이상이 있음을, 각각 나타낸다.
표 1에 따르면, 샘플들 #3, #5, #6, #8 및 #9는 이상 A도 없고 이상 B도 없으며, 막 두께비 R은 1.25 이상이 필요하다는 것을 알 수 있다. R=1.45에서는, 이상 A가 에치 영역의 외측에서 발생하였지만, 제품의 성능상 문제가 없어, 장치는 실용상 가능하다. R=1.60∼3.21의 범위에서는 불량이나 문제점이 확인되지 않는다. R이 3.21보다 크게 되면, SiO2막(14)의 형성 시간이 길어져서, 비용상 불리하게 된다. 따라서, R을 1.25(더욱 바람직하게는 1.60)≤R≤3.21의 범위 내에서 설정하는 것이 바람직하다.
SiO2막(14)의 두께 TO가 얇으면, TN이 일정해져 R이 작아진다. R이 1.25보다 작아지면, 바람직하지 않다. TO가 얇으면, 질화 실리콘막의 응력이 기판(10)에 작용할 것이고, 기판의 응력 완화가 충분하지 않아, 이상 B의 발생을 초래한다. TO가 크면, 성막 시간이 길어져서, 비용상 불리하게 된다. 따라서, TO를 350[㎚]≤TO≤450[㎚]의 범위 내에서 설정하는 것이 바람직하다.
SiN막(16)의 두께 TN이 300[㎚]보다 커지면(샘플 #4), 이상 A가 발생하기 쉬워진다. 따라서, 두께 TN은 얇은 쪽이 바람직하다. TN이 140[㎚]보다 작으면, R을 3.21 이하로 설정하기 위하여 SiO2막(14)도 얇게 할 필요가 있다. 이러한 경우에, 다음과 같은 문제점이 발생할 수 있다. (a)SiO2막의 두께가 너무 얇으면, 응력 완화의 효과가 불충분해져서 이상 B가 발생될 수 있게 한다. (b)SiN막의 두께가 너 무 얇으면, 웨이퍼의 처리 동안에 SiN막은 굽어지게 될 수 있다. 그러면, SiO2막은 웨트 에칭 동안에 굽어진 곳을 통하여 에치될 수 있어서, 이상 A 및 B가 발생될 수 있게 한다. 따라서, TN을 140[㎚]≤TN≤300[㎚]의 범위 내에서 설정하는 것이 바람직하다. 생산성과 비용을 고려하면, TN을 170[㎚]≤TN≤280[㎚]의 범위 내에서 설정하는 것이 바람직하다.
도 4 및 도 5에는 이상 A, B가 발생하지 않은 경우의 기판 개구부(10A) 및 에칭 마스크(24)를 나타낸다. SiN막(16)에는 균열 이상 A가 발생하지 않는다. 마스크 개구부(22)의 내벽부(22a)나 기판 개구부(10A)의 내벽부(10a)에 대해서도, 안쪽으로 만곡하는 형상 이상 B가 발생하지 않는다.
상기한 실시예에서, 기판 개구부(10A)의 면적이 작을 때에는, 막 응력의 밸런스가 양호하기 때문에, 막 응력 완화홈(16A)을 생략할 수 있다. 즉, 도 1의 공정 후에, 도 2의 공정을 생략함으로써 도 3의 공정으로 이행할 수 있다. 이 경우에는 SiO2막(14)의 두께의 SiN막(16)의 두께에 대한 비율 R=TO/TN이 1.25 이상이 되도록 SiO2막(14) 및 SiN막(16)의 두께들을 설정함으로써 이상 A, B를 방지하게 된다.
도 6 내지 도 8은 막 응력 완화홈의 제1 내지 제3 변형예를 설명하는 것이다. 이들 도면에서, 도 1 내지 도 5에 도시된 것과 동일한 요소에는 동일한 부호를 사용하여 상세한 설명을 생략한다.
도 6의 예는, 스크라이브 영역(26)으로 둘러싸인 장방형의 실리콘 칩 영역에서, 장방형의 기판 개구부(10A)가 형성된다. 장방형의 기판 개구부(10A)의 코너들에는 응력이 집중될 가능성이 있다. 장방형의 막 응력 완화홈(16A)은 SiN막(16)에 형성된다. 장방형의 막 응력 완화홈(16A)은 기판 개구부(10A)를 둘러싸고, 또한 장방형의 막 응력 완화홈(16A)의 네변은 기판 개구부(10A)의 네변과는 평행하지 않지만 기판 개구부(10A)의 대각 방향에는 평행하다. 홈(16A)의 폭 W는 10[㎛] 이상으로 설정하고, 기판 개구부(10A)의 1개의 코너와 홈(16A)의 대응하는 변 사이의 간격 D는 100[㎛] 이상으로 설정할 수 있다.
도 7의 예는, 기판 개구부(10A)를 둘러싸도록 원형 고리 형상의 막 응력 완화홈(16A)을 형성한 것이다. 도 8의 예는, 기판 개구부(10A)를 둘러싸도고, 기판 개구부(10A)의 4개의 코너에 대응하여 4개의 막 응력 완화홈(16A∼16D)을 형성한 것이다.
도 6 내지 도 8의 어느 예에 있어서도, 기판 개구부(10A)의 4개의 코너의 근방에는 막 응력 완화홈이 형성되어 있으므로, 코너에 대한 막 응력의 집중을 억제할 수 있다.
본 발명은 바람직한 실시예에 관련하여 설명되었다. 그러나, 본 발명은 상술한 실시예에 한정되는 것이 아니다. 당업자들은 기타의 다양한 변경, 개선, 조합 등을 행할 수 있음을 이해할 것이다.
이상과 같이 본 발명에 따르면, 알칼리 에칭액을 이용하여 실리콘 기판을 선 택적 및 이방성으로 에칭할 때에, 에칭 마스크를 구성하는 질화 실리콘/산화 실리콘 적층에 있어서, 상술한 바와 같이, 실리콘 기판이 알칼리 에칭액으로 선택적 및 이방성으로 에칭되는 경우, 산화 실리콘막의 두께 TO의 질화 실리콘막의 두께 TN에 대한 막 두께비 TO/TN을 1.25 이상이 되도록 설정함으로써, 또는 질화 실리콘막의 일부에 막 응력 완화홈을 형성함으로써, 막 응력에 기인하여 이칭 형상이 악화되거나 또는 에칭 마스크에 균열이 발생되거나 하는 것을 방지하는 효과를 얻을 수 있다.

Claims (5)

  1. 실리콘 기판의 한쪽 주면에 산화 실리콘막을 형성하고, 그 다음에 상기 산화 실리콘막 상에 질화 실리콘막을 형성하는 단계 - 상기 산화 실리콘막의 두께 TO 및 상기 질화 실리콘막의 두께 TN을 막 두께비 TO/TN이 1.25 이상이 되도록 설정함 -;
    상기 산화 실리콘막 및 상기 질화 실리콘막의 적층을 선택적으로 에칭하여 상기 적층의 잔존부로 이루어지는 에칭 마스크를 형성하는 단계;
    상기 에칭 마스크를 이용하여 알칼리 에칭액으로 상기 실리콘 기판을 선택적 및 이방성으로 에칭하는 단계; 및
    상기 에칭 마스크를 형성하기 전 또는 형성한 후에, 질화 실리콘막의 일부에, 마스크 개구부에 가해지는 막 응력을 완화하기 위한 적어도 하나의 막 응력 완화홈을 형성하는 단계
    를 포함하는 웨트 에칭 방법.
  2. 제1항에 있어서,
    상기 막 두께비 TO/TN을 1.60 내지 3.21의 범위 이내의 값으로 설정하는 웨트 에칭 방법.
  3. 실리콘 기판의 한쪽 주면에 산화 실리콘막을 형성하고, 상기 산화 실리콘막 상에 질화 실리콘막을 형성하는 단계;
    상기 산화 실리콘막 및 상기 질화 실리콘막의 적층을 선택적으로 에칭하여 상기 적층의 일부 영역을 통해 장방형의 마스크 개구부를 형성하고, 상기 적층의 잔존부로 이루어지는 에칭 마스크를 형성하는 단계;
    상기 에칭 마스크를 형성하기 전 또는 형성한 후, 상기 장방형의 마스크 개구부에 가해지는 막 응력을 완화하기 위한 적어도 하나의 막 응력 완화홈을 상기 질화 실리콘막에 부분적으로 형성하는 단계; 및
    상기 에칭 마스크를 이용하여, 알칼리 에칭액으로 상기 실리콘 기판을 선택적 및 이방성으로 에칭하는 단계
    를 포함하는 웨트 에칭 방법.
  4. 제3항에 있어서,
    상기 적어도 하나의 막 응력 완화홈을 상기 마스크 개구부를 둘러싸도록 형성하는 웨트 에칭 방법.
  5. 제1항 또는 제3항에 있어서,
    실리콘 기판의 이면에 에칭 스토퍼막을 형성해 두고, 에칭 스토퍼막에 도달할 때까지 실리콘 기판을 에칭하는 단계를 더 포함하는 웨트 에칭 방법.
KR1020040008309A 2003-02-10 2004-02-09 실리콘의 이방성 웨트 에칭 KR100594925B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00032196 2003-02-10
JP2003032196A JP4107096B2 (ja) 2003-02-10 2003-02-10 ウェットエッチング方法

Publications (2)

Publication Number Publication Date
KR20040072473A KR20040072473A (ko) 2004-08-18
KR100594925B1 true KR100594925B1 (ko) 2006-06-30

Family

ID=32958516

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040008309A KR100594925B1 (ko) 2003-02-10 2004-02-09 실리콘의 이방성 웨트 에칭

Country Status (6)

Country Link
US (2) US7270763B2 (ko)
JP (1) JP4107096B2 (ko)
KR (1) KR100594925B1 (ko)
CN (2) CN1271689C (ko)
HK (1) HK1066099A1 (ko)
TW (1) TWI315750B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100383932C (zh) * 2005-07-05 2008-04-23 华中科技大学 一种硅湿法刻蚀工艺
CN100365889C (zh) * 2006-05-18 2008-01-30 中微光电子(潍坊)有限公司 一种防止垂直腔面发射半导体激光器在湿法氧化时开裂的方法
JP4905696B2 (ja) * 2007-04-09 2012-03-28 三菱電機株式会社 半導体装置の製造方法
EP1986059A1 (fr) * 2007-04-26 2008-10-29 ETA SA Manufacture Horlogère Suisse Dispositif de pivotement d'un arbre dans une pièce d'horlogerie
US8910380B2 (en) * 2010-06-15 2014-12-16 Xerox Corporation Method of manufacturing inkjet printhead with self-clean ability
DE102010025475A1 (de) 2010-06-29 2011-12-29 Airbus Operations Gmbh Stellsystem eines Flugzeugs mit einer Stellklappe
JP6169856B2 (ja) 2013-02-13 2017-07-26 浜松ホトニクス株式会社 裏面入射型エネルギー線検出素子
CN105097433B (zh) * 2014-05-14 2018-05-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
TWI629720B (zh) * 2015-09-30 2018-07-11 東京威力科創股份有限公司 用於濕蝕刻製程之溫度的動態控制之方法及設備
JP6701553B2 (ja) * 2016-01-06 2020-05-27 ローム株式会社 孔を有する基板およびその製造方法ならびに赤外線センサおよびその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5929463A (ja) 1982-08-12 1984-02-16 Nec Corp 半導体装置の製造方法
JPS6293954A (ja) 1985-10-21 1987-04-30 Oki Electric Ind Co Ltd 誘電体分離基板の製造方法
JPS6315422A (ja) 1986-07-08 1988-01-22 Komatsu Ltd 半導体装置の製造方法
JPH0777267B2 (ja) 1987-12-28 1995-08-16 シャープ株式会社 シリコンマイクロセンサ及びその製造方法
JPH02159769A (ja) 1988-12-14 1990-06-19 Yokogawa Electric Corp シリコン振動式歪センサの製造方法
US5141595A (en) 1990-03-05 1992-08-25 Northrop Corporation Method and apparatus for carbon coating and boron-doped carbon coating
US5131978A (en) * 1990-06-07 1992-07-21 Xerox Corporation Low temperature, single side, multiple step etching process for fabrication of small and large structures
US5141596A (en) * 1991-07-29 1992-08-25 Xerox Corporation Method of fabricating an ink jet printhead having integral silicon filter
JPH0645233A (ja) 1992-03-31 1994-02-18 Toppan Printing Co Ltd メンブレンの製造方法とメンブレンそしてそれに用いるブランク
US5308442A (en) * 1993-01-25 1994-05-03 Hewlett-Packard Company Anisotropically etched ink fill slots in silicon
JPH06267926A (ja) * 1993-03-12 1994-09-22 Canon Inc エッチング工程およびこれを用いた静電マイクロスイッチ
US5516720A (en) * 1994-02-14 1996-05-14 United Microelectronics Corporation Stress relaxation in dielectric before metallization
JPH08162395A (ja) 1994-12-08 1996-06-21 Oki Electric Ind Co Ltd Ｘ線マスク及びその製造方法
JPH08248198A (ja) 1995-03-13 1996-09-27 Nikon Corp 酸化シリコンメンブレンの作製方法
JP3422593B2 (ja) * 1995-04-07 2003-06-30 三菱電機株式会社 半導体装置の製造方法
US5738757A (en) * 1995-11-22 1998-04-14 Northrop Grumman Corporation Planar masking for multi-depth silicon etching
JP3414590B2 (ja) 1996-06-20 2003-06-09 株式会社東芝 半導体装置の製造方法
US5738575A (en) * 1996-08-30 1998-04-14 Bock; Robert T. Orbitally vibrating method and apparatus for interproximal plaque removal
US6022751A (en) 1996-10-24 2000-02-08 Canon Kabushiki Kaisha Production of electronic device
US6326314B1 (en) * 1997-09-18 2001-12-04 National Semiconductor Corporation Integrated inductor with filled etch
JPH11148868A (ja) 1997-11-17 1999-06-02 Masanori Okuyama 熱検知素子およびその製造方法
JP4032521B2 (ja) 1998-08-27 2008-01-16 日産自動車株式会社 センサの製造方法
JP2000088686A (ja) * 1998-09-08 2000-03-31 Matsushita Electric Works Ltd 半導体圧力センサ用台座及びその製造方法
JP3241005B2 (ja) 1998-10-01 2001-12-25 日本電気株式会社 シリコンのエッチング方法
JP2000243831A (ja) 1999-02-18 2000-09-08 Sony Corp 半導体装置とその製造方法
JP4298066B2 (ja) * 1999-06-09 2009-07-15 キヤノン株式会社 インクジェット記録ヘッドの製造方法、インクジェット記録ヘッドおよびインクジェット記録装置
US6464842B1 (en) * 1999-06-22 2002-10-15 President And Fellows Of Harvard College Control of solid state dimensional features
US6958125B2 (en) * 1999-12-24 2005-10-25 Canon Kabushiki Kaisha Method for manufacturing liquid jet recording head
KR100499029B1 (ko) * 2002-10-22 2005-07-01 한국전자통신연구원 광 정보 저장장치의 헤드에 적용 가능한 캔티레버형근접장 탐침 구조 및 그 제작 방법

Also Published As

Publication number Publication date
CN100463119C (zh) 2009-02-18
US7867408B2 (en) 2011-01-11
JP2004241743A (ja) 2004-08-26
KR20040072473A (ko) 2004-08-18
CN1271689C (zh) 2006-08-23
CN1897228A (zh) 2007-01-17
CN1534738A (zh) 2004-10-06
JP4107096B2 (ja) 2008-06-25
TW200424357A (en) 2004-11-16
US20070231540A1 (en) 2007-10-04
HK1066099A1 (en) 2005-03-11
TWI315750B (en) 2009-10-11
US7270763B2 (en) 2007-09-18
US20040195209A1 (en) 2004-10-07

Similar Documents

Publication Publication Date Title
US7867408B2 (en) Anisotropic wet etching of silicon
JP5105824B2 (ja) マスク構造物の形成方法及びこれを利用した微細パターン形成方法
JPH09129593A (ja) ウェハの処理方法
US5856230A (en) Method for making field oxide of semiconductor device
JP2008210909A (ja) 半導体装置の製造方法
KR100438772B1 (ko) 버블 디펙트를 방지할 수 있는 반도체 소자의 제조방법
CN109151690B (zh) 麦克风的制造方法
KR100273704B1 (ko) 반도체기판제조방법
US20130034954A1 (en) Integrated circuit system including nitride layer technology
JPH11121621A (ja) 自己整列コンタクトホール形成方法
JP3571236B2 (ja) 半導体装置の製造方法
US20060240678A1 (en) Method of forming a LP-CVD oxide film without oxidizing an underlying metal film
US6958276B2 (en) Method of manufacturing trench-type MOSFET
CN1411048A (zh) 半导体装置
JPS6315439A (ja) 選択酸化分離方法
JP2008135783A (ja) シリコン基板
US20030166335A1 (en) Method of forming wiring in semiconductor devices
JPH05283518A (ja) 半導体装置の製造方法
KR100207531B1 (ko) 질소가 인-사이튜 도핑된 폴리실리콘 스페이서를 이용한 반도체장치의 소자분리방법
KR100774795B1 (ko) 다중 게이트 절연막 형성 방법
KR20030053658A (ko) 반도체소자의 제조방법
CN114388358A (zh) 半导体器件的制造方法
JPH09102495A (ja) 半導体装置の製造方法
JPS6214942B2 (ko)
JPS63127555A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140516

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee