CN1959944A - 光致抗蚀剂的去除方法以及半导体元件的制造方法 - Google Patents

Abstract

一种增进离子注入掩模用的光致抗蚀剂层的去除率的方法，此方法是在形成光致抗蚀剂层之前先对衬底进行前处理工艺，此前处理工艺例如是一种等离子体工艺。此方法可应用于半导体元件的制造中，以避免光致抗蚀剂暴裂、维持此半导体元件的完整性，以及增进离子注入掩模用的光致抗蚀剂层的去除率。

Description

光致抗蚀剂的去除方法以及半导体元件的制造方法

技术领域

本发明涉及一种半导体元件制造方法，尤其涉及一种增进光致抗蚀剂去除效率的半导体元件制造方法。

背景技术

光刻(Photolithography)工艺是整个集成电路工艺中，最举足轻重的关键之一。光刻工艺所使用的光致抗蚀剂层，在干式蚀刻后、湿式蚀刻后或离子注入工艺后，必须彻底地清除干净，以避免影响后续的工艺。

然而，光致抗蚀剂的特性常会因为所进行的工艺的不同而有不同的影响。举例来说，在离子注入工艺中，光致抗蚀剂表面因为离子注入工艺而使其表面硬化，使得光致抗蚀剂去除不易，且由于其表面硬化，在灰化(Ashing)过程中，易造成光致抗蚀剂暴裂(Popping)。一般而言，为使光致抗蚀剂暴裂现象不易发生，通常会于灰化过程中加入四氟化碳，或在随后的湿式清洗中，利用高温(摄氏70度)或于RCA溶液中添加稀释氢氟酸(DHF)来达到目的。然而这两种方法在移除光致抗蚀剂时，也会消耗衬底上的部分氧化层，而影响元件的性能。

为了避免上述高温RCA溶液造成的问题，以有效地控制元件的性能，在离子注入工艺后，已广泛无四氟化碳的灰化，以及采用未添加DHF的低温RCA溶液来清除光致抗蚀剂。然而，以无四氟化碳的灰化以及未添加DHF的低温RCA溶液来移除光致抗蚀剂的效率或移除速度较差，而且往往无法将光致抗蚀剂完全清除。因此，离子注入工艺后的光致抗蚀剂去除工艺仍然必须加以改良。

发明内容

本发明的目的是提供一种半导体元件的制造方法，以提高离子注入后的光致抗蚀剂清除效率。

本发明的再一目的是提供一种半导体元件的制造方法，以增加光致抗蚀剂去除的工艺裕度(Process Window)。

本发明提出一种半导体元件的制造方法。此方法是在衬底上形成栅极，并在衬底中形成轻掺杂源极/漏极区。之后，在栅极的侧壁形成间隙壁。接着，对所裸露的栅极结构、间隙壁以及衬底进行前处理工艺。之后，在衬底上形成图案化光致抗蚀剂层，然后，以此图案化光致抗蚀剂层、栅极结构和间隙壁为掩模，进行离子注入工艺，以于衬底中形成源极/漏极区。之后，去除此图案化光致抗蚀剂层。

依据本发明一实施例所述，前处理工艺例如是等离子体工艺，此等离子体工艺所使用的气体是选自于氢气、氧气、氮气、一氧化二氮、水及其组合所组成的组其中之一。此等离子体工艺的温度范围在摄氏100度至260度之间。

依据本发明一实施例所述，上述在栅极的侧壁形成间隙壁的步骤后，前处理工艺之前还包括一清洗步骤，以去除形成间隙壁的过程中所形成的聚合物。

依据本发明一实施例所述，上述去除该图案化光致抗蚀剂层的步骤例如是灰化(Ashing)工艺与以清洗液清洗的清洗工艺。此灰化工艺包括不含四氟化碳的等离子体工艺。此外，此清洗液不含稀释的氢氟酸。

本发明在图案化光致抗蚀剂层形成之前进行前处理工艺，可以避免图案化光致抗蚀剂层在灰化时产生光致抗蚀剂暴裂(Popping)、保持完整的元件结构与性能、并使图案化光致抗蚀剂层的清除工艺具有较高的工艺裕度及较高的效率。

本发明再提出一种增进离子注入掩模用的光致抗蚀剂层的去除率的方法，此方法是先提供衬底，然后在形成一光致抗蚀剂层前，对该衬底进行一前处理工艺。

依据本发明一实施例所述，其中前处理工艺例如是等离子体工艺。此等离子体工艺所使用的气体是选自于氢气、氧气、氮气、一氧化二氮、水及其组合所组成的组其中之一。此等离子体工艺的温度范围在摄氏100度至260度之间。

本发明于离子注入工艺掩模用的光致抗蚀剂图案形成之前即以前处理工艺对衬底表面进行处理，此前处理工艺可以避免光致抗蚀剂在灰化时产生暴裂的现象、保持完整的元件结构与性能、以及增加后续去除光致抗蚀剂的效率。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下。

附图说明

图1为本发明的半导体元件的制造方法步骤流程图；

图2A至图2C是本发明的半导体元件的制造方法的剖面流程图；

图3为本发明的前处理工艺应用于一实例的照片；

图4为本发明的前处理工艺应用于另一实例的照片；

图5为比较例1的照片。

主要元件符号说明

100、102、104、106、108：步骤

200：衬底

201：隔离结构

202：栅极氧化层

204：栅极

205：补偿间隙壁

206：轻掺杂源极/漏极区

207、210：图案化光致抗蚀剂层

209、214：离子注入工艺

208：间隙壁

212：源极/漏极区

具体实施方式

图1为本发明的增进离子注入掩模用的光致抗蚀剂层的去除率的方法步骤流程图。请参照图1，进行步骤100，提供一衬底，此衬底例如是硅衬底，或配置有逻辑元件或存储器元件的构件，例如栅极结构、栅极氧化层及各种轻掺杂区等。

之后，进行步骤102，对此衬底进行前处理工艺。前处理工艺例如是等离子体工艺。此等离子体工艺所使用的气体是选自于氢气、氧气、氮气、一氧化二氮、水及其组合所组成的组其中之一。此等离子体工艺的温度范围在摄氏100度至260度之间。此等离子体工艺可以在衬底上形成一层缓冲层，使衬底与后续形成的光致抗蚀剂分隔，并增加光致抗蚀剂去除的效率。

接着，进行步骤104，于此衬底上形成图案化光致抗蚀剂层。然后，进行步骤106，以此图案化光致抗蚀剂层为掩模，进行离子注入工艺，于衬底中形成掺杂区。此掺杂区例如是源极/漏极区。由于上述缓冲层的存在，光致抗蚀剂中的气泡在随后的灰化过程中可经由缓冲层向外界导出，因此可以避免光致抗蚀剂中的气泡无法排出所产生的暴裂现象。

之后，进行步骤108，去除此图案化光致抗蚀剂层。此图案化光致抗蚀剂层的去除方法例如是先利用不含四氟化碳的氧等离子体进行灰化(Ashing)，然后利用不含稀释氢氟酸的RCA溶液的进行清洗。此RCA溶液的清洁方法例如以摄氏20至30度的氢氧化铵、过氧化氢及去离子水的混合溶液来进行清洗，再以摄氏20至30度的氢氯酸、过氧化氢及去离子水的混合溶液来进行清洗。

本发明在图案化光致抗蚀剂层形成之前进行前处理工艺，可以避免图案化光致抗蚀剂层在灰化工艺中产生暴裂现象、保持完整的元件结构与性能、以及使图案化光致抗蚀剂层的清除工艺具有较高的工艺裕度及较高的效率。

图2A至图2C是本发明的半导体元件制造方法的剖面流程图，在此以一般的MOS元件为例来说明。请参照图2A，首先在已形成隔离结构201的衬底200上形成栅极氧化层202以及栅极204。栅极氧化层202的材质例如是氧化硅，其形成方法例如是热氧化法。栅极204的材质例如是多晶硅，其形成方法例如是低压化学气相沉积法(LPCVD)。接着，在栅极204的侧壁上形成补偿间隙壁205。补偿间隙壁205的形成方法例如是以化学气相沉积法在衬底200上形成一层介电层，然后进行一各向异性蚀刻工艺以回蚀刻此介电层。之后，进行一高温薄氧退火处理，以使制作栅极204与补偿间隙壁205时，在栅极204与衬底200表面上所产生的缺陷，藉由此高温薄氧退火处理使晶格重新排列后消除。接着，在衬底200中形成轻掺杂源极/漏极区206。轻掺杂源极/漏极区206例如是N型轻掺杂区，其形成方法例如是以一图案化光致抗蚀剂层207为掩模，进行一离子注入工艺209以形成的。

然后，去除图案化光致抗蚀剂层207。去除图案化光致抗蚀剂层207的方法例如是先以氧气等离子体清除大部分图案化光致抗蚀剂层207，再以低温RCA清除方法来去除图案化光致抗蚀剂层207。此低温RCA清除方法例如是在摄氏20至30度先以氢氧化铵、过氧化氢及去离子水的混合溶液来进行清洗，再于摄氏20至30度以氢氯酸、过氧化氢及去离子水的混合溶液来进行清洗。

之后，请参照图2B，于栅极204两侧形成间隙壁208。间隙壁208的形成方法是先以化学气相沉积法于衬底200上形成氧化硅或氮化硅或是前述两者的复合层，然后进行各向异性蚀刻工艺，直到暴露出栅极204以及部分衬底200。上述的各向异性蚀刻工艺会伴随高分子聚合物的生成反应，接着进行一清洗步骤，以去除形成间隙壁208的过程中所形成的聚合物。此清洗步骤例如是利用RCA溶液的清洁方法。此RCA溶液的清洁方法例如在摄氏70至80度先以氢氧化铵、过氧化氢及去离子水的混合溶液来进行清洗，再于摄氏70至80度以氢氯酸、过氧化氢及去离子水的混合溶液来进行清洗。

然后，对所裸露的栅极204、间隙壁208以及衬底200进行一前处理工艺。此前处理工艺例如是等离子体工艺。此等离子体工艺所使用的气体是选自于氢气、氧气、氮气、一氧化二氮、水及其组合所组成的组其中之一，而工艺的温度范围在摄氏100度至260度之间。此等离子体工艺可以在衬底200上形成一层隐形的缓冲层(未绘示)，使衬底200与后续形成的光致抗蚀剂分隔，并增加光致抗蚀剂去除的效率。

在衬底200上形成图案化光致抗蚀剂层210。此图案化光致抗蚀剂层210未覆盖栅极204、轻掺杂源极/漏极区206以及间隙壁208。之后，以图案化光致抗蚀剂层210、栅极204和间隙壁208为掩模，于衬底200中形成源极/漏极区212。源极/漏极区212例如是以离子注入工艺214所形成的N型重掺杂区。

之后，去除光致抗蚀剂层210，例如是先以氧气等离子体清洗，再以低温RCA清除方法来去除此图案化光致抗蚀剂层210，而形成如图2C所绘示的MOS元件结构。此低温RCA清除方法可采用前述的低温RCA清除方法，故不再赘述。

例1

在一衬底上形成一浅沟渠隔离结构(STI)，然后，在进行前处理工艺之前，先测量浅沟渠隔离结构于衬底上的高度、深度以及间隙壁的厚度，然后，以摄氏100度至260度的氢气与氮气等离子体来进行前处理工艺；接着，再次测量浅沟渠隔离结构于衬底上的高度、深度以及间隙壁的厚度，其结果如表1所示。接着，形成图案化光致抗蚀剂层，并以此图案化光致抗蚀剂层为掩模进行离子注入工艺，以于衬底中形成掺杂区。接着，以进行不含四氟化碳的灰化与室温的不含稀释氢氟酸的RCA清洗液清洗，以去除此图案化光致抗蚀剂层，其结果如图3所示。

例2

例2所采用方法和例1相同，但，前处理工艺是以摄氏100度至260度的氧气等离子体来进行的，其结果如表1和图4所示。

表1

	例1		例2
					前处理工艺前	前处理工艺后	前处理工艺前	前处理工艺后
	衬底上氧化物的厚度	28.09埃	28.38埃	26.56埃					25.36埃
STI深度					3566.4埃	3560.2埃	3515.7埃	3519.3埃
	间隙壁宽度	0.17941微米	0.17968微米	0.18528微米					0.18483微米

表1的结果显示上述前处理工艺之前与之后的各尺寸量测结果均在量测误差范围之内，表示前处理工艺不会影响此MOS晶体管表面的各构件尺寸。图3和图4的照片显示采用本发明的方法，无光致抗蚀剂残留。

比较例1

比较例1是一个对照实验，其采用和例1相同的方法，但，在进行注入离子步骤之前并未经过本发明的前处理工艺，其结果如图5所示。请参照图5，其显示掺杂区中仍有光致抗蚀剂残留。

例1和例2及比较例1的结果显示本发明的方法不仅可彻底清除光致抗蚀剂残留，而且可以增进离子注入掩模用的光致抗蚀剂层的去除效率。此外，本发明在图案化光致抗蚀剂层形成之前进行前处理工艺，可以采用低温的清洗液来清除光致抗蚀剂，且可以在较短的时间内完成去除光致抗蚀剂的工艺，并且可提高工艺的裕度。此外，本发明可以避免光致抗蚀剂的暴裂现象，并保持完整的元件结构与性能。

虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围的前提下，可作些许的更动与润饰，因此本发明的保护范围当视所附权利要求所界定者为准。

Claims (13)

1.一种半导体元件的制造方法，包括：

在一衬底上形成一栅极；

在该衬底中形成一轻掺杂源极/漏极区；

在该栅极的侧壁形成一间隙壁；

对所裸露的该栅极、该间隙壁以及该衬底进行一前处理工艺；

在该衬底上形成一图案化光致抗蚀剂层；

以该图案化光致抗蚀剂层、该栅极和该间隙壁为掩模，进行离子注入工艺，以于该衬底中形成一源极/漏极区；以及

去除该图案化光致抗蚀剂层。

2.如权利要求1所述的半导体元件的制造方法，其中该前处理工艺包括一等离子体工艺。

3.如权利要求2所述的半导体元件的制造方法，其中该等离子体工艺所使用的气体是选自于氢气、氧气、氮气、一氧化二氮、水及其组合所组成的组其中之一。

4.如权利要求2所述的半导体元件的制造方法，其中该等离子体工艺的温度范围在摄氏100度至260度之间。

5.如权利要求1所述的半导体元件的制造方法，其中在该栅极的侧壁形成该间隙壁的步骤后，还包括一清洗步骤，以去除形成该间隙壁的工艺中所形成的聚合物。

6.如权利要求5所述的半导体元件的制造方法，其中该前处理工艺是在该清洗步骤之后以及形成该图案化光致抗蚀剂层步骤之前进行。

7.如权利要求1所述的半导体元件的制造方法，其中去除该图案化光致抗蚀剂层的步骤包括一灰化工艺与一清洗液的清洗工艺。

8.如权利要求7所述的半导体元件的制造方法，其中该灰化工艺包括等离子体工艺，该等离子体工艺不含四氟化碳。

9.如权利要求7所述的半导体元件的制造方法，其中该清洗液不含稀释的氢氟酸。

10.一种增进离子注入掩模用的光致抗蚀剂层的去除率的方法，该方法包括：

提供一衬底；以及

在形成一光致抗蚀剂层前，对该衬底进行一前处理工艺。

11.如权利要求10所述的增进离子注入掩模用的光致抗蚀剂层的去除率的方法，其中该前处理工艺包括一等离子体工艺。

12.如权利要求11所述的增进离子注入掩模用的光致抗蚀剂层的去除率的方法，其中该等离子体工艺所使用的气体是选自于氢气、氧气、氮气、一氧化二氮、水及其组合所组成的组其中之一。

13.如权利要求11所述的增进离子注入掩模用的光致抗蚀剂层的去除率的方法，其中该等离子体工艺的温度范围在摄氏100度至260度之间。

Images