CN1933111A - 间隙壁的制造方法及其蚀刻后的清洗方法与半导体元件 - Google Patents
间隙壁的制造方法及其蚀刻后的清洗方法与半导体元件 Download PDFInfo
- Publication number
- CN1933111A CN1933111A CN 200510103863 CN200510103863A CN1933111A CN 1933111 A CN1933111 A CN 1933111A CN 200510103863 CN200510103863 CN 200510103863 CN 200510103863 A CN200510103863 A CN 200510103863A CN 1933111 A CN1933111 A CN 1933111A
- Authority
- CN
- China
- Prior art keywords
- clearance wall
- substrate
- plasma treatment
- cleaning
- treatment step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
一种间隙壁的制造方法，此制造方法为，提供已形成有元件结构的基底，而元件结构包括栅极结构以及源极/漏极区。然后，于基底上方形成间隙壁材料层，以覆盖基底与元件结构。接着，进行一蚀刻工艺，移除部分间隙壁材料层，以于栅极结构侧壁形成间隙壁。之后，进行一等离子体处理步骤，于基底、间隙壁与元件结构表面形成间隙壁保护层。
Description
技术领域
本发明涉及一种半导体元件与工艺，特别是涉及一种间隙壁的制造方法及其蚀刻后的清洗方法与半导体元件。
背景技术
现有地，在金属氧化物半导体晶体管(MOS)的制造过程中，会在栅极的侧壁上形成间隙壁(spacer)，来帮助栅极与源极/漏极的隔离。最重要的，是要利用间隙壁与栅极所构成的整个结构，来进行源极/漏极的掺杂(doping)步骤。
一般而言，栅极间隙壁工艺在一半导体基底上依序形成一层栅氧化层与一层多晶硅层。然后，定义栅氧化层与多晶硅层以形成一栅极结构等步骤之后所进行。此工艺先形成一层氮化硅层完整覆盖整个栅极结构，然后，进行一蚀刻步骤，以于栅极结构两侧壁形成氮化硅间隙壁，来完成。接下来，在间隙壁蚀刻工艺之后、进行后续工艺之前，会将整个晶片置于一清洗槽中，以进行清洗步骤，以移除附着于基底上的微粒以及蚀刻后所残留的聚合物(polymer)。
然而，清洗步骤中所使用的化学清洁溶液，往往会造成间隙壁表面损伤(damage)，且会损耗间隙壁的膜层，而使间隙壁的宽度减少，进而将导致短通道效应和栅极-源极/漏极电容值的增加。另外，亦会造成间隙壁宽度不易控制等问题。
发明内容
有鉴于此，本发明的目的就是在提供一种间隙壁的制造方法，能够保护间隙壁，以避免膜层表面损伤及损耗膜层而使其变薄的问题。
本发明的另一目的是提供一种间隙壁蚀刻后的清洗方法，能够解决间隙壁宽度不易控制的问题。
本发明的又一目的是提供一种半导体元件，具有一间隙壁保护层，以保护间隙壁不受到损伤及损耗的问题。
本发明提出一种间隙壁的制造方法，此制造方法为，提供已形成有元件结构的基底，而元件结构包括栅极结构以及源极/漏极区。然后，于基底上方形成间隙壁材料层，以覆盖基底与元件结构。接着，进行一蚀刻工艺，移除部分间隙壁材料层，以于栅极结构侧壁形成间隙壁。之后，进行一等离子体处理步骤，于基底、间隙壁与元件结构表面形成间隙壁保护层。
依照本发明的实施例所述，上述的等离子体处理步骤的反应气体例如是含氧气体。含氧气体例如是氧气以及选自氮气(N2)、氩气(Ar)、氖气(Ne)、氦气(He)所组成的族群。等离子体处理步骤的反应时间介于20至40秒之间。
依照本发明的实施例所述，上述的间隙壁保护层例如是一氧化层。另外，间隙壁材料层的材料例如是氮化硅。
依照本发明的实施例所述，上述的蚀刻工艺的蚀刻气体例如是六氟化碳/二氧化碳/氟化甲烷(C2F6/CO2/CH3F)。
依照本发明的实施例所述，上述的蚀刻步骤与等离子体处理步骤例如是在同一反应腔室中进行。
本发明还提出一种间隙壁蚀刻后的清洗方法，此方法为提供已形成有一元件结构的一基底，而元件结构包括栅极结构以及源极/漏极区，且栅极结构侧壁已形成有间隙壁。然后，进行一等离子体处理步骤，以于基底、间隙壁与元件结构的表面形成间隙壁保护层。接着，对基底、间隙壁与元件结构进行至少一清洗步骤。
依照本发明的实施例所述，上述的等离子体处理步骤的反应气体例如是含氧气体。含氧气体例如是氧气以及选自氮气、氩气、氖气、氦气所组成的族群。等离子体处理步骤的反应时间介于20至40秒之间。
依照本发明的实施例所述，上述的间隙壁保护层例如是一氧化层。另外，间隙壁材料层的材料例如是氮化硅。
依照本发明的实施例所述，上述的蚀刻工艺的蚀刻气体例如是六氟化碳/二氧化碳/氟化甲烷。
依照本发明的实施例所述，上述的蚀刻步骤与等离子体处理步骤例如是在同一反应腔室中进行。
依照本发明的实施例所述，上述的清洗步骤的清洗液例如是硫酸(H2SO4)/过氧化氢(H2O2)/水(H2O)的混合液(标准清洗液SPM)、氯化氢(HCl)/过氧化氢(H2O2)/水(H2O)的混合液(标准清洗液HPM)或氨水(NH4OH)/过氧化氢(H2O2)/水(H2O)的混合液(标准清洗液APM)。
本发明又提出一种半导体元件，此半导体元件包括元件结构、间隙壁以及间隙壁保护层。其中，元件结构包括一栅极结构以及一源极/漏极区，而栅极结构配置于基底上，且源极/漏极区配置于栅极结构两侧的基底中。另外，间隙壁配置于栅极结构侧壁，间隙壁保护层配置于基底、间隙壁与元件结构的表面。
依照本发明的实施例所述，上述的间隙壁的材料例如是氮化硅。另外，间隙壁保护层例如是氧化层。
本发明于间隙壁的蚀刻工艺后，进行一等离子体处理步骤，以形成一层间隙壁保护层，用以保护间隙壁。另一方面，在后续的清洗步骤中，由于间隙壁上覆盖有一层间隙壁保护层，因此可避免现有清洗步骤会造成间隙壁表面损伤或使间隙壁变薄等问题。此外，也由于在间隙壁的蚀刻工艺后，进行等离子体处理步骤形成一层间隙壁保护层，因此可提高清洗步骤的等待时间(queue time，Q-time)，如此可有效节省工艺成本。
为让本发明的上述和其它目的、特征和优点能更明显易懂，以下配合附图以及优选实施例，以更详细地说明本发明。
附图说明
图1A至图1D为依照本发明实施例所绘示的间隙壁的制造流程剖面图。
图2为依照本发明实施例所绘示的间隙壁蚀刻后的清洗方法的流程图。
简单符号说明
100：基底
102：元件结构
102a：栅极结构
102b：源极/漏极区
104：氧化硅层
106：间隙壁材料层
106a：间隙壁
108：蚀刻步骤
110：等离子体处理步骤
112：间隙壁保护层
200、210、220：步骤
具体实施方式
图1A至图1D为依照本发明实施例所绘示的间隙壁的制造流程剖面图。
首先，请参照图1A，于一基底100上形成一元件结构102。其中，基底100例如是硅基底。元件结构102可例如是由栅极结构102a以及源极/漏极区102b所构成，而元件结构102的形成方法与材料为此领域的技术人员所熟知，于此不再赘述。
然后，请参照图1B，于基底100上方形成一间隙壁材料层106，覆盖整个基底100与元件结构102。间隙壁材料层106的材料例如是氮化硅，其形成方法例如是化学气相沉积法。在一实施例中，于间隙壁材料层106形成前，可于基底100与元件结构102上形成一层氧化硅层104。上述氧化硅层104的形成方法例如是热氧化法，而此氧化硅层104的作用是，作为后续的间隙壁蚀刻工艺的蚀刻终止层。
接着，请参照图1C，进行一蚀刻步骤108，移除部分间隙壁材料层106，以于栅极结构102a侧壁形成间隙壁106a。蚀刻步骤108例如是一各向异性蚀刻工艺，而其所使用的蚀刻气体例如是六氟化碳/二氧化碳/氟化甲烷(C2F6/CO2/CH3F)或其它适合的蚀刻气体。然而，在进行蚀刻步骤108期间，可能因为蚀刻气体中所存在的有机化合物，而在间隙壁106a的侧壁形成预期外的聚合物(polymer)等副产物(by-product)。
接着，请参照图1D，本发明在蚀刻步骤108之后，以及后续预进行的清洗步骤前，进行一等离子体处理步骤110，以于基底100、间隙壁106a与元件结构102表面形成一间隙壁保护层112，而此间隙壁保护层112用以保护间隙壁106a。间隙壁保护层112例如是一氧化层。等离子体处理步骤110的操作参数例如是，压力为50mtorr左右，功率为600W左右，反应气体的流量例如是在8000sccm以下，优选是在180sccm左右，而反应时间为介于20至40秒之间。其中，等离子体处理步骤110的反应气体例如是一含氧气体，其例如是氧气以及选自氮气(N2)、氩气(Ar)、氖气(Ne)、氦气(He)等钝气(inert gas)所组成的族群。
在一实施例中，上述的蚀刻步骤108与等离子体处理步骤110可例如是以临场(in suit)的方式进行，亦即是在相同的反应腔室(chamber)中进行。在另一实施例中，蚀刻步骤108与等离子体处理步骤110亦可例如是在不同的反应腔室中进行。
承上述，本发明亦可应用于补偿间隙壁(offset spacer)的制作上，其例如是以现有的工艺完成补偿间隙壁的制作后，再进行一等离子体处理步骤，以形成一层氧化层，用以保护补偿间隙壁。同样地，其制造方法可如上所述，于此不再赘述。
在完成本发明的间隙壁的制造后，更可继续进行清洗步骤，以移除在蚀刻步骤108期间，所形成的预期外的聚合物或其它微粒。以下，详细说明蚀刻间隙壁106后的清洗步骤。图2为依照本发明实施例所绘示的间隙壁蚀刻后的清洗方法的流程图。
步骤200，提供一基底。此基底上已形成有元件结构，此元件结构包括栅极结构与源极/漏极区，且在栅极结构侧壁已形成有间隙壁。
步骤210，进行一等离子体处理步骤。此等离子体处理步骤可于基底、间隙壁与元件结构的表面形成一间隙壁保护层。
步骤220，进行至少一次的清洗步骤，以移除附着于晶片上的聚合物与其它微粒。其中，此清洗步骤所使用的清洗液例如是硫酸(H2SO4)/过氧化氢(H2O2)/水(H2O)的混合液(标准清洗液SPM)、氯化氢(HCl)/过氧化氢(H2O2)/水(H2O)的混合液(标准清洗液HPM)或氨水(NH4OH)/过氧化氢(H2O2)/水(H2O)的混合液(标准清洗液APM)。
在一实施例中，清洗步骤例如是将基底、间隙壁与元件结构整个浸入装有SPM清洗液的环境中。在另一实施例中，清洗步骤例如是先将基底、间隙壁与元件结构整个浸入装有SPM清洗液的环境中。然后，再将其浸入装有APM清洗液的环境中。当然，本发明并不对此清洗步骤的次数与清洗液做特别的限定。
值得注意的是，本发明的特点为在间隙壁的蚀刻工艺后，进行一等离子体处理步骤，以形成一层间隙壁保护层，用以保护间隙壁。另一方面，在后续的清洗步骤中，由于间隙壁上覆盖有一层间隙壁保护层，因此清洗步骤的清洗液不会对间隙壁造成影响，亦即是可避免现有清洗步骤会造成间隙壁表面损伤或使间隙壁变薄等问题。特别是，也由于在间隙壁的蚀刻工艺后，进行等离子体处理步骤形成一层间隙壁保护层，保护间隙壁不会受清洗液侵蚀，因此可提高清洗步骤的等待时间(queue time，Q-time)，如此可有效节省工艺成本。上述，清洗步骤的等待时间是指经间隙壁的蚀刻工艺，并完成等离子体处理步骤后，到进行清洗步骤前的这一段时间。
接下来，为了详述本发明，以下说明本发明的半导体元件的结构。
请再次参照图1D，半导体元件的结构包括元件结构102、间隙壁106a以及间隙壁保护层112。其中，元件结构102包括一栅极结构102a以及一源极/漏极区102b，而栅极结构102a配置于基底100上，且源极/漏极区102b配置于栅极结构102a两侧的基底100中。间隙壁106a配置于栅极结构102a侧壁，间隙壁106a的材料例如是氮化硅。另外，间隙壁保护层112配置于基底100、间隙壁106a与元件结构102的表面，而间隙壁保护层112例如是一氧化层。特别是，此间隙壁保护层112以一等离子体处理步骤形成，其用以保护间隙壁106a，于进行清洗步骤时，不受到清洗液侵蚀，而造成间隙壁表面损伤或使间隙壁变薄等问题。
综上所述，本发明至少具有下列优点：
1.本发明在间隙壁上形成间隙壁保护层以保护间隙壁，不受到清洗液侵蚀，而造成膜层表面损伤或变薄等问题。
2.本发明在间隙壁蚀刻工艺之后、清洗步骤前，进行一等离子体处理步骤，以解决间隙壁宽度不易控制等问题。
3.本发明可提高清洗步骤的等待时间(Q-time)，以有效节省工艺成本。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。
Claims (20)
1、一种间隙壁的制造方法，包括：
提供已形成有一元件结构的一基底，该元件结构包括一栅极结构以及一源极/漏极区；
于该基底上方形成一间隙壁材料层，覆盖该基底与该元件结构；
进行一蚀刻工艺，移除部分该间隙壁材料层，以于该栅极结构侧壁形成一间隙壁；以及
进行一等离子体处理步骤，以于该基底、该间隙壁与该元件结构表面形成一间隙壁保护层。
2、如权利要求1所述的间隙壁的制造方法，其中该等离子体处理步骤的反应气体包括一含氧气体。
3、如权利要求2所述的间隙壁的制造方法，其中该含氧气体包括氧气以及选自氮气、氩气、氖气、氦气所组成的族群。
4、如权利要求1所述的间隙壁的制造方法，其中该等离子体处理步骤的反应时间介于20至40秒之间。
5、如权利要求1所述的间隙壁的制造方法，其中该间隙壁保护层包括一氧化层。
6、如权利要求1所述的间隙壁的制造方法，其中该蚀刻工艺的蚀刻气体包括六氟化碳/二氧化碳/氟化甲烷。
7、如权利要求1所述的间隙壁的制造方法，其中该间隙壁材料层的材料包括氮化硅。
8、如权利要求1所述的间隙壁的制造方法，其中该蚀刻步骤与该等离子体处理步骤包括在同一反应腔室中进行。
9、一种间隙壁蚀刻后的清洗方法，包括：
提供已形成有一元件结构的一基底，其中该元件结构包括一栅极结构以及一源极/漏极区，且该栅极结构侧壁已形成有一间隙壁；
进行一等离子体处理步骤，以于该基底、该间隙壁与该元件结构的表面形成一间隙壁保护层；以及
对该基底、该间隙壁与该元件结构进行至少一清洗步骤。
10、如权利要求9所述的间隙壁蚀刻后的清洗方法，其中该等离子体处理步骤的反应气体包括一含氧气体。
11、如权利要求10所述的间隙壁蚀刻后的清洗方法，其中该含氧气体包括氧气以及选自于由氮气、氩气、氖气、氦气所组成的族群的其中之一。
12、如权利要求9所述的间隙壁蚀刻后的清洗方法，其中该等离子体处理步骤的反应时间介于20至40秒之间。
13、如权利要求9所述的间隙壁蚀刻后的清洗方法，其中该间隙壁保护层包括一氧化层。
14、如权利要求9所述的间隙壁蚀刻后的清洗方法，其中该蚀刻工艺的蚀刻气体包括六氟化碳/二氧化碳/氟化甲烷。
15、如权利要求9所述的间隙壁蚀刻后的清洗方法，其中该间隙壁的材料包括氮化硅。
16、如权利要求9所述的间隙壁蚀刻后的清洗方法，其中该蚀刻步骤与该等离子体处理步骤包括在同一反应腔室中进行。
17、如权利要求9所述的间隙壁蚀刻后的清洗方法，其中该清洗步骤的清洗液包括硫酸/过氧化氢/水的混合液、氯化氢/过氧化氢/水的混合液或氨水/过氧化氢/水的混合液。
18、一种半导体元件，包括：
一元件结构，该元件结构包括一栅极结构以及一源极/漏极区，其中该栅极结构配置于一基底上，且该源极/漏极区配置于该栅极结构两侧的该基底中；
一间隙壁，配置于该栅极结构侧壁；以及
一间隙壁保护层，配置于该基底、该间隙壁与该元件结构的表面。
19、如权利要求18所述的半导体元件，其中该间隙壁的材料包括氮化硅。
20、如权利要求18所述的半导体元件，其中该间隙壁保护层包括氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2005101038632A CN1933111B (zh) | 2005-09-16 | 2005-09-16 | 间隙壁的制造方法及其蚀刻后的清洗方法与半导体元件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2005101038632A CN1933111B (zh) | 2005-09-16 | 2005-09-16 | 间隙壁的制造方法及其蚀刻后的清洗方法与半导体元件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1933111A true CN1933111A (zh) | 2007-03-21 |
| CN1933111B CN1933111B (zh) | 2010-06-09 |
Family
ID=37878858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2005101038632A Active CN1933111B (zh) | 2005-09-16 | 2005-09-16 | 间隙壁的制造方法及其蚀刻后的清洗方法与半导体元件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1933111B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101290885B (zh) * | 2007-04-16 | 2010-05-26 | 旺宏电子股份有限公司 | 间隙壁的制造方法 |
| CN102834260A (zh) * | 2010-04-19 | 2012-12-19 | 惠普发展公司，有限责任合伙企业 | 膜堆叠体及其方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5814563A (en) * | 1996-04-29 | 1998-09-29 | Applied Materials, Inc. | Method for etching dielectric using fluorohydrocarbon gas, NH3 -generating gas, and carbon-oxygen gas |
| US6521529B1 (en) * | 2000-10-05 | 2003-02-18 | Advanced Micro Devices, Inc. | HDP treatment for reduced nickel silicide bridging |
| CN1400638A (zh) * | 2001-08-06 | 2003-03-05 | 旺宏电子股份有限公司 | 可去除蚀刻制程后的残留聚合物及降低氧化物损失的方法 |
-
2005
- 2005-09-16 CN CN2005101038632A patent/CN1933111B/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101290885B (zh) * | 2007-04-16 | 2010-05-26 | 旺宏电子股份有限公司 | 间隙壁的制造方法 |
| CN102834260A (zh) * | 2010-04-19 | 2012-12-19 | 惠普发展公司，有限责任合伙企业 | 膜堆叠体及其方法 |
| EP2560814A4 (en) * | 2010-04-19 | 2018-04-11 | Hewlett Packard Development Company, L.P. | Film stacks and methods thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1933111B (zh) | 2010-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8058181B1 (en) | Method for post-etch cleans | |
| US20080014759A1 (en) | Method for fabricating a gate dielectric layer utilized in a gate structure | |
| JP5056753B2 (ja) | 化合物半導体装置の製造方法及びエッチング液 | |
| US8021565B2 (en) | Surface treatment method, etching method, and method for manufacturing electronic device | |
| CN1841681A (zh) | 半导体器件及其制造方法 | |
| CN1967780A (zh) | 用于制作场效应晶体管的栅极电介质的方法 | |
| CN1770404A (zh) | 清洗溶液和使用该溶液清洗半导体器件的方法 | |
| US7220647B2 (en) | Method of cleaning wafer and method of manufacturing gate structure | |
| TW200618298A (en) | Fabrication method of thin film transistor | |
| US7642152B2 (en) | Method of fabricating spacers and cleaning method of post-etching and semiconductor device | |
| CN1933111A (zh) | 间隙壁的制造方法及其蚀刻后的清洗方法与半导体元件 | |
| CN1855376A (zh) | 沟槽式栅介电层的形成方法 | |
| CN100350589C (zh) | 由清洗形成圆滑边角的浅沟渠隔离方法 | |
| CN1434978A (zh) | 除去剩余光致抗蚀剂和残留侧壁钝化物的原位后蚀刻方法 | |
| CN1921086A (zh) | 应变cmos的集成制作方法 | |
| CN1231300C (zh) | 等离子体反应室的干式清洁方法 | |
| CN1551328A (zh) | 半导体设备的制造方法以及半导体衬底的氧化方法 | |
| US20070254491A1 (en) | Protective layer for a low k dielectric film and methods of forming the same | |
| JP4007864B2 (ja) | 半導体装置の製造方法 | |
| CN1941409A (zh) | 金属氧化物半导体晶体管及其制造方法 | |
| CN1320629C (zh) | 集成电路器件形成隔离物后修复等离子体损伤的方法 | |
| US7727900B2 (en) | Surface preparation for gate oxide formation that avoids chemical oxide formation | |
| CN1959944A (zh) | 光致抗蚀剂的去除方法以及半导体元件的制造方法 | |
| US20220246425A1 (en) | Cleaning process and semiconductor processing method | |
| JPH0226025A (ja) | コンタクトホールの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |