CN101290885B

CN101290885B - 间隙壁的制造方法

Info

Publication number: CN101290885B
Application number: CN200710096918A
Authority: CN
Inventors: 韦国樑
Original assignee: Macronix International Co Ltd
Current assignee: Macronix International Co Ltd
Priority date: 2007-04-16
Filing date: 2007-04-16
Publication date: 2010-05-26
Anticipated expiration: 2027-04-16
Also published as: CN101290885A

Abstract

本发明是有关于一种L型间隙壁的制造方法，先提供基底，基底上已形成有突起结构。然后，在基底上形成介电材料，覆盖住突起结构。接着，实施移除介电材料步骤，在此步骤同时移除突起结构顶部与部分基底上的介电材料，留下一L型间隙壁。本发明可以大幅地缩短制造流程，且对于间隙壁的宽度也可以获得很精确的控制，不论是高压元件或是低压元件都可以应用本发明的制造方法。此外，应用本发明的方法所形成的间隙壁，还能够预防在后续接触窗中生成孔洞，进而防止漏电，增进元件的电性表现。

Description

间隙壁的制造方法

技术领域

本发明是有关于一种半导体结构的制造方法，且特别是有关于一种L型间隙壁的制造方法。

背景技术

随着电脑与电子产品功能的加强，应用电路亦日趋复杂，基于成本与稳定性的考量，集成电路内所要求晶体管的密度也就大大地增加。但是要在一个集成电路上拥有很大的密度，并非单纯地减少集成电路内元件的大小比例即可达到，因为布局大小比例的改变，一则要受到设计准则(DesignRule)与工艺上的限制；一则亦需详加考虑元件物理特性上的改变。

请参照图1，以金氧半导体晶体管(MOS)为例，基底100上的两个MOS晶体管110、120之间的距离相当靠近，加上MOS晶体管110的栅极115，以及MOS晶体管120的栅极125侧壁又分别设置有间隙壁117、127。由于间隙壁117、127是呈现弧状，使得两个MOS晶体管之间的距离又更加缩短，在后续制作接触窗140的过程中，很容易就会产生填塞(filling)不良的情形，造成孔洞(void)130的形成。此外，由于栅极115、125可能有不平整的轮廓侧壁，这些情形，在高电压的操作下，很容易导致漏电的问题，影响元件的电性表现。

发明内容

有鉴于此，依照本发明实施例的目的就是在提供一种间隙壁的制造方法，可以利用聚合物层作为掩模，利用一道蚀刻工艺即形成L型间隙壁。

依照本发明提供实施例的再一目的是提供一种间隙壁的制造方法，利用介电解析增进涂布技术形成的保护层作为掩模，而形成L型的间隙壁。

本发明提出一种L型间隙壁的制造方法，先提供基底，基底上已形成有突起结构。然后，在基底上形成介电材料，覆盖住突起结构。接着，实施移除介电材料步骤，在此步骤同时移除突起结构顶部与部分基底上的介电材料，留下L型间隙壁。

依照本发明实施例所述的间隙壁的制造方法，其中移除介电材料步骤包含了先在介电材料上形成一层聚合物层，聚合物层与介电材料具有不同的蚀刻选择比。然后进行蚀刻工艺，包含移除部分聚合物层，形成聚合间隙壁，之后以聚合间隙壁为掩模，图案化介电材料以形成L型间隙壁。

依照本发明实施例所述的间隙壁的制造方法，其中聚合物层的形成方法包括一介电解析增进涂布技术(dielectric resolution enhancementcoating technique)。

依照本发明实施例所述的间隙壁的制造方法，其中在图案化介电材料的步骤中，更包括一并移除部分聚合间隙壁。

依照本发明实施例所述的间隙壁的制造方法，更包括在形成间隙壁之后，移除剩余的聚合间隙壁。

依照本发明实施例所述的间隙壁的制造方法，其中移除剩余的聚合间隙壁的方法包括干式剥除光致抗蚀剂法与湿式剥除光致抗蚀剂法。

依照本发明实施例所述的间隙壁的制造方法，其中介电材料的材质包括氧化硅、氮化硅或氮氧化硅。

依照本发明实施例所述的间隙壁的制造方法，其中突起结构为栅极结构。

本发明提出另一种间隙壁的制造方法，先提供基底，基底上已形成有突起结构。之后，在基底上形成一层介电材料，覆盖住突起结构。以介电解析增进涂布技术(dielectric resolution enhancement coatingtechnique)在基底上形成一层保护层，保护层与介电材料具有不同的蚀刻选择比。然后，移除部分保护层而形成保护间隙壁。再以保护间隙壁为掩模，图案化介电材料。

依照本发明实施例所述的间隙壁的制造方法，其中保护层包括聚合物层。

依照本发明实施例所述的间隙壁的制造方法，其中聚合物层的材质包括碳氢氟化物。

依照本发明实施例所述的间隙壁的制造方法，其中间隙壁的剖面成L型。

本发明以介电解析解析增进涂布技术，在介电材料上形成了一层保护层，利用保护层与介电材料蚀刻选择比的差异，在一道蚀刻步骤中，即可形成L型的间隙壁。此方法简单，且相当容易控制，利用保护间隙壁的厚度，就可以制作出不同宽度的L型间隙壁，能够弹性地配合元件的需求。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举实施例，并配合所附图式，作详细说明如下。

附图说明

图1是绘示已知金氧半导体晶体管的结构剖面图。

图2A至图2E是绘示本发明一实施例的一种间隙壁的制造流程剖面图。

100、200：基底 110、120：MOS晶体管

115、125、220：栅极 117、127：间隙壁

130：孔洞 210：栅介电层

225：突起结构 230：介电层

235：间隙壁 240：聚合物层

245、245a：聚合间隙壁

具体实施方式

请参照图2A，先提供基底200，基底200上已形成有突起结构225。基底200例如是硅基底。突起结构225例如是具有栅介电层210与栅极220的栅极结构。其中，栅介电层210的材质例如是氧化硅，栅极220的材质例如是掺杂多晶硅。

然后，请参照图2B，在基底200上形成介电材料，如介电层230，覆盖住突起结构225。介电层230的材质例如是氧化硅、氮化硅或氮氧化硅，其形成方法例如是化学气相沉积法。接着，在基底200上形成一层聚合物层240，此聚合物层240的形成方法例如是介电解析增进涂布技术(dielectricresolution enhancement coating technique)。此聚合物层240的材质例如是碳氢氟化物(C_xH_yF_z)，如三氟甲烷(CHF₃)、二氟甲烷(CH₂F₂)，或是不含氢的氟化碳(C_xF_y)，如八氟丁烯(C₄F₈)、六氟乙烷(C₂F₆)、四氟化碳(CF₄)，或者是碳氢氟化物与氟化碳的混合物。聚合物层240例如是以等离子化学气相沉积法所形成的，其厚度可以是依照元件的需求而定。

在一实施例中，上述聚合物层240可以是使用LAM 9100的蚀刻器(etcher)，配合控制反应中的沉积/蚀刻率(deposition/etching ratio)的方法(recipe)，在介电层230上形成。关于聚合物层240的形成方法，可参照美国专利申请号第09/978,546号的全部或部分方法与装置，其内容在此一并做为参考。

继而，请参照图2C，移除部分聚合物层240，而形成聚合间隙壁245，移除的方法例如是干式蚀刻法。之后，请参照图2D，以聚合间隙壁245为掩模，图案化介电层230以形成间隙壁235，图案化的方法例如是干式蚀刻法。所形成的间隙壁235的剖面呈L型。

在一实施例中，移除部分聚合物层240，形成聚合间隙壁245，而后以聚合间隙壁245为掩模，图案化介电层230以形成间隙壁235，这些步骤，例如是利用单一蚀刻工艺(single etch process)所形成的。

举例来说，这些步骤可以是在高密度等离子蚀刻器(HDP etcher)，如高密度等离子多晶硅蚀刻器(HDP poly etcher)中进行，利用回蚀刻的方式，先对聚合物层240进行蚀刻，以形成聚合间隙壁245。然后，继续进行蚀刻，由于聚合间隙壁245与介电层230具有不同的蚀刻选择比，介电层230的蚀刻速率较快，因此，聚合间隙壁245可以作为蚀刻介电层230的掩模之用，进而形成L型的间隙壁235。当然，蚀刻介电层230的过程中，部分聚合间隙壁245也会随之一并被移除，而剩下聚合间隙壁245a。

换句话说，由于聚合物层240是以介电解析增进涂布技术所形成的，其与介电层230置于蚀刻器中，可以利用单一蚀刻工艺，轻易地对这两层进行蚀刻而形成L型的间隙壁235。在一实施例中，此单一蚀刻工艺自始至终甚至可以使用相同的压力、气体种类、气体流量等条件，大幅地节省工艺时间，降低工艺的复杂度

特别说明的是，若是要形成较宽的间隙壁235(即间隙壁235L型的底部较长)，则可以沉积较厚的聚合物层240，使后续形成的聚合间隙壁245a厚度增加，则下方形成的间隙壁235也会比较宽。换言之，间隙壁235的宽度(即间隙壁235L型的底部)可以借由控制聚合物层240的厚度而调整，更有助于配合元件的设计需求，无论是高压元件或是低压元件都可以适用。

接着，请参照图2E，移除剩余的聚合间隙壁245a，留下位于突起结构225两侧的L型间隙壁235。移除聚合间隙壁245a的方法例如是干式蚀刻法如氧等离子剥除，或者是用湿式蚀刻法去除。当然，也可以是先以干式蚀刻剥除聚合间隙壁245a，然后再以湿式蚀刻清洗。在一实施例中，其例如是以干式剥除光致抗蚀剂与湿式剥除光致抗蚀剂来移除聚合间隙壁245a。

由上述实施例可知，本发明利用介电解析增进涂布技术，在介电层上形成了聚合物层。由于这一层聚合物层与介电层之间具有不同的蚀刻选择比，因此，可以利用单一蚀刻工艺，在同一个蚀刻器中逐步地移除部分聚合物层与介电层，而形成L型的间隙壁。

此间隙壁的制造方法相当单纯而不复杂，无须经过进出炉管等升温、降温的步骤，可以大幅地缩短制造流程，且对于间隙壁的宽度也可以获得很精确的控制，不论是高压元件或是低压元件都可以应用本发明的制造方法。此外，应用本发明的方法所形成的间隙壁，还能够预防在后续接触窗中生成孔洞，进而防止漏电，增进元件的电性表现。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims

1.一种间隙壁的制造方法，其特征在于其包括以下步骤：

提供一基底，该基底上已形成有一突起结构；

在该基底上形成一介电材料，覆盖住该突起结构；

在该介电材料上形成一聚合物层，该聚合物层与该介电材料具有不同的蚀刻选择比；以及

进行一单一蚀刻工艺，包括：

移除部分该聚合物层，形成一聚合间隙壁；及

以该聚合间隙壁为掩模，图案化该介电材料以形成一L型间隙壁。

2.根据权利要求1所述的间隙壁的制造方法，其特征在于其中所述的聚合物层的形成方法包括一介电解析增进涂布技术。

3.根据权利要求1所述的间隙壁的制造方法，其特征在于其中所述的在图案化该介电材料的步骤中，更包括一并移除部分该聚合间隙壁。

4.根据权利要求1所述的间隙壁的制造方法，其特征在于其更包括在形成该L型间隙壁之后，移除剩余的该聚合间隙壁。

5.根据权利要求4所述的间隙壁的制造方法，其特征在于其中所述的移除剩余的该聚合间隙壁的方法包括干式剥除光致抗蚀剂法与湿式剥除光致抗蚀剂法。

6.根据权利要求1所述的间隙壁的制造方法，其特征在于其中所述的介电材料的材质包括氧化硅、氮化硅或氮氧化硅。

7.根据权利要求1所述的间隙壁的制造方法，其特征在于其中所述的突起结构包括一栅极结构。

8.一种间隙壁的制造方法，其特征在于其包括：

提供一基底，该基底上已形成有一突起结构；

在该基底上形成一介电材料，覆盖住该突起结构；

以介电解析增进涂布技术在该基底上形成一保护层，该保护层与该介电材料具有不同的蚀刻选择比；以及

进行一单一蚀刻工艺，包括：

移除部分该保护层而形成一保护间隙壁；及

以该保护间隙壁为掩模，图案化该介电材料以形成一间隙壁。

9.根据权利要求8所述的间隙壁的制造方法，其特征在于其中所述的保护层包括一聚合物层。

10.根据权利要求9所述的间隙壁的制造方法，其特征在于其中所述的聚合物层的材质包括碳氢氟化物。

11.根据权利要求8所述的间隙壁的制造方法，其特征在于其中所述的间隙壁的剖面成一L型。

12.根据权利要求8所述的间隙壁的制造方法，其特征在于其中所述的在图案化该介电材料的步骤中，更包括一并移除部分该聚合间隙壁。