CN1227416A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1227416A
CN1227416A CN99102192A CN99102192A CN1227416A CN 1227416 A CN1227416 A CN 1227416A CN 99102192 A CN99102192 A CN 99102192A CN 99102192 A CN99102192 A CN 99102192A CN 1227416 A CN1227416 A CN 1227416A
Authority
CN
China
Prior art keywords
region
film transistor
channel formation
channel
channel thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99102192A
Other languages
English (en)
Other versions
CN1139132C (zh
Inventor
山崎舜平
福永健司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1227416A publication Critical patent/CN1227416A/zh
Application granted granted Critical
Publication of CN1139132C publication Critical patent/CN1139132C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

在一包括整体地形成于单个衬底上的n沟道薄膜晶体管和p沟道薄膜晶体管的电路结构中，轻掺杂漏(LDD)区选择地形成于n沟道薄膜晶体管中，在注入杂质离子时造成的半导体层损伤对于n和p沟道薄膜晶体管来说是平衡的。这种结构可实现n和p沟道薄膜晶体管间的平衡，从而可提供高性能CMOS电路。

Description

半导体器件及其制造方法
本发明涉及半导体器件的结构及其制造方法，其中p沟道和n沟道薄膜晶体管形成于同一衬底上。本发明特别涉及包括置于玻璃衬底上的薄膜晶体管的互补金属氧化物半导体(CMOS)器件的电路结构及其制造方法。
在一种制造薄膜晶体管所用的常规技术中，硅层形成于玻璃衬底上，该硅层用于制造薄膜晶体管。目前有源矩阵液晶显示装置制造厂多数已采用这种技术。
通常，液晶显示器是将液晶夹在一对玻璃衬底中间构成的。当把电压加在构成以矩阵形式设置的大量像素的液晶层上时，液晶的光特性发生变化。结果，液晶显示器显示出与所加电压相应的图像。
有源矩阵液晶显示器一般是在以矩阵形式设置的上述像素中设置薄膜晶体管而构成的。这些薄膜晶体管控制馈送到分立像素和从分立像素输出的电荷。
普通结构的有源矩阵液晶显示器电路(称作外围驱动电路)基本上由集成电路(驱动IC)构成，该电路用于驱动按几百行乘几百列形式设置于有源矩阵区中的薄膜晶体管，所述集成电路利用例如载带自动焊(TAB)技术与玻璃衬底的外部相连。
这种结构的一个问题是，驱动IC外装于玻璃衬底的外部，制造这种有源矩阵液晶显示器的工艺复杂。例如，每个驱动IC与工作状况测试设备的对准变得很复杂。另一个问题是，在外部安装驱动IC时，每个有源矩阵液晶显示器上均会产生一个突起部分。在将有源矩阵液晶显示器组装成各种电子设备时，这会损害其多种应用中的电位。
解决上述问题的一种方法是，直接在玻璃衬底上同时形成具有薄膜晶体管的外围驱动电路自身。该方法可以形成集成器件结构。而且，会产生简化制造工艺和增强可靠性及扩大其应用范围的有益效果。
在具有这样整体地形成的外围驱动器电路的有源矩阵液晶显示器中，需用CMOS电路构成外围驱动器电路。CMOS电路是一种基本电子电路，其中n沟道和p沟道晶体管联接在一起构成互补结构。
下面将参照图4(A)-4(D)介绍在玻璃衬底上制造CMOS电路常规方法的一个实例。
首先，如图4(A)所示，在玻璃衬底401上生长构成基底层的氧化硅膜402。然后，在氧化硅膜402上淀积可以是结晶硅层也可以是非晶硅层的有源层403和404，并形成覆盖有源层403和404且用作栅绝缘层的另一氧化硅膜405。在图4(A)中，有源层403是构成n沟道薄膜晶体管有源层的岛状区，而有源层404是构成p沟道薄膜晶体管有源层的岛状区。
接着，如图4(B)所示，形成由如硅化物之类的导电材料组成的栅极406和407，并在图4(C)所示工件的整个表面上注入磷离子。结果，数字408、410、411和413所表示的部分变成n型区。磷离子注入的剂量为1×1015/cm2-2×1015/cm2，注入条件是使表面磷离子浓度为1×1020/cm2或更高。
随后，形成光刻胶掩模414，选择地覆盖n沟道薄膜晶体管，并以比上述磷离子注入剂量高3-5倍的剂量注入硼离子，如图4(D)所示。这使得n型区411和413(图4(C))变成相反的导电类型或p型。以自对准方式形成p沟道薄膜晶体管的源区415、漏区416和沟道区412。需要上述这种重掺杂的原因是，区415、412和416必须形成p-i-p结。在图4(D)所示结构中，数字408、409和410分别表示n沟道薄膜晶体管的源区、沟道区和漏区。
上述制造方法中，无需在图4(C)所示处理步骤形成光刻胶掩模。尽管这有利于简化制造工艺，但该方法存在以下问题。
首先，在极高的掺杂量下将杂质离子注入光刻胶掩模414引起光刻胶材料自身性质的变化，这将会导致生产过程中发生失效的几率增加。更具体地说，在掺杂后不能去除光刻胶材料，或在去胶后仍会残留有部分光刻胶材料。
第二，不能忽视流过沟道区412和漏区416间结的截止电流的存在。这是因为，为了改变导电类型，与图4(D)右边所示的p沟道薄膜晶体管的沟道区412相邻的漏区416是极高杂质浓度的掺杂区，其中加入了远比正常生产p沟道器件所需掺杂量高的杂质离子。
第三，由于不希望有注入的硼离子的迁移率，所以有一些硼离子不可避免地掺入沟道区412，致使根本无法实现基本的电特性，或常常不能实现这些电特性。
第四，图4(D)所示工艺步骤所需的高掺杂量离子注入会使离子注入机或等离子掺杂机过载。致使这些设备中由于污染和其维修引起各种问题。
第五个问题是，高掺杂量地注入离子可能会导致工艺时间加长。
第六个问题是在用激光退火时发生的。通常，完成图4(D)所示的工艺步骤后，要去除光刻胶掩模414，然后为了激活掺杂剂并对已注入杂质离子区进行退火要进行退火工艺，用激光照射产品。(此方法在用低耐热玻璃衬底时是有效的。)由于区415和416用远大于区408和410的杂质离子量掺杂，所以前者的结晶度会严重受损。因此，区408和410与区415和416这两组区之间的光吸收与波长的关系大不相同。在这种情况下，这两组区之间的激光退火效果也极不同，这是不利的。图4(D)左边和右边展示的n沟道薄膜晶体管和p沟道薄膜晶体管之间的电特性会有很大差异。
本发明的总目的是提供一种解决在同时以高掺杂量离子注入形成n沟道薄膜晶体管和p沟道薄膜晶体管时产生的上述问题的方法。
本发明的更具体的目有是，弥补在用薄膜晶体管构成CMOS电路时n沟道薄膜晶体管和p沟道薄膜晶体管之间电特性差异的不利影响，从而提供高性能CMOS电路。
根据本发明，一种半导体器件包括：整体地形成于单个衬底上的n沟道薄膜晶体管(NTFT)和p沟道薄膜晶体管(PTFT)，其中轻掺杂漏(LDD)区选择地形成于n沟道薄膜晶体管中，p沟道薄膜晶体管的源区和漏区只用产生p导电性的杂质掺杂，由产生n和p导电性的杂质掺杂的区靠近p沟道薄膜晶体管的源区和漏区形成。
以下将参照具体实施详细说明。例如，在图3(B)中，位于左边的n沟道薄膜晶体管和位于右边的p沟道薄膜晶体管构成一CMOS电路。在该CMOS电路结构中，由低杂质浓度区构成的轻掺杂漏区124只置于左边n沟道薄膜晶体管的沟道区和漏区之间。此轻掺杂漏区的作用是通过调节加于沟道区和漏区间的场强来减小截止电流。它还用于通过增大其源和漏间的电阻来极大地降低薄膜晶体管中载流子迁移率。
在用硅作半导体时，产生n导电性的典型杂质是磷(P)，产生p导电性的典型杂质是硼。
图3所示的上述CMOS电路结构的p沟道薄膜晶体管没有任何像轻掺杂漏区那样的特殊缓冲区。然而，在n和/或p沟道薄膜晶体管中，通过形成于每个栅极侧面上的绝缘膜提供偏移栅区。偏移栅区的作用与轻掺杂漏区相同。
在以后的实施例中，如图1(E)所示，在离子注入时，阳极氧化膜114和115作掩模，并形成偏移栅区，如在栅极的侧面上所测得那样，其宽度几乎与阳极氧化膜的厚度相等。如果这些偏移栅区的宽度太小，它们便起不到偏移栅区的作用。
本发明的半导体器件的其它重要特点如下。图1(E)所示的工艺中，区128和130由于被阳极氧化膜112和113掩蔽而未在磷离子工艺中被掺杂，这些区在图2(C)所示此后的掺杂工艺中掺杂硼离子(参见图3(B))。因此，这些区只含产生p导电性的杂质。本发明者分别称p沟道薄膜晶体管中的这些区128和130为源和漏区。
另外，在图1(E)所示上述磷离子掺杂工艺中，用磷离子掺杂与源和漏区128和130相邻的区127和131。因此，这些区含形成n型和p型导电类型的两种杂质。本发明者清楚地将这些区127和131与源区128和漏区130区分开，并将它们称作接触盘，因为它们只用作与源和漏区电接触的连接电极。
因此，本发明的半导体器件的特征在于，p沟道薄膜晶体管的源区和漏区分别夹在由产生n导电性和p型类型的杂质掺杂的区之一与沟道区之间。
如果用形成单一导电类型的杂质掺杂n和/或p沟薄膜晶体管的沟道区，则沟道区能够有效地控制阈值电压，该电压是薄膜晶体管的重要电特性之一。例如，这可以通过把形成p导电性的硼离子加到n沟道薄膜晶体管的沟道区和把形成n导电性的磷离子加到p沟道薄膜晶体管的沟道区来实现。
在本发明的变形中，半导体器件包括：整体地形成于单个衬底上的n沟道薄膜晶体管和p沟道薄膜晶体管，其中偏移栅区形成于n沟道薄膜晶体管中，其宽度大于形成于p沟道薄膜晶体管中的偏移栅区的宽度，p沟道薄膜晶体管的源区和漏区只用产生p导电性的杂质掺杂，由产生n导电性和p导电性的杂质掺杂的区靠近p沟道薄膜晶体管的源区和漏区形成。
在本发明的另一种变形中，半导体器件包括：含按矩阵形设置的n沟道薄膜晶体管的有源矩阵区、和驱动有源矩阵区的n沟道薄膜晶体管的外围驱动电路，有源矩阵区和外围驱动电路形成于单一衬底上，其中外围驱动电路包括一内含互连构成互补结构的n和p沟道薄膜晶体管的电路，轻掺杂漏区和/或偏移栅区选择地形成于外围驱动电路的每个n沟道薄膜晶体管中，外围驱动电路的p沟道薄膜晶体管的源区和漏区只用产生p导电性的杂质掺杂，由产生n导电性和p导电性的杂质掺杂的区靠近该源区和漏区形成。
在本发明的再一种变形中，半导体器件包括：含按矩阵形设置的p沟道薄膜晶体管的有源矩阵区、和驱动有源矩阵区的p沟道薄膜晶体管的外围驱动电路，有源矩阵区和外围驱动电路形成于单一衬底上，其中外围驱动电路包括由n和p沟道薄膜晶体管互连构成互补结构的电路，轻掺杂漏区和/或偏移栅区选择地形成于外围驱动电路的每个n沟道薄膜晶体管中，外围驱动电路和有源矩阵的每个p沟道薄膜晶体管的源区和漏区只用产生p导电性的杂质掺杂，由产生n导电性和p导电性的杂质掺杂的区靠近该源区和漏区形成。
根据本发明，制造其中n沟道薄膜晶体管和p沟道薄膜晶体管整体地形成于单个衬底上的半导体器件的方法包括以下步骤：第一步，在由可阳极氧化材料构成的栅极侧面上选择地形成多孔结构的阳极氧化膜；第二步，用阳极氧化膜作掩模，掺入产生n导电性的杂质；第三步，除去阳极氧化膜；第四步，用光刻胶选择地掩蔽形成p沟道薄膜晶体管的区域；第五步，用栅极和第四步所施加的光刻胶作掩模，掺入产生n导电性的杂质，在阳极氧化膜所在的区域之下形成轻掺杂漏区；第六步，去除第四步中施加的光刻胶；第七步，用光刻胶选择地掩蔽形成n沟道薄膜晶体管的区域，第八步，用栅极和第七步所加的光刻胶作掩模，掺入产生p导电性的杂质；其中，在第八步中，只用产生p导电性的杂质掺杂的区形成于阳极氧化膜所在区之下，而用形成n型和p型导电性的杂质掺杂区靠近只用产生p导电性的杂质掺杂区形成。
在上述第二、五、八步骤，将加速杂质离子通过栅绝缘层注入，来掺入产生n导电性或p导电性的杂质。这便可以减小对薄膜晶体管的有源层的损伤。
制造n沟道薄膜晶体管和p沟道薄膜晶体管整体地形成于单个衬底上的半导体器件的方法包括以下步骤：第一步，在由可阳极氧化的材料构成的栅极侧面上形成多孔结构的阳极氧化膜；第二步，用阳极氧化膜作掩模，掺入产生n导电性的杂质；第三步，除去阳极氧化膜；第四步，用光刻胶选择地掩蔽形成n沟道薄膜晶体管的区域；第五步，用栅极和光刻胶作掩模，掺入产生p导电性的杂质，其中，在第二步骤，偏移栅区选择地形成于n沟道薄膜晶体管中，其宽度由多孔结构的阳极氧化膜限定。
与图5所示的一个特定实施例所采用的结构相同，上述结构的特征是，偏移栅区515和517的实际尺寸是由多孔结构的阳极氧化膜505的宽度限定的。如果另一精细且致密的阳极氧化膜500很厚的话，则它也有助于偏移栅区515和517的形成。
在制造结晶硅膜的一个改型方法中，制造用来形成n和p沟道薄膜晶体管的有源层的结晶硅膜的工艺包括以下步骤：第一步，在非晶硅膜上形成加速结晶化的金属元素；第二步，通过热处理，将非晶硅膜转化成结晶硅膜；第三步，通过在含卤族元素的气氛中加热，在结晶硅膜顶上形成热氧化层；第四步，除去热氧化层，其中，在第三步骤，通过所进行的吸杂操作，结晶硅膜中残余的金属元素被吸收进热氧化层。
最好在500-700℃的温度范围内进行上述第二步骤，在700-1200℃的温度范围内进行第三步骤。
下面将用如下的1-10实施例本来详细说明本发明。
图1(A)-1(E)是展示根据第一实施例的制造CMOS结构薄膜晶体管电路的工艺步骤的示意图；
图2(A)-2(D)是展示根据第一实施例的制造CMOS结构薄膜晶体管电路的工艺步骤的示意图；这些步骤是图1(A)-1(E)所示步骤之后的步骤；
图3(A)和3(B)是展示根据第一实施例的制造CMOS结构薄膜晶体管电路的工艺步骤的示意图；这些步骤是图2(A)-2(D)所示步骤之后的步骤；
图4(A)-4(D)是展示制造常规CMOS结构薄膜晶体管电路的工艺步骤的示意图；
图5(A)-5(D)是展示根据第二实施例的制造CMOS结构薄膜晶体管电路的工艺步骤的示意图；
图6(A)-6(D)是展示根据第七实施例的制造CMOS结构薄膜晶体管电路的工艺步骤的示意图；
图7(A)-7(E)是展示根据第九实施例的形成薄膜晶体管的半导体层的工艺步骤的示意图。
第一实施例
图1(A)-1(E)、图2(A)-2(D)和图3(A)-3(B)展示了根据第一实施例的制造薄膜晶体管的工艺步骤，其中用在玻璃衬底上形成的薄膜晶体管构成CMOS结构。
首先，如图1(A)所示，在玻璃衬底101上形成构成底层的氧化硅膜102。用合适的技术，例如，溅射法或等离子化学汽相淀积(CVD)法生长厚约3000埃的氧化硅膜102。例如可用康宁7059或康宁1737玻璃板作玻璃衬底101。另外，也可用高耐热性能的石英衬底作透光衬底，虽然这种衬底较贵。
形成了氧化硅膜102后，制作在以后用来形成薄膜晶体管的有源层的硅薄膜。在本实施例中，首先生长500埃厚的非晶硅膜(未示出)作初始层。制作非晶硅膜既可用等离子CVD法也可用低压热CVD法。
在形成了未示出的非晶硅膜后，将之转变成结晶硅膜(未示出)。这种转变是通过激光照或热处理非晶硅膜、或通过激光照和热处理的组合来实现的。在结晶处理过程中，可以用在非晶硅膜表面上形成加速结晶化的金属元素的方法。这种结晶化方法的细节详见日本特许公开6-232059和6-244103。
使这样获得但未图示出的晶硅膜构图，形成n沟道薄膜晶体管的半导体层104和p沟道薄膜晶体管的半导体层105，如图1(A)所示。
接着，用等离子CVD法，淀积厚度在500-2000埃之间(一般在1000-1500埃之间)的另一氧化硅膜103，该膜用作栅绝缘层。另外也可用氧氮化硅膜、氮化硅膜或其它绝缘膜构成栅绝缘层。
此时，便获得了图1(A)所示结构。为了简便，用如单组n和p沟道薄膜晶体管的实例来说明本实施例。但一般用于有源矩阵液晶显示器的薄膜晶体管电路一般包含几百以上组形成于玻璃衬底上的n和p沟道薄膜晶体管。
参见图1(B)，淀积以后将构成栅极11和12的铝膜106。该铝膜106含0.2wt％的钪防止形成小丘和晶须。铝膜106可以由溅射法或电子束蒸发法形成。小丘和晶须分别是脊骨和针状的突起物，它们是由于铝的非正常生长形成的。小丘和晶须的存在会导致相邻布线间或纵向上分离的靠近布线间的短路或串线。在本实施例的变形中，可以用可阳极氧化的钽或其它金属代替铝。
在形成了铝膜106后，用电解液阳极氧化铝膜106表面，其中铝膜106作阳极。用该阳极氧化工艺便形成了精细且致密结构的薄阳极氧化膜107。用于本实施例的电解液是用氨中和含3％酒石酸的1,2-亚乙基二醇制作的。该阳极氧化工艺的有利之处在于，可以获得精细化学结构的阳极氧化膜，可以控制所加电压调节其厚度。在本实施例中，阳极氧化膜107的厚度设定为约100埃。阳极氧膜107用于改善将在图1(B)所示的此后步骤中形成的光刻胶掩模的粘附性。
在获得了该结构后，形成光刻胶掩模108和109。然后，用光刻胶掩模108和109使铝膜106和阳极氧化膜107构图，得到图形110和111，如图1(C)所示。
图形110和111是铝膜106的保留物，在电解液即3％草酸溶液中对它们进行阳极氧化，其中以图形110和111作阳极。在该阳极氧化过程中，因为精细且致密结构的阳极氧化膜107的保留部分和光刻胶掩模108和109仍在图形110和111的顶上，所以只选择地阳极氧化图形110和111的侧面。在阳极氧化后，形成多孔结构的阳极氧化膜112和113。这些阳极氧化膜112和113可以生长到约几微米厚。
在本实施例中，阳极氧化膜112和113的厚度设定为约7000埃。阳极氧化的深度决定了此后将说明的低掺杂浓度区的实际尺寸。由经验可知，这些多孔阳极氧化膜112和113最好长到6000-8000埃厚。通过调节阳极氧化的时间周期可以控制它们的厚度。
此时便形成了上述的栅极11和12。在得到了图1(D)所示结构后，除去光刻掩模108和109。
再用由氨中和含3％酒石酸的1,2-亚乙基二醇制作的电解液阳极氧化图1(D)所示工件的表面。在该阳极氧化过程中，电解液透入到多孔阳极氧化膜112和113中。结果，形成了由图1(E)中数字114和115表示的精细且致密结构的阳极氧化膜。阳极氧化膜114和115的厚度设定为500-4000埃，通过调节加电压的时间周期可以控制它们的厚度。先前提到的阳极氧化膜107的保留部分被吸入或合并成阳极氧化膜114和115。
接着，用产生n导电性的磷离子掺杂图1(E)所示工件的整个表面。该掺杂工艺采用等离子掺杂法或离子掺杂法，剂量为0.2×1015/cm2-5×1015/cm2的高剂量，但剂量更好是1×1015/cm2-2×1015/cm2。
通过图1(E)所示掺杂工艺形成高浓度注入磷离子的区116至119。
然后用混有铝的酸除去多孔结构的阳极氧化膜112和113。直接在阳极氧化膜112和113之下的有源区基本上是本征的，因为这些区没注入任何离子。
随后，如图2(A)所示，形成光刻胶掩模120，覆盖构成p沟道薄膜晶体管的器件构件，如2(B)所示，再以0.1×1014/cm2-5×1014/cm2的低剂量注入磷离子，注入剂量最好是0.3×1014/cm2-1×1014/cm2。这意味着图2(B)所示的磷离子注入是以低于图1(E)所示磷离子注入的掺杂量进行的。结果，区122和124变成用磷离子轻掺杂的低掺杂浓度区，而区121和125变成用磷离子较重掺杂的高掺杂浓度区。
通过图2(B)所示掺杂过程，区121变成n沟道薄膜晶体管的源区，区122和124变成低掺杂浓度区，区125变成n沟道薄膜晶体管的漏区。而且，由数字123表示的区变成基本为本征的沟道区。应注意，已知区124一般为轻掺杂漏区(LDD)。
尽管未示出，但存在着被沟道区123与低掺杂浓度区122和124之间的阳极氧化膜114间断的磷离子注入区。这些区被称作偏移栅区，它们的厚度等于阳极氧化膜114的厚度。由于偏移栅区未注入任何离子，所以它们基本上是本征的。然而，由于没有栅电压加于其上，偏移栅区不形成导电沟道，只是用于减小所加的电场强度，并且用作抑制电路退化的电阻性元件(不完全，但实际可以这样认为)。然而，要指出的是，如果偏移栅区宽度太小，便起不到偏移栅区的作用。
接着，如图2(C)所示，除去光刻胶掩模120，形成另一光刻胶掩模126，覆盖构成n沟道薄膜晶体管的器件构件。然后，以0.2×1015/cm2-10×1015/cm2的剂量注入硼离子，注入剂量最好为1×1015/cm2-2×1015/cm2。图2(C)中的硼离子的剂量高于图1(E)中磷离子的剂量。
在图2(C)的掺杂工艺中形成的由数字127和131表示的区实际上用作与引出电极电接触的接触盘。(这些区此后称为接触盘)。更具体说，区127和131明显地既与源区又与漏区有区别，并不象图2(C)左边示出的n沟道薄膜晶体管那样。
数字128和数字130表示的是图2(C)中右边所示的p沟道薄膜晶体管的源区和漏区。只将硼离子注入基本是本征型的区，形成这些区128和130。因此，这些区中不存在其它导电型离子，这就是说容易控制掺杂浓度，形成优良的p-i结。而且，由于离子注入使这些区的结晶性退化较小。
尽管偏移栅区由阳极氧化膜115以自对准的方式形成，但实际上它们在p沟道薄膜晶体管中并不很重要。这是因为由经验可知p沟道薄膜晶体管的退化几乎不受任何因素的影响。
如上所述，以自对准的方式形成p沟道薄膜晶体管的源区128和漏区130。数字129表示的区中没有杂质注入，该区形成沟道区。正如已说明过的，区127和131分别是从源区128和漏区130引出电流的接触盘。
尽管在本实施例中沟道区123和129中没注入任何杂质，但上述结构可以变化；可以用杂质掺杂沟道区123和129，使它们具有特定的导电类型，用于控制阈值电压。
在完成了图2(C)所示的掺杂工艺后，除去光刻胶掩模126，得到图2(D)所示结构。为了激活掺杂剂并使杂质离子注入区退火，激光照射图2(D)所示工件的整个表面。在该工艺步骤，在n沟道薄膜晶体管的源和漏区121、125与p沟道薄膜晶体管的源和漏区128、130之间的结晶性没有很大差异的情况下，进行激光照射。结晶性的差异不大的原因是p沟道薄膜晶体管的源和漏区的结晶结构在图2(C)的掺杂工艺期间没受什么损伤的缘故。
因此，利用图2(D)中的激光照射对源和漏区的退火后，两薄膜晶体管间的退火作用可以修正这种差异。换言之，可以消除n和p沟道薄膜晶体管的电特性的不同。
在获得了图2(D)所示的结构后，如图3(A)所示，生长4000埃厚的层间绝缘膜132。层间绝缘膜132可以是氧化硅膜、氧氮化硅膜、氮化硅膜或多层结构膜。无论用哪种类型的硅化物绝缘材料，皆可以由等离子CVD法或热CVD法形成层间绝缘膜132。
然后，形成接触孔，并形成n沟道薄膜晶体管的源极133和漏极134。同时形成的是p沟道薄膜晶体管的源极135和漏极136。此时，获得图3(B)所示结构。
使工件构图，制作n沟道薄膜晶体管的漏极134和p沟道薄膜晶体管的漏极136间的连线，并使两种薄膜晶体管的栅极11和12互连，完成CMOS结构。
参见图3(B)，低掺杂浓度区122和124置于这种CMOS结构的n沟道薄膜晶体管中。
低掺杂浓度区122和124有以下作用：
减小截止电流；
防止热载流子造成的薄膜晶体管退化；及
加大源和漏间的电阻，由此降低n沟道薄膜晶体管的载流子迁移率。
使用图3(B)所示的CMOS结构时遇到的一般问题是，n和p沟道薄膜晶体管间电特性的不同产生的反作用。在用上述实施例所讨论的结晶硅膜时，n沟道薄膜晶体管中载流子的迁移率在100-150Vs/cm2；然而，一般p沟道薄膜晶体管中可得到的迁移率为30-80Vs/cm2。而且，热载流子会使n沟道薄膜晶体管退化，尽管这个问题在p沟道薄膜晶体管中并不重要。通常CMOS电路中并不特别需要低截止电流特性。
在这些条件下，上述实施例使用其中的n沟道薄膜晶体管包括低掺杂浓度区122和124的CMOS结构，因而具有以下优点。具体说，由于本实施例的CMOS结构可以降低n沟道薄膜晶体管中载流子迁移率，并可以防止其退化，从而实现了n和p沟道薄膜晶体管间电特性的全面平衡，由此改善了CMOS电路的工作特性。
另外，CMOS结构中重要的是，半导体层由构成图1(E)、2(B)和2(C)所示注入工艺中的栅绝缘层的氧化硅膜103覆盖。此时即使注入杂质离子，也可以保护半导体层表面不受损伤和污染。这极有利于提高生产率和器件可靠性。
还要指出的是，上述实施例在任何工艺步骤皆没有以高掺杂量注入杂质离子。这样做的作用是防止光刻胶掩模性质变化，减小由于其性质发生变化而造成的工艺缺陷发生的几率。
第二实施例
本发明的第二实施例提供一种薄膜晶体管CMOS结构，其中偏移栅区只形成于n沟道薄膜晶体管中。不像第一实施例所述的偏移栅区那样，本实施例的偏移栅区由多孔结构的阳极氧化膜形成。(在第一例中，偏移栅区利用有精细且致密结构的最终保留的阳极氧化膜形成。)
与低掺杂浓度区类似，典型实例是LDD区，偏移栅区有以下作用：
减小截止电流；
加大源和漏间的电阻，由此降低n沟道薄膜晶体管的载流子迁移率；
防止热载流子造成的薄膜晶体管退化。
图5(A)-5(D)展示了第二实施例的制造CMOS结构的薄膜晶体管电路的方法的工艺步骤。首先，通过与图1(A)-1(E)所示相同的工艺步骤制备图5(A)所示的工件。
参见图5(A)，数字500表示有精细且致密结构的阳极氧化膜，该膜围绕栅极形成。该阳极氧化膜500的厚度可以设定为500-4000埃。在本实施例中，阳极氧化膜500的厚度为600埃。
设定图5(A)中数字505和506表示的多孔阳极氧化膜厚为2000-4000埃。阳极氧化膜505的厚度决定了将在以后形成的偏移栅区的实际尺寸。尽管被阳极氧化膜505所围绕的有精细且致密结构的阳极氧化膜500的厚度也影响先前第一实施例中所讨论的偏移栅区严格的实际尺寸，但由于其厚度仅约600埃，这里不考虑阳极氧化膜500的存在。
此时，以0.2×1015/cm2-5×1015/cm2的高剂量，最好以1×1015/cm2-2×1015/cm2的剂量，由等离子掺杂法或离子掺杂法注入磷离子。以该掺杂量将磷离子重注入到区501和504。这就是说，区501和504将形成高掺杂浓度区。
然后除去多孔阳极氧化膜505和506，得到图5(B)所示结构，其中，数字507和508表示来掺杂磷离子区。
接着，形成光刻胶掩模509，覆盖n沟道薄膜晶体管，并注入硼离子，如图5(C)所示。该掺杂工艺是以0.2×1015/cm2-1×1015/cm2的注入剂量，最好是1×1015/cm2-2×1015/cm2的剂量，利用等离子掺杂法或离子掺杂法进行的。
上述掺杂工艺的结果是，数字510、511、513和514表示的区形成p型区，而数字512表示的区形成基本为本征的沟道区。与第一实施例所述的相同，区511用作源区，区513用作漏区，区510和514分别用作与源区511和漏区513形成电接触的接触盘。由于源区511和漏区513在掺杂硼离子前皆为本征区，所以这些区容易通过图5(C)的硼离子注入工艺转化成p型区。因此，在该掺杂工艺中可选用最小剂量的硼离子。
p沟道薄膜晶体管的源区511、沟道区512、漏区513及接触盘510和514皆是以如上所述的自对准方式形成的。
然后，除去光刻胶掩模509，得到图5(D)所示结构，数字501表示的是源区，数字502表示的是漏区，数字516表示的是n沟道薄膜晶体管的沟道区。而且，数字515和517表示的是构成上述偏移栅区的区。偏移栅区515和517没有受来自栅极的电场的作用，也没有用作源或漏区。这些区515和517的作用是分别调节源区501和沟道区516间的电场强度，特别是漏区502和沟道区516间的电场强度。这些偏移栅区515和517皆是利用多孔结构的阳极氧化膜以自对准方式形成的。
另一方面，p沟道薄膜晶体管中不存在偏移栅区。(尽管严格说偏移栅区是由具有精细且致密结构的最终保留的阳极氧化膜形成的，但由于p沟道薄膜晶体管中的偏移栅区实际尺寸太小，这里忽略之。)
与第一实施列所述相同，第二实施例的上述结构实际上降低了n沟道薄膜晶体管中载流子的迁移率，防止了工作特性的退化，因而可改善n和p沟道薄膜晶体管间的平衡性。
第三实施例
本发明的第三实施例是第一实施例的一个变形。具体说，按相反顺序注入磷离子的图2(B)所示掺杂工艺和注入硼离子的图2(C)所示掺杂工艺。然而，显然第三实施例具有与第一实施例相同的优点，这意味着可以分别控制磷离子和硼离子的浓度。
第四实施例
第四实施例是第一实施例的另一变形。具体说，以大剂量(重掺杂)注入磷离子的图1(E)所示掺杂工艺和以低剂量(轻掺杂)注入磷离子的掺杂工艺彼此替换。
在以下对第四实施例的说明中用到图1(A)-1(E)、2(A)-2(D)和3(A)-3(B)，其中与第一实施例中相同或相似的部件用相同的参考数字表示。
在与第一实施例相同的步骤后得到了图1(E)所示结构，然后注入磷离子。但该掺杂工艺按与第一实施例的图2(B)所示相同的轻掺杂条件进行，因而在该工艺中注入磷离子形成的区116和119有比第一实施例中所述区低的掺杂浓度。
形成光刻胶掩模120，以与图2(A)所示相同方式覆盖将构成p沟道薄膜晶体管的器件单元，然后如图2(B)所示，又注入磷离子。然而，在这种情况下，按与第一实施例的图1(E)所示相同的重掺杂条件进行掺杂工艺。因此，该工艺形成的区122和124具有比第一实施例所述区高的掺杂剂浓度。
随后，按与第一实施例相同的方式形成n和p沟道薄膜晶体管。
根据本实施例，n和p沟道薄膜晶体管的半导体层104和105受到同样的离子注入损伤，原因是在轻掺杂后进行重掺杂。这就是说，按与图2(D)所示相同的条件，通过激光照射对两薄膜晶体管的源区和漏区退火，两薄膜晶体管间的退火作用可以消除它们之间的差异。换言之，在第四实施例中，可以修正n和p沟道薄膜晶体管间电特性的不同。
另外，本实施例的n沟道薄膜晶体管，其LDD区124中掺杂浓度与第一实施例不同。由于本实施例以高于第一实施例的掺杂量注入杂质离子，所以LDD区124的电阻减小。因此，第四实施例提供了一种在电流特性极为重要的情况下特别有利的CMOS结构。
第五实施例
第五实施例涉及一种结构，其中为了得到合乎要求的n沟道薄膜晶体管阈值电压，其沟道假定为轻的p导电性。
该实施例的工艺步骤基本上与示于图1(A)-1(E)、2(A)-2(D)和3(A)-3(B)的第一实施例的各步骤相同。与第一实施例相比，第五实施例的特征在于，在生长用作形成半导体层104和105的初始层的非晶硅膜时，加入了少量乙硼烷(B2H6)。乙硼烷的实际用量应根据n沟道薄膜晶体管所需阈值电压而定。更具体说，乙硼烷的用量应定为使最终留在沟道区中的硼元素的浓度在约1×1017/cm2-5×1017/cm2的范围内。
该实施例的优点在于，可以通过添加少量乙硼烷随意调节阈值电压。
第六实施例
上述第五实施例具有这样一种结构，即使n沟道薄膜晶体管的沟道区为轻的p导电性，以实现所需阈电压。然而，在第三实施例的结构中，不可能自由控制p沟道薄膜晶体管的阈值电压。
为了解决这个问题，在该实施例中，在图(A)所示状态下，或在先于图1(A)所示状态形成栅绝缘层之前，选择地向半导体导以104和/或105注入杂质离子。
例如，在形成栅绝缘层103前，掩蔽半导体层105，然后以特定的掺杂量将硼离子注入半导体层104，使半导体层104变成轻的p型区。随后，掩蔽半导体层104，以特定的掺杂量将磷离子注入半导体层105，使半导体层105变成轻的n型区。
该实施例提供一种能分别调节n和p沟道薄膜晶体管的阈值电压的结构。
根据第五实施例，在将杂质离子注入了半导体层104和/或105后，最好热处理或激光照射工件进行退火处理。退火有利于激活杂质离子和修复杂质离子的注入造成的损伤。
第七实施例
本发明的第七实施例涉及一种结构，其中除第一实施例的低掺杂浓度区122和124(图2(B))外，还形成有偏移栅区。
通常，偏移栅区好的作用是，它们可用于防止热载流子造成的退化，减小截止电流，特别是通过增大源和漏间的电阻来降低载流子迁移率，这就是说偏移栅区与低掺杂浓度区的作用相同，一个典型例子是LDD区。
图6(A)-6(D)示出了第七实施例的制造CMOS结构薄膜晶体管电路的工艺步骤。除上述之外，该实施例的工艺步骤基本与示于图1(A)-1(E)、2(A)-2(D)和3(A)-3(B)的第一实施例相同。另外，用与图1(A)-1(E)、2(A)-2(D)和3(A)-3(B)中所用的相同的参考数字表示与第一实施例相同的部件。
与第一实施例相比，第七实施例的特征在于，分别以图6(A)所示较大厚度形成有精细且致密结构的阳极氧化膜601和602，覆盖栅极11和12。具体说，阳极氧化膜601和602生长至2000-4000埃厚。尽管它们的厚度还可以再增加，但若太厚则阳极氧化工艺需要用超过300V的电压，这会产生重复性和操作安全性的问题。
基本上以与第一实施例中所述的相同方式形成这些具有精细且致密结构的阳极氧化膜601和602，只是根据所需膜厚改变所加电压。通常，膜厚越大，则所加电压越高。
随后，形成光刻胶掩模120，覆盖构成p沟道薄膜晶体管的器件单元，并注入磷离子，如图6(B)所示。磷离子的注入是按与第一实施例相同的掺杂量进行的。该掺杂工艺的结果是，以自对准的方式形成了源区121、漏区125和沟道区123。该掺杂工艺还形成了低掺杂浓度区122和124，其中低掺杂浓度区124用作LDD区。
另外，在沟道区123的两侧边上形成一对偏移栅区603。这些偏移栅区603不用作源或漏区。偏移栅区603的大概尺寸由在图6(A)所示过程中形成于栅极11表面上的精细阳极氧化膜601的厚度决定。
在图6(B)所示工艺过程完成后，除去光刻胶掩模120，形成另一光刻胶掩模126，覆盖构成n沟道薄膜晶体管的器件单元。然后，如图6(C)所示，以与第一实施例相同的掺杂量注入硼离子。该过程的结果是，以自对准的方式形成了源区128、漏区130和沟道区129。该掺杂过程还形成了接触盘127和131。另外，如图6(C)所示，还形成了一对尺寸相当阳极氧化膜602厚度的偏移栅区604。
现在除去光刻胶掩模126，获得图6(D)所示结构，并用激光照射工件，对它进行退火。
根据本实施例的CMOS结构，左边示出的n沟道薄膜晶体管包括低掺杂浓度区122和124及偏移栅区603的组合。本发明者将这种低掺杂浓度区与偏移栅区的组合命名为高阻漏(HRD)区。尽管右边示出的p沟道薄膜晶体管没有任何低掺杂浓度区，但它包含有偏移栅区604。
如果使精细阳极氧化膜601和602的厚度逐渐变小，则偏移栅区603和604的作用会因此减小，并最终得到与第一实施例相同的结构。
然而，并不存在确定偏移栅区603和604的最小厚度或形成可作偏移栅区所需阳极氧化膜601和602的最小厚度的明显分界线。因此，可以说，虽然在第一实施例中可以忽略偏移栅区的存在，但即使在第一实施例的结构中源和沟道区间及漏和沟道区间实际上仍存在偏移栅区。
第八实施例
本发明的第八实施例涉及一种结构，其中有源矩阵区和驱动有源矩阵区的外围驱动电路整体地形成于玻璃衬底上。
通常，形成集成有源矩阵液晶显示器的一个衬底这样构成，即至少一个执行开关操作的薄膜晶体管设置于以矩阵形式排列的数个像素的每一个中，驱动有源矩区的外围电路布置在有源矩阵区的外围。所有这些电路皆形成于单个玻璃(或石英)衬底上。
如果将本发明应用于这种结构的有源矩阵液晶显示器，则能在分立的像素中形成具有低截止电流特性的n沟道薄膜晶体管，用具有极佳特性的CMOS电路构成外围电路。
更具体说，第八实施例提供一种结构，其中外围电路具有1(A)-1(E)、2(A)-2(D)和3(A)-3(B)所示的CMOS结构，并且这些图中所示的n沟道薄膜晶体管设置于有源矩阵区中。
设置于有源矩阵区中的薄膜晶体管最好应具有尽可能低的截止电流，因为要求它们在特定的时间周期内使电荷存储于分立的像素电极中。示于图3(B)的左边的具有低掺杂浓度区122和124的n沟道薄膜晶体管最适合于该目的。
另一方面，常用CMOS电路构成外围驱动电路。需要构成CMOS电路以改善其性能的n和p沟道薄膜晶体管的电特性尽可能的平衡。示于图1(A)-1(E)、2(A)-2(D)和3(A)-3(B)中的第一实施例最适于这种目的。
第八实施例的上述结构提供了一个集成有源矩阵液晶显示器，包括有源矩阵区中的n沟道薄膜晶体管电路和外围驱动电路，两电路皆具有如上所述的合乎要求的特性。
尽管根据上述说明本实施例使用了具有低掺杂浓度区(LDD区)的n沟道薄膜晶体管，但也可以使用如第二实施例中所述的那样的含偏移栅区的n沟道薄膜晶体管。另外，也可以使用如第七实施例所述的具有HRD区的n沟道薄膜晶体管。
第八实施例的另一变形中，在有源矩阵区设置了p沟道薄膜晶体管来代替n沟道薄膜晶体管。这种变形的优点是，因为p沟道薄膜晶体管较耐退化，所以提高了图像显示区的可靠性。
第九实施例
与上述第一实施例中所述相同，在使非晶硅膜结晶化时可以使用加速结晶化的金属元素。(在第九实施例的以下描述中用镍作金属元素的例子)。然而，众所周知，在结晶工艺后，在结晶硅膜中仍残留有一定量的镍。
如果有源层中含镍浓度超过了特定极限，则会对薄膜晶体管的电特性起反作用。(本发明者的研究发现，该极限为5×1019/cm2。)
第九实施例提供一种除去构成薄膜晶体管的半导体层的结晶硅膜中残留的金属元素的方法。下面参照图7(A)-7(E)详细说明该实施例。
首先，制备有绝缘表面的衬底701。该衬底701应具有高耐热性。这是因为根据本实施例在形成结晶硅膜时处理温度偶尔会超过1000℃。
在该实施例中，衬底701是石英衬底，利用溅射法，在衬底701的顶上，形成3000埃厚的氧氮化硅膜702，作缓冲层。
然后，利用等离子CVD法或低压热CVD法生长500埃厚的非晶硅膜703。例如，可以用硅烷(SiH4)或乙硅烷(Si2H6)作形成膜的气体。低压热CVD法形成的非晶硅膜703容易获得较大晶粒，因为在以后的结晶工艺中晶核出现的可能性较小。
在非晶硅膜703形成后，在氧气氛中用紫外线照射工件，以在非晶硅膜703的表面上形成极薄氧化层(未示出)。该氧化层使得工件表面在以下将说明的应用溶液工艺中引入镍时润湿性增强(图7(A))。
然后，把含一定浓度镍的镍盐溶液滴到工件上，形成如图7(B)所示的水膜704。如果考虑到在以后将说明的加热后会残留不希望的杂质，则最好用硝酸镍盐溶液作镍盐溶液。尽管也可用醋酸镍溶液，但因为它含碳，在以后的加热处理后容易产生残留在硅膜上的碳化物，最好不用。
在图7(B)所示状态中，用旋转器将水膜704铺开，使水膜704中所含镍原子直接与未示出的形成于非晶硅膜703上的氧化层接触。
在惰性气氛中，在450℃温度下，对工件进行脱氢处理约1小时，然后，在500-700℃(典型为550-600℃)，加热处理1-24小时，使非晶硅膜703晶化。以此方式获得图7(C)所示的结晶硅膜705。
先前直接与未示出的覆盖非晶硅膜703的氧化层接触的镍原子通过氧化层扩散到非晶硅膜703中，用作加速晶化的催化剂。具体说，镍与硅反应，形成硅化物，然后该硅化物作晶核，围绕它将发生晶化。通过调节上述应用溶液工艺中镍盐溶液的浓度，便可以容易地控制上述工艺中注入的镍浓度。
在加热处理的结晶完成后，用激光或用相同辐射能量的光照射工件，可以进一步提高结晶硅膜705的结晶度。用该后来的处理可以使在加热处理后仍残余的小部分非晶硅完全结晶。
用更高温度进一步热处理这样得到的结晶硅膜705。具体地，这种热处理的温度设定为700-1200℃(典型为800-1000℃)，处理时间设定为1和12小时(典型为6小时)。重要的是在图7(D)所示的加热处理中使用含卤族元素(在本实施例中使用氯(Cl))的气氛。
第九实施例的特征在于，通过在含卤族元素的气氛中进行加热处理，可以除去残留在结晶硅膜705中的镍原子。更具体地，这种加热处理利用卤族元素的吸杂作用，可以将残留的镍原子吸收到并固定于形成于结晶硅膜705上的热氧化层706中。
制备用于该实施例的含卤族元素的气氛的方法如下。首先，向氮气氛中加入10vol％的氧，然后加入3vol％(相对于氧的体积)的盐酸(HCl)。在该气氛中，一般在950℃的温度下，进行图7(D)所示的加热处理6小时。加入这种低体积比的氧的原因是，如果氧的比例太高，氧化层706的生长太快，很难进行充分地吸杂。
尽管在该实施例中选用氯(Cl)作卤族元素，并以盐酸气的形式加入，但也可以用其它气体制备含卤族元素的气氛。例如，可以选取氟化氢(HF)、溴化氢(HBr)、氯(Cl2)、氟(F2)和溴(Br2)中的一种或几种。还可以用卤素的氢氧化物。
在任何情况下，在图7(D)所示的加热工艺过程中，残留在结晶硅膜705中的镍原子会被吸收到热氧化层706中。于是便从结晶硅膜705中除去了镍原子，并得到几乎不含镍原子的结晶硅膜707。
如位错和堆叠层错等晶体缺陷几乎不存在，在这样的硅原子间进行复合时便可消除硅原子悬空键。这是因为，上述加热处理是在更高的950℃温度下进行的。而且，仍残存的悬空键会被结晶硅膜707中所含的氢和卤素原子中断。这就是说在结晶硅膜707中存在氢和卤素原子。
在完成了图7(D)所示的工艺后，除去用作吸杂点的热氧化层706。这样做的目的是防止镍原子反扩进结晶硅膜707中。
使结晶硅膜707构图成岛形，形成n沟道薄膜晶体管的半导体层708和p沟道薄膜晶体管的半导体层709，如图7(E)所示。
通过与在第一实施例中所述的相同的以下步骤可以完成n和p沟道薄膜晶体管。
由于根据第九实施例的上述工艺形成的薄膜晶体管的半导体层708和709几乎不含金属元素(在本实施例中为镍)，所以实际上它们不会因金属元素而发生退化或特性退化。换言之，本实施例可以利用薄膜晶体管构成可靠性极佳的包括有源矩阵区和外围驱动电路的电路。
第十实施例
本发明的第十实施例涉及一种进一步去除仍残存在第九实施例的上述结构中的镍原子的方法。
在该实施例中，在含卤族元素的氧化气氛中，加热处理利用镍的结晶化工艺获得的结晶硅膜，形成热氧化层。由于该热氧化层吸收镍原子，最后它将含比结晶硅膜浓度高的镍原子。
在形成了热氧化层后，除去之。这种操作可充分地减小结晶硅膜中残存的镍原子浓度。利用其它金属元素而不用镍来加速硅的结晶也可以获得同样的效果。
下面通过例子更具体地说明本实施例，在含3vol％盐酸(HCl)的氧气氛中，热处理利用镍的结晶化工艺得到的结晶硅膜，形成热氧化层。
氧化层的厚度最好不小于200埃。这样便可以降低残存于结晶硅膜中的镍原子浓度。
由于在热处理期间用去了不稳定的硅成分来形成热氧化层，所以可以减少结晶硅膜中的缺陷，提高其晶体结构的质量。
将本发明用于半导体器件时，可以产生以下有益效果：
(1)由于在任何处理步骤皆不需要以极高的掺杂量注入杂质，所以可以避免光刻胶性质的变化。
(2)只在n沟道薄膜晶体管中形成低掺杂浓度区，便可以减小截止电流。
(3)在用两种类型的薄膜晶体管结合构成CMOS结构时，可以实现n和p沟道薄膜晶体管之间电特性的平衡。
(4)因为在注入杂质离子产生p导电性时靠近沟道区的区基本上是本征的，所以容易形成p-i结和使对有源区的损伤最小。
(5)由于用如氧化硅膜之类的绝缘层覆盖着有源层，所以可以避免在注入杂质离子时可能发生的污染和表面损伤。

Claims (14)

1．一种半导体器件，具有至少一个n沟道薄膜晶体管和一个p沟道薄膜晶体管，包括：
第一半导体，在绝缘表面上，供形成所述n沟道薄膜晶体管，具有至少第一源区和第一漏区，和介在第一源区和第一漏区之间的第一沟道形成区；
第二半导体，在绝缘表面上，供形成所述p沟道薄膜晶体管，具有至少第二源区和第二漏区，和介在第二源区与第二漏区之间的第二沟道形成区；其特征在于：
所述第二半导体有一对分别毗邻所述第二源区和所述第二漏区的部分，所述成对部分含n型和p型杂质；
所述p沟道薄膜晶体管的所述第二源区和第二漏区只掺以p型杂质作为具有一种导电类型的杂质；且
只有所述第一半导体中的所述n沟道薄膜晶体管而不是所述p沟道薄膜晶体管具有微掺杂区。
2．一种半导体器件，具有至少一个n沟道薄膜晶体管和一个p沟道薄膜晶体管，所述n沟道薄膜晶体管包括：
第一半导体，在衬底上形成，具有至少第一源区和第一漏区和介在第一源区与第一漏区之间的第一沟道形成区；
第一绝缘层，毗邻所述第一沟道形成区；
第一栅极，毗邻所述第一沟道形成区，所述第一绝缘层即介第一栅极与第一沟道形成区之间；
所述第一源区和漏区毗邻一对微掺杂区；
所述p沟道薄膜晶体管包括：
第二半导体，在衬底上形成，具有至少第二源区和第二漏区，和在第二源区与第二漏区之间的第二沟道形成区；
第二绝缘层，毗邻所述第二沟道形成区；
第二栅极，毗邻所述第二沟道形成区，所述第二绝缘层即介在第二栅极与第二沟道形成区之间；
其特征在于：
所述第二沟道形成区与所述第二源区及漏区直接接触；和
一对分别毗邻所述第二源区和所述第二漏区的部分，含n型和p型杂质。
3．如权利要求1或2所述的半导体器件，其特征在于，所述含n型和p型杂质的部分只起将各电极连接到所述第二源区和所述第二漏区的作用。
4．如权利要求1或2所述的半导体器件，其特征在于，所述第一和第二沟道形成区只含一种p型或n型导电性的杂质。
5．如权利要求1或2所述的半导体器件，其特征在于，所述第一和第二半导体含氢和一种卤素元素。
6．一种半导体器件，包括至少一个在有源矩阵区的n沟道薄膜晶体管和至少一个在外围驱动电路区具互补结构的n沟道和p沟道薄膜晶体管，所述在所述外围驱动电路区的晶体管供驱动所述在所述有源矩阵区的晶体管；其特征在于：
在外围驱动电路中的各所述p沟道薄膜晶体管包括：
一个半导体岛，在绝缘表面上方形成；
一个绝缘层，毗邻所述沟道形成区；
一个栅极层，毗邻所述沟道形成区，所述绝缘层即介在栅极与沟道形成区之间；
一个源区和一个第二漏区，毗邻所述沟道形成区，所述源区和所述漏区只含p型杂质，且与所述沟道形成区直接接触；和
一对分别毗邻所述源区和所述漏区的部分，含n型和p型杂质。
7．如权利要求6所述的半导体器件，其特征在于，所述沟道形成区含只具n导电型或p导电型的杂质。
8．如权利要求6所述的半导体器件，其特征在于，所述半导体岛含氢和一种卤素元素。
9．如权利要求6所述的半导体器件，其特征在于，所述含n型和p型杂质的部分只起将各电极连接到所述源区和所述漏区的作用。
10．一种半导体器件，包括至少一个在有源矩阵区的n沟道薄膜晶体管和至少一个在外围驱动电路区具互补结构的n型和p型薄膜晶体管，所述在所述外围驱动区的晶体管供驱动所述在所述有源矩阵区的晶体管；其特征在于：
在有源矩阵区和外围驱动电路中的各所述n沟道薄膜晶体管包括：
第一半导体，在衬底上形成，具有至少第一源区和漏区和在该两区之间的第一沟道形成区；
第一绝缘层，毗邻所述第一沟道形成区；
第一栅极，毗邻所述第一沟道形成区，所述第一绝缘层介在第一栅极与第一沟道形成区之间；
所述第一源区和漏区毗邻一对微掺杂区；
在所述外围驱动电路中的各所述p沟道薄膜晶体管包括：
第二半导体，在所述衬底上形成，具有至少第二源区和漏区，和在该两区之间的第二沟道形成区；
第二绝缘层，毗邻所述第二沟道形成区；
第二栅极，毗邻所述第二沟道形成区，所述第二绝缘层介在第二栅极与第二沟道形成区之间；
所述第二沟道形成区与所述第二源区及所述第二漏区直接接触；和
一对分别毗邻所述第二源区和所述第二漏区的部分，含n型和p型杂质。
11．如权利要求10所述的半导体器件，其特征在于，所述第二半导体岛的所述第二源区和所述第二漏区分别配置在所述成对的含n型和p型杂质的部分的其中一个与所述第二沟道形成区之间。
12．如权利要求10所述的半导体器件，其特征在于，所述含n型和p型杂质的部分只起将各电极连接到所述第二源区和所述第二漏区的作用。
13．如权利要求10所述的半导体器件，其特征在于，所述第一和第二沟道形成区含具n型或p型导电性的杂质。
14．如权利要求10所述的半导体器件，其特征在于，所述第一和第二半导体岛含氢和一种卤素元素。
CNB991021924A 1996-02-09 1999-02-08 半导体器件及其制造方法 Expired - Lifetime CN1139132C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP48272/1996 1996-02-09
JP4827296 1996-02-09
JP48272/96 1996-02-09

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB971031649A Division CN1134068C (zh) 1996-02-09 1997-02-09 半导体器件及其制造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101245296A Division CN1284241C (zh) 1996-02-09 1997-02-09 有源矩阵显示装置

Publications (2)

Publication Number Publication Date
CN1227416A true CN1227416A (zh) 1999-09-01
CN1139132C CN1139132C (zh) 2004-02-18

Family

ID=12798816

Family Applications (3)

Application Number Title Priority Date Filing Date
CNB2003101245296A Expired - Lifetime CN1284241C (zh) 1996-02-09 1997-02-09 有源矩阵显示装置
CNB971031649A Expired - Lifetime CN1134068C (zh) 1996-02-09 1997-02-09 半导体器件及其制造方法
CNB991021924A Expired - Lifetime CN1139132C (zh) 1996-02-09 1999-02-08 半导体器件及其制造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CNB2003101245296A Expired - Lifetime CN1284241C (zh) 1996-02-09 1997-02-09 有源矩阵显示装置
CNB971031649A Expired - Lifetime CN1134068C (zh) 1996-02-09 1997-02-09 半导体器件及其制造方法

Country Status (4)

Country Link
US (3) US5864151A (zh)
KR (2) KR100286194B1 (zh)
CN (3) CN1284241C (zh)
TW (1) TW322591B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1294644C (zh) * 2003-10-20 2007-01-10 松下电器产业株式会社 半导体存储装置的制造方法
CN100358157C (zh) * 2003-10-28 2007-12-26 统宝光电股份有限公司 薄膜晶体管及其制作方法
CN100395884C (zh) * 2003-11-07 2008-06-18 友达光电股份有限公司 形成cmos晶体管的方法
CN100397650C (zh) * 2004-09-06 2008-06-25 日本电气株式会社 薄膜半导体器件、其驱动电路和使用它们的设备
CN109449265A (zh) * 2018-12-24 2019-03-08 中科天芯科技（北京）有限公司 一种光束成像装置
CN109613518A (zh) * 2018-12-24 2019-04-12 中科天芯科技（北京）有限公司 一种光束成像装置

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3256084B2 (ja) * 1994-05-26 2002-02-12 株式会社半導体エネルギー研究所 半導体集積回路およびその作製方法
JPH09191111A (ja) * 1995-11-07 1997-07-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6331457B1 (en) * 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
TW322591B (zh) * 1996-02-09 1997-12-11 Handotai Energy Kenkyusho Kk
JP3527009B2 (ja) 1996-03-21 2004-05-17 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2904167B2 (ja) * 1996-12-18 1999-06-14 日本電気株式会社 半導体装置の製造方法
JP3844552B2 (ja) * 1997-02-26 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100265553B1 (ko) * 1997-05-23 2000-09-15 구본준 박막트랜지스터의 제조방법
JP3844561B2 (ja) * 1997-06-10 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH1140498A (ja) * 1997-07-22 1999-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH11204434A (ja) * 1998-01-12 1999-07-30 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
TW518637B (en) * 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
US6512504B1 (en) * 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
US7245018B1 (en) * 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US6872658B2 (en) * 2001-11-30 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device by exposing resist mask
JP4000256B2 (ja) * 2001-12-11 2007-10-31 富士通株式会社 半導体装置及びその製造方法
US7148157B2 (en) 2002-10-22 2006-12-12 Chartered Semiconductor Manufacturing Ltd. Use of phoslon (PNO) for borderless contact fabrication, etch stop/barrier layer for dual damascene fabrication and method of forming phoslon
KR100521274B1 (ko) * 2003-06-10 2005-10-12 삼성에스디아이 주식회사 씨모스 박막 트랜지스터 및 이를 사용한 디스플레이디바이스
CN1301550C (zh) * 2003-09-26 2007-02-21 统宝光电股份有限公司 制作互补式薄膜晶体管的方法
TWI255150B (en) * 2003-12-22 2006-05-11 Lg Philips Lcd Co Ltd Organic electroluminescent device and method of fabricating the same
US20060119998A1 (en) * 2004-05-07 2006-06-08 Sheng-Chieh Yang Electrostatic discharge protection circuit, display panel, and electronic system utilizing the same
KR100793278B1 (ko) * 2005-02-25 2008-01-10 재단법인서울대학교산학협력재단 다결정 실리콘 박막트랜지스터의 제조 방법
KR100855550B1 (ko) 2006-01-24 2008-09-02 삼성전자주식회사 호스트 장치와 그 호스트 장치의 시스템 종료방법 및 동작방법
US7786480B2 (en) * 2006-08-11 2010-08-31 Tpo Displays Corp. System for displaying images including thin film transistor device and method for fabricating the same
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) * 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
KR20190018049A (ko) * 2010-03-08 2019-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
US9445496B2 (en) 2012-03-07 2016-09-13 Intel Corporation Glass clad microelectronic substrate
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
US10622310B2 (en) 2012-09-26 2020-04-14 Ping-Jung Yang Method for fabricating glass substrate package
US9615453B2 (en) 2012-09-26 2017-04-04 Ping-Jung Yang Method for fabricating glass substrate package
CN107887329A (zh) * 2016-09-30 2018-04-06 昆山国显光电有限公司 阵列基板的制造方法
CN107393827A (zh) * 2017-06-20 2017-11-24 武汉华星光电技术有限公司 薄膜晶体管基板及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57160123A (en) * 1981-03-30 1982-10-02 Hitachi Ltd Semiconductor device
US4621276A (en) * 1984-05-24 1986-11-04 Texas Instruments Incorporated Buried contacts for N and P channel devices in an SOI-CMOS process using a single N+polycrystalline silicon layer
US4764477A (en) * 1987-04-06 1988-08-16 Motorola, Inc. CMOS process flow with small gate geometry LDO N-channel transistors
JP2932715B2 (ja) 1991-01-31 1999-08-09 日産自動車株式会社 樹脂部品用洗浄液及び該部品の洗浄方法
JP2633752B2 (ja) 1991-08-20 1997-07-23 松下電器産業株式会社 コードレス電話装置の空きチャンネル・サーチ方式
CA2107602C (en) * 1992-10-07 2004-01-20 Andrew Jan Walker Method of manufacturing an integrated circuit and integrated circuit obtained by this method
DE69430687T2 (de) * 1993-02-10 2002-11-21 Seiko Epson Corp Aktives matrix-substrat und dünnfilmtransistor und verfahren zur herstellung
US5477073A (en) * 1993-08-20 1995-12-19 Casio Computer Co., Ltd. Thin film semiconductor device including a driver and a matrix circuit
US5514902A (en) * 1993-09-16 1996-05-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having MOS transistor
JPH07135323A (ja) * 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
DE19500380C2 (de) * 1994-05-20 2001-05-17 Mitsubishi Electric Corp Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür
JP3256084B2 (ja) * 1994-05-26 2002-02-12 株式会社半導体エネルギー研究所 半導体集積回路およびその作製方法
JP3312083B2 (ja) * 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
JPH0864824A (ja) * 1994-08-24 1996-03-08 Toshiba Corp 薄膜トランジスタおよびその製造方法
TW322591B (zh) * 1996-02-09 1997-12-11 Handotai Energy Kenkyusho Kk

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1294644C (zh) * 2003-10-20 2007-01-10 松下电器产业株式会社 半导体存储装置的制造方法
CN100358157C (zh) * 2003-10-28 2007-12-26 统宝光电股份有限公司 薄膜晶体管及其制作方法
CN100395884C (zh) * 2003-11-07 2008-06-18 友达光电股份有限公司 形成cmos晶体管的方法
CN100397650C (zh) * 2004-09-06 2008-06-25 日本电气株式会社 薄膜半导体器件、其驱动电路和使用它们的设备
CN109449265A (zh) * 2018-12-24 2019-03-08 中科天芯科技（北京）有限公司 一种光束成像装置
CN109613518A (zh) * 2018-12-24 2019-04-12 中科天芯科技（北京）有限公司 一种光束成像装置
CN109449265B (zh) * 2018-12-24 2020-11-27 国科光芯(海宁)科技股份有限公司 一种光束成像装置

Also Published As

Publication number Publication date
CN1134068C (zh) 2004-01-07
CN1139132C (zh) 2004-02-18
US6753211B2 (en) 2004-06-22
CN1504820A (zh) 2004-06-16
US20010007368A1 (en) 2001-07-12
KR100286194B1 (ko) 2001-04-16
CN1284241C (zh) 2006-11-08
US5864151A (en) 1999-01-26
US6194762B1 (en) 2001-02-27
TW322591B (zh) 1997-12-11
CN1168538A (zh) 1997-12-24
KR970063720A (ko) 1997-09-12
KR100453285B1 (ko) 2004-10-15

Similar Documents

Publication Publication Date Title
CN1139132C (zh) 半导体器件及其制造方法
CN1146955C (zh) 半导体器件的制造方法
CN1135608C (zh) 半导体器件的制造方法
CN1146056C (zh) 有源矩阵显示器
CN1129955C (zh) 半导体器件的制造方法
CN1263159C (zh) 半导体器件及其制造方法
CN1246910C (zh) 半导体薄膜及其制造方法以及半导体器件及其制造方法
CN1218408C (zh) 场致发光器件及其制造方法
CN1244891C (zh) 有源矩阵显示器
CN1293647C (zh) 半导体器件及其制造方法
CN1291500C (zh) 半导体器件及其制备方法
CN1697144A (zh) 处理光束的方法、激光照射装置以及制造半导体器件的方法
CN1729719A (zh) 显示装置和显示装置的制作方法
CN1388591A (zh) 薄膜晶体管及其制造方法
CN1307730A (zh) 薄膜晶体管及其制造方法
CN1485891A (zh) 半导体存储器件及其制造方法
CN1275300C (zh) 激光辐照方法和激光辐照装置以及制造半导体器件的方法
CN1677613A (zh) 半导体器件的制造方法、半导体器件、电光装置用基板、电光装置和电子设备
CN1838433A (zh) 半导体器件以及图像显示装置
CN1523413A (zh) 显示装置
CN1484778A (zh) 使用低介电常数绝缘层的薄膜晶体管衬底及其制造方法
CN1168148C (zh) 制造半导体装置和液晶显示装置的方法
CN1673815A (zh) 显示装置及其制造方法
CN1862789A (zh) 多层薄膜、包括该多层薄膜的薄膜晶体管阵列面板，以及制造该面板的方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20040218

CX01 Expiry of patent term