CN1132927A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN1132927A CN1132927A CN95105129A CN95105129A CN1132927A CN 1132927 A CN1132927 A CN 1132927A CN 95105129 A CN95105129 A CN 95105129A CN 95105129 A CN95105129 A CN 95105129A CN 1132927 A CN1132927 A CN 1132927A
- Authority
- CN
- China
- Prior art keywords
- aforementioned
- film
- catalytic elements
- semiconductor film
- crystallization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 332
- 239000004065 semiconductor Substances 0.000 title claims abstract description 315
- 239000010408 film Substances 0.000 claims abstract description 925
- 230000003197 catalytic effect Effects 0.000 claims abstract description 507
- 239000000758 substrate Substances 0.000 claims abstract description 326
- 238000002425 crystallisation Methods 0.000 claims abstract description 283
- 230000008025 crystallization Effects 0.000 claims abstract description 279
- 238000000576 coating method Methods 0.000 claims abstract description 120
- 239000011248 coating agent Substances 0.000 claims abstract description 117
- 238000004519 manufacturing process Methods 0.000 claims abstract description 88
- 238000009792 diffusion process Methods 0.000 claims abstract description 62
- 239000010409 thin film Substances 0.000 claims abstract description 35
- 238000010438 heat treatment Methods 0.000 claims abstract description 34
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 409
- 229910052759 nickel Inorganic materials 0.000 claims description 226
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 167
- 230000000873 masking effect Effects 0.000 claims description 89
- 239000000243 solution Substances 0.000 claims description 86
- 230000015572 biosynthetic process Effects 0.000 claims description 75
- 238000002156 mixing Methods 0.000 claims description 75
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 69
- 239000000203 mixture Substances 0.000 claims description 64
- 230000008569 process Effects 0.000 claims description 56
- 239000011521 glass Substances 0.000 claims description 43
- 238000009713 electroplating Methods 0.000 claims description 39
- 238000004544 sputter deposition Methods 0.000 claims description 30
- 239000002800 charge carrier Substances 0.000 claims description 29
- 239000002904 solvent Substances 0.000 claims description 27
- 239000012670 alkaline solution Substances 0.000 claims description 26
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 25
- 238000000151 deposition Methods 0.000 claims description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 25
- 230000008020 evaporation Effects 0.000 claims description 22
- 238000001704 evaporation Methods 0.000 claims description 22
- 239000007788 liquid Substances 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 21
- 229910052698 phosphorus Inorganic materials 0.000 claims description 21
- 230000003647 oxidation Effects 0.000 claims description 20
- 238000007254 oxidation reaction Methods 0.000 claims description 20
- 230000000694 effects Effects 0.000 claims description 19
- 229910052742 iron Inorganic materials 0.000 claims description 19
- 229910052763 palladium Inorganic materials 0.000 claims description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 229910052697 platinum Inorganic materials 0.000 claims description 19
- 229910052787 antimony Inorganic materials 0.000 claims description 18
- 229910052785 arsenic Inorganic materials 0.000 claims description 18
- 229910052802 copper Inorganic materials 0.000 claims description 18
- 229910052737 gold Inorganic materials 0.000 claims description 18
- 229910052738 indium Inorganic materials 0.000 claims description 18
- 238000007747 plating Methods 0.000 claims description 18
- 229910052709 silver Inorganic materials 0.000 claims description 18
- 229910052718 tin Inorganic materials 0.000 claims description 18
- 238000007740 vapor deposition Methods 0.000 claims description 15
- 230000001678 irradiating effect Effects 0.000 claims description 14
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 11
- 235000011114 ammonium hydroxide Nutrition 0.000 claims description 9
- 238000007772 electroless plating Methods 0.000 claims description 9
- 238000005286 illumination Methods 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 230000005855 radiation Effects 0.000 claims description 9
- 238000004070 electrodeposition Methods 0.000 claims description 8
- 238000006555 catalytic reaction Methods 0.000 claims description 6
- 238000004528 spin coating Methods 0.000 claims description 4
- 238000005868 electrolysis reaction Methods 0.000 claims description 3
- 238000009501 film coating Methods 0.000 claims description 3
- 238000005566 electron beam evaporation Methods 0.000 claims description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 450
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 214
- 229910052710 silicon Inorganic materials 0.000 description 213
- 239000010703 silicon Substances 0.000 description 213
- 239000010410 layer Substances 0.000 description 135
- 239000012535 impurity Substances 0.000 description 54
- 238000010348 incorporation Methods 0.000 description 51
- 239000000377 silicon dioxide Substances 0.000 description 49
- 239000013078 crystal Substances 0.000 description 47
- 108091006146 Channels Proteins 0.000 description 32
- 229910052782 aluminium Inorganic materials 0.000 description 28
- 239000011229 interlayer Substances 0.000 description 28
- 239000004411 aluminium Substances 0.000 description 27
- 230000005669 field effect Effects 0.000 description 27
- 150000002500 ions Chemical class 0.000 description 27
- 235000012239 silicon dioxide Nutrition 0.000 description 25
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 22
- 239000012298 atmosphere Substances 0.000 description 22
- 238000012545 processing Methods 0.000 description 21
- 239000004973 liquid crystal related substance Substances 0.000 description 20
- 239000012528 membrane Substances 0.000 description 20
- 229910001453 nickel ion Inorganic materials 0.000 description 19
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 19
- 239000011159 matrix material Substances 0.000 description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 16
- 239000001301 oxygen Substances 0.000 description 16
- 229910052760 oxygen Inorganic materials 0.000 description 16
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 16
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 15
- 230000008859 change Effects 0.000 description 14
- 230000008021 deposition Effects 0.000 description 14
- 239000007789 gas Substances 0.000 description 14
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 14
- 238000004090 dissolution Methods 0.000 description 13
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 11
- 238000001035 drying Methods 0.000 description 10
- 239000007769 metal material Substances 0.000 description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 9
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 9
- 238000000137 annealing Methods 0.000 description 9
- 230000006866 deterioration Effects 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 239000001257 hydrogen Substances 0.000 description 9
- 229910052739 hydrogen Inorganic materials 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 150000001875 compounds Chemical class 0.000 description 8
- 239000000314 lubricant Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 150000002815 nickel Chemical class 0.000 description 8
- 239000003054 catalyst Substances 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 6
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 6
- FKNQFGJONOIPTF-UHFFFAOYSA-N Sodium cation Chemical compound [Na+] FKNQFGJONOIPTF-UHFFFAOYSA-N 0.000 description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- 150000001398 aluminium Chemical class 0.000 description 6
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 6
- 238000009832 plasma treatment Methods 0.000 description 6
- 229910001415 sodium ion Inorganic materials 0.000 description 6
- QTBSBXVTEAMEQO-UHFFFAOYSA-M Acetate Chemical compound CC([O-])=O QTBSBXVTEAMEQO-UHFFFAOYSA-M 0.000 description 5
- 229910002651 NO3 Inorganic materials 0.000 description 5
- NHNBFGGVMKEFGY-UHFFFAOYSA-N Nitrate Chemical compound [O-][N+]([O-])=O NHNBFGGVMKEFGY-UHFFFAOYSA-N 0.000 description 5
- 230000004913 activation Effects 0.000 description 5
- 125000004429 atom Chemical group 0.000 description 5
- 239000011261 inert gas Substances 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 239000007787 solid Substances 0.000 description 5
- 238000001947 vapour-phase growth Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 230000009471 action Effects 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 230000003139 buffering effect Effects 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 230000007812 deficiency Effects 0.000 description 3
- 239000003792 electrolyte Substances 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 239000012467 final product Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000003672 processing method Methods 0.000 description 3
- 238000004062 sedimentation Methods 0.000 description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 description 3
- 238000003949 trap density measurement Methods 0.000 description 3
- 241000196324 Embryophyta Species 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 2
- 229910005883 NiSi Inorganic materials 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 2
- MQRWBMAEBQOWAF-UHFFFAOYSA-N acetic acid;nickel Chemical compound [Ni].CC(O)=O.CC(O)=O MQRWBMAEBQOWAF-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 239000005357 flat glass Substances 0.000 description 2
- 210000003128 head Anatomy 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 229960002163 hydrogen peroxide Drugs 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229940078494 nickel acetate Drugs 0.000 description 2
- KBJMLQFLOWQJNF-UHFFFAOYSA-N nickel(ii) nitrate Chemical compound [Ni+2].[O-][N+]([O-])=O.[O-][N+]([O-])=O KBJMLQFLOWQJNF-UHFFFAOYSA-N 0.000 description 2
- YNPNZTXNASCQKK-UHFFFAOYSA-N phenanthrene Chemical compound C1=CC=C2C3=CC=CC=C3C=CC2=C1 YNPNZTXNASCQKK-UHFFFAOYSA-N 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 238000010301 surface-oxidation reaction Methods 0.000 description 2
- 239000013077 target material Substances 0.000 description 2
- 235000002906 tartaric acid Nutrition 0.000 description 2
- 239000011975 tartaric acid Substances 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 240000004859 Gamochaeta purpurea Species 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 150000001336 alkenes Chemical class 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- -1 before heat-treating Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000009194 climbing Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000000265 homogenisation Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000001802 infusion Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000007529 inorganic bases Chemical class 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- JRZJOMJEPLMPRA-UHFFFAOYSA-N olefin Natural products CCCCCCCC=C JRZJOMJEPLMPRA-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000010956 selective crystallization Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 235000014347 soups Nutrition 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Abstract
半导体器件的制造中，先在有绝缘表面的基片上形成非晶半导体膜，再在膜表面上提供微量的可助长非晶半导体结晶化的催化元素。进而加热处理，使催化元素均匀扩散至膜中，由此使膜多结晶化。利用得到的结晶性半导体膜作为有源区，形成薄膜晶体管等半导体器件。采用下述方法掺入催化元素：形成含微量催化元素的膜；多次旋转涂覆含催化元素的溶液；经缓冲层使催化元素扩散；使其浸泡在含催化元素的溶液中；形成含催化元素的镀层。
Description
本发明是关于一种半导体器件及其制造方法，特别是关于一种使用一设在玻璃等绝缘性基板上的薄膜晶体管的半导体器件及其制造方法。更详细的说，是关于一种形成在具有绝缘性表面的基板上的非晶质硅膜结晶化所得到的结晶性硅膜的半导体基片、及利用由此所得到的结晶性硅膜作为有源区域的半导体器件、以及它们的制造方法；特别是可利用于有源矩阵型液晶显示器件、影象传感器、3次元IC等的制造上。
近年，针对大型高清晰度的液晶显示器件、高速且高清晰度的密接触型影象传感器、或3次元IC等的实现，曾有人尝试在玻璃绝缘性基片上、或设于基片表面的绝缘膜上形成高性能半导体元件。一般，在有源矩阵型液晶显示器件或影象传感器等中为驱动其内所具备的象素要使用薄膜晶体管(TFT)。此等器件所使用的TFT通常是使用硅半导体薄膜形成的。
硅半导体薄膜可分为非晶硅(a-Si)半导体膜与结晶性硅半导体膜等两种。
前者的非晶硅半导体膜因制作温度低，且比较容易以汽相法制作并大量生产，故一般最常使用。但，此非晶硅半导体膜其导电性等的物理特性比结晶性硅半导体膜还差。因此，为得到具有更快速响应由其制造的半导体器件的特性，希望制定由结晶性硅半导体膜所构成的TFT制作方法。
已知的结晶性硅半导体膜可由多结晶硅、微结晶硅、含结晶成分的非晶硅、具有结晶性与非结晶性的中间状态的半非晶硅等构成。得到一具有此等结晶性的薄膜硅半导体的方法，已知有以下3种方法。
(1)第1方法是成膜时直接形成结晶性硅半导体膜。
(2)第2方法是形成非晶硅半导体膜后，用激光器的光能辐照，使非晶硅膜结晶化。
(3)第3方法是形成非晶硅半导体膜后，通过施加热能使非晶硅膜结晶化。
但，此等方法仍有如下的问题点。
若依第1方法，可于成膜步骤中进行膜的结晶化。因此，为得到大晶粒的结晶性硅，必须形成厚硅膜，但，要在基板上全面均匀形成一个有良好半导体特性的膜在技术上仍有困难。此外，因成膜温度高达600℃以上，故无法使用软化点温度低的便宜玻璃基片，即有成本上的问题。
第2方法因利用熔融固化过程中之结晶化现象，故可良好地处理小晶粒以及粒界，并得到高品质的结晶性硅膜。但是，若以现在最常使用的准分子激光为例，因激光的照射面积很小，故有生产率很低之问题，并且，为全面均一地处理大面积基片，仍有激光的稳定性不够充分之问题。
第3方法若与第1及第2方法比较，有可处理大面积的优点，例如已公开于日本专利No62-122172号公报、专利平3-290924号公报及专利平4-165613号公报。但是，在此等所公开的方法中，任何一个在结晶化时，必须在600℃以上的高温加热处理数十小时。因此，为使用廉价的玻璃基片而提高生产率，必须同时解决降低加热温度，以及短时间内结晶化的相反的问题。并且，此方法因是利用固相结晶化现象，故结晶粒有时在与基片表面平行的方向扩张生长，并且晶粒尺寸达到几μm。生长的结晶粒间互相碰撞则形成粒界，但，其粒界造成晶格缺陷，成为捕捉载流子陷阱。因此，使TFT的迁移率降低。
于是，利用上述的第3方法以及下面第4方法及第5方法以解决结晶粒界之问题。
第4方法利用离子注入方等方法，注入硅(Si+)等杂质，然后，热处理以得到具有几μm的晶粒的多结晶硅膜(日本专利平5-55142号公报)。第5方法是将直径为10～100nm之的硅晶粒及高压N2同时吹向非晶质硅膜以形成晶核(日本专利平5-136048号公报)。
此等第4及第5方法两者都是将作为结晶生长的核的杂质选择性地注入非晶质硅膜的预定区域后，用热处理以该杂质作为核使结晶生长而得到大晶粒高品质的结晶性硅膜，并利用此而形成TFT等的半导体元件。
但是，在此第4、5方法中，所注入的杂质仅作为生长核。因此，虽可有效地控制结晶生长时的核发生或结晶生长方向，但，用以结晶化的加热处理步骤的上述问题仍残留着。例如，第4方法中是于600℃的温度下加热处理40小时进行结晶化，而第5方法中是于650℃以上的温度进行热处理。如此地进行高温加热。故此等技术对SOI(Semiconductor on Insulator)基片或SOS(Semiconductor on Sappire)基片很有效，但是，要适用于便宜的玻璃基片则有困难。例如，一般便用于有源矩阵型的液晶显示器件的康宁7059玻璃其玻璃变形点为593℃。因此，用上述方法使用此基片而作成具有大面积的液晶显示器件时，在600℃以上加热易产生基片变形的问题。
而且，有关第3方法，亦即利用加热处理的非晶硅膜的结晶化方法，1994年9月2日所公开日本的专利平6-244205号公报、及1994年9月16日所公开的日本专利平6-260651号公报公开了在非晶硅膜之中掺入Ni、Fe、Co、白金等重金属元素作为催化元素，而可以低温且短时间实施结晶化过程。并且，1994年9月22日所公开的日本专利平6-268212号公报中有关上述方法揭示在硅膜中的催化元素的最低浓度。
但是，为使上述所揭示的方法适用于大面积基片中结晶性硅膜的形成和用由此所得到的半导体基片制造半导体器件仍然存在要解决的问题。
本发明的半导体器件的制造方法，包含如下步骤：(a)在具有绝缘性表面的基片上形成非晶半导体膜的步骤；(b)在该非晶半导体膜的表面的至少一部分，提供微量可助长该非晶半导体膜结晶化的催化元素的步骤；(c)进行加热处理，以便所供给的该催化元素扩散入该非晶半导体膜之中，且使该非晶半导体膜的至少一部分多结晶化的步骤。
在某一实施例中，前述步骤(b)还包含在前述非晶半导体膜的表面至少一部分上面，形成一含有微量该催化元素的预定层的步骤。
在其他的实施例中，在前述步骤(b)之前，还包含如下的步骤：在前述非晶半导体膜与前述预定层之间，在预定的位置形成具有开口部分且可抑制前述催化元素扩散的缓冲层。
而且在其他实施例中，在前述步骤(b)之后，包含一可使前述预定层制成图形而形成岛状区域的步骤，且前述步骤(c)中，把前述催化元素从该预定层的该岛状区域选择性地掺入。
而且在其他实施例中，前述预定层是用在玻璃上旋涂法(spin on glass法)所形成的绝缘膜。或者，前述预定层是以溅镀法所形成的绝缘膜。或者，前述预定层是以电子束蒸镀法所形成的绝缘膜。或者，前述预定层是以电淀积法所形成的绝缘膜。
而且在其他的实施例中，前述预定层中的前述催化元素浓度为1×1018～1×1020atoms/cm3。
在其他的实施例中，前述步骤(b)还包含在前述非晶半导体膜表面的岛状图形中形成含有微量前述催化元素的感光性材料的步骤，并且，在前步骤(c)中，该催化剂元素是从岛状感光材料选择性地掺入的。
在其他的实施例中，前述非晶半导体膜为非晶硅膜。
在其他之实施例中，前述催化元素是选自Ni、Co、Pd、Pt、Fe、Cu、Ag、Au、In、Sn、P、As、Sb所构成组中的至少一元素。
在其他实施例中，前述步骤(b)还包含如下步骤：通过多次旋转涂覆步骤使含有前述催化元素的溶液涂布在前述非晶半导体膜表面的至少一部分。最好在前述步骤(b)之前，进一步包含在前述非晶半导体膜的表面形成一可抑制前述催化剂元素扩散的缓冲层，在该缓冲层的预定位置形成开口部分的步骤；把前述溶液涂覆在通过该开口部分露出的非晶半导体区。
在其他的实施例中，进一步包含如下的步骤：在至少一部分多结晶化的结晶性半导体膜上，在载流子移动方向实质上与该结晶性半导体膜的结晶生长方向平行的方向形成半导体器件。或者，进一步包含如下的步骤：在至少一部分多结晶化的该结晶性膜上，在载流子移动方向实质上与该结晶性半导体膜的结晶生长方向呈垂直的方向形成半导体器件。
在其他实施例中，进一步包含如下之步骤：利用至少一部分多结晶化的该结晶性半导体膜作为有源区以便形成薄膜晶体管。
在其他实施例中，该方法在前述步骤(a)后进一步包含在前述非晶半导体膜上形成可防止前述催化元素扩散的缓冲层的步骤；在前述步骤(b)中，在该缓冲层上形成一含有该催化元素的薄膜，在前述步骤(c)中，穿过该缓冲层使该催化元素扩散至该非晶半导体膜之中。
在其他实施例中，在前述步骤(c)中，前述催化元素通过前述缓冲层选择性地被掺入前述非晶半导体膜中的预定区域，因此，该非晶半导体膜的该预定区域选择性地被结晶化，在该非晶半导体膜的该预定区域的周边与前述基片的表面实质上平行的方向进行结晶生长而形成横向结晶生长区域。
在其他实施例中，在前述步骤(c)以后，该方法进一步包含如下步骤：对前述结晶化的半导体膜照射激光或强光以提供其结晶性。
在其他实施例中，前述缓冲层是由氧化硅膜或氮化硅膜所形成。最好，前述氧化硅膜或氮化硅膜是由前述非晶半导体膜的表面薄膜氧化或薄膜氮化而形成。
在其他实施例中，前述薄膜由淀积法形成。
在其他实施例中，前述步骤(b)还包含如下的曝露步骤：使前述非晶半导体膜或其底膜的至少一部分曝露于一溶解或分散前述催化元素的碱性溶液中。
在其他实施例中，前述步骤(c)中前述催化元素是选择性地被掺入前述非晶半导体膜中的预定区域，因此，该非晶半导体膜的该预定区域选择性地被结晶化，并且该非晶半导体膜的该预定区域的周边部分在前述基片表面实质上呈平行方向进行结晶生长而形成横向结晶生长区域。
在其他实施例中，前述(c)以后进一步包含如下步骤：对前述结晶化的半导体膜照射激光或强光以提高其结晶性。
在其他实施例中，前述曝露步骤还包含将前述基片浸渍在前述碱性溶液的步骤。
在其他实施例中，在前述曝露步骤后该方法进一步包含如下步骤：用纯水洗净前述非晶半导体膜被曝露在前述碱性溶液的部分。
在其他实施例中，前述步骤(b)还包含如下电镀步骤：使前述非晶半导体膜的表面曝露于一含有前述催化元素的镀液中，在该非晶半导体膜的表面至少一部分形成该催化元素的薄膜镀层。
在其他实施例中，在前述电镀步骤之前该方法进一步包含如下步骤：使在预定位置上具有开口部分的掩蔽层形成在前述非晶硅膜上；在穿过电镀板开口部所露出的该非晶半导体膜的预定区域上选择性地形成前述薄膜镀层；在前述步骤(c)中，把催化元素选择尾地掺入非晶半导体膜的该预定区域。由此，该非晶半导体膜的该预定选择性地被结晶化，并且该非晶质半导体膜的该预定区域的周边部在与前述基片表面实质上平行方向进行结晶生长而形成横向结晶生长区域。最好前述镀液是含有前述催化元素的无电解镀液，又，最好是以光敏性树脂构成前述掩蔽层。
在其他实施例中，前述电镀步骤中的前述非晶半导体膜的电镀速度为3nm/分以下。
在其他实施例中，前述步骤(c)以后，进一步包含如下步骤：对前述结晶化的半导体膜照射激光或强光以提高其结晶性。
本发明半导体基片的制造方法，包含如下步骤：在具有绝缘性表面基片上形成非晶半导体膜的步骤；第1掺入步骤，用至少一次的旋转涂覆步骤使一含有可助长该非晶半导体膜的结晶化的催化元素的溶液涂布在该非晶硅膜的表面至少一部分；第1加热步骤，用比该非晶半导体膜的结晶化开始的温度低的第1加热温度加热该非晶半导体膜；第2掺入步骤，用至少一次的旋转涂覆步骤使含有该催化元素的溶液再涂布在该非晶硅膜的表面至少一部分；第2加热步骤，用比该非晶半导体膜的结晶化开始的温度较高的第2加热温度加热该非晶半导体膜。
最好，前述第1加热温度为200～480℃，并且，最好前述第2加热温度为550～580℃。
在某一实施例中，在前述第1导入步骤，在溶液中的包含的催化元素的浓度，设定为比引起前述非晶半导体膜的结晶化所需浓度还低。
在其他实施例中，进一步包含如下步骤：在至少一部分多结晶化的该结晶性半导体膜上，在载流子移动方向实质上与该结晶性半导体膜的结晶生长方向平行的方向上形成的半导体器件。或者，进一步包含如下步骤：在至少一部分多晶化的结晶性半导体膜上，在载流子移动方向实质上与该结晶性半导体膜的结晶生长方向垂直的方向上形成半导体器件。
在其他的实施例中，该方法进一步包括如下步骤：利用至少一部分多结晶化的该结晶性半导体膜作为有源区域以便形成薄膜晶体管。
本发明的半导体器件的制造方法，包含如下步骤：(a)在表面具有绝缘性的基片上形成非晶半导体膜的步骤；(b)淀积一含有微量可助长该非晶半导体膜结晶化的催化元素的薄膜，其和该非晶半导体膜的上面及下面之一的至少一部分接触的步骤；(c)进行加热处理以使该催化元素从该薄膜扩散到该非晶半导体膜膜中，并且使该非晶半导体膜的至少一部分结晶化的步骤；(d)对该结晶化的半导体膜照射激光或强光以提高其结晶性的步骤；(e)形成一以该结晶化的半导体膜作为有源区域的半导体器件的步骤。
在某一实施例中，在前述步骤(b)中，通过选择性地淀积使薄膜和前述非晶半导体膜的预定区域接触，在前述步骤(c)中，该非晶半导体膜的该预定区域的周边部在与前述基片表面实质上平行方向进行结晶生长而形成横向结晶生长区域。
在其他实施例中，在前述步骤(b)中，把含有前述催化元素的淀积源与前述基片之间的距离设定在20cm以上。
在其他的实施例中，在前述步骤(c)中，在含有前述催化元素的淀积源与前述基片之间，设有一可抑制大量催化元素淀积在基片上的挡板而进行淀积。
在其他的实施例中，前述催化元素选自Ni、Co、Pd、Pt、Fe、Cu、Ag、Au、In、Sn、P、As、Sb所构成的组中至少一个元素。
本发明的半导体器件，包括：具有绝缘性表面的基片，及，由在该基片的绝缘性表面上所形成的非晶半导体膜的结晶化而得到的有源区域；该有源区域含有可助长非晶半导体膜的结晶化的催化元素；而该催化元素可以用预定的方法被掺入该非晶半导体膜中。
在某一实施例中，前述催化元素被选择性地掺入前述非晶半导体膜的预定区域；前述有源区域是在该非晶半导体膜的预定区域的周边部在与前述基片的表面实质上平行方向进行结晶生长而造成的横向结晶生长区域的一部分。
在其他的实施例中，前述结晶化的半导体膜通过照射激光或强光而提高其结晶性。
在其他实施例中，前述催化元素是选自Ni、Co、Pd、Pt、Fe、Cu、Ag、Au、In、Sn、P、As、Sb所构成的组中至少一个元素。
在其他实施例中，前述有源区域中的前述催化元素的浓度为1×1015～1×1019atoms/cm3。
在其他实施例中，前述催化元素，通过含有催化元素的薄膜的热扩散，穿过可抑制该催化元素扩散的缓冲层被掺入该非晶半导体膜中。最好前述缓冲层的扩散系数与催化元素有关，其扩散系数为前述非晶半导体膜的1/10以下。并且，最好前述缓冲层由氧化硅膜或氮化硅膜形成。
在其他实施例中，前述催化元素，通过使前述非晶半导体膜或其底膜浸在含有该催化元素的碱性溶液中而被掺入该非晶半导体膜中。
在其他实施例中，前述催化元素以离子状态被吸附在前述非晶半导体膜的表面。
在其他实施例中，前述碱性溶液的pH值为8～14。优选的前述碱性溶液的pH值为9～12。
在其他实施例中，前述碱性溶液是以氨水为主要成分。或者，前述碱性溶液是氨水与过氧化氢溶液的混合液。
在其他实施例中，前述催化元素通过电镀处理被掺入前述非晶半导体膜中。较好的是，前述涂覆处理是以前述非晶硅膜作为反应催化作用的化学镀处理。
本发明的半导体器件是在具有绝缘性表面的基片上形成具有结晶性半导体膜所构成的有源区域；该有源区域是通过淀积法将一可助长该非晶半导体膜的结晶化的微量催化元素掺入非晶半导体膜的至少一部分，然后，加热处理和用激光照射或强光照射而进行结晶生长所得到的。
在某一实施例中，前述催化元素是选择性地被掺入前述非晶半导体膜的预定区域；而前述有源区域是由前述加热处理与用激光照射或强光照射而在该非晶半导体膜的预定区域的周边部在与前述基片表面基本上平行方向所进行结晶生长而得到的。
在其他实施例中，前述催化元素是选自Ni、Co、Pd、Pt、Fe、Cu、Ag、Au、In、Sn、P、As、Sb所构成的组中至少一元素。
在其他实施例中，在有源区域中的催化元素的浓度为1×1016～1×1019atoms/cm3。
如此，本发明之目的是提供：(a)一种半导体器件的制造方法，其中将助长非晶半导体膜结晶化的催化元素以低浓度或微量均一地掺入非晶半导体膜的整个表面，而在基片上形成结晶性半导体膜；(2)一种半导体膜器件的制造方法，能够在大面积基片上用低浓度充分均一地掺入催化元素，并在600℃以下短时间热处理，可在基征上高稳定和重复地形成一比常规热处理所得到的具有更高结晶性的高品质结晶性半导体膜；(3)一种半导体器件的制造方法，是使用所得到的结晶性半导体膜作为有源区域形成薄膜晶体管；以及(4)按上述方法制造半导体器件。
本领域技术人员参照附图阅读并理解以下详细说明，本发明的上述优点及其他优点将显而易见。
图1A～1E是表示本发明第1实施例的半导体器件的制造方法的剖面图。
图2是表示非晶硅膜中的镍浓度与横向结晶生长距离的曲线图。
图3A是表示由于激光照射硅表面上催化元素析出的简图。
图3B～3G是表示BHF处理后，非晶硅膜的表面状态图。
图3H及3I是表示形成接触孔后，非晶硅膜的表面状态图。
图4A～4G是表示本发明第2实施例中的半导体器件的制造方法的剖面图。
图5A～5H是表示本发明第3实施例中的半导体器件的制造方法的剖面图。
图6A～6G是表示本发明第4实施例中的半导体器件的制造方法的剖面图。
图7表示按本发明第5实施例形成TFT的半导体基片的顶面的平面图。
图8表示按本发明第6实施例形成TFT的半导体基片的顶面的平面图。
图9是表示旋转涂覆步骤的次数、与同一基片内的催化元素浓度变化之间的曲线图。
图10A～10E表示本发明第7实施例的半导体器件的制造方法的剖面图。
图11A～11G表示本发明第8实施例的半导体器件的制造方法的剖面图。
图12表示加热处理时间与横向结晶生成距离之间的曲线图。
图13A及13B表示本发明第9实施例的横向结晶生长状态的平面图。
图14A～14E表示本发明第10实施例的半导体器件的制造方法的剖面图。
图15A～15F表示本发明第11实施例的半导体体器件的制造方法的剖面图。
图16A及16B表示按本发明第11实施例形成TFT的半导体基片板顶面的平面图。
图17A～17E表示本发明第12实施例中的半导体器件的制造方法的剖面图。
图18表示按本发明第12实施例形成TFT的半导体基片顶面的平面图。
图19A～19E表示本发明第13实施例中的半导体器件的制造方法的剖面图。
图20A～20F表示本发明第14实施例中的半导体器件的制造方法的剖面图。
图21A～21E表示本发明第15实施例中的半导体器件的制造方法的剖面图。
图22表示缓冲层对非晶硅膜扩散的系数比与非晶硅膜中的催化元素掺入量的曲线图。
图23表示本发明第16实施例中的半导体器件的制造方法的剖面图。
图24A及24B表示本发明第17实施例中的半导体器件的制造方法的剖面图。
图25A及25B表示本发明第18实施例中的半导体器件的制造方法的剖面图。
图26表示溶解催化元素的溶剂的pH值、与非晶硅膜中的催化元素掺入量的曲线图。
图27表示本发明第19实施例中的半导体器件的制造方法的剖面图。
图28A及28B表示本发明第20实施例中的半导体器件的制造方法的剖面图。
图29A及29B表示本发明第21实施例中的半导体器件的制造方法的剖面图。
[实施例的详细说明]
说明本发明优选实施例之前，首先，说明由本发明的发明人提出的制造结晶硅薄膜的方法。该方法实现降低结晶化必须的温度与缩短处理时间，而且，使影响晶粒边减到最小限度。应当注意这种方法构成了本发明的基础，因为在某种程度上，该方法解决了前述的常规技术中存在的缺点，如前所述，日本公开专利公报平6-244205号、平6-260651号和平6-268212号揭示了类似方法。
上述提出的方法中，通过在非晶硅膜中掺入Ni、Pd、pb等杂质金属元素作为结晶生长的晶核，可以大幅地提高结晶化初期晶核产生速度和其后的晶核生长速度。由此方法，用常规技术不可能使用的比580℃低的低温，例如550℃，加热处理4小时，可得到充分的结晶性。
该方法的机理如下所述。首先，把具有杂质金属元素的晶核作为加热初期阶段产生的晶核，然后把杂质金属元素作为催化剂助长结晶化，可急速进行结晶生长。按上述的意义，以后，把杂质金属元素称为催化剂元素。
以一般的固相生长法使非晶硅膜结晶化所得到的结晶性硅膜具有双晶结构。但，如上所述，经由催化元素助长结晶化而得到的结晶性硅膜是由许多针状结晶或柱状晶体构成。而且，每个针状或柱状晶体的内部为理想的单晶状态。
而且，在基片的一部分选择性地掺入催化元素，可在同一基片内的预定区域分别选择性地形成结晶性硅膜与非晶硅膜。当继续加热处理时，从选择性地掺入催化元素而结晶化的部分，朝向其周边的非晶部分的横方向生长，即在平行基片方向进行生长，产生结晶生长部分延伸的现象。此横方向结晶生成部分在下文中称为横向结晶生长区域。
在横向结晶生长区域，针状或柱状结晶沿着平行于基片的生长方向延伸，在生长方向晶粒边界不存在。因此，利用横向结晶生长区域形成TFT的沟道区，可形成高性能的TFT。而且，若使用此横向结晶生长区域作为活性区域制造TFT，则与使用通常的固相生长法所形成的结晶性硅膜时相比，其场效应迁移率可提高到1.2倍左右。
在上述横向结晶生长区域的内部中，沿生长方向存在针状结晶或柱状结晶时，在直接掺入催化元素的区域中，会随机的产生晶核。因此，前者的横向结晶生成区域和后者的掺入催化元素的区域相比较，结晶性特别良好。
在横向结晶生长过程中，有助于结晶化的催化元素存在于针晶结晶或柱状结晶的端部即结晶生长的端部。换句话说，若催化元素有效地发挥结晶化作用时，催化元素只存在进行结晶化的结晶生长区，而几乎不存在已结晶化之向结晶化的横向结晶生长区域。因此，横方向生长的结晶性硅膜中的催化元素浓度，与直接掺入催化元素而结晶化的区域相比，约小于10倍以上的值。因此，在结晶性硅膜中存在的催元素可抑制损害所形成的半导体元件的特性。因此，使用如此所得到的横向结晶生长区作为半导体元件的有源区域有很大优点。
而且，结晶化后若照射激光或其他强光，可使其结晶性更进一步提高，而得到更大的迁移率。即，若对横向结晶生成区域照射激光或强光，因结晶性硅膜与非晶硅膜的融点不同可以集中处理晶粒边界部分。用通常的固相生长法所形成的结晶性硅膜因具有双晶状态的结晶结构，所以，照射激光或强光后，在晶粒边界的内部未处理的部分仍残存结晶缺陷。相反，如上所述；掺入催化元素而结晶化的横向结晶生长区域是形成针状结晶或柱状结晶，因而，其内部为单结晶状态。因此，用激光或强光照射来处理结晶边界，可得到实质上为单结晶状态的结晶性硅膜。
如上所述，使用上述的技术，利用横向结晶生长工艺可以降低结晶化时加热温度和缩短处理时间，得到高性能的TFT。此外，可在同一基片上分别制造满足各种需要的TFT。
在非晶硅膜中掺入催化元素的方法，如下所述：
(a)在非晶硅膜上用溅射等淀积催化元素与硅的化合物膜或催化元素膜后，通过加热使催化元素扩散到非晶硅膜中。可以直接把催化元素膜或其化合物膜淀积在非晶硅膜的表面，或者，在形成选择掺入用的掩模后使用掩模淀积催化元素膜或化合物膜。
(b)通过在具有由催化元素制作的电极的等离子室内进行等离子处理，在非晶硅膜的表面淀积催化元素后，进行加热而使催化元素扩散到非晶硅膜中。催化元素膜或其化合物膜可直接淀积在非晶硅的表面，或者，可在形成选择掺入用的掩模后，使用掩模进行淀积催化元素膜或化合物膜。更具体的说，例如，等离子处理就是使用含有催化元素的材料作为等离子CVD装置的电极，在氮气或氢气气氛中使等离子产生，以便在非晶硅膜上淀积催化元素或其化合物膜。
(c)可用离子掺入法将催化元素掺入非晶硅膜中。可以直接掺入催化元素，或者在形成选择掺入用的掩模后，利用掩模进行掺入。
如上所述，催化元素可用于促进非晶硅膜多结晶化。但是，在另一方面，最好上述的催化元素不大量的存在于半导体膜中，因为它可能损害使用该半导体膜所形成的半导体元件或半导体器件的可靠性和电气稳定性。例如，如果催化元素的浓度高，由此材料制造的TFT，其截止时漏电流会增加而使TFT特性劣化。
换句话说，虽然助长结晶化的上述镍等催化元素在非晶硅膜结晶化时是必须的，但是最好在结晶化的硅膜中尽可能使其含量最少。为达到此目的，必须在结晶性硅膜中选择有惰性倾向的催化元素作为催化元素，同时尽可能减少催化元素的掺入量，而以最低的掺入量进行结晶化。因此，掺入催化元素时，必须精密控制其掺入量，结果在掺入期间在基片内掺入量变成均一。而且，基本上保证在不同基片间的催化元素的掺入量的稳定性(重复性)，即使要处理的不同基片之间掺入量的变化减到最小。
而且，因结晶生长速度依赖于掺入催化元素的浓度，如果在把催化元素不均匀的掺入整个基片的状态下进行硅的多晶化，则在同一基片表面内的结晶生长状态可能产生变化。如果用可变化的基片制造TFT，则TFT的特性也可以变化。当制造一特别强烈要求在同一基片表面内的TFT特性要均匀的液晶显示器件等时，可能招致重大的问题。
若考虑上述各点，在非晶硅膜中掺入催化元素时，要注意下面两点重要因素：其掺入量要极少、以及、可控制大面积均匀掺入量。由上述两点考虑上述各掺入方法，在(a)所示的方法时，在技术上难以均一地控制在大面积上溅射所淀积的膜厚度。在(b)所示的方法时，基本上与(a)的溅射法相同，在技术上难以充分控制膜的厚度。而且，在(c)所示的方法时，因催化元素的掺入量微小，所以难以现有方法精确地控制掺入量。
如上所述，要以既存的技术，精确地控制可助长结晶化的微量催化元素同时掺入非晶硅膜中是很困难。
而且，使用Ni作为催化元素时，如上述方法(b)所示，采用等离子处理法将Ni掺入所淀积的非晶硅膜中而制造了结晶性硅膜，详细研究结晶化过程后，可知以下事项。
(1)在将Ni掺入非晶硅膜时，在进行热处理以前，Ni已侵入非晶硅膜中的相当深的部分。
(2)于结晶生长的初期，从掺入Ni的区域的表面产生生长的晶核。
(3)在结晶硅膜上面照射激光，该膜是通过将Ni掺入非晶硅膜再经过等离子处被晶化的，结果在结晶性硅膜的表面析出过剩的Ni。
由此得出结论，通过等离子处理掺入的镍(Ni)不能全部发挥作用。换句话说，即使镍的掺入量很大，也有一些镍不能发挥催化作用去促进晶化。
此外，可能发现，在上述低温结晶化过程中，镍实际上作为催化剂的位置，是镍与硅接触的接点部分或接触面部分。考虑到上述事项，所掺入的镍必须尽可能微量并且以原子形式扩散。
亦即，在上述过程中的重点是，只在非晶硅膜的表面附近，在能实现低温结晶化的范围内，并且以尽可能低的浓度和原子形式掺入镍。
若考虑上述情况，使催化元素深入非晶硅膜中的掺入方法是不适当的。以上述(a)中的溅射法形成的薄膜、以上述(c)中的离子注入法掺入催化元素也具有与上述等离子处理相同的问题。
把催化元素制成薄膜的方法，并且只在非晶硅膜的表面附近掺入催化元素的可能方法，有真空淀积法。但是，非晶硅膜结晶化必须的催化元素量是对应于肉眼看不见的极薄膜(厚1nm以下)。在把催化元素掺入非晶硅膜时，用真空淀积法要精确地控制如此低浓度的掺入量是非常困难的。
而且，只在非晶硅膜的表在附近有效地极微量掺入可助长结晶化的催化元素，例如Ni等的其他方法，有旋转涂覆法，即由旋转器(spinner)在非晶硅膜的表面涂布一溶解催化元素的溶液。此方法通常是以1次的旋转涂覆(spin coat)步骤在非晶硅膜的表面涂布溶解催化元素的溶液。此时，通过控制该溶液中的镍浓度，可很容易控制在非晶硅膜中的镍的掺入量，为结晶化，可以只掺入必要最小限量的催化元素。此外，对使用此方法而结晶化的结晶性硅膜照射激光时，不会引起镍的析出，可得到高品质的结晶性硅膜。此外，亦不须要真空装置。
但是，由旋转器在非晶硅膜的表面涂布溶解催化元素的溶液的上述方法，依以下的理由，存在有在基片内的催化元素的掺入量均一性不佳的问题。
使用此旋转器的方法，如催化元素例如为Ni时，可使用硝酸镍或醋酸镍等的镍盐作为溶质，使用水或乙醇等作为溶解其的溶剂。在非晶硅膜的表面旋转涂覆该溶液时，实际进行的处理严格的讲并非旋转涂覆。由于旋转伴随干燥，溶液中的催化元素会析出在非晶硅膜的表面。因此，此方法实际上所产生的反应过程并非「涂布」，更正确地说使溶液中以离子状态存在的催化元素析出在非晶硅膜的表面上。此方法是溶液的干燥斑直接有关于催化元素掺入量的不均一性，进而有关于加热所得到的结晶性硅膜的结晶性的不均一性。此处所言的不均一性包含：受旋转器影响的宏观上不均一性、以及，由干燥步骤时的微小的(μm级)残存水滴所引起的微观上不均一性。
又，此方法的重要因素在于：在非晶硅膜的表面滴有含催化元素的溶液，通过旋转器旋转干燥均一地接触表面至何种程度。因此，溶液对非晶硅膜的表面的沾润性变得很重要。因此，为提高沾润性，使非晶硅膜表面薄膜氧化等的附加步骤是必须的。而且，因影响金属元素掺入量的参数进一步增加，降低处理的稳定性。
实施此方法时的具体处理方法，除了由旋转器均一地涂布而干燥的方法外，还有直接将基片浸泡于溶液后以空气进行干燥的方法等各种方法。但是，任一种情形，实际的金属元素掺入量的微小不均性在边长为127mm的基片上为±10～20％。
进而，由上述之方法，选择性地将催化元素掺入非晶硅膜在横方向进行结晶生长时，会产生如以下的新问题。
用于在非晶硅膜中选择生掺入催化元素的掩蔽层一般使用氧化硅膜。例如，于上述之方法中，在整个基片表面涂布催化元素，借助于掩蔽层和进行加热，在非晶硅膜之中，在氧化硅膜的通孔(掩蔽层的开口部)的内部所露出的区域选择性掺入催化元素。但，此方法在开口部以外的氧化硅膜(掩蔽层)的表面存在催化元素，经过一定时间也逐渐地扩散至氧化硅膜中。因此，若超过某加热时间，催化元素也会到达氧化硅膜的下面的非晶硅膜，即原本被遮蔽的区域，于是引起随机的结晶核发生。尤其，作为掩蔽层的化硅膜厚度不知何原因变薄时，在变薄的区域，催化元素会到达氧化硅膜的下面或非晶硅膜，该区域伴随着生长方向完全未被控制的随机的核发生而成为结晶生长的区域。又，若在作为掩蔽层和氧化硅层上有针孔，穿过针孔，催化元素会到达非晶硅膜，可引起随机的核发生。
换句话说，借助于掩蔽层，把催化元素选择性的掺入，尽管欲控制结晶生长方向，在预定通孔(掩蔽层的开口部)以外的部分贯穿掩蔽层的催化元素，在基片表面的非晶硅膜的一部分上，有可能形成结晶粒边界完全未被控制的结晶性硅膜区域的情形。因此，使非晶硅膜横方向结晶生长的上述技术用于大生产时，因上述原因，有可能在重复性及均一性方面产生严重的问题，生产率会大大的降低。
由旋转器涂布溶解催化元素的溶液的方法在目前可谓最有效的催化元素的选择掺入方法。但若此方法用于横向结晶生成形成高品质的结晶性硅膜时，掩蔽层所设的通孔(掩蔽层的开口部)的边缘等的图形面的差别会影响旋转器的操作。图案段差会受旋转器的动作显著影响。由此，此方法的问题点，即基片内的不均一性有时会更显示出现。
如此，若催化元素的掺入量在基片内的不均一性很大，会出现如下的区域：催化元素局部不足而不会引起结晶生长的区域、或者，横向结晶生长的生长距离不会达到所预期的元件形成区域的区域、或者，相反，在催化元素过剩的区域，影响半导体元件的特性。因此，如液晶显示器件的动态矩阵基片的制造工艺，在一个基片上必须设有数十万个TFT时，要依上述的方法均一性地制作此等TFT是有困难的。
要求进一步减少形成半导体器件的成本和形成大面积的半导体器件，要求用一种非常好的制造方法，在边长为400mm以上的玻璃基片上制造具有均匀性和稳定性的半导体器件，但是，以目前之方法，要满足如此的要求仍有困难。
下面，参看附图，结合实施例，说明发明者研制的本发明。但是，以下的实施例并非用来限定本发明。
(实施例1)
图1A～1E是表示本发明第1实施例中的半导体器件的制造方法的剖面图。
首先，如图1A所示，洗净具有绝缘性表面的基片100例如玻璃基片的表面后，使用溅射装置淀积厚200nm左右的二氧化硅作为底涂膜101。此底涂膜101的所需膜厚是依基片100的表面状态而变化。基片100的表面十分平坦，并且钠离子等的影响半导体特性的离子浓度若十分低，也可省略底膜101的形成。相反地，在基片100的表面有多处刮伤或凹凸存在而平坦度不佳时，底涂膜101必须比上述的值淀积更厚。
其次，如图1B所示，使用化学汽相生长法(CVD法)或溅射法，在底膜101上淀积30～100nm左右厚度的非晶硅膜102。
其次，如图1C所示，在非晶硅102的上面用溅射装置、Spinon glass(SOG)技术、电子束(EB)蒸镀法等淀积100nm以上厚度的二氧化硅膜103(其是已混入微量之镍作为生长非晶硅膜102结晶化的催化元素)。此时镍的混入法是使用溅射装置或EB蒸镀装置形成二氧化硅膜102时，只要使用混入浓度1～100ppm左右的镍的靶材即可。使用SOG技术形成二氧化硅膜102时，只要使用一以硝酸盐或醋酸盐的形态溶入浓度1～100ppm左右的镍的溶剂即可。
其次，如上所述，底膜101、非晶硅膜102及二氧化硅膜103依次淀积在基片100的整个表面上，在520～580℃，优选为550℃左右进行加热处理。由此，如图1D中以箭号104所示，镍自二氧化硅膜103扩散至非晶硅膜102中，同时非晶硅膜102进行多结晶化。
加热处理终了时，用蚀刻方法除去混有镍的二氧化硅膜103。由此，如图1E所示，可得到其表面具有多结晶硅膜105的半导体基片。
在上述之说明中，使用镍作为可助长非晶硅膜102的结晶化的催化元素，但是，即使使用选自Ni、Co、Pd、Pt、Fe、Cu、Ag、Au、In、Sn、P、As及Sb的组中任一个元素或组合多个此种元素，均可得到同样的结果。
添加微量可助长结晶化的催化元素的膜103除上述的二氧化硅膜之外，可使用氮化硅膜、氧化钽膜、氧化铝膜等的无机膜。
或者，添加微量可助长结晶化的催化元素的膜103也可使用电淀积法形成的有机膜。此时，使用一以硝酸盐或醋酸盐的形式溶解催化元素的电解液而淀积膜后，以200～300℃左右的温度进行第1次的加热处理，而从有机膜将催化元素掺入非晶硅膜102中。此后，除去有机膜后，对整个基片以520～580℃，优选为550℃左右的温度进行第2次加热处理。由此，即使使用有机膜作为一添加微量可助长非晶硅膜102结晶化的催化元素的膜，也可得到与使用上述无机膜的情形相同的多结晶硅膜105。
以下，说明有关本实施例中的催化元素低浓度掺入非晶硅膜102的机构。
本实施例中，在非晶硅膜102上形成混入微量催化元素的层103，作为催化元素的供给源。此时，催化元素掺入非晶硅膜102中是用热扩散形式进行的，其扩散系数F如下述式(1)所示。
F＝-D·(N/X) (1)
此处，式(1)中微分运算部分(N/X)表示催化元素的浓度斜率。此外，D为扩散系数，而只以温度作为变数而得到下式(2)。
D＝Do·exp(-Ea/kT) (2)
此处，Do、k及Ea分别为常数，T为绝对温度。
若依上述(1)及(2)，催化元素的掺入量依据如下3种因素来决定：混入微量催化元素中的催化元素的浓度、加热处理的温度及加热处理的时间。
上述3种因素中，加热处理的温度会影响杂质的扩散速度，加热处理的时间会影响杂质的扩散距离。因此，若层中的催化元素浓度一定，依据加热处理的温度及时间，可实现控制催化元素在非晶硅膜中的掺入量的控制性及重复性。
催化元素的扩散速度F深受其浓度梯度影响，浓度梯度越大扩散速度也越大。浓度梯度越小扩散速度也越小。因此，用作为扩散源的膜中的催化元素浓度越高，浓度梯度和扩散速度越大，故更多的催化元素会移动。相反地，用作为扩散源的膜中的催化元素浓度越低，浓度梯度和扩散速度越小，故仅少量的催化元素会移动。
如此，由于充分抑制使用作为扩散源的膜中的催化元素浓度，可抑制催化元素的扩散速度至很小，并组合由加热处理的温度及时间对扩散进行控制，可更严密控制催化元素掺入量。
因此，依据本实施例，在非晶硅膜102中掺入可助长一非晶硅膜102结晶化的催化元素，可精确控制其掺入量，并且，良好控制地进行必要最小量的催化元素的掺入。因此，若使用依本实施例作成的多结晶硅膜，可以用温度为550℃左右的低温来制造具有高迁移率及高ON/OFF比的高性能TFT。
依据本实施例而在非晶硅膜102的整个表面掺入催化元素再加热进行多结晶化处理(SPC处理)时，为使助长非晶硅膜102结晶化的催化元素有效作用而促进结晶生长，硅膜中的催化元素的浓度最低为1×1018atom/cm3。
此外，在硅膜中选择性掺入催化元素并进行SPC处理，所得到的横向结晶生长区如图2所示，依赖于非晶硅膜102中选择性掺入催化元素的区域(选择掺入区域)的催化元素浓度。此外，用SPC处理以便有效利用横向结晶生长的结晶而得到高性能TFT，希望在横向结晶生长区域内形成TFT。例如，液晶显示器件等所使用的TFT，因一般导电方向的长度为30～80μm左右，故横向结晶生长距离也必须最低为80-μm左右。
因此，为得到充分的横向结晶生长距离，非晶硅膜102的选择掺入区域中的催化元素浓度，从图2可知，必须为4×1018atom/cm3左右以上。
另外，催化元素的掺入浓度为1×1020atom/cm3左右时，若用激光照射使施主、受主离子注入后激活，如图3A所示，在硅膜表面催化元素会析出(黑点部分为催化元素的析出处)。此是造成TFT之漏电流的原因。
从以上所述，希望非晶硅膜中的催化元素浓度为1×1018～1×1020atom/cm3。
在非晶硅膜102中以如此的浓度范围掺入催化元素，例如镍，使用NiSix(0.4≤x≤2.5)作为供给源的层103时，希望形成厚约2nm的层。若使用NiSix层，在其淀积的初期过程，附在非晶硅膜102的表面的镍会与硅化合而成硅化物。
进而，从硅膜抗蚀刻性的观点考虑，研究(经选择性掺入镍并进行SPC处理所得到的多结晶硅膜)的氢氟酸缓冲液耐性(耐BHF性)。具体的说，通过选择掺入用的掩蔽层将镍1×1019atoms/cm3掺入非晶硅膜中，然后，浸入一以1∶10的比例混合50％HF与40％NH4F而成的BHF，经过预定时间，观察非晶硅膜表面状态的变化。图3B～图3D是表示用常规等离子处理掺入镍的结果。图3B～3G是依本实施例的扩散法而掺入镍时的结果。
若以等离子处理掺入镍，耐BHF性变差，如图3B～3D所示，若蚀刻时间变长，多结晶硅膜的损伤变多。但，若依本实施例的扩散法，如图3E～3G所示，即使BHF处理时间变长，多结晶硅膜的表面几乎看不见变化。
进而，在制完TFT接触孔后，观察硅膜表面状态。
用常规等离子方法掺镍的多晶硅膜，如图3H所示，经由接触孔而露出的硅膜表面可看到被蚀刻的粗糙情况。另一方面，若依本实施例而以扩散法掺入镍，如图3I所示，不会产生如此的粗糙表面。又，图3H至3I均表示开接触孔后的表面状态，掺镍浓度均为1×1019atoms/cm3。
如上所述，若以等离子处理方法掺入镍，在非晶硅膜表面会冲进高能量的镍，有可能产生损伤，但若使用本发明的方法，可防止此种损伤发生。
(实施例2)
图4A～4G是表示本发明第2实施例中的半导体器件的制造方法的剖面图。
首先，如图4A所示，洗净一表面具有绝缘性的基片200例如玻璃基片的表面后，使用溅射镀装置淀积厚200nm左右的二氧化硅作为底膜201。此底膜201的膜厚必须依基片200的表面状态而异。基片200的表面十分平坦，且钠离子等会影响特性的离子浓度若十分低，也可省略底膜201的形成。相反地，于基片200的表面有多处刮伤因而平坦度不好时，底膜201必须比上述膜淀积的更厚。
其次，如图4B所示，使用化学汽相生长法(CVD法)或溅射法，在底膜201上淀积30～100nm左右厚度的非晶硅膜202。
其次，如图4C所示，在非晶硅膜202上涂布混有微量镍的感光性聚酰亚胺或光致抗蚀剂等的感光性材料203作为助长非硅膜202结晶化的催化元素。作为镍的混入方法，是在感光性材料的溶剂中以硝酸盐或醋酸盐的形式溶入镍浓度1～几100ppm左右即可。
其次，如图4D所示，用光刻方法所涂布的感光性材料层203形成岛状。
接着，如上所述，把底膜201、非晶硅膜202及岛状的感光性材料层依次淀积在基片200的整个表面上，再用200～300℃进行加热处理。由此，如图4E中以箭头204所示，镍自形成岛状的感光性材料层203选择性扩散到非晶硅膜202中，而在非晶硅膜202中，形成镍的选择掺入区域205。
其次，如图4F所示，除去感光性材料层203，底膜201及非晶硅膜202依序淀积在整个基片200上，在520～580℃、较佳为550℃左右的温度下加热处理。由此，在非晶硅膜202中的选择掺入镍的区域205首先多结晶化。进而若继续加热处理，从多结晶化区域205朝周围进行，如图4F箭头206所示，多结晶化实质上沿平行于基片200的表面方向进行。加热处理终了后，如图4G所示，原本为非晶状态的硅膜202中，会存在如下的区域：选择性掺入镍而优先多结晶化的区域205。存在其周围而多结晶化的区域208。进而在多结晶化区域208的前端部、即存在于结晶生长端的镍浓度略高的区域207。
在上述的说明中，使用镍作为可助长非晶硅膜202的结晶化的催化元素，但是，即使使用选自Ni、Co、Pd、Pt、Fe、Cu、Ag、Au、In、Sn、P、As及Sb的组中任一个元素或多个此种元素的组合物，均可得到同样的结果。
(实施例3)
图5A～5H是表示本发明第3实施例中的半导体器件的制造方法的剖面图。
首先，如图5A所示，洗净一表面具有绝缘性的基片300例如玻璃基片的表面后，使用溅射装置淀积200nm左右的二氧化硅作为底膜301。此底膜301所需膜厚依基片300的表面状态而异。基片300的表面十分平坦，并且钠离子等会影响半导体特性之离子浓度若十分低，也可省略底膜301的形成。相反地，在基片300的表面有多处刮伤因而平坦度不佳时，底膜301必须具有上述的淀积层还厚的厚度。
其次，如图5B所示，使用化学汽相生长法(CVD法)或溅射法，在底膜301上淀积30～100nm左右厚度的非晶硅膜302。
接着，如图5C所示，使用溅射法等在非晶硅膜302上淀积例如二氧化硅膜厚约100nm作为掩蔽层303其为在非晶硅膜302中选择性使可且长非晶硅膜302多结晶化的催化元素扩散时用作掩模层。此掩蔽层303并不特别限于二氧化硅膜，只要比较容易蚀刻能除去绝缘性膜即可，也可使用其他材料。掩蔽层303的厚度也不是绝对必要的条件，在其后的制造过程中，只要在催化元素预定的区域以外，不透过掩蔽层而扩散至非晶硅膜302中的膜厚即可，不限于上述的数值。
其次，如图5D所示，在掩蔽层303设有开口区304。使用此开口区304选择性地将催化元素掺入非晶硅膜302中。
其次，如图5E所示，淀积混入微量镍的膜305作为可助长非晶硅膜302结晶化的催化元素，以便覆盖掩蔽层303。在掩蔽层303的开口区304，把摸305淀积在经由开口区304所露出的非晶硅膜302的表面上。
接着，如上所述，把底膜301、非晶硅膜302、掩模303及膜305依次淀积在基板300的整个表面在520～580℃、较佳为550℃左右的温度下加热处理。由此，如图5F箭头306所示，镍经由掩蔽层303的开口区304而从膜305扩散至非晶硅膜302中，在非晶硅膜302之中形成镍的选择掺入区域307。此镍的选择掺入区域307首先多结晶化。进而菲再加热处理，从多结晶化的区域307向周围扩展，如图5G箭头308所示，多结晶化实质上在平行于基片300的表面的方向进行。
加热处理终了后，除去掩蔽层303及膜305。由此，可得到在其表面上具有多结晶化硅膜的半导体基片。此时，原本为非晶状态的硅膜302中，会存在如下的区域：选择性掺入镍而优先多结晶化的区域307、存在于其周围而多结晶化的区域309、进而多结晶化区域309的前端部、即存在于结晶生长端的镍浓度略高的区域310。
在上述之说明中，使用镍作为可助长非晶硅膜302结晶化的催化元素，但是，即使使用选自Ni、Co、Pd、Pt、Fe、Cu、Ag、Au、In、Sn、P、As及Sb的组中任一个元素或多个此种元素的组合物，均可得到同样的结果。
添加微量可助长结晶化的催化元素的膜305，与第1实施例一样，可使用二氧化硅膜、氮化硅膜、氧化钽膜、氧化铝膜等那样的无机膜。
或者，添加微量可助长结晶化的催化元素的膜305也可使用以电淀积法形成的有机膜。此时，使用一以硝酸盐或醋酸盐的形式溶解催化元素的电解液而淀积膜后，以200～300℃左右的温度进行第1次的加热处理，而从有机膜将催化元素掺入非晶硅膜102中。此后，除去有机膜后，对基片整体以520～580℃，较佳为550℃左右的温度进行第2次加热处理。由此，即使使用有机膜作为一添加微量可助长非晶硅膜302结晶化的催化元素的膜，也可得到与使用上述无机膜的情形相同的多结晶硅膜。
(实施例4)
图6A～6G是表示本发明第4实施例中的半导体器件的制造方法的剖面图。
首先，如图6A所示，洗净一表面具有绝缘性的基片400例如玻璃基片的表面后，使用溅镀装置堆积厚200nm左右的二氧化硅作为底膜401。此底膜401所需膜厚依基片400的表面状态而。基片400的表面十分平坦，并且钠离子等会影响半导体特性的离子浓度若十分低，也可省略底膜401的形成。相反地，在基片400的表面有多处刮伤或因而平坦度不佳时，底膜401必须比上述的值淀积更厚。
其次，如图6B所示，使用化学汽相生长法(CVD法)或溅射法，在底膜401上淀积30～100nm左右厚度的非晶硅膜402。
其次，如图6C所示，在非晶硅膜402上淀积混有微量镍的膜403作为助长非晶硅膜402结晶化的催化元素。如图6D所示，通过光刻使淀积膜403形成岛状。
接着，如上所述，把底膜401、非晶硅膜402及形成岛状的膜403、依序淀积在整个基片400上在520～580℃、较佳为550℃左右的温度下加热处理，由此，如图6E箭头404所示，镍自膜403选择性扩散至非晶硅膜402中，而在非晶硅膜402之中形成镍的选择掺入区域405。此镍在选择掺入区域405，首先多结晶化。进而若再加热处理，从多结晶化的区域405向周围扩展，如图6F箭头406所示，多结晶化实质上平行于基片400的表面的方向上进行。
加热处理终了后，除去形成岛状的膜403。由此，可得到其表面具有多结晶硅膜的半导体基片。此时，原本为非晶状态的硅膜402之中，会存在如下的区域：选择性掺入镍而优先多结晶化的区域405、存在于其周围而多结晶化的区域407、进而多结晶化区域407的前端部、即存在于结晶生长端的镍浓度略高的区域408。
在上述的说明中，使用镍作为可助长非晶硅膜402的结晶化的催化元素，但是，即使使用选自Ni、Co、Pd、Pt、Fe、Cu、Ag、Au、In、Sn、P、As及Sb的组中任一个元素或多个此种元素的组合物，均可得到同样的结果。
添加微量可助长结晶化的催化元素的膜403，与第1实施例一样，可使用二氧化硅膜，氮化硅膜、氧化钽膜、氧化铝膜等那样的无机膜。
或者，添加微量可助长结晶化的催化元素的膜403也可使用以电淀积法形成的有机膜。此时，使用一以硝酸盐或醋酸盐的形式溶解催化元素的电解液而淀积膜后，以200～300℃左右的温度进行第1次的加热处理，而从有机膜将催化元素掺入的非晶硅膜402中。此后，除去有机膜，对基片全体以520～580℃，较佳为550℃左右的温度进行第2次加热处理。由此，即使使用有机膜作为一添加微量可助长非晶硅膜402结晶化的催化元素的膜，也可得到与使用上述无机膜的情形相同的多结晶硅膜。
在上述第1～第4实施例中的任一个，在表面具有绝缘性的基片上形成绝缘性的底层。但，本发明不限于上述的结构。例如，也可省略底膜的形成，也可在由绝缘性材料制成的基片表面上直接淀积要多结晶化的非晶硅膜。或者，在硅基片等绝缘性材料以外的基片表面上形成底膜，使基片表面具备绝缘性，如此所得到的绝缘性表面上也可淀积多结晶化的非晶硅膜。
如此，上述及以下的说明中的「具有绝缘性表面的基片」，是意指基片本身由绝缘性材料制成的，或者，把绝缘膜形成在表面的基片。
(实施例5)
图7是表示按本发明的第5实施例的制造半导体器件的方法，在其上面制造TFT的半导体基片上面的平面图。具体地说，依先前第1～第4实施例所说明的半导体器件的制造方法，而在半导体基片上形成多结晶硅膜，使用其形成TFT。
首先，在长方形的区域501上，选择性掺入可助长非晶膜结晶化的催化元素例如镍。然后，若进行加热处理，选择掺入镍的区域501首先结晶化。若继续加热处理，如箭头503所示，从选择掺入镍的区域501朝向周围区域进行结晶化。加热处理终了时，形成横向结晶生长区域502。此制造工艺的具体步骤已详细说明于先前第1～第4实施例，故此处，省略说明。
当在如此进行晶化的横向结晶生长区域502上形成TFT时，本实施例5中，将其源极/漏极区域504、506及沟道区域505配置在箭头503所示的结晶生长方向，如图7所示。由此，载流子移动方向与结晶生长方向503成为同一方向，在载流子移动方向，因结晶粒边界不存在而可实现具有高迁移率的TFT。
当TFT形成时，如图7所示，沟道区域505与镍的选择掺入区域501不重叠。
在上述说明中，虽使用镍作为助长非晶硅膜结晶化的催化元素，但即使使用选自Ni、Co、Pd、Pt、Fe、Cu、Ag、Au、In、Sn、P、As及Sb的组中任一个元素，或多个此种元素的组合物，均可得到同样的结果。
(实施例6)
图8是表示按本发明的第6实施例制造半导体器件的方法，在其上制造TFT的半导体基片上面的平面图。具体的说，依先前第1～第4实施例说明的半导体器件的制造方法，在半导体基片上形成多结晶硅膜，使用其形成TFT。
首先，于长方形的区域601上，选择性掺入可助长非晶硅膜结晶化的催化元素例如镍。然后，若进行加热处理，镍的选择掺入区域601首先结晶化。若继续加热处理，如箭头603所示，从镍的选择掺入区域601朝向周围区域进行结晶化。加热处理终了时，形成横向结晶生长区域602。此制造工艺的具体步骤已详细说明在先前第1～第4实施例，故此处，省略说明。
当在如此进行结晶化的横向结晶生长区域602上形成TFT时，本实施例中，将其源极/漏极区域604、606及沟道区域605配置在箭头603所示的结晶生长方向，如图8所示。由此，载流子移动方向与结晶生长方向603相互交错。因此，载流子移动时横越许多结晶粒边界，结果，源极和漏极之间电阻增大。由此迁移率下降，但可能会造成TFT工作时的特性劣化原因的漏极端部上的晶粒边界陷阱密度可降低，故，能实现开/关比很大之TFT。
当TFT形成时，如图8所示，沟道区域605与镍的选择掺入区域601不重叠。
在上述说明中，虽使用镍作为助长非晶硅膜结晶化的催化元素，但即使使用选自Ni、Co、Pd、Pt、Fe、Cu、Ag、Au、In、 Sn、P、As及Sb的组中任一个元素，或多个此种元素的组合物，均可得到同样的结果。
如以上说明，若以第1～第4实施例所说明的本发明方法，制作具有结晶性硅的半导体基片，可将最高加热温度保持在550℃左右，同时可精确控制要得到的结晶性硅膜中的催化元素浓度。对于大面积基片，可均一地掺入催化元素。此外，可控制结晶生长的方向。
由于具有此等特征，可提供一具有高开/关比、低漏电流及高迁移率的TFT。进而，因加热的最高温度可保持550℃左右、并且可缩短加热结晶化时间，故，可利用近年大量生产650℃左右的畸变点的板状玻璃作为基片。结果，可大量生产具有大屏幕驱动级单片液晶显示器件。
因在大面积基片可均一掺入催化元素，所在在大生产时基片大小不受限制。这在使用多结晶化硅基片制造有源矩阵型TFT-LCD的大规模半导体器件时，可降低成本。
此外，因可控制结晶生长的方向，若依第5及第6实施例所说明的本发明半导体器件的制造方法，在同一基片上可同时作成具有不同导电特性的TFT。例如，制作有源矩阵型TFT-LCD时，如此构成所要求大迁移率的周围驱动电路部分的TFT，动作时使载流子移动方向与结晶性硅膜的结晶生长方向平行。另外，如此形成必须充分抑制漏电流的象素部分的TFT，动作时使载流子移动方向与结晶性硅膜的结晶生长方向相互垂直。由此，所形成电路的各别部分，可配置一具有此处所要求的特性的TFT。
因此，依本发明，可能以很低的制造成本实现大规模半导体器件的大量生产。
(实施例7)
本发明第7实施例中半导体器件的制造方法，是通过多次旋转涂覆而在非晶硅膜的表面涂布含有催化剂元素的溶液，由此把微量催化元素添加在非晶硅膜的表面上。
更具体的说在具有绝缘性表面的基片、或以绝缘膜覆盖表面的基片上，淀积非晶硅膜。通过多次的旋转涂覆步骤，在该非晶硅膜的表面微量涂布一含有可助长结晶化的催化元素的溶液。进而，由加热处理使非晶硅膜多结晶化，而得到一具有多结晶硅膜的半导体基片。利用如此所得到的半导体基片的多结晶硅膜作为有源区域以形成TFT，可得到半导体器件。在此方法中，因通过多次旋转涂覆步骤微量添加含有催化元素的溶液，所以可能以低溶液对非晶硅膜掺入催化元素，并且，可以控制掺入催化元素而实现均一的掺入。
下面，首先说明按本实施例7以低浓度且均一地将催化元素掺入非晶硅膜中的情况。
图9是表示旋转涂覆步骤的次数与同一基片面内的催化元素浓度的变化的曲线图。并且，将统计数据的具体数值表示在表1中。图9及表1所示的是使用镍作为催化元素，通过预定次数的旋转涂覆步骤将镍浓度为100ppm的溶液涂布在非晶硅膜上，然后，在550℃下进行加热处理16小时所得到的数据。
表1
| 旋转涂覆步骤的次数 | 结晶生长距离(μm) | 变化STD/AVE(％) | |||
| 平均值AVE | 最大值MAX | 最小值MIN | 标准偏差STD | ||
| 1 | 47.5 | 74.0 | 20.6 | 18.2 | 38.3 |
| 2 | 56.6 | 69.4 | 29.3 | 9.9 | 17.5 |
| 3 | 64.4 | 76.3 | 45.3 | 7.2 | 11.2 |
| 4 | 70.1 | 76.6 | 56.9 | 5.4 | 7.7 |
| 5 | 59.5 | 68.3 | 42.7 | 5.9 | 9.9 |
| 6 | 68.9 | 74.4 | 52.5 | 6.3 | 9.1 |
在旋转涂覆方法中，首先，使一含有镍的溶液涂布在位于基片表面的非晶硅膜表面上。其次，以50～100rpm的低速使涂布后的基板旋转10秒左右，然后，就此状态保持1～2分钟。其后，以2000rpm之高速旋转120秒左右，干燥所涂布的溶液。在基片上形成一用以选择性掺入镍的开口区。
从表1及图9显示可知，若增加旋转涂覆步骤的次数，基片面内的催化元素掺入量的变化会变小，可实现均一的掺入。旋转涂覆步骤的次数只有1次。则掺入量的变化会变大。其理由是无法充分控制镍的掺入量，即，例如气泡局部性进入则很难供给镍至开口部的每一角落；此外，开口区状态本身存在差别，也使掺入镍的量无法充分控制。结果，产生局部性结晶生长不足。若增加旋转涂覆的次数，则可改善上述的问题，并提高催化元素掺入量的均一性。
进而，从图9及表1的数据可知，旋转涂覆步骤适于2～4次。但是，即使增加次数至2～4以上，也难于提高进一步的效果。
图10A～10E是表示本实施例中的半导体器件的制造方法的步骤图。
首先，如图10A所示，洗净一表面具有绝缘性的基片700例如玻璃基片的表面后，使用溅射装置淀积厚100nm左右之二氧化硅作为底膜701。此基片700的大小典型的为127mm×127mm。
此底膜701需要的膜厚是依基片700的表面状态而异。基片700的表面十分平坦，并且钠离子等会影响半导体特性的离子浓度若十分低，可省略底膜701的形成。相反地，在基片700的表面有多处刮伤因而平坦度不佳时，底膜701必须比上述的值淀积得厚。
其次，如图10B所示，使用化学汽相生长法(CVD法)或溅射法，在底膜701上淀积100nm左右厚度的非晶硅膜702。
进而，在此非晶硅膜702上面，如图10C所示，使用过氧化氢水而形成一为微量添加催化元素所使用的氧化膜703。氧化膜703的厚度典型的约为2nm。此氧化膜703在旋转涂覆含有催化元素的溶液704时用以提高溶液704的沾润性、并均一地把催化元素掺入非晶硅膜中。
进而，用2次的旋转涂覆步骤，在氧化膜703的表面涂布一含有100ppm作为催化元素的镍离子的溶液704。由此，在氧化膜703上只微量添加一可助长非晶硅膜702多结晶化的催化元素即镍离子。但是，使用象异丙醇那样的与非晶硅膜702的沾润性好的溶剂作为溶液之溶剂时，不需形成前述的氧化膜703。溶液704所含有的溶剂不限于1种类，在第1次的旋转覆步骤与第2次的旋转涂覆步骤也可使用不同的溶剂。
在上述的说明中，使用镍作为可助非晶硅膜702的结晶化的催化元素，但，即使使用选自Ni、Co、Pd、Pt、Fe、Cu、Ag、Au、In、Sn、P、As及Sb的组中任一个元素或多个此种元素的组合物，均可得到同样的结果。
在旋转涂覆步骤的涂布中，首先，在氧化膜703的表面涂布含有镍的溶液704。其次，以50～100rpm的低速使涂布后的基片700旋转10秒左右，就此状态保持1～2分的时间。其后；以2000rpm的高速旋转120秒左右，干燥所涂布的溶液704。
在旋转涂覆步骤实施例后把底膜701、非晶硅膜702、及氧化膜703依序形成在整个基片700上，在550℃的温度下加热处理。结果，如图10D箭头705所示，氧化膜703中所添加的镍会扩散至非晶硅膜702之中，同时，非晶硅膜702会进行多结晶化。
加热处理终了后，除去氧化膜703。由此，如图10E所示，可得到其表面具有多结晶硅膜706的半导体基片707。以后，利用所得到的多结晶硅膜706作为有源区域的TFT，可依所知的方法形成在基片707之中。
(实施例8)
图11A～11G是表示本实施例中的半导体器件的制造方法的步骤图。
首先，如图11A所示，洗净一表面具有绝缘性的基片800例如玻璃基片的表面后，使用溅射装置淀积厚为100nm左右的二氧化硅作为底膜801。此基片800的大小典型的为127mm×127mm。
此底膜801需要的膜厚依基片800的表面状态而异。基片800的表面十分平坦，并且钠离子等会影响半导体特性的离子浓度若十分低，也可省略底膜801的形成。相反地，在基片800的表面有多处刮伤因而平坦度不佳时，底膜801必须比上述的值淀积得更厚。
其次，如图11C所示，使用溅射法等在非晶硅膜802上淀积厚约50nm的掩蔽层803例如二氧化硅膜，而该掩蔽层是用以防止一可助长非晶硅膜802多结晶化的催化元素扩散入非晶硅膜802中。此掩蔽层803不特别限定为二氧化硅膜，只要可防止催化元素扩散入非晶硅膜802中，其他材料也可。又，遮蔽层803的厚度不是绝对必要条件，只要在其后的制造工艺中，催化元素在预定区域以外不穿过掩蔽层803而扩散入非晶硅膜802中的膜厚即可，并不限于上述的数值。
其次，如图11B所示，使用化学汽相生成法(CVD法)或溅射法，在底膜801上淀积100nm左右厚度的非晶硅膜302。
其次，如图11D所示，用光刻在掩蔽层803上形成开口区域804。使用此开口区804用以将催化元素选择性掺入非晶硅膜802中。
进而，如图11E所示，形成氧化膜以便覆盖掩蔽层803。氧化膜805是使用过氧化氢水所形成的，其厚度典型的约为2mm。在掩蔽层803中形成的开口区域804，把氧化膜805淀积在经由开口区804所露出的非晶硅膜802的表面上。此氧化膜805在旋转涂覆一含有催化元素的溶液806时可提供溶液806的沾润性、并均一地把催化元素掺入非晶硅膜中。
此后，通过3次的旋转涂覆步骤，在氧化膜805的表面涂布一含有100ppm作为催化元素的镍离子的溶液806。由此，在氧化膜805上只微量添加一可助长非晶硅膜802多结晶化的催化元素即镍离子。但是，使用异丙醇那样的与非晶硅膜802的沾润性好的溶剂作为溶液的溶剂时，不必形成前述的氧化膜805。溶液806所含有的溶剂不限于1种，在第1～第3次的各旋转涂覆步骤也可使用不同的溶剂。
在上述的说明中，使用镍作为可助长非晶硅膜802的结晶化的催化元素，但是，即使使用选自Ni、Co、Pd、Pt、Fe、Cu、Ag、Au、In、Sn、P、As及Sb的组中任一个元素或多个此种元素的组合物，均可得到同样的结果。
在旋转涂覆步骤的涂布中，首先，在氧化膜805的表面涂布含有镍的溶液806。其次，以50～100rpm的低速使涂布后的基片800旋转10秒左右，就此状态保持1～2分钟。此后，以2000rpm的高速旋转基片120秒左右，干燥所涂布的溶液806。
在旋转涂覆步骤后，把底膜801、非晶硅膜802、掩蔽层803及氧化膜805依序形成在整个基片800上，在550℃的温度下加热处理。结果，如图11F箭头807a所示，镍会经由掩蔽层803的开口区804从氧化膜805扩散至非晶硅膜802中，在非晶硅膜802中形成镍的选择掺入区域808。此镍的选择掺区域808首先优先地多结晶化。进而若继续加热处理，从多结晶化的区域808朝向周围扩展，如图11F箭头807所示，多结晶化实质上沿平行于基片800的表面方向进行。
加热处理完了后，除去掩蔽层803及氧化膜805。由此，可得到其表面具有多结晶硅膜810的半导体基片811。此时，在原本为非晶状态的硅膜802中，存在有如下的区域：选择性掺入镍而优先多结晶化的区域808、及存在于其周围而多结晶化的区域80°。
此后，所得到的以多结晶硅膜810作为有源区域的TFT，可依公行的方法形成在基片811之中。
如上所述，本实施例8中，经由掩蔽层803的开口区804在非晶硅膜802中选择性掺入催化元素，则可均一地掺入极微量的催化元素。若以如此得到的多结晶硅膜810作为有源区域形成TFT，可得到漏电流小且具有良好工作特性的TFT。而且，因在基片表面内掺入催化元素的量是均一的，所以基片表面的晶体生长状态变化很小。结果可降低在基片表面所得到的TFT的工作变化。
(实施例9)
以下，说明本发明第9实施例中的半导体器件的制造方法。
在本实施例中，直到第7实施例中图10B的状态、或、直到第8实施例中图11D的状态的步骤，因与先前的实施例相同，所以此处省略说明。
在这些状态中，在所形成的非晶硅膜上淀积氧化膜，进而，通过2次的旋转涂覆步骤，在氧化膜的表面涂布一含有25ppm作为催化元素的镍离子的溶液。由此，在氧化膜上只微量添加一可助长非晶硅膜多结晶化的催化元素即镍离子。上述的氧化膜当旋转涂覆一含有催化元素的溶液时是用以提高溶液的沾润性、并均一地添加催化元素。但是，使用异丙醇那样的与非晶硅膜的沾润性好的溶剂作为溶液的溶剂时，不必形成前述的氧化膜。
令溶液中的镍离子浓度为非晶硅膜结晶化未开始的25ppm，是为避免选择性掺入镍离子而在最初结晶化的区域以外发生结晶核及进行结晶生长。
其次，将基片全体在450℃的温度下热处理1次。由此，催化元素即镍离子会进行扩散，以补偿结晶生长前端部分的镍离子的不足。上述说明中虽使用镍作为催化元素，但是，即使使用选自Ni、Co、Pd、Pt、Fe、Cu、Ag、Au、In、Sn、P、As及Sb的组中任一个元素或多个此种元素的组合物，均可得到同样的结果。
此后，用1次旋转涂覆步骤涂布一含有镍离子100ppm的溶液，在氧化膜上只微量添加镍离子。接着，在550℃的温度下再次加热处理基片全体，而使非晶硅膜的多结晶化沿与基片表面实质上平行的方向进行。
在上述过程中，第1次加热处理的目的是使镍离子扩散，然而，第2次加热处理的目的是使非晶硅膜多结晶化。此时，于第1次加热处理若发生结晶化，则无助于其以后的镍离子的添加及加热处理。因此，第1次的加热温度必须在结晶化开始的温度以下即200～480℃。另外，第2次的加热温度必须在结晶化开始的温度以上即480～580℃。
加热处理完了后，除去掩蔽层及氧化膜。由此，可得到其表面具有多结晶硅膜的半导体基片。以后，利用所得到的以多结晶硅膜作为有源区域的TFT，可依公知的方法形成在基片中。
图12是表示加热处理时间与多结晶化的结晶生长距离之间关系的曲线图，并且表示通过旋转涂覆步骤将催化元素即镍掺入非晶硅膜时所得到的数据。又，表2表示图12所示的数据中的一些具体的数值。
表2
| 处理法 | 加热处理时间 | 生长距离 |
| A | 16H | 74.3μm |
| 32H | 101.7μm | |
| B | 16H | 88.6μm |
| 32H | 170.9μm |
图12及表2中，处理法A(图12中以实线表示)是以一次旋转涂覆步骤添加含有镍离子100ppm的溶液，然后在550℃下进行加热处理。另外，处理法B(图12中以虚线表示)象在上述第9实施例那样，经过多次旋转涂覆处理。
从图12及表2明确可知，处理法A在某一定加热时间以上，多结晶化过程中的结晶生长距离有饱和的倾向。另外，处理法B其结晶生长距离不会饱和，并且随加热处理时间的增加而有延伸的倾向。
使用图13A及13B说明上述之结果。处理法A的情形如图13A所示，来自镍的选择掺入区域950的横向结晶生长是在结晶生长端的镍离子的量变成不充分时终了，而形成某种尺寸的横向结晶生长区域960。另外，处理法B时，如图13B所示，通过第1次旋转涂覆步骤掺入选择掺入区域950的镍离子，是在第1次加热处理而扩散至某区域960a。以后，重复旋转涂覆步骤及加热处理，镍离子会在非晶硅膜中扩散，并补充结晶生长前端部的镍离子的不足。因此，在实质上平行于表面方向进行结晶化，得到比图13A所示的处理法的情形更大的横向结晶生长区域960b。
如以上说明，本发明的第7～9实施例是在基片上所淀积的非结晶硅膜表面，通过多次的旋转涂覆步骤微量添加含有可助长结晶化的催化元素的溶液，其后，加热处理基板全体。由此，以最高加热温度为保持在550℃左右之低温加热，可得到高性能TFT。因为，可精确地控制掺入的催化元素的低浓度，故使极微量的掺入成为可能。进而，可在基片上的非晶硅膜上面均一地掺入催化元素，并提高结晶生长的均一性。
尤其，在非晶硅膜上设置掩蔽层后，若掺入催化元素，可选择性设置良质的多结晶硅膜区域及非结晶状态的残存区域。进而，若利用此多结晶硅膜作为有源区域而形成TFT，可防止截止时因漏电流增大使TFT工作特性的劣化，并得到开/关比很大、低漏电流且高迁称率的TFT。并且，因可抑制基片面内的结晶生长状态的变化，所以可防止基片面内的TFT特性的变化。
在掺入催化元素的多次旋转涂覆步骤中，在第1次旋转涂覆步骤以后在非晶硅膜结晶化开始的温度以下进行加热处理而使催化元素充分扩散，接着，第2次旋转涂覆步骤以后，以高于非结晶硅膜结晶化开始的温度进行加热处理，而在多结晶化过程中，以更短时间得到更大的结晶生长距离。进而，将第1次旋转涂覆步骤的溶液中的催化元素浓度设于结晶化未开始的低浓度，并且第1次加热处理步骤的温度设定在200～480℃范围内，则可使催化元素更有效地并且确实地扩散。再有，若将第2次加热处理步骤中的温度设于550～580℃范围内，可更好地达到均一的结晶化。
而且，因制造过程最高温度可保持在550℃左右，并且可缩短加热结晶化时间，所以，可利用近年大量生产的畸变点为650℃左右的板状玻璃作为基片。结果，可大量生产正视型的大屏幕驱动级单片液晶显示器件。
对于大面积基片因可均一掺入催化元素，不限制大量生产时的基板大小。由此，在使用多结晶化硅基片而制造有源矩阵型TFT-LCD那样的大规模半导体器件上，可降低成本。
此外，因可控制结晶生长方向且均一地控制结晶生长距离，依第5及第6实施例所说明的本发明半导体器件的制造方法，在同一基片上可同时作成具有不同导电特性的TFT。例如，作成有源矩阵型TFT-LCD时，构成所要求大迁移率的周围驱动电路部分的TFT，作时的载流子移动方向与结晶性硅膜的结晶生长方向平行地形成。另外，必须充分抑制漏电流的象素部分的TFT，工作时的载流子移动方向与结晶性硅膜的结晶生长方向垂直地形成。由此，所形成电路和的各别部分，可配置一具有此处所要求的特性的TFT。
因此，依本发明，可能以很低的制造成本实现大规模半导体器件的大量生产。
(实施例10)
于本发明的第10实施例中，当掺入可助长非晶硅膜结晶化的催化元素时，使用蒸镀法在非晶硅膜的表面形成一含有催化元素的薄膜。以下，参照图14A～14E说明本实施例半导体制造器件的制造方法。以下说明中，在玻璃基片上形成n型TFT。
以下实施例所得到的TFT，不仅适用在有源矩阵型液晶显示器件的驱动电路或象素部分，也适用在同一基片上形成CPU的器件。这些TFT的应用范围不只液晶显示器件，也可利用于通常所称的薄膜积成电路的半导体器件的全部。
首先，如图14A所示，在玻璃基片1000上例如用溅射法淀积的厚200nm左右的氧化硅所构成的底膜1001。其次，用低压CVD或等离子CVD法淀积厚25～100nm例如80nm的本征(I型)的非晶硅膜1002。
其次，用真空蒸镀法形成镍的极薄膜1003。此时，基片上镍的面密度优选为1×1011～1×1014atoms/cm3。具体的处理条件例如是在蒸镀源(镍的靶)与基片之间，设置SUS制的网状遮挡板，使蒸镀时的真空度为1×10-4Pa，蒸镀源与基片之间的距离为20cm，蒸镀处理进行5秒。此时，所得到之镍的面密度为1×1012atoms/cm3左右。
蒸镀源与基片之间的距离设定为20cm时，基片的基准面，严格讲为基片1000上的非晶硅膜1002的表面。但是，因底膜1001及非晶硅膜1002很薄，所以忽视此厚度以基片1000的表面为基准面，即使设定上述之距离也无问题。催化元素的种类、遮挡板的形状或有无、真空度、处理时间等的处理条件不同时，使基片与蒸发源的距离从上述20cm变到其它数据的距离。
其次，把淀积上述各层的基片1000在氢还原气氛下或惰性气体气氛、加热温度520～580℃下加热处理几～几十小时，以使非晶硅膜1002结晶化。具体上，例如在550℃下加热处理8小时。由此，蒸镀在非晶硅膜1002表面的镍1003会成为生长核，首先，相对于基片1000的垂直方向非晶硅膜1002产生结晶化，形成结晶性硅膜1002a。进而，与结晶化同时，镍均一地扩散至硅膜中，所以结晶性硅膜1002a之中的镍浓度典型的为6×1017atoms/cm3。
接着，为提高结晶性硅膜1002a的结晶性，如图14B所示，照射XeCl准分子激光(波长308nm、脉冲宽度40ns)1004。激光的照射条件是使照射时的基片温度为200～450℃，例如400℃，激光的能量密度为200～400mJ/cm2，例如300mJ/cm2。又，也可使用其他的激光。
其次，如图14C所示，使结晶性硅膜1002a形成图形除去不需要部分，使各图形相互分离。由此，在后步骤形成结晶性硅膜的岛状区域1002n[成为TFT的有源区域(源极/漏极区域及沟道区域)即器件形成区域(参照图10D)]。
接着，如图14D所示，淀积一覆盖结晶性硅膜的岛状区域1002n的厚度20～150nm例如100nm的氧化硅膜作为栅极绝缘膜1005。栅极绝缘膜(氧化硅膜)1005的形成是通过保持基片温度为150～600℃、以300～450℃为佳，用RF等离子CVD法分解淀积TEOS(Tetra Ethoxy Silane)及氧气；或，使基片温度为350～600℃、以400～550℃为佳，以低压CVD法或常压CVD法分解淀积TEOS及臭氧而实现的。
其次，为提高栅极绝缘膜1005本身的整体(bulk)特性、及结晶性硅膜1002n与栅极绝缘膜1005的界面特性，在惰性气体气氛下温度为400～600℃进行退火处理30～60分。以后，用溅射法淀积厚400～800nm例如600nm的铝膜，使该铝膜形成图形以便形成栅电极1006。
其次，使栅极1006进行阳极氧化，而在其表面形成氧化物层1007。此阳极氧化的实施是通过例如将基片浸在含有酒石酸1～5％的乙二醇溶液中，使电流保持一定直接施加电压220V，就此状态保持1小时而进行的。所得到的氧化物层1007的厚度典型的为200nm。使用此氧化层1007用以在后述的离子掺杂步骤中形成偏移(off set)栅极区域。因此，适当控制上述的阳极氧化步骤的参数而控制氧化层1007的厚度，可决定偏移栅极区域的长度。由于形成此氧化层1007，在以后步骤中，可防止构成栅极氧化膜1006的铝膜上产生小丘。
接着，利用栅电极1006及其表面的氧化层1007作为掩蔽，用离子掺杂法，在器件形成区域1002n掺入n型杂质磷。具体的说，使用PH3作为掺杂气体，加速电压为60～90KV、例如80KV，掺杂量为1×1015～8×1015cm-2例如2×1015cm-2。用此离子掺杂法，杂质掺杂区域1008、1009往后会变成TFT的源极/漏极区域，被栅电极1006及氧化层1007掩蔽而杂质未掺入区域1010往后会变成TFT的沟道区域。
其次，以激光1004照射进行退火，以便激活掺入的杂质，同时用上述的离子掺杂步骤可改善结晶性劣化的部分的结晶性。例如可使用XeCl准分子激光(波长308nm、脉冲宽度40ns)，以能量密度为150～400mJ/cm2、较佳为250mJ/cm2进行照射。如此所形成的n型杂质磷被掺杂区域1008、1009的薄层电阻典型的为200～800Ω/□。又，也可使用XeCl激光以外的其他激光。
其次，如图14E所示，淀积厚约600nm之氧化硅膜或氮化膜作为层间绝缘膜1011。使用氧化硅膜时，用等离子CVD法分解淀积TEOS及氧气，或，用由低压CVD或常压CVD法分解淀积TEOS及臭氧。由此而淀积一可充分覆盖存在于基片表面台阶的优良层间绝缘膜1011。或者，若使用一用等离子CVD法(其是以SiH4与NH3为原料)所淀积的氮化硅膜而形成层间绝缘膜1011，则可将氢原子供给至结晶性硅膜有源区1002n与栅绝缘膜1005之间的界面。由此，有降低存在于结晶性硅膜1002n中的不成对键的效果，可提高TFT特性。
其次，在层间绝缘膜1011形成接触孔，而用金属材料例如氮化钛与铝的多层膜形成TFT的电极及布线1012、1013，以连接源极/漏极区域1008、1009。最后，在1气压的氢气气氛、温度350℃下进行退火处理30分钟，以完成TFT。
所形成的本实施例TFT，如图14E所示断面图，在玻璃基片1000上形成底膜1001其是由用以防止来自基片1000的杂质扩散的氧化硅所构成。在其上，形成有源区域1002n其是由具有源极/漏极区域1008、1009及沟道区域1010的结晶属于硅膜所构成，并在其上形成由氧化硅所构成的栅极绝缘膜1005。在其上形成一由铝膜所构成的栅电极1006，面向沟道区域1010。在栅电极1006的表面上设有一由阴极氧化所形成的氧化层1007。进而，形成一由氧化硅或氮化硅所构成的层绝缘膜1011覆盖其上。进而，在其上形成一由金属材料例如氮化钛与铝的二层膜所构成的TFT电极及布线1012、1013，通过由栅极绝缘膜1005及层间绝缘膜1011上所形成的接触孔而电气连接在源极/漏极区域1008、1009。
如此所制的本实施例10的TFT可用于有源矩阵型液晶显示器件的周围驱动电路、或象素区域的开关元件、或由CPU构成的薄膜集成电路。使用本实施例的上述TFT作为使象素电极开关的元件时，是将电极及布线1012、1013之一连接在由ITO等透明电极膜构成的象素电极，从另一电极及布线输入信号。将本实施例的TFT用于薄膜集成电路时，栅电极1006上也形成接触孔，并形成一连接栅电极1006的需要布线。
如以上制作的n型TFT可显示：场效应迁移率为120～150cm2/Vs、S值为0.2～0.4V/figure、阈值电压2～3V等良好特性。在同一基片1000上所形成之多数TFT之间特性的变化，场效应迁移率为±12％、阈值电压为±8％以内，且可制造特性均一性及稳定性优良的多数TFT。此处，所谓S值是TFT的sub-thresh区域的上升系数。具体的说，在表示栅极电压与漏极电流的关系图中，以漏极电流急剧上升处的图形斜率作为漏极电压对漏极电流的1次方(order)的增加变化。
(实施例11)
在本发明的第11实施例中，为掺入可助长非晶硅膜结晶化的催化元素时，使用蒸镀法在非晶硅膜的表面形成一含有催化元素的薄膜。以下，参照图15A～15F说明本实施例半导体制造器件的制造方法。以下说明中，在玻璃基板上形成P型TFT。
首先，如图15A所示，在玻璃基片1100上例如用溅射法淀积由厚200nm左右的氧化硅所构成的底膜1101。其次，用低压CVD或等离子CVD法淀积厚25～100nm例如80nm本征(I型)的非晶硅膜1102。
其次，以厚50nm左右的氧化硅膜或氮化硅膜等的绝缘性薄膜形成掩蔽层1103。进而，选择性除去掩蔽层1103的预定区域，而设置狭缝状的开口部1104。
将通过图15A所示剖面图的开口部的基片上表面示在图16A中。在相应开口部1104的部分露出非晶硅膜1102，而其他部分则成为掩蔽状态。
掩蔽层1103形成后，如图15B所示，用真空蒸镀法形成镍的极薄膜1105。此时，基片上镍的面密度较为5×1010～5×1013atoms/cm3。具体的处理条件例如蒸镀时的真空度为1×10-4Pa，蒸镀源与基片之间的距离为40cm，蒸镀处理进行5秒。此时，所得到的镍的面密度为2×1013atoms/cm3左右。所蒸镀的镍膜1105接触经由开口部1104而露出的非晶硅膜1102。结果，选择性的将镍微量掺入相当于开口1104区域的非晶硅膜1102中。
其次，淀积上述各层的基片1100在氢还原气氛下或惰性气体气氛下加热处理，以使非晶硅膜1002结晶化。具体说，例如在550℃下加热处理16小时。由此，首先，在相对于基片1100的垂直方向上，在非晶硅膜1102的区域，即选择生微量掺入镍的区域(相应于开口部分的区域)的结晶化，并形成结晶性硅1102a(参照图15C)。进而，与结晶化同时，镍均一地扩散至硅膜中，所以结晶性硅膜1102a之中的镍浓度典型的为4×1018atoms/cm3。
此时，相当于开口部分1104的结晶性硅膜1102a的周围，如图15C箭头1106所示，在与基片1100的表面实质上平行方向进行的结晶生长，而形成横向结晶生长的结晶性硅膜1102b。横向生长的结晶性硅膜1102b中的镍浓度典型的为2×1017atoms/cm3，与直接掺入镍而生长的结晶性硅膜1102a相比，约小1个数量级的值。箭头1106所示的横向结晶生长的距离典型的约80μm。
其次，除去掩蔽层1103后，为提高结晶性硅膜1102b的结晶性，照射KrF准分子激光(波长248nm、脉冲宽度20ns)。激光照射条件是使照射时的基片温度为200～450℃，例如350℃，激光能量密度为200～400mJ/cm2，例如250mJ/cm2。并且也可使用其他的激光。
其次，如图15D所示，在结晶性硅膜1102b上形成图形，并除去不需要部分，也使图形互相分离。由此，在后续步骤形成结晶性硅膜的岛状区域1102p[成为TFT的有源区域(源极/漏极区域及沟道区域)即器件形成区域(参照图15D及15E)]。
再有，如图15E所示，淀积一覆盖结晶性硅膜的岛状区域1102p的厚度20～150nm例如100nm的氧化硅膜作为栅极绝缘膜1107。本实施例中，栅极绝缘膜(氧化硅膜)1107的形成是用溅射法在氧化气氛或氧气与氩气的混合气氛中以氧化硅作为靶材料。溅射时的基片温度设定在200～400℃例如350℃。溅射时的气氛中氩气对氧气的比率(氩气/氧气)为0.5以下，例如0.1以下。
以后，用溅射法淀积厚400nm之铝膜，使该铝膜形成图形以便形成栅极1108。
接着，利用栅电极1108作为掩蔽，用离子掺杂法，在器件形成区域1102p掺入p型杂质硼。具体的说，用B2H6作为掺杂气体，加速电压为40～80kV、例如65kV，掺杂量为1×1015～8×1015cm-2例如5×1015cm-2。用此离子掺杂法，杂质掺入区域1109、1110以后会变成TFT的源/漏区域，被栅电极1108掩蔽使杂质未掺入区域1111以后变成TFT的沟道区域。
其次，通过照射激光1120进行退火，以便使掺杂的杂质激活，同时上述的离子掺杂步骤可改善结晶性劣化部分的结晶性。例如可作用KrF准分子激光(波长248nm、脉冲宽度20ns)，以能量密度为200～400mJ/cm2、较佳为250mJ/cm2进行照射。通过掺入杂质硼形成的p型区域1109、1110的薄层电阻典型的为500～900Ω/□。
其次，如图15F所示，淀积厚约600nm之氧化硅膜作为层间绝缘膜1112。氧化硅膜(层间绝缘膜)1112是用等离子CVD法分解淀积TEOS及氧气，或者，由低压CVD或常压CVD法分解淀积TEOS及臭氧形成的。由此淀积一可充分覆盖存在于基片表面台阶的优良层间绝缘膜1112。
其次，在层间绝缘膜1112形成接触孔，用金属材料例如氮化钛与铝的多层膜形成TFT的电极及布线1113、1114，以连接源/漏区域1109、1110。最后，在1大气压的氢气气氛、温度350℃下进行退火处理30分，制成TFT。
在实施例11形成的TFT，如图15F剖面图所示，在玻璃基片1100上形成底膜1101其是由用以防止来自基片1100的杂质扩散的氧化硅所构成。在其上，形成有源区域1102p其是由具有源/漏区域1109、1100及沟道区域1111的结晶性硅膜所构成，并在其上形成由氧化硅所构成的栅极绝绷膜1107。在其上形成一由铝膜所构成的栅电极1108，面向沟道区域1111。而且，形成一由氧化硅或氮化硅所构成的层间绝缘膜1112覆盖其上。在其上形成一由金属材料例如氮化钛与铝的二层膜所构成的TFT电极及布线1113、1114，并通过棚极绝缘膜1107及层间绝缘膜1112上所形成的接触孔而电气连接在源/漏区域1109、1100。
如此制造的本实施例11的TFT可使用于周围驱动电路、象素区域的开关元件、或由CPU构成的薄膜集成电路。使用本实施例的上述TFT作为命名象素电极开关的元件时；是将电极及布线1113、1114之一连接在由ITO等透明电极膜构成的象素电极，从另一电极及布线输入信号。将本实施例的TFT用于薄膜积成电路时，在栅电极1108上形成接触孔，并形成一连接在栅电极1008的必需布线。
以上制作的p型TFT可显示：场效应迁移率为120～140cm2/Vs、S值为0.3～0.5V/figure、及阈值电压-2～-3V等良好特性。在同一基片1100上所形成的多个TFT之间特性的变化是，其场效应迁移率为±10％、并且阈值电压为±5％以内，并且可制造具有均一性及稳定性优良的多个TFT。
图16A及16B为形成TFT的基片的顶视图，并表示TFT的形成位置与设在掩蔽层1103的开口部1104的位置关系。沿图16A中线15E-15E′的剖面相当于图15E。
上述的本实施例11中，在从选择性掺入镍结晶化的区域1102a的横方向结晶生长所得到的结晶性硅膜1102b内部形成TFT时，将其源/漏区域1109、1110及沟道区域配置成相对于箭头1106所示的结晶生长方向如图16A表示。由此，载流子移动方向与结晶生长方向1106是同一方向，在载流子移动方向，结晶粒边界不存在可实现具有高迁移率的TFT。
或者，可将TFT的源/漏区域1109、1110及沟道区域1111配置成相对于结晶生长方向1106如图16B所示。由此，载流子移动方向与结晶生长方向1106互相交叉。因此，载流子移动时可横过多个结晶粒边界，结果，源和漏之间的电阻会增大。伴随此而迁移率降低，但可减少造成TFT工作时引起特性劣化原因的漏区端部上的晶边界陷阱密度，可实现开/关比很大的TFT。
(实施例12)
在本发明的第12实施例中，当掺入可助长非晶硅膜结晶化的催化元素时，使用蒸镀法在非晶硅膜的表面形成一含有催化元素的薄膜。下面，参照图17A～17E说明本实施例半导体制造器件的制造方法。以下的说明中，使用本实施例的方法，形成一可使用在有源矩阵型液晶显示器件的周围驱动电路或一般的薄膜集成电路，并且在基片上构成互补型由n型TFT及p型TFT构成CMOS结构的电路。
首先，如图17A所示，在玻璃基片1200上例如用溅射法淀积由厚100nm左右的氧化硅所构成的底膜1201。其次，用减压CVD淀积25～100nm例如50nm的本征(I型)的非晶硅膜1202。
其次，以厚约50nm的氧化硅膜或氮化硅膜等绝缘性薄膜形成掩蔽层1203。而且，选择地除去掩蔽层1203的预定区域，而设置狭缝状的开口部分1204。
将图17A中用剖面表示的经过其开口部分的基片上表面表示在图18中。在相应于开口部1204的部分露出非晶硅膜1203，其他部分形成被掩蔽的状态。
掩蔽层1203形成后，如图17B所示，用真空蒸镀法形成镍的极薄膜1205。此时，基片上镍的面密度较侍为5×1010～5×1013atoms/cm3。具体的处理条件例如蒸镀时的真空度为1×10-4Pa，蒸镀源与基片之间的距离为60cm，蒸镀处理进行5秒。此时，所到的镍的面密度为1×1013atoms/cm3左右。所蒸镀的镍膜1205在开口部1024和非晶硅膜1202接触。并且在非晶硅膜1202之中镍选择地微量掺入相应于开口部1204的区域。
其次，淀积上述各层的基片1200在氢还原气氛下或隋性气体气氛下加热处理，以使非晶硅膜1202结晶化。具体说，例如在550℃下加热处理16小时。首先，在相对于基板1200的垂直方向上，在非晶硅膜1202之中，可引起选择性微量掺入镍的区域(相应于开口部分的区域)的结晶化，并形成结晶性硅膜1202a。而且，与结晶化同时，镍均一地扩散至硅膜中，结晶性硅膜1202a之中的镍浓度典型的为2×1018atoms/cm3。
此时，相应于开口部分1204的结晶性硅膜1202a的周围，如图17B箭头1206所示，在与基片1200的表面实质上平行方向进行的结晶生长，而形成横向结晶生长的结晶性硅膜1202b。横向生长的结晶性硅膜1202b中的镍浓度典型的为1×1017atoms/cm3，与直接掺入镍生长的结晶性硅膜1202a相比，约小1个数量及值。箭头1206所示的横向结晶生长的距离典型的约80μm。
其次，除去掩蔽层1203以后，为提高结晶性硅膜1202b的结晶性，照射XeCl准分子激光(波长308nm、脉冲宽度40ns)。激光的照射条件是使照射时的基片温度200～450℃，例如400℃，使激光的能量密度为200～400mJ/cm2，例如300mJ/cm2。
其次，如图17C所示，使结晶性硅膜1202b形成图形以便蚀刻除去不需要部分，由此图形间互相分离。由此，在后续步骤中形成结晶性硅膜的岛状区域1202n、1202p作为TFT的有源区域(源/漏区域及沟道区域)也即器件形成区域(参看图17D及17E)。其中，区域1202n是用来形成n型TFT，另外，区域1202p是用来形成p型TFT。
其次，如图17D所示，淀积一覆盖结晶性硅膜岛状区域1202n、1202p的氧化硅膜厚100nm作为栅极绝缘膜1207。本实施例中，栅极绝缘膜(氧化硅膜)1207是将基片温度设定在350℃，而以RF等离子CVD法分解、淀积TEOS及氧气。
以后，用溅射法淀积400～800nm例如600nm之铝膜(含有0.1～2％的硅)，使该铝膜形成图形而形成栅电极1208、1209。
接着，利用栅电极1208、1209作为掩蔽，以离子掺杂法对器件形成区域1202n、1202p分别掺入n型杂质即磷及p型杂质硼。具体说，掺入磷时，掺杂气体使用PH3，加速电压为60～90kV、例如80kV，掺杂剂量为1×1015～8×1015cm-2、例如2×1015cm-2。另外，掺入硼时，掺杂气体使用B2H6，加速电压为40～80kV、例如65kV，掺杂剂量为1×1015～8×1015cm-2、例如5×1015cm-2。
以此离子掺杂步骤掺入杂质的区域1212～1215，以后成为TFT的源/漏，被栅电极1208、1209掩蔽而未掺入杂质的区域1210、1211，以后成为TFT的沟道区域。当掺杂上述n型及p型杂质元素时，是以图形化了的光刻胶适当地覆盖在不需掺杂的不同导电类型的杂质区域，以将不同导电类型杂质元素选择性掺入预定的区域。由此，形成n型杂质区域1212、1213及p型杂质区域1214、1215，并使用其形成n型TFT及p型TFT。
其次，以激光1220照射进行退火，并进行所掺入的杂质的激活。例如，可使用XeCl准分子激光(波长308nm、脉冲宽度40ns)，使能量密度为250mJ/cm2，对每1处照射2次(shot)。
其次，如图17E所示，以等离子CVD法淀积氧化硅膜厚600nm左右作为层间绝缘膜1216。其次，在层间绝缘膜1216形成接触孔，用金属材料例如氮化钛与铝的多层膜形成TFT的电极及布线1217～1219，以连接源/漏区域1212～1215。最后，在1气压的氢气气氛、温度350℃下进行退火处理30分，以制成TFT。
所形成的本实施例TFT，如图17E所示剖面图，在玻璃基片1200上形成底膜1201其是由用以防止来自基片1200的杂质扩散的氧化硅所构成。在其上所形成之结晶性硅膜中，形成n型TFT的有源区域1202n(由源/漏区域1212、1213及沟道区域1210所构成)及p型TFT的有源区域1202p(由源/漏区域1214、1215及沟道区域1211所构成)。进而，在其上，形成一由氧化硅所构成的栅极绝缘膜1207。在其上，形成一由铝膜所构成的栅电极1208、1209，面向n型及p型TFT的各自沟道区域1210、区域1211。形成一由氧化硅所构成的层间绝缘膜1216覆盖其上。接着，在其上形成一由金属材料例如氮化钛与铝的二层膜所构成的TFT电极及布线1217、1219，通过由栅极绝缘膜1207及层间绝缘膜1216上所形成的接触孔电气连接在源/漏区域1212～1215。
如此所制成的CMOS结构的电路中，n型TFT的场效应迁移率为150～180cm2/Vs、阈值电压为1.5～2V，另外，p型TFT的场效应迁移率为120～140cm2/Vs、阈值电压为-2～-3V，呈现出良好的特性。在同一基片1200上所形成的多个TFT间的特性的变化是，其场效应迁移率在12％、阈值电压在±8％以内，可制造在具有均一性及稳定性优良的多个TFT。
图18为本实施例12形成TFT的基片的顶视图，并表示TFT形成位置与设在掩蔽层的开口部1204的位置关系。沿图18A中线17D-17D′的剖面图相当于图17D。
上述的本实施例12中，从选择性掺入镍而结晶化的区域1202a的横方向结晶生长所得到的结晶性硅膜1202b内部形成n型及p型TFT时，将各自的源/漏区域1212～1215及沟道区域1210、1211配置成相对于箭头1206所示的结晶生长方向面如图18A表示。由此，载流子的移动方向与结晶生长方向1206为同一方向，对于载流子的移动方向，结晶边粒界不存在可实现具有高迁移率的TFT。
也可将各TFT的源/漏区域1212、1215及沟道区域1210、1211配置在载流子移动方向与结晶生长方向1206互相交叉。此时，载流子在移动时可横过多个结晶粒边界，结果，源与漏之间的电阻会增大。虽然迁移率降低，但可减少造成TFT工作时的特性劣化原因的漏区端部上的晶粒边界陷阱密度，可实现开/关比很大的TFT。
如此，本发明的第10～12实施例，当掺入一可助长非晶硅膜的结晶化的催化元素时，使用蒸镀法在非晶硅膜表面形成含有催化元素的薄膜。此方法中，催化元素硅被掺入，接触于非晶硅膜的表面，不会如等离子处理法那样深入膜中，可防止催化元素以无助于结晶化的状态存在。因此，在第10～12的实施例中，利用蒸镀法掺入催化元素时，在以后步骤中即使进行激光或强光的照射也不会引起催化元素的析出。
通过形成一含有催化元素的薄膜而将催化元素掺入非晶硅膜中，与涂布一溶解催化元素的溶液或化合物的方法相比，可减少基片内的催化元素掺入量的变化。具体说，在127mm×127mm大小的基片中，基片面内的催化元素掺入量的变化是在±5％以内。而且，使用更大型的蒸镀装置，以等于上述相同程度的掺入量的变化率可处理更大的面积。因此，即使大面积基片也可均一地掺入催化元素，在大面积基片可制造均一性及稳定性优良的半导体器件。
掺入非晶硅膜的催化元素的浓度虽以充分降低为佳，但是，如太低，则无法发挥可助长非品硅膜结晶化的功能。本发明人发现使结晶化产生的催化元素的最低浓度为1×1016atoms/cm3，这以下的浓度不会引起催化元素进行结晶生长。
另外，若催化元素浓度太高，会对所形成的半导体元件有恶劣影响，尤其，在TFT的截止区域的漏电流会增大。这是因催化元素在硅膜中形成杂质能级，通过此能级产生隧道电流。本发明人发现若催化元素浓度为1×1019atoms/cm3，对半导体元件无恶劣影响。
因此，为了抑制对所形成的半导体元件的恶劣影响。同时并有效地发挥结晶化的助长功能，硅膜中的催化元素浓度希望为1×1016～1×1019atoms/cm3。
为以如上述的微少浓度范围控制良好地掺入催化元素，要以成膜时间来控制则有困难。本发明的第10～12实施例中，用增大蒸镀源与基片的距离来实现微量添加。蒸镀时间适用大量生产工艺，选为5秒。结果，蒸镀量(镍的掺入量)是反比于蒸镀源与基片的距离的二次方，例如蒸镀源与基片的距离为20cm时，基片面上的镍浓度为1×1014atoms/cm3。若相当于此浓度的镍均一地扩散至厚100nm的非晶硅膜，硅膜中的镍浓度成为1×1019atoms/cm3。
因此，若使蒸镀源与基片的距离为20cm以上，这样掺入的催化元素可使非晶硅膜中的催化元素浓度成为1×1019atoms/cm3以下。
而且，在蒸镀源与基片之间设置遮挡板，因可抑制大量的蒸镀，故很有效。此时，在遮挡的形状上下工夫，可实现预期的蒸镀量。尤其，使用SUS制的网状遮挡板，可良好控制地将镍1×1019atoms/cm3以下掺入非晶硅膜中。
在上述第10～12实施例中，将镍掺入时，是用蒸镀法在非晶硅膜的上面形成镍薄膜。或，在形成非晶硅膜前，用蒸镀法在底膜的表面形成极薄膜。亦即，在第10～12实施例中，镍的微量掺入及由其所引起的结晶生长，可从非晶硅膜的上面及下面的任一面来实施。
(实施例13)
本发明的第13实施例中，当在非晶硅膜中掺入催化元素时，是在非晶硅膜上形成一可防止催化元素扩散功能的缓冲层，通过此缓冲层使催化元素扩散至非晶硅膜中。图19A～19E是表示本实施例中半导体器件的制造方法的剖面图。
首先，如图19A所示，洗净一表面具有绝缘性基片1300例如洗净的玻璃基片后，使用溅射装置淀积二氧化硅厚约200nm的底膜1301。其次，用低压CVD或等离子VCD法淀积厚25～100nm例如80nm的本征(I型)的非晶硅膜1302。
其次，在氧化非晶硅膜1302的表面，形成作为缓冲层的薄膜氧化硅膜1303。其方法是，例如首先用氢氟酸除去非晶硅膜1302表面的自然氧化膜后，在温度80℃左右的硫酸与过氧化氢的混合液中浸渍非晶硅膜1302的表面10分，形成氧化硅膜1303。
如此所形成的氧化硅膜1303的厚度典型的为1～2nm左右。氧化硅膜1303的形成可减少非晶硅膜1302的膜厚，但其减少量在本实施例的情形下为1nm以下，与最初所设定的膜厚值相比，为可忽视的程度。
接着，例如由真空蒸镀法在氧化硅膜1303之上淀积作为催化元素的镍的膜厚1304。镍薄膜1304的合适膜厚为1nm～10nm。若镍薄膜1304的厚度为1nm左右，对于非晶硅膜1302结晶化，可供给充分量的镍。本实施例13中，镍的供给量不仅由镍薄膜1304的膜厚控制，而且也由作为缓冲层的氧化硅膜1303的膜厚来控制。
其次，底膜1301、非晶硅膜1302、氧化硅膜1303及镍薄膜1304依序形成在整个基征1300上面，惰性气氛、加热温度520～580℃下加热处理几～几十小时，以使非晶硅膜1302结晶化。具体说，例如使加热温度为550℃加热处理8小时。
在此加热处理过程中，镍会从镍薄膜1304扩散至氧化硅膜1303中，在其中分散成原子状态。接着，只有其中一部分会到达非晶硅膜1302的表面。由此，非晶硅膜1302表面所蒸镀的镍会成为晶体生长的核，而首先在与基片1300垂直方向产生非晶硅膜1302的结晶化，形成结晶性硅膜1302a。而且，与结晶化同时，镍会均一地扩散至硅膜中，结晶性硅膜1302a中的镍浓度典型的为5×1017atoms/cm3。
其次，除去氧化硅膜1303及镍薄膜1304后，为提高结晶性硅膜1302a的结晶性，如同19B所示，可照射XeCl准分子激光(波长308nm、脉冲宽度40ns)。激光的照射条件是使照射时的基片温度为200～450℃、例如400℃，激光的能量密度为200～400mJ/cm2、例如300mJ/cm2。
其次，如图19C所示，使结晶性硅膜1302a形成图形除去不需要的部分，使元件相互分离。由此，形成结晶性硅膜的岛状区域1302i作为在后步骤中所形成的TFT有源区域(源/漏区域及沟道区域)亦即器件形成区域(参照图19D)。
其次，如图19D所示，淀积一可覆盖结晶性硅膜的岛状区域1302i的厚20～150nm例如100nm氧化硅膜作为栅绝缘膜1306。栅绝缘膜(氧化硅膜)1308的形成是在基片温度150～600℃、较佳为300～450℃用RF等离子VCD法分解淀积TEOS及氧气；或，在基片温度为350～600℃、较佳为400～550℃用低压VCD法或常压CVD法分解淀积TEOS及臭氧来实现的。
其次，为提高栅绝缘膜1306本身的体(bulk)特性、及结晶性硅膜1302i与栅绝缘膜1306的界面特性，可在惰性气体气氛下使温度为400～600℃进行退火处理30～60分。然后，用溅射法淀积400～800nm例如600nm之铝膜，使此铝膜形成图形形成栅电极1307。
其次，使栅电极1307进行阳极氧化，在其表面形成氧化层1308。此阳极氧化例如是使基片浸渍在含有酒石酸1～5％的乙二醇溶液中，电流保持一定，直接施加电压上到220V，保持此状态1小时而实现。所得到的氧化层1308的厚度典型的为200nm。使用此氧化层1308用以在后续的离子掺杂步骤中形成偏移栅极区域。因此，适当控制上述的阳极氧化步骤的参数以便控制氧化层1308的厚度，可决定偏移栅极区域的长度。
接着，利用栅电极1307及其表面的氧化层1308作为掩蔽，用离子掺杂法，于元件形成区域1302i掺入n型杂质磷。具体说，使用PH3作为掺杂气体，加速电压为60～90kV、例如80kV，掺杂剂量为1×1015～8×1015cm-2例如2×1015cm-2。在离子掺杂步骤，杂质掺入区域1310、1311以后会变成TFT的源/漏区域，被栅电极1307及氧化层1308掩蔽杂质未掺入的区域1309以后会变成TFT的沟道区域。
其次，如图19D所示，以激光1312照射进行退火，使掺入的杂质激活，同时改善在了子掺杂步骤使结晶性劣化部分的结晶性。例如可使用XeCl准分子激光(波长308nm、脉冲宽度40ns)，以能量密度为150～400mJ/cm2、较佳为200～250mJ/cm2进行照射。如此所形成的n型杂质磷掺入区域1310、1311的薄层(sheet)电阻典型的为200～800Ω/□。
其次，如图19E所示，淀积厚约600nm的氧化硅膜或氮化硅膜作为层间绝缘膜1312。使用氧化硅膜时，用等离子CVD法分解淀积TEOS及氧气，或，由低压CVD或常压CVD法分解淀积TEOS及臭氧。由此而淀积一可充分覆盖存在于基片表面台阶的优良层间绝缘膜1312。或，若使用等离子CVD法，其以SiH4与NH3为原料，所淀积的氮化硅膜形成层间绝缘膜1312，则可将氢原子供给至结晶性硅膜(有源区域)1302i与栅绝缘膜1306之间的界面。由此，有降低存在于结晶性硅膜1302i中的不成对键的效果，可提高TFT特性。
其次，在层间绝缘膜1312形成接触孔1312a，用金属材料例如氮化钛与铝的多层膜形成TFT的电极及布线1313、1314，以连接源/漏区域1310、1311。此时，氮化钛膜作为阻挡层用以防止铝扩散至结晶性硅层1302i。
最后，在1大气压的氢气气氛、温度350℃下进行退火处理30分，以制成n型TFT1320。
具有本实施例13所形成的具有n型TFT1320的半导体器件1350，如图19E所示剖面图，在玻璃基板1300上形成底膜1301，其由用以防止来自基片1300的杂质扩散的氧化硅所构成。在底膜1301上，形成有源区域1302i(其由具有源/漏1310、1311及沟道区域1309的结晶性硅膜所构成)，并在其上形成由氧化硅所构成的栅绝缘膜1306。在其上形成一由铝膜所构成的栅电极1307，面向沟道区域1309。在栅电极1307的表面上设有一用阳极氧化所形成的氧化层1308。进而，形成一由氧化硅或氮化硅所构成的层间绝缘膜1312覆盖其上。接着，在其上形成一由金属材料例如氮化钛与铝的二层膜所构成的TFT电极及布线1313、1314，通过栅绝缘膜1306及层间绝缘膜1312上所形成的接触孔1312a电气连接在源/漏区域1310、1311。
如上所述，结晶性硅膜1302i包含作为催化元素的镍，通过加热处理，助长非晶硅膜1302的结晶化，并且结晶硅1302i的晶粒由基本上单结晶状态的针状结晶或柱状结晶所构成。
如此制造的本实施例13的TFT1320可用于周围驱动电路、或象素区域的开关元件、或由CPU构成的薄膜集成电路。使用本实施例的TFT1320作为使象素电极开关的元件时，将电极及布线1313、1314之一连接到由ITO等透明导电膜构成的象素电极，从另一电极及布线输入信号。将本实施例的TFT1320用于薄膜集成电路时，栅电极1307上也形成接触孔，并形成一连接在栅电极1307的必要布线。
如以上制作的n型TFT1320可显示：场效应迁移率为120～150cm2/Vs、S值为0.2～0.4V/figure、及阈值电压2～3V等良好特性。在同一基片1000上所形成的多个TFT之间特性的变化率是，其场效应迁移率为±12％、并且阈值电压为±8％以内，且可制造具有均一性及稳定性优良的多个TFT。
如上所述，在形成在基片1300上面的绝缘性底膜1301表面上形成的有源区域1302i，含有对非晶硅膜1302加热可助长结晶化的催化元素。因此，与一般的固相外延生长法所得到的结晶性硅膜相比，可进一步提高由非晶硅膜结晶化所获得的结晶硅膜1302a的结晶性。
因非晶硅膜1302受热结晶化是能由催化元素来助长，可以高生产率形成高品质的结晶性硅膜1302a。而且，因结晶化所需的加热温度可抑制在600℃以下，故可使用廉价但耐热性差的玻璃基片。
对一由非晶硅膜1302的加热处理所得到的结晶性硅膜构成有源区域1302i用激光1312照射处理，可提高其结晶性和进一步提高有源区域1302i的载流子场效应迁移率。
而且，使有源区域1302i中的催化元素浓度为1×1015～1×1019atoms/cm3，当非晶硅膜1302结晶化时，可更有效地使催化元素发挥作用。
再者，本实施例13中，在非晶硅膜1302上形成一含有可助长非晶硅膜1302结晶化的催化元素的薄膜1304，由于薄膜1304的热扩散而使催化元素掺入非晶硅膜1302中。因此，可减少在同一基片内的催化元素添加量的变化。
接着，在非晶硅膜1302与含有催化元素的薄膜1304之间，设有缓冲层1303，通过缓冲层1303使催化元素扩散。因此，大部分催化元素被此缓冲层1303所捕捉，由此用必需的最小数量掺入催化元素。即使薄膜1304中的催化元素浓度有变化，当催化元素扩进缓冲层1303时可减少浓度变化。
(实施例14)
图20A～20F表示本发明第14实施例中的半导体器件的制造方法的剖面图。以下说明在玻璃那样的绝缘性基片上形成p型TFT。
首先，如图20A所示，洗净一表面具有绝缘性的基片1400例如玻璃基片表面后，使用溅射装置淀积厚约200nm的二氧化硅作为底膜1401。其次，用低压CVD法或等离子CVD法淀积厚25～100nm例如80nm的本征(I型)非晶硅膜1402。
其次，在非晶硅膜1402上形成由氧化硅膜或氮化硅膜等所构成的掩蔽层1403。在掩蔽层1403预定位置上设置开口部1404。经由开口部1404，非晶硅膜1402露出呈狭缝状，其他部分则被掩蔽。
掩蔽层1403及该开口部1404形成后，如图20B所示，通过开口部1404露出的非晶硅膜1402的表面，形成氧化硅膜1405。氧化硅膜的形成方法与第13实施例相同；使用硫酸与过氧化氢水的混合液以相同的条件实施。
接着，例如用真空蒸镀法在掩蔽层1403及氧化硅膜1405上面淀积作为催化元素的镍薄膜1406。镍薄膜1406的合适膜厚为1nm～10nm左右，例如本实施例为5nm。
其次，把底膜1401、非晶硅膜1402、掩蔽层1403、氧化硅膜1405及镍薄膜1406依序形成在基片1400整个表面上在惰性气氛下加热处理，使非晶硅膜1402结晶化。具体说，例如加热温度为550℃，加热处理16小时。
在加热处理过程中，相应于开口部1404之区域，镍会从镍薄膜1406扩散至氧化硅膜1405之中，在此处可分散成原子状态。接着，只有其中的一部分会到达非晶硅膜1402的表面。由此，非晶硅膜1402表面所蒸镀的镍会成为生长核，首先，对于基片1400朝垂直方向非晶硅膜1402产生结晶化，如图20C所示，形成结晶性硅膜1402a。进而，与结晶化同时地，镍会均一地扩散至硅膜中，结晶性硅膜1402a中的镍浓度典型的为1×1018atoms/cm3。
此外，开口部1404以外的区域镍的扩散会被掩蔽层1403所阻止，无法到达掩蔽层下面的非晶硅膜1402。但，相应于开口部1404的结晶性硅膜1402a的周围，如图20C箭头1407所示，在与基片1400之表面实质上平行方向的进行结晶生长，形成横向结晶生长的结晶性硅膜1402b。横向生长的结晶性硅膜1402b中的镍浓度典型的为5×1016atoms/cm3，与直接掺入镍生长的结晶性硅膜(籽晶区域)1402a相比，约小于1个数量级值。箭头1407所示的横向结晶生长的距离典型的约80μm。
其次，除去掩蔽层1403、氧化硅膜1405及镍薄膜1406以后，如图20D所示，使结晶性硅膜1402b形成图形除去不需要部分，使元件相互分离。由此，在后步骤形成结晶性硅膜的岛状区域1402i[成为TFT的有源区域(源/漏区域及沟道区域)亦即器件形成区域(参看图20E及20F)]。
再有，如图20E所示，淀积一覆盖结晶性硅膜的岛状区域1402i的厚度20～150nm例如100nm之氧化硅膜作为栅绝缘膜1408。本实施例中，栅绝缘膜(氧化硅膜)1408的形成是用溅射法在氧气或氧气与氩气的混合气氛中以氧化硅作为靶材料进行的。溅射时的基片温度设定在200～400℃，例如350℃。又溅时的气氛中氩气对氧气的比率(氩气/氧气)为0.5以下，例如0.1以下。
其后，用溅射法淀积厚400nm的铝膜，使该铝膜形成图形形成栅电极1409。
接着，利用栅电极1109作为掩蔽，用离子掺杂法，在元件形成区域1402i掺入p型杂质硼。具体说，使用B2H6作为掺杂气体，加速电压为40～80kV、例如65kV，掺杂量为1×1015～8×1015cm-2例如5×1015cm-2。通过离子掺杂后，杂质掺入区域1412、1413变成TFT源/漏区域，被栅电极1409掩蔽杂质未掺入区域1411变成TFT的沟道区域。
其次，用激光照射进行退火，使掺的杂质激活，同时在上述的离子掺杂步骤可改善结晶性劣化部分的结晶性。例如用KrF准分子激光(波长248nm、脉冲宽度20ns)，以能量密度为200～400mJ/cm2、较佳为250mJ/cm2进行照射。如此所形成的p型杂质硼掺入区域1412、1413的薄层电阻典型的为500～900Ω/□。
其次，如图20F所示，淀积厚约600nm的氧化硅膜作为层绝缘膜1414。氧化硅膜(层间绝缘膜)1414用等离子CVD法分解淀积TEOS及氧气，或，由低压CVD或常压CVD法分解淀积TEOS及臭氧。由此淀积一可充分覆盖存在基片表面台阶的优良层间绝缘膜1414。
其次，在层间绝缘膜1414形成接触孔1414a，用金属材料例如氮化钛与铝的多层膜形成TFT的电极及布线1415、1416，连接源/漏区域1412、1413。最后，在1大气压的氢气气氛、温度350℃下进行退火处理30分，制成p型TFT1420。
如此制的本实施例的TFT1420可用于有源矩阵型液晶显示器件的周围驱动电路、或象素区域的开关元件、或由CPU构成的薄膜集成电路。使用本实施例的TFT1420作为使象素电极开关的元件时；将电极及布线1415、1416之一连接在由ITO那样的透明电极膜构成的象素电极，从另一电极及布线输入信号。将本实施例的TFT1420用于CPU那样的薄膜集成电路时，栅电极1409上也形成接触孔，形成一连接在栅电极1409的需要布线。
如以上制作的p型TFT1420可显示：场效应迁移率为35～50cm2/Vs、S值为0.9～1.2V/figure、及阈值电压-5～-6V等良好特性。在同一基片1400上开成的多个TFT之间特性的变化率是，其场效应迁移率为±10％、且阈值电压为±5％以内，且可制造具有均一性及稳定性优良的多个TFT。
本实施例中，当催化元素掺入非晶硅膜1402时用掩蔽层1403进行选择性扩散。因此，相应于非晶硅膜1402的开口部1404的区域，首先选择性结晶化，形成籽晶区域1402a。进而若继续加热处理，会从此选择性结晶化的籽晶区域1402a。相对于基片1400的表面实质上平行方向1407进行结晶生长，在非晶硅膜1402中形成横向结晶生长区域1402b。因此，本实施例中，除关于第13实施例中先前说明之效果外，与直接掺入催化元素的籽晶区域1402a比较，可得到结晶性特别良好的结晶化硅区域1402b。
当依本实施例形成TFT时，如有关先前第5、第6及第11实施例所说明，适当设定TFT的载流子移动方向与横向结晶生长方向，可选择性区分制作具有不同特征的TFT。
(实施例15)
参看图21A～21E说明本发明第15实施例中的半导体器件的制造步骤。以下的说明中，使用于有源矩阵型液晶显示器件的周围驱动电路或一般的薄膜集成电路，且在基片上构成互补型包含n型TFT及p型TFT的CMOS结构的电路。
首先，如图21A所示，在玻璃基片1500上例如用溅射法淀积由厚100nm左右的氧化硅所构成的底膜1501。其次，用低压CVD淀积25～100nm例如50nm之本征(I型)的非晶硅膜1502。
其次，例如，以厚约50nm的氧化硅膜或氮化硅膜的绝缘性薄膜形成掩蔽层1503。进而，选择地除去掩蔽层1503的预定区域，而设置狭缝状的开口部1504。相当于开口部1504的部分露出非晶硅1503，且其他部分形成被掩蔽的状态。
掩蔽层1503及该开口部1504形成后，如图21B所示，通过开口部1504露出的非晶硅膜1502的表面，形成氧化硅1505。氧化硅1505的形成方法是例如将基片1500保持在水蒸气气氛中，在温度600℃左右加热处理即使用热氧化法。若使用此方法，处理时间约30分形成约3nm的氧化硅膜1505。
接着，例如用真空蒸镀法在掩蔽层1503及氧化硅膜1505上面淀积作为催化元素的镍薄膜1506。镍薄膜1506的适当膜厚为1nm～10nm左右，例如本实施例为5nm。
其次，把底膜1501、非晶硅膜1502、掩蔽层1503、氧化硅膜1505及镍薄膜1506依序形成在基片1500整个表面，在惰性气氛下加热处理，使非晶硅膜1502结晶化。具体说，例如加热温度为550℃，加热处理16小时。
在加热处理过程中，相应于开口部1504的区域，镍会从镍薄1506扩散至氧化硅膜1505中，在此处可分散成原子状态。接着，只有其中的一部分会到达非晶硅膜1502的表面。由此，非晶硅膜1502表面所蒸镀的镍会成为生长核，首先，在与基片1500朝垂直方向非晶硅膜1502产生结晶化，形成结晶性硅膜1502a。进而，与结晶化同时地，镍会均一地扩散至硅膜中，结晶性硅膜1502a中的镍浓度典型的为5×1017atoms/cm3。
此外，开口部1504以外的区域镍的扩散会被掩蔽层1503所阻止，无法到达掩蔽层下的非晶硅膜1502。但，相应于开口部1504的结晶性硅膜1502a的周围，如图21B箭头1507所示，在与基片1500的表面实质上平行方向结晶生长，形成横向结晶生长的结晶性硅膜1502b。横向生长的结晶性硅膜1502b中的镍浓度典型的为1×1016atoms/cm3，与直接掺入镍生长的结晶性硅膜(籽晶区域)1502a相比，约小1个数量级值。箭头1507所示的横向结晶生长的距离典型的约80μm。
其次，除去掩蔽层1503、氧化硅膜1505及镍薄膜1506后，为提高结晶性硅膜1502b的结晶性，照射XeCl准分子激光(波长308nm、脉冲宽度40ns)。激光的照射条件是使照射时的基片温度为200～450℃，例如400℃，使激光的能量密度为200～400mJ/cm2，例如300mJ/cm2。
其次，如图21C所示，使结晶性硅膜1502b形成图形以蚀刻除去不需要部分，使元件相互分离。由此，在后续步骤形成结晶性硅膜的岛状区域1502n、1502p[成为TFT的有源区域(源/漏区域及沟道区域)亦即器件形成区域(参看图21D及21E)]。其中，区域1502n用来形成n型TFT，另外，区域1502p用来形成p型TFT。
其次，如图21D所示，淀积一覆盖结晶性硅膜岛状区域1502n、1502p的氧化硅膜厚100nm作为栅绝缘膜1508。本实施例中，形成栅绝缘膜(氧化硅膜)1508是通过将基片温度设定在350℃，以RF等离子CVD法分解、淀积TEOS及氧气实现的。
其后，用溅射法淀积厚400～800nm例如600nm的铝膜(含有0.1～2％硅)，使该铝膜形成图形而形成栅电极1509、1510。
接着，利用栅电极1509、1510作为掩蔽，以离子掺批法在器件形成区域1502n、1502p分别掺入n杂质磷及p型杂质硼。具体说，掺入磷时，掺杂气体使用PH3，加速电压为60～90kV、例如80kV，掺杂剂量为1×1015～8×1016cm-2、例如2×1015cm-2。另外，掺入硼时，掺杂气体使用B2H6，加速电压为40～80kV、例如65kV，掺杂量为1×1015～8×1015cm-2、例如5×1015cm-2。
通过离子掺杂工艺，形成杂质区域1513～1516，以后成为TFT源/漏区，被栅电极1509、1510掩蔽未掺入杂质的区域1511、1512，以后成为TFT的沟道区域。当掺杂上述n型及p型杂质元素时，以形成图形的光致抗蚀剂适当地覆盖在不需掺杂不同导电类型杂质的区域，不同导电类型杂质元素选择地掺入预定的区域。由此，形成n型杂质区域1513、1514及p型杂质区域1515、1516，用其形成n型TFT及p型TFT。
其次，以激光照射进行退火，并使掺入杂质激活。例如，使用XeCl准分子激光(波长308nm、脉冲宽度40ns)，能量密度为250mJ/cm2，对每1个照射2次(shot)。
其次，如图21E所示，以等离子CVD法淀积氧化硅膜厚600nm左右作为层间绝缘膜1517。其次，在层间绝缘膜1517形成接触孔1517n、1517p，用金属材料例如氮化钛与铝的多层膜形成TFT的电极及布线1518～1520，连接源/漏区域1513～1516。最后，在1大气压的氢气气氛、温度350℃下进行退火处理30分，制成n型TFT1531及p型TFT1532。
所形成的本实施例的15的半导体器件1550，如图21E的剖面图所示，在玻璃基片1500和氧化硅绝缘性底膜1501上分别形成n型TFT1531与p型TFT1532。在绝缘性底膜1501上构成各TFT1531、1532的结晶性硅膜的岛状区域1502n、1502p相邻地形成。此结晶性硅膜的岛状区域1502n、1502p的中央部分别在为n型的沟道区域1511、p型的沟道区域1512。另外，在结晶性硅膜的岛状区域1502n中的n型沟道区域1511两侧的部分为n型TFT1531的n型源/漏区域1513、1514。同样，在结晶性硅膜的岛状区域1502p中的p型沟道区域1512的两侧部分为p型TFT1532的p型源/漏区域1515、1516。
在n型沟道区域1511及p型沟道区域1512的上面经过栅绝缘膜1508设置铝栅电极1509及1510。TFT1531、1532全面被层间绝缘膜1517覆盖。层间绝缘膜1517中，对应于n型TFT1531的源/漏区域1513、1514的部分形成接触孔1517n，对应于p型TFT1532之源/漏区域1515、1516的部分形成接触孔1517p。而且，n型TFT1531的源/漏区域1513、1514通过该接触孔1517n连接在电极及布线1518、1519。同样地，p型TFT1532的源/漏区域1515、1516通过接触孔1517p连接在电极及布线1519、1520。
本实施例中，结晶性硅膜的岛状区域1502n、1502p是从同一催化元素掺入区域1502a横向结晶生长得到的结晶性硅膜1502b的一部分。
如此制成的CMOS结构的电路中，n型TFT的场效应迁移率为150～180cm2/Vs、阈值电压为1.5～2V，另外，p型TFT的场效应迁移率为120～140cm2/Vs、阈值电压为-2～-3V，呈现出良好的特性。
即使在上述第15实施例中亦可得到有关第13及14实施例所说明的结果。
如上所述，本发明的第13～15实施例中，当掺入一可助长非晶硅膜的结晶化的催化元素时，通过一具有可抑制催化元素扩散的缓冲层，可使催化元素扩散至非晶硅膜中。通过形成一含有催化元素的薄膜将催化元素掺入非晶硅膜中，与涂布一溶解催化元素的溶液或化合物的方法相比，可减少基片内的催化元素添加量的变化。具体说，在127mm×127mm大小的基片中，基片面内的催化元素掺入量的变化在±5％以内。此时，若形成具有均一厚度的薄膜，其均一性直接可反映催化元素掺入量的均一性。进而，使用更大型的蒸镀装置，以等于上述相同程度的掺入量的变化可处理更大的面积。因此，即使大面积基片亦可在其整个表面均一地掺入催化元素，在大面积基片可制造均一性及稳定性优良的半导体器件。
在这种情况，本发明中必需的催化元素的量作为薄膜是以肉眼无法确认的极薄膜(厚为几nm以下)，以所谓薄膜形成的方法来控制膜厚变成几近不可能的程度。因此使催化元素成为薄膜状态形成在非晶硅膜上，从此处使催化元素扩散掺入非晶硅膜中，虽可提高基片面内催化元素浓度的均一性，但，要使催化元素的掺入量控制于结晶化必需的最小的微量可能很困难。
为解决此问题，第13～15实施例中是用控制催化元素扩散的缓冲来掺入催化元素的。因此，薄膜所供给的催化元素为达到非晶硅膜，首先在缓冲层进行扩散。此缓冲对于镍等催化元素的扩散系数比硅膜还小。因此，催化元素即使以某程度过剩添加在缓冲层表面，其中的大多数在扩散过程中会被捕捉在缓冲层中，可以控制实际上掺入非晶硅膜的催化元素量到极微量。即使缓冲层表面所形成的催化元素薄膜的浓度局部地变化，在缓冲层中扩散的过程亦可缓和其变化。进而，在缓冲层中扩散时，催化元素会以分散的极微细原子状态到达非晶硅膜表面。结果，掺入非晶硅膜的催化元素全部有效地发挥结晶化催化作用。
如上所述，若依第13～15之实施例，基片整个表面可以均一且必需的最小的量掺入催化元素。即使在加热处理结晶化后进行激光或强光照射，催化元素亦不会析出。因此，即使是大面积基片亦可在其表面均一地掺入催化元素，可在大面积基片上制造均一性及稳定性优良的半导体器件。
缓冲层对于催化元素的扩散系数与非晶硅膜对镍的扩散系数相比至少希望为1/10以下。可用缓冲层的扩散系数来决定掺入非晶硅膜的催化元素的量。
图22是表示缓冲层的扩散系数、与掺入非晶硅膜的催元素量的关系。将过剩量镍掺入缓冲层上作为催化元素，在温度550℃下加热取得图22所示的数据。横轴缓冲层对于镍的扩散系数、与非晶硅膜对于镍的扩散系数的比(缓冲层/非晶硅膜)，纵轴表示通过缓冲层掺入非晶硅膜中的镍量。
为抑制对于所形成的半导体元件的恶劣影响，同时并有效地发挥结晶化的助长作用，如有关先前实施例第10～12实施例所述，硅膜中的催化元素浓度希望为1×1015～1×1019atoms/cm3。从图22可见，若扩散系数的比为约1/10以下，在非晶硅膜的催化元素的掺入量可达到1019atoms/cm3以下。因此，缓冲层希望其扩散系数为非晶硅膜的1/10以下。
缓冲层最希望有如上述的扩散系数，同时并不会对以后成为有源区域的结晶性硅膜有恶劣影响。具体说，最希望与多晶硅相同的硅系材料即氧代硅膜或氮化硅膜。因此，使用此等材料的硅膜作为缓冲层时，可得到最良好的结果。
作为缓冲的氧化硅膜或氮化硅膜的形成方法可使用例如用CVD法或溅射法等半导体技术上一般所使用的淀积法。但，若形成极薄的薄膜到几nm左右，除达到必需的目的外，考虑形成均一膜厚度使催化元素均一掺入，希望作为缓冲层的氧化硅膜或氮化硅膜是通过在非晶硅膜表面进行薄膜氧化或薄膜氮化来实现。
此非晶质硅膜表面的薄膜氧化法有：热氧化法，即在氧气或水蒸气等的氧化气氛中进行加热处理使表面氧化；或，药液氧化法，即将基片浸硫酸与过氧化氢水的混合液等的氧化性溶液中使表面氧化。无论使用哪种方法，均可得到相同的效果。
另外，含有催化元素的薄膜形成方法可使用电镀法、溅射法、依催化元素种类而定的CVD法。但，最佳的方法为真空蒸镀法。可使催化元素尽可能地不进入缓冲层中，为只希望催化元素只存在其表面。但，若适当地设定淀积条件，用其他方法亦可达到此目的，例如在溅射法中，亦可以低能量溅射来实现。
在上述的第13～15实施例中，当掺入镍时，是在非晶硅膜的上面形成缓冲层镍的极薄膜。或，在形成非晶硅膜之前，在底膜的表面形成镍的极薄膜及缓冲层。亦即，在第13～15实施例中，镍的微量掺入及由其引起的结晶生长亦可从非晶硅膜的上面或下面实施。
(实施例16)
参看图23，说明本发明第16实施例中的半导体器件的制造方法。本实施例中，当在非晶硅膜中掺入催化元素时，可将溶解在碱性溶剂中的催化元素保持接触非晶硅膜，并使催化元素扩散至非晶硅膜中。
首先，洗净一表面具有绝缘性的基片1600例如玻璃基板的表后，使用溅射装置淀积厚约200nm二氧化硅作为底膜1601其用以防止来自基片1600的杂质的扩散。其次，用低压法或等离子CVD法淀积厚25～100nm例如80nm的本征(I型)非晶硅膜1602。
其次，将如上所述形成非晶硅膜1602的基片1600浸入一溶有镍盐的氨水与过氧化氢水的混合液1603。其后，以纯水进行溢出洗净，再进行旋转干燥。作为镍盐，使用例如醋酸镍，使混合液1603中的镍浓度为10ppm。浸入，例如10分。把混合液1603的pH值调整成10左右。在如此条件之下，在非晶质硅膜1602的表面可以面密度为3×1012atoms/cm2左右掺入镍。
以下，参看图19B～19E实施与先前第13实施例相同的步骤，可得到与第13实施例所得到相同的n型TFT。又，有关以下的说明因重复第13实施例，所以省略了。
如以上所得到的n型TFT，场效应迁移率为120～150cm2/Vs、S值为0.2～0.4V/figure、及阈值电压2～3V等显现出良好特性。在同一基片1600上所形成的多个TFT之间特性的变化是，其扬效应迁移率为±12％、阈值电压为±8％以同，可制造具有均一性及稳定性优良的多个TFT。
本实施例中，在绝缘性底膜1601(设于基片1600上)表面上所形成的有源区域，含有经加热对非晶硅膜1602可助长结晶化的催化元素。因此，与一般的固相生长法所得到的结晶性硅膜相比，可进一步提高结晶性硅膜(其构成有源区域并且由非晶硅膜结晶化形成的)的结晶性。
因非晶硅膜1602受热结晶化是用催化元素来助长的，可以高生产率地形成高品质的结晶性硅膜。而且，因结晶化所需的加热温度可被抑制在600℃以下，可使用廉价但耐热性差的玻璃基片。
对一上非晶硅膜1602加热处理所得到的结晶性硅膜而构成的有源区域进行激光照射处理，可提高其结晶性，而进一步提高在有源区域的载流子场效迁移率。
进而，使有源区域中的催化元素浓度为1×1015～1×1019atoms/cm3，当非晶硅膜膜1602结晶化时，可有效地使催化元素发挥作用。
还有，在本实施例16中，将非晶硅膜暴露在一含有可助长非晶硅1602的结晶化的催化元素的碱性溶液1605中，把从碱性溶液1605吸附的催化元素掺入非晶硅膜1602中。因此，可减少在同一基片内的催化元素添加量的变化。
(实施例17)
参考图24A及24B，说明本发明第17实施例中的半导体器件的制造方法。本实施例中，当催化元素掺入非晶硅膜中时，可将溶解在碱性溶剂的催化元素保持接触非晶硅膜，并使催化元素扩散至非晶硅膜中。
首先，如图24A所示，洗净一表面具有绝缘性的基片1700例如玻璃基片表面后，使用溅射装置淀积厚约200nm的二氧化硅作为底膜1701。其次，用低压CVD法或等离子CVD法淀积厚25～100nm例如80nm的本征(I型)非晶硅1702。
其次，在非晶硅膜1702上形成由氧化硅膜或氮化硅膜等所构成的掩蔽层1703。在掩蔽层1703的预定位置上设置开口部1704。经由开口部1704，非晶硅膜1702露出呈狭缝状，其他部分则被掩蔽。
掩蔽层1703形成后，如图24B所示，保持基片1700使溶解一作为催化元素的镍的碱性溶液1705接触一通过由开口部1704而露出的非晶硅膜1702的表面。碱性溶液1705是例如使酸镍溶于pH值约12的氨水中的溶液。使溶液中镍浓度为50ppm，将基片1700浸入溶液1705中5分，以微量添加镍。由此步骤，通过开口部1704露出的非晶硅膜1702被侵蚀，膜厚减少40nm左右。但，此部分的非晶硅膜在本实施例中不用来作为器件形成区域，在以后步骤中被除去，无特别问题。
以下，参考图20C～20F，实施与先前第14实施例所说明的相同步骤，可得到与在第14实施例中所得到的同等的p型TFT。有关以下步骤的说明与第14实施例重复，所以省略。
如以上制作的p型TFT可显示：场效应迁移率为35～50cm2/Vs、S值为0.9～1.2V/figure、及阈值电压-5～-6V等良好特性。在同一基片1700上所形成的多个TFT之间特性的变化是，其场效应迁移率为±10％、阈值电压为±5％以内，可制造具有均一性及稳定性优良的多个TFT。
本实施例中，当催化元素掺入非晶硅膜1702时使用掩蔽层1703进行选择性扩散。因此，相应于非晶性膜1702开口部1704的区域，首先选择性结晶化。进而若继续热处理，从此选择性结晶化区域相对于基片1700的表面实质上朝平行方向进行结晶生长，在非晶硅膜1702中形成横向结晶生长区域。于是，本实施例17中，除关于第13实施例中先前说明的效果外，与直接掺入催化元素的区域比较，可得到结晶性特别良好的结晶化硅区域。
当依本实施例形成TFT时，如有关先前第5、第6、第11及第14实施例所说明的，适当设定TFT的载流子的移动方向与横向结晶生长方向，可选择地制作具有不同特征的TFT。
(实施例18)
参考图25A及25B，说明本发明第18实施例中的半导体器件的制造方法。本实施例中，当催化元素掺入非晶硅膜中时，可将溶解在碱性溶剂的催化元素保持接触非晶硅膜，并使催化元素扩散至非晶硅膜中。以下说明，用于有源矩阵型液晶显示器件的周围驱动电路或一般的薄膜集成电路，其是在玻璃基片上构成的互补型包含由n型TFT及p型TFT组成的CMOS结构的电路。
首先，如图25A所示，在玻璃基片1800上例如用溅射法淀积由厚100nm左右的氧化硅所构成的底膜1801。其次，用低压CVD淀积25～100nm例如50nm的本征(I型)的非晶硅膜1802。
其次，以厚约50nm的氧化硅膜或氮化硅膜等的绝缘性薄膜形成掩蔽层1803。进而，选择地除去掩蔽层1803的预定区域，设置狭缝状的开口部1804。在相当于开口部1804的部分露出非晶硅膜1803，其他部分形成被掩蔽的状态。
遮蔽层1803形成后，如图25B所示，保持基片1800溶解一作为催化元素的镍的碱性溶液1805接触一通过开口部1804而露出的非晶硅膜1802的表面。碱性溶液1805是例如使硝酸镍溶于pH值约10之氨水中。使溶液中的镍溶液为20ppm，将基片1800浸入溶液1805中5分，以微量添加镍。由此步骤，通过开口部1804而露出的非晶硅膜1802被侵蚀，膜厚减少45nm左右。但，此部分的非晶硅膜在本实施例中不用作器件形成区域，在以后的步骤中被除去，无特别问题。
其次，淀积各层的基片1800全体在惰性的气氛加热处理，而使非晶硅膜1802结晶化。具体说，例如使加热温度为550℃，加热处理16小时。
在加热处理过程中，相应于开口部1804的区域，在非晶硅膜1802表面所掺入的镍会成为生长核，首先，在与基片1800垂直方向的非晶硅膜1802产生结晶化，形成结晶性硅膜1802a。进而，与结晶化同时，镍均一地扩散到硅膜中，结晶性硅膜1802a中的镍浓度典型的为8×1017atoms/cm3。
此外，开口部1804以外的区域镍的扩散被掩蔽层1803阻止，无法到达掩蔽层下面的非晶硅膜1802。但，相应于开口部1804的结晶硅膜1802a的周围，如图25B箭头1806所示，在与基片1800的表面实质上平行方向进行结晶生长，形成横向结晶生长的结晶性硅膜1802b。侧向生长的结晶性硅膜1802b中的镍浓度典型的为3×1016atoms/cm3，与直接掺入镍而生长的结晶性硅膜(籽晶区域)1802a相比，约小1个数量级值。箭头1806所示的横向结晶生长的距离典型的典型80μm。
以下，参照图21C～21E，实施与先前第15实施例所说明者相同的步骤，可得到与在第15实施例中所得到的同等的CMOS结构电路。有关以下步骤说明是与第15实施例重复，所以省略。
如以上所制作的CMOS结构的电路中，n型TFT的场效应应迁移率为150～180cm2/Vs、阈值电压为1.5～2V，另外，p型TFT的场效应迁移率为100～120cm2/Vs、阈值电压为-2～-3V，显示出良好的特性。
即使上述第18实施中亦可得到有关第16及17实施例所说明的结果。
如上所述，本发明的第16～18实施中，当非晶硅膜中掺入催化元素时，将溶解在碱性溶液中的催化元素保持接触非晶硅膜，并使催化元素扩散至非晶硅膜中。因此，与旋转涂布法不同，完全不依赖于干燥步骤，可以均一且以低浓度将催化元素掺入非晶硅膜中。可减少基片内催化元素添加量的变化，具体说在127mm×127mm大小的基片中，基片面内的催化元素掺入量的变化在±5％以内。
第16～18实施例的方法，在掺催化元素期间，催化元素以离子状态吸附在非晶硅膜的表面。因此，即使其后以纯水冼净表面，亦无法除去必需量的催化元素，结果，掺入量不依赖于其后的干燥步骤。因而，不使用旋转器，可利用浸渍法，即将形成非晶硅膜的基片浸渍在溶解催分元素的碱性溶液中的方法。由此，即使用一边大小超过400mm之大面积的基片，亦可很容易处理，并可以简便的制造且用低成本实施处理。
而且，因利用吸附作用，其原理是催化元素以近似单原子层的状态存在于非晶硅膜的表面。因此，在旋转涂覆步骤中所看到的微观上变化可几乎不存在。
上述的方法，吸附在非晶硅膜表面的催化元素有助于结晶生长。结果，掺入在非晶硅膜的催化元素全部可有效地发挥结晶化的催化作用。
而且，若依第16～18的实施例，基片整个表面可以均一且必需最小的量掺入催化元素。用加热处理进行结晶化后，即使进行激光或强光的照射，也不会析出催化元素。因此，即使为大面积基片亦可对其全面均一地掺入催化元素，且可在大面积基片上制造均一性及稳定性优良的半导体器件。
关于使催化元素溶解在碱性溶液的情形与使催化元素溶解在中性溶液的情形，在溶液中的催化元素的离子状态不同。亦即，使催化元素溶解在碱性溶液时，催化元素形成OH基配位不稳定的复杂离子状态。在此状态，可能把催化元素吸附到非晶硅膜表面，且容易与Si表面的O或OH电气连接起来，因而，催化元素掺入量大大依赖于溶液的pH值。具体说，溶解催化元素的碱性溶剂的pH为8～14、更佳为9～12时，可得到最良好的结果。
图26是表示溶解催化元素的溶剂的pH值、与催化元素在非晶硅膜的掺入量之间相关曲线。图26B的曲线表示出在一溶解镍盐的镍浓度25ppm的溶液中浸渍非晶硅基片10分，然后，进行纯水洗净而得到的数据。由此可知若溶剂的pH值为8以上，催化元素的掺入量开始增加，在其后的纯水洗净步骤产生不被除去的吸附作用。因而，为达到本发明的效果，pH8以上的碱性溶液是必需的。
另外，在溶剂的pH值为9～12的范围，如图26测定点的误差线所示，基片内的催化元素添加量的变化为±5％以内。如在作为有源矩阵基片的基片上制作多个半导体器件时，半导体器件的不均一性成为元件工作特性变化而显现出来，所以希望催化元素掺入量的不均一性抑制在±5％以内。而且，pH值在9～12范围内的变化减小，这意味着产生充分的吸附作用，并且可稳定的处理。
因此，溶解催化元素的碱性溶剂的pH值为8～14，以9～12的范围为好。
上述方法中所使用的碱性溶剂，若pH值在上述的范围内，任一种液体几乎均无问题。但，若考虑对半导体材料的影响，希望使用无机碱、尤其是氨水。
碱性溶液对于非晶硅膜具有蚀刻作用。因此，非晶硅膜的膜厚必须考虑蚀刻减少的分量而形成比预先所希望的值还厚。为防止非晶硅膜的蚀刻，使用氨水与过氧化氢水的混合液很有效。此时，因过氧化氢水会氧化硅膜的表面，所以要防止由碱性溶液所引起的蚀刻反应。
在等离子处理方法，必须在用以对非晶硅膜选择地掺入催化元素的掩蔽膜的图案形成后，进行催化元素的掺入处理。但，在上述的第16～18实施例的方法中，均无在旋转涂覆法所看到的图案段差的影响，对于图案形成后的基片也可均一并且稳定的处理。
为能抑制对所形成的半导体器件的影响，同时并有效地发挥结晶化的助长作用，硅膜中的催化元素的浓度希望为1×1015～1×1019atoms/cm3，已说明在第10～12实施例中。
(实施例19)
参考图27，说明本发明第19实施例中的半导体器件的制造方法。本实施例中，当非晶硅膜中掺入催化元素时，进行非晶硅膜表面的电镀处理。
首先，洗净一表面具有绝缘性的基片1900例如玻璃基片的表面后，使用溅射装置淀积厚约200nm二氧化硅作为底膜1901(用以防止来自基片1900的杂质的扩散)。其次，用低压法或等离子CVD法淀积厚25～100nm例如80nm的本征(I型)非晶硅膜1902。
其次，将如上述形成非晶硅膜1902的基片1900浸渍在一含有作为催化元素的镍的电镀液中。其后，以纯水进行溢出洗净，进而进行旋转干燥。电镀液的液温设定在60℃。调整电镀液中的镍浓度，使镍对非晶硅膜1902的电镀速度为2nm/分。电镀开始时有若干过渡时间，但以上述之条件处理15秒钟，在非晶硅膜1902的表面可形成面密度为7×1012atoms/cm2左右之镍电镀层。
以下，参考图19B～19E实施与先前第13实施例所说明相同的步骤，可得到与第13实施例所得到的同样的n型TFT。有关以下步骤说明因重复第13实施例，所以省略。
如以上所得到的n型TFT，场效应迁移率为120～150cm2/Vs、S值为0.2～0.4V/figure、及阈值电压2～3V等显现出良好特性。在同一基片1900上所形成的多个TFT之间特性的变化是，其场效应迁移率为±12％，并且阈值电压为±8％以内，可制造具有均一性及稳定性优良的多个TFT。
本实施例中，在绝缘性底膜1901(设置在基片1900上)表面上所形成的有源区域，含有一经对非晶硅膜1902加热可助长结晶化的催化元素。因此，与一般的固相生长法所得到的结晶性硅膜相比，可进一步提高结晶性硅膜(构成有源区域且由非晶硅膜结晶化形成的)的结晶性。
因非晶硅膜1902受热由催化元素助长而结晶化，故可生产率高地形成高品质的结晶硅膜。而且，因结晶化所需的加热温度可被抑制在600℃以下，可使用廉价但耐热性差的玻璃基片。
对一由非晶硅膜1902通过加热处理得到结晶性硅膜而构成的有源区域进行激光的照射处理，可提高其结晶性，并进一步提高在有源区域的载流子场效应迁移率。
而且，使有源区域中的催化元素浓度为1×1015～1×1019atoms/cm3，当非晶硅膜1902结晶化时，可更有效地使催化元素发挥作用。
再有，本实施例中，用电镀处理将一可助长非晶硅膜1902结晶化的催化元素掺入非晶硅膜1902中。所需处理设备只是电镀处理槽。
因电镀处理为溶液处理，可用电镀溶液的浓度、温度、pH值等极微量且精度佳地控制催化元素掺入非晶硅膜1902的量。
电镀处理时，把电镀液中催化元素附着在非晶硅膜1902形成薄膜电镀层1903，故，在其后的洗净步骤催媒元素不会从非晶硅膜被除。因此，可避免由溶液涂布将催化元素添加在非晶硅膜表面的溶液涂布法的问题、亦即、由于溶液干燥不均催化元素添加量形成不均一的问题。
由此，基片表面可能以均一且必需最小量地控制催化元素掺入非晶硅膜。
由非晶硅膜1902作为反应催化作用的无电解电镀法，使催化元素电镀在非晶硅膜上，由此，催化元素可用非晶硅膜的催化作用在大体上均一地存在于非晶硅膜表面。因此，旋转涂覆时所产生的干燥步骤中起因于残存水滴的微观性使催化元素添加量的变化，几乎可完全消失。
以电镀速度为2nm/分，形成1nm以下的电镀层所需要实质上的电镀处理时间，考虑到电镀处理的重复性及稳定性，则需要的5秒钟左右。结果，可控制性良好地掺入极低浓度的催化元素。(实施例20)
参考图28A及28B，说明本发明第20实施例中的半导体器件的制造方法。本实施例中，当催化元素掺入非晶硅膜中时，进行非晶硅膜表面的电镀处理。
首先，如图28A所示，洗净一表面具有绝缘性的基片2000例如玻璃基片表面后，使用溅射装置淀积厚约200nm的二氧化硅作为底膜2001。其次，用低压CVD法或等离子CVD法淀积厚25～100nm例如80nm的本征(I型)非晶硅膜2002。
其次，在非晶硅膜2002上形成由氧化硅膜或氮化硅膜等所构成的掩蔽层2003。在掩蔽层2003的预定位置上设置开口部2004。经由开口部2004，非晶硅膜2002露出呈狭缝状，其他部分则被掩蔽。
掩蔽层2003形成后，如图28B所示，使通过开口部2004而露出的非晶硅膜2002的表面暴露在无电解电镀液(含有可作为催化元素的镍)。本实施例中，使用尼伯隆(NiBoRoN)5M及尼伯隆5B[世界金属公司商品名该镍电镀液中含有微量硼]的混合液作为镍的无电解电镀液。此无电解电镀液，通过改变尼伯隆5M及尼伯隆5B的各自溶液的混合比，以控制溶液中的镍浓度而可调节电镀速度。本实施例中，处理时的电镀液的温度为40～50℃，pH值为7.5～9.5，调整电镀液的混合比使电镀速度成为2nm/min。以上述条件电镀处理约30秒，如图28B所示，只在非晶硅膜2002的表面所露出的区域形成面密度2×1013atoms/cm2左右的镍层2005。
以下，参考图20C～20F，实施与先前第14实施例所说明的相同的步骤，可得到与第14实施例所得到的同等的p型TFT，有关以下步骤的说明是与第14实施例重复，所以省略。
如以上制作的p型TFT可显示：场效应迁移率为35～50cm2/Vs、S值为0.9～1.2V/figure、及阈值电压-5～-6V等良好特性。在同一基片2000上所形成的多个TFT之间特性的变化是，其场效应迁移率为±10％、阈值电压为±5％以内，可制造具有均一性及稳定性优良的多个TFT。
本实施例中，当催化元素掺入非晶硅膜2002时使用掩蔽层2003进行选择性扩散。因此，相应在非晶硅膜2002的开口部2004的区域，首先选择地结晶化。进而若继续加热处理，会从此选择地结晶化的区域相对于基片2000的表面实质上朝平行方向进行结晶生长，而在非晶硅膜2002中形成横向结晶生长区域。因此，本实施例中，除关于第19实施例中先前说明的效果外，与直接掺入催化元素的区域比较，可得到结晶性特别良好的结晶化硅区域。
进而，在电镀处理时，催化元素在光刻胶被除去时，以未被除去的薄膜电镀层的状态附着在非晶硅膜表面。因此，在使非晶硅膜选择地添加催化元素的步骤，可使用很简单的光刻胶形成图形，简单地制作用以供催化元素选择地掺入的掩蔽层。
当依本实施例形成TFT时，如有关先前第5、第6、第14及第17实施所说明，适当设定TFT的载流子迁移方向与横向结晶生长方向，可选择地制作具有不同特征的TFT。(实施例21)
参考图29A及29B，说明本发明第21实施例中的半导体器件的制造方法。本实施例中，当催化元素掺入非晶硅膜中时，在非晶硅膜的表面进行电镀处理。在以下的说明中，用于有源矩阵液晶显示器件的周围驱动电路或一般的薄膜集成电路，是在基片上具有互补的由n型TFT及p型TFT构成的CMOS结构的电路。
首先，如图29A所示，在玻璃基片2100上例如由溅射法淀积厚100nm左右的氧化硅所构成的底膜2101。其次，用低压CVD淀积25～100nm例如50nm的本征(I型)的非晶硅膜2102。
其次，用由感光性树脂材料(光刻胶)的图形在预定的部分形成一具有开口部2104的掩蔽层2103。相应于开口部2104的部分露出非晶硅膜2103，并且其他部分形成被掩蔽之状态。
掩蔽层2103形成后，如图29B所示，使通过开口部2104露出的非晶硅膜2102的表面曝露在无电解电镀液中(含有可作为催化元素的镍)。本实施例中，使用尼伯隆5M及尼伯隆5B[世界金属公司商品名]的混合液作为镍的无电解电镀液。此无电解电镀液中，由改变尼伯隆5M及尼伯隆5B的各自溶液的混合比，以控制溶液中的镍浓度调节电镀速度。本实施例中，使处理时的电镀液的温度为40～50℃，pH值为7.5～9.5，并调整电镀液的混合比使电镀速度成为1nm/min。以上述条件电镀处理约30秒，只在非晶硅膜2102的表面所露出的区域形成面密度2×1012atoms/cm2左右的镍层2105。
其后，除去掩蔽层2103。此时，非晶硅膜2102表面所形成的镍电镀层2105未被除去而仍残留。
其次，使各层所淀积的基片2100的全体在惰恬气氛下加热处理，以使非晶硅膜2102结晶化。具体说，例如，使加热温度为550℃，并加热处理16小时。
在此加热处理过程中，相应于开口部2104之区域，非晶硅膜2102表面所掺入的镍会成为生长核，首先，在与基片2100垂直方向，非晶硅膜2102产生结晶化，形成结晶性硅膜2102a。而且，与结晶化同时地，镍会均一地扩散到硅膜中，结晶性硅膜2102a中的镍浓度典型的为8×1017atoms/cm3。
此外，相应于开口部2104的结晶性硅膜2102a的周围，如图29B箭头2106所示，在与基片2100的表面实质上平行的方向进行结晶生长，形成横向结晶生长的结晶性硅膜2102b。横向生长的结晶性硅膜2102b中的镍浓度典型的为3×1016atoms/cm3，与直接掺入镍生长的结晶性硅膜(籽晶区域)2102a相比，约小1个数量级值。箭头2106所示的横向结晶生长的距离典型的约80μm。
以下，参考图21C～21E，实施例与先前第15实施例所说明的相同的步骤，可得到与在第15实施例中所得到的同等的CMOS结构电路。有关以下步骤的说明是与第15实施例重复，所以省略。
如以上所制作的CMOS结构的电路中，n型TFT的场效应迁移率为150～180cm2/Vs、阈值电压为1.5～2V，另外，p型TFT的场效应迁移率为120～140cm2/Vs、阈值电压为-2～-3V，显示出良好的特性。
在上述的第21实施例中，除了如第19及20实施例所说明的效果外，在非晶硅膜选择性添加催化元素的步骤中，可用简单地光刻胶形成图形，可简单制造用以把催化元素选择地掺入的掩蔽层。
如上所述，本发明的第19～21实施例，常在非晶硅膜中掺入催化元素时，在非晶硅膜表面进行电镀处理。此方法，为薄膜成形法，同时并不使用具有真空装置等的大型设备，只在非晶硅膜的表面掺入催化元素。进而，因用溶液处理，以控制电镀液的浓度、温度、pH等适当控制催化元素的掺入量，可以均一并且用低浓度将催化元素掺入非晶硅膜中。而且，可减小基片内的催化元素掺入量的变化。具体说，在127mm×127mm大小的基片中，基片面内的催化元素掺入量的变化在±5％以内。
在第19～21之实施例中，催化元素的掺入量基本上以溶液处理，其掺入量的控制可能以溶液中的浓度控制来实施。如此的溶液处理可以只用简单的设备，例如，容器。
再有，因电镀处理实际上是在非晶硅膜表面把催化元素形成薄膜状态，以后，即使以纯水进行表面洗净，非晶硅膜表面的催化元素也不会被除去。因此，非晶硅膜上所电镀的催化元素不会受其后的处理所影响，与常规的溶液涂布法不同，催化元素的掺入量不会依赖于溶液涂布后干燥步骤而变化。
使用电镀处理的催化元素的掺入法中，因不使用旋转涂覆步骤，所以催化元素掺入量的均一性不依赖于旋转器的工作状态，因此，即使一边大小超过400mm的大面积基片，亦可很容易处理，可能以简单的制造、低成本地进行处理。
而且，在非晶硅膜的表面电镀催化元素，催化元素只掺入非晶硅膜的表面部分。结果，在非晶硅膜中掺入的催化元素全部有效地发挥使结晶化催化功能。
当使用一非晶硅膜表面作为反应催化表面的无电解电镀时，利用非晶硅膜表面的催化作用，催化元素大体上均一存在于非晶硅膜的表面。由此，可使在旋转涂覆步骤中所看到的微观变化几乎消失。
而且，若依第19～21实施例，基片表面可以均一并且用必须需的最小限量掺入催化元素。在加热处理进行结晶化后，即使进行激光或强光的照射，催化元素亦不会析出。因此，即使是大面积基片，亦可均一地在其表面掺入催化元素，并且在大面积基片上可制造均一性及稳定性优良的半导体器件。
选择性地把可助长结晶化的催化元素掺入到非晶硅表面内时，从其区域进行横方向结晶成长，使用无电解电镀特别有效。其原因是因无电解电镀法用如上所述的非晶硅膜表面的催化作用进行电解。所以，可选择性地只电镀非晶硅膜的露出部。结果，当催化元素选择性地掺入非晶硅膜时，在作为掩蔽层所使用的氧化硅膜上，完全未掺入催化元素。因此，与常规技术不同，不会产生所谓：掺入氧化硅膜表面的催化元素贯通作为掩蔽层的氧化硅膜中，使不需要的非晶硅膜结晶化。
进而，用作选择电镀的掩蔽层的材料，并不是先前实施例所使用的氧化硅膜，其形成可使用简单的感光性树脂材料(光刻胶)。
用常规技术，因如下理由不能使用光刻胶作为掩蔽层。光刻胶的耐热性不充分，并且不能承受用以结晶生长的加热处理。因此，用常规技术，以光刻胶形成掩蔽层时，在催化元素选择性地掺入后，除去光刻胶后，必须进行用以结晶化的加热处理。但，用常规溶液涂布方法，除去光刻胶时，非晶硅膜表面所添加的催化元素亦会一起被除。因而，在常规技术中，使催化元素掺入量有效的溶液涂布法，不能使用光刻胶作为掩蔽层。因此，代用氧化硅膜作为掩蔽，在催化元素添加后，以残留掩蔽膜作掩蔽进行用以结晶化的加热处理。
因此，在第19～21实施例中，因在非晶硅膜的表面电镀催化元素时，实际上在非晶硅膜表面形成催化元素的金属薄膜。因此，只使用光刻胶作为掩蔽膜，催化元素掺入后而在结晶化处理前，即使除去光刻胶，所掺入的催化元素亦不会被一起除去，其后促进结晶生长的作用。因此，以常规的溶液涂布法形成掩蔽层，可省略必需的氧化硅膜淀积及蚀刻等过多的制造过程，与常规的方法相比，可谋求制造过程的简化及制造器件的低成本。
非晶硅膜结晶化的必需催化元素量，相应于形成薄膜状态的金属膜的膜厚是1nm以下。此是以肉眼完全无法确认的极薄膜。以电镀法形成如此极微量的催化元素，电镀速度，亦即1分时间生长的电镀层厚，因以下的理由希望为3nm/min以下。亦即，若考虑电镀处理的重复性及稳定性，实质的处理时间希望为5秒以上。为使电镀膜的生长量在5秒内在1nm以下，特别是0.2～0.5mm左右，电镀速度必须为3nm/min以下。此电镀速度值虽然亦依赖于电镀液的温度及pH值，但，主要由改变电镀液中的催化元素浓度，可很容易调整。使电镀速度在3nm/min以下可以控制良好地进行极低浓度的催化元素掺入。
为抑制对于所形成的半导体器件的恶劣影响，同时有效地发挥结晶化的助长作用，硅膜中的催化元素的浓度希望为1×1015～1×1019atoms/cm3，如先前所述。
以下，说明在上述所说明的本发明第10～21实施例中的半导体制造器件的制造方法中共同的特征。
当在非晶硅膜的预定区域选择尾地掺入可助长结晶化的催化元素后进行加热处理时，从掺入区域朝横方向(与基片表面实质上平行的方向)引起结晶生长。因此，在横向结晶生长的区域的内部，在结晶生长方向，即朝一方向(横方向)，存在针状结晶或柱状结晶，但，在直接掺入催化元素的区域，则随机地引起结晶核的发生。因此，前者的横向结晶生长区域，比后者的催化元素的掺入区域，结晶性更好，若对横向结晶生长区域照射激光或强光，选择地处理针状结晶或柱状结晶之间的结晶粒边界，可得到几乎单晶的结晶性硅膜。
由于非晶硅膜受热产生结晶化是由催化元素来助长，可生产率高地形成高品质结晶性硅膜。而且，因结晶化所需的加热温度可抑制在600℃以下，所以可使用廉价但耐热性差的玻璃基片。
催化元素的掺入方法若使用如第10～12实施例的蒸镀法、第13～15实施例的通过缓冲层的扩散法、如第16～18实施例的碱性溶液的扩散法、或、如第19～21实施例之电镀法，可使横向结晶生长有效地进行。在横向结晶生长中，有助于结晶化的催化元素是存在于针状结晶或柱状结晶的前端部、亦即结晶生长的前端部。亦即，催化元素若有效地作用于结晶化，催化元素仅存在于进行结晶化的结晶生长部，已被结晶化的横向结晶生长区域几乎不存在。具体的说，使用镍作为催化元素时，利用等离子处理法作为掺入方法时，横向结晶生长区域的内部的镍浓度典型的为1×1018～5×1018atoms/cm3。因此，若利用上述的方法，横向结晶生长区域的内部的镍浓度约减少2个数量级至1×1016～5×1016atoms/cm3。
在上述之说明中，虽使用镍作为助长非晶硅膜结晶化的催化元素，但，即使使用选自Ni、Co、Pd、Pt、Fe、Cu、Ag、Au、In、Sn、P、As及Sb的组中的任一个元素，或多个此种元素的组合物，亦可得到同样的结果。此种元素是以微量(1×1016atoms/cm3以上)发挥充分的催化效果，不会对所形成的半导体元件的工作特性有恶劣影响。
在上述的说明中，改善结晶性硅膜结晶化的方法，可使用脉冲激光即以准分子激光照射的加热法。或，其以外的激光(例如，连续振动Ar激光等)，亦可同样的处理。不使用激光照射，亦可使用红外线灯或闪光灯提供与激光的光强相等的强光照射在短时间将试料加热至1000～1200℃(硅盐测温度)的快速加热退火(RTA)法或快速热处理(RTP)法等。
依各实施例所形成的TFT，不仅可用于有源短阵型的结晶显示器件的驱动电路或和象素部分而且也可用于在同一基片上构成CPU的元件。
在上述的说明中的各实施例，是设想对液晶显示用的有源短阵型基片的应用加以说明，但，除此以外，它也可用于例如密接型图象传感器、驱动级单片型热感头、用有机电发光(EL)元件作为发光元件的驱动级单片型的光记录元件或显示元件、或三维IC。在此等应用例中若使用本发明，可实现半导体器件的高速化或高清晰度化等的高性能化。本发明不限于上述实施例所说明的TFT，而包含使用结晶性半导体作为元件的MOS型晶体管和静电感应晶体管等，可用于全部半导体制造工艺。
依上述说明的方法，在具有绝缘性表面的基片上形成的结晶性硅膜作为有源区域，可能以简单的制造工艺在大面积基片表面上得到具有均一性和稳定性的高性能TFT的半导体器件。尤其，在使本实施例的方法适用在液晶显示器件的制造时，可同时满足有源矩阵基片所要求的象素开关TFT的特性均一化、及构成周围驱动电路的TFT所要求的高性能化。结果，可以实现驱动级单片有源矩阵部件(显示部件)，其中，在同一基片上形成有源矩阵电路和周围驱动电路。并可使组件小型化、高性能化、低成本化。
而且，以上第1～21实施例的说明中，任一个均使用硅膜作为要结晶化处理的半导体膜为例说明本发明。但，对于其他材料所构成的半导体膜也适用本发明，亦可得到与有关第1～21实施例说明相同的效果。
在不脱离本发明的范围及精神下可进行各式各样的修改，对于本领域技术人员是明确可知的，并且可很容易实施。因此，依记载的上述说明，应不限于附加的申请专利范围，而应作更广泛范围的解释。
Claims (66)
1.一种半导体器件的制造方法，包含如下步骤：
(a)在具有绝缘表面的基片上形成非晶半导体膜的步骤；
(b)在该非晶半导体膜的表面的至少一部分上，微量供给可助长该非晶半导体膜结晶化的催化元素的步骤；
(c)进行加热处理，以便所供给的该催化元素扩散入该非晶半导体膜中，并且使该非晶半导体膜至少一部分多结晶化的步骤。
2.根据权利要求1的方法，其中步骤(b)还包含在前述非晶半导体膜的表面至少一部分上，形成一含有微量该催化元素的预定层的步骤。
3.根据权利要求2的方法，在前述步骤(b)前，进一步包含如下步骤：在前述非晶半导体膜与前述预定层之间，形成一在预定的位置具有开口部且可抑制前述催化元素扩散的缓冲层。
4.根据权利要求2的方法，在前述步骤(b)后，包含一可使前述预定层制成图形而形成岛状区域的步骤；并且前述步骤(c)中，从该预定层的该岛状区域选择性地掺入前述的催化元素。
5.根据权利要求2的方法，其中，前述预定层是以在玻璃上旋转涂覆法所形成的绝缘膜。
6.根据权利要求2的方法，其中前述预定层是用溅射法所形成的绝缘膜。
7.根据权利要求2的方法，其中，前述预定层是以电子束蒸镀法所形成的绝缘膜。
8.根据权利要求2的方法，其中，前述预定层是以电淀积法所形成的绝缘膜。
9.根据权利要求2的方法，其中，前述预定层中的前述催化元素浓度为1×1018～1×1020atoms/cm3。
10.根据权利要求1的方法，其中，前述步骤(b)还包含在前述非晶半导体膜的表面使含有微量前述催化元素的感光性材料形成岛状图形的步骤，并且，在前述步骤(c)中，该催化元素从该岛状感光性材料选择性地掺入。
11.根据权利要求1的方法，其中，前述非晶半导体膜为非晶质硅膜。
12.根据权利要求1的方法，其中，前述催化元素是选自Ni、Co、Pd、Pt、Fe、Cu、Ag、Au、In、Sn、P、As、Sb所构成的组中的至少一元素。
13.根据权利要求1的方法，其中，前述步骤(b)还包含如下步骤：用多次的旋转涂覆步骤使含有前述催化元素的溶液涂布在前述非晶半导体膜表面的至少一部分。
14.根据权利要求13的方法，在前述步骤(b)前，进一步包含在前述非晶半导体膜的表面形成一可抑制前述催化元素扩散的缓冲层，并且该缓冲层的预定位置形成开口部的步骤；前述溶液在该非晶半导体膜中通过该开口部涂布在露出的区域。
15.根据权利要求1的方法，进一步包含如下步骤；在至少一部分多结晶化的该结晶性半导体膜上，在载流子移动方向实质上与该结晶性半导体膜的结晶生长方向呈平行的方向形成半导体器件。
16.根据权利要求1的方法，进一步包含如下步骤：在至少一部分多结晶化的该结晶性半导体膜上，在载流子移动方向实质上与该结晶性半导体膜的结晶生长方向呈垂直的方向形成半导体器件。
17.根据权利要求1的方法，进一步包含如下步骤：利用至少一部分多结晶化的该结晶性半导体膜作为有源区域形成薄膜晶体管。
18.根据权利要求1的方法，在前述步骤(a)后进一步包含在前述非晶半导体膜上形成可防止前述催化元素扩散的缓冲层的步骤；
前述步骤(b)中，在该缓冲层上形成一含有该催化元素的薄膜，前述步骤(c)中，通过该缓冲层使该催化元素扩散至该非晶半导体膜之中。
19.根据权利要求18的方法，其中，在前述步骤(c)中，前述催化元素通过前述缓冲层选择性地被掺入前述非晶半导体膜中的预定区域，由此，该非晶半导体膜的该预定区域选择性地被结晶化，并且该非晶半导体膜的该预定区域的周围在与前述基片的表面实质上平行的方向进行结晶生长而形成横向结晶生长区域。
20.根据权利要求18的方法，在前述步骤(c)后进一步包含如下步骤：在前述结晶化的半导体膜照射激光或强光以提高其结晶性。
21.根据权利要求18的方法，其中，前述缓冲层是由氧化硅膜或氮化硅膜所形成。
22.根据权利要求21的方法，其中，前述氧化硅膜或氮化硅膜是使前述非晶半导体膜的表面薄膜氧化或薄膜氮化而形成的。
23.根据权利要求18的方法，其中，前述薄膜是用蒸镀法而形成的。
24.根据权利要求1的方法，其中，前述步骤(b)还包含使前述非晶半导体膜或其底膜的至少一部分曝露在一溶解或分散前述催化元素的碱性溶液中的步骤。
25.根据权利要求24的方法，其中，在前述步骤(c)中，前述催化元素被选择性地掺入前述非晶半导体膜中的预定区域，由此，该非晶半导体膜的该预定区域选择性地结晶化，并且该非晶半导体膜的该预定区域的周围部分在与前述基片表面实质上平行方向，进行结晶生长形成横向结晶生长区域。
26.根据权利要求24的方法，其中，前述步骤(c)后进一步包含如下步骤：在前述结晶化的半导体膜照射激光或强光以提高其结晶性。
27.根据权利要求24的方法，其中，前述曝露步骤还包含将前述基片浸渍在前述碱性溶液的步骤。
28.根据权利要求24的方法，在前述曝露步骤后，进一步包含如下步骤：用纯水洗净前述非晶半导体膜被曝露在前述碱性溶液的部分。
29.根据权利要求1的方法，前述步骤(b)还包含如下之电镀步骤：使前述非晶半导体膜的表面曝露在一含有前述催化元素的电镀液中，从而在该非晶半导体膜的表面至少一部分形成该催化元素的薄膜电镀层。
30.根据权利要求24的方法，在前述电镀步骤前进一步包含如下步骤：使在预定位置上具有开口部的掩蔽层形成在前述非晶硅膜上面；
该电镀步骤是在通过该开口部所露出的该非晶半导体膜的预定区域上选择性地形成前述薄膜镀层；
在前述步骤(c)中该催化元素是在该非晶半导体膜的该预定区域被选择性地掺入，由此，该非晶半导体膜的该预定区域被选择性地结晶化，且该非晶半导体膜的该预定区域的周围部分在与前述基片表面实质上平行方向进行结晶生长形成横向结晶生长区域。
31.根据权利要求30的方法，其中，前述镀液含有前述催化元素的无电解镀液。
32.根据权利要求30的方法，其中，由感光性树脂构成前述掩蔽层。
33.根据权利要求29的方法，其中，前述电镀步骤中的前述非晶半导体膜的电镀速度为3nm/分以下。
34.根据权利要求29的方法，在前述步骤(c)后，进一步包含如下步骤：在前述结晶化的半导体膜照射激光或强光以提高其结晶性。
35.一种半导体基片的制造方法，包含如下步骤；在具有绝缘性表面的基片上形成非晶半导体膜的步骤；
第1掺入步骤，其是用至少一次的旋转涂覆步骤使一含有可助长该非晶半导体膜的结晶化的催化元素的溶液涂布在该非晶硅膜的表面至少一部分；
第1加热步骤，其是在该非晶半导体膜的结晶化开始的温度以下的第1加热温度下加热该非晶半导体膜；
第2掺入步骤，其是用至少一次的旋转涂覆步骤使含有该催化元素的溶液再涂布在该非晶硅膜的表面至少一部分；
第2加热步骤，其是在该非晶半导体膜的结晶化开始的温度以上的第2加热温度下加热该非晶半导体膜。
36.根据权利要求35的方法，其中，前述第1加热温度为200～480℃。
37.根据权利要求35的方法，其中，前述第2加热温度为550～580℃。
38.根据权利要求35的方法，其中，在前述第1掺入步骤溶液中的催化元素的浓度，设为比引起前述非晶半导体膜的结晶化所需浓度还低的值。
39.根据权利要求35的方法，进一步包含如下步骤：在至少一部分多结晶化的该结晶性半导体膜上面，在载流子移动方向实质上与该结晶性半导体膜的结晶生长方向平行的方向形成半导体器件。
40.根据权利要求35的方法，进一步包含如下步骤：在至少一部分多结晶化的该结晶性半导体膜上，在载流子移动方向实质上与该结晶性半导体膜的结晶生长方向垂直的方向形成半导体器件。
41.根据权利要求35的方法，进一步包括如下步骤：利用至少一部分多结晶化的该结晶性半导体膜作为有源区域以形成薄膜晶体管。
42.一种半导体器件的制造方法，还包含如下步骤：
(a)在具有绝缘性表面的基片上形成非晶半导体膜的步骤；
(b)蒸镀一含有微量可助长该非晶半导体膜结晶化的催化元素的薄膜，接触在该非晶半导体膜的上面及下面任一个的至少一部分的步骤；
(c)进行加热处理以使该催化元素从该薄膜扩散掺入该非晶半导体膜中，并且使该非晶半导体膜的至少一部分结晶化的步骤；
(d)在该结晶化的半导体膜照射激光或强光以提高其结晶性的步骤；
(e)形成一以该结晶化的半导体膜作为有源区域的半导体器件的步骤。
43.根据权利要求42的方法，其中，在前述步骤(b)中，使前述薄膜选择性地蒸镀接触在前述非晶半导体膜的预定区域，在前述步骤(c)中，该非晶半导体膜的该预定区域的周围部分在与前述基片表面实质上平行方向进行结晶生长形成横向结晶生长区域。
44.根据权利要求42的方法，其中，在前述步骤(b)中，含有前述催化元素的蒸镀源与前述基片之间的距离设定在20cm以上而进行蒸镀。
45.根据权利要求42的方法，其中，在前述步骤(b)中，在含有前述催化元素的蒸镀源与前述基片之间，设有一可抑制大量该催化元素蒸镀在基片上的挡板以进行蒸镀。
46.根据权利要求42的方法，其中，前述催化元素是选自Ni、Co、Pd、Pt、Fe、Cu、Ag、Au、In、Sn、P、As、Sb所构成的组中至少一个元素。
47.一种半导体器件，包括：具有绝缘性表面的基片，及，由在该基片的该绝缘性表面上所形成的非晶半导体膜的结晶化得到的有源区域；其中，
该有源区域含有可助长该非晶半导体膜的结晶化的催化元素；而该催化元素以一预定的方法掺入该非晶半导体膜中。
48.根据权利要求47的一种器件，其中，前述催化元素是选择性地被掺入前述非晶半导体膜的预定区域；前述有源区域是在该非晶半导体膜的预定区域的周围部分在与前述基片的表面实质上平行方向所产生的结晶生成而造成的横向结晶生长区域的一部分。
49.根据权利要求47的一种器件，其中，前述结晶化的半导体膜可以激光或强光照射而提高其结晶性。
50.根据权利要求47的一种器件，其中前述催化元素是选自Ni、Co、Pd、Pt、Fe、Cu、Ag、Au、In、Sn、P、As、Sb所构成的组中至少一个元素。
51.根据权利要求47的一种器件，其中，前述有源区域中的前述催化元素的浓度为1×1015～1×1019atoms/cm3。
52.根据权利要求47的一种器件，其中，前述催化元素是用来自一含有催化元素的薄膜的热扩散，通过一可抑制该催化元素扩散的缓冲层掺入该非晶半导体膜中。
53.根据权利要求52的一种器件，其中，前述缓冲层对于前述催化元素的扩散系数为前述非晶半导体膜的1/10以下。
54.根据权利要求52的一种器件，其中，前述缓冲层是由氧化硅膜或氮化硅膜所形成。
55.根据权利要求53的一种器件，其中，前述催化元素是通过使前述非晶半导体膜或其底膜曝露在一含有该催化元素的碱性溶液中掺入该非半导体膜中。
56.根据权利要求55的一种器件，其中，前述催化元素是以离子状态吸附在前述非晶半导体膜的表面。
57.根据权利要求55的一种器件，其中前述碱性溶剂的pH值为8～14。
58.根据权利要求55的一种器件，其中，前述碱性溶剂的pH值为9～12。
59.根据权利要求55的一种器件，其中，前述碱性溶剂是以氨水为主成分。
60.根据权利要求55的一种器件，其中，前述碱性溶剂是氨水与过氧化氢水的混合液。
61.根据权利要求47的一种器件，其中，前述催化元素是用电镀处理掺入前述该非晶半导体膜。
62.根据权利要求61的一种器件，其中，前述电镀处理是以前述非晶硅膜作为反应催化作用的无电解电镀处理。
63.一种半导体器件，其中，在具有绝缘性表面的基片上形成一由具有结晶性半导体膜所构成的有源区域；
该有源区域是用蒸镀法将一可助长该非晶半导体膜的结晶化的催化元素微量掺入非晶半导体膜的至少一部分，然后，用加热处理与激光照射或强光照射进行结晶生长所得到的。
64.根据权利要求63的一种器件，其中把前述催化元素选择性地掺入前述非晶半导体膜的预定区域；前述有源区域是通过前述加热处理与前述激光照射或强光照射在该非晶半导体膜的预定区域的周围部分在与前述基片表面实质上平行方向所产生的结晶生长而得到的。
65.根据权利要求63的一种器件，前述催化元素是选自Ni、Co、Pd、Pt、Fe、Cu、Ag、Au、In、Sn、P、As、Sb所构成的组中至少一元素。
66.根据权利要求63的一种器件，前述有源区域中的前述催化元素的浓度为1×1016～1×1019atoms/cm3。
Applications Claiming Priority (18)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57728/1994 | 1994-03-28 | ||
| JP57728/94 | 1994-03-28 | ||
| JP05772894A JP3269730B2 (ja) | 1994-03-28 | 1994-03-28 | 半導体基板の製造方法及び半導体装置の製造方法 |
| JP68723/94 | 1994-04-06 | ||
| JP6872394A JP3192544B2 (ja) | 1994-04-06 | 1994-04-06 | 半導体基板の製造方法および半導体装置の製造方法 |
| JP68723/1994 | 1994-04-06 | ||
| JP83383/94 | 1994-04-21 | ||
| JP6083383A JP3059337B2 (ja) | 1994-04-21 | 1994-04-21 | 半導体装置およびその製造方法 |
| JP83383/1994 | 1994-04-21 | ||
| JP22702794A JP3233794B2 (ja) | 1994-09-21 | 1994-09-21 | 半導体装置およびその製造方法 |
| JP227026/1994 | 1994-09-21 | ||
| JP227027/1994 | 1994-09-21 | ||
| JP22702694A JP3269738B2 (ja) | 1994-09-21 | 1994-09-21 | 半導体装置およびその製造方法 |
| JP227027/94 | 1994-09-21 | ||
| JP227026/94 | 1994-09-21 | ||
| JP243198/94 | 1994-10-06 | ||
| JP06243198A JP3090855B2 (ja) | 1994-10-06 | 1994-10-06 | 半導体装置およびその製造方法 |
| JP243198/1994 | 1994-10-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1132927A true CN1132927A (zh) | 1996-10-09 |
| CN1055784C CN1055784C (zh) | 2000-08-23 |
Family
ID=27550690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN95105129A Expired - Fee Related CN1055784C (zh) | 1994-03-28 | 1995-03-28 | 半导体器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6162667A (zh) |
| KR (1) | KR100209198B1 (zh) |
| CN (1) | CN1055784C (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1316565C (zh) * | 2002-01-11 | 2007-05-16 | 夏普公司 | 半导体膜及其制造方法及使用它的半导体器件与显示设备 |
| US7825476B2 (en) | 2007-06-19 | 2010-11-02 | Samsung Mobile Display Co., Ltd. | Method of fabricating polycrystalline silicon, TFT fabricated using the same, method of fabricating the TFT, and organic light emitting diode display device including the TFT |
| CN111312612A (zh) * | 2018-12-11 | 2020-06-19 | 东芝存储器株式会社 | 基板处理装置及基板处理方法 |
| CN111312612B (zh) * | 2018-12-11 | 2024-04-12 | 铠侠股份有限公司 | 基板处理装置及基板处理方法 |
Families Citing this family (69)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4056571B2 (ja) | 1995-08-02 | 2008-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6027960A (en) | 1995-10-25 | 2000-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Laser annealing method and laser annealing device |
| JP3917205B2 (ja) * | 1995-11-30 | 2007-05-23 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW374196B (en) | 1996-02-23 | 1999-11-11 | Semiconductor Energy Lab Co Ltd | Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same |
| TW335503B (en) * | 1996-02-23 | 1998-07-01 | Semiconductor Energy Lab Kk | Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method |
| TW451284B (en) * | 1996-10-15 | 2001-08-21 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| JPH10228248A (ja) * | 1996-12-09 | 1998-08-25 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス表示装置およびその作製方法 |
| JPH10200114A (ja) * | 1996-12-30 | 1998-07-31 | Semiconductor Energy Lab Co Ltd | 薄膜回路 |
| JP3830623B2 (ja) | 1997-07-14 | 2006-10-04 | 株式会社半導体エネルギー研究所 | 結晶性半導体膜の作製方法 |
| JP3754184B2 (ja) * | 1997-07-16 | 2006-03-08 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタを備えたフラットパネルディスプレイの作製方法 |
| US7248232B1 (en) | 1998-02-25 | 2007-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Information processing device |
| KR100343134B1 (ko) * | 1998-07-09 | 2002-10-25 | 삼성전자 주식회사 | 유전막형성방법 |
| US6346437B1 (en) * | 1998-07-16 | 2002-02-12 | Sharp Laboratories Of America, Inc. | Single crystal TFT from continuous transition metal delivery method |
| KR100348780B1 (ko) * | 1998-12-19 | 2002-12-26 | 엘지.필립스 엘시디 주식회사 | 실리콘박막을결정화하는방법 |
| US6680487B1 (en) | 1999-05-14 | 2004-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same |
| JP4298131B2 (ja) * | 1999-05-14 | 2009-07-15 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| KR100317641B1 (ko) * | 1999-05-21 | 2001-12-22 | 구본준, 론 위라하디락사 | 박막 트랜지스터 및 그 제조방법 |
| TW459275B (en) | 1999-07-06 | 2001-10-11 | Semiconductor Energy Lab | Semiconductor device and method of fabricating the same |
| TWI243432B (en) * | 1999-10-29 | 2005-11-11 | Hitachi Ltd | Semiconductor device, method of making the same and liquid crystal display device |
| US7071041B2 (en) | 2000-01-20 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US6875674B2 (en) * | 2000-07-10 | 2005-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with fluorine concentration |
| US6599818B2 (en) * | 2000-10-10 | 2003-07-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device manufacturing method, heat treatment apparatus, and heat treatment method |
| US6759313B2 (en) * | 2000-12-05 | 2004-07-06 | Semiconductor Energy Laboratory Co., Ltd | Method of fabricating a semiconductor device |
| JP2002176000A (ja) * | 2000-12-05 | 2002-06-21 | Semiconductor Energy Lab Co Ltd | 熱処理装置及び半導体装置の製造方法 |
| TWI313059B (zh) * | 2000-12-08 | 2009-08-01 | Sony Corporatio | |
| US7045444B2 (en) | 2000-12-19 | 2006-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device that includes selectively adding a noble gas element |
| US7534977B2 (en) * | 2000-12-28 | 2009-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Heat treatment apparatus and method of manufacturing a semiconductor device |
| US6912021B2 (en) * | 2001-01-22 | 2005-06-28 | Seiko Epson Corporation | Electro-optical device, method for driving electro-optical device, electronic apparatus, and method for driving electronic apparatus |
| JP2002231627A (ja) | 2001-01-30 | 2002-08-16 | Semiconductor Energy Lab Co Ltd | 光電変換装置の作製方法 |
| EP1421607A2 (en) | 2001-02-12 | 2004-05-26 | ASM America, Inc. | Improved process for deposition of semiconductor films |
| US7026219B2 (en) | 2001-02-12 | 2006-04-11 | Asm America, Inc. | Integration of high k gate dielectric |
| JP4993810B2 (ja) * | 2001-02-16 | 2012-08-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7052943B2 (en) * | 2001-03-16 | 2006-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US6855584B2 (en) * | 2001-03-29 | 2005-02-15 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US7253032B2 (en) * | 2001-04-20 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Method of flattening a crystallized semiconductor film surface by using a plate |
| JP4854866B2 (ja) | 2001-04-27 | 2012-01-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7087504B2 (en) * | 2001-05-18 | 2006-08-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device by irradiating with a laser beam |
| JP2002350496A (ja) * | 2001-05-23 | 2002-12-04 | Mitsubishi Electric Corp | 半導体素子の搬送装置 |
| JP3437843B2 (ja) * | 2001-07-06 | 2003-08-18 | 沖電気工業株式会社 | 絶縁膜の形成方法及び集積回路の製造方法 |
| US6764912B1 (en) * | 2001-08-02 | 2004-07-20 | Advanced Micro Devices, Inc. | Passivation of nitride spacer |
| EP1326273B1 (en) | 2001-12-28 | 2012-01-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6933527B2 (en) | 2001-12-28 | 2005-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and semiconductor device production system |
| JP4011344B2 (ja) * | 2001-12-28 | 2007-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6841797B2 (en) | 2002-01-17 | 2005-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device formed over a surface with a drepession portion and a projection portion |
| KR20020025918A (ko) * | 2002-02-15 | 2002-04-04 | 박병주 | 습식 공정으로 제작된 유기 반도체 디바이스 및 유기전계발광 소자 |
| US6847050B2 (en) | 2002-03-15 | 2005-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and semiconductor device comprising the same |
| US6875692B1 (en) | 2002-07-09 | 2005-04-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Copper electromigration inhibition by copper alloy formation |
| US20040007342A1 (en) * | 2002-07-09 | 2004-01-15 | Coulter George Gary | Process for the control of the physical and chemical characteristics of cellulose fiber containing molded articles |
| JP4338948B2 (ja) * | 2002-08-01 | 2009-10-07 | 株式会社半導体エネルギー研究所 | カーボンナノチューブ半導体素子の作製方法 |
| US7186630B2 (en) * | 2002-08-14 | 2007-03-06 | Asm America, Inc. | Deposition of amorphous silicon-containing films |
| US20040038438A1 (en) * | 2002-08-23 | 2004-02-26 | Toppoly Optoelectronics Corp. | Method for reducing surface roughness of polysilicon films for liquid crystal displays |
| KR100712101B1 (ko) * | 2004-06-30 | 2007-05-02 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그의 제조 방법 |
| KR100666564B1 (ko) * | 2004-08-04 | 2007-01-09 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조 방법 |
| WO2006022780A2 (en) * | 2004-08-05 | 2006-03-02 | California Institute Of Technology | Method for fabricating crystalline silicon |
| KR100611766B1 (ko) | 2004-08-24 | 2006-08-10 | 삼성에스디아이 주식회사 | 박막트랜지스터 제조 방법 |
| KR100731752B1 (ko) * | 2005-09-07 | 2007-06-22 | 삼성에스디아이 주식회사 | 박막트랜지스터 |
| JP2007073855A (ja) * | 2005-09-09 | 2007-03-22 | Toshiba Corp | 半導体薄膜の製造方法、電子デバイスの製造方法及び液晶表示デバイスの製造方法 |
| US7524713B2 (en) * | 2005-11-09 | 2009-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US20070117287A1 (en) * | 2005-11-23 | 2007-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus |
| KR100721956B1 (ko) * | 2005-12-13 | 2007-05-25 | 삼성에스디아이 주식회사 | 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법 |
| KR100721957B1 (ko) * | 2005-12-13 | 2007-05-25 | 삼성에스디아이 주식회사 | 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법 |
| KR101169058B1 (ko) * | 2006-03-10 | 2012-07-26 | 엘지디스플레이 주식회사 | 박막 트랜지스터 및 그 제조방법 |
| KR100839735B1 (ko) * | 2006-12-29 | 2008-06-19 | 삼성에스디아이 주식회사 | 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시장치 |
| KR100853545B1 (ko) * | 2007-05-15 | 2008-08-21 | 삼성에스디아이 주식회사 | 유기전계발광소자 및 그의 제조방법 |
| KR100882909B1 (ko) * | 2007-06-27 | 2009-02-10 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법 |
| KR101049806B1 (ko) * | 2008-12-30 | 2011-07-15 | 삼성모바일디스플레이주식회사 | 다결정 실리콘의 제조방법, 박막트랜지스터, 그의 제조방법및 이를 포함하는 유기전계발광표시장치 |
| US9177761B2 (en) * | 2009-08-25 | 2015-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Plasma CVD apparatus, method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device |
| KR20110021654A (ko) | 2009-08-25 | 2011-03-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 미결정 반도체막의 제조방법, 및 반도체장치의 제조방법 |
| CN103680317B (zh) * | 2013-12-20 | 2015-09-23 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制造方法和显示装置 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62122172A (ja) * | 1985-11-21 | 1987-06-03 | Sony Corp | 半導体装置の製造方法 |
| JPH03290924A (ja) * | 1990-03-22 | 1991-12-20 | Ricoh Co Ltd | 結晶性シリコン膜の製造方法および結晶性シリコン半導体の製造方法 |
| US5147826A (en) * | 1990-08-06 | 1992-09-15 | The Pennsylvania Research Corporation | Low temperature crystallization and pattering of amorphous silicon films |
| JPH07110122B2 (ja) * | 1990-10-04 | 1995-11-22 | 日立金属株式会社 | 揺動型アクチュエータ |
| JP3153911B2 (ja) * | 1990-10-30 | 2001-04-09 | ソニー株式会社 | 半導体装置の製法 |
| JPH0555142A (ja) * | 1991-08-22 | 1993-03-05 | Sony Corp | 非晶質半導体層の結晶化方法 |
| JPH05136048A (ja) * | 1991-11-13 | 1993-06-01 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0620596A (ja) * | 1992-07-06 | 1994-01-28 | Sony Corp | 陰極線管の製造方法 |
| FR2700003B1 (fr) * | 1992-12-28 | 1995-02-10 | Commissariat Energie Atomique | Procédé de fabrication d'un capteur de pression utilisant la technologie silicium sur isolant et capteur obtenu. |
| JP3662263B2 (ja) * | 1993-02-15 | 2005-06-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5275851A (en) * | 1993-03-03 | 1994-01-04 | The Penn State Research Foundation | Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates |
| JP3107941B2 (ja) * | 1993-03-05 | 2000-11-13 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタおよびその作製方法 |
| JP3193803B2 (ja) * | 1993-03-12 | 2001-07-30 | 株式会社半導体エネルギー研究所 | 半導体素子の作製方法 |
| JP3359689B2 (ja) * | 1993-03-12 | 2002-12-24 | 株式会社半導体エネルギー研究所 | 半導体回路およびその作製方法 |
| US5501989A (en) * | 1993-03-22 | 1996-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer |
| US5481121A (en) * | 1993-05-26 | 1996-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having improved crystal orientation |
| TW369686B (en) * | 1993-07-27 | 1999-09-11 | Semiconductor Energy Lab Corp | Semiconductor device and process for fabricating the same |
| US5492843A (en) * | 1993-07-31 | 1996-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating semiconductor device and method of processing substrate |
| JP2814049B2 (ja) * | 1993-08-27 | 1998-10-22 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| TW264575B (zh) * | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
| US5612250A (en) * | 1993-12-01 | 1997-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device using a catalyst |
| JP3562590B2 (ja) * | 1993-12-01 | 2004-09-08 | 株式会社半導体エネルギー研究所 | 半導体装置作製方法 |
| JP2860869B2 (ja) * | 1993-12-02 | 1999-02-24 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| US5654203A (en) * | 1993-12-02 | 1997-08-05 | Semiconductor Energy Laboratory, Co., Ltd. | Method for manufacturing a thin film transistor using catalyst elements to promote crystallization |
| TW279275B (zh) * | 1993-12-27 | 1996-06-21 | Sharp Kk |
-
1995
- 1995-03-23 US US08/408,869 patent/US6162667A/en not_active Expired - Lifetime
- 1995-03-28 KR KR1019950007043A patent/KR100209198B1/ko not_active IP Right Cessation
- 1995-03-28 CN CN95105129A patent/CN1055784C/zh not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1316565C (zh) * | 2002-01-11 | 2007-05-16 | 夏普公司 | 半导体膜及其制造方法及使用它的半导体器件与显示设备 |
| US7825476B2 (en) | 2007-06-19 | 2010-11-02 | Samsung Mobile Display Co., Ltd. | Method of fabricating polycrystalline silicon, TFT fabricated using the same, method of fabricating the TFT, and organic light emitting diode display device including the TFT |
| US8445336B2 (en) | 2007-06-19 | 2013-05-21 | Samsung Display Co., Ltd. | Method of fabricating polycrystalline silicon, TFT fabricated using the same, method of fabricating the TFT, and organic light emitting diode display device including the TFT |
| CN111312612A (zh) * | 2018-12-11 | 2020-06-19 | 东芝存储器株式会社 | 基板处理装置及基板处理方法 |
| CN111312612B (zh) * | 2018-12-11 | 2024-04-12 | 铠侠股份有限公司 | 基板处理装置及基板处理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1055784C (zh) | 2000-08-23 |
| KR100209198B1 (ko) | 1999-07-15 |
| US6162667A (en) | 2000-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1055784C (zh) | 半导体器件及其制造方法 | |
| CN1052567C (zh) | 半导体器件及其制造方法 | |
| CN1153256C (zh) | 薄膜半导体、半导体器件以及薄膜晶体管的制造方法 | |
| CN1242489C (zh) | 半导体器件及其制造方法 | |
| CN1160758C (zh) | 半导体器件及其制造方法 | |
| CN1173412C (zh) | 半导体器件 | |
| CN1246910C (zh) | 半导体薄膜及其制造方法以及半导体器件及其制造方法 | |
| CN1129955C (zh) | 半导体器件的制造方法 | |
| CN1180457C (zh) | 半导体器件的制造方法和电子设备的制造方法 | |
| CN1237617C (zh) | 静态随机存取存储器 | |
| CN1294619C (zh) | 半导体器件及其制造方法 | |
| CN1197141C (zh) | 半导体显示器件及其制作方法 | |
| CN1155991C (zh) | 半导体器件的制造方法 | |
| CN1135608C (zh) | 半导体器件的制造方法 | |
| CN1163974C (zh) | 半导体器件及其制造方法 | |
| CN1296643A (zh) | 薄膜晶体管、液晶面板和它们的制造方法 | |
| CN1917219A (zh) | 源极/漏极电极、薄膜晶体管衬底及其制备方法和显示器件 | |
| CN1098554A (zh) | 半导体、半导体器件及其制造方法 | |
| CN100345309C (zh) | 半导体膜、半导体膜的制造方法、半导体器件以及半导体器件的制造方法 | |
| CN1492481A (zh) | 单晶硅及soi基板、半导体装置及其制造方法、显示装置 | |
| CN1897258A (zh) | 半导体器件及其制法、soi衬底及其制法和其显示器件 | |
| CN1841766A (zh) | 半导体器件及其制造方法 | |
| CN1146015C (zh) | 半导体器件的制造方法 | |
| CN1877861A (zh) | 一种便携式信息终端和一种摄象机 | |
| CN1825598A (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20000823 Termination date: 20130328 |