CN1841766A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1841766A
CN1841766A CNA200610059761XA CN200610059761A CN1841766A CN 1841766 A CN1841766 A CN 1841766A CN A200610059761X A CNA200610059761X A CN A200610059761XA CN 200610059761 A CN200610059761 A CN 200610059761A CN 1841766 A CN1841766 A CN 1841766A
Authority
CN
China
Prior art keywords
film
conducting film
gate electrode
corroded
district
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200610059761XA
Other languages
English (en)
Inventor
磯部敦生
德永肇
山口真弓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1841766A publication Critical patent/CN1841766A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的目的是通过制造步骤减少了的工艺来制造具有LDD区的细小TFT，并制作具有适合于各个电路的结构的TFT。本发明的另一目的是即使在具有LDD区的TFT中，也确保开态电流。借助于形成其中栅电极下层的栅长度大于栅电极上层的栅长度的双层栅电极，来形成帽形栅电极。借助于利用抗蚀剂凹陷宽度而仅仅腐蚀栅电极的上层，来形成帽形栅电极。此外，硅化物被形成在布线与半导体膜的接触部分中，以便降低接触电阻。

Description

半导体器件及其制造方法
技术领域
本发明涉及到形成各种电路的半导体器件及其制造方法。
背景技术
常规的薄膜晶体管(以下称为TFT)是用非晶半导体膜制作的；因而几乎不可能得到场效应迁移率为10cm2/Vsec或以上的TFT。但由于出现了用结晶半导体膜制作的TFT，从而能够得到场效应迁移率高的TFT。
由于用结晶半导体膜制作的TFT具有高的场效应迁移率，故能够用TFT在同一个衬底上同时形成各种功能电路。例如，在显示器件中，驱动器IC等被安装在显示部分上以便先期具有驱动电路。另一方面，利用由结晶半导体膜制作的TFT，显示部分以及由移位寄存器电路、电平移位电路、缓冲电路、取样电路等构成的驱动电路，能够被安置在同一个衬底上。此驱动电路基本上由包括n沟道TFT和p沟道TFT的CMOS电路组成。
为了在同一个衬底上形成各种电路，必须形成对应于各个电路的TFT。这是因为考虑到显示器件的情况，象素部分中的TFT的工作条件不总是完全相同于驱动电路中的TFT的工作条件，因而要求各个TFT具有不同的特性。由n沟道TFT形成的象素部分中的TFT，被用作开关元件以便将电压施加到液晶来进行驱动。象素部分中的TFT被要求具有足够低的关态电流，以便储存一帧周期内积累在液晶层中的电荷。另一方面，驱动电路中的缓冲电路等被施加有高的驱动电压；因此必须提高承受的电压，使驱动电路中的元件即使在施加高电压时也不被毁坏。此外，为了提高开态电流驱动能力，必须确保开态电流值足够。
作为用来降低关态电流值的一种TFT的结构，存在着一种具有低浓度漏区(以下也称为LDD区)的结构。此结构在沟道形成区与掺有高浓度杂质元素的源区或漏区之间具有一个掺有低浓度杂质元素的区域。此外，存在着一种所谓的GOLD(重叠LDD的栅)结构，其中，LDD区被形成为与栅电极重叠，以栅绝缘膜插入其间作为防止开态电流值由于热载流子而退化的一种措施。根据这种结构，漏附近的高电场被降低；因而有可能减小热载流子造成的开态电流值退化。要指出的是，不与栅电极重叠的LDD区被称为Loff区，以栅绝缘膜插入其间而与栅电极重叠的LDD区被称为Lov区。
此处，Loff区的工作有效地抑制了关态电流值，但由于降低了漏附近的电场而无法有效地防止热载流子造成的开态电流值的退化。另一方面，Lov区的工作借助于降低漏附近的电场而有效地防止了开态电流值的退化；但无法有效地抑制关态电流值。于是，必须制作一种其结构对应于各种电路所要求的适当TFT特性的TFT。
作为用来同时在同一个衬底上制造具有各种结构的TFT的方法之一，存在着一种采用所谓双层结构的帽形栅电极的方法，其中，底层的栅长度大于上层的栅长度，并同时在同一个衬底上形成多个各具有LDD区的TFT(例如见参考文献1：日本专利申请公开No.2004-179330(见图5-8))。图33A-33D示出了制造方法。
首先，基底绝缘膜2、半导体膜3、栅绝缘膜4、成为栅电极的第一导电膜5、以及成为栅电极的第二导电膜6，被相继层叠在衬底1上，并在第二导电膜上形成抗蚀剂掩模7(图33A)。接着，用干法腐蚀方法，第一导电膜和第二导电膜被腐蚀成具有锥形侧面，并形成栅电极8和9(图33B)。随后，用各向异性腐蚀方法，对栅电极9进行加工。因而形成其中剖面形状似帽的帽形栅电极(图33C)。然后，借助于进行大约二次杂质元素掺杂，来形成栅电极8下方的LDD区10a、与LDD区相接触的半导体膜二端上的高浓度杂质区10b、以及沟道形成区10c(图33D)。
另一方面，至于开态电流，也存在着一种降低接触电阻以便提高开态电流的方法，该接触电阻是TFT的寄生电阻。具体地说，硅化镍被提供在源区和漏区，以便降低到布线的接触电阻(例如见参考文献2：日本专利申请公开N0.Hei 10-98199)。
目前，有关亚微米TFT的研究在积极地进行。但难以用参考文献1所述的方法来制作适合于各种电路的细小TFT。这是因为难以将LDD区沿栅长度方向的长度(以下称为LDD长度)缩短到所希望的数值。如图33A-33D所示，参考文献1示出了一种方法，其中，栅电极9的锥形侧面被腐蚀以形成帽形栅电极，并用掺杂方法来形成LDD区10a。因此，当使图33B所示的栅电极9的侧面的锥角(θ)接近90度时，LDD的长度就变得更短。但难以调节此锥角，且另一方面，当θ为90度时，LDD区本身无法形成；因此，难以形成一定数值或以下的LDD长度。
此外，虽然LDD区抑制了热载流子或短沟道效应，但也对开态电流形成电阻。因此，在各个TFT中，存在着一个最佳的LDD长度，利用此长度，能够得到所希望的开态电流，同时能够抑制热载流子等。但在常规方法中，虽然能够用腐蚀方法形成亚微米尺寸的栅长度和半导体膜长度，但无法提供LDD长度适合于此尺寸的LDD区。于是无法得到具有优选特性的亚微米TFT。
此外，在TFT被小型化时还存在着一个问题，即由于LDD区的生成而造成的寄生电阻的影响。
如上所述，本发明的目的是即使在小型化的TFT中也降低LDD区造成的寄生电阻的影响。本发明的另一目的是即使在小型化的TFT中也形成适合于各种电路功能的TFT结构，从而改善半导体器件的工作特性和可靠性。此外，本发明的目的是借助于减少制造步骤的数目来降低制造成本和改善成品率。
发明内容
根据本发明的一个特点，提供了形成在衬底上的半导体膜，它包括沟道形成区、第一低浓度杂质区、第二低浓度杂质区、以及高浓度杂质区；提供了至少形成在沟道形成区、第一低浓度杂质区、以及第二低浓度杂质区上的栅绝缘膜；提供了栅电极，它被形成在栅绝缘膜上，包括第一导电膜和形成在第一导电膜上的第二导电膜；提供了形成在栅电极侧面上的侧壁；提供了形成在高浓度杂质区表面上的硅化物层；以及提供了连接到硅化物层的布线，其中，第一导电膜和第二导电膜构成帽形栅电极；栅绝缘膜沿沟道长度方向的侧边缘和侧壁之一的外侧边缘对准；第一低浓度杂质区是与第一导电膜重叠的Lov区，以栅绝缘膜插入其间，且不与第二导电膜重叠；且第二低浓度杂质区是与侧壁之一重叠的Loff区，以栅绝缘膜插入其间，且不与第一导电膜重叠。
根据本发明的另一特点，栅绝缘膜、第一导电膜、以及第二导电膜，被相继形成在衬底上的半导体膜上；抗蚀剂被形成在第二导电膜上；借助于用抗蚀剂作为掩模对第二导电膜进行第一腐蚀，形成腐蚀过的第二导电膜；借助于对第一导电膜进行第二腐蚀，形成第一栅电极；借助于对腐蚀过的第二导电膜进行第三腐蚀以便使抗蚀剂凹陷，并用凹陷的抗蚀剂作为掩模对腐蚀过的第二导电膜进行腐蚀，形成沿沟道长度方向的长度短于第一栅电极的长度的第二栅电极；在第一栅电极的侧面和第二栅电极的侧面上形成侧壁；在借助于用各个侧壁以及第二栅电极作为掩模对栅绝缘膜进行腐蚀而暴露部分半导体膜之后，在从栅绝缘膜暴露的部分半导体膜中形成硅化物层；以及形成连接到硅化物层的布线。
根据本发明的另一特点，抗蚀剂在第二腐蚀中被凹陷。
根据本发明的另一特点，在形成第二栅电极之后，利用第二栅电极作为掩模，进行杂质元素的掺杂，以便在半导体膜中形成沟道形成区以及与沟道形成区相接触的低浓度杂质区；形成侧壁；用侧壁和第二栅电极作为掩模，进行杂质元素的掺杂，以便在低浓度杂质区中选择性地形成高浓度杂质区；以及在形成高浓度杂质区之后，形成硅化物层。
根据本发明的另一特点，借助于用侧壁和第二栅电极作为掩模而进行掺杂，低浓度杂质区被置于侧壁下方，以栅绝缘膜插入其间，并被置于不与第二栅电极重叠的部分第一栅电极下方，以栅绝缘膜插入其间。
根据本发明的另一特点，在形成第二栅电极之后，利用第二栅电极作为掩模，进行杂质元素的掺杂，以便在半导体膜中形成沟道形成区以及与沟道形成区相接触的低浓度杂质区；以及在用第一栅电极作为掩模进行杂质元素的掺杂以便在低浓度杂质区中选择性地形成高浓度杂质区之后，形成侧壁。
根据本发明的另一特点，在形成第二栅电极之后，利用第二栅电极作为掩模，进行杂质元素的掺杂，以便在半导体膜中形成沟道形成区以及与沟道形成区相接触的低浓度杂质区；用第一栅电极作为掩模，进行杂质元素的掺杂，以便在低浓度杂质区中选择性地形成高浓度杂质区；利用第二栅电极作为掩模，对第一栅电极进行腐蚀，以便形成沿沟道长度方向的长度相同于第二栅电极的第三栅电极；以及形成侧壁。
根据本发明的另一特点，腐蚀过的第二导电膜被形成为具有80度≤θ≤90度的侧面锥角θ，亦即，腐蚀过的第二导电膜被形成为具有几乎垂直的锥角。
根据本发明的另一特点，第一导电膜是TaN膜。根据本发明的另一特点，第二导电膜是W膜。此外，用干法腐蚀方法来进行第一至第三腐蚀。
根据本发明的用来形成帽形栅电极的方法不同于图33A-33D所示的其中利用了栅电极9的锥形部分的形成方法。根据本发明，在腐蚀中利用抗蚀剂凹陷的宽度来进行腐蚀，使第二栅电极的栅长度短于第一栅电极的栅长度，从而形成帽形栅电极。本发明腐蚀中的抗蚀剂凹陷宽度是用来对腐蚀过的第二导电膜进行腐蚀的第三腐蚀中的抗蚀剂凹陷宽度。或者，还存在着抗蚀剂被腐蚀与用来形成第一栅电极的第二腐蚀同时进行的情况；于是，抗蚀剂凹陷宽度也是这样一种宽度，它包括第二和第三腐蚀中的抗蚀剂凹陷宽度。
此外，利用本发明中形成的帽形栅电极作为掩模，对半导体膜进行杂质元素的掺杂，从而能够在同一个衬底上制造具有Lov区或Loff区的各种半导体器件。
此外，在形成帽形栅电极之后，第一和第二栅电极各个侧面的公共侧壁被形成，以便覆盖二种栅电极的侧面。借助于用侧壁和第二栅电极作为掩模而进行杂质元素的掺杂，能够制造具有Lov区和Loff区二者的半导体器件。
形成在第一腐蚀中的本发明的腐蚀过的第二栅导电膜的侧面锥角为80-90度。
本发明的LDD区的LDD长度为10nm或以上到300nm或以下，优选为50nm或以上到200nm或以下。Lov区沿沟道长度方向的长度(以下称为Lov长度)为20nm或以上到200nm或以下，而Loff区沿沟道长度方向的长度(以下称为Loff长度)为30nm或以上到500nm或以下。而且，本发明的沟道形成区的沟道长度为0.1微米或以上到1.0微米或以下。
在本说明书中，帽形栅电极是一种具有至少二个层的层叠结构的栅电极。栅电极下层的栅长度(沿沟道长度方向的长度)大于栅电极上层的栅长度(沿沟道长度方向的长度)。此外，栅电极上层的厚度大于栅电极下层的厚度。下层栅电极的剖面形状可以是向着下侧加宽的形状或矩形的形状。
根据本发明，能够形成细小的帽形栅电极，并借助于用栅电极作为掩模而进行杂质元素的掺杂，能够形成具有以前未曾达到过的LDD长度的LDD区。因此，即使在小型化时，也能够得到工作特性优异且可靠性高的半导体器件，从而能够制作适合于各种电路的半导体器件。此外，由于能够通过制造步骤减少了的工艺来制造具有各种结构的半导体器件，故能够降低制造成本和改善成品率。
此外，由于硅化物被形成在部分半导体膜上，且布线和半导体膜通过此硅化物被连接，故能够降低接触电阻。因此，能够提高开态电流，从而即使在具有LDD区的小型化的TFT中，也能够得到所希望的开态电流。
而且，能够制作具有所希望尺寸的亚微米TFT而无须限制尺寸，致使半导体器件本身能够非常紧凑且重量轻。此外，能够设计适合于各个TFT的LDD长度，致使能够得到可抑制短沟道效应并提高承受电压以及确保所需开态电流的半导体器件。
此外，借助于在帽形栅电极上形成侧壁以及进行杂质元素的掺杂，能够得到具有Loff区和Lov区二者且抑制短沟道效应的高度可靠的半导体器件。
借助于用根据本发明的帽形栅电极作为掩模而进行杂质元素的掺杂，能够形成具有10-300nm，优选为50-200nm的非常短的LDD长度的LDD区。确切地说，Lov长度能够是20-200nm，而Loff区沿沟道长度方向的长度(Loff长度)能够是30-500nm。此外，至于沟道长度为0.1-1.0微米的细小TFT，能够形成LDD长度适合于其TFT尺寸的TFT。
参照附图阅读下列详细描述，本发明的这些和其它的目的、特点、以及优点将变得更为明显。
附图说明
图1A-1D示出了本发明的实施方案1；
图2A-2H示出了本发明的实施方案1；
图3A-3D示出了本发明的实施方案1；
图4A-4C示出了本发明的实施方案1；
图5A-5F示出了本发明的实施方案2；
图6A-6F示出了本发明的实施方案3；
图7A-7F示出了本发明的实施方案4；
图8A-8E示出了本发明的实施方案5；
图9A-9E示出了本发明的实施方案6；
图10A-10C示出了本发明的实施方案7；
图11A-11F示出了本发明的实施方案8；
图12示出了本发明的实施方案9；
图13A-13D示出了本发明的实施方案9；
图14为描述本发明的实施方案9的设计图；
图15示出了本发明的实施方案9；
图16A-16C示出了本发明的实施方案9；
图17A-17D示出了本发明的实施方案10；
图18A和18B示出了本发明的实施方案10；
图19A-19D示出了本发明的实施方案10；
图20A-20E示出了本发明的实施方案10；
图21A和21B示出了本发明的实施方案10；
图22A-22C示出了本发明的实施方案11；
图23A-23C示出了本发明的实施方案11；
图24A-24C示出了本发明的实施方案11；
图25A和25B示出了本发明的实施方案11；
图26示出了本发明的实施方案11；
图27A和27B示出了本发明的实施方案12；
图28示出了本发明的实施方案12；
图29A和29B是在本发明实施方案1中形成的帽形栅电极的剖面SEM照片；
图30是在本发明实施方案1中形成的帽形栅电极的剖面SEM照片；
图31A-31D示出了本发明的实施例1；
图32A-32D示出了本发明的实施例1；
图33A-33D示出了一个常规实施例；
图34A-34G示出了本发明的实施方案13；而
图35A-35D示出了实验数据。
具体实施方式
以下参照附图来描述本发明的各个实施方案。但本发明能够以许多不同的模式加以实现，因而要理解的是，其模式和细节的各种改变和修正对于本技术领域的熟练人员来说是显而易见的，除非这些改变和修正偏离了本发明的构思与范围。因此，不应该认为本发明被局限于各个实施方案所述。
此外，下面将要描述的实施方案1-13能够在可行的范围内任意组合。
实施方案1
以下参照图1A-1D、2A-2H、3A-3D、4A-4C来描述根据实施方案1的半导体器件制造方法。用于本实施方案半导体器件中的TFT具有作为LDD区的Lov区和Loff区。
首先，在衬底11上形成厚度为100-300nm的基底绝缘膜12。作为衬底11，可以采用诸如玻璃衬底、石英衬底、塑料衬底、或陶瓷衬底之类的绝缘衬底；金属衬底；半导体衬底；等等。
可以利用诸如氧化硅(SiOx)、氮化硅(SiNx)、包含氮的氧化硅(SiOxNy)(x＞y)(也称为氮氧化硅)、或包含氧的氮化硅(SiNxOy)(x＞y)(也称为氧氮化硅)之类的包含氧或氮的绝缘膜的单层结构，或他们的叠层结构，来形成基底绝缘膜12。确切地说，当关心来自衬底的杂质时，优选形成基底绝缘膜。
此外，当基底绝缘膜12是叠层结构时，与半导体膜相接触的基底绝缘膜部分优选是膜厚度为10-200nm，优选为50-150nm的氮化硅膜或氧氮化硅膜。在随后的晶化步骤中，当采用其中金属元素被加入到半导体膜中的晶化方法时，对金属元素进行吸杂是必须的。在此情况下，当基底绝缘膜是氧化硅膜时，在氧化硅膜与半导体膜的硅膜之间的界面处，硅膜中的金属元素与氧化硅膜中的氧相互反应成金属氧化物，金属元素从而不太可以被吸除。于是氧化硅膜优选不被用于与半导体膜相接触的基底绝缘膜。
随后，半导体膜被形成为10-100nm厚。可以根据所要求的TFT特性来选择半导体膜的材料，并可以采用硅膜、硅锗膜、以及碳化硅膜中的任何一种。作为半导体膜，优选采用形成非晶半导体膜或微晶半导体膜之后利用准分子激光器等的激光晶化方法所晶化的结晶半导体膜。用诸如SiH4之类的硅化物的辉光放电分解方法，能够得到微晶半导体膜。借助于用氢或稀有气体元素氟对硅化物进行稀释，能够容易地形成微晶半导体膜。
此外，也有可能采用卤素灯的快速热退火(RTA)方法或加热炉的晶化技术作为晶化技术。而且，也可以采用这样一种方法，其中，诸如镍之类的金属元素被加入到非晶半导体膜中，以便进行以加入的金属作为晶核的固相生长。
然后，借助于用腐蚀方法对半导体膜进行加工而形成小岛状半导体膜13。栅绝缘膜14被形成为1-200nm厚，优选为5-50nm厚，以便覆盖小岛状半导体膜13。
借助于用CVD或溅射方法恰当地组合氧化硅(SiOx)、氮化硅(SiNx)、包含氮的氧化硅(SiOxNy)(x＞y)、包含氧的氮化硅(SiNxOy)(x＞y)等中的任何一个，可以使栅绝缘膜14具有叠层结构。在本实施方案中，栅绝缘膜14具有SiNxOy膜与SiOxNy膜组成的叠层结构。
接着，成为栅电极的第一导电膜15和第二导电膜16被形成在栅绝缘膜14上。首先，第一导电膜15被形成为5-50nm厚。铝(Al)膜、铜(Cu)膜、包含铝或铜作为其主要成分的膜、铬(Cr)膜、钽(Ta)膜、氮化钽(TaN)膜、钛(Ti)膜、钨(W)膜、钼(Mo)膜等，可以被用作第一导电膜15。第二导电膜16被形成在其上，厚度为150-500nm。例如，铬(Cr)膜、钽(Ta)膜、包含钽作为其主要成分的膜、钛(Ti)膜、钨(W)膜、铝(Al)膜等，可以被用作第二导电膜16。要指出的是，要求第一导电膜15和第二导电膜16是一种组合，其中，在腐蚀各个膜的过程中，一种膜相对于另一种膜具有选择比。例如，Al和Ta、Al和Ti、或TaN和W的组合，可以被用作其中各个膜彼此具有选择比的第一导电膜和第二导电膜的一种组合。在本实施方案中，第一导电膜15是TaN，而第二导电膜16是W。
随后，利用光掩模，用光刻方法，第一抗蚀剂17被形成在第二导电膜上(图1A)。第一抗蚀剂17可以被形成为其侧面上具有锥角的形状。利用具有锥角的第一抗蚀剂17，可以在随后进行的第一腐蚀中形成被腐蚀的且具有锥角θ的第二导电膜18。此外，利用第一抗蚀剂17侧面上的锥角，能够防止第一腐蚀中的反应产物附着到第一抗蚀剂17的侧面并积累。而且，借助于对第一抗蚀剂17进行热处理，第一抗蚀剂17也可以被形成为具有对称剖面形状，在抗蚀剂的二个侧面上具有相同的锥角。
然后，利用第一抗蚀剂17作为掩模而进行第一腐蚀(图1B)。在第一腐蚀中，第二导电膜16被腐蚀，从而形成腐蚀过的第二导电膜18。此时，优选在相对于第一导电膜15具有高选择比的腐蚀条件下来进行腐蚀，以便不腐蚀第一导电膜15。要指出的是，第一抗蚀剂17也被腐蚀成第二抗蚀剂19。但图中未示出第一抗蚀剂17到第二抗蚀剂19的凹陷宽度。此时，腐蚀过的第二导电膜18的侧面具有80度≤θ≤90度的锥角θ，几乎是垂直的锥角。
在第一腐蚀中，Cl2、SF6、O2的混合气体被用作腐蚀气体，且流量为Cl2/SF6/O2＝33/33/10(sccm)。借助于将压力调节为0.67Pa，并将2000W的功率施加到线圈形电极，将50W的功率施加到衬底侧(样品台)，来产生等离子体。
接着，利用腐蚀过的第二导电膜18作为掩模，对第一导电膜进行第二腐蚀(图1C)。利用第二腐蚀，由第一导电膜15形成第一栅电极20。此时，优选在相对于栅绝缘膜14具有高选择比的腐蚀条件下来进行腐蚀，以便不腐蚀栅绝缘膜14。在第二腐蚀条件中，借助于在0.67Pa的压力下将2000W的功率施加到线圈形电极，然后将50W的功率施加到衬底侧(样品台)，来产生等离子体。腐蚀气体是Cl2。要指出的是，第二抗蚀剂19也被腐蚀，并被凹陷成第三抗蚀剂21；但图中未示出此凹陷状态。
然后进行第三腐蚀(图1D)。在第三腐蚀条件下，借助于在1.33Pa的压力下将2000W的功率施加到线圈形电极，来产生等离子体。功率不被施加到衬底侧(样品台)。腐蚀气体是Cl2、SF6、O2的混合气体，且流量为Cl2/SF6/O2＝22/22/30(sccm)。利用此第三腐蚀，在第三抗蚀剂21被凹陷的情况下，利用凹陷的第三抗蚀剂21作为掩模，腐蚀过的第二导电膜18沿沟道长度方向的长度被缩短，从而形成第二栅电极22。要指出的是，凹陷的第三抗蚀剂21变成了第四抗蚀剂23。然后清除第四抗蚀剂23。
另一第三腐蚀条件可以如下：ICP/Bias＝750W/0W，压力为0.67Pa，腐蚀气体为Cl2、SF6、O2的混合气体，且流量为Cl2/SF6/O2＝20/100/30(sccm)。在这种条件下，作为第二栅电极的材料的W对栅绝缘膜14的选择比变得更大；于是能够防止栅绝缘膜14在第三腐蚀过程中被腐蚀。
在此第三腐蚀中，第二栅电极22的侧面倾向于容易被腐蚀。当第二栅电极22的侧面被腐蚀时，中间部分的栅长度(沿沟道长度方向的长度)变成短于上表面或下表面的栅长度；于是，第二栅电极的剖面具有中间部分收缩的形状。因此，形成在第二栅电极22上的膜的覆盖性变差；于是容易引起断开。此外，由于第二栅电极在形成LDD区时被用作掺杂掩模，故变得难以控制LDD的长度。这一侧面上的腐蚀是当第二栅电极的腐蚀速率相对于抗蚀剂的腐蚀速率高时所出现的一种现象。因此，在本实施方案中，借助于将样品台温度设定得低，例如-10℃或以下，来降低第二栅电极的腐蚀速率；于是能够抑制侧面腐蚀。
通过以上各个步骤，得到了帽形栅电极的形状。利用抗蚀剂在腐蚀中的凹陷宽度，得到了本发明的帽形结构。具体地说，第三腐蚀中第三抗蚀剂21到第四抗蚀剂23的凹陷宽度，是第一栅电极的栅长度与第二栅电极的栅长度之差。或者，抗蚀剂在第二腐蚀和第三腐蚀中的总凹陷宽度，换言之，第二抗蚀剂19到第四抗蚀剂23的凹陷宽度，是第一栅电极的栅长度与第二栅电极的栅长度之差。
根据本发明的制造帽形栅电极的方法，第一栅电极的栅长度与第二栅电极的栅长度之差(Lov长度)可以是20-200nm；于是能够形成非常细小的栅电极结构。
可以用干法腐蚀方法来进行本实施方案的第一到第三腐蚀，具体地说，可以采用ICP(感应耦合等离子体)腐蚀方法。
接着，对小岛状半导体膜13进行杂质离子27的掺杂(图2A)。利用第二栅电极作为掩模，通过第一栅电极和栅绝缘膜，用杂质元素对小岛状半导体膜13进行掺杂，以便在与第一栅电极重叠的小岛状半导体膜中形成低浓度杂质区24a和24b。此外，还同时仅仅通过栅绝缘膜，用杂质元素对小岛状半导体膜的二端进行掺杂，以便形成低浓度杂质区25a和25b。沟道形成区26也被形成。低浓度杂质区24a、24b、25a、25b的元素浓度各为每立方厘米1×1016-1×1020原子(优选为每立方厘米1×1016-5×1018原子)。离子掺杂或离子注入可以被用作此掺杂方法。例如，硼(B)和镓(Ga)等被用作制造p型半导体的杂质元素，而磷(P)和砷(As)等被用于制造n型半导体。
不仅通过栅绝缘膜，而且还通过第一栅电极20，来进行对低浓度杂质区24a和24b的掺杂。因此，低浓度杂质区24a和24b的杂质元素浓度低于低浓度杂质区25a和25b的杂质元素浓度。
然后，形成绝缘层来覆盖栅绝缘膜14、第一栅电极、以及第二栅电极。借助于用等离子体CVD方法淀积100nm厚的包含氮的氧化硅(SiOxNy)(x＞y)膜，然后用热CVD方法淀积200nm厚的氧化硅(SiO2)膜，来形成绝缘层。
随后，利用主要沿垂直方向的各向异性腐蚀方法，选择性地腐蚀绝缘层，以便形成与第一栅电极20和第二栅电极22的侧面相接触的成对的绝缘层(以下称为侧壁)28(图2B)。侧壁28被用作掩模，以便稍后形成硅化物。此外，利用这一腐蚀，部分栅绝缘膜也被清除，以便形成栅绝缘膜29，部分半导体膜被暴露。半导体膜的暴露部分稍后成为源区和漏区。当绝缘膜和半导体膜的腐蚀选择比低时，暴露的半导体膜被腐蚀到一定程度，且其膜厚度变薄。
接着，在存在于半导体膜暴露部分表面上的天然氧化物膜被清除之后，形成金属膜30(图2C)。利用与半导体膜反应形成硅化物的材料，来形成金属膜30。例如，镍膜、钛膜、钴膜、铂膜、或至少包括二种这些元素的合金所组成的膜，能够提供作为此金属膜。在本实施方案中，镍膜被用作金属膜30，并利用室温下的溅射方法，用500W-1kW的淀积功率来形成膜厚度为例如10nm的镍膜。
在形成镍膜之后，用热处理方法形成硅化物层31。此处的硅化物层31是硅化镍。RTA、炉子退火等可以被用作热处理。此时，借助于控制金属膜30的厚度、加热温度、以及加热时间，能够得到图2D或2G的任何结构。例如，利用形成金属膜使其厚度等于或大于半导体膜厚度的一半、加热温度更高；或加热时间更长的技术，能够得到图2G的结构。
然后，未被反应的镍被清除。此处，利用由HCl∶HNO3∶H2O＝3∶2∶1组成的腐蚀溶液，来清除未被反应的镍。
然后，在如图2D所示硅化物层31被形成为膜厚度等于或小于半导体膜的厚度之后，用侧壁28和第二栅电极22作为掩模，进行杂质离子32的掺杂。利用这一掺杂，形成了用作源区和漏区的高浓度杂质区33a和33b。高浓度杂质区33a和33b被杂质元素掺杂成浓度为每立方厘米1×1019-1×1021原子。与此同时，形成了低浓度杂质区34a和34b。离子掺杂或离子注入可以被用作此掺杂方法。硼(B)和镓(Ga)等被用作制造p型半导体的杂质元素，而磷(P)和砷(As)等被用于制造n型半导体。
然后，形成层间绝缘膜35(图2F)。用有机材料或无机材料来形成层间绝缘膜35。层间绝缘膜35可以具有单层结构或叠层结构。借助于在层间绝缘膜35中进行腐蚀以暴露硅化物层31，来形成接触孔。然后，形成导电层来填充接触孔并被腐蚀以便形成布线36。
另一方面，在半导体膜的整个膜厚度如图2G所示变成硅化物之后，相似于图2F，形成层间绝缘膜35，并形成布线36，以便得到图2H的结构。在图2H中，能够形成由硅化物层31组成的源区和漏区。
在形成层间绝缘膜之前，或在层叠的层间绝缘膜的情况下形成第一层膜或第二层膜之后，可以进行杂质区的热激活。激光辐照、RTA、采用炉子之类的热处理，可以被用作热激活。由于硅化物被用来在此结构中建立到布线的接触，故也可以省略杂质区激活的步骤。
在图2F的本实施方案的结构中，高浓度杂质区33a和33b稍后成为源区和漏区。此外，低浓度杂质区34a和34b成为Loff区，该低浓度杂质区34a和34b是与形成在第一栅电极20侧表面上的侧壁的底部表面相重叠的半导体膜部分，栅绝缘膜29插入其间。而且，以栅绝缘膜29插入其间而与第一栅电极20重叠的低浓度杂质区24a和24b，成为Lov区。
在图2H中，硅化物层31成为源区和漏区。此外，相似于图2F，低浓度杂质区34a和34b成为Loff区，而低浓度杂质区24a和24b成为Lov区。
当图2F的结构与图2H的结构进行比较时，与不包括硅化物的半导体膜部分相接触的硅化物层31部分的面积比较大。因此，硅化物层31与除了硅化物层31的半导体膜部分的接触电阻变低，寄生电阻从而低于图2H的结构。
另一方面，当图2H的结构与图2F的结构进行比较时，源区和漏区的电阻被降低。此外，由于不需要用来形成高浓度杂质区的杂质离子32的掺杂步骤，故能够减少一个步骤。
在本实施方案中，采用了GOLD结构。因此，能够防止开态电流值的退化，从而能够实现高可靠性，并能够借助于形成硅化物而形成高开态电流的结构。此外，能够形成细小的TFT，其中，Lov长度为20-200nm，Loff长度为30-500nm，而沟道长度为0.1-1.0微米。因此，即使在非常细小的TFT的情况下，也能够形成适合于其尺寸的LDD区，从而能够得到预定的开态电流。
在图2C-2F中，在形成硅化物之后，进行杂质离子32的掺杂，以便形成高浓度杂质区；但可以提供金属膜30，以便在杂质离子32的掺杂之后形成硅化物。此外，为了得到图2H的结构，可以在用侧壁28和第二栅电极22作为掩模的杂质离子32的掺杂之后，来形成硅化物层31。
此外，此处在形成侧壁之后来形成金属膜30，但此方法不局限于此。可以用掩模来代替侧壁，并将参照图3A-3D来描述此方法。在图2A的杂质离子掺杂之后，掩模37被形成在成为Loff区的部分上(图3A)。诸如氧化硅膜或抗蚀剂掩模之类的绝缘膜可以被用来形成掩模37。然后，进行腐蚀以清除部分栅绝缘膜，从而暴露部分半导体膜，致使形成栅绝缘膜29。半导体膜的这一暴露部分稍后成为源区和漏区。
接着，形成金属膜30，并用热处理方法在半导体膜的暴露部分内形成硅化物。然后，如图2C-2H所述形成硅化物，从而得到图3C或3D所示的结构。在此处所示的结构中，保留了掩模37；但在形成硅化物之后，可以清除掩模37。
采用掩模代替侧壁的方法不局限于本实施方案，能够被应用于稍后要描述的实施方案2-4。
此外，低浓度杂质区42也可以被形成在作为Lov区的低浓度杂质区34a和34b与沟道形成区26之间。此结构被称为袋形结构。如图4A-4C所示，在形成侧壁28或掩模37之前，用电极20作为掩模，进行杂质离子41的倾斜掺杂。当在形成侧壁28或掩模37之前进行倾斜掺杂时，可以在低浓度杂质离子27的掺杂之前或之后来进行倾斜掺杂。图4A-4C示出了在低浓度杂质离子27的掺杂之后的倾斜掺杂例子。至于用在掺杂中的杂质离子的导电类型，p型杂质离子被用于n沟道TFT的情况，而n型杂质离子被用于p型TFT的情况。用杂质离子41的倾斜掺杂来形成低浓度杂质区42。
在形成杂质区42之后，通过图2B-2H的步骤来得到图4B或4C的结构。此外，通过图3A-3D所示的步骤，掩模37可以被用来代替侧壁。利用此袋形结构，能够进一步抑制短沟道效应。
图29A和29B以及图30各示出了本发明中形成的帽形栅电极的剖面形状的SEM照片。
图29A示出了其中用第一腐蚀来腐蚀W膜的状态，并示出了抗蚀剂和W膜。图29B示出了进行第三腐蚀和清除抗蚀剂之后的帽形栅电极。
在图29B中，栅长度约为0.9微米，而Lov长度约为70nm。在本发明中，如图29A所示，W膜的锥形部分很小，并由抗蚀剂凹陷宽度而不由锥形部分来形成Lov长度；因此，Lov长度可以非常小。
在图29B中，W膜的侧面是垂直的，且完全没有侧面被腐蚀。这是由于在本发明中，第三腐蚀中的样品台衬底温度被设定为-10℃或以下。
图30示出了其中除了图29B的结构之外还形成侧壁的状态。侧壁宽度约为300nm。因此，Loff长度为230nm(侧壁宽度300nm-Lov长度70nm)。此侧壁宽度是形成在栅电极二个侧面上的二个侧壁中的一个侧壁沿沟道长度方向的长度。即使当采用多栅结构因而存在着二个或多个侧壁时，侧壁宽度也是多个侧壁中一个侧壁沿沟道长度方向的长度。
如上所述，包括本实施方案中制造TFT的半导体器件能够具有LDD长度非常小的LDD区；因此，即使在小型化的半导体器件中，也能够实现可靠性高和退化小的半导体器件。此外，利用硅化物的布线接触，能够实现其中即使在小型化的TFT中也能够确保所需开态电流的半导体器件。
实施方案2
在本实施方案中，参照图5A-5F来描述仅仅具有Lov区的半导体器件的制造方法。而且，在本实施方案中，相同的参考号被用于与实施方案1相同的部分，其详细解释从略。
在本实施方案中，通过与实施方案1相同的直至图2A的步骤来制造TFT。随后，用第一电极20作为掩模，进行杂质离子32的掺杂，以便形成高浓度杂质区52a和52b(图5A)。此外，可以按相反的顺序进行用来形成高浓度杂质区的杂质离子32掺杂以及用来形成低浓度杂质区的杂质离子27掺杂；亦即，可以在杂质离子32掺杂之后进行杂质离子27的掺杂，从而得到图5A的状态。或者，可以省略杂质离子27的掺杂而仅仅进行杂质离子32的掺杂。当进行杂质离子32的掺杂来形成高浓度杂质区52a和52b时，与第一栅电极20重叠的低浓度杂质区24a和24b也被杂质离子掺杂到某种程度。利用这一现象，仅仅利用杂质离子32的掺杂而无须杂质离子27的掺杂，就能够形成低浓度杂质区24a和24b。
然后形成侧壁28，且栅绝缘膜被腐蚀，以便形成栅绝缘膜29(图5B)。此时，当栅绝缘膜相对于半导体膜的腐蚀选择比小时，在栅绝缘膜29被腐蚀时，未被侧壁覆盖的半导体膜被腐蚀到某种程度，膜厚度从而变薄。
在如图5C或5E所示形成硅化物层31之后，形成层间绝缘膜35和布线36，以便得到图5D或5F的结构。
虽然此处在图中未示出，但相似于实施方案1，可以形成掩模37，以便得到本实施方案的TFT结构而无须形成侧壁。
通过上述各个步骤，能够制造具有低浓度杂质区24a和24b作为Lov区的TFT。由于本实施方案中制造的TFT没有Loff区，故与实施方案1的TFT相比，寄生电阻更低，并能够实现高的开态电流。
当采用袋形结构时，能够用相同于实施方案1的方法来制作TFT。
对具有本实施方案所示图5D的结构的TFT以及具有无硅化物层的图5D的结构的TFT的特性，进行了比较。结果被示于图35A-35D。要指出的是，至于TFT沟道形成区的尺寸，各个TFT的沟道长度为1微米，而沟道宽度为8微米。
在图35A中，对n沟道TFT在提供硅化物层的情况下与不提供硅化物层的情况下的开态电流进行了比较。漏电压为3V且栅电压为5V情况下的电流值，被用作开态电流值。在图35B中，在p沟道TFT中，根据是否提供硅化物层而比较了开态电流值，垂直轴表示漏电压为-3V而栅电压为-5V情况下的开态电流值。根据图35A和35B，由于认为硅化物层降低了TFT的寄生电阻，故在提供硅化物层的情况下，开态电流更大。
在图35C和35D中，垂直轴表示迁移率μFE，并根据是否提供硅化物层而比较了迁移率。在n沟道TFT和p沟道TFT二者中，提供硅化物层情况下的μFE也都高于不提供硅化物层的情况。因此，可以认为硅化物层对μFE有贡献。
实施例3
在本实施方案中，参照图6A-6F来描述仅仅具有Loff区的半导体器件的制造方法。而且，在本实施方案中，相同的参考号被用于与实施方案1和2相同的部分，其详细解释从略。
直至图5A，都进行与实施方案2相同的步骤，且低浓度杂质区24a和24b、高浓度杂质区52a和52b、以及沟道形成区26，被形成在小岛状半导体膜13中。然后，用第二栅电极22作为掩模，进行干法腐蚀，以便将第一栅电极和栅绝缘膜14腐蚀成具有与第二栅电极栅长度相同的宽度。利用这一腐蚀，形成了第三栅电极62和栅绝缘膜61，且部分小岛状半导体膜13被暴露(图6A)。
随后，绝缘膜被淀积在第二栅电极22上，并进行干法腐蚀，以便形成侧壁28(图6B)。侧壁28被形成来覆盖第二栅电极22、第三栅电极62、以及栅绝缘膜61的侧面。当淀积的绝缘膜相对于半导体膜的腐蚀选择比低时，在形成侧壁时，半导体膜也被腐蚀到某种程度，暴露的半导体膜的膜厚度从而变薄。
由与半导体膜发生反应而形成硅化物的材料所组成的金属膜被形成，以便覆盖第二栅电极22和暴露的小岛状半导体膜，并进行热处理，以便形成硅化物层31(图6C和6E)。然后，未变成硅化物的金属膜被清除。然后形成层间绝缘膜和布线，以完成TFT(图6D和6F)。
通过上述各个步骤，能够制造具有低浓度杂质区24a和24b作为Loff区的TFT。由于本实施方案中制造的TFT不具有Lov区，故与实施方案1的TFT相比，寄生电阻更低，从而能够得到低的关态电流。
当袋形结构被形成在沟道形成区26与小岛状半导体膜的低浓度杂质区24a和24b之间时，可以采用相同于实施方案1的方法。
实施方案4
参照图7A-7F来描述具有不同于实施方案1的Lov区和Loff区的结构。在本实施方案中，相同的参考号被用于与实施方案1-3相同的部分，其详细解释从略。
直至图2A，都进行与实施方案1相同的步骤。然后，利用第一栅电极20作为掩模，栅绝缘膜14被腐蚀，以便形成栅绝缘膜71。此外，利用第一栅电极20和栅绝缘膜71作为掩模，从栅绝缘膜71暴露的半导体膜被腐蚀，其膜厚度因而变薄。为了在形成硅化物的后续步骤中避免在硅化物层31与栅电极之间建立连结而进行这一腐蚀。因此，当在硅化物层31与栅电极之间不涉及到建立连结时，就不要求腐蚀半导体膜。当栅绝缘膜相对于半导体膜的腐蚀选择比低时，在腐蚀栅绝缘膜时，半导体膜也被腐蚀(图7A)。
由与半导体膜发生反应而形成硅化物的材料所组成的金属膜，被形成为与第一和第二栅电极以及暴露的半导体膜相接触。用热处理方法来形成硅化物层31。依赖于半导体膜和金属膜的膜厚度，来得到图7B或图7E的结构。
侧壁28被形成到图7B的结构。利用侧壁28作为掩模，进行杂质离子32的掺杂，以便形成高浓度杂质区73a和73b，成为源区和漏区。此外，低浓度杂质区72a和72b也被形成(图7C)。
然后形成层间绝缘膜35和布线36。在图7D的结构中，低浓度杂质区24a和24b是Lov区，而低浓度杂质区72a和72b是Loff区。与实施方案1的结构相比，硅化物层31也被提供在作为Loff区的低浓度杂质区72a和72b上。
在图7F中，侧壁28还被形成到图7E的结构，并形成层间绝缘层35和布线36。图7F的结构具有低浓度杂质区24a和24b作为Lov区而没有Loff区。硅化物层31用作源区和漏区。这一结构与实施方案1-3中的图2H、5F、6F的结构相比，半导体膜中硅化物层31的面积最大。
在本实施方案中，栅绝缘膜71在杂质离子27的掺杂之后被形成。但这些步骤的顺序可以反过来，可以在杂质离子27的掺杂之前形成栅绝缘膜71。
实施方案5
参照图8A-8E来描述仅仅具有Lov区而不形成侧壁的半导体器件的制造方法。而且，在本实施方案中，相同的参考号被用于与实施方案1-4相同的部分，其详细解释从略。
直至图7A，都进行与实施方案4相同的步骤，且低浓度杂质区24a、24b、25a、25b以及沟道形成区26，被形成在小岛状半导体膜13中，而且，栅绝缘膜71被形成在小岛状半导体膜上。
然后，利用第一栅电极20和栅绝缘膜71作为掩模，进行杂质离子32的掺杂，以便形成高浓度杂质区81a和81b(图8A)。要指出的是，可以在杂质离子27的掺杂之前来进行杂质离子32的掺杂，以便得到图8A的状态。或者，可以仅仅进行杂质离子32的掺杂，以便得到图8A的状态，可以省略杂质离子27的掺杂。
随后，由与半导体膜发生反应而形成硅化物的材料所组成的金属膜，被形成为与第一和第二栅电极以及暴露的半导体膜相接触。然后进行热处理，以便在其中暴露的小岛状半导体膜与金属膜相接触的部分内形成硅化物层31。依赖于半导体膜和金属膜的膜厚度，来得到图8B或图8D的硅化物层31的结构。在形成硅化物31之后，用腐蚀方法清除未成为硅化物的金属膜。
然后，如在实施方案1中那样，形成层间绝缘膜35，并形成成为源电极和漏电极的布线36，以便完成TFT(图8C和8E)。在图8E中，硅化物层31成为源区和漏区。
本实施方案中制造的TFT具有Lov区，但没有Loff区。因此，与实施方案1的结构相比，由于本实施方案的结构中没有Loff区，故开态电流能够更大。而且，由于本实施方案的结构没有侧壁，故与实施方案2相比，形成侧壁的步骤是不必要的。
在本实施方案中，栅绝缘膜71在杂质离子27的掺杂与杂质离子32的掺杂之间被形成。但可以在杂质离子27的掺杂之前或杂质离子32的掺杂之后来形成栅绝缘膜71。在后一种情况下，可以用第一栅电极20作为掩模来进行杂质离子32的掺杂。此外，硅化物在杂质离子32的掺杂之后被形成；但在形成栅绝缘膜71之后，也可以在杂质离子32的掺杂之前来形成硅化物。
当在本实施方案中形成袋形结构时，可以采用实施方案1所述的方法。
实施方案6
参照图9A-9E来描述本实施方案。在本实施方案中，将描述无须在实施方案3的结构中形成侧壁的半导体器件的制造方法。而且，在本实施方案中，相同的参考号被用于与实施方案1-5相同的部分，其详细解释从略。
直至图6A，都进行与实施方案3相同的步骤，且低浓度杂质区24a和24b、高浓度杂质区25a和25b、以及沟道形成区26，被形成在小岛状半导体膜13中，而且，第三栅电极62和栅绝缘膜61被形成在小岛状半导体膜13上。在形成栅绝缘膜61之后，用第二栅电极作为掩模，对暴露的小岛状半导体膜13进行腐蚀，以便使其膜厚度更薄。为了在形成硅化物的后续步骤中避免在硅化物与栅电极之间建立连结而进行这一腐蚀。因此，当在硅化物与栅电极之间不建立连结时，就不要求暴露的小岛状半导体膜变薄。当栅绝缘膜14相对于半导体膜的腐蚀选择比低时，在腐蚀栅绝缘膜14时，半导体膜被容易地腐蚀(图9A)。
由与半导体膜发生反应而形成硅化物的材料所组成的金属膜，被形成来覆盖第二栅电极22和暴露的小岛状半导体膜，并进行热处理来形成硅化物层31(图9B和9D)。然后清除未成为硅化物的金属膜。然后形成层间绝缘膜35，并形成布线36，以便完成TFT(图9C和9E)。
图9C的结构不同于实施方案3中图6D的结构，且硅化物层31还被形成在作为Loff区的低浓度杂质区24a和24b上。此外，在图9E中，没有LDD区，硅化物层31用作源区和漏区。
当袋形结构被形成在沟道形成区26与小岛状半导体膜的低浓度杂质区24a和24b之间时，可以采用相同于实施方案1的方法。
如实施方案1-6所述，利用细小的帽形栅电极，能够形成具有各种结构的细小TFT。因此，能够在同一个衬底上制作具有不同结构的多个TFT而不增加步骤，从而能够提供非常紧凑的半导体器件。此外，由于硅化物被形成在布线和半导体膜相接触的部分中，故能够降低接触电阻。因此，即使当由于在细小TFT中提供LDD区而增大了寄生电阻时，借助于降低接触电阻也能够降低寄生电阻；从而能够确保所需的开态电流。
实施方案7
当根据本发明的形成半导体器件的TFT被小型化时，重要的是使图1A所示的第一抗蚀剂17的宽度窄。这是因为当第一抗蚀剂17窄时，沟道长度以及LDD区中的Lov长度和Loff长度能够小。在本实施方案中，参照图10A-10C来描述在实施方案1-6所述的TFT制造步骤中将用来形成栅电极的第一抗蚀剂17形成得小的方法。而且，在本实施方案中，相同的参考号被用于与实施方案1-6相同的部分，其详细解释从略。
在形成第二导电膜16之后，抗蚀剂膜1701被形成在第二导电膜16上(图10A)。然后对抗蚀剂膜1701进行曝光，以便形成图形1702(图10B)。例如，利用全息掩模的全息曝光，或利用步进机或MPA，来进行此曝光。确切地说，利用全息曝光，亚微米尺寸的曝光是可能的，从而适合于形成细小的半导体元件。图形1702是一种宽度甚至约为1.0-1.5微米的细小图形，其形状因而可能成为三角形。
在本实施方案中，利用干法腐蚀装置，进一步对图形1702进行细化工艺，以便形成更小型化的TFT。利用细化工艺，图形1702的宽度变得更窄，并减小了其膜厚度。因此，形成了抗蚀剂1703(图10C)。
具体地说，当用MPA形成图形1702时，形成了宽度约为1.0-1.5微米的图形1702。当宽度被变窄成上述范围时，图形1702的剖面形状是三角形
然后，在氧流速为100sccm且底部电极的温度为-10℃的条件下，对图形1702进行各向同性干法腐蚀。借助于将压力调节为0.3Pa，并将2000W的功率施加到线圈形电极，来产生等离子体。对衬底侧(样品台)不施加功率。利用这一干法腐蚀，图形1702被凹陷，以形成宽度为0.3-1.0微米的抗蚀剂1703。抗蚀剂1703的剖面形状是比图形1702三角形更尖锐的三角形。
由此，能够形成宽度窄的抗蚀剂1703。借助于利用抗蚀剂1703而形成帽形栅电极，能够制造沟道长度、Lov长度、以及Loff长度短的小型化的TFT。如上所述，由于本发明的有利效应能够在小型化的TFT中得到更有效的利用，故对于用细化工艺形成宽度为0.3-1.0微米的抗蚀剂1703从而形成小型化的TFT来说，是非常有效的。
实施方案8
在本实施方案中，参照图11A-11F来描述在同一个衬底上制作p沟道TFT和n沟道TFT的方法。要指出的是，此处p沟道TFT和n沟道TFT具有实施方案1的图2F所示的结构。但结构不局限于此，根据应用，实施方案1-6中的TFT结构被任意地用于p沟道TFT和n沟道TFT。而且，在本实施方案中，相同的参考号被用于与实施方案1-7相同的部分，其详细解释从略。
在衬底11上形成非晶半导体膜并对非晶半导体膜进行沟道掺杂之后，用实施方案1的方法对非晶半导体膜进行晶化，以便形成结晶半导体膜。然后进行腐蚀，以便形成小岛状半导体膜13a和13b。此处结晶半导体膜是一种结晶的硅膜。此外，包含氧的氮化硅膜825(SiNxOy)(x＞y)和包含氮的氧化硅膜826(SiOxNy)(x＞y)的叠层，被用作与衬底11相接触的基底膜。
随后，形成栅绝缘膜14来覆盖小岛状半导体膜13a和13b。用等离子体CVD方法来形成含氮的氧化硅膜(SiOxNy)(x＞y)作为栅绝缘膜14。然后，用实施方案1的方法，分别在小岛状半导体膜13a和13b上形成帽形栅电极。参考号20a和20b表示第一电极，而22a和22b表示第二栅电极。对其进行了实施方案7所述的细化工艺的抗蚀剂，也可以被用来形成帽形栅电极。
利用此帽形栅电极作为掩模，采用离子掺杂方法，用作为低浓度n型杂质元素的磷，对小岛状半导体膜13a和13b进行掺杂。因此，在小岛状半导体膜13a中，形成了以栅绝缘膜插入其间而与第一栅电极20a重叠的n型低浓度杂质区821a和821b、不与第一栅电极20a重叠的n型低浓度杂质区822a和822b、以及沟道形成区。同样，在小岛状半导体膜13b中，形成了以栅绝缘膜插入其间而与第一栅电极20b重叠的n型低浓度杂质区823a和823b、不与第一栅电极20b重叠的n型低浓度杂质区824a和824b、以及沟道形成区。对这些低浓度杂质区进行磷的掺杂，以便包括浓度为每立方厘米1×1016-5×1018原子的磷(图11A)。
随后，抗蚀剂掩模827被形成，以便覆盖小岛状半导体膜13a、第一栅电极20a、以及第二栅电极22a。在此条件下，利用帽形栅电极的第一栅电极20b和第二栅电极22b作为掩模，采用离子掺杂方法，用作为低浓度p型杂质元素的硼，对小岛状半导体膜13b进行掺杂。因此，在小岛状半导体膜13b中，形成了以栅绝缘膜插入其间而与第一栅电极20b重叠的p型低浓度杂质区828a和828b以及不与第一栅电极20b重叠的p型低浓度杂质区828c和828d。对这些p型低浓度杂质区进行硼的掺杂，以便包括浓度为每立方厘米1×1018-1×1019原子的硼。这些p型低浓度杂质区已经用低浓度的磷掺杂过；但硼的浓度高于磷的浓度，故n型导电性被转换成了p型(图11B)。
然后形成侧壁。氧化硅膜被形成作为绝缘膜，以便覆盖小岛状半导体膜13a和13b以及帽形栅电极。进行各向异性干法腐蚀来形成侧壁829。然后，用侧壁829作为掩模，对栅绝缘膜14进行腐蚀，以便形成栅绝缘膜830a和830b。因此，小岛状半导体膜13a和13b的二端部分都被暴露。当栅绝缘膜相对于半导体膜暴露部分的腐蚀选择比低时，暴露的半导体膜在形成栅绝缘膜830a和830b时被腐蚀，从而如图11C所示，其膜厚度变薄。
接着，利用侧壁829以及第二栅电极22a和22b作为掩模，以自对准方式，用作为高浓度n型杂质元素的磷，对n型低浓度杂质区822a和822b进行掺杂。由此，形成n型高浓度杂质区832a和832b。n型高浓度杂质区832a和832b被磷掺杂成包括每立方厘米1×1020-1×1021原子的磷。同时，形成了n型低浓度杂质区831a和831b。由于p型低浓度杂质区828c和828d也被高浓度的磷掺杂，故小岛状半导体膜的暴露部分成为n型高浓度杂质区。而且，利用这一掺杂，p型低浓度杂质区833a和833b被形成在小岛状半导体膜13b中。
随后，抗蚀剂掩模835被形成，以便覆盖小岛状半导体膜13a、第一栅电极20a、第二栅电极22a、以及侧壁。在此条件下，利用第二栅电极22b和侧壁829作为掩模，以自对准方式，用作为高浓度p型杂质元素的硼，对暴露的小岛状半导体膜13b进行掺杂。由此，形成p型高浓度杂质区834a和834b。这些p型高浓度杂质区已经用高浓度n型的磷掺杂过；但导电性被硼的掺杂转变了，成为p型。用离子掺杂方法，p型高浓度杂质区834a和834b被硼掺杂成包括每立方厘米2×1020-5×1021原子的硼。然后清除抗蚀剂掩模835(图11D)。
然后，金属膜被形成在整个表面上，以便覆盖半导体膜的暴露部分，并在金属膜与半导体膜彼此反应以形成硅化物层31的温度下进行热处理。硅化物层31被形成在p型和n型高浓度杂质区的表面上。在本实施方案中，镍膜被形成作为金属膜，且硅化镍被形成作为硅化物层31。然后清除金属膜(图11E)。
然后，作为层间绝缘膜的第一层，包含氮的氧化硅膜836被形成为具有50nm的膜厚度。
然后，用热处理方法进行所形成的杂质区的激活。激光辐照、RTA、炉子热处理等可以被用作热处理。但由于在本发明中形成了硅化物，且源区和漏区中的电阻被充分地降低了，故激活步骤也可以被省略。
作为100nm厚的层间绝缘膜第二层的氮化硅膜837以及作为600nm厚的第三层的氧化硅膜838，被顺序层叠。达及硅化物层31的接触孔被形成在层间绝缘膜中。然后，60nm的钛膜、40nm的氮化钛膜、500nm的铝膜、60nm的钛膜、以及40nm的氮化钛膜，被顺序层叠，以便填充接触孔，然后，此层叠膜被腐蚀，以便形成成为源电极和漏电极的布线839(图11F)。
如上所述，形成了具有Lov区和Loff区二者的LDD结构的n沟道TFT 840和p沟道TFT 841。利用这种结构，即使在细小TFT中，也能够抑制短沟道效应和热载流子，从而能够实现其中确保所需开态电流的半导体器件。
在本实施方案中，进行了所谓反掺杂，其中，p沟道TFT的半导体膜也被n型杂质元素掺杂；但此方法不局限于此。借助于在进行磷掺杂时用抗蚀剂掩模等覆盖p沟道TFT，也可以防止半导体膜13b被磷掺杂。
实施方案9
在本实施方案中，将描述利用本发明制造CPU(中央处理器)的例子。此处，用实施方案8中形成的TFT来制造CPU。而且，在本实施方案中，相同的参考号被用于与实施方案1-8相同的部分，其详细解释从略。
首先，如图12所示，绝缘层901被形成，以便覆盖实施方案8中形成的布线839。利用无机材料或有机材料，由单层或叠层来形成绝缘层901。绝缘层901是为了整平目的而减小薄膜晶体管造成的凹凸所形成的一种薄膜。因此，优选用有机材料来形成。
然后，用光刻方法对绝缘层901进行腐蚀，以便形成暴露用作源电极和漏电极的布线839的接触孔。然后，导电层被形成，使接触孔被填充，并对导电层进行腐蚀，以便形成用作布线等的导电层902和903。导电层902和903由选自铝(Al)、钛(Ti)、银(Ag)、或铜(Cu)的元素、或包含这种元素作为其主要组分的合金材料或化合物材料所组成的单层或叠层构成。例如，可以采用势垒层和铝层的叠层结构；势垒层、铝层、势垒层的叠层结构等。此势垒层相当于钛、氮化钛、钼、氮化钼等。
包含多个n沟道TFT 840和多个p沟道TFT 841以及用作布线等的多个导电层902和903的元件组，被统称为薄膜集成电路904。虽然在这些步骤中未示出，但可以用已知的方法来形成保护层，以便覆盖薄膜集成电路904。此保护层可以是包含碳的诸如DLC(类金刚石碳)之类的层、包含氮化硅的层、包含氧氮化硅的层等。
借助于如上所述在同一个衬底上形成多个薄膜集成电路904，能够制造CPU。在本实施方案中，n沟道TFT 840和p沟道TFT 841都具有实施方案1所述的结构。
但结构不局限于此，根据应用，实施方案1-6中的结构都可以被用于各个n沟道TFT和p沟道TFT。换言之，根据本发明的细小帽形栅电极可以被用来形成结构不同于图12的薄膜集成电路，并能够为组成CPU的各个电路的特性而形成薄膜集成电路。
当希望成品CPU有柔性且重量更轻时，可以用已知的方法分离衬底11，并可以将CPU固定到另一具有柔性的重量轻的衬底。
作为一种方法，可以采用其中衬底11被物理上研磨和清除的方法。如图13A所示，衬底906通过固定材料905被附着到薄膜集成电路904，且薄膜集成电路904被固定到衬底906。然后，用机械抛光等方法来研磨衬底11(图13B)。然后，用粘合剂等，另一柔性衬底907被固定到薄膜集成电路904(图13C)。然后，固定材料905和衬底906被清除(图13D)。用此方法，能够制造具有柔性的重量轻的CPU。
此外，也可以采用其中分离层被预先提供在衬底11与半导体膜之间，且分离层被清除或软化以分离衬底11的方法。还提供了一种方法，其中，借助于如实施方案10将要描述的那样对分离层进行腐蚀，来分离衬底11和薄膜集成电路904。此外，也可以采用分离衬底11的方法，其中，借助于将物理冲击施加到分离层来分离衬底11，或在分离层中吸收激光来分离衬底11。在用上述方法分离衬底11之后，如图13D所示，具有柔性的重量轻的衬底907被固定到薄膜集成电路904。用这些方法也能够制作具有柔性的重量轻的CPU。
下面参照方框图来进一步描述本实施方案的CPU的具体结构。
图14所示的CPU主要包括衬底3600上的运算逻辑单元(ALU)3601、ALU控制器3602、指令译码器3603、中断控制器3604、计时控制器3605、寄存器3606、寄存控制器3607、总线接口(总线I/F)3608、可重写ROM 3609、以及ROM接口(ROM I/F)3620。ROM3609和ROM接口3620也可以被提供在分立的芯片上。这些组成CPU的各种电路，由多个薄膜集成电路904来构成。
显然，图14所示的CPU仅仅是一个例子，其中的结构被简化了，实际的CPU可以依赖于用途而具有各种构造。
通过总线接口3608输入到CPU的指令，被输入到指令译码器3603，在其中被译码，然后被输入到ALU控制器3602、中断控制器3604、寄存控制器3607、以及计时控制器3605。
ALU控制器3602、中断控制器3604、寄存控制器3607、以及计时控制器3605根据译码过的指令而进行各种控制。具体地说，ALU控制器3602产生信号来控制ALU 3601的驱动。当CPU执行一个程序时，中断控制器3604根据其优先或掩蔽状态而确定来自外部输入/输出器件或外围电路的中断请求，并处理此请求。寄存控制器3607产生寄存器3606的地址，并根据CPU的状态而从寄存器3606读出数据或将数据写入到寄存器3606。
计时控制器3605产生信号来控制ALU 3601、ALU控制器3602、指令译码器3603、中断控制器3604、以及寄存控制器3607的驱动时刻。例如，计时控制器3605配备有内部时钟发生器，用以根据参考时钟信号CLK1(3621)而产生内部时钟信号CLK2(3622)，并将时钟信号CLK2馈送到上述各种电路。
图15示出了一种所谓屏上系统的显示器件，其中，象素部分、CPU、以及其它电路，被形成在同一个衬底上。在衬底3700上，提供了象素部分3701、用来选择包括在象素部分3701中的象素的扫描线驱动电路3702、以及用来将视频信号馈送到选择的象素的信号线驱动电路3703。CPU 3704被连接到其它电路，例如被引自扫描线驱动电路3702和信号线驱动电路3703的布线连接到控制电路3705。要指出的是，控制电路包括接口。具有FPC端子的连接部分被提供在衬底的边缘部分处，以便将信号传输到外部电路或从外部电路接收信号。
作为额外的电路，可以在衬底上提供视频信号处理电路、电源电路、灰度电源电路、视频RAM、存储器(DRAM、SRAM、PROM)等。或者，这些电路可以由IC芯片组成并被安装在衬底上。而且，扫描线驱动电路3702和信号线驱动电路3703不需要形成在同一个衬底上。例如，可以在与象素部分3701相同的衬底上仅仅形成扫描线驱动电路3702，而信号线驱动电路3703可以由IC芯片组成并安装。
图16A-16C示出了封装的CPU的模式。图16A-16C中的衬底3800相当于图12所示的衬底11或图13C和13D所示的柔性衬底907。多个薄膜集成电路904被提供在薄膜晶体管阵列3801上。
在图16A中，CPU被封装在面朝下的位置，其中，形成在衬底3800上的具有CPU功能的薄膜晶体管阵列3801以及提供在CPU表面上的各个电极3802(源电极和漏电极，或以绝缘膜插入其间而形成在CPU表面上的电极)，被安置成面对底侧。此外，提供了配备有由铜或其合金组成的布线3803的布线板，例如印刷电路板3807。印刷电路板3807配备有连接端子(插脚)3804。各个电极3802和布线3803被插入其间的各向异性导电膜3808之类彼此连接。然后，用诸如环氧树脂之类的树脂3805从衬底3800的上侧覆盖CPU，从而完成封装的CPU。或者，可以用塑料之类环绕衬底的周边，同时保留一个空间不用树脂覆盖CPU。
在图16B中，不同于图16A，CPU被封装在面朝上的位置，其中，形成在CPU衬底表面上的各个电极3802被提供成面对上侧。衬底3800被固定在印刷电路板3807上，并用金属丝3818将电极3802和布线3803彼此连接。用金属丝的这种连接被称为金属丝键合。电极3802和连接到布线3803的凸块3814，被彼此电连接。然后，用塑料3815之类环绕CPU，同时保留一个空间，从而完成封装的CPU。
图16C示出了封装CPU的另一模式，其中，具有CPU功能的薄膜晶体管阵列3801被固定到柔性衬底，例如FPC(柔性印刷电路)3817。CPU被封装在面朝下位置，其中提供了形成在衬底3800上的具有CPU功能的薄膜晶体管阵列3801，使提供在CPU表面上的电极3802被安置成面对底侧。由于薄膜晶体管阵列3801被固定到具有柔性的FPC 3817，故优选采用高度柔性的塑料作为衬底3800，使CPU本身的强度得到提高。此外，具有柔性的FPC 3817配备有由铜或其合金组成的布线3803。然后，用插入其间的各向异性导电膜3808将电极3802与布线3803彼此连接。然后，形成诸如环氧树脂之类的树脂3805来覆盖衬底3800，从而完成封装的CPU。
以这种方式封装的CPU被保护不受外部环境的影响，从而更容易携带。此外，此CPU能够被安装到所希望的位置上。特别是当如图16C那样封装的CPU具有柔性时，能够高度灵活地确定安装位置，CPU本身的强度也得到了提高。而且，利用封装的CPU能够补充CPU功能。
如上所述，利用根据本发明的TFT，能够制造CPU之类的半导体器件。由于用根据本发明的薄膜晶体管制作的CPU重量轻且紧凑，故能以轻载来携带或安装。此外，能够制造能高速运行且寿命长的CPU。
此外，本实施方案能够在可行范围内与实施方案1-8任意组合。
实施方案10
在本实施方案中，将描述制造无线芯片的方法。而且，在本实施方案中，相同的参考号被用于与实施方案1-9相同的部分，其详细解释从略。
首先形成图12所示的薄膜集成电路904。n沟道TFT 840和p沟道TFT 841具有实施方案1所述的结构；但结构不局限于此，依赖于用途，实施方案1-6中的结构可以被用于此n沟道TFT和p沟道TFT。
在本实施方案中，在薄膜集成电路904中，分离层1401被形成在衬底11的一个表面上，以便在后续步骤中分离衬底11(图17A)。在本实施方案中，分离层1401被形成在衬底11的整个表面上；但也可以在衬底11的整个表面上形成分离层之后，用光刻方法选择性地提供分离层。当分离层被选择性地提供时，其优点是在后续步骤中用腐蚀方法清除分离层所需的时间更短。
利用已知的方法(例如溅射或等离子体CVD)，用选自钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、铅(Pd)、锇(Os)、铱(Ir)、或硅(Si)的元素、或包含这些元素作为其主要组分的合金材料或化合物材料的单层或叠层，来形成分离层1401。包含硅的层可以具有非晶结构、微晶结构、以及多晶结构中的任何一种结构。
当分离层1401具有单层结构时，优选用钨层、钼层、或包含钨和钼的混合物的层来形成。或者，用包含钨的氧化物或氮氧化物的层、包含钼的氧化物或氮氧化物的层、或包含钨和钼的氧化物或氮氧化物的层，来形成分离层1401。要指出的是，钨和钼的混合物相当于例如钨和钼的合金。而且，钨的氧化物可以被称为氧化钨。
当分离层1401具有叠层结构时，优选在衬底11上，用钨层、钼层、或包含钨和钼的混合物的层形成其第一层，并用包含钨；钼；或钨和钼的混合物的氧化物、氮化物、氮氧化物、或氧氮化物的层形成其第二层。
当分离层1401具有由包含钨的层和包含氧化钨的层组成的叠层结构时，可以首先形成包含钨的层，并在其上可以形成包含氧化硅的层，使包含氧化钨的层能够被形成在钨层与氧化硅层之间的界面内。这与形成包含钨的氮化物、氮氧化物、或氧氮化物作为第二层的情况是相同的。例如，在形成包含钨的膜作为第一层之后，可以在其上形成氮化硅膜、包含氮的氧化硅膜、或包含氧的氮化硅膜。
氧化钨由WOx表示，其中的x是2-3。存在着x为2(WO2)、x为2.5(W2O5)、x为2.75(W4O11)、x为3(WO3)等的情况。在形成氧化钨的过程中，对x的数值没有具体的限制，可以根据腐蚀速率等来确定。要指出的是，用氧气氛中的溅射方法形成的包含氧化钨(WOx，0＜x＜3)的层具有最佳的腐蚀速率。于是，为了缩短制造时间，优选用由氧气氛中的溅射方法所形成的包含氧化钨的层，来形成此分离层。
分离层1401可以被形成为与衬底11相接触。或者，在形成绝缘层作为基底与衬底11相接触之后，分离层1401可以被形成为与此绝缘层相接触。
在形成分离层1401之后，通过实施方案8和9所述的各个步骤，来形成图17A所示的薄膜集成电路904。导电层902和903用作无线芯片的天线。
接着，虽然此处未示出，可以用已知的方法形成保护层来覆盖薄膜集成电路904。此保护层是包含碳的诸如DLC(类金刚石碳)的层、包含氮化硅的层、包含氧氮化硅的层之类。
然后，用光刻方法对基底膜、层间绝缘膜等进行腐蚀，以便暴露分离层1401，并形成窗口1402和1403(图17B)。
然后，绝缘层1404被形成来覆盖薄膜集成电路904(图17C)。用有机材料，优选用环氧树脂，来形成绝缘层1404。绝缘层1404被形成来防止薄膜集成电路904脱落。亦即，由于薄膜集成电路904小而轻，故在清除分离层之后由于不被牢固附着到衬底而容易脱落。但借助于在薄膜集成电路904周边形成绝缘层1404，能够增大薄膜集成电路的重量，因而能够防止其从衬底11脱落。薄膜集成电路904本身薄且轻；但借助于形成绝缘层1404，薄膜集成电路904将很难具有卷起的形状，并具有一定的强度。要指出的是，在所示的结构中，绝缘层1404被形成在薄膜集成电路904的顶部表面和侧面上；但本发明不局限于这种结构，绝缘层1404可以仅仅被形成在薄膜集成电路904的顶部表面上。此外，在上面的描述中，在借助于腐蚀基底膜和绝缘膜等而形成窗口1402和1403之后，进行了形成绝缘层1404的步骤；但本发明不局限于这种顺序。例如，在绝缘层901上形成绝缘层1404的步骤之后，可以借助于腐蚀多个绝缘层而执行形成窗口的步骤。以这种步骤顺序，绝缘层1404仅仅被形成在薄膜集成电路904的顶部表面上。
然后，腐蚀剂被加入到窗口1402和1403中，以便清除分离层1401(图17D)。包含卤素氟化物或卤素化合物的气体或液体，被用作腐蚀剂。例如，三氟化氯(ClF3)被用作包含卤素氟化物的气体。于是，薄膜集成电路904被从衬底11分离。
接着，薄膜集成电路904的一个表面被固定到第一基底1501(图18A)。或者，在清除分离层1401之前，薄膜集成电路904的一个表面可以被固定到第一基底1501。随后，在从衬底11清除薄膜集成电路904之后，薄膜集成电路904的反面被固定到第二基底1502。要指出的是，薄膜集成电路904可以通过诸如粘合剂之类的具有粘合性的材料，被固定到第一基底1501和第二基底1502。或者，可以使用磁铁或真空吸盘装置。
然后，第一基底1501和第二基底1502被彼此固定，以便用第一基底1501和第二基底1502密封薄膜集成电路904(图18B)。于是就完成了无线芯片，其中，薄膜集成电路904被第一基底1501和第二基底1502密封。由树脂材料组成的膜被用作第一基底1501和第二基底1502。确切地说，配备有热压键合中溶解的层的膜(也称为热柔性树脂)可以被优选用作第一基底1501和第二基底1502。然后，用热处理方法溶解第一基底1501或第二基底1502，并借助于加压而将溶解的基底固定到其它基底，致使薄膜集成电路能够被密封。
用于第一和第二基底的热柔性树脂优选具有低的软化点。例如，可以采用诸如聚乙烯、聚丙烯、或聚甲基戊烯之类的聚烯烃基树脂；诸如氯乙烯、醋酸乙烯酯、氯乙烯-醋酸乙烯酯共聚物、乙烯-醋酸乙烯酯共聚物、亚氯乙烯、聚乙烯丁缩醛、或聚乙烯醇之类的乙烯基共聚物；丙烯酸基树脂；聚酯基树脂；尿烷基树脂；诸如纤维素、醋酸纤维素酯、醋酸纤维素丁酸酯、醋酸纤维素丙酸酯、或乙基纤维素之类的纤维素基树脂；或诸如聚苯乙烯或丙烯腈-苯乙烯共聚物之类的苯乙烯基树脂。具有热柔性树脂的单层或叠层的膜，可以被用于第一基底1501和第二基底1502。例如，配备有多个热柔性树脂层的膜具有这样一种结构，其中在包括第一热柔性树脂的基底上，提供了包括其软化点低于第一热柔性树脂软化点的第二热柔性树脂的粘合层。也可以采用二个或多个层的叠层结构。此外，也可以采用可生物降解的热柔性树脂。
在本实施方案的图17A-17D以及18A和18B中，描述了制造一个无线芯片的方法；但在实际情况下，从一个衬底制造了多个无线芯片，下面参照图19A-19D来描述这种情况。
在图19A中，多个薄膜集成电路904在衬底11上被制作成矩阵状态。图19A是图17A的俯视图。例如，沿排列成矩阵的薄膜集成电路904之间的虚线形成了窗口1402和1403，并对分离层进行腐蚀，以便从衬底11分离薄膜集成电路904。
然后，如图18A所示，多个被分离的薄膜集成电路904被固定到第一基底1501(图19B)。要指出的是，第一基底1501和薄膜集成电路904可以彼此固定，然后可以分离薄膜集成电路904和衬底11。
随后，如图18B所示，薄膜集成电路904被固定到第二基底1502(图19C)。然后用热压键合方法，第一基底和第二基底被彼此固定，以便密封多个薄膜集成电路904。于是就完成了具有图18B结构的多个无线芯片1600(图19D)。然后分离各个无线芯片。此处描述了在热压键合和第一与第二基底密封之后分离的多个无线芯片的一个例子；但也可以在热压键合同时来分离各个无线芯片。
通过上述各个步骤，就完成了柔性无线芯片。由于本实施方案中制造的无线芯片非常细小且柔软，故此无线芯片能够被无限制地安置在任何地方，因而能够被应用于各种目的。此外，形成无线芯片的TFT的可靠性高，且开态电流也大；从而能够实现提供高性能和长寿命的无线芯片。
此处采用对包含钨的分离层进行腐蚀的方法作为分离方法；但也可以采用其它的分离方法。其它已知的分离方法也可以被用于本实施方案。例如，可以采用借助于对分离层施加物理冲击而分离衬底11的方法，或利用吸收在分离层中的激光来分离衬底11的方法。而且，如实施方案9所示，也可以采用其中衬底11本身被研磨而不提供分离层的清除衬底11的方法。
本实施方案中制造的无线芯片能够被广泛地采用，并可以借助于安装在诸如票据、硬币、债卷、支票、证书(执照、居留证等，见图20A)、包装容器(包装纸、瓶子等，见图20B)、记录媒质(DVD、录象带等，见图20C)、车辆(自行车等，见图20D)、个人用品(提包、眼镜等，见图20E)、食品、衣物、生活用品、以及电子装置之类的物体上而被使用。这些电子装置包括液晶显示器件、EL显示器件、电视机(也简称为TV、TV接收机、或电视接收机)、蜂窝电话等。参考号210表示本实施方案中制造的无线芯片。
无线芯片被固定到物件的表面，或组合成固定在物件中。例如，可以被组合在书页中或待要固定在各个物件中的封装件的有机树脂中。借助于将无线芯片提供在票据、硬币、债卷、支票、证书等中，能够防止其伪造。而且，借助于将无线芯片提供在包装物品的容器、记录媒质、个人用品、食品、衣物、生活用品、电子装置等中，检查系统或零售商店系统能够更为有效。借助于将无线芯片提供在车辆中，能够防止伪造或偷盗。
此外，借助于将无线芯片应用于商品管理或流通系统，能够得到系统更高的功能。例如，存在着这样一种情况，其中，如图21A所示，读出器/写入器295被提供在包括显示部分294的便携式终端的侧面上，而无线芯片296被提供在产品297的侧面上。在此情况下，当使无线芯片296靠近读出器/写入器295时，有关产品297的原材料或产地和流通记录的数据就被显示在显示部分294上。或者，存在着这样一种情况，其中，读出器/写入器295被提供在传送带旁边，而配备有无线芯片296的产品297在传送带上通过(图21B)。在此情况下，能够容易地进行产品297的检查。
实施方案11
在本实施方案中，参照图22A-22C、23A-23C、24A-24C、以及25和25B来描述用实施方案1-6所述各种结构的TFT制造显示器件的方法。将在本实施方案中描述的制造显示器件的方法，是一种同时制造显示部分及其外围驱动电路部分的TFT的方法。而且，在本实施方案中，相同的参考号被用于与实施方案1-10相同的部分，其详细解释从略。
首先，根据本发明，用实施方案1的方法，形成多个细小的帽形栅电极，其中，第一栅电极的栅长度与第二栅电极的栅长度之差为20-200nm。换言之，形成了第一栅电极513a-513e以及第二栅电极514a-514e。参考号515a-515e表示抗蚀剂，13a-13e表示小岛状半导体膜。用实施方案7所述的细化工艺得到的抗蚀剂可以被用来形成帽形栅电极。
然后，利用抗蚀剂515a-515e和第二栅电极514a-514e作为掩模，以自对准方式，n型杂质元素(在本实施方案中是磷)被加入。以栅绝缘膜插入其间而与第一栅电极重叠的低浓度杂质区601a-601e以及不与第一栅电极重叠的低浓度杂质区602a-602e被磷掺杂成浓度为每立方厘米1×1016-5×1018原子(典型为每立方厘米3×1017-3×1018原子)，是优选的。但由于低浓度杂质区601a-601e通过第一栅电极被掺杂，故杂质元素的浓度低于在低浓度杂质区602a-602e中所包含的浓度(图22B)。
然后，如图22C所示进行高浓度掺杂。在此之前，抗蚀剂604被形成，使低浓度杂质区601c和602c不被杂质元素掺杂。利用抗蚀剂604；515a、515b、515d、515e；第二栅电极514a、514b、514d、514e；以及第一栅电极513a、513b、513d、513e作为掩模，以自对准方式进行第二掺杂，以便将n型杂质元素(在本实施方案中是磷)选择性地加入到低浓度杂质区。这样形成的高浓度杂质区603a-603d优选用磷掺杂到包括浓度为每立方厘米1×1020-5×1021原子的磷。
然后，在清除抗蚀剂604和抗蚀剂515a-515e之后，如图23A所示形成抗蚀剂606。然后用第二栅电极514a、514d、514e作为掩模，局部地腐蚀第一栅电极513a、513d、513e，以便分别得到栅长度与第二栅电极栅长度相同的第三栅电极605a、605b、605c。然后清除抗蚀剂606。
当形成抗蚀剂606而不清除抗蚀剂515a-515e来形成第三栅电极605a、605b、605c时，Cl2被用作腐蚀气体，工作室内的压力被抽气系统设定为0.67Pa，且2000W的功率被施加到线圈形电极以便产生等离子体。50W的功率被施加到衬底侧(样品台)。
随后，抗蚀剂701被形成(图23B)。已经是n型杂质区的高浓度杂质区603a和603d以及低浓度杂质区601a和601e，被p型杂质元素(在本实施方案中是硼)掺杂。具体地说，用双硼烷(B2H6)的离子掺杂方法，对上述各区域进行掺杂，以便包括浓度为每立方厘米3×1020-3×1021原子的p型杂质元素。因此，形成了包含高浓度硼的杂质区702和703。因此，杂质区702和703各用作p沟道TFT的源区和漏区。
然后，如图23C所示清除抗蚀剂701。然后，在第三栅电极605a-605c、第一栅电极513b和513c、以及第二栅电极514a-514e的二侧上形成侧壁704a-704e。借助于在形成实施方案1所示的绝缘膜之后被回腐蚀，来形成侧壁704a-704e。
然后，用侧壁704a-704e作为掩模，利用干法腐蚀方法，栅绝缘膜14被腐蚀(图24A)。利用这一腐蚀，形成了栅绝缘膜700a-700e。
然后形成抗蚀剂705，并进行掺杂。利用这一掺杂，用抗蚀剂705、侧壁704c、以及第二栅电极514c作为掩模，杂质元素被局部地加入到n型低浓度杂质区602c。磷(PH3)被用作杂质元素，并用离子掺杂方法，n型高浓度杂质元素(在本实施方案中是磷)以每立方厘米1×1020-5×1021原子(典型为每立方厘米2×1020-5×1021原子)的浓度被加入；于是形成了包含高浓度磷的杂质区706。同时形成作为Loff区的低浓度杂质区707。低浓度杂质区601c成为Lov区(图24B)。
接着，如图24C所示，形成硅化物层708a-708e。在清除抗蚀剂705之后，镍膜被形成为与暴露的半导体膜相接触。然后，在硅化物能够被形成的温度下进行热处理，以便形成硅化物层。
然后，钝化膜801被形成为具有50-500nm的厚度(典型为200-300nm)作为保护膜。可以用氧化硅膜、氮化硅膜、氧氮化硅膜、或这些膜的叠层来代替。借助于提供钝化膜801，能够得到防止包括大气中氧或潮气的各种离子杂质渗透的阻挡效应(图25A)。
然后，层间绝缘膜802被形成在钝化膜801上，厚度为1.6微米。可以用SOG(甩涂玻璃)方法或甩涂方法涂敷的下列膜来形成层间绝缘膜802：诸如聚酰亚胺、聚酰胺、BCB(苯并环丁烯)、丙烯酸酯、或硅氧烷之类的有机树脂；无机层间绝缘膜(诸如氮化硅或氧化硅之类的包含硅的绝缘膜)；或诸如由低k(低介电常数)材料形成的膜。硅氧烷由硅(Si)和氧(O)键所构成的骨架结构组成，其中包括至少包含氢的有机原子团(诸如烷基原子团或芳香族碳氢化合物)作为替位基，其中至少包含氢的氟原子团或有机原子团也可以被用作替位基。由于层间绝缘膜802减轻了形成在玻璃衬底上的TFT所引起的不平整性从而具有极高的平整度，故层间绝缘膜802优选是一种平整度优异的膜。然后，可以进一步在层间绝缘膜上形成钝化膜。
然后，接触孔被形成在钝化膜801和层间绝缘膜802中，然后形成源和漏布线803a-803i。在本实施方案中，源和漏布线各具有由钛膜、第一铝膜、以及包含碳和金属元素的第二铝膜组成的三层结构，或由钼膜、第一铝膜、包含碳和金属元素的第二铝膜组成的三层结构。第一铝膜可以是与其它金属元素混合的膜。钛、钼、或镍是包含在第二铝膜中的金属元素的例子。不言自明，其它金属也可以被用于源和漏布线来代替上述金属。
随后，象素电极804被形成为与漏布线803h相接触(图25B)。借助于腐蚀透明导电膜来形成象素电极804。透明导电膜可以是氧化铟与氧化锡的化合物、氧化铟与氧化锌的化合物、氧化锌、氧化锡、或氧化铟。
当用透明导电膜来形成象素电极804，并用铝膜来形成漏布线时，氧化铝被形成在界面中。由于氧化物具有高电阻，故在象素电极与漏布线之间产生了高电阻。但在本实施方案中，象素电极被连接到第二铝膜；因而不形成氧化物。这是因为包含在第二铝膜中的金属元素抑制了氧化物的形成。因此，漏布线与象素电极之间界面中的电阻能够保持低。
在形成象素电极之后，用树脂材料形成了分隔壁805。借助于腐蚀1-2微米厚的丙烯酸酯膜或聚酰亚胺膜，使部分象素电极804被暴露，来形成分隔壁805。要指出的是，用作遮光膜的黑膜(未示出)可以恰当地被提供在分隔壁805下方。
然后，用真空气相淀积方法，不暴露于大气而连续地形成EL层806和电极(MgAg电极)807。优选将EL层806形成为具有100nm到1微米的厚度，而电极807形成为具有180-300nm(典型为200-250nm)的厚度。也可以用喷墨方法、丝网印刷方法等来形成此EL层。
在此步骤中，EL层和阴极被依次形成在对应于红色、绿色、蓝色的各个象素中。因为EL层对溶液的抗性低，故必须分别为各个颜色形成EL层而不用光刻技术。因此，优选用金属掩模来覆盖预定象素之外的各个象素，以便仅仅在需要的部分内选择性地形成EL层和阴极。至少一种颜色是用三重态化合物成色的。由于三重态化合物比单重态化合物具有更高的亮度，故优选采用三重态化合物来形成对应于看似暗的红色的象素，而单重态化合物被用来形成其它的象素。
换言之，设定了用来覆盖对应于红色的象素之外的所有象素的掩模，并利用此掩模来选择性地形成红色发光的EL层和电极。接着设定用来覆盖对应于绿色的象素之外的所有象素的掩模，并利用此掩模来选择性地形成绿色发光的EL层和电极。然后设定用来覆盖对应于蓝色的象素之外的所有象素的掩模，并利用此掩模来选择性地形成蓝色发光的EL层和电极。要指出的是，在本描述中，不同的掩模被用于各个颜色；但同一个掩模可以被使用多次。此外，优选保持真空直至在所有象素中形成EL层和电极。
可以用已知的材料来形成EL层806。考虑到驱动电压，优选采用有机材料作为此已知材料。例如，优选形成具有由空穴注入层、空穴输运层、发光层、以及电子注入层组成的四层结构的EL层。其中氧化钼和αNPD被混合的膜(OMOx膜)也可以被用于EL层。或者，其中组合有机材料和无机材料的混合层，也可以被用于EL层。在采用有机材料作为EL层的情况下，可以采用低分子量材料、中等分子量材料、以及高分子量材料。此外，本实施方案示出了采用MgAg电极作为EL元件的阴极的例子；但也可以采用其它已知的材料。
在形成了电极807时，就完成了发光元件808。然后提供保护膜809，以便完全覆盖发光元件808。可以用包括碳膜、氮化硅膜、或氧氮化硅膜的绝缘膜，来形成保护膜809。这种绝缘膜能够被用作单层或叠层。
而且，提供密封材料810来覆盖保护膜809，并在其上固定一个盖件811。密封材料810是一种紫外线固化的树脂，其内部优选包含吸潮物质或抗氧化剂物质。而且，在本实施方案中，玻璃衬底、石英衬底、或塑料衬底可以被用于盖件811。虽然未示出，但可以在密封材料810与盖件811之间提供一个起偏振片。借助于提供此起偏振片，能够提供高反差显示。
因此，如图25B所示，就完成了一种有源矩阵EL显示器件，其结构包括p沟道TFT 812、n沟道TFT 813、取样电路TFT 814、开关TFT 815、以及电流控制TFT 816。在本实施方案中，各没有LDD区的p沟道TFT 812和电流控制TFT 816、具有Lov区的n沟道TFT813、具有Loff区的开关TFT 815、以及具有Loff区和Lov区二者的取样电路TFT 814，被同时形成在同一个衬底上。要指出的是，p沟道TFT 812和816具有很小的热载流子效应和短沟道效应，因而在本实施方案中不提供LDD区。但如在其它n沟道TFT中那样，借助于利用栅电极或侧壁作为掩模而进行p型杂质元素的掺杂，p沟道TFT可以适当地配备LDD区。至于此方法，可以参照用来形成本实施方案的n沟道TFT的方法，并利用p型杂质元素作为掺杂元素，来形成具有各结构的p沟道TFT。
在本实施方案中，描述了一种底部发光的EL显示器件，其中，象素电极是透明导电膜，而其它电极是MgAg电极。但本发明不局限于这种结构，借助于用遮光材料形成象素电极并用透明导电膜形成其它电极，可以制造顶部发光的EL显示器件。此外，借助于用透明导电膜形成二种电极，可以制造双向发光的EL显示器件。
图26示出了显示器件的示意图。栅信号线驱动电路1101、源信号线驱动电路1102、以及具有多个象素1103的象素部分1104，被形成在衬底1100上。栅信号线驱动电路1101和源信号线驱动电路1102被连接到FPC(柔性印刷电路)1105。各示于图25B的p沟道TFT 812和n沟道TFT 813可以被用于源信号线驱动电路或栅信号线驱动电路。
源信号线驱动电路1102包括移位寄存电路、电平移位电路、以及取样电路。时钟信号(CLK)和起始脉冲信号(SP)被输入到移位寄存电路，移位寄存电路输出用来对视频信号进行取样的取样信号。从移位寄存器输出的取样信号，被输入到电平移位电路中，且信号被放大。然后，放大了的取样信号被输入到取样电路中。此取样电路对被取样信号从外部输入的视频信号进行取样，并将其输入到象素部分。
至于这些驱动电路，要求高速运行；因而优选采用具有GOLD结构的TFT。这是因为Lov区具有降低漏附近产生的高电场的功能，从而能够防止热载流子造成的退化。此外，至于取样电路，由于要求抗热载流子造成的退化的措施并需要低关态电流，故具有Lov区和Loff区二者的结构是优选的。另一方面，象素的开关TFT或用来储存电流控制TFT的栅电压的储存TFT，优选由具有能够降低关态电流的Loff区的TFT来组成。
根据本实施方案，通过上述各情况，驱动电路部分中的n沟道TFT各具有Lov区，取样电路TFT具有Loff区和Lov区，而象素部分的开关TFT具有Loff区。根据本实施方案，能够以高的精度来制造适合于各种电路的TFT。因此，本实施方案中制造的半导体器件是一种能够高速运行且泄漏电流小的显示器件。此外，本实施方案的半导体器件可以是紧凑的，从而能够实现容易携带的小型显示器件。
本发明不局限于具有上述结构的显示器件，并当然能够被应用于制造各种显示器件。
实施方案12
在本实施方案中，将描述根据本发明制造液晶显示器件的例子。而且，在本实施方案中，相同的参考号被用于与实施方案1-11相同的部分，其详细解释从略。
通过与实施方案11中图22A-22C、23A-23C、24A-24C、以及25A和25B所示的相同的各个步骤，具有Lov区和Loff区的n沟道TFT 1801和1803以及没有LDD结构的p沟道TFT 1802，被形成在衬底11上(图27A)。但n沟道TFT和p沟道TFT的各个结构不局限于上述结构，可以采用实施方案1-6所述的任何一种结构。例如，n沟道TFT 1803可以具有实施方案2或3所述的结构。层间绝缘膜1800包含无机材料或有机材料，并具有单层结构或叠层结构。
接着，层间绝缘膜1804被进一步形成在层间绝缘膜1800和布线1700上。然后，用光掩模形成抗蚀剂掩模，并用干法腐蚀方法局部地清除层间绝缘膜1804，以便形成窗口(接触孔)。在此接触孔的形成中，四氟化碳(CF4)、氧(O2)、以及氦(He)被用作腐蚀气体，流速为CF4∶O2∶He＝50∶50∶30(sccm)。要指出的是，接触孔的底部达及连接到n沟道TFT 1803的布线1700。
然后，在清除抗蚀剂掩模之后，导电膜被形成在整个表面上，并进行腐蚀，以便形成电连接到n沟道TFT 1803的象素电极1805(图27B)。在本实施方案中，制造了反射性液晶显示屏；因此，利用溅射方法，用诸如Ag(银)、Au(金)、Cu(铜)、W(钨)、或Al(铝)之类的光反射金属材料，来形成象素电极1805。
在制造光透射性液晶显示屏的情况下，用诸如氧化铟锡(ITO)、包含氧化硅的氧化铟锡、氧化锌(ZnO)、或氧化锡(SnO2)之类的透明导电膜，来形成象素电极1805。
通过上述各步骤，就完成了液晶显示器件的TFT衬底，其中，作为象素部分TFT的n沟道TFT 1803、包括n沟道TFT 1801和p沟道TFT 1802的CMOS电路1806、以及象素电极1805，被形成在衬底11上。
然后，如图28所示，定向膜1807a被形成来覆盖象素电极1805。要指出的是，可以用滴珠喷射方法、丝网印刷方法、或胶印方法，来形成定向膜1807a。然后对定向膜1807a的表面进行摩擦工艺。
在反衬底1808上，提供了由成色层1809a、遮光层(黑矩阵)1809b、以及涂层1810组成的滤色器，并形成由透明电极或反射性电极组成的反电极1811，然后在其上形成定向膜1807b。虽然此处未示出，但用滴珠喷射方法形成了密封材料，以便环绕与包括作为象素TFT的n沟道TFT 1803的象素部分重叠的区域。
然后，液晶组分1812在减压下被滴落，使气泡不混合在其中，且二个衬底11和1808被彼此固定。TN模式被用作液晶组分1812的定向模式，其中，液晶分子的定向从光注入点到光发射点被90度扭转对准。各衬底以其摩擦方向彼此直角相交的方式被彼此固定。
要指出的是，借助于在密封材料中分散球状分隔物或提供由树脂组成的柱状分隔物，或提供填料，也可以保持成对衬底之间的距离均匀。用包含丙烯酸酯、聚酰亚胺、聚酰亚胺酰胺、和环氧树脂中至少一种作为其主要成分的有机树脂材料，或具有氧化硅、氮化硅、以及包含氮的氧化硅中任何一种的无机材料，或它们的叠层膜，来形成上述柱状分隔物。
如上所述，在本实施方案中能够制作具有更长寿命的紧凑的液晶显示器件。本实施方案中制作的液晶显示器件能够被用作各种电子装置的显示部分。
在本实施方案中，描述了具有单栅结构的TFT；但本发明不局限于单栅结构，也可以采用诸如双栅TFT之类的具有多个沟道形成区的多栅TFT。
实施方案13
实施方案1-10所示的半导体器件以及实施方案11和12所示的显示器件，能够被用于制造各种电子装置。例如，这些电子装置包括电视装置、摄像机，数码相机、导航系统、放声装置(车载音响、组合音响等)、个人计算机、游戏机、便携式信息终端(移动计算机、蜂窝电话、便携式游戏机、电子笔记本等)、配备有记录媒质的放像装置(具体地说是能够重现诸如数字万能碟盘(DVD)之类的记录媒质并具有能够显示图象的显示器的装置)等。图34A-34G示出了这些电子装置的具体例子。
图34A示出了一种电视装置，它包括机箱13001、支座13002、显示部分13003、扬声器部分13004、视频输入端子13005等。实施方案11和12所述的显示器件能够被应用于显示部分13003，从而能够完成电视装置。EL显示器和液晶显示器等能够被用作显示部分13003。要指出的是，此电视装置包括诸如计算机、TV广播接收、以及广告显示器之类的所有电视装置。利用上述结构，驱动电路部分能够很紧凑，从而能够提供高可靠性的廉价电视装置。
图34B示出了一种数码相机，它包括主体13101、显示部分13102、图象接收部分13103、操作键13104、外部连接端口13105、快门13106等。实施方案11和12所述的显示器件能够被应用于显示部分13102，从而能够完成数码相机。利用上述结构，显示部分13102能够很紧凑，从而能够提供高可靠性的廉价而紧凑的数码相机。
图34C示出了一种计算机，它包括主体13201、机箱13202、显示部分13203、键盘13204、外部连接端口13205、鼠标13206等。实施方案11和12所述的显示器件能够被应用于显示部分13203，从而能够完成计算机。利用上述结构，显示部分13203能够很紧凑，从而能够提供高可靠性的廉价而紧凑的计算机。
图34D示出了一种移动计算机，它包括主体13301、显示部分13302、开关13303、操作键13304、IR端口13305等。实施方案11和12所述的显示器件能够被应用于显示部分13302，从而能够完成移动计算机。利用上述结构，显示部分13302能够很紧凑，从而能够提供高可靠性的廉价而紧凑的移动计算机。
图34E示出了一种配备有记录媒质的放像装置(具体地说是DVD放像装置)，它包括主体13401、机箱13402、显示部分A13403、显示部分B13404、记录媒质(DVD等)读出部分13405、操作键13406、扬声器部分13407等。显示部分A13403主要显示图象信息，而显示部分B13404主要显示文本信息。实施方案11和12所述的显示器件能够被应用于显示部分A13403和显示部分B13404，从而能够完成放像装置。要指出的是，配备有记录媒质的放像装置包括游戏机等。利用上述结构，显示部分能够很紧凑，从而能够提供高可靠性的廉价而紧凑的放像装置。
图34F示出了一种摄像机，它包括主体13601、显示部分13602、机箱13603、外部连接端口13604、遥控接收部分13605、图象接收部分13606、电池13607、音频输入部分13608、操作键13609、目镜13610等。实施方案11和12所述的显示器件能够被应用于显示部分13602，从而能够完成摄像机。利用上述结构，显示部分13602能够很紧凑，从而能够提供高可靠性的廉价而紧凑的摄像机。
图34G示出了一种蜂窝电话，它包括主体13701、机箱13702、显示部分13703、音频输入部分13704、音频输出部分13705、操作键13706、外部连接端口13707、天线13708等。实施方案11和12所述的显示器件能够被应用于显示部分13703，从而能够完成蜂窝电话。要指出的是，借助于在显示部分13703中的黑色背景上显示白色文本，能够抑制蜂窝电话的功耗。利用上述结构，显示部分13703能够很紧凑，从而能够提供高可靠性的廉价而紧凑的蜂窝电话。
确切地说，用于这些电子装置的显示部分的显示器件包括用来驱动象素的薄膜晶体管，且各个TFT所希望的结构依赖于电路而彼此不同。利用本发明，能够以高的精度制造具有适合于各种电路的结构的TFT；因而能够以高的成品率制造高质量的电子装置。
如上所述，本发明的应用范围非常广阔，本发明能够被应用于各种领域的电子装置。
实施例1
下面参照图31A-31D以及32A-32D来描述在同一个衬底上制作n沟道TFT和p沟道TFT的具体方法。
玻璃衬底被用作衬底230(图31A)。在此玻璃衬底上，用CVD方法，借助于层叠包含氮的氧化硅膜(SiON膜)和包含氧的氮化硅膜(SiNO膜)，来形成基底膜231。SiNO膜的厚度为50nm，而SiON膜的厚度为100nm。
然后，在基底膜上，用CVD方法，形成60-70nm的非晶硅膜作为半导体膜。在500-550℃下，对此非晶硅膜进行加热，以便从膜中释放氢。然后利用连续波激光辐照，来晶化非晶硅。然后，利用对结晶硅膜整个表面的沟道掺杂，来进行少量B2H6的掺杂。
随后，结晶硅膜被腐蚀，以便形成小岛状半导体膜232a和232b。在小岛状半导体膜上，用CVD方法形成40nm厚的SiON膜作为栅绝缘膜234。在栅绝缘膜234上，用溅射方法形成30nm厚的氮化钽层作为第一导电膜235，并用溅射方法形成370nm厚的钨膜作为第二导电膜236。然后，用步进机在钨膜上形成抗蚀剂237a和237b。接着，虽然此处未示出，借助于利用抗蚀剂237a和237b作为掩模来腐蚀钨膜以便从钨膜形成栅电极。Cl2，SF6和O2的混合气体被用作腐蚀气体，且气流速率为Cl2/SF6/O2＝33/33/10(sccm)。借助于调节压力为0.67Pa并施加2000W的功率至线圈形电极来产生等离子体。将50W的功率施加到衬底侧(样品台)。
然后，利用由上述腐蚀形成的以钨膜形成的栅电极作为掩模，氧化钽膜被腐蚀以形成由氮化钽膜组成的第一栅电极239a和239b。腐蚀气体是Cl2。借助于将压力调节成0.67Pa，并将2000W的功率施加到线圈形电极，来产生等离子体。50W的功率被施加到衬底侧(样品台)。
接着，用腐蚀方法使抗蚀剂凹陷。利用凹陷的抗蚀剂作为掩模，对钨组成的栅电极进行腐蚀。借助于将压力调节为1.33Pa，并将2000W的功率施加到线圈形电极，来产生等离子体。对衬底侧(样品台)不施加功率。Cl2、SF6、O2的混合气体被用作腐蚀气体，且流量为Cl2/SF6/O2＝22/22/30(sccm)。因此，第二栅电极238a和238b由钨组成。然后清除抗蚀剂(图31B)。
接着，利用80kV的加速电压，用低浓度的PH3对成为n沟道TFT的小岛状半导体膜232a进行掺杂，使磷的浓度为每立方厘米5.0×1013原子。此时，用抗蚀剂2200覆盖p沟道TFT，使之不被PH3掺杂(图31C)。在掺杂之后，清除抗蚀剂2200。利用这一掺杂，形成了n型低浓度杂质区233a-233d。
然后，利用45kV的加速电压，用高浓度的硼对成为p沟道TFT的小岛状半导体膜232b进行掺杂(图31D)。使硼的浓度为每立方厘米3.0×1020原子。此时，用抗蚀剂2201覆盖n沟道TFT，使之不被硼掺杂。在掺杂之后，清除抗蚀剂2201。利用这一掺杂，形成了p型高浓度杂质区240a和240b。
随后，用CVD方法，氧化硅膜被各向同性形成为300nm厚，并用各向异性腐蚀方法对氧化硅膜进行回腐蚀，以便形成侧壁241(图32A)。然后，用侧壁241作为掩模，用干法腐蚀方法，对作为栅绝缘膜234的SiON膜进行腐蚀(图32A)。由此，形成栅绝缘膜242a和242b。
然后，利用20kV的加速电压，用高浓度的磷，对从栅绝缘膜242a和242b暴露的小岛状半导体膜进行掺杂，使磷的浓度为每立方厘米3.0×1015原子。同样在此情况下，用抗蚀剂2305覆盖p沟道TFT，使之不被磷掺杂。利用这一掺杂，形成了n型低浓度杂质区244a和244b以及n型高浓度杂质区243a和243b。在掺杂之后，清除抗蚀剂2305(图32B)。
接着，在室温下用溅射方法于整个表面上形成5nm的镍膜作为金属膜之后，用RTA(快速热退火)在500℃下进行30秒钟热处理。此热处理在真空中进行。利用这一处理，半导体膜中的镍和硅彼此发生反应，从而在暴露的小岛状半导体膜的表面上形成由硅化镍组成的硅化物层245a和245b(图32C)。
用湿法腐蚀方法清除残留的镍。然后，用CVD方法在整个表面上形成膜厚度为50nm的SiON膜246。然后，用炉子在550℃下于氮气氛中进行4小时的热处理，以便进行杂质区的热激活。SiON膜246用作帽膜，用来防止热激活造成的钨氧化。
随后，100nm的氮化硅膜247和600nm的SiON膜248被相继层叠在SiON膜246上。SiON膜246、氮化硅膜247、以及SiON膜248成为层间绝缘膜。然后，在410℃下于氮气氛中进行1小时的热处理。利用此热处理，氢从氮化硅膜247被释放，从而进行半导体膜的氢化。
然后，用干法腐蚀方法，对层间绝缘膜进行腐蚀，以便形成暴露硅化物层245a和245b的接触孔。然后，借助于用溅射方法相继淀积而形成叠层的导电层，致使接触孔被填充。此导电层具有由60nm的钛膜、40nm的氮化钛膜、500nm的铝膜、60nm的钛膜、以及40nm的氮化钛膜组成的叠层结构。用干法腐蚀方法对此导电层进行腐蚀，以便形成成为源电极和漏电极的布线251(图32D)。通过上述各步骤，就形成了n沟道TFT 249和p沟道TFT 250。
在n沟道TFT 249中，低浓度杂质区233a和233c是Lov区，低浓度杂质区244a和244b是Loff区，而高浓度杂质区243a和243b是源区和漏区。另一方面，p沟道TFT仅仅具有高浓度杂质区240a和240b作为源区和漏区，而没有LDD区。
本实施例可以与实施方案1-13任意地组合。
本申请基于2005年3月7日在日本专利局提交的日本专利申请no.2005-62929，其整个内容在此处被列为参考。

Claims (18)

1.一种半导体器件，包括：
形成在衬底上的半导体膜，所述半导体膜包括沟道形成区、低浓度杂质区、以及高浓度杂质区；
被形成为使部分高浓度杂质区暴露的栅绝缘膜；
形成在栅绝缘膜上的栅电极，所述栅电极包括第一导电膜和形成在第一导电膜上的第二导电膜；
形成在栅电极侧面上的侧壁；
形成在高浓度杂质区表面上的硅化物层；以及
连接到硅化物层的布线，
其中，栅绝缘膜沿沟道长度方向的侧边缘与侧壁之一的外侧边缘对准；
其中，第一导电膜沿沟道长度方向的长度大于第二导电膜的长度；且
其中，低浓度杂质区与第一导电膜重叠，栅绝缘膜插入其间，且低浓度杂质区不与第二导电膜重叠。
2.一种半导体器件，包括：
形成在衬底上的半导体膜，所述半导体膜包括沟道形成区、第一低浓度杂质区、第二低浓度杂质区、以及高浓度杂质区；
被形成为使高浓度杂质区暴露的栅绝缘膜；
形成在栅绝缘膜上的栅电极，所述栅电极包括第一导电膜和形成在第一导电膜上的第二导电膜；
形成在栅电极侧面上的侧壁；
形成在高浓度杂质区表面上的硅化物层；以及
连接到硅化物层的布线，
其中，栅绝缘膜沿沟道长度方向的侧边缘与侧壁之一的外侧边缘对准；
其中，第一导电膜沿沟道长度方向的长度大于第二导电膜的长度；
其中，第一低浓度杂质区与第一导电膜重叠，栅绝缘膜插入其间，且第一低浓度杂质区不与第二导电膜重叠；且
其中，第二低浓度杂质区与侧壁之一重叠，栅绝缘膜插入其间，且第二低浓度杂质区不与第一导电膜重叠。
3.根据权利要求1的半导体器件，其中，低浓度杂质区沿沟道长度方向的长度为20nm或以上到200nm或以下。
4.根据权利要求2的半导体器件，其中，第一低浓度杂质区沿沟道长度方向的长度为20nm或以上到200nm或以下，而第二低浓度杂质区沿沟道长度方向的长度为30nm或以上到500nm或以下。
5.根据权利要求1的半导体器件，其中，沟道形成区的沟道长度为0.1微米或以上到1.0微米或以下。
6.根据权利要求2的半导体器件，其中，沟道形成区的沟道长度为0.1微米或以上到1.0微米或以下。
7.一种制造半导体器件的方法，包括下列步骤：
在衬底上包括硅的半导体膜上形成栅绝缘膜；
在栅绝缘膜上形成第一导电膜；
在第一导电膜上形成第二导电膜；
在第二导电膜上形成抗蚀剂；
借助于用抗蚀剂作为掩模对第二导电膜进行第一腐蚀，形成腐蚀过的第二导电膜；
借助于用抗蚀剂和腐蚀过的第二导电膜作为掩模对第一导电膜进行第二腐蚀，形成第一栅电极；
借助于对腐蚀过的第二导电膜进行第三腐蚀，以便使抗蚀剂凹陷，并用凹陷的抗蚀剂作为掩模，对腐蚀过的第二导电膜进行腐蚀，形成栅长度短于第一栅电极栅长度的第二栅电极；
借助于用第二栅电极作为掩模进行杂质元素的掺杂，在半导体膜中形成沟道形成区和低浓度杂质区；
在第一栅电极的侧面和第二栅电极的侧面上，形成侧壁；
借助于用侧壁和第二栅电极作为掩模对栅绝缘膜进行腐蚀，暴露部分半导体膜；
形成至少与半导体膜的暴露部分相接触的金属膜；
在形成金属膜之后，进行热处理，以便在与金属膜相接触的半导体膜的暴露部分中形成硅化物层；以及
借助于用侧壁和第二栅电极作为掩模进行杂质元素的掺杂，在半导体膜中形成高浓度杂质区。
8.一种制造半导体器件的方法，包括下列步骤：
在衬底上包括硅的半导体膜上形成栅绝缘膜；
在栅绝缘膜上形成第一导电膜；
在第一导电膜上形成第二导电膜；
在第二导电膜上形成抗蚀剂；
借助于用抗蚀剂作为掩模对第二导电膜进行第一腐蚀，形成腐蚀过的第二导电膜；
借助于用抗蚀剂和腐蚀过的第二导电膜作为掩模对第一导电膜进行第二腐蚀，形成第一栅电极；
借助于对腐蚀过的第二导电膜进行第三腐蚀，以便使抗蚀剂凹陷，并用凹陷的抗蚀剂作为掩模，对腐蚀过的第二导电膜进行腐蚀，形成栅长度短于第一栅电极栅长度的第二栅电极；
借助于用第二栅电极作为掩模进行杂质元素的掺杂，在半导体膜中形成沟道形成区、低浓度杂质区、以及高浓度区；
在第一栅电极的侧面和第二栅电极的侧面上，形成侧壁；
借助于用侧壁和第二栅电极作为掩模对栅绝缘膜进行腐蚀，暴露部分半导体膜；
形成至少与半导体膜的暴露部分相接触的金属膜；以及
在形成金属膜之后，进行热处理，以便在与金属膜相接触的半导体膜的暴露部分中形成硅化物层。
9.一种制造半导体器件的方法，包括下列步骤：
在衬底上包括硅的半导体膜上形成栅绝缘膜；
在栅绝缘膜上形成第一导电膜；
在第一导电膜上形成第二导电膜；
在第二导电膜上形成抗蚀剂；
借助于用抗蚀剂作为掩模对第二导电膜进行第一腐蚀，形成腐蚀过的第二导电膜；
借助于用抗蚀剂和腐蚀过的第二导电膜作为掩模对第一导电膜进行第二腐蚀，形成第一栅电极；
借助于对腐蚀过的第二导电膜进行第三腐蚀，以便使抗蚀剂凹陷，并用凹陷的抗蚀剂作为掩模，对腐蚀过的第二导电膜进行腐蚀，形成栅长度短于第一栅电极栅长度的第二栅电极；
借助于用第二栅电极作为掩模进行杂质元素的掺杂，在半导体膜中形成沟道形成区、低浓度杂质区、以及高浓度杂质区；
借助于用第二栅电极作为掩模对第一栅电极进行腐蚀，形成栅长度与第二栅电极相同的第三栅电极；
借助于用第二栅电极和第三栅电极作为掩模对栅绝缘膜进行腐蚀，暴露部分半导体膜；
在腐蚀过的栅绝缘膜的侧面、第二栅电极的侧面、以及第三栅电极的侧面上，形成侧壁；
形成至少与半导体膜的暴露部分相接触的金属膜；以及
在形成金属膜之后，进行热处理，以便在与金属膜相接触的半导体膜的暴露部分中形成硅化物层。
10.一种制造半导体器件的方法，包括下列步骤：
在衬底上包括硅的半导体膜上形成栅绝缘膜；
在栅绝缘膜上形成第一导电膜；
在第一导电膜上形成第二导电膜；
在第二导电膜上形成抗蚀剂；
借助于用抗蚀剂作为掩模对第二导电膜进行第一腐蚀，形成腐蚀过的第二导电膜；
借助于用抗蚀剂和腐蚀过的第二导电膜作为掩模对第一导电膜进行第二腐蚀，形成第一栅电极；
借助于对腐蚀过的第二导电膜进行第三腐蚀，以便使抗蚀剂凹陷，并用凹陷的抗蚀剂作为掩模，对腐蚀过的第二导电膜进行腐蚀，形成栅长度短于第一栅电极栅长度的第二栅电极；
借助于用第一栅电极作为掩模对栅绝缘膜进行腐蚀，暴露部分半导体膜；
在腐蚀栅绝缘膜之前或之后，借助于用第二栅电极作为掩模进行杂质元素的掺杂，形成沟道形成区和低浓度杂质区；
在腐蚀过的栅绝缘膜的侧面、第一栅电极的侧面、以及第二栅电极的侧面上，形成侧壁；
形成至少与半导体膜的暴露部分相接触的金属膜；以及
在形成金属膜之后，进行热处理，以便在与金属膜相接触的半导体膜的暴露部分中形成硅化物层。
11.根据权利要求7的制造半导体器件的方法，其中，沟道形成区的沟道长度为0.1微米或以上到1.0微米或以下。
12.根据权利要求8的制造半导体器件的方法，其中，沟道形成区的沟道长度为0.1微米或以上到1.0微米或以下。
13.根据权利要求9的制造半导体器件的方法，其中，沟道形成区的沟道长度为0.1微米或以上到1.0微米或以下。
14.根据权利要求10的制造半导体器件的方法，其中，沟道形成区的沟道长度为0.1微米或以上到1.0微米或以下。
15.根据权利要求7的制造半导体器件的方法，其中，形成连接到硅化物层的布线。
16.根据权利要求8的制造半导体器件的方法，其中，形成连接到硅化物层的布线。
17.根据权利要求9的制造半导体器件的方法，其中，形成连接到硅化物层的布线。
18.根据权利要求10的制造半导体器件的方法，其中，形成连接到硅化物层的布线。
CNA200610059761XA 2005-03-07 2006-03-07 半导体器件及其制造方法 Pending CN1841766A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005062929 2005-03-07
JP2005062929 2005-03-07

Publications (1)

Publication Number Publication Date
CN1841766A true CN1841766A (zh) 2006-10-04

Family

ID=36943279

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200610059761XA Pending CN1841766A (zh) 2005-03-07 2006-03-07 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US20060197088A1 (zh)
KR (1) KR101238753B1 (zh)
CN (1) CN1841766A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165453A (zh) * 2011-12-12 2013-06-19 中芯国际集成电路制造(上海)有限公司 高介电金属栅mos及其制造方法
CN106558491A (zh) * 2015-09-25 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI382455B (zh) * 2004-11-04 2013-01-11 Semiconductor Energy Lab 半導體裝置和其製造方法
US8153511B2 (en) * 2005-05-30 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7968932B2 (en) * 2005-12-26 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5352081B2 (ja) 2006-12-20 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101334177B1 (ko) * 2007-02-15 2013-11-28 재단법인서울대학교산학협력재단 박막 트랜지스터 및 그 제조 방법
JP5415001B2 (ja) * 2007-02-22 2014-02-12 株式会社半導体エネルギー研究所 半導体装置
US7709878B2 (en) * 2007-09-20 2010-05-04 United Microelectronics Corp. Capacitor structure having butting conductive layer
CN103529645A (zh) * 2013-10-25 2014-01-22 无锡英普林纳米科技有限公司 一种纳米印章的制备方法
CN104900652B (zh) * 2015-04-10 2017-09-26 京东方科技集团股份有限公司 一种低温多晶硅晶体管阵列基板及其制备方法、显示装置
JP2017041596A (ja) * 2015-08-21 2017-02-23 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、半導体装置および電子機器

Family Cites Families (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US635512A (en) * 1898-07-01 1899-10-24 Thomas H Savery Pipe-joint for hollow revolving journals.
US5102815A (en) * 1990-12-19 1992-04-07 Intel Corporation Method of fabricating a composite inverse T-gate metal oxide semiconductor device
US5097301A (en) * 1990-12-19 1992-03-17 Intel Corporation Composite inverse T-gate metal oxide semiconductor device and method of fabrication
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US5162884A (en) * 1991-03-27 1992-11-10 Sgs-Thomson Microelectronics, Inc. Insulated gate field-effect transistor with gate-drain overlap and method of making the same
US5182619A (en) * 1991-09-03 1993-01-26 Motorola, Inc. Semiconductor device having an MOS transistor with overlapped and elevated source and drain
US6624477B1 (en) * 1992-10-09 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW232751B (en) * 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
EP0612102B1 (en) * 1993-02-15 2001-09-26 Semiconductor Energy Laboratory Co., Ltd. Process for the fabrication of a crystallised semiconductor layer
JP3107941B2 (ja) * 1993-03-05 2000-11-13 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
KR100203982B1 (ko) * 1993-03-12 1999-06-15 야마자끼 순페이 반도체장치 및 그의 제작방법
JP3193803B2 (ja) * 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
TW297142B (zh) * 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
TW299897U (en) * 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
JP3253808B2 (ja) * 1994-07-07 2002-02-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP4083821B2 (ja) * 1994-09-15 2008-04-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3173760B2 (ja) * 1994-11-11 2001-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH08250739A (ja) * 1995-03-13 1996-09-27 Nec Corp 半導体装置の製造方法
JP3329128B2 (ja) * 1995-03-28 2002-09-30 ソニー株式会社 半導体装置の製造方法
JPH10135475A (ja) * 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3129232B2 (ja) * 1997-05-08 2001-01-29 日本電気株式会社 半導体装置の製造方法
JP4175437B2 (ja) * 1997-09-16 2008-11-05 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3107024B2 (ja) * 1997-12-09 2000-11-06 日本電気株式会社 薄膜トランジスタの製造方法
US6369410B1 (en) * 1997-12-15 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US6048791A (en) * 1998-03-31 2000-04-11 Kabushiki Kaisha Toshiba Semiconductor device with electrode formed of conductive layer consisting of polysilicon layer and metal-silicide layer and its manufacturing method
US6274887B1 (en) * 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6909114B1 (en) * 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
JP4160013B2 (ja) * 1998-11-17 2008-10-01 株式会社半導体エネルギー研究所 半導体装置
US6365917B1 (en) * 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2000174282A (ja) * 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US6545359B1 (en) * 1998-12-18 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof
US6259138B1 (en) * 1998-12-18 2001-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multilayered gate electrode and impurity regions overlapping therewith
US6531713B1 (en) * 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
US6800512B1 (en) * 1999-09-16 2004-10-05 Matsushita Electric Industrial Co., Ltd. Method of forming insulating film and method of fabricating semiconductor device
US6821827B2 (en) * 1999-12-28 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TW495854B (en) * 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW513753B (en) * 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
US6690437B2 (en) * 2000-04-18 2004-02-10 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
US6706544B2 (en) * 2000-04-19 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and fabricating method thereof
US6847341B2 (en) * 2000-04-19 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method of driving the same
US6611108B2 (en) * 2000-04-26 2003-08-26 Semiconductor Energy Laboratory Co., Ltd. Electronic device and driving method thereof
US6747289B2 (en) * 2000-04-27 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
US6794229B2 (en) * 2000-04-28 2004-09-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
TW480576B (en) * 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
TW501282B (en) * 2000-06-07 2002-09-01 Semiconductor Energy Lab Method of manufacturing semiconductor device
US7223643B2 (en) * 2000-08-11 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6562671B2 (en) * 2000-09-22 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
US6777275B1 (en) * 2000-11-15 2004-08-17 Advanced Micro Devices, Inc. Single anneal for dopant activation and silicide formation
JP4954366B2 (ja) * 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6858480B2 (en) * 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US6770518B2 (en) * 2001-01-29 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
SG114530A1 (en) * 2001-02-28 2005-09-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
KR100496420B1 (ko) * 2001-03-02 2005-06-17 삼성에스디아이 주식회사 2층구조의 소오스/드레인 전극을 갖는 박막 트랜지스터 및그의 제조방법과 이를 이용한 액티브 매트릭스형 표시소자및 그의 제조방법
KR100590265B1 (ko) 2001-03-12 2006-06-15 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 박막 트랜지스터의제조방법
JP4673513B2 (ja) * 2001-08-01 2011-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4408012B2 (ja) * 2002-07-01 2010-02-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW544941B (en) * 2002-07-08 2003-08-01 Toppoly Optoelectronics Corp Manufacturing process and structure of thin film transistor
US20040201067A1 (en) * 2002-07-08 2004-10-14 Toppoly Optoelectronics Corp. LLD structure of thin film transistor
US20040201068A1 (en) * 2002-10-02 2004-10-14 Toppoly Optoelectronics Corp. Process for producing thin film transistor
KR100572316B1 (ko) * 2002-10-11 2006-04-19 삼성전자주식회사 역티 형태의 게이트 전극을 갖는 모스 트랜지스터들 및 그제조방법들
JP3904512B2 (ja) * 2002-12-24 2007-04-11 シャープ株式会社 半導体装置およびその製造方法、並びに半導体装置を備えた電子機器
US6908850B2 (en) * 2003-09-10 2005-06-21 International Business Machines Corporation Structure and method for silicided metal gate transistors
JP4606006B2 (ja) * 2003-09-11 2011-01-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7176522B2 (en) * 2003-11-25 2007-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having high drive current and method of manufacturing thereof
US7253066B2 (en) * 2004-02-24 2007-08-07 International Business Machines Corporation MOSFET with decoupled halo before extension
US7056799B2 (en) * 2004-04-07 2006-06-06 Chartered Semiconductor Manufacturing Ltd. Method of forming wing gate transistor for integrated circuits
US7288480B2 (en) * 2004-04-23 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit and method for manufacturing the same, CPU, memory, electronic card and electronic device
US7504663B2 (en) * 2004-05-28 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a floating gate electrode that includes a plurality of particles
US8350466B2 (en) * 2004-09-17 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI382455B (zh) * 2004-11-04 2013-01-11 Semiconductor Energy Lab 半導體裝置和其製造方法
US7575959B2 (en) * 2004-11-26 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165453A (zh) * 2011-12-12 2013-06-19 中芯国际集成电路制造(上海)有限公司 高介电金属栅mos及其制造方法
CN103165453B (zh) * 2011-12-12 2015-11-25 中芯国际集成电路制造(上海)有限公司 高介电金属栅mos及其制造方法
CN106558491A (zh) * 2015-09-25 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置

Also Published As

Publication number Publication date
KR20060096923A (ko) 2006-09-13
KR101238753B1 (ko) 2013-03-06
US20060197088A1 (en) 2006-09-07

Similar Documents

Publication Publication Date Title
CN1841766A (zh) 半导体器件及其制造方法
CN1173412C (zh) 半导体器件
CN1153256C (zh) 薄膜半导体、半导体器件以及薄膜晶体管的制造方法
CN1263153C (zh) 半导体器件及其制作方法
CN1242489C (zh) 半导体器件及其制造方法
CN1197141C (zh) 半导体显示器件及其制作方法
CN1286156C (zh) 制造半导体器件的方法
CN100350632C (zh) 半导体显示器件
CN1246910C (zh) 半导体薄膜及其制造方法以及半导体器件及其制造方法
CN1129955C (zh) 半导体器件的制造方法
CN1877799A (zh) 半导体器件以及其制作方法
CN1700443A (zh) 衬底上布线、半导体器件、及其制作方法
CN1296643A (zh) 薄膜晶体管、液晶面板和它们的制造方法
CN1708852A (zh) 半导体装置及半导体装置的制作方法
CN1893117A (zh) 半导体器件以及其制造方法
CN1941299A (zh) 半导体器件及其制造方法
CN1734736A (zh) 电视机和电子设备以及半导体器件的制造方法
CN101044597A (zh) 激光照射方法、激光照射装置和制造半导体器件的方法
CN1477492A (zh) 显示设备及使用该设备的显示系统
CN1790748A (zh) 半导体器件和制造所述半导体器件的方法
CN101079397A (zh) 制造半导体器件的方法
CN1458812A (zh) 显示器件
CN101064347A (zh) 半导体器件及其制造方法
CN101069222A (zh) 显示装置
CN101047192A (zh) 非易失性半导体存储器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20061004