CN1790748A - 半导体器件和制造所述半导体器件的方法 - Google Patents

半导体器件和制造所述半导体器件的方法 Download PDF

Info

Publication number
CN1790748A
CN1790748A CNA2005101186865A CN200510118686A CN1790748A CN 1790748 A CN1790748 A CN 1790748A CN A2005101186865 A CNA2005101186865 A CN A2005101186865A CN 200510118686 A CN200510118686 A CN 200510118686A CN 1790748 A CN1790748 A CN 1790748A
Authority
CN
China
Prior art keywords
conducting film
film
etched
etching
producing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101186865A
Other languages
English (en)
Other versions
CN1790748B (zh
Inventor
山口真弓
矶部敦生
斋藤晓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1790748A publication Critical patent/CN1790748A/zh
Application granted granted Critical
Publication of CN1790748B publication Critical patent/CN1790748B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的目的是在一个工艺中以更少的处理步骤制造具有小尺寸LDD区域的TFT，并且独立制造出具有由每种电路而定的结构的TFT。依照本发明，栅电极是多层的，并且通过使得下层栅电极的栅极长度比上层栅电极的栅极长度长而形成帽形栅电极。此时，利用抗蚀剂凹口宽度使得仅上层栅电极被蚀刻以形成帽形栅电极。因此，也可在精细TFT中形成LDD区域；因此，可独立地制造出具有由每种电路而定的结构的TFT。

Description

半导体器件和制造所述半导体器件的方法
技术领域
本发明涉及由各种电路构成的半导体器件及其制造方法。
背景技术
传统薄膜晶体管(薄膜晶体管：在下文中称之为TFT)是用非晶半导体膜制成的；因此，几乎不可能获得具有10cm2/V·Sec或更大场效应迁移率的TFT。然而，由于由晶体半导体膜制成的TFT的出现，因此可获得具有高场效应迁移率的TFT。
由于由晶体半导体膜制成的TFT具有高场效应迁移率，因此使用TFT可在一个衬底上同时形成各种功能电路。例如，以前，在显示设备中，驱动器IC等被安装在显示部分上以具有驱动器电路。另一方面，由晶体半导体膜制成的TFT的使用可使得显示部分和由移位寄存电路、电平移位电路、缓冲电路、取样电路等构成的驱动器电路被设置在一个衬底上。所述驱动器电路基本是由包括n-沟道TFT和p-沟道TFT的CMOS电路构成的。
为了在一个衬底上形成各种电路，必须形成与每个电路相对应的TFT。这是由于，考虑到显示设备的情况，像素TFT的操作条件不必与驱动器电路中的TFT一致，因此要求每个TFT都具有不同的特性。由n-沟道TFT形成的像素TFT用作用于向液晶施加电压的开关元件。要求像素TFT具有足够小的OFF电流以便于在一个帧周期中储存积聚在液晶层中的电荷。另一方面，驱动器电路中的缓冲电路等被施加以高驱动电压；因此，需要增加耐受电压以使得所述元件甚至不会被所施加的高电压损坏。另外，为了获得高ON电流驱动能力，必须确保足够大的ON电流。
作为用于减小OFF电流的TFT的结构，存在一种具有低浓度漏极区(在下文中也称之为LDD(轻掺杂漏极)区)的TFT结构。这种结构在沟道形成区域与以高浓度掺杂有杂质元素的源极区或漏极区之间具有以低浓度掺杂有杂质元素的区域。另外，存在所谓的GOLD(栅-漏极重叠的LDD)结构，其中LDD区域被形成得与栅电极重叠，其间设有栅绝缘膜，用作防止ON电流中由于热载流子导致的退化的装置。依照所述的结构，减轻了漏极附近的高电场；因此，可防止ON电流中由于热载流子导致的退化。应该注意的是，隔着栅绝缘膜，其中未与栅电极重叠的LDD区域被称作Loff区域，而其中与栅电极重叠的LDD区域被称作Lov区域。
这里，Loff区域在抑制OFF电流方面有效地发挥作用，而没有在通过减轻漏极附近的电场而防止ON电流由于热载流子导致的退化方面有效地发挥作用。另一方面，Lov区域在通过减轻漏极附近的电场而防止ON电流由于热载流子导致的退化方面有效地发挥作用；然而，它没有在抑制OFF电流方面有效地发挥作用。因此，必须根据各种电路中每种所要求的适当的TFT特性制成TFT。
作为用于同时在一个衬底上制造具有各种结构的TFT的一种方法，所谓的帽形双层结构栅电极(其底层的栅极长度比其上层的栅极长度长)用于同时在一个衬底上形成多个TFT，其中每个TFT都具有一个LDD区域(日本专利申请未审定公开号No.2004-179330(见图5到图8))。图18A到图18D示出了制造方法。
首先，基底绝缘膜2、半导体膜3、栅绝缘膜4、作为栅电极的第一导电膜5、以及作为栅电极的第二导电膜6被顺序地层叠在衬底1上，并且抗蚀剂掩模7被形成在第二导电膜上(图18A)。接下来，第一导电膜和第二导电膜通过干法蚀刻被蚀刻以具有锥形形状的侧壁并且栅电极8和9被形成(图18B)。之后，通过各向异性蚀刻处理栅电极9。因此，形成了其横截面形状类似于帽子形状的帽形栅电极(图18C)。之后，通过两次掺杂杂质元素形成了栅电极8下面的LDD区域10a、半导体膜的两端处的与LDD区域相接触的高浓度杂质区域10b、以及沟道形成区域10c(图18D)。
目前，正积极地执行亚微米TFT方面的研究。然而，使用参考文献1中所述的方法难于形成适合于各种电路的微小TFT。这是由于难于将LDD区域的栅极长度方向的长度(在下文中，称之为LDD长度)缩短到期望值。如图18A到图18D中所示的，参考文献1示出了其中栅电极9的锥形侧表面被蚀刻以形成帽形栅电极并且通过掺杂形成LDD区域10a的一种方法。因此，当图18B中所示的栅电极9的侧表面的倾角(θ)被构成得接近于90°时，LDD长度变短了。然而，难于调节倾角，另一方面，当θ为90°时，不可能形成LDD区域本身；因此，难于形成某个值或更小的LDD长度。
当LDD长度不可能缩短时，半导体膜沟道长度方向上的长度也不可能缩短；因此，作为结果也不可能形成具有其尺寸为某个值或更小的LDD结构的TFT。
另外，虽然LDD区域抑制了热载流子或短沟道效应，但是它也起到了阻抗ON电流的作用。因此，在每个TFT中，存在这样的最佳LDD长度，所述最佳LDD长度可获得期望的ON电流以及抑制热载流子等。然而，在传统方法中，虽然可通过蚀刻以亚微米尺寸形成半导体膜和栅电极的长度，但是难于提供具有与其尺寸一致的LDD长度的LDD区域。因此，难于获得具有较好特征的亚微米TFT。
而且，当通过小型化缩短栅极长度时，易于产生短沟道效应；因此，提供Loff区域的必要性更高了。而且，Lov区域有助于TFT可靠性的提高，因此可获得具有更好特征的TFT。因此，在小型化TFT中提供LDD区域的必要性极高。换句话说，甚至在小型化TFT中，也需要研发一种用于制造半导体器件的方法，其中同时形成具有分别适合于每个TFT的LDD长度的LDD结构和GOLD结构的TFT并且同时在一个衬底上制造出各种电路。
而且，在制造成本方面，需要研发一种用于制造半导体器件的方法，其中通过少量处理步骤在一个工艺中同时制造出适合于每个电路的TFT。
发明内容
如上所述的，本发明的一个目的是，甚至小型化的TFT也具有适合于各种电路功能的结构，以便于提高半导体器件的操作特性和可靠性。另外，本发明的一个目的是，出于减少制造成本并且提高生产量的目的减少制造工艺的数量。
依照本发明的一个特征，栅绝缘膜、第一导电膜、以及第二导电膜被顺序地形成在衬底上的半导体膜上；抗蚀剂被形成在第二导电膜上；通过使用抗蚀剂作为掩模对第二导电膜执行第一蚀刻形成第一栅电极；通过对第一导电膜执行第二蚀刻形成第二栅电极；以及通过对第一栅电极执行第三蚀刻使得抗蚀剂形成有凹口并且还通过使用形成有凹口的抗蚀剂作为掩模蚀刻第一栅电极以形成第三栅电极，其栅极长度比第二栅电极的栅极长度短。
依照本发明的另一个特征，在第二蚀刻时使得抗蚀剂形成有凹口。
依照本发明的另一个特征，在形成第三栅电极之后，通过使用第三栅电极作为掩模掺杂杂质元素而将沟道形成区域和与沟道形成区域相接触的低浓度杂质区域形成在半导体膜中；以及通过使用第二栅电极作为掩模掺杂杂质元素而选择性地将高浓度杂质区域形成在低浓度杂质区域中。
依照本发明的另一个特征，在形成第三栅电极之后，通过使用第三栅电极作为掩模掺杂杂质元素而将沟道形成区域和与沟道形成区域相接触的低浓度杂质区域形成在半导体膜中；通过使用第二栅电极作为掩模掺杂杂质元素而选择性地将高浓度杂质区域形成在低浓度杂质区域中；以及通过使用第三栅电极作为掩模蚀刻第二栅电极以使得第三栅电极的长度和第二栅电极的长度相同。
依照本发明的另一个特征，在形成第三栅电极之后，通过使用第三栅电极作为掩模掺杂杂质元素而将沟道形成区域和与沟道形成区域相接触的低浓度杂质区域形成在半导体膜中；以及形成与第二栅电极和第三栅电极的表面相接触的侧壁并且通过使用侧壁和第三栅电极作为掩模掺杂杂质元素而选择性地将高浓度杂质区域形成在低浓度杂质区域中。
依照本发明的另一个特征，通过使用第二栅电极作为掩模执行掺杂，隔着栅绝缘膜将低浓度杂质区域形成在第二栅电极下面未与第三栅电极重叠的位置处。
依照本发明的另一个特征，通过使用第二栅电极作为掩模执行掺杂，隔着栅绝缘膜将高浓度杂质区域形成在半导体膜中未与第二栅电极重叠的位置处。
依照本发明的另一个特征，通过使用侧壁和第三栅电极作为掩模执行掺杂，在未与第三栅电极重叠的第二栅电极下面位置处形成第一低浓度杂质区域，并在侧壁下面形成与栅绝缘膜相接触的第二低浓度杂质区域。此时，每个沟道长度方向上的第一低浓度杂质区域和第二低浓度杂质区域的总宽度与沟道长度方向上的侧壁的宽度相同。另外，第一低浓度杂质区域在沟道长度方向上的宽度与未与第三栅电极重叠的位置处的第二栅电极的沟道长度方向上的宽度一致。
依照本发明的另一个特征，第一栅电极被形成得使侧表面上的倾角为80°≤θ≤90°。即第一栅电极的倾角接近90°。
依照本发明的另一个特征，第一导电膜为TaN膜。依照本发明的另一个特征，第二导电膜为W膜。另外，通过干法蚀刻方法执行第一到第三蚀刻。
形成本发明帽形栅电极的方法不同于图18A到18D中所示的使用第一电极的锥形部分的形成方法。依照本发明，在蚀刻期间通过利用抗蚀剂凹口宽度，通过执行蚀刻形成帽形栅电极以使得第一栅电极的栅极长度比第二栅电极的栅极长度短。本发明蚀刻期间的抗蚀剂凹口宽度是在第一栅电极被蚀刻时的第三蚀刻下获得的抗蚀剂凹口宽度。或者，在形成第二栅电极的第二蚀刻下，抗蚀剂可同时被蚀刻；因此，抗蚀剂凹口宽度是指第二和第三蚀刻下的总抗蚀剂凹口宽度。
而且，使用本发明所涉及的上述帽形栅电极作为掩模将杂质元素掺杂到半导体膜中；因此，每个都具有Lov区域或Loff区域的各种半导体器件被制造在一个衬底上。
而且，在形成帽形栅电极之后，第二和第三栅电极的两侧表面上的一个侧壁被形成得用于覆盖两个栅电极的侧表面。使用所述侧壁和第三栅电极作为掩模掺杂杂质元素；因此，制造出具有Lov区域和Loff区域两者的半导体器件。
在本发明第一蚀刻下形成的第一栅电极侧表面上的倾角为80°到90°。
本发明的LDD区域的LDD长度为10nm到300nm，最好为50nm到200nm。另外，本发明沟道形成区域的沟道长度在0.1μm到0.7μm的范围内。
应该注意的是，在本说明书中，帽形栅电极是具有至少包括两层的多层结构的栅电极。帽形栅电极也指其中下层栅电极的栅极长度比上层栅电极的栅极长度长并且上层栅电极比下层栅电极厚的栅电极。下层栅电极的形状可朝向端部加宽或者其横截面为矩形。
依照本发明，可形成精细帽形栅电极，并且可使用该栅电极作为掩模通过掺杂杂质元素形成由传统方法不能获得的LDD长度的LDD区域。因此，尽管小型化，但是还可获得具有较好操作特性的高可靠性半导体器件；因此，可独立地制造出适合于各种电路的半导体器件。而且，可在具有少量处理步骤的工艺中独立地制造出半导体器件；因此，可减少制造成本并且可提高产量。
而且，可在不用限制尺寸的情况下形成期望尺寸的亚微米TFT，并且半导体器件本身可极紧凑并且重量轻。而且，可设计出适合于每个TFT的LDD长度；因此，可获得其中可确保期望ON电流以及抑制短沟道效应并且增加耐受压力的半导体器件。
而且，侧壁被形成在帽形栅电极的侧面上并且掺杂杂质元素；因此，可获得能够抑制短沟道效应并且具有Lov区域和Loff区域两者的高可靠性半导体器件。
通过使用本发明帽形栅电极作为掩模掺杂杂质元素可形成具有10nm到300nm(最好是50nm到200nm)的极短LDD长度的LDD区域。另外，在沟道长度为0.1μm到0.7μm的精细TFT中，可形成具有适合于TFT尺寸的LDD区域的TFT。
在阅读以下详细描述以及附图的基础上将更加明白本发明的这些和其他目的、特征和优点。
附图说明
在附图中：
图1A到1D是每个都示出了本发明某一方面所涉及的实施例模式1的视图；
图2A到2C是每个都示出了本发明某一方面所涉及的实施例模式1的视图；
图3A到3C是每个都示出了本发明某一方面所涉及的实施例模式2的视图；
图4A到4D是每个都示出了本发明某一方面所涉及的实施例模式3的视图；
图5A到5C是每个都示出了本发明某一方面所涉及的实施例模式4的视图；
图6A到6C是每个都示出了本发明某一方面所涉及的实施例模式4的视图；
图7A到7C是每个都示出了本发明某一方面所涉及的实施例模式4的视图；
图8A到8C是每个都示出了本发明某一方面所涉及的实施例模式4的视图；
图9是示出了本发明某一方面所涉及的实施例模式4的视图；
图10A到10D是每个都示出了本发明某一方面所涉及的实施例模式7的视图；
图11A到11D是每个都示出了本发明某一方面所涉及的实施例模式7的视图；
图12A和12B是每个都示出了本发明某一方面所涉及的实施例模式7的视图；
图13A和13B是每个都示出了本发明某一方面所涉及的实施例模式7的视图；
图14A到14G是每个都示出了本发明某一方面所涉及的实施例模式8的视图；
图15A和15B是以传统方法形成的帽形栅电极的横截面的SEM照片；
图16A和16B是依照本发明某一方面形成的帽形栅电极的横截面的SEM照片；
图17A和17B是依照本发明某一方面的实施例模式3形成的帽形栅电极的横截面的SEM照片；
图18A到18D是每个都示出了传统示例的视图；
图19A到19D是每个都示出了本发明某一方面所涉及的实施例模式5的视图；
图20A到20D是每个都示出了本发明某一方面所涉及的实施例模式5的视图；
图21A和21B是每个都示出了本发明某一方面所涉及的实施例模式6的视图；
图22是示出了本发明某一方面所涉及的实施例模式6的视图；
图23是示出了本发明某一方面所涉及的实施例模式6的视图；
图24是示出了本发明某一方面所涉及的实施例模式6的视图；
图25A到25C是每个都示出了本发明某一方面所涉及的实施例模式6的视图；
图26A到26E是每个都示出了本发明某一方面所涉及的实施例模式7的视图；
图27A和27B是每个都示出了本发明某一方面所涉及的实施例模式7的视图；
图28A和28B是依照本发明某一方面形成的帽形栅电极的横截面的SEM照片；以及
图29是依照本发明某一方面形成的帽形栅电极的横截面的SEM照片。
具体实施方式
下面将参照附图描述本发明的实施例模式。然而，容易理解的是，本领域中普通技术人员将明白各种改变和修正。因此，除非所述改变和修正背离了本发明，否则都应认为包含在本发明的保护范围内。
另外，下面描述的实施例模式1到实施例模式6可在允许范围内任意组合。
(实施例模式1)
在下文中，参照图1A到1D和图2A到2C，示出了实施例模式1所涉及的半导体器件的制造方法。本实施例模式的半导体器件中使用的TFT具有Lov区域或Loff区域的LDD区域。
首先，基底绝缘膜12以100nm到300nm的厚度被形成在衬底11上。衬底11可为绝缘衬底，诸如玻璃衬底、石英衬底、塑料衬底、或陶瓷衬底；金属衬底；半导体衬底；等。
可使用具有氧或氮(诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNY)(x＞y)、氧氮化硅(SiNxOY)(x＞y))的绝缘膜的单层结构或多层结构形成基底绝缘膜12。尤其当考虑来自于衬底中的杂质时，最好形成基底绝缘膜。
另外，优选的是，与半导体膜相接触的基底绝缘膜12为厚度为0.01nm到10nm(最好为1nm到3nm)的氮化硅膜或氧氮化硅膜。在随后的结晶化步骤中，当使用其中金属元素被加入到半导体膜中的结晶方法时，金属元素的除气是必要的。此时，当基底绝缘膜为氧化硅膜时，在该氧化硅膜与半导体膜的硅膜的分界面中，硅膜中的金属元素和氧化硅膜中的氧反应为金属氧化物，并且在某些情况中金属元素不易于除气。因此，包括氧化硅膜的层最好不用作与半导体膜相接触的基底绝缘膜。
随后，将半导体膜形成为10nm到100nm的厚度。可根据TFT的所需特征选择半导体膜的材料，并且可使用硅膜、锗膜、和硅锗膜。最好使用结晶半导体膜作为半导体膜，所述结晶半导体膜是在形成非晶半导体膜或微晶半导体膜之后使用准分子激光器通过激光结晶化方法而结晶的。通过执行硅化物气体(诸如SiH4)的辉光放电分解可获得微晶半导体膜。通过用氢气或氟的稀有气体冲淡硅化物气体可容易地形成微晶半导体膜。
另外，也可应用使用卤素块的快速热退火(RTA)方法或使用加热炉的结晶化技术作为结晶化技术。此外，可使用其中金属元素(诸如镍)被加入到非晶半导体膜中以使得所加入金属的固相生长作为晶核的方法。
之后，通过蚀刻处理半导体膜而形成岛状半导体膜13。栅绝缘膜14以10nm到200nm(最好为5nm到50nm)的厚度被形成以便于覆盖岛状半导体膜13。
通过CVD方法或溅射法适当地组合氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNY)(x＞y)、氧氮化硅(SiNxOY)(x＞y)中的任意一种，栅绝缘膜14可具有多层结构。在该实施例模式下，栅绝缘膜14具有氧氮化硅膜和氮氧化硅膜的多层结构。
之后，分别作为栅电极的第一导电膜15和第二导电膜16被形成在栅绝缘膜14上。首先，以5nm到50nm的厚度形成第一导电膜15。第一导电膜15可由铝(Al)膜、铜(Cu)膜、包含铝或铜作为其主要成分的薄膜、铬(Cr)膜、钽(Ta)膜、氮化钽(TaN)膜、钛(Ti)膜、钨(W)膜、钼膜等构成。以150nm到500nm的厚度将第二导电膜16形成在第一导电膜15上。第二导电膜16可由例如铬(Cr)膜、钽(Ta)膜、包含钽作为其主要成分的膜等构成。然而，必须根据这样的条件选择第一导电膜15和第二导电膜16的组合，所述条件即，它们中的每个都可在某选择比下被蚀刻。作为可在某选择比下被蚀刻的第一导电膜和第二导电膜的组合，例如，可使用以下组合：Al和Ta、Al和Ti、或TaN和W。在该实施例模式下，第一导电膜15为TaN以及第二导电膜16为W。
随后，通过使用光掩模的光刻法将第一抗蚀剂17形成在第二导电膜上(图1A)。第一抗蚀剂17可被形成为在侧表面上具有倾角的形状。在接下来的第一蚀刻下，可通过具有倾角的第一抗蚀剂17形成具有倾角θ的第一栅电极18。另外，可防止第一蚀刻下的反应产物黏附于第一抗蚀剂17的侧表面并且通过在第一抗蚀剂17的侧表面上具有倾角而防止其生长。而且，通过对第一抗蚀剂17执行热处理可形成其横截面形状为对称的、在抗蚀剂的两侧上具有相同倾角的第一抗蚀剂17。
之后，通过使用第一抗蚀剂17作为掩模执行第一蚀刻(图1B)，在第一蚀刻下，第二导电膜16被蚀刻并且由第二导电膜16形成第一栅电极18。此时，最好在相对于第一导电膜15更高的选择比的蚀刻条件下执行蚀刻，以使得第一导电膜15不会被蚀刻。应该注意的是，第一抗蚀剂17未被蚀刻为第二抗蚀剂19。然而，在图中未示出第一抗蚀剂17到第二抗蚀剂19的凹口宽度。此时，第一栅电极18的侧表面具有80°≤θ≤90°的倾角，所述侧表面在接近于90°的倾角下渐缩。
在第一蚀刻下，Cl2、SF6和O2的混合气体用作蚀刻气体，并且Cl2/SF6/O2的混合比为33/33/10(sccm)。通过在0.67Pa的压力下调节并施加电力以获得2000W/50W的ICP(感应耦合等离子体)/偏压的电压而产生了等离子。
之后，通过使用第一栅电极18作为掩模对第一导电膜执行第二蚀刻(图1C)。通过第二蚀刻，由第一导电膜形成第二栅电极20。此时，最好在相对于栅绝缘膜14更高的选择比的蚀刻条件下执行蚀刻，以使得栅绝缘膜14不会被蚀刻。在第二蚀刻条件下，ICP(感应耦合等离子体)/偏压为2000W/50W、压力为0.67Pa、蚀刻气体为Cl2。应该注意的是，第二抗蚀剂19也通过蚀刻形成凹口以成为第三抗蚀剂21；然而，在图中未示出凹口状态。
接下来，执行第三蚀刻(图1D)。在该第三蚀刻条件下，ICP(感应耦合等离子体)/偏压为2000W/0W、压力为1.33Pa、蚀刻气体为Cl2、SF6和O2的混合气体，Cl2/SF6/O2的混合比为22/22/30(sccm)。通过第三蚀刻，在第三抗蚀剂21形成凹口时，第一栅电极18的栅极长度被缩短之后形成第三栅电极22。应该注意的是，具有凹口的第三抗蚀剂21将成为第四抗蚀剂23。之后，将第四抗蚀剂23移除。
作为另一个第三蚀刻条件，ICP(感应耦合等离子体)/偏压可为750W/0W、压力可为0.67Pa、蚀刻气体为Cl2、SF6和O2的混合气体，Cl2/SF6/O2的混合比为20/100/30(sccm)。在该条件下，作为第一栅电极的材料和栅绝缘膜14的选择比W变高了；因此，在第三蚀刻期间可抑制栅绝缘膜14被蚀刻。
在上述第三蚀刻下，第三栅电极22的侧表面易于被蚀刻。当第三栅电极22的侧表面被蚀刻时，中间的栅极长度变得比顶表面或底表面的栅极长度更短；因此，第三栅电极的横截面具有中间收缩的形状。因此，沉积在第三栅电极22上的膜的覆盖范围变差了；因此，易于发生断开。另外，由于在形成LDD区域时第三栅电极用作掺杂掩模，因此难于控制LDD长度。第三栅电极22侧表面上的该蚀刻是由于第一栅电极的蚀刻率相对于抗蚀剂的蚀刻率较高而发生的现象。因此，在该实施例模式下，通过具有-10℃或更低的取样分级温度而降低该第一栅电极的蚀刻率；因此，可抑制第三栅电极22侧表面上的蚀刻。
通过上述处理，获得了帽形栅电极。通过使用蚀刻下的抗蚀剂凹口宽度获得了本发明的帽形结构。具体地，第三蚀刻下的第三抗蚀剂21到第四抗蚀剂23的凹口宽度与第三栅电极的栅极长度和第二栅电极的栅极长度之间的差异相同。另外，第二和第三蚀刻下总抗蚀剂凹口宽度，换句话说，第二抗蚀剂19到第四抗蚀剂23的凹口宽度与第三栅电极的栅极长度和第二栅电极的栅极长度之间的差异相同。
依照本发明帽形栅电极的制造方法，第二栅电极的栅极长度和第三栅电极的栅极长度之间的差异可为10nm到300nm，最好是50nm到200nm；因此，可形成极微小的栅电极结构。
可通过干法蚀刻执行该实施例模式的第一到第三蚀刻，具体地，可使用ICP(感应耦合等离子体)/偏压方法。
接下来，对岛状的半导体膜13执行第一掺杂(图2A)。通过第二栅电极和栅绝缘膜对岛状的半导体膜13掺杂低浓度杂质元素以便于在与第二栅电极重叠的岛状半导体膜中形成低浓度杂质区域24a和24b。另外，在同时仅通过栅绝缘膜也为岛状的半导体膜的两端部分掺杂杂质元素以形成低浓度杂质区域25a和25b(图2A)。通过第一掺杂，也形成沟道形成区域26。低浓度杂质区域24a、24b、25a和25b的元素浓度分别是1×1016原子/cm3到1×1020原子/cm3(最好是，1×1016原子/cm3到5×1018原子/cm3)。离子掺杂方法或离子植入方法可用作掺杂方法。例如，硼(B)、镓(Ga)等用作制造p-型半导体中的杂质元素，而磷(P)、砷(As)等用作制造n-型半导体中的杂质元素。不仅通过栅绝缘膜而且还通过第二栅电极20执行低浓度杂质区域24a和24b的掺杂。因此，低浓度杂质区域24a和24b的杂质元素的浓度低于低浓度杂质区域25a和25b的杂质元素的浓度。
之后，执行第二掺杂(图2B)。通过第二掺杂，低浓度杂质区域25a和25b掺杂有高浓度杂质元素以在低浓度杂质区域24a、24b、25a和25b中选择性地形成高浓度杂质区域27a和27b。执行该掺杂以使得高浓度杂质区域27a和27b中杂质元素的浓度分别是1×1019原子/cm3到1×1021原子/cm3。
在该实施例模式中，与第二栅电极重叠的低浓度杂质区域24a和24b分别是通过栅绝缘膜形成为具有GOLD结构的LDD区域。因此，本实施例模式中制造的半导体器件可避免ON电流值的退化因此可获得高可靠性。另外，可形成其LDD长度为10μm到300μm的LDD区域(最好是，50μm到200μm)。因此，甚至在具有其沟道长度为0.1μm到0.7μm的沟道形成区域26的极微小TFT的情况中，也可形成适合于其尺寸的LDD区域。
为了从图2B中所示的状态下形成Loff区域，在第二掺杂之后使用第三栅电极22作为掩模蚀刻第二栅电极20。此时，最好在上述第二蚀刻条件下执行所述蚀刻。其栅极长度比第三栅电极22的栅极长度长的第二栅电极被部分蚀刻；因此，分别形成为Lov区域的低浓度杂质区域24a和24b将成为Loff区域28a和28b(图2C)。因此，可获得能够抑制漏电流(其为OFF电流)并且能够控制短沟道效应的半导体器件。
图15A和15B每个都示出了以传统方法形成的帽形栅电极的横截面的SEM照片。另一方面，图16A和16B每个都示出了依照本发明形成的帽形栅电极的横截面的SEM照片。
图15A处于通过干法蚀刻的第一和第二导电膜的蚀刻状态中，示出了锥形抗蚀剂和被锥形蚀刻的W膜和TaN膜。由于难于区分出TaN膜，因此只标注出了W膜。其中执行W膜的各向异性蚀刻的图15B示出了抗蚀剂被去除的帽形形状。
图16A处于通过第一蚀刻的W膜的蚀刻状态中，示出了抗蚀剂和W膜。其中执行第三蚀刻的图16B示出了抗蚀剂被去除的帽形形状。
如从照片的右下角中的缩小比例尺中可清楚的，图15A和15B中的TFT的尺寸比图16A和16B中的TFT的尺寸大。图15B中栅极长度大约为1.9μm，而图16B中栅极长度大约为0.9μm。图16B中TFT具有小于图15B中栅极长度一半的栅极长度。
另外，第一导电膜(TaN)比第二导电膜(W)朝向沟道长度方向延伸得更多，图15B中其长度(在下文中，称之为Lov长度)大约为1μm，而图16B中其长度大约为0.7μm，其差异是明显的。在传统方法中，图15A中W膜的锥形部分较长，这对于Lov长度是直接有利的；因此，Lov长度变长了。另一方面，如图16A中所示的，本发明具有较小的W膜的锥形部分，并且Lov长度是使用抗蚀剂凹口宽度形成的而不是使用锥形部分形成的；因此，Lov长度极短。
而且，明显的是，图16B中W膜的侧表面有一点弯曲并且W膜的侧表面被蚀刻。另一方面，在图16B中，W膜的侧表面是直的，它未被蚀刻。这是由于第三蚀刻下的取样分级温度被设定得低于-10℃或更低。
而且，图28A和28B每个都示出了根据本发明形成的帽形栅电极的SEM照片。图28A示出了抗蚀剂、用作第三栅电极的W膜、以及用作第二栅电极的TaN膜。图28B是图28A的放大图。由W膜形成的第三栅电极的栅极长度大约为0.73μm，并且Lov长度大约为0.07μm。
图29示出了具有短栅极长度的帽形栅电极的SEM照片。在下文中，示出了用作第三栅电极的W膜和用作第二栅电极的TaN膜。由W膜形成的第三栅电极的栅极长度大约为0.18μm，这能够具有极微小的结构。另一方面，Lov长度大约为0.1μm。
依照本发明，第一抗蚀剂17的形状能够使得Lov长度可控制。与其倾角接近于90°的抗蚀剂相比较，第一抗蚀剂17由于在侧表面上具有倾角而更易于被蚀刻。因此，通过第三蚀刻使得抗蚀剂的凹口宽度变大了；因此，可使得Lov长度更长。与之相反，在本发明中，当期望缩短Lov长度时，最好使得第一抗蚀剂17侧表面上的倾角接近于90°。
如上所述的，包括依照本实施例制造的TFT的半导体器件可具有具有极短LDD长度的LDD区域；因此，甚至在小型化半导体器件中也可获得具有高可靠性和极小退化的半导体器件。
(实施例模式2)
参照图3A到图3C，该实施例模式示出了用于制造半导体器件的方法。
在该实施例模式中，以与图1A到1D中实施例模式1相同的步骤形成具有帽形栅电极的TFT，从而获得图3A中所示的状态。
之后，通过使用第二和第三栅电极作为掩模执行第一掺杂使得未与第二栅电极20重叠的岛状半导体膜部分地掺杂有杂质元素(图3B)。通过该掺杂，形成了低浓度杂质区域31a和31b以及沟道形成区域35。执行该掺杂以使得低浓度杂质区域31a和31b中杂质元素的浓度分别是1×1016原子/cm3到1×1020原子/cm3(最好是，1×1016原子/cm3到5×1018原子/cm3)。
接下来，执行用于形成高浓度杂质区域的第二掺杂(图3C)。形成抗蚀剂32以使得低浓度杂质区域31a和31b未完全掺杂有高浓度杂质元素。抗蚀剂32形成为覆盖部分低浓度杂质区域31a和31b。使用抗蚀剂32作为掩模来掺杂杂质元素以使得高浓度杂质区域33a和33b中的浓度分别是1×1019原子/cm3到1×1021原子/cm3。因此，高浓度杂质区域33a和33b、低浓度杂质区域34a和34b分别被形成在低浓度杂质区域31a和31b中。之后，抗蚀剂32被去除。
如上所述的，包括依照本实施例制造的TFT的半导体器件可使得低浓度杂质区域34a和34b分别用作Loff区域，并且可抑制作为OFF电流的漏电流；因此，甚至在小型化半导体器件中也可控制短沟道效应。
依照本实施例制造的TFT以与图2C中相同的方式具有Loff区域的LDD区域。图2C中所示的用于制造Loff区域的方法具有这样的优点，即，处理步骤更少了，而短沟道效应在一定程度上增加了，这是由于沟道形成区域的沟道长度变短了。
(实施例模式3)
参照图4A到4D，该实施例模式3描述了用于制造具有Lov区域和Loff区域两者的半导体器件的方法。在该实施例模式中，以与图1A到2A中实施例模式1相同的步骤形成具有帽形栅电极和杂质区域的TF(图4A)。
接下来，使用已知膜形成方法以100nm厚度将由硅化合物形成的膜41形成在栅电极上(图4B)。在该实施例模式中，氧化硅膜用作膜41。之后，通过深蚀刻由硅化合物形成的膜41而形成了图4C中所示的侧壁42。当第二栅电极的栅极长度和第三栅电极的栅极长度之间的差异极小时，侧壁42被如此形成，即，使得不仅第三栅电极的侧表面被覆盖，而且第二栅电极的侧表面也被覆盖。
之后，如图4D中所示的那样执行第二掺杂。使用侧壁42和第三栅电极作为掩模执行第二掺杂。因此，高浓度杂质区域43a和43b被形成在未被侧壁42覆盖的低浓度杂质区域25a和25b的部分中。同时，也形成了每个都为Loff区域的低浓度杂质区域44a和44b。另外，低浓度杂质区域24a和24b分别为Lov区域。
通过上述处理，在包括依照本实施例模式制造的半导体器件中，可获得具有Loff区域和Lov区域的TFT。因此，甚至在小型化半导体器件中也可控制短沟道效应并且可避免ON电流值的降低。
图17A和17B每个都示出了形成有本实施例模式中所述的侧壁的帽形栅电极的横截面的SEM照片。图17A是倾斜拍摄的横截面的SEM照片，而图17B是进一步放大图17A的倍率的照片。用W制成的第三栅电极的栅极长度是0.9μm，这是极短的栅极长度。从照片中难以确定指示出TaN膜在哪里与侧壁相接触的边界。然而，可确认侧壁被如此形成，即，使得由TaN膜制成的第二栅电极的侧表面如同该实施例模式中所示的侧壁42一样被覆盖。另外，可确认侧表面上的W膜的上部部分，即，侧表面上的W膜的部分未由侧壁覆盖。
(实施例模式4)
参照图5A到5C、图6A到6C、图7A到7C以及图8A到8C，本实施例模式描述了使用实施例模式1到实施例模式3中所述的各种结构的TFT制造显示设备的方法。依照该实施例模式中所述的用于制造显示设备的方法，TFT是像素部分并且其外围驱动器电路部分被同时形成。应该注意的是，在允许范围内该实施例模式可与实施例模式1到实施例模式3任意组合。
首先，如图5A中所示的，制备其表面装有基底绝缘膜502的衬底501。衬底和基底绝缘膜可分别为实施例模式1中所述的。在该实施例模式中，具有50nm厚氧化硅膜和100nm厚氧氮化硅膜的层叠层的基底绝缘膜被形成在玻璃衬底上。勿庸置疑，可在不用提供基底绝缘膜的情况下将元素直接形成在衬底上。
接下来，通过已知沉积方法将66nm厚的非晶硅膜形成在基底绝缘膜502上。应该注意的是，本发明不局限于非晶硅膜，形成非晶半导体膜(包括微晶半导体膜)就足够了。此外，也可使用具有非晶结构的化合物半导体膜(诸如非晶硅锗膜)。
之后，通过激光结晶法使得非晶硅膜结晶。勿庸置疑，不仅可使用激光结晶法，而且还可组合使用RTA或退火炉的热结晶法、使用金属元素促进结晶的热结晶法等。
非晶半导体膜通过上述激光结晶从而具有结晶半导体膜。之后，结晶半导体膜被加工成期望形状以形成岛状半导体膜503a到503e。应该注意的是，如果需要的话可对岛状半导体膜503a到503e执行沟道掺杂以控制TFT的阈值电压。
之后，形成用于覆盖岛状半导体膜503a到503e的栅绝缘膜507。使用包含硅的绝缘膜通过等离子CVD方法或溅射法将栅绝缘膜507形成为5nm到100nm的厚度。在该实施例模式下，通过等离子CVD方法将氮氧化硅膜507形成得与岛状半导体膜相接触并且将氮化硅膜层叠在其上。勿庸置疑，栅绝缘膜不局限于本实施例模式中的多层的，并且也可以单层或多层结构层叠包含硅的其他绝缘膜。
另外，在使用氧化硅膜的情况中，可通过等离子CVD方法以TEOS(原硅酸四乙酯)和O2的混合物形成氧化硅膜，其具体条件如下：反应压力为40Pa、衬底温度为300℃到400℃、0.5W/cm2到0.8W/cm2的RF(13.56MHz)能量密度。随后，以这种方式形成的氧化硅膜可通过在400℃到500℃的温度下进行热退火而提供作为栅绝缘膜的良好特征。
随后，每个都为栅电极的第一导电膜508和第二导电膜509被形成在栅绝缘膜507上。首先，第一导电膜508被形成为5nm到50nm，而第二导电膜509被形成为150nm到500nm。可使用与实施例模式1中所述的相同材料形成第一导电膜508和第二导电膜509，并且在该实施例模式中，TaN和W用作第一导电膜和第二导电膜的组合。
可使用已知方法将抗蚀剂510a到510e制造在第二导电膜上(图5A)。
随后，执行第一蚀刻(见图5B)。通过第一蚀刻，使用抗蚀剂510a到510e作为掩模蚀刻第二导电膜509以形成第一栅电极511a到511e。执行所述蚀刻以使得第一栅电极511a到511e在每个侧表面上的倾角θ为80°≤θ≤90°，并且获得了接近于90°的侧表面。此时，抗蚀剂510a到510e也被蚀刻为抗蚀剂512a到512e。
随后，如图5C中所示的执行第二蚀刻。使用第一栅电极511a到511e作为掩模蚀刻第一导电膜508以形成第一栅电极511a到511e。应该注意的是，此时抗蚀剂512a到512e也在一定程度上被蚀刻。
之后，执行第三蚀刻。通过第三蚀刻，抗蚀剂512a到512e被形成有凹口，并且使用形成有凹口的抗蚀剂512a到512e作为掩模使得第一栅电极511a到511e的每个栅极长度都形成有凹口。因此，如图6A中所示的，形成了其栅极长度比第二栅电极的栅极长度短的第三栅电极514a到514e。抗蚀剂512a到512e也被形成有凹口以成为抗蚀剂515a到515e。通过上述第一到第三蚀刻，每个栅电极都可具有帽形结构。
可通过干法蚀刻执行该实施例模式中的第一到第三蚀刻，具体地，可使用ICP(感应耦合等离子体)蚀刻方法。
之后，执行第一掺杂。通过使用抗蚀剂515a到515e和第三栅电极514a到514e作为掩模以自对准方式执行第一掺杂以便于加入低浓度n-型杂质元素(本实施例模式中为磷)。都与第二栅电极重叠的低浓度杂质区域601a到601e和都不与第二栅电极重叠的低浓度杂质区域602a到602e最好都通过栅绝缘膜被加入1×1016原子/cm3到5×1018原子/cm3(尤其是，3×1017原子/cm3到3×1018原子/cm3)浓度的磷。然而，由于每个低浓度杂质区域601a到601e都是通过第二栅电极被掺杂的，因此杂质元素的浓度低于低浓度杂质区域602a到602e中所包含的杂质元素的浓度。
之后，如图6B中所示的执行第二掺杂。之前，形成抗蚀剂604以使得低浓度杂质区域601c到602c未掺有高浓度杂质元素。使用抗蚀剂604；抗蚀剂515a、515b、515d和515e；第三栅电极514a、514b、514d和514e；以及第二栅电极513a、513b、513d和513e作为掩模以自对准方式执行第二掺杂以便于选择性地将高浓度n-型杂质元素(本实施例模式中为磷)加入到低浓度杂质区域中。如此形成的高浓度杂质区域603a到603d被加入1×1020原子/cm3到5×1021原子/cm3(尤其是，2×1020原子/cm3到5×1021原子/cm3)浓度的磷。
之后，如图6C中所示的，通过去除抗蚀剂604和抗蚀剂515a到515e而形成抗蚀剂606。之后，执行实施例模式1的图2C中所示的第四蚀刻。通过部分地蚀刻第二栅电极513a、513d和513e获得了第二栅电极605a、605b和605c。之后，去除抗蚀剂606。
应该注意的是，当在没有去除抗蚀剂515a到515e的情况下在形成抗蚀剂606之后执行第四蚀刻时，在通过真空系统使得腔室的内部压力为0.67Pa并且ICP(感应耦合等离子体)/偏压为2000W/50W的条件下，使用Cl2作为蚀刻气体执行蚀刻。
随后，形成抗蚀剂701，并且执行第三掺杂(图7A)。通过该第三掺杂，使用乙硼烷(B2H6)通过离子掺杂方法使得已成为n-型杂质区域的高浓度杂质区域603a到603d以及低浓度杂质区域601a到601e被掺杂以3×1020原子/cm3到3×1021原子/cm3(尤其是，5×1020原子/cm3到1×1021原子/cm3)浓度的p-型杂质元素(本实施例中为硼)。之后，形成了包含高浓度硼的杂质区域702和703。以这种方式，每个杂质区域702和703都用作p-沟道TFT的源极区和漏极区。
之后，如图7B中所示的，抗蚀剂701被去除。之后，侧壁704a到704e被形成在第二栅电极605a到605c、513b和513c以及第三栅电极514a到514e的两侧上。侧壁704a到704e是在形成实施例模式3中所示的硅化合物膜之后通过深蚀刻形成的。
之后，形成抗蚀剂705，随后执行第四掺杂。通过该第四掺杂，使用抗蚀剂705、侧壁704c和第三栅电极514c作为掩模将杂质元素加入到n-型低浓度杂质区域602c的部分中。磷(PH3)用作杂质元素，并且通过离子掺杂方法加入3×1020原子/cm3到3×1021原子/cm3(尤其是，5×1020原子/cm3到1×1021原子/cm3)浓度下的高浓度n-型杂质元素(本实施例模式中为磷)；这样，形成了包含高浓度磷的杂质区域706。同时，形成了将成为Loff区域的低浓度杂质区域707。低浓度杂质区域601c将成为Lov区域。
之后，每个浓度下被加入的n-型或p-型杂质元素被激活。通过激光退火方法执行所述激活。在使用激光退火方法的情况下，可再次使用结晶中所使用的激光器。
之后，如图8A中所示的，以50nm到500nm的厚度将钝化膜801形成为保护膜。这可用氧化硅膜、氮化硅膜、氧氮化硅膜或这些膜的多层代替。通过提供钝化膜801可实现防止包含氧气或大气中的湿气的各种离子杂质渗入的阻断效应。
之后，以1.6μm厚度将层间绝缘膜802形成在钝化膜801上。可使用通过SOG(玻璃旋涂)方法或旋涂方法形成的以下膜形成层间绝缘膜802：有机树脂膜，诸如聚酰亚胺、聚酰胺、BCB(苯并环丁烯)、丙烯酸或硅氧烷(所述硅氧烷由通过硅(Si)和氧(O)的键接形成的骨架结构构成，其中作为取代基包含至少包含氢的有机基团(诸如烷基或芳族烃)，其中氟代基或氟代基与至少包含氢的有机基团也可交替用作取代基)；无机层间绝缘膜(包含硅(诸如氮化硅或氧化硅)的绝缘膜)；或诸如由低-k(低介电常数)材料制成的膜。层间绝缘膜802最好为在平面性方面卓越的膜，这是由于层间绝缘膜802减轻了由于形成在玻璃衬底上的TFT所导致的不平整性，因此具有较重要的平面性。之后，可在层间绝缘膜上再形成钝化膜。
之后，如图8B中所示的，在栅绝缘膜507、钝化膜801和层间绝缘膜802中形成接触孔以便于形成源极和漏极配线803a到803i。应该注意的是，在本实施例中，每个源极和漏极配线都具有钛膜、第一铝膜和包含碳和金属元素的第二铝膜的三层结构或者钼膜、第一铝膜和包含碳和金属元素的第二铝膜的三层结构。第一铝膜可为与其他金属元素相混合的膜。钛、钼或镍用作包含在第二铝膜中金属元素的示例。勿庸置疑，其他金属也可取代上述金属用于源极和漏极配线。
之后，像素电极804被形成得与漏极配线803h相接触。像素电极804是通过蚀刻透明导电膜形成的。透明导电膜可为氧化铟和氧化锡的复合物、氧化铟和氧化锌的复合物、氧化锌、氧化锡或氧化铟。
当像素电极804是由透明导电膜形成的并且漏极配线803h是由铝膜形成的时，在界面中形成了铝的氧化物。由于铝的氧化物具有高电阻，因此在像素电极804和漏极配线803h之间产生大电阻。然而，在本实施例模式中，与像素电极804相接触的漏极配线803h的层是第二铝膜；因此，未形成铝的氧化物。这是由于包含在第二铝膜中的金属元素抑制了氧化物的形成。因此，可将漏极配线803h与像素电极804之间的接触面中的电阻控制得较低。
在形成像素电极之后，使用树脂材料形成了堤805。所述堤805是通过蚀刻丙烯酸膜或聚酰亚胺膜1μm或2μm的厚度以便于露出像素电极804的一部分而形成的。应该注意的是，可在堤805的下面适当地提供用作黑屏蔽膜(未示出)的黑膜。
之后，在没有暴露于大气环境的情况下通过真空汽相沉积连续地形成EL(电致发光)层806和电极(MgAg电极)807。应该注意的是，最好将EL层806形成为100nm到1μm的厚度并且将电极807形成为180nm到300nm的厚度(具体地，200nm到250nm)。EL层可通过喷墨法、丝网印刷法等形成。
在该步骤中，EL层和阴极被形成在与红、铝、蓝相对应的每个像素中。然而，在不使用光刻法的情况下必须为每种颜色独立地形成EL层，这是由于EL层对于溶液具有低电阻。因此，最好用金属掩模覆盖预定像素以外的像素以便于在所需部分中选择性地形成EL层和阴极。每种颜色中至少一种通过三重态化合物着色。由于三重态化合物具有比单一态化合物更高的亮度，因此三重态化合物最好用于形成与看起来为暗色的红色相对应的像素，而单一态化合物用于形成其他像素。
换句话说，用于覆盖除与红色相对应的像素之外的所有像素的掩模被设置于真空沉积设备，而使用所述掩模通过真空汽相沉积方法选择性地形成用于发红光的EL层和电极。接下来，用于覆盖除与绿色相对应的像素之外的所有像素的掩模被设置于真空沉积设备，而使用所述掩模通过真空汽相沉积方法选择性地形成用于发绿光的EL层和电极。之后，用于覆盖除与蓝色相对应的像素之外的所有像素的掩模被设置于真空沉积设备，而使用所述掩模通过真空汽相沉积方法选择性地形成用于发蓝光的EL层和电极。应该注意的是，在所述描述中每种颜色使用不同的掩模；然而，也可使用相同的掩模。另外，最好保持真空性直到所有像素中的EL层和电极已形成。
应该注意的是，EL层806可由已知材料形成。考虑到驱动电压最好使用有机材料作为已知材料。例如，最好形成具有空穴注入层、空穴传输层、发光层和电子注入层的四层结构的EL层。其中氧化钼和α-NPD被混合(OMOx)的膜可用作EL层。或者，其中有机材料和无机材料被组合的混合层也可用作EL层。在使用有机材料作为EL层的情况下，可使用低分子量材料、中间分子量材料和高分子量材料中的每一种。另外，本实施例模式示出了使用MgAg电极作为EL元素的阴极的示例；然而，也可使用其他已知材料。
在形成电极807的基础上，完成了发光元件808。之后，提供保护膜809以便于完全覆盖发光元件808。保护膜809可由包含碳膜、氮化硅膜或氧氮化硅膜的绝缘膜制成。所述绝缘膜可以单层或多层的方式层叠。
此外，提供密封材料810以覆盖保护膜809，并且覆盖元件811附于其上。密封材料810是紫外线可固化树脂，其内部最好包含吸湿性物质或抗氧化物质。此外，在本实施例模式中，玻璃衬底、石英衬底、或塑料衬底可用作覆盖元件811。尽管图中未示出，但是在密封材料810和覆盖元件811之间可设置起偏振片。设置了起偏振片；因此，可提供高对比度的显示。
以这种方式，如图8C中所示的，完成了具有p-沟道TFT812、n-沟道TFT813、取样电路TFT814、开关TFT815和电流控制TFT816作为其结构的有源矩阵EL显示设备。在该实施例模式中，每个都不具有LDD区域的p-沟道TFT812和电流控制TFT816、具有Lov区域的n-沟道TFT813、具有Loff区域的开关TFT815、以及具有Loff区域和Lov区域两者的取样电路TFT814可被同时形成在一个衬底上。应该注意的是，p-沟道TFT812和电流控制TFT816具有极少热载流子效应以及具有极少短沟道效应；因此，在本实施例中未提供LDD区域。然而，与其他n-沟道TFT中一样，通过使用栅电极或侧壁作为掩模而掺杂p-型杂质元素可为p-沟道TFT适当地提供LDD区域。至于所述方法，可通过参考用于形成本实施例模式中的n-沟道TFT的方法并且使用p-型杂质元素作为掺杂元素形成具有每种结构的p-沟道TFT。
另外，本实施例模式的Loff区域是通过实施例模式1的图2D中所示的方法形成的；然而，也可通过实施例模式2中所示的方法提供Loff区域。
本实施例模式描述了底部发射EL显示设备，其中一个像素电极为透明导电膜而另一个电极为MgAg电极。然而，本发明不局限于这种结构，通过用光屏蔽材料制成像素电极并且用透明导电膜制成另一个电极也可制造出顶部发射EL显示设备。另外，通过用透明导电膜制成这两个电极也可制造出双-发射EL显示设备。
图9示出了显示设备的示意图。选通信号线路驱动器电路1101、源信号线驱动器电路1102、以及具有多个像素1103的像素部分1104被形成在衬底1100上。选通信号线路驱动器电路1101和源信号线驱动器电路1102被连接于FPC(挠性印制电路)1105。图8C中所示的p-沟道TFT812和n-沟道TFT813可用于源信号线驱动器电路和选通信号线路驱动器电路。
源信号线驱动器电路1102包括移位寄存电路、电平移位电路和取样电路。时钟信号(CLK)和起动脉冲(SP)被输入到移位寄存电路中，所述移位寄存电路输出取样信号以便于对视频信号进行取样。从所述移位寄存电路输出的取样信号被输入到电平移位电路中，从而将所述信号放大。之后所放大的取样信号被输入到取样电路中。取样电路对从外部输入的视频信号进行取样并且将其输入到像素部分中。
所述驱动器电路要求高速操作；因此，最好使用具有GOLD结构的TFT。这是由于Lov区域具有减轻漏极附近所产生的高电场的功能，这可防止热载流子退化。另外，由于取样电路要求以热载流子退化和低OFF电流为标准作评价，因此具有Lov区域和Loff区域的结构是优选的。另一方面，用于像素的开关TFT或用于储存电流控制TFT的栅电压的储存TFT最好由具有能够降低OFF电流的Loff区域的TFT制成。
考虑到上述方面，在本实施例模式中，驱动器电路部分中的每个n-沟道TFT都具有Lov区域，取样电路TFT具有Loff区域和Lov区域，而像素部分中的开关TFT具有Loff区域。因此，根据本实施例模式制造出的半导体器件将成为能够在少量漏电流下高速操作的显示设备。另外，可紧凑地制造本实施例模式的半导体器件；因此，可获得易于携带的小显示设备。
勿庸置疑，本发明不局限于具有上述结构的显示设备，而且可应用于制造各种显示设备。
(实施例模式5)
在该实施例模式中，实施例模式1到实施例模式3中所描述的每种具有各种结构的TFT都是由高温多晶硅制成的，并且参照图19A到19D和图20A到20D描述了用于制造液晶显示板的方法。该实施例模式中的液晶显示板具有在一个衬底上包含外围驱动器电路和像素部分这样一种结构。应该注意的是，在允许范围内该实施例模式可与实施例模式1到实施例模式4任意组合。
如图19A中所示的，制备石英衬底1801。可在900℃到1200℃的高温下对石英衬底执行退火处理以使得所述衬底在随后的工艺中不会弯曲。
接下来，光屏蔽膜1802被形成在石英衬底1801上。光屏蔽膜是在通过溅射而沉积为100nm到400nm的膜厚度之后通过蚀刻金属膜而制成的。钨(W)膜或硅化钨(WSi)膜可给作金属膜的示例。
第一层间绝缘膜1803被形成得覆盖光屏蔽膜1802。使用TEOS(原硅酸四乙酯)气体通过大气压力CVD方法或低压CVD方法形成了氧化硅膜；因此，形成了第一层间绝缘膜1803。
当光屏蔽膜为钨膜并且在形成第一层间绝缘膜之后在熔炉中在1150℃下对于石英衬底1801执行热处理60分钟时，从光屏蔽膜中可获得硅化钨膜。
之后，非晶半导体膜被形成在第一层间绝缘膜1803上。在该实施例模式中，在大约450℃到550℃的温度下通过低压CVD方法将非晶硅膜形成为非晶半导体膜。之后，在氮环境中在600℃到700℃的温度下通过进行1小时到10小时的退火处理使得非晶硅膜结晶。通过结晶所获得的多晶硅膜具有50nm到200nm的厚度。之后，通过光刻步骤形成包括多晶硅的岛状半导体膜1804a到1804c。应该注意的是，可将杂质元素掺杂于半导体膜中以减小电阻。
之后，通过在900℃到1200℃(最好是1000℃到1150℃)的温度下对岛状半导体膜1804a到1804c执行热氧化形成了30nm厚的热氧化硅膜1805a到1805c。此外，通过低压CVD方法等形成50nm厚的氮化硅膜1806以便于覆盖热氧化硅膜。栅绝缘膜被形成得包括热氧化硅膜1805a到1805c和氮化硅膜1806。
之后，如图19B中所示的，依照实施例模式1和实施例模式4中所示的方法，帽形栅电极被形成在氮化硅膜1806上。帽形栅电极被形成得包括第二栅电极1807a到1807d和第三栅电极1808a到1808d。
之后，如图19C中所示的，通过以与实施例模式4相同的方式执行第一到第三掺杂而形成p-型高浓度杂质区域1809、n-型高浓度杂质区域1810a和1810b、以及n-型低浓度杂质区域1811a和1811b。
之后，如图19D中所示的，形成抗蚀剂1812以便于覆盖外围驱动器电路。之后，通过使用抗蚀剂1812和第三栅电极1808c和1808d作为掩模蚀刻第二栅电极1807c和1807d以形成其栅极长度与第三栅电极的栅极长度相同的第二栅电极1813a和1813b。
之后，如图20A中所示的，以与实施例模式4相同的方式将钝化膜1901和第二层间绝缘膜1902形成在第三栅电极上。
接下来，在热氧化硅膜1805a到1805c、氮化硅膜1806、钝化膜1901和第二层间绝缘膜1902中形成接触孔以便于形成源极和漏极配线1903a到1903e(图20B)。此时，通过用与其上的第三栅电极1808c重叠的光屏蔽材料形成源极或漏极配线1903d可使得岛状半导体膜1804c上的入射光被光屏蔽。
之后，如图20C中所示的，第三层间绝缘膜1904被形成在源极和漏极配线1903a到1903e上。之后，在第三层间绝缘膜中形成接触孔以便于露出源极或漏极配线1903e从而形成像素电极1905。
如上所述的，每个都包含在外围驱动器电路中的p-沟道TFT1920和n-沟道TFT1921都被形成在石英衬底1801上。n-沟道像素TFT1922和存储电容器1923每个都被形成在像素部分中。
之后，对准膜1906被形成在像素电极1905上。之后，制备其中形成有滤色镜1907、相对电极1908、以及对准膜1909的衬底1910，并且通过密封剂将石英衬底1801和衬底1910相连接(未示出)。之后，通过注入液晶1911完成了装有外围驱动器电路的液晶显示板。
在本实施例模式的液晶显示板中，外围驱动器电路可装有具有Lov区域的GOLD结构的n-沟道TFT1921，并且像素部分可装有具有Loff区域的n-沟道TFT1922。因此，可制造出具有低ON电流退化性和高操作速度的外围驱动器电路和具有低漏电流的像素部分的液晶显示板。另外，也可提供由亚微米TFT制成的液晶显示板；因此，可获得极紧凑和重量轻的显示设备。
尽管在本实施例模式的p-沟道TFT中未形成有LDD区域，但是也可以与用于形成n-沟道TFT中的LDD区域的方法相同的方式在p-沟道TFT中形成LDD区域。此外，在外围驱动器电路中也可形成如实施例模式3中所示的具有Lov区域和Loff区域两者的TFT。在这种情况中，可通过与实施例模式4中相同的方法形成TFT。另外，尽管n-沟道TFT1922的Loff区域是通过实施例模式1中所示的方法制成的，但是Loff区域也可通过实施例模式2中所示的方法制成。
而且，本实施例模式示出了其中集成有外围驱动器电路的液晶显示板的一个示例；然而，CPU可与外围驱动器电路同时形成。在这种情况中，可形成更集成的液晶显示板；因此可提供紧凑的显示设备。
(实施例模式6)
该实施例模式示出了使用实施例模式5中的液晶显示板的液晶显示设备的一个示例。图21A是从前面看过去的液晶显示设备的外部图，而图21B是从侧面看过去的液晶显示设备的横截面图，其中示出了内部结构。图21A和21B中所示的背投式显示设备2001包括投影仪单元2002、镜子2003、以及屏幕2004。在一些情况中，也提供了扬声器2005和操作开关2006。该投影仪单元2002被设在背投式显示设备2001的外壳2007的底部部分处，并且将用于投射与图像信号相对应的图像的光线投射在镜子2003上。背投式显示设备2001具有用于显示从屏幕2004的背部投射出的图像的结构。
另一方面，图22示出了前投影式显示设备2101。前投影式显示设备2101包括投影仪单元2102和投影光学系统2103。该投影光学系统2103具有用于将图像投射到设在前面的屏幕等上的结构。
在下文中，将描述适用于图21A和21B中所示的背投式显示设备2001和图22中所示的前投影式显示设备2101的投影仪单元的结构。
图23示出了投影仪单元2201的一个结构示例。该投影仪单元2201包括光源单元2202和调制器单元2203。光源单元2202包括具有透镜的光源光学系统2204和光源灯2205。光源灯2205被布置在外壳中以使得漫射光不会漫射。能够辐射大量光线的灯，例如，高压汞灯、氙气灯等用作光源灯2205。光源光学系统2204在其结构中适当地装有光学透镜、具有极化功能的膜、用于调节相位差的膜、IR膜等。另外，光源单元2202被提供得使得辐射光进入调制器单元2203。调制器单元2203包括实施例模式5中所示的多个液晶显示板2206、延迟膜2207、分色镜2208、镜子2209、棱镜2210、以及投影光学系统2211。从光源单元2202中辐射的光线通过分色镜2208被分离到多个光路中。
每个光路装有传输预定波长或波长范围的光线的滤色镜2212和液晶板2206。透射类型的液晶板2206依照图像信号调制所传输的光线。通过液晶板透射的每种颜色的光线进入棱镜2210并且通过投影光学系统2211将图像显示在屏幕上。菲涅耳透镜被设在图21B的镜子2003和屏幕2004之间。之后，由投影仪单元2201投射并反射在镜子2003上的投影光(图21B)通过该菲涅耳透镜被转换为适当的平行光线并且被投射在屏幕上。
图24中所示的投影仪单元2301具有装有实施例模式5中所示的反射液晶板的结构。在实施例模式5的液晶板中，反射液晶板2302具有其中像素电极是由铝(Al)、Ti(钛)或其合金制成的一种结构。
投影仪单元2301包括光源单元2303和调制器单元2304。光源单元2303包括具有与图22中相同的结构。来自于光源单元2303的光线通过分色镜2304a和2304b以及全反射镜2305被分离到多个光路中以进入偏振射束分解器。对应于与每种颜色相对应的反射液晶板2302设置每个偏振射束分解器2306a到2306c。反射液晶板2302依照图像信号调制所传输的光线。通过反射液晶板2302传输的每种颜色的光线进入棱镜2307并且通过投影光学系统2308被投射。
在从光源单元2303中辐射的光线中，只有具有红色波长区域的光线在分色镜2304a处被传输，而具有绿色和蓝色波长区域的光线被反射。而且，只有具有绿色波长区域的光线在分色镜2304b处被反射。通过分色镜2304a被传输的具有红色波长区域的光线被反射在全反射镜2305上以进入偏振射束分解器2306a。另外，具有绿色波长区域的光线进入偏振射束分解器2306b，而具有蓝色波长区域的光线进入偏振射束分解器2306c。偏振射束分解器分别具有用于将入射光分离成P极化光和S极化光的功能以及仅传输P极化光的功能。反射液晶板2302依照图像信号使得入射光极化。
只有与每种颜色相对应的S极化光进入与每种颜色相对应的反射液晶板2302中。反射液晶板2302在电控双折射模式(ECB)下操作。另外，通过相对于衬底具有一定角而将液晶分子竖直地定向。这样，当每个反射液晶板2302的像素处于OFF状态中时，液晶分子被如此地定向，即，使得入射光在没有改变其极化的情况下被反射。而且，当像素处于ON状态中时，液晶分子的定向状态被改变并且入射光的极化被改变。
图24中所示的投影仪单元2301可应用于图21A和21B中所示的背投式显示设备2001和图22中所示的前投影式显示设备2101。
图25A到25C中所示的投影仪单元每个都示出了单板结构。图25A中所示的投影仪单元包括光源单元2401、液晶板2402、投影光学系统2403、以及延迟膜2404。投影光学系统2403包括一个或多个透镜。液晶板2402装有滤色镜。
图25B示出了随场序制系统操作的投影仪单元的结构。通过场序制系统，将被临时延迟的顺序地入射在液晶显示板上的(诸如红、绿或蓝)每种颜色的光线在没有滤光器的情况下获得了彩色显示。具体地，通过与快速响应的液晶板组合可显示高精确度图像。在图25B中，装有红色、绿色或蓝色的多个滤色镜的旋转滤色镜板被设在光源单元2401与液晶板2402之间。
图25C中所示的投影仪单元具有使用微距透镜作为彩色显示系统的颜色分离结构。在该系统中，微距透镜阵列2405被设在液晶板2402的光线入射侧上并且每种颜色的光线从各个方向发出；因此，实现了彩色显示。因为使用该系统的投影仪单元由于滤色镜的存在而只流失少量光线，因此从光源单元2401中辐射的光线可被有效地利用。投影仪单元装有B分色镜2406a、G分色镜2406b以及R分色镜2406c，因此液晶板240被来自于各个方向的每种颜色的光线照射。
如上所述的，示出了具有实施例模式5中的液晶显示板作为液晶板的液晶显示设备的各种结构。由于本发明的液晶显示设备可具有嵌入式的极紧凑的液晶板，因此可作为整体装置获得较小并且重量轻的液晶显示设备。另外，液晶显示设备具有液晶板，所述液晶板具有适用于各种电路的结构；因此，可获得具有高可靠性且低显示退化的液晶显示设备。
(实施例模式7)
本实施例模式参照图10A到10D、图11A到11D、图12A和12B以及图13A和13B描述了用于制造装有具有Lov区域或Loff区域的TFT的ID芯片的一种方法。应该注意的是，这里ID芯片是指除半导体集成电路或薄膜集成电路以外还具有天线的半导体器件，其通过无线等方式读出数据。ID芯片具有用于储存待读出数据的功能，即，所谓的电子标签。在允许范围内该实施例模式可与实施例模式1到实施例模式4任意组合。
首先，在玻璃衬底90上形成剥离层92。包含硅(诸如非晶硅或多晶硅)作为其主要成分的层可用作剥离层。之后，形成基底膜93。氧化硅(SiOx)、氮化硅(SiNx)、或氮氧化硅(SiOxNY)可用作基底膜93。岛状半导体膜94a到94c被形成在基底膜93上。在通过CVD方法或溅射法被沉积之后通过蚀刻半导体膜而形成岛状半导体膜94a到94c。之后，用激光照射岛状半导体膜94a到94c以使其结晶化。之后，栅绝缘膜95被形成得用于覆盖岛状半导体膜94a到94c。之后，形成将作为第一栅电极的第一导电膜96和将作为第二栅电极的第二导电膜97。可使用实施例模式1中所述的材料形成第一导电膜和第二导电膜并且确定其组合以使得它们中的每种在某一选择比下被蚀刻。TaN/W用作第一导电膜/第二导电膜。之后，抗蚀剂98a到98d被形成在岛状半导体膜94a到94c上，以及第二导电膜97上(见图10A)。
之后，执行第一和第二蚀刻(图10B)。通过第一蚀刻，使用抗蚀剂98a到98d作为掩模蚀刻第二导电膜97以形成第一栅电极99a到99d。此时，抗蚀剂98a到98d也被蚀刻。之后，通过第二蚀刻，使用第一栅电极99a到99d作为掩模蚀刻第一导电膜96以形成第二栅电极100a到100d。抗蚀剂98a到98d通过第二蚀刻也在一定程度上被蚀刻。
之后，执行第三蚀刻(图10C)。通过第三蚀刻，第一栅电极99a到99d被蚀刻。此时，抗蚀剂98a到98d通过同时被蚀刻而形成有凹口。在形成有凹口的抗蚀剂98a到98d被用作掩模时，第一栅电极99a到99d也通过被蚀刻而形成有凹口。因此，形成了每个都具有比第二栅电极100a到100d的栅极长度短的第三栅电极101a到101d。形成有凹口的抗蚀剂98a到98d将成为抗蚀剂104a到104d。
之后，执行第一掺杂(图10C)。加入n-型杂质元素(本实施例模式中为磷)以形成包含磷的杂质区域102a到102d与103a到103g。此时，杂质区域102a到102d与103a到103g的杂质元素浓度是1×1016原子/cm3到1×1020原子/cm3(最好是，1×1016原子/cm3到5×1018原子/cm3)。由于是通过第二栅电极执行向杂质区域102a到102d中的掺杂的，因此在比杂质元素103a到103g中的杂质元素浓度低的浓度下执行所述掺杂。之后，去除抗蚀剂104a到104d。也可在随后的步骤中在第二掺杂之后或在前面的步骤中第三蚀刻之后去除抗蚀剂104a到104d。
之后，对于岛状半导体膜94a和94b执行第二掺杂(图10D)。抗蚀剂107被形成在第三栅电极101d上以使得不对岛状半导体膜94c执行第二掺杂。通过第二掺杂，仅向杂质区域103a到103e中掺杂杂质元素。这里，通过离子掺杂方法使用磷化氢(PH3)执行掺杂，并且该区域中的磷的浓度被控制为1×1020原子/cm3到1×1021原子/cm3(最好是，2×1020原子/cm3到5×1021原子/cm3)。通过该掺杂形成了将成为源极区和漏极区的高浓度杂质区域105a到105d。应该注意的是，一定程度的杂质元素已通过第一掺杂被掺杂于杂质区域105a到105e中；然而，由于第二掺杂时的杂质元素的剂量大于第二掺杂时杂质元素的剂量，因此杂质区域105a到105e用作源极区和漏极区。
通过上述工艺，未执行第一掺杂和第二掺杂的半导体膜的区域，即，通过第三蚀刻形成的抗蚀剂104a到104d下面的半导体膜将成为沟道形成区域106a到106d。另外，每个杂质区域102a到102d都成为LDD区域。
之后，如图11A中所示的，形成抗蚀剂111。之后，使用第三栅电极101a和101b作为掩模对第二栅电极100a和100b执行第四蚀刻。之后，通过具有与第二栅电极100a到100d和第三栅电极101a到101d相同的栅极长度而形成第二栅电极112a和112b。因此，每个都是LDD区域的杂质区域102a和102b将成为Loff区域。
可通过干法蚀刻方法执行本实施例模式中的第一到第四蚀刻，具体地，可使用ICP(感应耦合等离子体)蚀刻方法。
随后，去除抗蚀剂111，并且通过CVD方法形成氧化硅膜以便于覆盖每个TFT中的第三栅电极和第二栅电极。之后，通过蚀刻对氧化硅膜进行深蚀刻以便于在第三栅电极101a到101d和第二栅电极112a、112b、100c和100d的相对两侧上形成侧壁114a到114d。当第三栅电极101c和101d的栅极长度与第二栅电极100c和100d的栅极长度之间的差异极小至0.05μm到0.2μm时，侧壁被形成以便于覆盖第二栅电极的侧表面以及第一栅电极的侧表面。
之后，形成抗蚀剂113以便于使用抗蚀剂113、第三栅电极101d和侧壁114d作为掩模执行第三掺杂。通过该掺杂，形成了将成为Loff区域的高浓度杂质区域115a和115b以及低浓度杂质区域115c和115d(图11B)。每个杂质区域115a和115b都用作源极区和漏极区。杂质区域102d将成为Lov区域。
随后，如图11c中所示的，形成了钝化膜116并且还形成了第一层间绝缘膜117。可使用氮化硅膜、氮氧化硅膜等形成钝化膜116。可通过使用有机树脂膜、无机绝缘膜或诸如硅氧烷的有机树脂膜形成第一层间绝缘膜117。
之后，在第一层间绝缘膜117、钝化膜116和栅绝缘膜95中形成接触孔以便于形成与将成为源极区和漏极区的杂质区域105a、105c到105e、以及115a到115b相接触的源电极和漏电极118a到118f(图11D)。
之后，在第一层间绝缘膜117与源电极和漏电极118a到118f上形成第二层间绝缘膜121。第二层间绝缘膜121部分地形成有开口以便于露出源电极和漏电极的一部分。之后，在第二层间绝缘膜上形成天线122a到122e。天线122e被形成为部分地与开口中的源电极和漏电极相接触。之后，在天线122a到122e和第二层间绝缘膜121上形成抗蚀剂123(见图12A)。
随后，如图12B中所示的，形成凹槽124以便于隔离相邻的ID芯片。凹槽124足够深得可露出剥离层92。可通过切割、划线等形成凹槽124。应该注意的是，当不需要隔离形成在玻璃衬底91上的ID芯片时，就不必提供凹槽124。
之后，如图13A中所示的，通过蚀刻去除剥离层92。以这种方式，将玻璃衬底91剥离。在本实施例模式中，卤素氟化物气体用作蚀刻气体，所述蚀刻气体通过凹槽124被注入。在本实施例模式中，也可使用其他气体(诸如ClF3、或ClF3与氮的混合气体)。
之后，如图13B中所示的，使用粘合剂134将TFT133、135和137以及天线122a到122e连接于支撑基底136。粘合剂134是由能够将支撑基底136与基底膜93相互连接的材料构成的。粘合剂134可为各种类型的可固化粘合剂，诸如反应性可固化粘合剂、热固化粘合剂、光学固化粘合剂，诸如紫外线固化粘合剂，或例如厌氧胶粘剂。支撑基底136可由软纸或诸如塑料的有机材料制成。
另外，在去除了抗蚀剂123之后，粘合剂131被涂覆在第二层间绝缘膜121上以便于覆盖天线122a到122e；之后，覆盖元件132与之相连接。与支撑基底136一样，覆盖元件132也可由软纸或诸如塑料的有机材料制成。粘合剂131是由能够将覆盖元件132与第二层间绝缘膜121相互连接的材料构成的。粘合剂131可为各种类型的可固化粘合剂，诸如反应性可固化粘合剂、热固化粘合剂、光学固化粘合剂，诸如紫外线固化粘合剂，或例如厌氧胶粘剂。
通过上述工艺，完成了ID芯片。应该注意的是，本实施例模式不局限于该制造方法。本实施例模式仅是一个示例，其中通过随意组合具有Lov区域、或Loff区域、或Lov区域和Loff区域两者同时被制造在一个衬底上的结构的TFT可完成ID芯片。因此，也可制造出包括仅具有Lov区域或Loff区域的TFT的ID芯片或仅包括具有Lov区域和Loff区域两者的TFT的ID芯片。
换句话说，依照本发明，可制造出装有在一个衬底上具有各种结构的TFT的ID芯片并且在具有少量处理步骤的工艺中可制造出用于不同目的的不同ID芯片。因此，可降低制造成本并且可提高产量。
而且，尽管ID芯片中所使用的TFT要求精细处理，但是依照本发明制造出的TFT也可应用于亚微米TFT。因此，依照本发明可更适合于制造ID芯片。
ID芯片中所使用的TFT要求精细处理；因此，最好使用分档器通过光刻步骤形成它们。然而，在使用分档器时，使用抗蚀剂掩模形成了LDD区域，这对于整个步骤来说涉及需要更多数量的掩模。因此，导致更高的制造成本。另外，在使用精细图案时，精细处理的余量变小了。例如，在使用掩模在2μm的栅电极的一侧上形成0.5μm的Lov区域的情况下，需要0.1μm或更小的对准精确度。当对于栅电极执行各向同性蚀刻时，难于实现蚀刻时间的最佳化。具体地，不可能从掩模的边缘检查沿横向方向的蚀刻量。换句话说，不可能检查蚀刻的终点，因此难于评价横向方向的蚀刻率。横向方向的不稳定蚀刻率阻碍了稳定处理的进行。
因此，本发明适用于制造包含要求精细处理的TFT的半导体器件，具体地，诸如ID芯片、CPU、闪速存储器、或与音频信号处理电路形成整体的显示设备。在制造所述半导体器件时，可获得具有期望结构的TFT同时实现制造成本的降低和产量的提高。
依照本发明制造的ID芯片可在广范围内使用。例如，ID芯片可应用于票据、硬币、有价证券、无记名债券、证书(驾驶执照、居所证件、等；见图26A)、包装物(包装纸、瓶等；见图26B)、记录媒介(DVD软盘、录像带等；见图26C)、机动车(自行车等；见图26D)、自用物品(包、眼镜等；见图26E)、食品、衣物、生活用品、电子设备等。电子设备是液晶显示设备、EL显示设备、电视机(也简称为TV、TV接收机，或电视接收机)、蜂窝式电话等。
应该注意的是，ID芯片通过被附于物品表面或安装在其上而被固定于所述物品。例如，在书的情况下ID芯片最好被安装在基纸上而在由有机树脂制成的包装的情况下ID芯片最好被安装在有机树脂上。通过在票据、硬币、有价证券、无记名债券、证书中提供薄膜集成电路，可防止伪造品。而且，当在包装物、记录媒介、自用物品、食品、衣物、生活用品、电子设备等中提供ID芯片时，检查系统、出租商店等处的系统变得更为有效。当在机动车中提供ID芯片时，可防止伪造和被盗。
而且，通过将ID芯片应用于商品的控制系统或分配系统可获得尖端系统。例如，读出器/写入器295被设在包含显示部分294的便携式终端的侧表面上并且ID芯片296被设在商品297的侧表面上(见图27A)。在该系统中，当ID芯片296被保持在读出器/写入器295上时，显示部分294在物品297上显示信息，诸如原材料、来源、分配工艺的记录等。作为另一个示例，读出器/写入器295被设在带式运输机旁边(见图27B)。在这种情况下，可容易地检查商品297。
(实施例模式8)
实施例模式1到实施例模式3中所示的半导体器件和实施例模式4中所示的显示设备可用于制造各种电子设备。所述电子设备包括例如电视机、照相机(诸如摄影机或数字照相机)、导航系统、音频再现设备(汽车音响、声频成分等)、个人电脑、游戏机、便携式信息终端(移动计算机、蜂窝式电话、便携式游戏机、电子书等)、装有记录媒介(具体地，能够再现记录媒介(诸如数字化视频光盘(DVD))并且具有能够显示图像的显示器的装置)的图像再现装置等。在图14A到14G中示出了所述电子再现的示例。
图14A示出了电视设备，所述电视设备包括外壳13001、支架13002、显示部分13003、扬声器部分13004、视频输入终端13005等。实施例模式4中所述的显示设备的制造方法等可应用于显示部分13003等的制造工艺；因此，可完成电视设备。显示部分13003可为EL显示器、液晶显示器等。应该注意的是，所述电视设备包括诸如用于电脑、TV广播接收和广告显示器等所有电视机。通过上述结构，可提供具有高可靠性的紧凑、低成本的电视设备。
图14B示出了数字照相机，所述数字照相机包括主体13101、显示部分13102、图像接收部分13101、操作键13104、外部连接端口13105、快门13106等。实施例模式4中所述的显示设备的制造方法等可应用于显示部分13102等的制造工艺；因此，可完成数字照相机。通过上述结构，可提供具有高可靠性的紧凑、低成本的数字照相机。
图14C示出了电脑，所述电脑包括主体13201、外壳13202、显示部分13203、键盘13204、外部连接端口13205、点鼠13206等。实施例模式4中所述的显示设备的制造方法等可应用于显示部分13203等的制造工艺；因此，可完成电脑。通过上述结构，可提供具有高可靠性的紧凑、低成本的电脑。
图14D示出了移动式电脑，所述电脑包括主体13301、显示部分13302、开关13303、操作键13304、IR端口13305等。实施例模式4中所述的显示设备的制造方法等可应用于显示部分13302等的制造工艺；因此，可完成移动式电脑。通过上述结构，可提供具有高可靠性的紧凑、低成本的移动式电脑。
图14E示出了装有记录媒介(具体地，DVD再现装置)的图像再现装置，所述包括图像再现装置主体13401、外壳13402、显示部分A13403、显示部分B13404、记录媒介(DVD等)读出部分13405、操作键13406、扬声器部分13407等。显示部分A13403主要显示图像数据而显示部分B13404主要显示文本数据。实施例模式4中所述的显示设备的制造方法等可应用于显示部分A13403、显示部分B13404等的制造工艺；因此，可完成图像再现装置。应该注意的是，装有记录媒介的图像再现装置包括游戏机等。通过上述结构，可提供具有高可靠性的紧凑、低成本的图像再现装置。
图14F示出了摄影机，所述摄影机包括主体13601、显示部分13602、外壳13603、外部连接端口13604、远程控制器接收部分13605、图像接收部分13606、电池组13607、音频输入部分13608、操作键13609、目镜13610等。实施例模式4中所述的显示设备的制造方法等可应用于显示部分13602的制造工艺；因此，可完成摄影机。通过上述结构，可提供具有高可靠性的紧凑、低成本的摄影机。
图14G示出了蜂窝式电话，所述蜂窝式电话包括主体13701、外壳13702、显示部分13703、音频输入部分13704、音频输出部分13705、操作键13706、外部连接端口13707、天线13708等。实施例模式4中所述的显示设备的制造方法等可应用于显示部分13703等的制造工艺；因此，可完成蜂窝式电话。通过上述结构，可提供具有高可靠性的紧凑、低成本的蜂窝式电话。
具体地，用于所述电子设备之显示部分的显示设备包括用于驱动像素的薄膜晶体管，并且TFT的所需结构根据所使用的电路而不同。提供应用本发明，可高精确度地制造具有用于各种电路的适合结构的TFT；因此，可以高产量制造高质量的电子设备。
如上所述的，本发明的应用范围极为广泛，因此本发明可应用于各种领域的电子设备。
本发明是基于2004年11月4日在日本专利局申请的日本专利申请No.2004-321009的，这里合并参考其内容。

Claims (41)

1.一种用于制造半导体器件的方法，包括以下步骤：
在衬底上的半导体膜上形成栅绝缘膜；
在栅绝缘膜上形成第一导电膜；
在第一导电膜上形成第二导电膜；
在第二导电膜上形成抗蚀剂；
使用抗蚀剂作为掩模蚀刻第二导电膜以形成经蚀刻的第二导电膜；
蚀刻第一导电膜以形成经蚀刻的第一导电膜；以及
为抗蚀剂形成凹口并且使用形成有凹口的抗蚀剂作为掩模蚀刻所述经蚀刻的第二导电膜以形成进一步蚀刻的第二导电膜，其沿沟道长度方向的长度短于经蚀刻的第一导电膜的长度。
2.根据权利要求1所述的用于制造半导体器件的方法，其特征在于，所述进一步蚀刻的第二导电膜和经蚀刻的第一导电膜是薄膜晶体管的栅电极。
3.根据权利要求1所述的用于制造半导体器件的方法，其特征在于，所述经蚀刻的第二导电膜被形成得使侧表面上的倾角为80°≤θ≤90°。
4.根据权利要求1所述的用于制造半导体器件的方法，其特征在于，所述第一导电膜为TaN膜。
5.根据权利要求1所述的用于制造半导体器件的方法，其特征在于，所述第二导电膜为W膜。
6.根据权利要求1所述的用于制造半导体器件的方法，其特征在于，通过干法蚀刻方法蚀刻第二导电膜、蚀刻第一导电膜以及蚀刻所述经蚀刻的第二导电膜。
7.一种用于制造半导体器件的方法，包括以下步骤：
在衬底上的半导体膜上形成栅绝缘膜；
在栅绝缘膜上形成第一导电膜；
在第一导电膜上形成第二导电膜；
在第二导电膜上形成抗蚀剂；
使用第一抗蚀剂作为掩模蚀刻第二导电膜以形成经蚀刻的第二导电膜；
蚀刻第一导电膜以形成经蚀刻的第一导电膜，并且为抗蚀剂形成凹口以形成形成有凹口的抗蚀剂；以及
为形成有凹口的抗蚀剂形成凹口并且使用进一步形成有凹口的抗蚀剂作为掩模蚀刻所述经蚀刻的第二导电膜以形成进一步蚀刻的第二导电膜，其沿沟道长度方向的长度短于经蚀刻的第一导电膜的长度。
8.根据权利要求7所述的用于制造半导体器件的方法，其特征在于，所述进一步蚀刻的第二导电膜和经蚀刻的第一导电膜是薄膜晶体管的栅电极。
9.根据权利要求7所述的用于制造半导体器件的方法，其特征在于，所述经蚀刻的第二导电膜被形成得使侧表面上的倾角为80°≤θ≤90°。
10.根据权利要求7所述的用于制造半导体器件的方法，其特征在于，所述第一导电膜为TaN膜。
11.根据权利要求7所述的用于制造半导体器件的方法，其特征在于，所述第二导电膜为W膜。
12.根据权利要求7所述的用于制造半导体器件的方法，其特征在于，通过干法蚀刻方法蚀刻第二导电膜、蚀刻第一导电膜以及蚀刻所述经蚀刻的第二导电膜。
13.一种用于制造半导体器件的方法，包括以下步骤：
在衬底上的半导体膜上形成栅绝缘膜；
在栅绝缘膜上形成第一导电膜；
在第一导电膜上形成第二导电膜；
在第二导电膜上形成抗蚀剂；
使用抗蚀剂作为掩模蚀刻第二导电膜以形成经蚀刻的第二导电膜；
蚀刻第一导电膜以形成经蚀刻的第一导电膜；以及
为抗蚀剂形成凹口并且使用形成有凹口的抗蚀剂作为掩模蚀刻所述经蚀刻的第二导电膜以形成进一步蚀刻的第二导电膜，其沿沟道长度方向的长度短于经蚀刻的第一导电膜的长度；
通过使用进一步蚀刻的第二导电膜作为掩模掺杂杂质元素，在半导体膜中形成沟道形成区域和与沟道形成区域相接触的低浓度杂质区域；以及
通过使用经蚀刻的第一导电膜作为掩模掺杂杂质元素，在低浓度杂质区域中选择性地形成高浓度杂质区域。
14.根据权利要求13所述的用于制造半导体器件的方法，其特征在于，所述进一步蚀刻的第二导电膜和经蚀刻的第一导电膜是薄膜晶体管的栅电极。
15.根据权利要求13所述的用于制造半导体器件的方法，其特征在于，所述经蚀刻的第二导电膜被形成得使侧表面上的倾角为80°≤θ≤90°。
16.根据权利要求13所述的用于制造半导体器件的方法，其特征在于，所述第一导电膜为TaN膜。
17.根据权利要求13所述的用于制造半导体器件的方法，其特征在于，所述第二导电膜为W膜。
18.根据权利要求13所述的用于制造半导体器件的方法，其特征在于，通过干法蚀刻方法蚀刻第二导电膜、蚀刻第一导电膜以及蚀刻所述经蚀刻的第二导电膜。
19.根据权利要求13所述的用于制造半导体器件的方法，其特征在于，通过使用经蚀刻的第一导电膜作为掩模执行掺杂，在未与所述进一步蚀刻的第二导电膜重叠的所述经蚀刻的第一导电膜下面、隔着栅绝缘膜形成所述低浓度杂质区域。
20.根据权利要求13所述的用于制造半导体器件的方法，其特征在于，通过使用经蚀刻的第一导电膜作为掩模执行掺杂，隔着栅绝缘膜在未与所述经蚀刻的第一导电膜重叠的半导体膜中形成所述高浓度杂质区域。
21.一种用于制造半导体器件的方法，包括以下步骤：
在衬底上的半导体膜上形成栅绝缘膜；
在栅绝缘膜上形成第一导电膜；
在第一导电膜上形成第二导电膜；
在第二导电膜上形成抗蚀剂；
使用抗蚀剂作为掩模蚀刻第二导电膜以形成经蚀刻的第二导电膜；
蚀刻第一导电膜以形成经蚀刻的第一导电膜；以及
为抗蚀剂形成凹口并且使用形成有凹口的抗蚀剂作为掩模蚀刻所述经蚀刻的第二导电膜以形成进一步蚀刻的第二导电膜，其沿沟道长度方向的长度短于经蚀刻的第一导电膜的长度；
通过使用进一步蚀刻的第二导电膜作为掩模掺杂杂质元素，在半导体膜中形成沟道形成区域和与沟道形成区域相接触的低浓度杂质区域；
通过使用经蚀刻的第一导电膜作为掩模掺杂杂质元素，在低浓度杂质区域中选择性地形成高浓度杂质区域；以及
通过使用进一步蚀刻的第二导电膜作为掩模蚀刻所述经蚀刻的第一导电膜以使得进一步蚀刻的第一导电膜与所述进一步蚀刻的第二导电膜沿沟道长度方向的长度相同。
22.根据权利要求21所述的用于制造半导体器件的方法，其特征在于，所述进一步蚀刻的第二导电膜和进一步蚀刻的第一导电膜是薄膜晶体管的栅电极。
23.根据权利要求21所述的用于制造半导体器件的方法，其特征在于，所述经蚀刻的第二导电膜被形成得使侧表面上的倾角为80°≤θ≤90°。
24.根据权利要求21所述的用于制造半导体器件的方法，其特征在于，所述第一导电膜为TaN膜。
25.根据权利要求21所述的用于制造半导体器件的方法，其特征在于，所述第二导电膜为W膜。
26.根据权利要求21所述的用于制造半导体器件的方法，其特征在于，通过干法蚀刻方法蚀刻第二导电膜、蚀刻第一导电膜以及蚀刻所述经蚀刻的第二导电膜。
27.根据权利要求21所述的用于制造半导体器件的方法，其特征在于，通过使用经蚀刻的第一导电膜作为掩模执行掺杂，在未与所述进一步蚀刻的第二导电膜重叠的所述经蚀刻的第一导电膜下面、隔着栅绝缘膜形成所述低浓度杂质区域。
28.根据权利要求21所述的用于制造半导体器件的方法，其特征在于，通过使用经蚀刻的第一导电膜作为掩模执行掺杂，隔着栅绝缘膜在未与所述经蚀刻的第一导电膜重叠的半导体膜中形成所述高浓度杂质区域。
29.一种用于制造半导体器件的方法，包括以下步骤：
在衬底上的半导体膜上形成栅绝缘膜；
在栅绝缘膜上形成第一导电膜；
在第一导电膜上形成第二导电膜；
在第二导电膜上形成抗蚀剂；
使用抗蚀剂作为掩模蚀刻第二导电膜以形成经蚀刻的第二导电膜；
蚀刻第一导电膜以形成经蚀刻的第一导电膜；以及
为抗蚀剂形成凹口并且使用形成有凹口的抗蚀剂作为掩模蚀刻所述经蚀刻的第二导电膜以形成进一步蚀刻的第二导电膜，其沿沟道长度方向的长度短于经蚀刻的第一导电膜的长度；
通过使用进一步蚀刻的第二导电膜作为掩模掺杂杂质元素，在半导体膜中形成沟道形成区域和与沟道形成区域相接触的低浓度杂质区域；
形成与经蚀刻的第一导电膜的侧表面和进一步蚀刻的第二导电膜的侧表面相接触的各侧壁；以及
通过使用所述侧壁和进一步蚀刻的第二导电膜作为掩模掺杂杂质元素，在低浓度杂质区域中选择性地形成高浓度杂质区域。
30.根据权利要求29所述的用于制造半导体器件的方法，其特征在于，通过使用所述侧壁和进一步蚀刻的第二导电膜作为掩模进行掺杂，形成未与所述进一步蚀刻的第二导电膜重叠的所述经蚀刻的第一导电膜下面的第一低浓度杂质区域，以及在所述侧壁下面与栅绝缘膜相接触的第二低浓度杂质区域。
31.根据权利要求29所述的用于制造半导体器件的方法，其特征在于，所述进一步蚀刻的第二导电膜和经蚀刻的第一导电膜是薄膜晶体管的栅电极。
32.根据权利要求29所述的用于制造半导体器件的方法，其特征在于，所述经蚀刻的第二导电膜被形成得使侧表面上的倾角为80°≤θ≤90°。
33.根据权利要求29所述的用于制造半导体器件的方法，其特征在于，所述第一导电膜为TaN膜。
34.根据权利要求29所述的用于制造半导体器件的方法，其特征在于，所述第二导电膜为W膜。
35.根据权利要求29所述的用于制造半导体器件的方法，其特征在于，通过干法蚀刻方法蚀刻第二导电膜、蚀刻第一导电膜以及蚀刻所述经蚀刻的第二导电膜。
36.一种半导体器件，包括：
衬底；
设置在所述衬底上的半导体膜，所述半导体膜包括沟道形成区域、高浓度杂质区域、第一低浓度杂质区域和第二低浓度杂质区域；
在半导体膜上的栅绝缘膜；
在栅绝缘膜上的第一栅电极；
在第一栅电极上的第二栅电极，所述第二栅电极具有比第一栅电极的栅极长度短的栅极长度；以及
与第一栅电极的侧表面和第二栅电极的侧表面相接触的侧壁，
其中，所述第一低浓度杂质区域与沟道形成区域相接触；
所述第二低浓度杂质区域与所述第一低浓度杂质区域和高浓度杂质区域相接触；
所述第一低浓度杂质区域与第一栅电极交叠而不与第二栅电极交叠；
所述第二低浓度杂质区域不与第一栅电极和第二栅电极交叠而与侧壁交叠；以及
所述高浓度杂质区域不与第一栅电极、第二栅电极以及侧壁交叠。
37.根据权利要求36所述的半导体器件，其特征在于，所述第二低浓度杂质区域包含其浓度比所述第一低浓度杂质区域高的导电型杂质。
38.根据权利要求36所述的半导体器件，其特征在于，第二栅电极的边缘位于第一低浓度杂质区域和第二低浓度杂质区域之间。
39.根据权利要求36所述的半导体器件，其特征在于，所述侧壁的边缘位于第二低浓度杂质区域和高浓度杂质区域之间。
40.根据权利要求36所述的半导体器件，其特征在于，所述半导体器件是背投式显示设备、前投影显示设备、蜂窝式电话、数字照相机或个人电脑。
41.根据权利要求36所述的半导体器件，其中还包括具有天线电路和由来自于读出器/写入器装置的通信设备驱动的集成电路的半导体器件。
CN2005101186865A 2004-11-04 2005-11-04 半导体器件和制造所述半导体器件的方法 Expired - Fee Related CN1790748B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004321009 2004-11-04
JP2004321009 2004-11-04
JP2004-321009 2004-11-04

Publications (2)

Publication Number Publication Date
CN1790748A true CN1790748A (zh) 2006-06-21
CN1790748B CN1790748B (zh) 2012-08-08

Family

ID=36260788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005101186865A Expired - Fee Related CN1790748B (zh) 2004-11-04 2005-11-04 半导体器件和制造所述半导体器件的方法

Country Status (4)

Country Link
US (1) US8008140B2 (zh)
KR (1) KR101220100B1 (zh)
CN (1) CN1790748B (zh)
TW (1) TWI382455B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315111A (zh) * 2011-09-22 2012-01-11 深圳市华星光电技术有限公司 双台阶结构闸电极及相应的薄膜场效应晶体管的制作方法
TWI409969B (zh) * 2008-05-12 2013-09-21 Sony Corp 製造固態成像器件之方法及製造電子裝置之方法
WO2014134925A1 (zh) * 2013-03-05 2014-09-12 京东方科技集团股份有限公司 多晶硅薄膜晶体管及其制备方法、阵列基板
CN104409518A (zh) * 2014-12-11 2015-03-11 昆山国显光电有限公司 薄膜晶体管及其制备方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10260149A1 (de) * 2002-12-20 2004-07-01 BSH Bosch und Siemens Hausgeräte GmbH Vorrichtung zur Bestimmung des Leitwertes von Wäsche, Wäschetrockner und Verfahren zur Verhinderung von Schichtbildung auf Elektroden
US20060197088A1 (en) * 2005-03-07 2006-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR101162557B1 (ko) * 2005-03-15 2012-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 갖는 전자 장치
JP5352081B2 (ja) 2006-12-20 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5415001B2 (ja) * 2007-02-22 2014-02-12 株式会社半導体エネルギー研究所 半導体装置
JP4609497B2 (ja) * 2008-01-21 2011-01-12 ソニー株式会社 固体撮像装置とその製造方法、及びカメラ
JP5422945B2 (ja) * 2008-09-01 2014-02-19 セイコーエプソン株式会社 薄膜トランジスタの製造方法および電気光学装置の製造方法
US8685837B2 (en) * 2010-02-04 2014-04-01 Sharp Kabushiki Kaisha Transfer method, method for manufacturing semiconductor device, and semiconductor device
US8927329B2 (en) * 2011-03-30 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor device with improved electronic properties
US9153856B2 (en) 2011-09-23 2015-10-06 Apple Inc. Embedded antenna structures
US9001002B2 (en) 2011-09-30 2015-04-07 Apple Inc. Portable electronic device housing having insert molding around antenna
US8878177B2 (en) 2011-11-11 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8796682B2 (en) 2011-11-11 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
CN103996716B (zh) 2014-04-25 2017-02-15 京东方科技集团股份有限公司 一种多晶硅薄膜晶体管的制备方法
JP2016162714A (ja) * 2015-03-05 2016-09-05 セイコーエプソン株式会社 照明装置、表示装置および携帯用電子機器
KR102480052B1 (ko) * 2016-06-09 2022-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
CN107579003B (zh) * 2017-08-31 2023-10-31 京东方科技集团股份有限公司 薄膜晶体管及制作方法、显示基板及制作方法、显示装置

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008133A (en) * 1991-04-04 1999-12-28 Hitachi, Ltd. Method and apparatus for dry etching
JPH06124962A (ja) 1992-10-09 1994-05-06 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
US5576556A (en) 1993-08-20 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device with gate metal oxide and sidewall spacer
TW232751B (en) 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
US6624477B1 (en) 1992-10-09 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
KR0171923B1 (ko) 1993-02-15 1999-02-01 순페이 야마자끼 반도체장치 제작방법
JP3107941B2 (ja) 1993-03-05 2000-11-13 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
KR100203982B1 (ko) 1993-03-12 1999-06-15 야마자끼 순페이 반도체장치 및 그의 제작방법
JP3193803B2 (ja) 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
TW299897U (en) 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
JP3253808B2 (ja) 1994-07-07 2002-02-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4083821B2 (ja) 1994-09-15 2008-04-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6670640B1 (en) * 1994-09-15 2003-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3173760B2 (ja) 1994-11-11 2001-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4130237B2 (ja) 1995-01-28 2008-08-06 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及び半導体装置の作製方法
JPH08250739A (ja) 1995-03-13 1996-09-27 Nec Corp 半導体装置の製造方法
KR100252926B1 (ko) 1996-06-28 2000-04-15 구본준 실리사이드를 이용한 폴리실리콘 박막트랜지스터 및 제조방법
TW548686B (en) * 1996-07-11 2003-08-21 Semiconductor Energy Lab CMOS semiconductor device and apparatus using the same
JP4175437B2 (ja) 1997-09-16 2008-11-05 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6686623B2 (en) * 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
US6369410B1 (en) 1997-12-15 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US6274887B1 (en) 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6489952B1 (en) * 1998-11-17 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Active matrix type semiconductor display device
US6365917B1 (en) 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2000174282A (ja) 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US6545359B1 (en) 1998-12-18 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof
US6259138B1 (en) 1998-12-18 2001-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multilayered gate electrode and impurity regions overlapping therewith
US6531713B1 (en) 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
JP2001035808A (ja) * 1999-07-22 2001-02-09 Semiconductor Energy Lab Co Ltd 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法
TW490713B (en) * 1999-07-22 2002-06-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW480554B (en) * 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP3538084B2 (ja) * 1999-09-17 2004-06-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6646287B1 (en) 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
US6646692B2 (en) 2000-01-26 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal display device and method of fabricating the same
US6825488B2 (en) 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6391788B1 (en) * 2000-02-25 2002-05-21 Applied Materials, Inc. Two etchant etch method
TW495854B (en) 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW513753B (en) * 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
US7525165B2 (en) * 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US6690437B2 (en) 2000-04-18 2004-02-10 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
US6847341B2 (en) 2000-04-19 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method of driving the same
US6706544B2 (en) 2000-04-19 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and fabricating method thereof
US6611108B2 (en) 2000-04-26 2003-08-26 Semiconductor Energy Laboratory Co., Ltd. Electronic device and driving method thereof
US6747289B2 (en) 2000-04-27 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
US6794229B2 (en) 2000-04-28 2004-09-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
TW480576B (en) * 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
TW501282B (en) * 2000-06-07 2002-09-01 Semiconductor Energy Lab Method of manufacturing semiconductor device
JP2002050764A (ja) * 2000-08-02 2002-02-15 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、アレイ基板、液晶表示装置、有機ｅｌ表示装置およびその製造方法
US7223643B2 (en) 2000-08-11 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6562671B2 (en) * 2000-09-22 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
JP4954366B2 (ja) 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4926329B2 (ja) * 2001-03-27 2012-05-09 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、電気器具
JP4673513B2 (ja) * 2001-08-01 2011-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4237442B2 (ja) * 2002-03-01 2009-03-11 株式会社半導体エネルギー研究所 半透過型液晶表示装置
US7344825B2 (en) * 2002-04-04 2008-03-18 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device, and developing apparatus using the method
TWI273637B (en) * 2002-05-17 2007-02-11 Semiconductor Energy Lab Manufacturing method of semiconductor device
JP4408012B2 (ja) * 2002-07-01 2010-02-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7875419B2 (en) * 2002-10-29 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Method for removing resist pattern and method for manufacturing semiconductor device
JP4437523B2 (ja) 2002-11-26 2010-03-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3904512B2 (ja) * 2002-12-24 2007-04-11 シャープ株式会社 半導体装置およびその製造方法、並びに半導体装置を備えた電子機器
US7132369B2 (en) * 2002-12-31 2006-11-07 Applied Materials, Inc. Method of forming a low-K dual damascene interconnect structure
JP2004221115A (ja) 2003-01-09 2004-08-05 Seiko Epson Corp 半導体装置およびその製造方法
US7115517B2 (en) * 2003-04-07 2006-10-03 Applied Materials, Inc. Method of fabricating a dual damascene interconnect structure
US7214568B2 (en) * 2004-02-06 2007-05-08 Agere Systems Inc. Semiconductor device configured for reducing post-fabrication damage
TWI251929B (en) 2004-04-07 2006-03-21 Chartered Semiconductor Mfg Wing gate transistor for integrated circuits
US20060197088A1 (en) * 2005-03-07 2006-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI409969B (zh) * 2008-05-12 2013-09-21 Sony Corp 製造固態成像器件之方法及製造電子裝置之方法
CN102315111A (zh) * 2011-09-22 2012-01-11 深圳市华星光电技术有限公司 双台阶结构闸电极及相应的薄膜场效应晶体管的制作方法
CN102315111B (zh) * 2011-09-22 2013-03-27 深圳市华星光电技术有限公司 双台阶结构闸电极及相应的薄膜场效应晶体管的制作方法
WO2014134925A1 (zh) * 2013-03-05 2014-09-12 京东方科技集团股份有限公司 多晶硅薄膜晶体管及其制备方法、阵列基板
US9530799B2 (en) 2013-03-05 2016-12-27 Ordos Yuansheng Optoelectronics Co., Ltd. Polysilicon thin film transistor and manufacturing method thereof, array substrate
US10211229B2 (en) 2013-03-05 2019-02-19 Boe Technology Group Co., Ltd. Polysilicon thin film transistor and manufacturing method thereof, array substrate
CN104409518A (zh) * 2014-12-11 2015-03-11 昆山国显光电有限公司 薄膜晶体管及其制备方法

Also Published As

Publication number Publication date
US20060091398A1 (en) 2006-05-04
TW200620418A (en) 2006-06-16
KR101220100B1 (ko) 2013-01-11
CN1790748B (zh) 2012-08-08
US8008140B2 (en) 2011-08-30
KR20060052479A (ko) 2006-05-19
TWI382455B (zh) 2013-01-11

Similar Documents

Publication Publication Date Title
CN1790748A (zh) 半导体器件和制造所述半导体器件的方法
CN1227739C (zh) 电致发光显示装置和具有电致发光显示装置的电子装置
CN1264199C (zh) 半导体器件的制造方法
CN1129955C (zh) 半导体器件的制造方法
CN1213464C (zh) 半导体器件的制造方法
CN1293607C (zh) 半导体膜、半导体器件和它们的生产方法
CN1280880C (zh) 激光照射方法和激光照射器件
CN1293647C (zh) 半导体器件及其制造方法
CN1207777C (zh) 半导体基片制造方法、半导体基片、电光学装置及电子设备
CN1877799A (zh) 半导体器件以及其制作方法
CN1204441C (zh) 电光装置及其制造方法和投射型显示装置、电子装置
CN1667840A (zh) 薄膜晶体管、半导体器件及其制造方法
CN1873933A (zh) 半导体器件及其制造方法
KR101238753B1 (ko) 반도체 장치 및 이를 제조하는 방법
CN101043038A (zh) 非易失性半导体存储装置
CN101047192A (zh) 非易失性半导体存储器件
CN1444427A (zh) 发光器件及其制造方法
CN101044597A (zh) 激光照射方法、激光照射装置和制造半导体器件的方法
CN1655370A (zh) 显示器件及其制造方法
CN1855397A (zh) 薄膜晶体管及其制造方法
CN1912740A (zh) 曝光掩模
CN101043039A (zh) 非易失性半导体存储装置
CN1855515A (zh) 半导体器件及其制造方法
CN1700414A (zh) 半导体装置和电子装置
CN1417859A (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120808

Termination date: 20211104

CF01 Termination of patent right due to non-payment of annual fee