CN1700414A - 半导体装置和电子装置 - Google Patents

半导体装置和电子装置 Download PDF

Info

Publication number
CN1700414A
CN1700414A CNA2005100739090A CN200510073909A CN1700414A CN 1700414 A CN1700414 A CN 1700414A CN A2005100739090 A CNA2005100739090 A CN A2005100739090A CN 200510073909 A CN200510073909 A CN 200510073909A CN 1700414 A CN1700414 A CN 1700414A
Authority
CN
China
Prior art keywords
gate electrode
semiconductor device
tft
film
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100739090A
Other languages
English (en)
Other versions
CN100479093C (zh
Inventor
桑原秀明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1700414A publication Critical patent/CN1700414A/zh
Application granted granted Critical
Publication of CN100479093C publication Critical patent/CN100479093C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的一个目的是提供一种在半导体集成电路中形成进一步微小的栅电极的技术。根据本发明，当抗蚀剂掩膜缩减时，刻蚀导电膜以使具有梯形剖面的栅导线具有能够和上层导线电连接的宽度，和使从栅导线处分叉的栅电极的剖面具有仅包含三个内角的形状，该形状典型的为三角形；这样，可以实现1um或更小的栅宽。根据本发明，可以实现ON电流的增加和获得高速操作(典型的，CMOS电路或NMOS电路)的电路。

Description

半导体装置和电子装置
技术领域
本发明涉及一种半导体装置，其具有由薄膜晶体管(称作TFT)组成的电路，本发明还涉及该半导体装置的制造方法。例如，本发明涉及一种电子装置，其中以液晶显示板或具有有机发光元件的发光显示装置为代表的电光装置作为部件安装在所述电子装置上。
而且，该说明书中，半导体装置意味着能够使用半导体特性工作的所有装置，电光装置、半导体电路和电子装置都包括在半导体装置中。
背景技术
近年来，使用半导体薄膜(厚度大约从几个nm到几百nm)(其在具有绝缘表面的衬底上形成)形成薄膜晶体管(TFT)的技术具有很大的吸引力。薄膜晶体管广泛应用于电子装置例如IC或电光装置，尤其对作为图像显示装置的开关元件进行大力研发。
尤其是，大力研发配备有放置在矩阵中的、从每个显示像素中的TFT形成的开关元件的有源矩阵液晶显示装置。
在有源矩阵液晶显示装置中，激发了对扩大像素区域的有效屏幕区域的研发。为了扩大有效屏幕区域，被放置在像素部分中的TFT占据的区域必须做的尽可能小。而且，还激发了在相同衬底上形成驱动电路和像素部分的研发，以减小制造成本。
在安装在液晶显示装置中的液晶模块中，显示图像的像素部分和控制像素部分的驱动电路，包括移位寄存器电路、电平转移电路、缓冲电路和取样电路，它们每个都是基于CMOS电路，在一个衬底上形成。
在相同衬底上形成驱动电路和像素电路的情况下，被一个区域而不是像素区域占据的面积(称为框架部分)和通过TAB方法安装驱动电路的情况相比，趋向于增大。为减小框架部分的面积，构成驱动电路的电路的尺寸也必须减小。
像素TFT由n沟道TFT形成，通过施加电压作为开关元件来驱动液晶。液晶显示装置的像素TFT被交流电流驱动；因此，常被使用一种方法称为框架转换驱动。该方法中，重要的是像素TFT所需的特性大大低于截止(OFF)电流值(当TFT处于截止(OFF)操作时的漏电流)以便降低功耗。
而且，提出了使栅电极线宽微小化的技术以减小晶体管尺寸。
例如，在参考1中，提到了使用淀积在台阶部分的侧壁上的金属侧壁作为栅极的技术(参考1：日本专利公开号No.H4-212428)。
在参考2中，提出了具有侧壁形状的栅电极的薄膜晶体管(TFT)(参考2：日本专利公开号No.2003-282881)。
上述参考1或参考2中提及的具有侧壁形状的栅电极的形状和厚度容易改变。而且，当使用形成通常的接触孔的方法时，很难与具有参考1和2中的侧壁形状的栅电极电连接，所以需要栅电极通过覆盖由不同于栅电极材料的导电材料所形成的导线直接电连接。因此，因为异种金属间接触电阻的影响，接触电阻增加。另外，在上述参考1或参考2中，需要很多步骤(必须至少执行两次薄膜形成步骤)来形成栅电极和栅导线。另外，根据参考1和2，需要形成侧壁步骤的步骤。
而且，在参考2中提及的TFT，放置半导体层以跨越台阶部分；因此，很难在结晶步骤获得具有均匀结晶度的半导体层。
在普通TFT中，TFT的沟道宽度依赖于栅导线的宽度，因此，在由于宽栅导线导致沟道长度长的情况下，很难增加TFT的导通(ON)电流。而且，TFT的沟道长度不能被缩短；因此，很难减小栅电容，并且阻止了包括TFT的集成电路的高速操作。
发明内容
本发明的目的是提供一种半导体装置，通过相对小数目的步骤使栅电极线宽微小化使其具有微小沟道长度的TFT，并且提供一种制造该半导体装置的方法。
本发明的特征之一在于，TFT中导线的剖面有目的的制备成仅包括三个内角的形状，典型的是三角形，以小型化导线的线宽。当抗蚀剂掩膜缩减(recede)时，刻蚀导电膜，以形成具有三角形剖面的电极。随着通过刻蚀形成三角形电极，抗蚀剂掩膜消失；这样，可以省略去处抗蚀剂的步骤。在该说明书中，剖面形状指沿着衬底主平面的垂直表面的剖面形状。
而且，该说明书中，三角形指图形包括连接三点中每个点的线段，其中三点不排成一行，图形仅包括三个内角。例如，图13A中所示的等腰三角形，图13B中所示的直角三角形、正三角形、锐角三角形或钝角三角形都可给出。而且，该说明书中，三角形包括一种三角形，其中不是基边的两边是曲线，如图13C中所示。而且，该说明书中，三角形还包括在一定程度上具有圆角的三角形和其下边至少是上边十倍的梯形。
该说明书中公开的本发明的一个实施例是一种半导体装置，具有多个TFT，每个TFT包括在绝缘表面上形成的半导体层、半导体层上形成的绝缘膜、在绝缘膜上形成的栅电极，其中半导体层包括与栅电极重叠的沟道形成区域、与栅电极部分重叠的低浓度杂质区域、和高浓度杂质区域形成的源区和漏区，其中与沟道形成区域重叠的部分栅电极的剖面形状仅包括三个内角。
特别是，具有短沟道长度的TFT通过使TFT的栅电极微小化到1um或者更小形成仅包括三个内角、典型的是三角形的形状来实现。根据本发明，实现了导通(ON)电流的增加(因为沟道长度的减小或寄生电容的减小)或栅电容的减小(因为沟道长度减小)，能够获得工作在高速下的电路(典型的是CMOS电路或NMOS电路)。
需要高速驱动的半导体集成电路(CPU，存储器等)中的一些TFT，通过形成具有三角形状的栅电极获得高速操作。而且，在显示装置中，从TFT的上端发出的光被散射，通过形成TFT(其用作具有三角形的开关元件)的栅电极阻止了特殊反射。
本发明的另一个实施例是一种半导体装置，具有多个TFT，每个TFT包括在绝缘表面上形成的半导体层、半导体层上形成的绝缘膜、在绝缘膜上形成的栅电极，其中与半导体层重叠的栅电极部分具有仅包括三个内角的剖面形状，其中所形成的与栅电极相连的栅导线的剖面是梯形。
仅与半导体层重叠的部分栅电极和外围部分可以是三角形，通过调整抗蚀剂掩膜的宽度和刻蚀环境，延伸的栅导线的剖面可以是梯形。缩小的栅电极(三角形)可以在不增加步骤数目的条件下获得，栅导线(梯形)可以与上层中的导线电连接。另外，因为栅导线被部分做小，不是全部而是部分做小，这样可以实现低电阻的导线。
在使用线宽为1um或更小的微小导线的情况下，断路时有发生。通过使导线边缘部分加厚，刻蚀量变得均匀。而且，具有三角形的导线优选在平滑表面上形成，这是因为断路通常发生在基膜中的台阶处。因此，当栅导线位于其中在基膜中存在台阶的部分上时，栅导线可以具有梯形形状，仅平滑部分上的栅导线具有三角形形状。
上述实施例中，一个特性在于，三角形剖面的栅电极或栅导线的最大的薄膜厚度与具有梯形剖面的栅导线的厚度相同。抗蚀剂掩膜的宽度和刻蚀环境可以调整，使得具有三角形剖面部分的栅电极或栅导线部分的薄膜厚度与具有梯形剖面的部分的薄膜厚度相同，以阻止1um或更小线宽的微小导线情况下的断路。
而且，可以改变三角形部分的薄膜厚度(对应三角形的高度)和梯形部分薄膜厚度(对应梯形高度)。在上述实施例中，另一个特性在于，三角形剖面的栅电极或栅导线部分的薄膜厚度小于剖面是梯形的情况。三角形栅电极或栅导线的薄膜厚度可以通过多次刻蚀而薄于剖面形状为梯形的情况。通过减薄三角形栅电极或栅导线的薄膜厚度使其比梯形栅电极或栅导线的薄膜厚度薄，可以获得有利的覆盖。
包括难熔金属(其中产生少量小丘)的材料优选用作栅电极材料。从W，Mo，Ti，Ta，Co等或它们的合金中选择一种用作难熔金属，其中形成少量小丘。另外，优选的是形成一种结构，其中氮化硅薄膜(氮化金属薄膜，氮化硅薄膜等)环绕栅电极以防止微小化导线从基膜剥离。而且，上述结构中，一个特征在于，栅电极的一个侧面和底面被氮化硅薄膜环绕。
上述结构中，一个特征在于TFT的沟道长度是从0.1um到1um。
上述结构中，一个特征在于栅电极从栅导线处分叉，栅导线的宽度比栅电极宽度宽。
在通过在一个平面上放置两个平行栅电极而具有两个沟道形成区域的双栅结构的情况下，很难缩短栅电极间的距离，容易产生有缺陷的覆盖。因此，通过使用第一掩膜的第一次刻蚀在获得具有梯形的导线之后，形成第二抗蚀剂掩膜，导线通过第二次刻蚀被处理和分割使其具有三角形以形成多个栅电极。另外，可以使用具有三个或更多沟道形成区域的多栅结构。
而且，本发明的另一个实施例是一种半导体装置，具有多个TFT，每个TFT包括在绝缘表面上形成的半导体层、半导体层上形成的绝缘膜、在绝缘膜上形成的栅电极，其中半导体层具有与栅电极重叠的多个沟道形成区域，其中与半导体层重叠的多个栅电极的剖面形状包括仅三个内角，其中所形成的与栅电极相连的栅导线具有梯形剖面。
根据本发明，实现了导通(ON)电流的增加(因为沟道长度缩短或寄生电容减小)或栅电容的减小(因为沟道长度缩短)，可以获得高速操作的电路(典型的是，CMOS电路或NMOS电路)。
本发明的这些和其他目的，特点和优势在参照附图的下面的详细描述中将更加显而易见。
附图说明
图1A到1D是实施例模式1的步骤的剖面图；
图2A和2B是图案的示意图和光学照片；
图3A和3B是图案的示意图和光学照片；
图4A到4E是在实施例模式2中解释的步骤的剖面图；
图5A和5B是解释实施例模式2的顶视图；
图6A到6C是解释实施例模式3的顶视图；
图7A到7E是步骤的剖面图，其在实施例模式4中有所解释；
图8是CPU的框图；
图9是具有显示部分的系统的框图；
图10是有源矩阵发光装置的剖面图；
图11A到11H是电子装置的例子；
图12是电子装置的实例；
图13A到13C的图示出了根据本发明的栅电极的剖面形状的实例。
具体实施方式
根据本发明的实施例模式将参考附图加以详述。对于本领域技术人员来说易于理解的是，这里公开的实施例和细节可以以多种不同方式调整，而不偏离本发明的目的和范围。因此，需要注意的是下面给出的实施例模式的描述不应理解为限制本发明。而且，下面描述的根据本发明的结构中，不同附图的相同部分以相同的附图标记表示。此后，描述本发明的实施例模式。
【实施例模式1】
图1A到1D示出了本发明的半导体装置的制造步骤的剖面图。这里，示出了同时仅在需要微小化的地方形成具有三角形的导线和在其他地方形成具有梯形形状的导线的实例。
首先，如图1A所示，由绝缘膜例如二氧化硅薄膜、氮化硅薄膜或氮氧化硅薄膜(SiOxNy)形成的底部绝缘膜11在具有绝缘表面的衬底10上形成。在一个代表性实例中，底部绝缘膜11具有两层结构，由厚度从50nm到100nm、用SiH4，NH3和N2O作为反应气体形成的氧氮化硅薄膜，和厚度从100nm到150nm的使用SiH4，N2O作为反应气体形成的氮氧化硅薄膜堆叠。另外，氮化硅薄膜(SiN薄膜)或薄膜厚度为10nm或更少的氮氧化硅薄膜(SiNxOy薄膜(x＞y))优选的用作底部绝缘膜11中的一层。
然后，具有非晶结构的半导体薄膜在底部绝缘膜11上形成。包含Si作为主组分的半导体材料用作半导体薄膜。典型的，非晶硅薄膜，非晶硅锗薄膜等以已知的方法(溅射方法、LPCVD方法、等离子体CVD方法等)形成，然后，执行已知的结晶处理(激光结晶方法、热结晶方法、使用催化剂例如镍等的热结晶方法)以获得具有晶体结构的半导体薄膜。
可替换的方案是，当适当调整薄膜形成条件时，可以仅执行薄膜形成来获得具有晶体结构(例如，多晶硅薄膜，微晶半导体薄膜(也称作半-非晶半导体薄膜))的半导体薄膜。例如，通过引入硅化物气体(单硅烷、乙硅烷、丙硅烷等)和氟作为产生等离子体的材料气体到淀积室，而在待处理的衬底上直接形成包括晶体结构的半导体薄膜。
下一步，使用光刻技术构图获得半导体层12。在构图中形成抗蚀剂掩膜之前，使用含臭氧的溶液或者通过UV照射在氧气环境中产生臭氧而形成氧化物薄膜以保护半导体层。该氧化物薄膜还具有提高抗蚀剂湿润性的效果。
如有需要，在构图之前，透过上面的氧化物薄膜执行少量的杂质元素(硼或磷)掺杂，以控制TFT的阈值电压。当通过上面的氧化物薄膜进行掺杂时，去除了氧化物薄膜，然后使用含臭氧的溶液形成另一氧化物薄膜。
然后，在执行清洗以去除构图过程中不需要的物质(残留的光刻胶，去除抗蚀剂的溶液等)之后，形成以硅为主要材料的绝缘膜，其用作栅绝缘膜13。单层的绝缘膜，例如二氧化硅薄膜、氮化硅薄膜、或氮氧化硅薄膜、或者它们的叠层用作栅绝缘膜13。
在清洗栅绝缘膜13的表面之后，具有难熔金属薄膜和氮化物薄膜形成的叠层薄膜由溅射方法、气相淀积方法或气相生长方法形成。从W，MO，Ti，Ta，Co等或其中合金中选出的一个用作难熔金属薄膜。氮化物薄膜作为阻挡薄膜形成以防止难熔金属薄膜的扩散。另外，通过氮化物薄膜可以实现难熔金属薄膜和栅绝缘膜之间改善的粘合效果。这里，由30nm到100nm厚的TaN(氮化钽)形成的下层薄膜14和由300nm到400nm厚的W(钨)形成的上层薄膜15形成了叠层。钨薄膜通过溅射或化学气相淀积(CVD)方法形成。而且，在执行反应离子刻蚀的情况下，CVD方法获得的钨薄膜的刻蚀速度三倍于由溅射方法形成的钨薄膜。
然后，使用光刻技术形成抗蚀剂掩膜16a和16b(图1A)。而且，抗蚀剂掩膜16a和16b构图成相互连接。抗蚀剂掩膜16a具有微小宽度，使得通过后续刻蚀步骤在将形成微小TFT的位置处(典型的，栅电极)形成三角形形状。具有微小宽度的抗蚀剂掩膜16a通过激光光刻方法可以曝光。另外，抗蚀剂掩膜16b的宽度使得栅导线通过后续刻蚀步骤而具有梯形形状(典型的，栅导线或导出导线)，其形成于在后续步骤中与上层中的导线电连接的位置。这些抗蚀剂掩膜的宽度可以通过适当选择难熔金属材料、抗蚀剂材料或刻蚀条件来确定。
然后，当抗蚀剂掩膜缩减时执行刻蚀以形成栅电极18a和栅电极18b(图1B)。而且，栅电极18a和栅电极18b是相互连接的导线图案。根据此次刻蚀，具有微小宽度的抗蚀剂掩膜16a通过该缩减而消失。另一方面，抗蚀剂掩膜16b经过刻蚀缩减成剩余的抗蚀剂掩膜16c。
实际上执行了构图实验。图2B是具有三角形(线宽：0.16um)钨薄膜图案的光学图片，其通过在玻璃衬底上使用溅射的方法形成钨薄膜，使用具有线宽0.6um的抗蚀剂图案，通过执行钨薄膜的干法刻蚀形成。而且，图2A示出了结构图，其包括衬底表面1000和电极侧面部分1001。
图3B的光学图片示出了具有梯形的钨薄膜的图案。通过在玻璃衬底上使用溅射方法形成钨薄膜，通过使用具有0.7um宽的线状抗蚀剂图案执行干法刻蚀钨薄膜形成梯形的钨薄膜图案。而且，图3A示出了结构图，其中包括衬底表面1100、电极侧面部分1101、和电极上的抗蚀剂1102。
实验中，0.16um宽的三角形导线通过使用具有0.6um宽度的线状抗蚀剂图案获得；然而，导线形状不限于此，可以通过适当设置材料、薄膜厚度或刻蚀条件而获得。上面的实验中，梯形导线通过设置抗蚀剂宽度为0.7um或更大而获得；而且，通过各项异性刻蚀，梯形导线可以处理为三角形导线。例如，通过使用1um宽的抗蚀剂图案，在通过刻蚀获得0.6um宽度的梯形导线之后，大约为0.2um宽的三角形导线可以通过对应于0.2um的各项异性刻蚀来获得。然而，因为执行各项异性刻蚀，薄膜厚度，换句话说三角形的厚度变薄。
另外，该说明书中的宽度指与基膜接触的下侧的宽度，在三角形的情况指对应于底部的长度，在梯形时对应下侧长度。
而且，在将后面要形成接触孔的地方设定为直径1um的情况下，考虑到边的影响，梯形的上边长度优选的设置为3um，图1D中，在虚线右端的导线宽度优选设置为3.2um或者更多。
这里，具有0.16um宽的三角形的栅电极部分和具有3.2um宽的梯形栅导线通过一次刻蚀以相互连接的形式形成。而且，从衬底的顶面看，梯形的宽栅导线分叉成具有三角形的窄栅电极。该说明书中，导线中，与半导体层重叠部分和它们的相邻部分被称为栅电极，其他部分被称为栅导线。
然后，抗蚀剂掩膜16c通过使用剥离抗蚀剂的溶液进行剥离处理或灰化处理而去除，然后，向半导体层12适当增加n型导电类型(P、As等)或p型导电类型(B等)的杂质元素(图1c)。杂质元素通过离子掺杂方法或离子注入方法，通过栅绝缘膜13添加到半导体层。另外，掺杂可以通过提供掩膜选择执行，可以在沟道形成区域22和漏极区域21(或源极区域22)之间形成LDD区域19a和19b，而具有低浓度的漏区结构(也被成为LDD：低掺杂漏区)。该结构中，一个区域，其为沟道形成区域22和源极区域20或漏极区域21之间存在的区域，添加杂质元素以形成低浓度区域19a和19b，其中添加掺杂元素形成高浓度区域，低浓度区域19a和19b被称为LDD区。
这里，如图1C所示，源和漏区(高浓度掺杂区)20和21和部分与三角形栅电极重叠的低浓度掺杂区19a和19b可以以自对准的方式，通过穿过栅绝缘膜13和三角形栅电极18a的边缘部分掺杂磷而形成。图1C中所示的结构称为GOLD结构(栅重叠LDD)，其中LDD区域与栅电极重叠，绝缘膜位于它们之间。
另外，一个由氮化物绝缘膜形成的层间绝缘膜可以在掺杂之前形成，以防止导线被修改和剥离。在这种情况下，杂质元素可以通过栅绝缘膜和层间绝缘膜在掺杂步骤中添加到半导体层。
后续的步骤中，形成第一层间绝缘膜23，执行氢化处理和激活处理。然后，形成第二层间绝缘膜24，然后，形成到达源极区域和漏极区域的接触孔。通过涂覆方法形成的绝缘膜优选的用作第二层间绝缘膜24以防止三角形栅电极和上层导线或电极之间的短路。
然后，形成和构图导电膜以形成源电极25、漏电极26；这样TFT(n沟道TFT)就完成了。同时形成引出电极27(图1D)。源电极25，漏电极26和引出导线27由从MO，Ta，W，Ti，Al和Cu或者包含这些元素作为主要组分的合金材料或化合物材料中选出的元素的单层形成，或它们的叠层形成。例如，使用Ti薄膜、纯Al薄膜和Ti薄膜的三层结构，或者Ti薄膜、含有Ni和C的Al合金薄膜、Ti薄膜的三层结构。而且，考虑在后续步骤中形成层间绝缘膜等，电极的剖面部分优选为锥形的形状。
而且，本发明不限于图1D所示的TFT结构，如有必要，可以提供不和栅电极重叠的LDD区域，或者可以使用没有LDD区域的TFT。
这里，描述了n沟道的TFT。然而，不用解释的是，取代使用n型掺杂元素，通过使用p型掺杂元素可以形成p型TFT。另外，n沟道TFT和p沟道TFT可以在同一衬底上通过使用掩膜，分别和连续地添加n型杂质元素和p型杂质元素而形成。
根据本发明获得的栅导线具有部分微小位置(电极具有三角形剖面)并且可以和上层导线通过接触孔连接。
而且，寄生电容可以减小，这是因为栅电极和位于上部部分的源电极(和漏电极)之间的距离的部分，可以通过使栅电极制成三角形而形成。因此，源电极和漏电极之间的距离可以通过使栅电极具有三角形而变窄，这是因为不需要考虑寄生电容；这样，栅导线可以被进一步缩小。在导线间距离变窄的情况下，当使用矩形导线时，电极部分的上边变得和上层导线靠近，因此，容易形成寄生电容。
根据本发明，可以缩短沟道形成区域22的沟道长度，可以实现导通(ON)电流的增加和栅电容的减小，可以在玻璃(塑料衬底)衬底上获得具有高速操作的半导体集成电路(CPU，存储器等)。
而且，因为放置在像素部分中的TFT可以微小化，当TFT用于液晶显示装置的开关元件时，孔径比可以增加。像素部分中的栅电极是微小化的；然而，栅导线经常延伸到液晶显示装置的像素部分之外。另外，当TFT用于液晶显示装置的驱动电路时，可以实现高速操作和窄框架。
而且，因为放置在像素部分中的TFT可以微小化，当TFT用于具有EL元件的发光显示装置时，孔径比可以增加。在发光显示装置的情况，多个TFT在一个像素中形成，通过将多个TFT相互连接，将栅电极电连接从而构建了像素电路。同样，当TFT用于发光显示装置的驱动电路时，可以在像素电路的相同衬底上形成高速操作和占用空间尽可能低的驱动电路。
而且，具有包括有机化合物的层用作发光层的EL元件具有这样的结构，其中包括有机化合物的层(此后，称作EL层)夹在阳极和阴极之间，通过在阳极和阴极间施加电场可以从EL层获得发光(电致发光)。EL元件的发光包括从单重激发态返回到基态的发光(荧光)和从三重激发态返回到基态的发光(磷光)。
根据本发明的显示设备中，图像显示的驱动方法不受特殊限制。例如，可以使用点序列驱动方法、线序列驱动方法、帧序列驱动方法等。典型的，使用线序列驱动方法，可适当使用时分灰度级驱动方法或区域灰度级驱动方法。输入到显示装置源线的图像信号可以是模拟信号或数字信号。另外，可以根据图像信号适当设计驱动电路等。
在使用数字视频信号的发光装置中，存在一种发光装置，其中恒压(CV)视频信号被输入到一个像素；和一种发光装置，其中恒流(CC)视频信号被输入到像素。使用恒压(CV)视频信号的发光装置包括这样的发光装置，其中恒定电压施加到发光元件(CVCV)的发光装置和其中恒定电流被施加到发光元件(CVCC)的发光装置。另外，使用恒流(CC)视频信号的发光装置包括这样的发光装置，其中恒定电压施加到发光元件(CCCV)的发光装置和其中恒定电流施加到发光元件(CCCC)的发光装置。
而且，CPU、显示部分、和存储器可以使用包括TFT的电路在同一衬底上形成，尽管电路设计和制造步骤很复杂。
【实施例模式2】
实现三角形导线或电极的制造方法不限于实施例模式1中所示的方法，可以使用其他的方法。这里，作为另一个例子，三角形栅电极通过使用两个光学掩膜片多次刻蚀一个栅电极而形成。在图4A到4E中示出为了显著降低截止(OFF)电流值，形成具有两个沟道形成区域的双栅结构的例子。
实施例模式1所示的通过一次刻蚀的抗蚀剂缩减方法，在形成双栅结构的情况下，难以使得两个沟道形成区域之间的距离变窄。因此，两个三角形电极通过先形成锥形导线，然后，执行刻蚀以分割导线。
首先，以实施例模式1中所示的相同的方法，在具有绝缘表面的衬底410上形成由绝缘膜例如二氧化硅薄膜、氮化硅薄膜、或者氮氧化硅薄膜(SiOxNy)形成的底部绝缘膜411。
下一步，以实施例模式1中相同的方法，在底部绝缘膜411上形成具有非晶结构的半导体薄膜，然后使用光刻技术进行构图以获得半导体层412。然后，以实施例模式1中相同的方法，形成包含以硅作为主组分的绝缘膜，用作栅绝缘膜413。
在清洗栅绝缘膜413的表面之后，使用溅射方法、气相淀积方法或者气相生长方法形成包括难熔金属薄膜的单层。从W，Mo，Ti，Ta，Co等或它们的合金中选出的一种用作难熔金属薄膜。可以形成氮化物薄膜作为底层的阻挡层，而具有叠层结构以阻止来自难熔金属薄膜的扩散。然后，使用光刻技术形成抗蚀剂掩膜。
然后，当抗蚀剂掩膜缩减时执行刻蚀以形成具有第一形状的电极414和415(图4A)。通过刻蚀，抗蚀剂掩膜416在缩减之后保留，如图4A中所示。
然后，在移开抗蚀剂掩膜416后重新形成抗蚀剂掩膜417(图4B)。这里，抗蚀剂掩膜的开放边位于具有第一形状的电极414的锥形部分之上。因此，锥形部分优选为长的，并且考虑掩膜的对准精确度，至少需要大约为3um。而且，图5A示出了去除抗蚀剂掩膜416时的顶视图，相同的部分以相同的附图标记表示。图5A中的具有第一形状的电极414上的点线示出了顶面和斜边之间的界面，点线的外部是倾斜的。
然后，执行刻蚀将电极414分割成两个栅电极418a和418b。通过第二次刻蚀，栅电极418a和418b都刻蚀成三角形的形状。这里，每个栅电极418a和418b具有锥形形状以具有合适的覆盖率；然而，栅电极418a和418b可以被刻蚀使得栅电极418a和418b的侧面是垂直的。在执行刻蚀使栅电极418a和418b的侧面垂直的情况下，栅电极418a和418b的三角形都是直角三角形。
在去除抗蚀剂掩膜417以后，形成由氮化物绝缘膜形成的第一层间绝缘膜423。然后，n型导电类型的杂质元素(P、As等)或p型导电类型的杂质元素(B等)可以适当添加到半导体层412(图4D)。通过离子掺杂方法或离子注入方法，杂质元素透过栅绝缘膜413和第一层间绝缘膜423添加到半导体层412。而且，图5B示出了移去抗蚀剂掩膜时的顶视图，相同部分以相同的附图标记表示。沿着A-B的点线的剖面图对应图4D的左边部分。这里，如图5B所示，通过将导线开口而使用双栅结构。
这里，如图4D中所示，源极区域和漏极区域(高浓度掺杂区)420，421a和421b，和LDD区域(低浓度掺杂区)都和三角形栅电极部分重叠，它们可以以自对准的方法通过三角形栅电极418a和418b的侧面部分掺磷形成。
而且，通过提供掩膜，可以执行选择掺杂，形成LDD区域(低浓度掺杂区)和可以分别执行掺杂来形成源极和漏极区域(高浓度掺杂区)。
然后，执行氢化处理和激活处理，然后，形成第二层间绝缘膜424，然后，形成到达源极区域和漏极区域421a和421b的接触孔。通过涂覆方法获得的绝缘膜优选的用作第二层间绝缘膜424以防止三角形栅电极和上层导线或电极之间的短路。
然后，形成导电膜并且构图以形成源电极425和漏电极426；这样，TFT(n沟道TFT)就完成了。引出电极427同时形成(图4E)。源电极425，漏电极426和引出导线427由单层形成，此单层包括从Mo，Ta，W，Ti，Al和Cu或者它们的合金材料或包括这些元素作为主组分的化合物材料中选出的元素，或由它们的叠层形成。例如使用Ti薄膜、纯Al薄膜和Ti薄膜形成的三层结构，或使用Ti薄膜、包括Ni和C的Al合金薄膜、和Ti薄膜的三层结构。而且，考虑在后续步骤中形成层间绝缘膜等，电极的剖面优选为锥形。
而且，本发明不限于图4E所示的TFT结构，如有需要，可以提供不和栅电极重叠的LDD区域，或者也可使用没有LDD区域的TFT。
根据本发明获得的栅导线具有部分微小的位置(电极的剖面是三角形的)，并且可以和上层导线通过接触孔连接。
而且，该实施例模式可以和实施例模式1自由组合。
【实施例模式3】
这里，示出了使用三角形电极的薄膜晶体管布图的例子。
图6A是顶视图，其中布置TFT来作为液晶显示装置的像素部分上的开关元件。
如图6A中所示，栅导线在和半导体层重叠的部分变窄，窄的部分变成三角形栅电极605a和605b。而且，源极导线608与源极区域或漏极区域602相连。像素电极611也和源极或漏极区域602相连。附图标记609表示相邻像素中的源极导线。
图6B示出了沿着图6A中点线C-D的剖面图。
如图6B中所示，由无机绝缘膜形成的基膜601、至少包括沟道形成区域603a和603b以及源极和漏极区域602的有源层、覆盖有源层的栅绝缘膜604、栅电极605a和605b、和覆盖栅电极605a和605b的层间绝缘膜606，607和610被提供在具有绝缘表面的衬底上。
具有三角形剖面的栅电极605a和605b和沟道形成区域603a和603b重叠，栅绝缘膜604插入它们之间。TFT可以通过形成具有三角形的栅电极605a和605b而微小化，这样，沟道形成区域603a和603b的沟道长度可以缩短。
栅电极605a和605b位于平坦的有源层之上，宽电极(具有梯形剖面)位于有源层侧面的台阶部分之上。另外，栅电极的侧面部分做得比三角形部分宽，使得在刻蚀形成锥形时不具有尖锐的边缘。
如图6A中所示，因为栅导线不是全部做小，而是部分微小化，从而实现了具有低电阻的导线。
而且，层间绝缘膜606优选的由氮化物薄膜(氮化物金属薄膜或氮化硅薄膜)形成，以防止从栅绝缘膜的剥离。而且，当层间绝缘膜607由涂覆方法顺序形成时，层间绝缘膜606具有保护低强度三角形栅电极的效果。
而且，使用三角形电极的TFT不是特别受限于图6A中所示的布图，可以形成横跨有源层侧面上台阶的三角形电极。图6C示出了不同于图6A的另一种布图的实例。
图6C中，形成具有横跨有源层侧面台阶的三角形电极615a和615b。
而且，该实施例模式可以和实施例模式1或2自由组合。
【实施例模式4】
该实施例模式中，参考图7A到7E，描述了一个例子，其中当栅导线被刻蚀时，使得栅导线的厚度不同于由相同材料形成的栅电极的厚度。
首先，以实施例模式1中相同的方法，在具有绝缘表面的衬底710上形成底部绝缘膜711和半导体薄膜712。
然后，执行清洗以去除构图期间产生的不需要的物质(残留的抗蚀剂，用于剥离抗蚀剂的溶液等)后，形成包含硅作为其主组分的绝缘膜，它将是第一栅绝缘膜713a。绝缘膜例如二氧化硅薄膜或氮氧化硅薄膜(SiOxNy)用作第一栅绝缘膜713a。
然后，连续形成包含硅作为主组分的绝缘膜，它将是第二栅绝缘膜713b。绝缘膜例如氮化硅薄膜或氮氧化硅薄膜(SiOxNy：x＜y)用作第二栅绝缘膜713b。
在清洗第二栅绝缘膜713b的表面之后，用溅射方法、气相淀积方法或气相生长方法形成难熔金属薄膜714。从W，MO，Ti，Ta，Co等或它们的合金中选出的一种用作难熔金属薄膜。
接着，使用光刻技术形成抗蚀剂掩膜716a和716b(图7A)。而且，抗蚀剂薄膜716a和716b是相互连接的图案。具有微小宽度的抗蚀剂掩膜716a(在后续刻蚀步骤中形成三角形)被用于其中将形成微小TFT的位置(典型的是栅淀积)。
然后，当抗蚀剂掩膜缩减时执行刻蚀以形成三角形电极715a和梯形导线715b(图7B)。而且，三角形电极715a和梯形导线715b是相互连接的导线图案。而且，第二栅绝缘膜713c在刻蚀时同时形成，或者通过执行刻蚀分别形成。根据刻蚀，具有微小宽度的抗蚀剂掩膜716a由于缩减而消失。另一方面，抗蚀剂掩膜716b通过刻蚀而缩减，形成残留的抗蚀剂掩膜716c。
然后，对剩余的抗蚀剂掩膜716c执行各项异性刻蚀以获得栅电极715c，其中三角形电极的高度降低，线宽也变小(图7C)。梯形栅导线715d的线宽微小化，但是薄膜厚度不变。而且，在这样的环境下执行刻蚀，即第二栅绝缘膜713c不被刻蚀。通过形成栅电极(其中三角形电极的高度降低)715c可以获得有利的覆盖率。
接着，形成由氮化物绝缘膜形成的第一层间绝缘膜723以防止导线被修改或剥离。第二栅绝缘膜713c是氮化硅薄膜或氮氧化硅薄膜，而这是所希望的，这是因为可以提高第二栅绝缘膜713c与第一层间绝缘膜723之间的粘附性。而且，第二栅绝缘膜713c的侧面和栅电极715c的侧面远离，第二栅绝缘膜713c的顶面与第一层间绝缘膜723接触的区域宽，因此，第一层间绝缘膜723很难剥离，并且栅电极715c被包裹保护。第一层间绝缘膜723还具有保护导线或电极免于后续掺杂损害的效果。
接着，抗蚀剂掩膜716c通过使用剥离抗蚀剂溶液的剥离处理或灰化处理而被去除，然后，适当的向半导体层712掺杂n型导电类型的杂质元素(P、As等)或p型导电类型的杂质元素(B等)。掺杂的程度在位于第二栅绝缘膜713c的位置与仅第一栅绝缘膜713a所在的位置之间不同；这样，源极区域和漏极区域(高浓度杂质区域)720和721和LDD区域(低浓度杂质区域)719a和719b可以以自对准的方式形成。在掺杂步骤，半导体层712通过栅绝缘膜713a和713c以及第一层间绝缘膜723通过离子掺杂方法或离子注入方法来掺杂。
图7D中所示的结构称为LDD结构，其中LDD结构位于沟道形成区域相对的两端。
在后续步骤中，执行氢化处理和激活处理，然后，形成第二层间绝缘膜724，然后，形成到达源极区域和漏极区域的接触孔。而且，由涂覆方法获得的绝缘膜优选的用作第二层间绝缘膜724以防止三角形栅电极和上层导线或电极间的断路。
然后，形成导电膜并且构图以形成源电极725和漏电极726；这样，TFT(n沟道TFT)就完成了。引出电极727同时形成(图7E)。源电极725、漏电极726、引出导线727由单层形成，此单层具有从Mo，Ta，W，Ti，Al和Cu中选出的一种元素，或者它们的合金材料，或者包含这些元素为其主组分的化合物材料，或者它们的叠层形成。例如，Ti薄膜、纯Al薄膜、Ti薄膜组成的三层结构，或者Ti薄膜、包含Ni和C的Al合金薄膜、Ti薄膜形成的三层结构。而且，考虑在后续步骤中形成层间绝缘膜等，电极的剖面优选为锥形。
而且，本发明不限于图7E中所示的TFT，如有需要，可以提供和栅电极重叠的LDD区域，或者可以使用没有LDD区域的TFT。
这里，描述了n沟道TFT；然而，对于代替n型掺杂元素而使用p型掺杂元素的p沟道TFT来讲同样适用。另外，n沟道TFT和p沟道TFT可以在同一衬底上通过使用掩膜独立和顺序地添加n型杂质元素和p型杂质元素来形成。
而且，CPU、显示部分、和存储器可以在使用包括TFT电路的同一衬底上形成，尽管电路设计和制造步骤很复杂。
而且，该实施例模式可以和实施例模式1，实施例模式2或实施例模式3自由组合。
具有上述结构的本发明，结合在下面描述的实施例来详细说明。
【实施例1】
该实施例中，参考图8描述了一个实例，其中CPU或存储器是使用包括上述实施例模式1到4中在具有绝缘表面的衬底(典型的，玻璃衬底或塑料衬底)上获得的TFT的电路来构建。
附图标记801表示中央处理单元(也称为CPU)，附图标记802表示控制单元，附图标记803表示算术单元，附图标记804表示存储单元(也称为存储器)，附图标记805表示输入单元，附图标记806表示输出单元(显示部分等)。
中央处理单元801包括算术单元803和控制单元802。算术单元803包括算术逻辑单元(ALU)，用于执行算术操作例如加或者减，以及执行逻辑操作例如AND、OR和NOT；各种寄存器，用于暂时存储数据或操作结果；计数器，用于计数输入“1”的数目等。
一个包括算术单元803的电路(例如AND电路、OR电路、NOT电路、缓冲器电路)或电阻器电路可以包括TFT。为了获得高的电子场效应迁移率，半导体薄膜(其通过连续波激光结晶)可以用作TFT的有源层。可以使用下述方法：非晶硅薄膜被连续波类型激光照射获得多晶硅薄膜的方法；通过加热非晶硅和然后被连续波类型激光照射获得多晶硅薄膜的方法；或者通过添加金属元素作为催化剂到非晶硅薄膜，然后通过加热获得多晶硅薄膜，然后通过连续波类型激光照射形成多晶硅薄膜的方法。该实施例中，构成算术单元803的TFT的沟道长度方向和激光扫描方向对准。
另外，控制单元802具有执行存储在存储单元804中的指令并控制整个操作的作用。控制单元802包括程序计数器、指令寄存器、和控制信号产生部分。另外，控制单元802可由TFT构成，使用连续波类型激光结晶化的半导体薄膜可以用作TFT的有源层。该实施例中，构成控制单元802的TFT的沟道长度方向与激光的扫描方向对准。
另外，存储单元804位于存储了数据和计算命令以及存储了数据和/或CPU中常执行程序的地方。存储单元804包括主存储器，地址寄存器和数据寄存器。而且，除了主存储器之外，也可使用高速缓冲存储器。这些存储器可以由SRAM，DRAM，闪存等形成。另外，当存储单元804由TFT构建时，由连续波类型激光而结晶的半导体薄膜可以作为TFT的有源层形成。该实施例中，构建存储器单元804的TFT的沟道长度方向和激光的扫描方向对准。
另外，输入单元805是从外部接收数据或程序的装置。另外，输出部分806是显示结果的装置，典型的如显示装置。
TFT形成的具有微小变化的CPU可以在绝缘衬底上通过对准TFT的沟道长度方向和激光扫描方向来制备。另外，CPU和显示部分可以制作在同一衬底上。优选的对准放置在每个像素中的多个TFT的沟道长度方向与显示部分中的激光扫描方向。
该实施例中，高速操作的电路(CPU等)通过使得栅极具有三角形剖面和根据实施例模式1使沟道长度从0.2um到1um而制备。
而且，CPU、显示部分、和存储器可以形成在同一衬底上，尽管电路设计和制造步骤变得复杂。
这样，可以在绝缘衬底上完成由TFT形成的在电学特性上有很小变化、并且能够在高速下工作的半导体装置。
而且，该实施例可以和实施例模式1到3中的任何一个自由组合。
【实施例2】
该实施例中，描述了一个半导体装置结构和减小功耗的操作方法的实例，在该半导体装置中至少一个像素部分、用于驱动像素的驱动电路、图像处理电路形成在具有绝缘表面的衬底上。
图9示出了一个系统的实例，其中系统具有在玻璃衬底上形成的显示部分，并且像素部分901、源线驱动电路902、栅线驱动电路903、三个具有不同功能的图像处理电路904到906、存储器907、接口电路908、和电源定时控制电路909都提供在玻璃衬底上。该半导体装置可以是液晶显示装置或使用EL材料的发光显示装置。
图9中所示的框图中，像素部分901是用于显示图像的部分，源线驱动电路902和栅线驱动电路903是用于驱动像素的驱动电路。图像数据输入到源线驱动电路902。图像数据或图像基础数据从外部输入到接口电路908，转换成适当的内部信号，然后输出到源线驱动电路902、图像处理电路904到906、或者存储器907。
可以考虑半导体装置，其中使用三个图像处理电路904到906的不同图像处理和存储器907可以起到半导体装置的功能。例如，通过使用一个或多个图像处理电路，可以执行图像失真的纠正；图像转换例如改变大小，马赛克处理，卷动，和反演；多窗口处理；使用存储器807产生图像；和它们的复合过程等。
根据这点，可以设计不同的操作模式。在具有该结构的半导体装置中，非易失性锁存电路适于图像处理电路904到906的电阻器和锁存电路。换句话说，图像处理电路904到906的逻辑状态可以通过非易失性锁存电路恢复的结构是有效的。这样，有可能在切断电源时同时保持图像处理电路904到906的操作状态，并且切断不使用的图像处理电路的电源。结果是，可以降低功耗。
甚至在待机时，在保持系统状态时电源供给可以停止，这样，有可能在待机时间和操作时间之间执行高速转换，以同时实现待机时间的功耗减少。
操作模式之间的切换由电源定时控制电路909控制。具体的，存储步骤和恢复步骤可以在一个图像处理电路中执行，其中该图像处理电路在根据操作模式的切换模式之前和之后都不被使用。
该实施例中，描述了整个图像处理电路904到906可被恢复的情况，但本发明不限于此。可以使用这样一种结构，其中图像处理电路904到906的部分电路(例如电路C)的逻辑状态可以被恢复。这样，有可能在仅当电路C被使用时，为电路C供电，这样，功耗可以减小。
非易失性锁存电路可以应用到接口电路、源线驱动电路或栅线驱动电路。结果是，当各自的逻辑电路没有操作时，逻辑电路的电源可以关断，进而减小功耗。
该实施例中的各种电路(像素部分901，源线驱动电路902，栅线驱动电路903，三个具有不同功能的图像处理电路904到906，存储器907，接口电路903，和电源定时控制电路909)可以由根据实施例模式1到3的、在高速下操作的TFT制成。
该实施例可以和实施例模式1到3中的任何一种结构和实施例1自由组合。
【实施例3】
该实施例中，参考图10示出了一种实例，其中像素部分、CMOS电路部分、端部分(terminal portion)都在同一衬底上形成。该实施例中，像素部分中的TFT的栅电极具有梯形剖面，构成部分CPU或存储器的CMOS电路部分中的TFT的栅电极具有三角形剖面。
在衬底1610上形成底部绝缘膜之后，形成每个半导体层。然后，在形成覆盖半导体层的栅绝缘膜之后，形成每个栅电极和端电极。该实施例中，通过形成TFT的栅电极的某些剖面都具有三角形，使得沟道长度缩短。
然后，半导体层被n型导电类型的杂质元素(典型的，P或者As)掺杂以形成n沟道TFT1636，并且可替换的，半导体层被p型导电类型的杂质元素(典型的，B)掺杂以形成p沟道TFT1637；这样，可以形成源区和漏区，以及如有需要，可以形成LDD区域。根据本发明的实施例1到3的任何一个可以形成n沟道TFT1636和p沟道TFT1637。通过使部分栅电极制成三角形形状，在没有增加掩膜数目的情况下，半导体集成电路的部分电路可以是在高速下操作的电路。
下面，形成用作层间绝缘膜的高热阻平坦化薄膜1616。具有包括硅(Si)和氧(O)键的骨架结构的绝缘膜(其可以通过涂覆方法获得)用作高热阻平坦化薄膜1616。
下面，使用掩膜，在高热阻平坦化薄膜1616中形成接触孔时，去除外围部分中的高热阻平坦化薄膜。通过一次刻蚀可以获得锥形，或者通过多次刻蚀获得锥形。
接着，用该高热阻平坦化薄膜1616做掩膜选择去除栅绝缘膜等暴露的部分而执行刻蚀。
接着，在形成导电膜后，用掩膜执行刻蚀以形成漏极导线和源极导线。
接着，形成透明导电膜构成的第一电极1623，即形成有机发光元素的阳极(或阴极)。同时，透明导电膜在端电极上形成。
在后续的步骤中，绝缘体1629、包括有机化合物的层1624、导电膜构成的第二电极1625、透明保护层1626用已知的方法形成，使用密封材料1628来结合密封衬底1633以封装发光元件。被密封材料1628环绕的空间被透明填充材料1627填充。最后，一个FPC1632使用各项异性导电膜1631通过已知的方法附着到端电极。优选的方法是使用透明导电膜做端电极，透明导电膜在端电极上与栅导线同时形成。
根据上面描述的步骤，像素部分(其中发光元件位于矩阵中)、CMOS电路、端部分形成在同一衬底上。因为n沟道TFT和p沟道TFT可以在本实施例所示的同一衬底上形成，驱动电路和保护电路可以形成在该衬底上，使得IC芯片的安装部件的数目减小。
该实施例可以和实施例模式1到3和实施例1和2自由组合。
【实施例4】
结合根据本发明获得的TFT可以制造各种电子装置。作为电子装置：照相机例如摄像机或数码相机、护目镜型显示器(头部安装显示器)、导航系统、音频重现装置(车载音频系统、音频组件系统等)、个人电脑、游戏机、个人数字助理(移动电脑、手机、便携式游戏机、电子图书等)、配备有记录媒介的图像再现装置(特别是，能够复制记录媒介的装置例如数字多功能盘(DVD)和配备有显示复制图像的显示器)。图11A到11H和图12示出了它们的特殊实例。
图11A示出了电视机，包括机壳2001，支撑体2002，显示部分2003，扬声器部分2004，视频输入终端2005等。本发明可以应用到嵌入在电视和显示部分2003中的半导体集成电路。这样，可以实现具有小集成电路的电视机。另外，电视机包括用于显示信息的各种电视例如用于个人电脑的电视、用于接收电视广播的电视、和广告的电视。
图11B示出了数码相机，包括主体2101，显示部分2102，图像接收单元2103，操作键2104，外部连接部分2105，快门2106等。本发明应用到数码相机和显示部分2102中嵌入的半导体集成电路(存储器，CPU等)。这样，具有小集成电路的数码相机可以通过在玻璃衬底上形成各种元件而实现。
图11C示出了个人电脑，包括主体2201，机壳2202，显示部分2203，键盘2204，外部连接部分2205，点鼠标2206等。本发明应用到个人电脑和显示部分2203中嵌入的半导体集成电路(存储器，CPU等)，显示部分中放置的TFT和构建CPU的CMOS电路可以在同一衬底上形成。这样，可以实现具有小集成电路的个人电脑。
图11D示出了电子图书，包括主体2301，显示部分2302，开关2303，操作键2304，红外部分2305等。本发明应用到电子图书和显示部分2302中嵌入的半导体集成电路(存储器，CPU)。这样，可以实现具有小集成电路的电子图书。
图11E示出了便携式图像复制装置，配备有记录媒介(特别是，DVD复制装置)，包括主体2401，机壳2402，显示部分A2403，显示部分B2404，记录媒介(DVD等)读取部分2405，操作键2406，扬声器部分2407等。显示部分A2403主要显示图像信息，显示部分B2404主要显示文本信息。本发明可以被应用到图像复制装置、显示部分A2403、显示部分B2404中嵌入的半导体集成电路中(存储器，CPU等)。这样，可以实现具有小集成电路的电子图书。
图11F示出了便携式游戏机，包括主体2501，显示部分2505，操作开关2504等。本发明可以应用到位于同一衬底上的、嵌入在游戏机和显示部分4102中的半导体集成电路中(存储器，CPU等)。这样，可以实现具有小集成电路的便携式游戏机。
图11G示出了视频照相机，包括主体2601，显示部分2602，机壳2603，外部连接部分2604，遥控接收部分2605，图像接收部分2606，电池2607，音频输入部分2608，操作键2609，镜片等。本发明可以应用到视频照相机和显示部分2602中嵌入的半导体集成电路(存储器，CPU等)。这样，可以实现具有小集成电路的视频照相机。
图11H示出了手机，包括主体2701，机壳2702，显示部分2703，音频输入部分2704，音频输出部分2705，操作键2706，天线2708等。本发明可以应用到手机和显示部分2703中嵌入的半导体集成电路(存储器，CPU)中。这样，使用本发明可以实现具有小集成电路的手机。
图12示出了便携式电脑，其可以戴在手臂上，包括主体2901，显示部分2902，开关2903，操作键2904，扬声器部分2905等。用作接触板的显示部分2902可以执行多种输入或操作。而且，尽管没有示出，该便携式电脑配备有抑制温度增加的冷却功能，红外端口，通讯功能例如高频电路等。
接触人手臂的部分优选的是覆盖有例如塑料的薄膜使其接触手臂2900时不会感到不适。相应的，希望在塑料衬底上形成半导体集成电路(存储器，CPU)和显示部分2902。而且，主体2901的外部形状可以沿着人手臂2900弯曲。
本发明可以应用到便携式电脑、显示部分2902、扬声器部分2905的控制电路等中嵌入的半导体集成电路(存储器，CPU，高频电路等)。这样，可以实现其中安装元件的数目减小的便携式电脑。
本实施例可以和实施例模式1到3和实施例1到3自由组合。
根据本发明，可以减小栅电极的线宽，并且可以以相对少的步骤来实现具有薄的沟道长度的TFT，这样，制造成本降低。而且，在没有增加掩膜数目的情况下，半导体集成电路的部分电路可以是高速操作的电路。
本发明是基于2004年5月21日向日本专利局提交的日本专利申请号No.2004-152433的申请，其内容包含在此作为参考。

Claims (28)

1.一种半导体装置，包括：
多个TFT，每个TFT包括在绝缘表面上形成的半导体层、在半导体层上形成的绝缘膜、在绝缘膜上形成的栅电极。
其中半导体层具有与栅电极重叠的沟道形成区域、与栅电极部分重叠的低浓度杂质区域、和高浓度杂质区域，和
其中和沟道形成区域重叠的部分栅电极具有仅包括三个内角的剖面形状。
2.根据权利要求1所述的半导体装置，其中多个TFT的每个TFT的沟道长度是从0.1um到1um。
3.根据权利要求1所述的半导体装置，其中栅电极从栅导线处分叉，栅导线比栅电极宽。
4.根据权利要求1所述的半导体装置，其中栅电极的每个侧面和底面与氮化硅薄膜接触。
5.根据权利要求1所述的半导体装置，其中栅电极包括难熔金属。
6.根据权利要求1所述的半导体装置，其中半导体装置是液晶显示装置。
7.根据权利要求1所述的半导体装置，其中半导体装置是EL发光装置。
8.根据权利要求1所述的半导体装置，其中半导体装置是照相机，例如摄像机或数码相机、投影仪、护目镜型显示器、导航系统、个人电脑、个人数字助理或电子娱乐装置。
9.一种半导体装置，包括：
多个TFT，每个TFT包括在绝缘表面上形成的半导体层，在半导体层上形成的绝缘膜，在绝缘膜上形成的栅电极。
其中与半导体层重叠的部分栅电极具有仅包含三个内角的剖面形状，和
其中所形成的与栅电极相连的栅导线具有梯形剖面。
10.根据权利要求9所述的半导体装置，其中所述部分栅电极比所述栅电极薄。
11.根据权利要求9所述的半导体装置，其中所述部分栅电极的厚度与所述栅电极的厚度相同。
12.根据权利要求9所述的半导体装置，其中多个TFT的每个TFT的沟道长度是从0.1um到1um。
13.根据权利要求9所述的半导体装置，其中栅电极从栅导线处分叉，栅导线宽于栅电极。
14.根据权利要求9所述的半导体装置，其中栅电极的每个侧面和底面与氮化硅薄膜接触。
15.根据权利要求9所述的半导体装置，其中栅电极包括难熔金属。
16.根据权利要求9所述的半导体装置，其中半导体装置是液晶显示装置。
17.根据权利要求9所述的半导体装置，其中半导体装置是EL发光装置。
18.根据权利要求9所述的半导体装置，其中半导体装置是照相机，例如摄像机或数码相机、投影仪、护目镜型显示器、导航系统、个人电脑、个人数字助理或电子娱乐装置。
19.一种半导体装置，包括：
多个TFT，每个TFT包括在绝缘表面上形成的半导体层、在半导体层上形成的绝缘膜、在绝缘膜上形成的多个栅电极，
其中半导体层具有多个沟道形成区域，每个沟道形成区域都和多个栅电极中的一个栅电极重叠，
其中多个栅电极的每个栅电极与半导体层重叠的部分具有仅包含三个内角的剖面形状，和
其中所形成的与多个栅电极相连的栅导线具有梯形剖面。
20.根据权利要求19所述的半导体装置，其中所述多个栅电极的每个栅电极的部分比所述栅电极薄。
21.根据权利要求19所述的半导体装置，其中所述多个栅电极的每个栅电极的部分的厚度与所述栅电极的厚度相同。
22.根据权利要求19所述的半导体装置，其中多个TFT的每个TFT的沟道长度是从0.1um到1um。
23.根据权利要求19所述的半导体装置，其中栅电极从栅导线处分叉，栅导线宽于栅电极。
24.根据权利要求19所述的半导体装置，其中栅电极的每个侧面和底面与氮化硅薄膜接触。
25.根据权利要求19所述的半导体装置，其中栅电极包括难熔金属。
26.根据权利要求19所述的半导体装置，其中半导体装置是液晶显示装置。
27.根据权利要求19所述的半导体装置，其中半导体装置是EL发光装置。
28.根据权利要求19所述的半导体装置，其中半导体装置是照相机，例如摄像机或数码相机、投影仪、护目镜型显示器、导航系统、个人电脑、个人数字助理或电子娱乐装置。
CNB2005100739090A 2004-05-21 2005-05-23 半导体装置和电子装置 Expired - Fee Related CN100479093C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004152433 2004-05-21
JP152433/04 2004-05-21

Publications (2)

Publication Number Publication Date
CN1700414A true CN1700414A (zh) 2005-11-23
CN100479093C CN100479093C (zh) 2009-04-15

Family

ID=35374360

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100739090A Expired - Fee Related CN100479093C (zh) 2004-05-21 2005-05-23 半导体装置和电子装置

Country Status (2)

Country Link
US (1) US7319236B2 (zh)
CN (1) CN100479093C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101577290B (zh) * 2008-05-06 2010-12-15 上海华虹Nec电子有限公司 顶部带有硬质掩膜层的多晶硅栅极结构的制备方法
CN104465746A (zh) * 2014-09-28 2015-03-25 苏州能讯高能半导体有限公司 一种hemt器件及其制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100397875B1 (ko) * 2000-05-18 2003-09-13 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
WO2007011061A1 (en) * 2005-07-22 2007-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20070296003A1 (en) * 2006-06-08 2007-12-27 Samsung Electronics Co., Ltd. Thin Film Transistor Substrate and Method for Manufacturing the Same
KR101183437B1 (ko) * 2006-06-14 2012-09-14 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 이용한 유기전계발광표시장치
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US9093303B2 (en) * 2012-07-19 2015-07-28 Texas Instruments Incorported Spacer shaper formation with conformal dielectric film for void free PMD gap fill
KR102173707B1 (ko) * 2013-05-31 2020-11-04 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
US10164141B2 (en) * 2014-07-15 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device with damage reduction
JP2017188508A (ja) * 2016-04-01 2017-10-12 株式会社ジャパンディスプレイ 半導体装置、表示装置
JP2024514913A (ja) * 2021-04-21 2024-04-03 チャンシン メモリー テクノロジーズ インコーポレイテッド 半導体構造および半導体構造の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4394182A (en) * 1981-10-14 1983-07-19 Rockwell International Corporation Microelectronic shadow masking process for reducing punchthrough
US4851363A (en) * 1986-07-11 1989-07-25 General Motors Corporation Fabrication of polysilicon fets on alkaline earth alumino-silicate glasses
JPH04212428A (ja) 1990-06-22 1992-08-04 Fujitsu Ltd 半導体装置の製造方法
US5946561A (en) * 1991-03-18 1999-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH05211170A (ja) 1991-11-29 1993-08-20 Nec Corp 電界効果トランジスタの製造方法
KR970010652B1 (ko) * 1992-07-06 1997-06-30 가부시키가이샤 한도오따이 에네루기 겐큐쇼 박막형 반도체 장치 및 그 제작방법
TW425637B (en) * 1993-01-18 2001-03-11 Semiconductor Energy Lab Method of fabricating mis semiconductor device
JPH06296023A (ja) * 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3963974B2 (ja) * 1995-12-20 2007-08-22 株式会社半導体エネルギー研究所 液晶電気光学装置
JP2000068515A (ja) 1998-08-20 2000-03-03 Sony Corp 薄膜半導体装置の製造方法
US6365917B1 (en) * 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6534826B2 (en) * 1999-04-30 2003-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6541294B1 (en) * 1999-07-22 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW480554B (en) * 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP3538084B2 (ja) * 1999-09-17 2004-06-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003282881A (ja) 2002-03-22 2003-10-03 Sharp Corp 薄膜トランジスタおよびその製造方法ならびに液晶表示装置
JP3762385B2 (ja) * 2003-04-28 2006-04-05 株式会社東芝 不揮発性半導体記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101577290B (zh) * 2008-05-06 2010-12-15 上海华虹Nec电子有限公司 顶部带有硬质掩膜层的多晶硅栅极结构的制备方法
CN104465746A (zh) * 2014-09-28 2015-03-25 苏州能讯高能半导体有限公司 一种hemt器件及其制造方法

Also Published As

Publication number Publication date
CN100479093C (zh) 2009-04-15
US20050258423A1 (en) 2005-11-24
US7319236B2 (en) 2008-01-15

Similar Documents

Publication Publication Date Title
CN1700414A (zh) 半导体装置和电子装置
CN1276468C (zh) 半导体器件及其制造方法
CN1286493A (zh) 半导体器件及其制造方法
CN1264199C (zh) 半导体器件的制造方法
CN1293647C (zh) 半导体器件及其制造方法
CN1227739C (zh) 电致发光显示装置和具有电致发光显示装置的电子装置
CN1286156C (zh) 制造半导体器件的方法
CN1577435A (zh) 发光器件
CN1761049A (zh) 薄膜晶体管阵列面板及其制造方法
CN1581254A (zh) 光发射器件的驱动方法和光发射器件
CN101047190A (zh) 非易失性半导体存储器件及其制造方法
CN1577775A (zh) 制造半导体器件的方法
CN1790748A (zh) 半导体器件和制造所述半导体器件的方法
CN1808709A (zh) 薄膜晶体管阵列面板及其制造方法
CN1877799A (zh) 半导体器件以及其制作方法
CN1786801A (zh) 薄膜晶体管阵列面板及其制造方法
CN1808710A (zh) 薄膜晶体管阵列面板及其制造方法
CN1729719A (zh) 显示装置和显示装置的制作方法
CN1462481A (zh) 薄膜晶体管及有源矩阵型显示装置及其制造方法
CN1949511A (zh) 显示器件及其制造方法
CN1855397A (zh) 薄膜晶体管及其制造方法
CN1912677A (zh) 信息处理设备
CN1523413A (zh) 显示装置
CN1758304A (zh) 显示装置及驱动方法
CN1838433A (zh) 半导体器件以及图像显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090415

Termination date: 20180523

CF01 Termination of patent right due to non-payment of annual fee