CN111816235A - 随机比特单元 - Google Patents

随机比特单元 Download PDF

Info

Publication number
CN111816235A
CN111816235A CN202010272494.4A CN202010272494A CN111816235A CN 111816235 A CN111816235 A CN 111816235A CN 202010272494 A CN202010272494 A CN 202010272494A CN 111816235 A CN111816235 A CN 111816235A
Authority
CN
China
Prior art keywords
line
voltage
coupled
terminal
write voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010272494.4A
Other languages
English (en)
Other versions
CN111816235B (zh
Inventor
陈英哲
孙文堂
古惟铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of CN111816235A publication Critical patent/CN111816235A/zh
Application granted granted Critical
Publication of CN111816235B publication Critical patent/CN111816235B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Read Only Memory (AREA)
  • Electronic Switches (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Control Of Electrical Variables (AREA)
  • Dc-Dc Converters (AREA)
  • Hall/Mr Elements (AREA)
  • Amplifiers (AREA)
  • Static Random-Access Memory (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种随机比特单元，随机比特单元包括选择晶体管、第一P型晶体管及第二P型晶体管。选择晶体管的第一端耦接于源极线，选择晶体管的第二端耦接于共同节点，而选择晶体管的控制端耦接于字符线。第一P型晶体管具有第一端、第二端及浮接栅极，其第一端耦接于共同节点，而其第二端耦接于第一比特线。第二P型晶体管具有第一端、第二端及浮接栅极，其第一端耦接于共同节点，而其第二端耦接于第二比特线。在注册操作中，第一P型晶体管及第二P型晶体管的其中之一者会被写入，以对应地产生随机比特。

Description

随机比特单元
技术领域
本发明是有关于一种随机比特单元，特别是一种使用P型晶体管的随机比特单元。
背景技术
随着电子装置被应用到越来越多的领域，电子装置之间的信息安全也受到大众的关注。由于反向工程已经能够在芯片或装置上以自动化的方式进行，物理及旁通道攻击也变得越来越强大且能够负担。因此，要防止未授权者存取电子装置中的信息也变得越来越困难。
在现有技术中，物理不可复制函数(physical unclonable function，PUF)电路因为其原生特性，而常被用来产生随机数作为安全密钥以保护系统受到物理攻击。举例来说，由于静态随机存取内存(static random access memory，SRAM)中每个内存单元的锁存器的自然稳态会与其初始电荷状态有关，且其初始电荷的状态是无法预期也无法控制的，因此常被用来实作物理不可复制函数电路。然而，由于静态随机存取内存单元的锁存器所储存的随机比特是挥发性的，因此每当电源重置时就必须重新产生。
发明内容
本发明的一实施例提供一种随机比特单元，随机比特单元包括选择晶体管、第一P型晶体管及第二P型晶体管。
选择晶体管具有第一端、第二端及控制端，选择晶体管的第一端耦接于源极线，选择晶体管的第二端耦接于共同节点，而选择晶体管的控制端耦接于字符线。第一P型晶体管具有第一端、第二端及浮接栅极，第一P型晶体管的第一端耦接于共同节点，第一P型晶体管的第二端耦接于第一比特线。第二P型晶体管具有第一端、第二端及浮接栅极，第二P型晶体管的第一端耦接于共同节点，第二P型晶体管的第二端耦接于第二比特线。
在注册操作中，第一P型晶体管及第二P型晶体管的其中之一者会被写入，以对应地产生随机比特。
本发明的另一实施例提供一种随机比特单元，随机比特单元包括选择晶体管、第一P型晶体管、第二P型晶体管、第一隔离晶体管及第二隔离晶体管。
选择晶体管具有第一端、第二端及控制端，选择晶体管的第一端耦接于源极线，选择晶体管的第二端耦接于共同节点，而选择晶体管的控制端耦接于第一字符线。第一P型晶体管具有第一端、第二端及浮接栅极，第一P型晶体管的第一端耦接于共同节点。第二P型晶体管具有第一端、第二端及浮接栅极，第二P型晶体管的第一端耦接于共同节点。
第一隔离晶体管具有第一端、第二端及控制端，第一隔离晶体管的第一端耦接于第一P型晶体管的第二端，第一隔离晶体管的第二端耦接于第一比特线，而第一隔离晶体管的控制端耦接于第二字符线。第二隔离晶体管具有第一端、第二端及控制端，第二隔离晶体管的第一端耦接于第二P型晶体管的第二端，第二隔离晶体管的第二端耦接于第二比特线，而第二隔离晶体管的控制端耦接于第二字符线。
在注册操作中，第一P型晶体管及第二P型晶体管的其中之一者会被写入，以对应地产生随机比特。
附图说明
图1是本发明一实施例的随机比特单元的示意图。
图2是本发明另一实施例的随机比特单元的示意图。
图3是图2的随机比特单元在注册操作时接收的电压时序图。
图4是本发明图2的随机比特单元的电路布局图。
图5是图2的随机比特单元在重置操作中所接收的电压示意图。
图6是本发明另一实施例的随机比特单元的示意图。
图7是图2的随机比特单元在读取操作中所接收的电压示意图。
图8是本发明另一实施例的随机比特单元的示意图。
图9是图8的随机比特单元在读取操作中接收的电压示意图。
图10是本发明另一实施例的随机比特单元的示意图。
其中，附图标记说明如下：
100、200、300、400、500:随机比特单元
110、450A、450B、510:选择晶体管
120A、120B、460、460B、520A、520B:P型晶体管
SL:源极线
WL、WL1、WL2:字符线
BL1、BL2、BL3、BL4:比特线
NW:N型井
CN:共同节点
FGA、FGB:浮接栅极
230A、230B、530A、530B:控制组件
VPP1:第一写入电压
VPP2:第二写入电压
VPP3:第三写入电压
VP1:第一预写入电压
VP2:第二预写入电压
VP3:第三预写入电压
V0:参考电压
P0:预写入程序
P1:写入程序
EP0、EP1:再写入程序
EP2:清除程序
VEE1:清除电压
AA1、AA2:主动区
A1、A2、AG1、AG2:耦合区
PLA、PLB:多晶硅层
ML1:金属层
DF1、DF2:扩散区
340A、340B、540A、540B:清除组件
IR:读取电流
550A、550B:隔离晶体管
具体实施方式
图1是本发明一实施例的随机比特单元100的示意图。随机比特单元100包括选择晶体管110及P型晶体管120A及120B。
选择晶体管110具有第一端、第二端及控制端，选择晶体管110的第一端可耦接于源极线SL，选择晶体管110的第二端可耦接于共同节点CN，而选择晶体管110的控制端可耦接于字符线WL。在图1中，选择晶体管110可以是P型晶体管。在此情况下，选择晶体管110的基体端可以是N型井NW，且在有些实施例中，N型井NW可以例如但不限于耦接至源极线SL。然而，在有些其他实施例中，选择晶体管110也可以根据系统的需求而以N型晶体管来实作。
P型晶体管120A具有第一端、第二端及浮接栅极FGA，P型晶体管120A的第一端可耦接至共同节点CN，而P型晶体管120A的第二端可耦接至比特线BL1。此外，P型晶体管120B具有第一端、第二端及浮接栅极FGB，P型晶体管120B的第一端可耦接至共同节点CN，而P型晶体管120B的第二端可耦接至比特线BL2。
随机比特单元100可透过注册操作来产生随机比特。在有些实施例中，由于在制程中P型晶体管120A及120B会产生无法控制的差异，因此在注册操作中P型晶体管120A及120B的其中一者会被写入。此外，一旦P型晶体管120A及120B的其中一者被写入，则被写入的P型晶体管将会避免另一个P型晶体管被写入。也就是说，在注册操作之后，P型晶体管120A及120B中只会有一个被写入。在此情况下，P型晶体管120A及120B的写入状态就可以用来表示随机比特的数值。举例来说，若P型晶体管120A被写入而P型晶体管120B未被写入，则可表示随机比特的值为1。然而，若P型晶体管120B被写入而P型晶体管120A未被写入，则可表示随机比特的值为0。
在有些实施例中，透过引发信道热电子(channel hot electron，CHE)注入就可以对P型晶体管120A及120B写入。举例来说，在注册操作中，源极线SL可以在写入电压，而字符线WL及比特线BL1及BL2可以在参考电压。此外，P型晶体管120A及120B的浮接栅极FGA及FGB可以被耦合至写入电压。在有些实施例中，写入电压可以大于参考电压。举例来说，写入电压可以是8V，而参考电压可以是0V。
在此情况下，选择晶体管110会被导通。然而，若P型晶体管120A及120B在先前并未被写入，则P型晶体管120A及120B会具有相当大的电阻值。因此，共同节点CN的电压会被抬升至接近写入电压。在此情况下，由于P型晶体管120A及120B在制程中所产生的差异，导致P型晶体管120A及120B中的一者会比较容易引发信道热电子注入而因此先被写入。一旦P型晶体管120A及120B的其中一者被写入后，也就是说，当有可观的电子注入到P型晶体管120A及120B其中之一者的浮接栅极中时，被写入的P型晶体管的电阻值会很快降低，而可能会与选择晶体管110的导通电阻相当接近。如此一来，共同节点CN的电压就会降低，进而避免另一个P型晶体管被写入。
由于在随机比特单元100中的选择晶体管110与P型晶体管120A及120B可以利用一般制造内存单元的制程来制造，因此随机比特单元100的实作相当弹性，甚至可以嵌入在内存装置中。
图2是本发明另一实施例的随机比特单元200的示意图。随机比特单元100及200具有相似的结构，并且可根据相似的原理操作。然而，随机比特单元200可进一步包括控制组件230A及230B。控制组件230A具有第一端及第二端，控制组件230A的第一端可耦接至控制线CL，而控制组件230A的第二端可耦接至P型晶体管120A的浮接栅极FGA。此外，控制组件230B具有第一端及第二端，控制组件230B的第一端可耦接至控制线CL，而控制组件230B的第二端可耦接至P型晶体管120B的浮接栅极FGB。
在有些实施例中，控制组件230A及230B可以是电容性组件，并且可以用来控制P型晶体管120A及120B的电压。图3是随机比特单元200在注册操作时接收的电压时序图。
在图3中，在注册操作的写入程序P1中，控制线CL可以在第一写入电压VPP1，而源极线SL可在一段时间内处在第二写入电压VPP2。举例来说，在图3中，源极线SL可以在控制线CL被设定至第一写入电压VPP1之后才变为第二写入电压VPP2，并且可以在控制线CL仍保持在第一写入电压VPP1时，再度回复原本的电位。在有些实施例中，第一写入电压VPP1及第二写入电压VPP2可以是足以引发热电子注入的高电压。此外，在有些实施例中，第一写入电压VPP1及第二写入电压VPP2可以例如但不限于是相近或相同的电压。
再者，字符线WL与比特线BL1及BL2可以在参考电压V0。在此情况下，在写入程序P1中，P型晶体管120A及120B的浮接栅极FGA及FGB将会透过控制组件230A及230B而被耦合至第一写入电压VPP1，使得P型晶体管120A及120B的其中一者将引发信道热电子注入。
在有些实施例中，在写入程序P1中，由于随机比特单元200会接收到相当高的电压，因此P型晶体管120A及120B可能会同时引发信道热电子注入而被写入，导致无法根据P型晶体管120A及120B的写入状态来判别随机比特的数值。为避免此问题，在图3的注册操作中，可以在写入程序P1之前执行预写入程序P0。
在预写入程序P0中，控制线CL可以在第一预写入电压VP1，字符线WL可以在第二预写入电压VP2，而比特线BL1及BL2可以在参考电压V0。此外，源极线SL及N型井NW可以在预写入程序P0的一段时间内被设定至第三预写入电压VP3。举例来说，在图3中，源极线SL可以在控制线CL被设定至第一预写入电压VP1之后被调整至第三预写入电压VP3，并在控制线CL仍维持在第一预写入电压VP1时回复原本的电位。
在有些实施例中，第一写入电压VPP1可大于第一预写入电压VP1，第一预写入电压VP1可大于第二预写入电压VP2，而第二预写入电压VP2可大于参考电压V0。再者，第三预写入电压VP3及第一预写入电压VP1可以例如但不限于是相近或相同的电压。举例来说，第一写入电压VPP1及第二写入电压VPP2可以是8V，第一预写入电压VP1及第三预写入电压VP3可以是7V，而第二预写入电压VP2可以是6V。
由于随机比特单元200在预写入程序P0中所接收到的电压会比在写入程序P1中所接收到的电压小，因此引发信道热电子注入的速度也较为缓和，进而减少P型晶体管120A及120B在高电压的条件下被同时写入情况。在有些实施例中，在注册操作中，预写入程序P0的长度可以小于写入程序P1的长度。
在有些实施例中，预写入程序P0可以造成P型晶体管120A及120B中的一者引发信道热电子注入，而在写入程序P1中，则能够进一步对被写入的P型晶体管进行写入，使得P型晶体管120A及120B的写入状态能够明显地被区分开来。
在有些实施例中，预写入程序P0可以根据系统的需求而以不同的电压来执行。再者，在有些实施例中，在条件允许的情况下，预写入程序P0也可以被省略，而注册操作可以单由写入程序P1来执行。此外，在有些实施例中，写入程序P1可以渐进的方式执行。在此情况下，在写入程序P1中，源极线SL及N型井NW可以在第二写入电压VPP2，而字符线WL可以在参考电压V0。此外，控制线CL可以在源极线SL被设定至第二写入电压VPP2之后才被设定至第一写入电压VPP1。也就是说，写入程序P1在刚开始时可以在比较缓和的条件下引发信道热电子注入。在有些实施例中，在写入程序P1中，当控制线CL变为第一写入电压VPP1的一段时间后，源极线SL及N型井NW可以变为参考电压V0。
图4是本发明一实施例的随机比特单元200的电路布局图。在图4中，P型晶体管120A的浮接栅极及控制组件230A的第二端可以透过相同的多晶硅层PLA相耦接，而P型晶体管120B的浮接栅极及控制组件230B的第二端可以透过相同的多晶硅层PLB相耦接。此外，随机比特单元200还可包括设置在P型晶体管120A及120B上方的金属层ML。金属层ML可以是浮接或用来传送系统中的电压。在此情况下，由于金属层ML可以遮挡P型晶体管120A及120B的浮接栅极，因此可以阻挡紫外光以保护P型晶体管120A及120B受到外部侵扰。
在有些实施例中，为了能够确保随机比特的随机性，随机比特单元200的结构必须保持对称。因此在图4中，选择晶体管110可以由并联的两个晶体管来实作。也就是说，这两个晶体管可以与P型晶体管120A及120B共享相同的扩散区DF1及DF2，且扩散区DF1及DF2可通过金属层耦接至共同节点CN。如此一来，就可以减少可能影响随机比特单元200的对称性的不可控制因素。然而，在有些实施例中，选择晶体管110也可以根据系统的需求而以单一扩散层来实作。
此外，在图4中，控制组件230A的耦合区A1可以定义为主动区AA1中被多晶硅层PLA所覆盖的区域。相似地，控制组件230B的耦合区A2可以定义为主动区AA2中被多晶硅层PLB所覆盖的区域。
在有些实施例中，若控制组件230A及230B的耦合区A1及A2甚大于P型晶体管120A及120B的浮接栅极的耦合区AG1及AG2，则P型晶体管120A及120B的浮接栅极的电压将会由控制组件230A及230B主导，并可通过控制线CL来控制。举例来说，在有些实施例中，为了取得较强的耦合效果，耦合区A1可以是P型晶体管120A的浮接栅极的耦合区AG1的四倍。
然而，在有些实施例中，控制组件230A及230B的耦合区A1及A2也可能会设计得比较小。举例来说，在图4中，控制组件230A及230B的耦合区A1及A2可以与P型晶体管120A及120B的浮接栅极的耦合区AG1及AG2具有实质上相等的面积。在此情况下，虽然耦合的效果会减弱，然而控制组件230A及230B也将可用来清除P型晶体管120A及120B。在有些实施例中，在发现外部威胁时，透过对P型晶体管120A及120B进行清除操作就可以将随机比特单元200所产生的随机比特重置，进而提升系统的安全性。
图5是随机比特单元200在重置操作中所接收的电压示意图。在图5中，在重置操作的清除程序EP2中，源极线SL、N型井NW、字符线WL、比特线BL1及BL2可以在参考电压V0，而参考线CL可以在清除电压VEE1。在有些实施例中，清除电压VEE1可大于参考电压V0。举例来说，清除电压VEE1可以是12V。
在清除程序EP2中，若P型晶体管120A在先前已被写入，则储存在P型晶体管120A的浮接栅极中的电子将会因为控制线CL上所施加的清除电压VEE1而通过控制组件230A被吸引释放出来。因此，P型晶体管120A就可被清除。
然而，在有些实施例中，清除程序也可能会改变未被写入的P型晶体管120B的状态。在此情况下，P型晶体管120A及120B在重置操作后，仍然会处在不同的状态中，使得随机比特单元200的随机性受到影响。
为解决此一问题，在图5中，在清除程序EP2之前，重置操作还可包括再写入程序EP0及EP1。在再写入程序EP0中，控制线CL可以在第三写入电压VPP3，源极线SL及N型井NW可以在第二写入电压VPP2或更高的电压，而字符线WL可以在参考电压V0。此外，比特线BL1可以在参考电压V0，而比特线BL2可为浮接状态。
在有些实施例中，执行再写入程序EP0及EP1的目的是在清除程序EP2之前，先将P型晶体管120A及120B调整至相近的状态，例如，调整至具有相近的导通电流(亦即，在其浮接栅极中储存相近数量的载子)。在此情况下，第二写入电压VPP2可以设定成比第三写入电压VPP3高，例如第三写入电压VPP3可以是第二写入电压VPP2的一半，例如第二电压VPP2可以是8V，而第三电压VPP3可以视4V。如此一来，选择晶体管110将会被彻底导通，营造出适合写入的条件，使得P型晶体管120A能够在再写入程序EP0中被写入。
在再写入程序EP1中，控制线CL可以在第三写入电压VPP3，源极线SL及N型井NW可以在第二写入电压VPP2，而字符线WL可以在参考电压V0。此外，比特线BL2可以在参考电压V0，而比特线BL1可为浮接状态。如此一来，P型晶体管120B就能够在再写入程序EP1中被写入。
因此，在再写入程序EP0及EP1之后，P型晶体管120A及120B都会被写入，而可以在清除程序EP2中一同被清除。如此一来，在重置操作之后，P型晶体管120A及120B的状态就会十分接近，进而可以确保随机比特单元200产生随机比特时的随机性。
表1是随机比特单元200在重置操作的再写入程序EP0、EP1及清除程序EP2中所接收到的电压。
SL/NW CL WL BL1 BL2
EP0 VPP2 VPP3 V0 V0 Floating
EP1 VPP2 VPP3 V0 Floating V0
EP2 V0 VEE1 V0 V0 V0
在有些实施例中，再写入程序EP0可以用来对尚未被写入的P型晶体管进行写入，而将再写入程序EP1省略。也就是说，在再写入程序EP0中，如果P型晶体管120A是被判断为尚未被写入，而P型晶体管120B被判定为已被写入，则控制线CL可以在第三写入电压VPP3，源极线SL及N型井NW可以在第二写入电压VPP2，字符线WL及比特线BL1可以在参考电压V0，而比特线BL2可为浮接状态。在此情况下，信道热电子注入将在P型晶体管120A上引发，使得原先未被写入的P型晶体管120A被写入。
然而，若P型晶体管120B被判断为尚未被写入，而P型晶体管120A被判定为已被写入，则清除程序EP0将会被用来对未被写入的P型晶体管120B进行写入。如此一来，P型晶体管120A及120B将会在清除程序EP2之前具有相似的状态，并在清除程序EP2中被一并清除。
在有些实施例中，如果将控制组件230A及230B的耦合区A1及A2设计得更小，则可提升控制组件230A及230B的清除效果，然而此举也将抑制写入的效果。也就是说，控制组件230A及230B的耦合区A1及A2的面积大小可以根据系统的需求来设计。
虽然随机比特单元200可以利用控制组件230A及230B来对P型晶体管120A及120B进行清除，然而在有些实施例中，随机比特单元200也可以利用清除组件来清除P型晶体管。
图6是本发明另一实施例的随机比特单元300的示意图。随机比特单元200及300具有相似的结构，并且可以根据相似的原理操作。然而，随机比特单元300还可包括清除组件340A及340B。
清除组件340A具有第一端及第二端，清除组件340A的第一端可耦接于清除线EL，而清除组件340A的第二端可耦接于P型晶体管120A的浮接栅极。清除组件340B具有第一端及第二端，清除组件340B的第一端可耦接于清除线EL，而清除组件340B的第二端可耦接于P型晶体管120B的浮接栅极。
在有些实施例中，清除组件340A及340B的耦合区面积可以小于P型晶体管120A及120B的浮接栅极的耦合区面积。举例来说，P型晶体管120A的浮接栅极的耦合区面积可以是清除组件340A的耦合区面积的九倍。在此情况下，控制组件230A及230B的耦合面积可以设计成甚大于P型晶体管120A及120B的浮接栅极的耦合区面积，使得控制组件230A及230B能够主导P型晶体管120A及120B的浮接栅极的电压。此外，由于清除组件340A及340B的耦合区面积较小，因此清除组件340A及340B并不会主导P型晶体管120A及120B的浮接栅极的电压，然而也因此较适合用来吸引P型晶体管120A及120B的浮接栅极中的电子以执行清除操作。
也就是说，随机比特单元300可以利用控制组件230A及230B来执行注册操作，使得P型晶体管120A及120B中的其中一者被写入，也可以利用清除组件340A及340B来执行重置操作以使P型晶体管120A及/或120B被清除。利用各别设计的清除组件230A及230B以及清除组件340A及340B，就可以更有效率地执行注册操作及重置操作。
在有些实施例中，如同图5所示，在重置操作的清除程序EP1中，源极线SL、字符线WL及比特线BL1及BL2可以处在参考电压V0。然而，在利用清除组件340A及340来执行清除工作时，控制线CL可以在参考电压V0，而清除线EL则可以在清除电压VEE1。在此情况下，P型晶体管120A及120B的浮接栅极中所储存的电子就会经由清除组件340A及340B的吸引而被释放。
再者，在有些实施例中，清除组件340A及340B也可以用来协助控制组件230A及230B来对P型晶体管120A及120B进行写入。举例来说，在图3的注册操作的写入程序P1中，控制线CL及清除线EL都可以处在第一写入电压VPP1。
图7是随机比特单元200在读取操作中所接收的电压示意图。在图7的读取操作中，源极线SL可以在操作电压VDD，而字符线WL可以在参考电压V0。此外，比特线BL1及BL2可以被预充电至读取电压VR。在有些实施例中，操作电压VDD可大于读取电压VR。举例来说，操作电压VDD可以是2V而读取电压VR可以是0.4V。
在此情况下，若P型晶体管120A已被写入，则自源极线SL至比特线BL1上将产生读取电流IR。然而，若P型晶体管120A未被写入，则将不会感测到读取电流或只会感测到不明显的读取电流。在有些实施例的读取操作中，比特线BL1及BL2在完成预充电之后，将会被耦接至感测放大器以感测读取电流。透过感测比特线BL1及/或BL2上的电流，就能够读取随机比特单元200所储存的随机比特。在有些实施例中，可利用差动的方式来感测比特线BL1及BL2上的电流。然而，由于在注册操作之后，P型晶体管120A及120B中应只有其中一者会被写入，因此P型晶体管120A及120B应具有相异的写入状态。因此，在有些实施例中，感测放大器可以仅感测比特线BL1的电流或比特线BL2的电流，而同样可以判读出随机比特的数值。
在有些实施例中，当系统需要产生多个随机比特时，便会建立随机比特阵列。在此情况下，将会有多个随机比特单元200耦接到相同的比特线BL1及BL2。然而，由于随机比特单元200中的P型晶体管120A及120B会耦接至相同的共同节点CN，因此比特线BL1可能会经由P型晶体管120A及120B以及比特线BL1及BL2上其他随机比特单元200的共同节点而耦接至比特线BL2。如此一来，将可能导致判断写入状态的读取电流的安全边界(margin)缩小，并使读取操作需要花费更长的时间。
为解决此一问题，随机比特单元还可包括更多的晶体管来控制读取操作。图8是本发明另一实施例的随机比特单元400的示意图。
随机比特单元200及400可具有相似的结构，并可根据相似的原理操作。然而，随机比特单元400还可包括选择晶体管450A及450B及P型晶体管460A及460B。
选择晶体管450A具有第一端、第二端及控制端，选择晶体管450A的第一端可耦接至源极线SL，而选择晶体管450A的控制端可耦接至字符线WL。P型晶体管460A具有第一端、第二端及浮接栅极，P型晶体管460A的第一端可耦接至选择晶体管450A的第二端，P型晶体管460A的第二端可耦接至比特线BL3，而P型晶体管460A的浮接栅极可耦接至P型晶体管120A的浮接栅极。
选择晶体管450B具有第一端、第二端及控制端，选择晶体管450B的第一端可耦接至源极线SL，而选择晶体管450B的控制端可耦接至字符线WL。P型晶体管460B具有第一端、第二端及浮接栅极，P型晶体管460B的第一端可耦接至选择晶体管450B的第二端，P型晶体管460B的第二端可耦接至比特线BL4，而P型晶体管460B的浮接栅极可耦接至P型晶体管120B的浮接栅极。
在有些实施例中，随机比特单元200在注册操作及重置操作中所接收到的电压也可以应用在随机比特单元400来执行对应的操作。然而，随机比特单元400还可利用选择晶体管450A及450B及P型晶体管460A及460B来执行读取操作。
图9是随机比特单元400在读取操作中接收的电压示意图。在图9的读取操作中，源极线SL可以在操作电压VDD，而字符线WL可以在参考电压V0。此外，P型晶体管120A、120B、460A及460B的浮接栅极保持浮接。再者，比特线BL3及BL4可先预充电至读取电压VR，而在预充电完成后，便可将感测放大器耦接至比特线BL3及BL4以感测读取电流。由于P型晶体管460A及460B并未直接耦接至共同节点CN，因此比特线BL3及BL4不会经由其他的随机比特单元而互相耦接。如此一来，就可以保持判断写入状态的读取电流的安全边界，进而缩短读取操作所需的时间。
图10是本发明另一实施例的随机比特单元500的示意图。随机比特单元500包括选择晶体管510、P型晶体管520A、520B及隔离晶体管550A及550B。选择晶体管510具有第一端、第二端及控制端，选择晶体管510的第一端可耦接至源极线SL，选择晶体管510的第二端可耦接至共同节点CN，而选择晶体管510的控制端可耦接至字符线WL1。P型晶体管520A具有第一端、第二端及浮接栅极，P型晶体管520A的第一端可耦接至共同节点CN。P型晶体管520B具有第一端、第二端及浮接栅极，P型晶体管520B的第一端可耦接至共同节点CN。隔离晶体管550A具有第一端、第二端及控制端，隔离晶体管550A的第一端可耦接至P型晶体管520A的第二端，隔离晶体管550A的第二端可耦接至比特线BL1，而隔离晶体管550A的控制端可耦接至字符线WL2。隔离晶体管550B具有第一端、第二端及控制端，隔离晶体管550B的第一端可耦接至P型晶体管520B的第二端，隔离晶体管550B的第二端可耦接至比特线BL2，而隔离晶体管550B的控制端可耦接至字符线WL2。在图10中，选择晶体管510及隔离晶体管550A及550B可以是P型晶体管。然而，在有些其他实施例中，选择晶体管510及隔离晶体管550A及550B也可以是N型晶体管。
此外，在图10中，随机比特单元500可进一步包括控制组件530A及530B及清除组件540A及540B。控制组件530A具有第一端及第二端，控制组件530A的第一端可耦接至控制线CL，而控制组件530A的第二端可耦接至P型晶体管520A的浮接栅极。控制组件530B具有第一端及第二端，控制组件530B的第一端可耦接至控制线CL，而控制组件530B的第二端可耦接至P型晶体管520B的浮接栅极。
清除组件540A具有第一端及第二端，清除组件540A的第一端可耦接至控制线EL，而清除组件540A的第二端可耦接至P型晶体管520A的浮接栅极。清除组件540B具有第一端及第二端，清除组件540B的第一端可耦接至控制线EL，而清除组件540B的第二端可耦接至P型晶体管520B的浮接栅极。
在有些实施例中，随机比特单元300在执行注册操作及重置操作时所使用的电压也可以应用于随机比特单元500以执行对应的操作，同时在注册操作及重置操作中隔离晶体管550A及550B则可保持导通。
此外，在读取操作中，源极线SL可以在操作电压VDD，而字符线WL1及WL2可以在参考电压V0。比特线BL1及BL2则可在预充电之后耦接至感测放大器以感测读取电流。然而，当随机比特单元500并未被选取执行读取操作时，字符线WL2可以处在操作电压VDD。也就是说，当随机比特单元500未被选取时，隔离晶体管550A及550B可被截止(turned-off)，以避免未被选取的随机比特单元的P型晶体管520A及520B上所产生的电流流入比特线BL1及BL2。如此一来，也可以有助于维持判读写入状态的读取电流的安全边界。
综上所述，本发明的实施例所提供的随机比特单元可以利用由一般制程制造的P型晶体管来产生随机比特。因此，随机比特单元的实作可以更加弹性，也可以嵌入至内存装置中。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包括在本发明的保护范围之内。

Claims (24)

1.一种随机比特单元，其特征在于，包括：
选择晶体管，包括耦接于源极线的第一端，耦接于共同节点的第二端，
及耦接于字符线的控制端；第一P型晶体管，具有耦接于所述共同节点的第一端，耦接于第一比特线的第二端，及浮接栅极；及
第二P型晶体管，具有耦接于所述共同节点的第一端，耦接于第二比特线的第二端，及浮接栅极；
其中在注册操作中，所述第一P型晶体管及所述第二P型晶体管的其中之一者会被写入，以对应地产生随机比特。
2.如权利要求1所述的随机比特单元，其特征在于，另包括：
第一控制组件，具有耦接于控制线的第一端，及耦接于所述第一P型晶体管的所述浮接栅极的第二端；及
第二控制组件，具有耦接于所述控制线的第一端，及耦接于所述第二P型晶体管的所述浮接栅极的第二端。
3.如权利要求2所述的随机比特单元，其特征在于在所述注册操作的写入程序中：
所述控制线是在第一写入电压；
所述源极线是在第二写入电压；及
所述第一比特线及所述第二位源线是在参考电压；
其中所述第一写入电压及所述第二写入电压皆大于所述参考电压。
4.如权利要求3所述的随机比特单元，其特征在于在所述注册操作的所述写入程序中：
所述控制线是在所述源极线被设定至所述第二写入电压之后才被设定至所述第一写入电压。
5.如权利要求3所述的随机比特单元，其特征在于在所述注册操作中，在所述写入程序之前的预写入程序中：
所述控制线是在第一预写入电压；
所述字符线是在第二预写入电压；
所述源极线是在第三预写入电压；及
所述第一比特线及所述第二比特线是在所述参考电压；
其中：
所述第一写入电压大于所述第一预写入电压、所述第二预写入电压及所述第三预写入电压；及
所述第一预写入电压、所述第二预写入电压及所述第三预写入电压皆大于所述参考电压。
6.如权利要求5所述的随机比特单元，其特征在于所述注册操作的所述预写入程序较所述注册操作的所述写入程序短。
7.如权利要求2所述的随机比特单元，其特征在于在重置操作中的清除程序：
所述源极线、所述字符线、所述第一比特线及所述第二比特线是在参考电压；及
所述控制线是在清除电压；
其中：
所述清除电压大于所述参考电压。
8.如权利要求7所述的随机比特单元，其特征在于在所述重置操作中，在所述清除程序之前的重写入程序中：
当所述第一P型晶体管被判定为未被写入时：
所述源极线是在第二写入电压；
所述控制线是在第三写入电压；
所述字符线及所述第一比特线是在所述参考电压；及
所述第二比特线是在浮接状态；
其中所述第二写入电压大于所述第三写入电压，及所述第三写入电压大于所述参考电压。
9.如权利要求7所述的随机比特单元，其特征在于：
在所述重置操作中，在所述清除程序之前的第一重写入程序中：
所述源极线是在第二写入电压；
所述控制线是在第三写入电压；
所述字符线及所述第一比特线是在所述参考电压；及
所述第二比特线是在浮接状态；及
在所述重置操作中，在所述清除程序之前的第二重写入程序中：
所述源极线是在第二写入电压；
所述控制线是在第三写入电压；
所述字符线及所述第二比特线是在所述参考电压；及
所述第一比特线是在浮接状态；
其中所述第二写入电压大于所述第三写入电压，及所述第三写入电压大于所述参考电压。
10.如权利要求2所述的随机比特单元，其特征在于，另包括：
第一清除组件，具有耦接于清除线的第一端，及耦接于所述第一P型晶体管的所述浮接栅极的第二端；及
第二清除组件，具有耦接于所述清除线的第一端，及耦接于所述第二P型晶体管的所述浮接栅极的第二端。
11.如权利要求10所述的随机比特单元，其特征在于在重置操作的清除程序：
所述源极线、所述字符线、所述第一比特线及所述第二比特线是在参考电压；及
所述清除线是在清除电压；
其中所述清除电压大于所述参考电压。
12.如权利要求11所述的随机比特单元，其特征在于在所述重置操作中，在所述清除程序之前的重写入程序中：
当所述第一P型晶体管被判定为未被写入时：
所述源极线是在第二写入电压；
所述控制线是在第三写入电压；
所述字符线及所述第一比特线是在所述参考电压；及
所述第二比特线是在浮接状态；
其中所述第二写入电压大于所述第三写入电压，及所述第三写入电压大于所述参考电压。
13.如权利要求11所述的随机比特单元，其特征在于：
在所述重置操作中，在所述清除程序之前的第一重写入程序中：
所述源极线是在第二写入电压；
所述控制线是在第三写入电压；
所述字符线及所述第一比特线是在所述参考电压；及
所述第二比特线是在浮接状态；及
在所述重置操作中，在所述清除程序之前的第二重写入程序中：
所述源极线是在第二写入电压；
所述控制线是在第三写入电压；
所述字符线及所述第二比特线是在所述参考电压；及
所述第一比特线是在浮接状态；
其中所述第二写入电压大于所述第三写入电压，及所述第三写入电压大于所述参考电压。
14.如权利要求1所述的随机比特单元，其特征在于在读取操作中：
所述源极线是在操作电压；
所述字符线是在参考电压；及
所述第一比特线及所述第二比特线的至少一者被耦接至感测放大器；
其中所述操作电压大于所述参考电压。
15.如权利要求1所述的随机比特单元，其特征在于，另包括：
第一隔离晶体管，具有耦接于所述源极线的第一端，第二端，及耦接于所述字符线的控制端；
第三P型晶体管，具有耦接于所述第一隔离晶体管的所述第二端的第一端，耦接于第三比特线的第二端，及耦接于所述第一P型晶体管的所述浮接栅极的浮接栅极；
第二隔离晶体管，具有耦接于所述源极线的第一端，第二端，及耦接于所述字符线的控制端；及
第四P型晶体管，具有耦接于所述第二隔离晶体管的所述第二端的第一端，耦接于第四比特线的第二端，及耦接于所述第二P型晶体管的所述浮接栅极的浮接栅极。
16.如权利要求15所述的随机比特单元，其特征在于在读取操作中：
所述源极线是在操作电压；
所述字符线是在参考电压；
所述第一比特线及所述第二比特线的至少一者被耦接至感测放大器；及
其中所述操作电压大于所述参考电压。
17.如权利要求1所述的随机比特单元，其特征在于所述选择晶体管是N型晶体管或P型晶体管。
18.如权利要求1所述的随机比特单元，其特征在于，另包括金属层，设置在所述第一P型晶体管的所述浮接栅极及所述第二P型晶体管的所述浮接栅极上方。
19.一种随机比特单元，其特征在于，包括：
选择晶体管，包括耦接于源极线的第一端，耦接于共同节点的第二端，及耦接于第一字符线的控制端；
第一P型晶体管，具有耦接于所述共同节点的第一端，第二端，及浮接栅极；及
第二P型晶体管，具有耦接于所述共同节点的第一端，第二端，及浮接栅极；
第一隔离晶体管，具有耦接于所述第一P型晶体管的所述第二端的第一端，耦接于第一比特线的第二端，及耦接于第二字符线的控制端；及
第二隔离晶体管，具有耦接于所述第二P型晶体管的所述第二端的第一端，耦接于第二比特线的第二端，及耦接于所述第二字符线的控制端；
其中在注册操作中，所述第一P型晶体管及所述第二P型晶体管的其中之一者会被写入，以对应地产生随机比特。
20.如权利要求19所述的随机比特单元，其特征在于所述选择晶体管、所述第一隔离晶体管及所述第二隔离晶体管是N型晶体管或P型晶体管。
21.如权利要求19所述的随机比特单元，其特征在于，另包括：
第一控制组件，具有耦接于控制线的第一端，及耦接于所述第一P型晶体管的所述浮接栅极的第二端；及
第二控制组件，具有耦接于所述控制线的第一端，及耦接于所述第二P型晶体管的所述浮接栅极的第二端。
22.如权利要求21所述的随机比特单元，其特征在于，另包括：
第一清除组件，具有耦接于一清除线的第一端，及耦接于所述第一P型晶体管的所述浮接栅极的第二端；及
第二清除组件，具有耦接于所述清除线第一端，及耦接于所述第二P型晶体管的所述浮接栅极的第二端。
23.如权利要求19所述的随机比特单元，其特征在于，其中在读取操作中：
所述源极线是在操作电压；
所述第一字符线及所述第二字符线是在参考电压；及
所述第一比特线及所述第二比特线的至少一者被耦接至感测放大器；
其中所述操作电压大于所述参考电压。
24.如权利要求19所述的随机比特单元，其特征在于，其中当所述随机比特单元未被选取时，所述第一隔离晶体管及所述第二隔离晶体管皆被截止。
CN202010272494.4A 2019-04-11 2020-04-09 随机比特单元 Active CN111816235B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962832853P 2019-04-11 2019-04-11
US62/832,853 2019-04-11
US16/830,296 US11101798B2 (en) 2019-04-11 2020-03-26 Random bit cell using P-type transistors
US16/830,296 2020-03-26

Publications (2)

Publication Number Publication Date
CN111816235A true CN111816235A (zh) 2020-10-23
CN111816235B CN111816235B (zh) 2022-07-29

Family

ID=69960257

Family Applications (6)

Application Number Title Priority Date Filing Date
CN202010161590.1A Active CN111813170B (zh) 2019-04-11 2020-03-10 带差参考电路
CN202010270671.5A Active CN111817693B (zh) 2019-04-11 2020-04-08 电源开关电路及电压选择电路
CN202010272689.9A Active CN111813373B (zh) 2019-04-11 2020-04-09 具有浮动栅极晶体管类型存储单元的随机码产生器
CN202010272494.4A Active CN111816235B (zh) 2019-04-11 2020-04-09 随机比特单元
CN202010272695.4A Active CN111816229B (zh) 2019-04-11 2020-04-09 磁阻式随机存取存储器的存储单元及存储单元阵列
CN202010272497.8A Active CN111817694B (zh) 2019-04-11 2020-04-09 电源开关电路

Family Applications Before (3)

Application Number Title Priority Date Filing Date
CN202010161590.1A Active CN111813170B (zh) 2019-04-11 2020-03-10 带差参考电路
CN202010270671.5A Active CN111817693B (zh) 2019-04-11 2020-04-08 电源开关电路及电压选择电路
CN202010272689.9A Active CN111813373B (zh) 2019-04-11 2020-04-09 具有浮动栅极晶体管类型存储单元的随机码产生器

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN202010272695.4A Active CN111816229B (zh) 2019-04-11 2020-04-09 磁阻式随机存取存储器的存储单元及存储单元阵列
CN202010272497.8A Active CN111817694B (zh) 2019-04-11 2020-04-09 电源开关电路

Country Status (4)

Country Link
US (6) US10924112B2 (zh)
EP (1) EP3723092A3 (zh)
CN (6) CN111813170B (zh)
TW (6) TWI710876B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10924112B2 (en) * 2019-04-11 2021-02-16 Ememory Technology Inc. Bandgap reference circuit
TWI776377B (zh) * 2021-01-28 2022-09-01 日商鎧俠股份有限公司 半導體記憶裝置及其製造方法
CN115240597B (zh) 2022-09-20 2023-01-10 惠科股份有限公司 像素电路、显示面板及显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592001A (en) * 1990-06-22 1997-01-07 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
CN1459864A (zh) * 2002-05-23 2003-12-03 科统科技股份有限公司 两晶体管的静态随机存取存储单元及其操作方法
CN101114525A (zh) * 2007-09-10 2008-01-30 友达光电股份有限公司 移位寄存器阵列
US20130129083A1 (en) * 2010-07-28 2013-05-23 The Ritsumeikan Trust Tamper-resistant memory integrated circuit and encryption circuit using same
US20170053705A1 (en) * 2015-08-18 2017-02-23 Globalfoundries Inc. Disturb free bitcell and array
CN107004441A (zh) * 2014-11-26 2017-08-01 高通股份有限公司 基于磁性隧道结电阻比较的物理不可克隆功能
US10103733B1 (en) * 2016-11-21 2018-10-16 National Technology & Engineering Solutions Of Sandia, Llc Integrated circuit physically unclonable function
CN108733350A (zh) * 2017-04-13 2018-11-02 力旺电子股份有限公司 随机数生成装置及其控制方法

Family Cites Families (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1214246B (it) * 1987-05-27 1990-01-10 Sgs Microelettronica Spa Dispositivo di memoria non volatile ad elevato numero di cicli di modifica.
JP3406468B2 (ja) * 1996-11-29 2003-05-12 東光株式会社 定電圧発生回路
KR100224673B1 (ko) * 1996-12-13 1999-10-15 윤종용 불휘발성 강유전체 메모리장치 및 그의 구동방법
US6677808B1 (en) * 2002-08-16 2004-01-13 National Semiconductor Corporation CMOS adjustable bandgap reference with low power and low voltage performance
US6958643B2 (en) * 2003-07-16 2005-10-25 Analog Microelectrics, Inc. Folded cascode bandgap reference voltage circuit
WO2005057628A2 (en) * 2003-12-08 2005-06-23 University Of South Florida A method and apparatus for reducing leakage in integrated circuits
US7209392B2 (en) 2004-07-20 2007-04-24 Ememory Technology Inc. Single poly non-volatile memory
US7430137B2 (en) * 2004-09-09 2008-09-30 Actel Corporation Non-volatile memory cells in a field programmable gate array
KR20060045199A (ko) * 2004-11-12 2006-05-17 삼성전자주식회사 전압원 선택회로
JP2006311507A (ja) * 2005-03-28 2006-11-09 Matsushita Electric Ind Co Ltd 電源スイッチ回路
US7288964B2 (en) 2005-08-12 2007-10-30 Ememory Technology Inc. Voltage selective circuit of power source
KR100735010B1 (ko) * 2005-09-08 2007-07-03 삼성전자주식회사 플래시 메모리 장치 및 그것을 위한 전압 발생회로
US7236048B1 (en) * 2005-11-22 2007-06-26 National Semiconductor Corporation Self-regulating process-error trimmable PTAT current source
JP4958434B2 (ja) * 2005-12-22 2012-06-20 オンセミコンダクター・トレーディング・リミテッド 電圧選択回路
US7768059B2 (en) 2006-06-26 2010-08-03 Ememory Technology Inc. Nonvolatile single-poly memory device
US7746154B2 (en) * 2006-09-27 2010-06-29 Atmel Corporation Multi-voltage multiplexer system
WO2008050375A1 (fr) * 2006-09-29 2008-05-02 Fujitsu Limited Circuit de polarisation
JP4863844B2 (ja) * 2006-11-08 2012-01-25 セイコーインスツル株式会社 電圧切替回路
US7495500B2 (en) * 2006-12-31 2009-02-24 Sandisk 3D Llc Method for using a multiple polarity reversible charge pump circuit
US7834679B2 (en) * 2007-02-06 2010-11-16 Panasonic Corporation Semiconductor switch
KR101286241B1 (ko) 2007-11-26 2013-07-15 삼성전자주식회사 최대 전압 선택회로
US7968926B2 (en) * 2007-12-19 2011-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Logic non-volatile memory cell with improved data retention ability
US8022746B1 (en) * 2008-02-07 2011-09-20 National Semiconductor Corporation Bootstrap circuit for H-bridge structure utilizing N-channel high-side fets
KR101488166B1 (ko) * 2008-03-26 2015-02-02 삼성전자주식회사 정적 메모리 장치 및 라이트 어시시트 기능을 구비하는에스램
TWI359342B (en) * 2008-04-25 2012-03-01 Univ Nat Taiwan Reference voltage circuit and voltage stabilizing/
CN101752881B (zh) * 2008-12-16 2012-05-02 台达电子工业股份有限公司 具有低功耗的不间断电源供应器
CN101872642A (zh) * 2009-04-23 2010-10-27 无锡华润上华半导体有限公司 随机存储器的存储读取方法
US8077508B1 (en) 2009-08-19 2011-12-13 Grandis, Inc. Dynamic multistate memory write driver
JP2011138579A (ja) * 2009-12-28 2011-07-14 Toshiba Corp 不揮発性半導体記憶装置
DE102010007771B4 (de) * 2010-02-12 2011-09-22 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung und Verfahren zum Erzeugen einer krümmungskompensierten Bandabstandsreferenzspannung
JP5607963B2 (ja) * 2010-03-19 2014-10-15 スパンション エルエルシー 基準電圧回路および半導体集積回路
CN102201733A (zh) * 2010-03-25 2011-09-28 昆山锐芯微电子有限公司 电荷泵电路
US8279693B2 (en) * 2010-04-09 2012-10-02 Qualcomm Incorporated Programmable tracking circuit for tracking semiconductor memory read current
US8217705B2 (en) * 2010-05-06 2012-07-10 Micron Technology, Inc. Voltage switching in a memory device
CN101840243A (zh) 2010-05-28 2010-09-22 上海宏力半导体制造有限公司 Cmos带隙基准电压产生电路
US8258853B2 (en) * 2010-06-14 2012-09-04 Ememory Technology Inc. Power switch circuit for tracing a higher supply voltage without a voltage drop
CN102130492B (zh) * 2010-07-31 2015-05-27 华为技术有限公司 电源选择装置和方法
US8644055B2 (en) 2010-12-09 2014-02-04 Infineon Technologies Ag Nonvolatile memory with enhanced efficiency to address asymetric NVM cells
WO2012098897A1 (ja) * 2011-01-20 2012-07-26 パナソニック株式会社 不揮発性ラッチ回路および不揮発性フリップフロップ回路
EP2495872B1 (en) * 2011-03-01 2017-05-03 OCT Circuit Technologies International Limited Two-stage class AB operational amplifier
US8619459B1 (en) * 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US8665638B2 (en) * 2011-07-11 2014-03-04 Qualcomm Incorporated MRAM sensing with magnetically annealed reference cell
US8531229B2 (en) * 2012-01-31 2013-09-10 Macronix International Co., Ltd. Level shifting circuit
JP6125850B2 (ja) * 2012-02-09 2017-05-10 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US8941167B2 (en) 2012-03-08 2015-01-27 Ememory Technology Inc. Erasable programmable single-ploy nonvolatile memory
JP2013192110A (ja) * 2012-03-14 2013-09-26 Mitsumi Electric Co Ltd バイアス電圧生成回路及び差動回路
KR20140008745A (ko) * 2012-07-11 2014-01-22 삼성전자주식회사 자기 메모리 장치
US9214465B2 (en) * 2012-07-24 2015-12-15 Flashsilicon Incorporation Structures and operational methods of non-volatile dynamic random access memory devices
KR102038041B1 (ko) * 2012-08-31 2019-11-26 에스케이하이닉스 주식회사 전원 선택 회로
CN104521146B (zh) * 2012-09-06 2017-09-22 松下知识产权经营株式会社 半导体集成电路
US8867186B2 (en) * 2012-09-27 2014-10-21 Intersil Americas LLC Low power analog switch circuits that provide over-voltage, under-voltage and power-off protection, and related methods and systems
KR20140107948A (ko) * 2013-02-28 2014-09-05 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 프로세서와 시스템
US9170282B2 (en) * 2013-05-16 2015-10-27 Arm Limited Controlling voltage generation and voltage comparison
JP2015026998A (ja) * 2013-07-26 2015-02-05 株式会社東芝 マルチコンテキストコンフィグレーションメモリ
KR20150019480A (ko) * 2013-08-14 2015-02-25 에스케이하이닉스 주식회사 전자 장치
JP6333832B2 (ja) 2013-09-20 2018-05-30 国立大学法人東北大学 記憶回路
CN103532375B (zh) * 2013-09-22 2015-09-30 南京芯耐特半导体有限公司 升压式电荷泵
KR102131746B1 (ko) * 2013-09-27 2020-07-08 인텔 코포레이션 Stt-mram 사이즈와 쓰기 오류율을 최적화하기 위한 장치 및 방법
CN104765405B (zh) * 2014-01-02 2017-09-05 意法半导体研发(深圳)有限公司 温度和工艺补偿的电流基准电路
US20150221356A1 (en) * 2014-02-04 2015-08-06 Infineon Technologies Ag Nonvolatile memory with enhanced efficiency to address asymetric nvm cells
US9634559B2 (en) * 2014-02-07 2017-04-25 The Hong Kong University Of Science And Technology Charge pumping apparatus for low voltage and high efficiency operation
KR102212750B1 (ko) * 2014-07-23 2021-02-05 삼성전자주식회사 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 데이터 독출 방법
EP3238199B1 (en) * 2014-12-24 2020-06-17 Intrinsic ID B.V. Secure key generation from biased physical unclonable function
US9734881B2 (en) * 2015-02-02 2017-08-15 Globalfoundries Singapore Pte. Ltd. High sensing margin magnetic resistive memory device in which a memory cell read and write select transistors to provide different read and write paths
CN204496327U (zh) * 2015-03-10 2015-07-22 遵义师范学院 一种低失调带隙基准电路
EP3091418B1 (en) * 2015-05-08 2023-04-19 STMicroelectronics S.r.l. Circuit arrangement for the generation of a bandgap reference voltage
US9646669B2 (en) * 2015-08-17 2017-05-09 Avago Technologies General Ip (Singapore) Pte. Ltd. Programming memory elements using two phase boost
US10181357B2 (en) * 2015-08-18 2019-01-15 Ememory Technology Inc. Code generating apparatus and one time programming block
JP6543133B2 (ja) * 2015-08-19 2019-07-10 株式会社東芝 電力供給装置及びその制御方法
US9548096B1 (en) * 2015-08-26 2017-01-17 Qualcomm Incorporated Reverse complement magnetic tunnel junction (MTJ) bit cells employing shared source lines, and related methods
US9620176B2 (en) * 2015-09-10 2017-04-11 Ememory Technology Inc. One-time programmable memory array having small chip area
US9496314B1 (en) * 2015-09-14 2016-11-15 Qualcomm Incorporated Shared source line magnetic tunnel junction (MTJ) bit cells employing uniform MTJ connection patterns for reduced area
US9577009B1 (en) * 2015-11-13 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with PMOS access transistor
US9582021B1 (en) * 2015-11-20 2017-02-28 Texas Instruments Deutschland Gmbh Bandgap reference circuit with curvature compensation
TWI591964B (zh) * 2016-01-11 2017-07-11 瑞昱半導體股份有限公司 電壓選擇電路
US9847133B2 (en) * 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
US9613714B1 (en) * 2016-01-19 2017-04-04 Ememory Technology Inc. One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method
US9966141B2 (en) * 2016-02-19 2018-05-08 Nscore, Inc. Nonvolatile memory cell employing hot carrier effect for data storage
US9520173B1 (en) * 2016-02-29 2016-12-13 Freescale Semiconductor, Inc. Magnetic random access memory (MRAM) and method of operation
US10020268B2 (en) * 2016-04-13 2018-07-10 Ememory Technology Inc. Random number generator device and control method thereof
US10109789B2 (en) * 2016-05-18 2018-10-23 Tokyo Electron Limited Methods for additive formation of a STT MRAM stack
KR20170133072A (ko) * 2016-05-25 2017-12-05 삼성전자주식회사 저항성 메모리 장치 및 이를 포함하는 집적 회로
US9898030B2 (en) * 2016-07-12 2018-02-20 Stmicroelectronics International N.V. Fractional bandgap reference voltage generator
US10019236B2 (en) * 2016-08-11 2018-07-10 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM-based true random number generator
US10222817B1 (en) * 2017-09-29 2019-03-05 Cavium, Llc Method and circuit for low voltage current-mode bandgap
US10122538B2 (en) 2016-10-12 2018-11-06 Ememory Technology Inc. Antifuse physically unclonable function unit and associated control method
KR102519458B1 (ko) * 2016-11-01 2023-04-11 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 동작 방법
JP6782614B2 (ja) * 2016-11-21 2020-11-11 ラピスセミコンダクタ株式会社 出力回路及び液晶表示装置のデータドライバ
US10325647B2 (en) * 2016-12-21 2019-06-18 Imec Vzw Non-volatile SRAM cell using resistive memory elements
CN206461708U (zh) * 2016-12-30 2017-09-01 格科微电子（上海）有限公司 Adc动态逻辑翻转电路、字线电压选择电路及存储单元电路
JP6836917B2 (ja) * 2017-01-24 2021-03-03 シナプティクス・ジャパン合同会社 電圧生成回路
US9842638B1 (en) * 2017-01-25 2017-12-12 Qualcomm Incorporated Dynamically controlling voltage for access operations to magneto-resistive random access memory (MRAM) bit cells to account for process variations
TWI634408B (zh) * 2017-01-26 2018-09-01 群聯電子股份有限公司 參考電壓產生電路、記憶體儲存裝置及參考電壓產生方法
KR102245385B1 (ko) * 2017-03-28 2021-04-27 에스케이하이닉스 주식회사 자기 소자를 포함하는 lut, 이를 포함하는 fpga 및 기술 매핑 방법
US10090309B1 (en) * 2017-04-27 2018-10-02 Ememory Technology Inc. Nonvolatile memory cell capable of improving program performance
TWI672576B (zh) * 2017-05-02 2019-09-21 立積電子股份有限公司 帶差參考電路、電壓產生器及其電壓控制方法
KR102311490B1 (ko) * 2017-05-26 2021-10-13 에스케이하이닉스 주식회사 입력 버퍼 회로를 포함하는 메모리 장치 및 메모리 시스템
US10281502B2 (en) * 2017-05-31 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Maximum voltage selection circuit
US10103626B1 (en) * 2017-07-12 2018-10-16 Qualcomm Incorporated Digital power multiplexor
KR102347178B1 (ko) * 2017-07-19 2022-01-04 삼성전자주식회사 기준 전압 회로를 포함하는 단말 장치
US10228715B2 (en) * 2017-07-20 2019-03-12 Intrinsix Corp. Self-starting bandgap reference devices and methods thereof
US10915464B2 (en) 2017-09-12 2021-02-09 Ememory Technology Inc. Security system using random number bit string
US10523194B2 (en) * 2017-09-27 2019-12-31 Apple Inc. Low leakage power switch
US10061340B1 (en) * 2018-01-24 2018-08-28 Invecas, Inc. Bandgap reference voltage generator
US10446213B1 (en) * 2018-05-16 2019-10-15 Everspin Technologies, Inc. Bitline control in differential magnetic memory
US11133039B2 (en) * 2018-10-12 2021-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Power switch control in a memory device
US10924112B2 (en) * 2019-04-11 2021-02-16 Ememory Technology Inc. Bandgap reference circuit
US20210012814A1 (en) * 2019-07-09 2021-01-14 Arm Limited Regulated Negative Charge Pump Circuitry and Methods

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592001A (en) * 1990-06-22 1997-01-07 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
CN1459864A (zh) * 2002-05-23 2003-12-03 科统科技股份有限公司 两晶体管的静态随机存取存储单元及其操作方法
CN101114525A (zh) * 2007-09-10 2008-01-30 友达光电股份有限公司 移位寄存器阵列
US20130129083A1 (en) * 2010-07-28 2013-05-23 The Ritsumeikan Trust Tamper-resistant memory integrated circuit and encryption circuit using same
CN107004441A (zh) * 2014-11-26 2017-08-01 高通股份有限公司 基于磁性隧道结电阻比较的物理不可克隆功能
US20170053705A1 (en) * 2015-08-18 2017-02-23 Globalfoundries Inc. Disturb free bitcell and array
US10103733B1 (en) * 2016-11-21 2018-10-16 National Technology & Engineering Solutions Of Sandia, Llc Integrated circuit physically unclonable function
CN108733350A (zh) * 2017-04-13 2018-11-02 力旺电子股份有限公司 随机数生成装置及其控制方法

Also Published As

Publication number Publication date
US10924112B2 (en) 2021-02-16
CN111813170B (zh) 2022-02-18
CN111813373B (zh) 2024-02-06
CN111813170A (zh) 2020-10-23
CN111816235B (zh) 2022-07-29
CN111817693A (zh) 2020-10-23
TW202038224A (zh) 2020-10-16
TW202042228A (zh) 2020-11-16
TWI749515B (zh) 2021-12-11
US10790821B1 (en) 2020-09-29
TW202038546A (zh) 2020-10-16
TWI776134B (zh) 2022-09-01
US10985758B2 (en) 2021-04-20
CN111816229A (zh) 2020-10-23
US10693461B1 (en) 2020-06-23
US20200326742A1 (en) 2020-10-15
TWI710876B (zh) 2020-11-21
TW202038228A (zh) 2020-10-16
TWI704759B (zh) 2020-09-11
CN111813373A (zh) 2020-10-23
TWI724857B (zh) 2021-04-11
US20200328742A1 (en) 2020-10-15
US20200327945A1 (en) 2020-10-15
TW202038082A (zh) 2020-10-16
US20200327917A1 (en) 2020-10-15
TW202038040A (zh) 2020-10-16
TWI726674B (zh) 2021-05-01
US20200327946A1 (en) 2020-10-15
EP3723092A2 (en) 2020-10-14
CN111817694A (zh) 2020-10-23
US11108395B2 (en) 2021-08-31
US11101798B2 (en) 2021-08-24
EP3723092A3 (en) 2020-12-16
CN111817694B (zh) 2023-11-21
CN111816229B (zh) 2022-07-19
CN111817693B (zh) 2024-02-20

Similar Documents

Publication Publication Date Title
CN111816235B (zh) 随机比特单元
TWI613659B (zh) 記憶單元
KR100298956B1 (ko) 반도체기억장치
US20070091663A1 (en) CMIS semiconductor nonvolatile storage circuit
US7342836B2 (en) One time programmable latch and method
KR960016106B1 (ko) 비 휘발성 반도체 메모리 장치
US6552923B2 (en) SRAM with write-back on read
JP2007026579A (ja) 不揮発性半導体記憶装置の書込方法
JP3155847B2 (ja) 不揮発性半導体記憶装置およびこれを用いた記憶システム
US10910062B2 (en) Random bit cell with nonvolatile memory cell
CN102810329A (zh) 多端口存储器元件电路
JP4346211B2 (ja) 不揮発性半導体記憶装置
KR100308745B1 (ko) 방해가감소된플래쉬메모리시스템및방법
KR930006738A (ko) 자동 기입-검증 제어기를 갖는 전기적으로 소거 가능하고 프로그램가능한 불휘발성 반도체 메모리
US7149104B1 (en) Storage and recovery of data based on change in MIS transistor characteristics
JPH04222994A (ja) 不揮発性半導体記憶装置
JP3011570B2 (ja) 半導体メモリ
US5774398A (en) Non-volatile semiconductor memory having a memory cell array divided into memory cell groups
US20090147577A1 (en) Non-volatile semiconductor latch using hot-electron injection devices
JP2000100178A (ja) 不揮発性半導体記憶装置
KR930001653B1 (ko) 불휘발성 반도체 기억장치
US5875127A (en) Non-volatile semiconductor memory device having a floating gate storage capacitor and method of operating thereof
JPH0567758A (ja) 不揮発性半導体記憶装置
KR910007439B1 (ko) 불휘발성 메모리
US5717629A (en) Memory circuit and method of operation therefor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant