CN204496327U - 一种低失调带隙基准电路 - Google Patents

Abstract

本实用新型公开了一种低失调带隙基准电路，它包括运算跨导放大器OTA，三极管Q4、Q5、Q6，电阻R3、R4，N型MOS管M3、M4、M5、M6、M7、M10、M11、M12、M13、M14，M型MOS管M8、和M9，三极管Q4、Q5和Q6的基极和集电极均接地，Q4的发射极连接R3，R3的另一端为A0点，Q5的发射极为B0点，Q6的发射极连接R4，R4的另一端为VREF点，VREF点连接低失调带隙基准源。本实用新型的有益效果是：通过电流镜作用，提高了基准电压的精度，抑制了由输入失调带来的影响，并具有结构简单、使用方便的特点。

Description

一种低失调带隙基准电路

技术领域

本实用新型涉及一种低失调带隙基准电路，属于电子技术领域。

背景技术

带隙基准的功能是产生一个与电源和工艺无关以及具有确定温度特性的电源参考。影响基准源的输出电压精度有很多因素，但最主要的因素是运放的输入失调，有许多方法可以补偿失调电压，比如自动调零技术和斩波调制技术，但自动调零技术电路结构复杂，增加了设计的难度，不利于降低成本。现有的带隙基准电路，如图1所示，如图所示可得：

V_BE2+V_OS；V_BE1+I₂R₁；

$V_{\mathrm{out}}=V_{\mathrm{BE}2}+\frac{R_2}{R_1}(\mathrm{\Δ}{V}_{\mathrm{BE}}+V_{\mathrm{OS}}).$

从上式可以看出，失调电压Vos被放大了R2/R1倍，从而在输出电压Vout中引入了误差，更关键的是，Vos自身是随温度变化的，所以增加了Vout的温度系数，因此带隙基准的运放失调电压会使输出电压产生较大偏差。

发明内容

本实用新型的目的在于提供一种低失调带隙基准电路，克服现有技术的不足，能抑制输入失调带来的影响，提高基准电压的精度。

本实用新型的目的是通过以下技术方案来实现的：一种低失调带隙基准电路，它包括运算跨导放大器OTA，三极管Q4、Q5、Q6，电阻R3、R4，N型MOS管M3、M4、M5、M6、M7、M10、M11、M12、M13、M14，M型MOS管M8、和M9，三极管Q4、Q5和Q6的基极和集电极均接地，Q4的发射极连接R3，R3的另一端为A0点，Q5的发射极为B0点，Q6的发射极连接R4，R4的另一端为VREF点，VREF点连接低失调带隙基准源，运算跨导放大器OTA的正极连接A0，负极连接B0，输出为VB1点，M13的漏极连接A0点，M13的栅极连接M14和M6的栅极为VB2点，M13的源极连接M3的漏极，M14的漏极连接B0点，M14的源极连接M4的漏极，M3的栅极连接M4、M5和M7的栅极和VB1点，M3的源极连接M4、M5、M7、M11和M12的源极，M5的漏极连接M6的源极，M6的漏极连接VREF点，M7的漏极连接M8的漏极、M9和M10的栅极，M8的栅极连接VREF点，M8的源极接地，M9的源极接地，M9的漏极连接M10、M11的漏极和M11、M12的栅极，M12的漏极为B点，M9的漏极为O点。

所述的N型MOS管M11、M12连接成电流镜，M3分别与M4、M5连接成电流镜，M13分别与M14、M6连接成电流镜。

本实用新型的有益效果在于：通过电流镜作用，提高了基准电压的精度，抑制了由输入失调带来的影响，并具有结构简单、使用方便的特点。

附图说明

图1为现有带隙基准源的电路结构图；

图2为本实用新型的电路结构图。

具体实施方式

下面结合附图进一步描述本实用新型的技术方案，但要求保护的范围并不局限于所述。

如图2，它包括运算跨导放大器OTA，三极管Q4、Q5、Q6，电阻R3、R4，N型MOS管M3、M4、M5、M6、M7、M10、M11、M12、M13、M14，M型MOS管M8、和M9，三极管Q4、Q5和Q6的基极和集电极均接地，Q4的发射极连接R3，R3的另一端为A0点，Q5的发射极为B0点，Q6的发射极连接R4，R4的另一端为VREF点，VREF点连接低失调带隙基准源，运算跨导放大器OTA的正极连接A0，负极连接B0，输出为VB1点，M13的漏极连接A0点，M13的栅极连接M14和M6的栅极为VB2点，M13的源极连接M3的漏极，M14的漏极连接B0点，M14的源极连接M4的漏极，M3的栅极连接M4、M5和M7的栅极和VB1点，M3的源极连接M4、M5、M7、M11和M12的源极，M5的漏极连接M6的源极，M6的漏极连接VREF点，M7的漏极连接M8的漏极、M9和M10的栅极，M8的栅极连接VREF点，M8的源极接地，M9的源极接地，M9的漏极连接M10、M11的漏极和M11、M12的栅极，M12的漏极为B点，M9的漏极为O点。

所述的N型MOS管M11、M12连接成电流镜，M3分别与M4、M5连接成电流镜，M13分别与M14、M6连接成电流镜。

由于低失调带隙基准源存在两个平衡点，即正常工作点和零点，当VREF工作在零点时节点A0，B0的电压为0V，基准源没有电流产生，所以需要加启动电路，目的就是为了避免基准工作在零点上，如图中虚线框所示，M7、M8、M9、M10、M11、M12连接为低失调带隙基准的启动电路，当带隙未启动时，带隙基准的输出端电压为0，从而M8处于关闭状态，输出高电平，即M9的栅极为高，使得M9开启，通过电流镜的作用向带隙中运放的负向输入端B0点注入电流，使得带隙开始工作，从而VREF上升，当VREF电压上升到大于M8的阈值电压时，M8开启，从而关断M9，M12停止向B点注入电流，M10的作用是当启动电路关闭时把O点拉到VDD防止其处于浮空状态，提高了基准电压的精度，抑制了由输入失调带来的影响。

Claims (2)

1.一种低失调带隙基准电路，其特征在于：它包括运算跨导放大器OTA，三极管Q4、Q5、Q6，电阻R3、R4，N型MOS管M3、M4、M5、M6、M7、M10、M11、M12、M13、M14，M型MOS管M8、和M9，三极管Q4、Q5和Q6的基极和集电极均接地，Q4的发射极连接R3，R3的另一端为A0点，Q5的发射极为B0点，Q6的发射极连接R4，R4的另一端为VREF点，VREF点连接低失调带隙基准源，运算跨导放大器OTA的正极连接A0，负极连接B0，输出为VB1点，M13的漏极连接A0点，M13的栅极连接M14和M6的栅极为VB2点，M13的源极连接M3的漏极，M14的漏极连接B0点，M14的源极连接M4的漏极，M3的栅极连接M4、M5和M7的栅极和VB1点，M3的源极连接M4、M5、M7、M11和M12的源极，M5的漏极连接M6的源极，M6的漏极连接VREF点，M7的漏极连接M8的漏极、M9和M10的栅极，M8的栅极连接VREF点，M8的源极接地，M9的源极接地，M9的漏极连接M10、M11的漏极和M11、M12的栅极，M12的漏极为B点，M9的漏极为O点。

2.根据权利要求1所述的低失调带隙基准电路，其特征在于：所述的N型MOS管M11、M12连接成电流镜，M3分别与M4、M5连接成电流镜，M13分别与M14、M6连接成电流镜。