TW202038546A - 電源開關電路 - Google Patents
電源開關電路 Download PDFInfo
- Publication number
- TW202038546A TW202038546A TW109111765A TW109111765A TW202038546A TW 202038546 A TW202038546 A TW 202038546A TW 109111765 A TW109111765 A TW 109111765A TW 109111765 A TW109111765 A TW 109111765A TW 202038546 A TW202038546 A TW 202038546A
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- terminal
- voltage
- coupled
- power switch
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1697—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
- H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/267—Current mirrors using both bipolar and field-effect technology
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Radar, Positioning & Navigation (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Automation & Control Theory (AREA)
- Nonlinear Science (AREA)
- Read Only Memory (AREA)
- Electronic Switches (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Control Of Electrical Variables (AREA)
- Dc-Dc Converters (AREA)
- Amplifiers (AREA)
- Hall/Mr Elements (AREA)
- Non-Volatile Memory (AREA)
- Static Random-Access Memory (AREA)
Abstract
電源開關電路包含電壓選擇單元、第一電壓移位電路、第二電壓移位電路、第一電晶體、第二電晶體及漏電控制單元。電壓選擇單元輸出第一可變電壓及第二可變電壓中較大的一者以作為操作電壓。第一電壓移位電路根據第一輸入訊號輸出第一控制訊號。第二電壓移位電路根據第二輸入訊號輸出第二控制訊號。第一電晶體根據第一控制訊號輸出第一可變電壓。第二電晶體根據第二控制訊號輸出第二可變電壓。漏電控制單元根據操作電壓在第一漏電控制單元的第一端及第二端之間建立電性連接。
Description
本發明是有關於一種電源開關電路,特別是一種能夠減少漏電流的電源開關電路。
由於電子電路的功能日益複雜,電子電路常需要不同的電壓來執行不同的操作。舉例來說,非揮發性記憶體電路除了需要使用系統電壓來執行讀取操作,也需要使用較高的電壓來執行寫入操作。在此情況下,常會利用電源開關電路來及時切換操作所需的電壓。
在先前技術中,電源開關電路常設計成能夠將最高的輸入電壓作為輸出電壓來輸出。然而,用來執行寫入操作的高電壓常是由電荷泵所產生,而電荷泵在將電壓提升至目標電位的過程則需要花費不少時間。因此,倘若在電荷泵的升壓過程中,電源開關電路所接收到的輸入電壓剛好處在接近的電位,電源開關電路就會陷入不穩定的狀態,並產生可觀的漏電流。
本發明的一實施例提供一種電源開關電路。電源開關電路包含輸出端、電壓選擇單元、第一電壓移位電路、第二電壓移位電路、第一電晶體、第二電晶體及第一漏電控制單元。
輸出端輸出輸出電壓。電壓選擇單元接收第一可變電壓及第二可變電壓,並輸出第一可變電壓及第二可變電壓中較大的一者以作為操作電壓。
第一電壓移位電路耦接於電壓選擇單元,並根據第一輸入訊號輸出第一控制訊號。第二電壓移位電路耦接於該電壓選擇單元,並根據第二輸入訊號輸出第二控制訊號。
第一電晶體具有第一端、第二端及控制端,第一電晶體的第一端接收第一可變電壓,第一電晶體的第二端耦接於電源開關電路的輸出端,而第一電晶體的控制端耦接於第一電壓移位電路以接收第一控制訊號。
第二電晶體具有第一端、第二端及控制端,第二電晶體的第一端接收第二可變電壓,第二電晶體的第二端耦接於電源開關電路的輸出端,而第二電晶體的控制端耦接於第二電壓移位電路以接收第二控制訊號。
第一漏電控制單元具有第一端、第二端及控制端,第一漏電控制單元的第一端耦接於第一電晶體的第一端及/或第二電晶體的第一端,第一漏電控制單元的第二端耦接於第二電晶體的控制端,而第一漏電控制單元的控制端用以接收操作電壓。第一漏電控制單元根據操作電壓在第一漏電控制單元的第一端及第二端之間建立電性連接。
第1圖是本發明一實施例的電源開關電路100的示意圖。電源開關電路100包含輸出端OUT、電壓選擇單元110、第一電壓移位電路120、第二電壓移位電路130、第一電晶體M1A、第二電晶體M2A及第一漏電控制單元140。
電壓選擇單元110可接收第一可變電壓VV1及第二可變電壓VV2,並可輸出第一可變電壓VV1及第二可變電壓VV2之中較大的一者以作為操作電壓VOP。
在第1圖中,電壓選擇單元110可包含輸出端、第三電晶體M3A及第四電晶體M4A。電壓選擇單元110的輸出端可輸出操作電壓VOP。第三電晶體M3A具有第一端、第二端及控制端,第三電晶體M3A的第一端可接收第一可變電壓VV1,第三電晶體M3A的第二端可耦接於電壓選擇單元110的輸出端,而第三電晶體M3A的控制端可接收第二可變電壓VV2。第四電晶體M4A具有第一端、第二端及控制端,第四電晶體M4A的第一端可接收第二可變電壓VV2,第四電晶體M4A的第二端可耦接於電壓選擇單元110的輸出端,而第四電晶體M4A的控制端可接收第一可變電壓VV1。
此外,在第1圖中,第三電晶體M3A及第四電晶體M4A可以是P型電晶體。在此情況下,當第一可變電壓VV1大於第二可變電壓VV2時,第三電晶體M3A會被導通,而第四電晶體M4A會被截止。此時,電壓選擇單元110將會自其輸出端輸出第一可變電壓VV1以作為操作電壓VOP。然而,若第二可變電壓VV2大於第一可變電壓VV1,則第三電晶體M3A會被截止,而第四電晶體M4A會被導通。此時,電壓選擇單元110將會自其輸出端輸出第二可變電壓VV2以作為操作電壓VOP。
第一電壓移位電路120可耦接於電壓選擇單元110,並可根據第一輸入訊號SIGIN1
輸出第一控制訊號SIGctrl1
。相似地,第二電壓移位電路130可耦接於電壓選擇單元110,並可根據第二輸入訊號SIGIN2
輸出第二控制訊號SIGctrl2
。
在第1圖中,第一電壓移位電路120及第二電壓移位電路130可具有相同的結構。舉例來說,第一電壓移位電路120可包含P型電晶體P1、P2及N型電晶體N1、N2。P型電晶體P1具有第一端、第二端及控制端,P型電晶體P1的第一端可耦接至電壓選擇單元110以接收操作電壓VOP,而P型電晶體P1的第二端可輸出第一控制訊號SIGctrl1
。P型電晶體P2具有第一端、第二端及控制端,P型電晶體P2的第一端可耦接至電壓選擇單元110以接收操作電壓VOP,P型電晶體P2的第二端可耦接至P型電晶體P1的控制端,而P型電晶體P2的控制端可耦接至P型電晶體P1的第二端。N型電晶體N1具有第一端、第二端及控制端,N型電晶體N1的第一端可耦接至P型電晶體P1的第二端,而N型電晶體N1的第二端可接收系統電壓VS,而N型電晶體N1的控制端可接收與第一輸入訊號SIGIN1
互補的第一互補輸入訊號SIGIN1C
。N型電晶體N2具有第一端、第二端及控制端,N型電晶體N2的第一端可耦接至P型電晶體P2的第二端,N型電晶體N2的第二端可接收系統電壓VS,而N型電晶體N2的控制端可接收第一輸入訊號SIGIN1
。
相似地,第二電壓移位電路130可包含P型電晶體P3、P4及N型電晶體N3、N4。在此情況下,N型電晶體N4的控制端可接收第二輸入訊號SIGIN2
,而N型電晶體N3的控制端可接收與第二輸入訊號SIGIN2
互補的第二互補輸入訊號SIGIN2C
。此外,P型電晶體P3的第二端可輸出第二控制訊號SIGctrl2
。然而,在有些其他實施例中,第一電壓位移電路120及第二電壓位移電路130也可以利用其他的結構來實作。
在第1圖中,第一電晶體M1A具有第一端、第二端及控制端,第一電晶體M1A的第一端可接收第一可變電壓VV1,第一電晶體M1A的第二端可耦接至電源開關電路100的輸出端OUT,而第一電晶體M1A的控制端可耦接至第一電壓移位電路120以接收第一控制訊號SIGctrl1
。第二電晶體M2A具有第一端、第二端及控制端,第二電晶體M2A的第一端可接收第二可變電壓VV2,第二電晶體M2A的第二端可耦接至電源開關電路100的輸出端OUT,而第二電晶體M2A的控制端可耦接至第二電壓移位電路130以接收第二控制訊號SIGctrl2
。在第1圖中,第一電晶體M1A及第二電晶體M2A可以是P型電晶體。
此外,在有些實施例中,輸入訊號SIGIN1
及SIGIN2
可以是互補的訊號,因此第一電晶體M1A及第二電晶體M2A中每次只會有一個電晶體被導通並輸出第二可變電壓VV2或第一可變電壓VV1。舉例來說,當利用電源開關電路100輸出第二可變電壓VV2時,第一輸入訊號SIGIN1
可處在系統中的工作電壓,例如但不限於是第二可變電壓VV2,而第二輸入訊號SIGIN2
可處在小於第二可變電壓VV2的系統電壓VS。在此情況下,第一控制訊號SIGctrl1
可以被第一電壓移位電路120提升至操作電壓VOP,而第二輸入訊號SIGIN2
則可以維持在系統電壓VS。如此一來,第一電晶體M1A將會被截止,第二電晶體M2A則將被導通,而電源開關電路100將會經由輸出端OUT輸出第二可變電壓VV2以作為輸出電壓Vout。
在有些實施例中,電源開關電路100可以輸出第一可變電壓VV1及第二可變電壓VV2以作為輸出電壓Vout來執行記憶體單元的讀取操作及寫入操作。然而,在有些實施例中,電源開關電路100也可以應用在其他的領域以提供該系統所需的輸出電壓Vout。
再者,在有些實施例中,第一可變電壓VV1可以由電荷泵產生,而第二可變電壓VV2可以是系統中既有的工作電壓。在此情況下,當電荷泵被失能時,第一可變電壓VV1可能會小於第二可變電壓VV2。然而,在電荷泵被致能後,第一可變電壓VV1就會逐漸升高,並自小於第二可變電壓VV2變成大於第二可變電壓VV2。
因此,在第一可變電壓VV1達到目標的電位之前,第一可變電壓VV1可能會在一段時間內與第二可變電壓VV2處在實質上相同的電位。在此情況下,電壓選擇單元110所產生的操作電壓VOP會比第二可變電壓VV2還要小一個第四電晶體M4A的臨界電壓。如此一來,當欲使電源開關電路100輸出第一可變電壓VV1時,第一輸入訊號SIGIN1
將會處在系統電壓VS而第二輸入訊號SIGIN2
則會處在系統的工作電壓,例如但不限於是第二可變電壓VV2,而對應地,第一控制訊號SIGctrl1
會保持在系統電壓VS,而第二控制訊號SIGctrl2
則會被提升至操作電壓VOP。然而,若操作電壓VOP為第二可變電壓VV2減去第四電晶體M4A的臨界電壓,則操作電壓VOP也會小於第一可變電壓VV1。因此,第二電晶體M2A可能無法如預期般被截止,而第一電晶體M1A及第二電晶體M2A可能會被同時導通,導致在沿著第一電晶體M1A的第一端,並經過第一電晶體M1A及第二電晶體M2A至第二電晶體M2A的第一端的路徑上產生可觀的漏電流。此外,這股漏電流可能會對電荷泵造成很大的負擔,使得電荷泵無法進一步提升第一可變電壓VV1。如此一來,第一可變電壓VV1就可能無法達到目標電位,造成操作失敗。
在有些實施例中,第一漏電控制單元140可以用來減少前述的漏電流。在第1圖中,第一漏電控制單元140具有第一端、第二端及控制端,第一漏電控制單元140的第一端可耦接至第二電晶體M2A的第一端,第一漏電控制單元140的第二端可耦接至第二電晶體M2A的控制端,而第一漏電控制單元140的控制端可接收操作電壓VOP。第一漏電控制單元140可以根據操作電壓VOP在第一漏電控制單元140的第一端及第二端之間建立電性連接。
舉例來說,當第一可變電壓VV1與第二可變電壓VV2相同時,第一漏電控制單元140可以在第一漏電控制單元140的第一端及第二端之間建立電性連接。因此,當欲使電源開關電路100輸出第一可變電壓VV1而操作電壓VOP卻小於第二可變電壓VV2時,第一漏電控制單元140就將第二電晶體M2A的控制端的電壓提升至第二可變電壓VV2,使得第二電晶體M2A可以被確實截止以減少漏電流。
在第1圖中,第一漏電控制單元140可包含第五電晶體M5A。第五電晶體M5A具有第一端、第二端及控制端,第五電晶體M5A的第一端可耦接至第一漏電控制單元140的第一端,第五電晶體M5A的第二端可耦接至第一漏電控制單元140的第二端,而第五電晶體M5A的控制端可耦接至第一漏電控制單元140的控制端。此外,第五電晶體M5A可以是P型電晶體。
在此情況下,當第二控制訊號SIGctrl2
被提升到操作電壓VOP,而操作電壓VOP小於第二可變電壓VV2時,第五電晶體M5A就會被導通。如此一來,第二電晶體M2A的控制端的電壓就會通過第五電晶體M5A而被拉升至第二可變電壓VV2,使得第二電晶體M2A能夠被截止。
由於第五電晶體M5A是用來提升第二電晶體M2A的控制端的電壓,而無須產生大電流,因此第五電晶體M5A的尺寸可以小於第一電晶體M1A的尺寸,亦可小於第二電晶體M2A的尺寸。如此一來,第一漏電控制單元140僅需要很小的額外電路面積,就可以減少在第一可變電壓VV1的升壓過程中所產生的漏電流。
第2圖是本發明另一實施例的電源開關電路100’的示意圖。電源開關電路100’與電源開關電路100具有相似的結構並且可根據相似的原理操作。然而,電源開關電路100’可另包含第二漏電控制單元140’。第二漏電控制單元140’可具有第一端、第二端及控制端,第二漏電控制單元140’的第一端可耦接於第一電晶體M1A的第一端,第二漏電控制單元140’的第二端可耦接於第一電晶體M1A的控制端,而第二漏電控制單元140’的控制端可接收操作電壓VOP。第二漏電控制單元140’可以根據操作電壓VOP在第二漏電控制單元140’的第一端及第二端之間建立電性連接。
第二漏電控制單元140’與第一漏電控制單元140可具有相似的結構,並且可以根據相同的原理操作以減少漏電流產生。舉例來說。第二漏電控制單元140’可以包含電晶體M5A’。電晶體M5A’具有第一端、第二端及控制端,電晶體M5A’的第一端可耦接於第二漏電控制單元140’的第一端,電晶體M5A’的第二端可耦接於第二漏電控制單元140’的第二端,而電晶體M5A’的控制端可耦接於第二漏電控制單元140’的控制端。此外,電晶體M5A’可以是P型電晶體。在此情況下,當欲透過控制訊號SIGctrl1
來截止第一電晶體M1A,而控制訊號SIGctrl1
卻因為操作電壓VOP未被提高到足以將第一電晶體M1A確實導通時,第二漏電控制單元140’就會被導通以提升第一電晶體M1A的控制端的電壓。如此一來,第一電晶體M1A就可以被確實截止,以減少漏電流產生。
第3圖是本發明另一實施例的電源開關電路200的示意圖。電源開關電路200及電源開關電路100具有相似的結構,並且可以根據相似的原理操作。然而,第一漏電控制單元240還可包含第六電晶體M6B。第六電晶體M6B具有第一端、第二端及控制端,第六電晶體M6B的第一端可耦接於第一電晶體M1A的第一端,第六電晶體M6B的第二端可耦接於第一漏電控制單元240的第二端,而第六電晶體M6B的控制端可耦接於第一漏電控制單元240的控制端。此外,第六電晶體M6B可以是P型電晶體。
在此情況下,當第二控制訊號SIGctrl2
被提升至操作電壓VOP,而操作電壓VOP卻小於第二可變電壓VV2及第一可變電壓VV1時,第五電晶體M5A及第六電晶體M6B都會被導通。如此一來,第二電晶體M2A的控制端的電壓就會透過第五電晶體M5A及第六電晶體M6B而被提升至第二可變電壓VV2或第一可變電壓VV1,使得第二電晶體M2A可以被確實截止。
由於第六電晶體M6B是用來提升第二電晶體M2A的控制端的電壓,而無須產生大電流,因此電晶體M6B的尺寸可以小於第一電晶體M1A及第二第晶體M2A的尺寸。
在有些實施例中,如果第六電晶體M6B就足以有效減少漏電流,則也可以將第五電晶體M5A省略。
此外,在有些實施例中,電源開關電路200還可包含與第一漏電控制單元240具有相同結構的第二漏電控制單元。第二漏電控制單元可耦接至第一電晶體M1A的第一端及控制端,並且可以由操作電壓VOP來控制。因此,當欲透過控制訊號SIGctrl1
來截止第一電晶體M1A,而控制訊號SIGctrl1
的電壓卻不足以截止第一電晶體M1A時,第二漏電控制單元就會被導通以提升第一電晶體M1A的控制端的電壓。如此一來,第一電晶體M1A就可以被截止以減少漏電流產生。
再者,在有些實施例中,當透過電源開關電路200輸出第二可變電壓VV2以作為輸出電壓Vout時,第六電晶體M6B可能會產生漏電流。舉例來說,當第一輸入訊號SIGIN1
是在第二可變電壓VV2而第二輸入訊號SIGIN2
是在系統電壓VS時,第一控制訊號SIGCctrl1
會被提升至操作電壓VOP,而第二控制訊號SIGCctrl2
會維持在系統電壓VS。因此第一電晶體M1A應該要被截止,而第二電晶體M2A應該要被導通以輸出第二可變電壓VV2作為輸出電壓Vout。然而,在此情況下,當第一可變電壓VV1與第二可變電壓VV2實質上相等時,操作電壓VOP就會比第一可變電壓VV1小一個第四電晶體M4A的臨界電壓,使得第六電晶體M6B可能會被導通。如此一來,自第六電晶體M6B的第一端經由第二電壓移位電路130中的N型電晶體N3到接地端的路徑上就可能會產生漏電流。由於漏電流會造成電荷泵的負擔,因此可能會使得電荷泵無法進一步推升第一可變電壓VV1。為避免此漏電流的產生,在有些實施例中,電源開關電路200還可包含另一電晶體。
第4圖是本發明另一實施例的電源開關電路300的示意圖。電源開關電路300及電源開關電路100可具有相似的結構並可根據相似的原理操作。然而,第一漏電控制單元340可包含第五電晶體M5C及第六電晶體M6C。
第五電晶體M5C具有第一端、第二端及控制端,第五電晶體M5C的第一端可耦接於第一電晶體M1A的第一端,而第五電晶體M5C的控制端可接收漏電控制訊號SIGLC
。第六電晶體M6C具有第一端、第二端及控制端,第六電晶體M6C的第一端可耦接於第五電晶體M5A的第二端,第六電晶體M6C的第二端可耦接於第一漏電控制單元340的第二端,而第六電晶體M6C的控制端可耦接至第一漏電控制單元340的控制端。此外,第五電晶體M5C及第六電晶體M6C可以是P型電晶體,而第五電晶體M5C的基體端可與第六電晶體M6C的基體端相耦接。
在有些實施例中,漏電控制訊號SIGLC
可以根據第一輸入訊號SIGIN1
產生。舉例來說,漏電控制訊號SIGLC
可以實質上與第一輸入訊號SIGIN1
相同。在此情況下,當第一輸入訊號SIGIN1
處在第二可變電壓VV2,而第二輸入訊號SIGIN2
處在系統電壓VS時,第五電晶體M5C將會被截止。如此一來,就可以減少電源開關電路200在輸出第二可變電壓VV2時,第六電晶體M6C所產生的漏電流。
再者,在有些實施例中,第五電晶體M5C及第六電晶體M6C的尺寸可以小於第一電晶體M1A及第二電晶體M2A的尺寸。
此外,在有些實施例中,電源開關電路300還可包與第一漏電控制單元340具有相同結構的第二漏電控制單元以減少第一電晶體M1A所產生的漏電流。在此情況下,第二漏電控制單元可耦接至第一電晶體M2A的第一端及第一電晶體M1A的控制端,並且可以由操作電壓VOP來控制。
第5圖是本發明一實施例的電源開關電路400的示意圖。電源開關電路400及電源開關電路300具有相似的結構,並且可根據相似的原理操作。然而,第一漏電控制單元440可另包含第七電晶體M7D。
第七電晶體M7D具有第一端、第二端及控制端,第七電晶體M7D的第一端耦接於第二電晶體M2A的第一端,第七電晶體M7D的第二端可耦接於第一漏電控制單元440的第二端,而第七電晶體M7D的控制端可耦接至第一漏電控制單元440的控制端。也就是說,如同電源開關電路100中的第五電晶體M5A,第七電晶體M7D也可以用來減少電源開關電路400的漏電流。在此情況下,第七電晶體M7D可以是P型電晶體,且第七電晶體M7D的尺寸可小於第一電晶體M1A及第二電晶體M2A的尺寸。
此外,在有些實施例中,電源開關電路400還可包含與第一漏電控制單元440具有相同結構的第二漏電控制單元以減少第一電晶體M1A所產生的漏電流。在此情況下,第二漏電控制單元可耦接至第一電晶體M1A的控制端、第一電晶體M1A的第一端及第二電晶體M2A的第一端,並且可以由操作電壓VOP來控制。
綜上所述,本發明的實施例所提供的電源開關電路可以利用漏電控制單元來減少漏電流,因此讓電荷泵能夠順利地將電壓抬升到目標電壓。此外,由於漏電控制單元主要是用來調整輸出電壓之電晶體的控制端電壓,因此漏電控制單元無須產生大電流,而可以利用尺寸較小的電晶體來實作以減少所需整體電路所需的面積。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
100、100’、200、300、400:電源開關電路
110:電壓選擇單元
120、130:電壓移位電路
140、140’、240、340、440:漏電控制單元
OUT:輸出端
M1A、M2A、M3A、M4A、M5A、M5A’、M6B、M5C、M6C、M7D:電晶體
P1、P2、P3、P4:P型電晶體
N1、N2、N3、N4:N型電晶體
VV1、VV2:可變電壓
VS:系統電壓
VOP:操作電壓
Vout:輸出電壓
SIGIN1、SIGIN2:輸入訊號
SIGctrl1、SIGctrl2:控制訊號
SIGIN1C、SIGIN2C:互補輸入訊號
SIGLC:漏電控制訊號
第1圖是本發明一實施例的電源開關電路的示意圖。
第2圖是本發明另一實施例的電源開關電路的示意圖。
第3圖是本發明另一實施例的電源開關電路的示意圖。
第4圖是本發明另一實施例的電源開關電路的示意圖。
第5圖是本發明另一實施例的電源開關電路的示意圖。
100:電源開關電路
110:電壓選擇單元
120、130:電壓移位電路
140:漏電控制單元
OUT:輸出端
M1A、M2A、M3A、M4A、M5A:電晶體
P1、P2、P3、P4:P型電晶體
N1、N2、N3、N4:N型電晶體
VV1、VV2:可變電壓
VS:系統電壓
VOP:操作電壓
Vout:輸出電壓
SIGIN1、SIGIN2:輸入訊號
SIGctrl1、SIGctrl2:控制訊號
SIGIN1C、SIGIN2C:互補輸入訊號
Claims (20)
- 一種電源開關電路,包含: 一輸出端,用以輸出一輸出電壓; 一電壓選擇單元,用以接收一第一可變電壓及一第二可變電壓,及輸出該第一可變電壓及該第二可變電壓中較大的一者以作為一操作電壓; 一第一電壓移位電路,耦接於該電壓選擇單元,及用以根據一第一輸入訊號輸出一第一控制訊號; 一第二電壓移位電路,耦接於該電壓選擇單元,及用以根據一第二輸入訊號輸出一第二控制訊號; 一第一電晶體,具有一第一端用以接收該第一可變電壓,一第二端耦接於該電源開關電路的該輸出端,及一控制端耦接於該第一電壓移位電路以接收該第一控制訊號; 一第二電晶體,具有一第一端用以接收該第二可變電壓,一第二端耦接於該電源開關電路的該輸出端,及一控制端耦接於該第二電壓移位電路以接收該第二控制訊號;及 一第一漏電控制單元,具有一第一端耦接於該第一電晶體的該第一端及/或該第二電晶體的該第一端,一第二端耦接於該第二電晶體的該控制端,及一控制端用以接收該操作電壓,該第一漏電控制單元用以根據該操作電壓在該第一漏電控制單元的該第一端及該第二端之間建立一電性連接。
- 如請求項1所述之電源開關電路,其中: 該第一可變電壓是由一電荷泵產生;及 在該電荷泵致能後,該第一可變電壓自小於該第二可變電壓逐漸升高至大於該第二可變電壓。
- 如請求項2所述之電源開關電路,其中: 該第一漏電控制單元是在該第一可變電壓實質上與該第二可變電壓相等時建立該電性連接。
- 如請求項1所述之電源開關電路,其中該第一電晶體及該第二電晶體是P型電晶體。
- 如請求項1所述之電源開關電路,其中該電壓選擇單元包含: 一輸出端,用以輸出該操作電壓; 一第三電晶體,具有一第一端用以接收該第一可變電壓,一第二端耦接於該電壓選擇單元的該輸出端,及一控制端用以接收該第二可變電壓;及 一第四電晶體,具有一第一端用以接收該第二可變電壓,一第二端耦接於該電壓選擇單元的該輸出端,及一控制端用以接收該第一可變電壓。
- 如請求項5所述之電源開關電路,其中該第三電晶體及該第四電晶體是P型電晶體。
- 如請求項1所述之電源開關電路,其中該第一漏電控制單元包含: 一第五電晶體,具有一第一端耦接於該第一漏電控制單元的該第一端,一第二端耦接於該第一漏電控制單元的該第二端,及一控制端耦接於該第一漏電控制單元的該控制端。
- 如請求項7所述之電源開關電路,其中該第五電晶體是P型電晶體。
- 如請求項7所述之電源開關電路,其中該第五電晶體的尺寸小於該第一電晶體的尺寸,且該第五電晶體的尺寸小於該第二電晶體的尺寸。
- 如請求項7所述之電源開關電路,其中: 該第五電晶體的該第一端是耦接於該第二電晶體的該第一端;及 該第一漏電控制單元另包含一第六電晶體,具有一第一端耦接於該第一電晶體的該第一端,一第二端耦接於該第一漏電控制單元的該第二端,及一控制端耦接於該第一漏電控制單元的該控制端。
- 如請求項10所述之電源開關電路,其中該第六電晶體是P型電晶體。
- 如請求項10所述之電源開關電路,其中該第五電晶體及該第六電晶體的尺寸皆小於該第一電晶體及該第二電晶體的尺寸。
- 如請求項1所述之電源開關電路,其中該第一漏電控制單元包含: 一第五電晶體,具有一第一端耦接於該第一漏電控制單元的該第一端,一第二端,及一控制端用以接收一漏電控制訊號;及 一第六電晶體,具有一第一端耦接於該第五電晶體的該第二端,一第二端耦接於該第一漏電控制單元的該第二端,及一控制端耦接於該第一漏電控制單元的該控制端。
- 如請求項13所述之電源開關電路,其中該第五電晶體及該第六電晶體是P型電晶體。
- 如請求項13所述之電源開關電路,其中該第五電晶體及該第六電晶體的尺寸皆小於該第一電晶體及該第二電晶體的尺寸。
- 如請求項13所述之電源開關電路,其中該第一漏電控制單元另包含: 一第七電晶體,具有一第一端耦接於該第二電晶體的該第一端,一第二端耦接於該第一漏電控制單元的該第二端,及一控制端耦接於該第一漏電控制單元的該控制端。
- 如請求項16所述之電源開關電路,其中該第七電晶體是P型電晶體。
- 如請求項17所述之電源開關電路,其中該第七電晶體的尺寸小於該第一電晶體的尺寸,及該第七電晶體的尺寸小於該第二電晶體的尺寸。
- 如請求項1所述之電源開關電路,其中該第一電壓移位電路包含: 一第一P型電晶體,具有一第一端耦接於該電壓選擇單元以接收該操作電壓,一第二端用以輸出該第一控制訊號,及一控制端; 一第二P型電晶體,具有一第一端耦接於該電壓選擇單元以接收該操作電壓,一第二端耦接於該第一P型電晶體的該控制端,及一控制端耦接於該第一P型電晶體的該第二端; 一第一N型電晶體,具有一第一端耦接於該第一P型電晶體的該第二端,一第二端用以接收一系統電壓,及一控制端用以接收與該第一輸入訊號互補的一互補輸入訊號;及 一第二N型電晶體,具有一第一端耦接於該第二P型電晶體的該第二端,一第二端用以接收該系統電壓,及一控制端用以接收該第一輸入訊號。
- 如請求項1所述之電源開關電路,另包含一第二漏電控制單元,具有一第一端耦接於該第一電晶體的該第一端及/或該第二電晶體的該第一端,一第二端耦接於該第一電晶體的該控制端,及一控制端用以接收該操作電壓,其中該第二漏電控制單元用以根據該操作電壓在該第二漏電控制單元的該第一端及該第二端之間建立一電性連接。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201962832853P | 2019-04-11 | 2019-04-11 | |
US62/832,853 | 2019-04-11 | ||
US16/807,169 | 2020-03-03 | ||
US16/807,169 US10693461B1 (en) | 2019-04-11 | 2020-03-03 | Power switch circuit capable of reducing leakage current |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI704759B TWI704759B (zh) | 2020-09-11 |
TW202038546A true TW202038546A (zh) | 2020-10-16 |
Family
ID=69960257
Family Applications (6)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109106918A TWI710876B (zh) | 2019-04-11 | 2020-03-03 | 帶差參考電路 |
TW109109763A TWI776134B (zh) | 2019-04-11 | 2020-03-24 | 利用負電壓來操作之磁阻式隨機存取記憶體的記憶胞及記憶胞陣列 |
TW109111765A TWI704759B (zh) | 2019-04-11 | 2020-04-08 | 電源開關電路 |
TW109111744A TWI726674B (zh) | 2019-04-11 | 2020-04-08 | 隨機位元單元 |
TW109111773A TWI724857B (zh) | 2019-04-11 | 2020-04-08 | 電源開關電路及電壓選擇電路 |
TW109111901A TWI749515B (zh) | 2019-04-11 | 2020-04-09 | 具浮動閘電晶體型態記憶胞的隨機碼產生器 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109106918A TWI710876B (zh) | 2019-04-11 | 2020-03-03 | 帶差參考電路 |
TW109109763A TWI776134B (zh) | 2019-04-11 | 2020-03-24 | 利用負電壓來操作之磁阻式隨機存取記憶體的記憶胞及記憶胞陣列 |
Family Applications After (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109111744A TWI726674B (zh) | 2019-04-11 | 2020-04-08 | 隨機位元單元 |
TW109111773A TWI724857B (zh) | 2019-04-11 | 2020-04-08 | 電源開關電路及電壓選擇電路 |
TW109111901A TWI749515B (zh) | 2019-04-11 | 2020-04-09 | 具浮動閘電晶體型態記憶胞的隨機碼產生器 |
Country Status (4)
Country | Link |
---|---|
US (6) | US10924112B2 (zh) |
EP (1) | EP3723092A3 (zh) |
CN (6) | CN111813170B (zh) |
TW (6) | TWI710876B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10924112B2 (en) * | 2019-04-11 | 2021-02-16 | Ememory Technology Inc. | Bandgap reference circuit |
TWI776377B (zh) * | 2021-01-28 | 2022-09-01 | 日商鎧俠股份有限公司 | 半導體記憶裝置及其製造方法 |
CN115240597B (zh) * | 2022-09-20 | 2023-01-10 | 惠科股份有限公司 | 像素电路、显示面板及显示装置 |
Family Cites Families (116)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1214246B (it) * | 1987-05-27 | 1990-01-10 | Sgs Microelettronica Spa | Dispositivo di memoria non volatile ad elevato numero di cicli di modifica. |
JP2685966B2 (ja) * | 1990-06-22 | 1997-12-08 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP3406468B2 (ja) * | 1996-11-29 | 2003-05-12 | 東光株式会社 | 定電圧発生回路 |
KR100224673B1 (ko) * | 1996-12-13 | 1999-10-15 | 윤종용 | 불휘발성 강유전체 메모리장치 및 그의 구동방법 |
CN1234173C (zh) * | 2002-05-23 | 2005-12-28 | 科统科技股份有限公司 | 两晶体管的静态随机存取存储单元的操作方法 |
US6677808B1 (en) * | 2002-08-16 | 2004-01-13 | National Semiconductor Corporation | CMOS adjustable bandgap reference with low power and low voltage performance |
US6958643B2 (en) * | 2003-07-16 | 2005-10-25 | Analog Microelectrics, Inc. | Folded cascode bandgap reference voltage circuit |
WO2005057628A2 (en) * | 2003-12-08 | 2005-06-23 | University Of South Florida | A method and apparatus for reducing leakage in integrated circuits |
US7209392B2 (en) | 2004-07-20 | 2007-04-24 | Ememory Technology Inc. | Single poly non-volatile memory |
US7430137B2 (en) * | 2004-09-09 | 2008-09-30 | Actel Corporation | Non-volatile memory cells in a field programmable gate array |
KR20060045199A (ko) * | 2004-11-12 | 2006-05-17 | 삼성전자주식회사 | 전압원 선택회로 |
JP2006311507A (ja) * | 2005-03-28 | 2006-11-09 | Matsushita Electric Ind Co Ltd | 電源スイッチ回路 |
US7288964B2 (en) | 2005-08-12 | 2007-10-30 | Ememory Technology Inc. | Voltage selective circuit of power source |
KR100735010B1 (ko) * | 2005-09-08 | 2007-07-03 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것을 위한 전압 발생회로 |
US7236048B1 (en) * | 2005-11-22 | 2007-06-26 | National Semiconductor Corporation | Self-regulating process-error trimmable PTAT current source |
JP4958434B2 (ja) * | 2005-12-22 | 2012-06-20 | オンセミコンダクター・トレーディング・リミテッド | 電圧選択回路 |
US7768059B2 (en) | 2006-06-26 | 2010-08-03 | Ememory Technology Inc. | Nonvolatile single-poly memory device |
US7746154B2 (en) * | 2006-09-27 | 2010-06-29 | Atmel Corporation | Multi-voltage multiplexer system |
WO2008050375A1 (fr) * | 2006-09-29 | 2008-05-02 | Fujitsu Limited | Circuit de polarisation |
JP4863844B2 (ja) * | 2006-11-08 | 2012-01-25 | セイコーインスツル株式会社 | 電圧切替回路 |
US7495500B2 (en) * | 2006-12-31 | 2009-02-24 | Sandisk 3D Llc | Method for using a multiple polarity reversible charge pump circuit |
US7834679B2 (en) * | 2007-02-06 | 2010-11-16 | Panasonic Corporation | Semiconductor switch |
CN101114525B (zh) * | 2007-09-10 | 2010-07-21 | 友达光电股份有限公司 | 移位寄存器阵列 |
KR101286241B1 (ko) | 2007-11-26 | 2013-07-15 | 삼성전자주식회사 | 최대 전압 선택회로 |
US7968926B2 (en) * | 2007-12-19 | 2011-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Logic non-volatile memory cell with improved data retention ability |
US8022746B1 (en) * | 2008-02-07 | 2011-09-20 | National Semiconductor Corporation | Bootstrap circuit for H-bridge structure utilizing N-channel high-side fets |
KR101488166B1 (ko) * | 2008-03-26 | 2015-02-02 | 삼성전자주식회사 | 정적 메모리 장치 및 라이트 어시시트 기능을 구비하는에스램 |
TWI359342B (en) * | 2008-04-25 | 2012-03-01 | Univ Nat Taiwan | Reference voltage circuit and voltage stabilizing/ |
CN101752881B (zh) * | 2008-12-16 | 2012-05-02 | 台达电子工业股份有限公司 | 具有低功耗的不间断电源供应器 |
CN101872642A (zh) * | 2009-04-23 | 2010-10-27 | 无锡华润上华半导体有限公司 | 随机存储器的存储读取方法 |
US8077508B1 (en) | 2009-08-19 | 2011-12-13 | Grandis, Inc. | Dynamic multistate memory write driver |
JP2011138579A (ja) * | 2009-12-28 | 2011-07-14 | Toshiba Corp | 不揮発性半導体記憶装置 |
DE102010007771B4 (de) * | 2010-02-12 | 2011-09-22 | Texas Instruments Deutschland Gmbh | Elektronische Vorrichtung und Verfahren zum Erzeugen einer krümmungskompensierten Bandabstandsreferenzspannung |
JP5607963B2 (ja) * | 2010-03-19 | 2014-10-15 | スパンション エルエルシー | 基準電圧回路および半導体集積回路 |
CN102201733A (zh) * | 2010-03-25 | 2011-09-28 | 昆山锐芯微电子有限公司 | 电荷泵电路 |
US8279693B2 (en) * | 2010-04-09 | 2012-10-02 | Qualcomm Incorporated | Programmable tracking circuit for tracking semiconductor memory read current |
US8217705B2 (en) * | 2010-05-06 | 2012-07-10 | Micron Technology, Inc. | Voltage switching in a memory device |
CN101840243A (zh) | 2010-05-28 | 2010-09-22 | 上海宏力半导体制造有限公司 | Cmos带隙基准电压产生电路 |
US8258853B2 (en) | 2010-06-14 | 2012-09-04 | Ememory Technology Inc. | Power switch circuit for tracing a higher supply voltage without a voltage drop |
JP5544611B2 (ja) * | 2010-07-28 | 2014-07-09 | 学校法人立命館 | 耐タンパ性メモリ集積回路およびそれを利用した暗号回路 |
CN102130492B (zh) * | 2010-07-31 | 2015-05-27 | 华为技术有限公司 | 电源选择装置和方法 |
US8644055B2 (en) | 2010-12-09 | 2014-02-04 | Infineon Technologies Ag | Nonvolatile memory with enhanced efficiency to address asymetric NVM cells |
US8437177B2 (en) * | 2011-01-20 | 2013-05-07 | Panasonic Corporation | Nonvolatile latch circuit and nonvolatile flip-flop circuit |
EP2495872B1 (en) * | 2011-03-01 | 2017-05-03 | OCT Circuit Technologies International Limited | Two-stage class AB operational amplifier |
US8619459B1 (en) * | 2011-06-23 | 2013-12-31 | Crossbar, Inc. | High operating speed resistive random access memory |
US8665638B2 (en) * | 2011-07-11 | 2014-03-04 | Qualcomm Incorporated | MRAM sensing with magnetically annealed reference cell |
US8531229B2 (en) * | 2012-01-31 | 2013-09-10 | Macronix International Co., Ltd. | Level shifting circuit |
JP6125850B2 (ja) * | 2012-02-09 | 2017-05-10 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
US8941167B2 (en) | 2012-03-08 | 2015-01-27 | Ememory Technology Inc. | Erasable programmable single-ploy nonvolatile memory |
JP2013192110A (ja) * | 2012-03-14 | 2013-09-26 | Mitsumi Electric Co Ltd | バイアス電圧生成回路及び差動回路 |
KR20140008745A (ko) * | 2012-07-11 | 2014-01-22 | 삼성전자주식회사 | 자기 메모리 장치 |
US9214465B2 (en) * | 2012-07-24 | 2015-12-15 | Flashsilicon Incorporation | Structures and operational methods of non-volatile dynamic random access memory devices |
KR102038041B1 (ko) * | 2012-08-31 | 2019-11-26 | 에스케이하이닉스 주식회사 | 전원 선택 회로 |
CN104521146B (zh) * | 2012-09-06 | 2017-09-22 | 松下知识产权经营株式会社 | 半导体集成电路 |
US8867186B2 (en) * | 2012-09-27 | 2014-10-21 | Intersil Americas LLC | Low power analog switch circuits that provide over-voltage, under-voltage and power-off protection, and related methods and systems |
KR20140107948A (ko) * | 2013-02-28 | 2014-09-05 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이를 포함하는 프로세서와 시스템 |
US9170282B2 (en) * | 2013-05-16 | 2015-10-27 | Arm Limited | Controlling voltage generation and voltage comparison |
JP2015026998A (ja) * | 2013-07-26 | 2015-02-05 | 株式会社東芝 | マルチコンテキストコンフィグレーションメモリ |
KR20150019480A (ko) * | 2013-08-14 | 2015-02-25 | 에스케이하이닉스 주식회사 | 전자 장치 |
US9928891B2 (en) * | 2013-09-20 | 2018-03-27 | Tohoku University | Nonvolatile variable resistance memory circuit which includes magnetic tunnel junction element |
CN103532375B (zh) * | 2013-09-22 | 2015-09-30 | 南京芯耐特半导体有限公司 | 升压式电荷泵 |
CN105493189B (zh) * | 2013-09-27 | 2018-12-11 | 英特尔公司 | 用于优化stt-mram尺寸和写入误差率的装置和方法 |
CN104765405B (zh) * | 2014-01-02 | 2017-09-05 | 意法半导体研发(深圳)有限公司 | 温度和工艺补偿的电流基准电路 |
US20150221356A1 (en) * | 2014-02-04 | 2015-08-06 | Infineon Technologies Ag | Nonvolatile memory with enhanced efficiency to address asymetric nvm cells |
US9634559B2 (en) * | 2014-02-07 | 2017-04-25 | The Hong Kong University Of Science And Technology | Charge pumping apparatus for low voltage and high efficiency operation |
KR102212750B1 (ko) * | 2014-07-23 | 2021-02-05 | 삼성전자주식회사 | 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 데이터 독출 방법 |
US9489999B2 (en) * | 2014-11-26 | 2016-11-08 | Qualcomm Incorporated | Magnetic tunnel junction resistance comparison based physical unclonable function |
CN107251475B (zh) * | 2014-12-24 | 2020-07-28 | 本质Id有限责任公司 | 来自物理不可克隆功能的加密密钥产品 |
US9734881B2 (en) * | 2015-02-02 | 2017-08-15 | Globalfoundries Singapore Pte. Ltd. | High sensing margin magnetic resistive memory device in which a memory cell read and write select transistors to provide different read and write paths |
CN204496327U (zh) * | 2015-03-10 | 2015-07-22 | 遵义师范学院 | 一种低失调带隙基准电路 |
EP3091418B1 (en) * | 2015-05-08 | 2023-04-19 | STMicroelectronics S.r.l. | Circuit arrangement for the generation of a bandgap reference voltage |
US9646669B2 (en) * | 2015-08-17 | 2017-05-09 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Programming memory elements using two phase boost |
US9589658B1 (en) * | 2015-08-18 | 2017-03-07 | Globalfoundries Inc. | Disturb free bitcell and array |
US10181357B2 (en) * | 2015-08-18 | 2019-01-15 | Ememory Technology Inc. | Code generating apparatus and one time programming block |
JP6543133B2 (ja) * | 2015-08-19 | 2019-07-10 | 株式会社東芝 | 電力供給装置及びその制御方法 |
US9548096B1 (en) * | 2015-08-26 | 2017-01-17 | Qualcomm Incorporated | Reverse complement magnetic tunnel junction (MTJ) bit cells employing shared source lines, and related methods |
US9620176B2 (en) * | 2015-09-10 | 2017-04-11 | Ememory Technology Inc. | One-time programmable memory array having small chip area |
US9496314B1 (en) * | 2015-09-14 | 2016-11-15 | Qualcomm Incorporated | Shared source line magnetic tunnel junction (MTJ) bit cells employing uniform MTJ connection patterns for reduced area |
US9577009B1 (en) * | 2015-11-13 | 2017-02-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | RRAM cell with PMOS access transistor |
US9582021B1 (en) * | 2015-11-20 | 2017-02-28 | Texas Instruments Deutschland Gmbh | Bandgap reference circuit with curvature compensation |
TWI591964B (zh) * | 2016-01-11 | 2017-07-11 | 瑞昱半導體股份有限公司 | 電壓選擇電路 |
US9613714B1 (en) * | 2016-01-19 | 2017-04-04 | Ememory Technology Inc. | One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method |
US9847133B2 (en) * | 2016-01-19 | 2017-12-19 | Ememory Technology Inc. | Memory array capable of performing byte erase operation |
US9966141B2 (en) * | 2016-02-19 | 2018-05-08 | Nscore, Inc. | Nonvolatile memory cell employing hot carrier effect for data storage |
US9520173B1 (en) * | 2016-02-29 | 2016-12-13 | Freescale Semiconductor, Inc. | Magnetic random access memory (MRAM) and method of operation |
US10020268B2 (en) * | 2016-04-13 | 2018-07-10 | Ememory Technology Inc. | Random number generator device and control method thereof |
US10109789B2 (en) * | 2016-05-18 | 2018-10-23 | Tokyo Electron Limited | Methods for additive formation of a STT MRAM stack |
KR20170133072A (ko) * | 2016-05-25 | 2017-12-05 | 삼성전자주식회사 | 저항성 메모리 장치 및 이를 포함하는 집적 회로 |
US9898030B2 (en) * | 2016-07-12 | 2018-02-20 | Stmicroelectronics International N.V. | Fractional bandgap reference voltage generator |
US10019236B2 (en) * | 2016-08-11 | 2018-07-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | SRAM-based true random number generator |
US10222817B1 (en) * | 2017-09-29 | 2019-03-05 | Cavium, Llc | Method and circuit for low voltage current-mode bandgap |
US10122538B2 (en) | 2016-10-12 | 2018-11-06 | Ememory Technology Inc. | Antifuse physically unclonable function unit and associated control method |
KR102519458B1 (ko) * | 2016-11-01 | 2023-04-11 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그것의 동작 방법 |
US10103733B1 (en) * | 2016-11-21 | 2018-10-16 | National Technology & Engineering Solutions Of Sandia, Llc | Integrated circuit physically unclonable function |
JP6782614B2 (ja) * | 2016-11-21 | 2020-11-11 | ラピスセミコンダクタ株式会社 | 出力回路及び液晶表示装置のデータドライバ |
US10325647B2 (en) * | 2016-12-21 | 2019-06-18 | Imec Vzw | Non-volatile SRAM cell using resistive memory elements |
CN206461708U (zh) * | 2016-12-30 | 2017-09-01 | 格科微电子(上海)有限公司 | Adc动态逻辑翻转电路、字线电压选择电路及存储单元电路 |
JP6836917B2 (ja) * | 2017-01-24 | 2021-03-03 | シナプティクス・ジャパン合同会社 | 電圧生成回路 |
US9842638B1 (en) * | 2017-01-25 | 2017-12-12 | Qualcomm Incorporated | Dynamically controlling voltage for access operations to magneto-resistive random access memory (MRAM) bit cells to account for process variations |
TWI634408B (zh) * | 2017-01-26 | 2018-09-01 | 群聯電子股份有限公司 | 參考電壓產生電路、記憶體儲存裝置及參考電壓產生方法 |
KR102245385B1 (ko) * | 2017-03-28 | 2021-04-27 | 에스케이하이닉스 주식회사 | 자기 소자를 포함하는 lut, 이를 포함하는 fpga 및 기술 매핑 방법 |
JP6349008B1 (ja) * | 2017-04-13 | 2018-06-27 | 力旺電子股▲ふん▼有限公司eMemory Technology Inc. | 乱数発生装置及びその制御方法 |
US10090309B1 (en) | 2017-04-27 | 2018-10-02 | Ememory Technology Inc. | Nonvolatile memory cell capable of improving program performance |
TWI672576B (zh) * | 2017-05-02 | 2019-09-21 | 立積電子股份有限公司 | 帶差參考電路、電壓產生器及其電壓控制方法 |
KR102311490B1 (ko) * | 2017-05-26 | 2021-10-13 | 에스케이하이닉스 주식회사 | 입력 버퍼 회로를 포함하는 메모리 장치 및 메모리 시스템 |
US10281502B2 (en) * | 2017-05-31 | 2019-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Maximum voltage selection circuit |
US10103626B1 (en) * | 2017-07-12 | 2018-10-16 | Qualcomm Incorporated | Digital power multiplexor |
KR102347178B1 (ko) * | 2017-07-19 | 2022-01-04 | 삼성전자주식회사 | 기준 전압 회로를 포함하는 단말 장치 |
US10228715B2 (en) * | 2017-07-20 | 2019-03-12 | Intrinsix Corp. | Self-starting bandgap reference devices and methods thereof |
US10915464B2 (en) | 2017-09-12 | 2021-02-09 | Ememory Technology Inc. | Security system using random number bit string |
US10523194B2 (en) * | 2017-09-27 | 2019-12-31 | Apple Inc. | Low leakage power switch |
US10061340B1 (en) * | 2018-01-24 | 2018-08-28 | Invecas, Inc. | Bandgap reference voltage generator |
US10446213B1 (en) * | 2018-05-16 | 2019-10-15 | Everspin Technologies, Inc. | Bitline control in differential magnetic memory |
US11133039B2 (en) * | 2018-10-12 | 2021-09-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Power switch control in a memory device |
US10924112B2 (en) * | 2019-04-11 | 2021-02-16 | Ememory Technology Inc. | Bandgap reference circuit |
US20210012814A1 (en) * | 2019-07-09 | 2021-01-14 | Arm Limited | Regulated Negative Charge Pump Circuitry and Methods |
-
2020
- 2020-01-14 US US16/741,791 patent/US10924112B2/en active Active
- 2020-02-27 US US16/802,566 patent/US10790821B1/en active Active
- 2020-03-03 TW TW109106918A patent/TWI710876B/zh active
- 2020-03-03 US US16/807,169 patent/US10693461B1/en active Active
- 2020-03-10 CN CN202010161590.1A patent/CN111813170B/zh active Active
- 2020-03-18 US US16/822,983 patent/US11108395B2/en active Active
- 2020-03-23 EP EP20164880.5A patent/EP3723092A3/en active Pending
- 2020-03-24 TW TW109109763A patent/TWI776134B/zh active
- 2020-03-26 US US16/830,296 patent/US11101798B2/en active Active
- 2020-04-08 TW TW109111765A patent/TWI704759B/zh active
- 2020-04-08 CN CN202010270671.5A patent/CN111817693B/zh active Active
- 2020-04-08 TW TW109111744A patent/TWI726674B/zh active
- 2020-04-08 TW TW109111773A patent/TWI724857B/zh active
- 2020-04-09 CN CN202010272695.4A patent/CN111816229B/zh active Active
- 2020-04-09 TW TW109111901A patent/TWI749515B/zh active
- 2020-04-09 CN CN202010272494.4A patent/CN111816235B/zh active Active
- 2020-04-09 CN CN202010272497.8A patent/CN111817694B/zh active Active
- 2020-04-09 US US16/844,265 patent/US10985758B2/en active Active
- 2020-04-09 CN CN202010272689.9A patent/CN111813373B/zh active Active
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI704759B (zh) | 電源開關電路 | |
CN106448540B (zh) | 显示面板、移位寄存器电路以及驱动方法 | |
US9806716B2 (en) | Output signal generation circuitry for converting an input signal from a source voltage domain into an output signal for a destination voltage domain | |
US7839171B1 (en) | Digital level shifter and methods thereof | |
US10680584B2 (en) | Level shifting circuit and method for operating a level shifter | |
US9553585B1 (en) | Level shifter and parallel-to-serial converter including the same | |
US7795946B2 (en) | Level shifter capable of improving current drivability | |
CN111105759B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置 | |
US20130222036A1 (en) | Voltage level converting circuit | |
CN109417606B (zh) | 一种可输出正负电压的电平转换器 | |
US11894843B2 (en) | Level shift circuit | |
KR101625935B1 (ko) | 차지 펌프 회로와 이를 포함하는 장치들 | |
US8736311B2 (en) | Semiconductor integrated circuit | |
KR20110011988A (ko) | 레벨 시프터 및 이를 이용한 표시 장치 | |
JP6540290B2 (ja) | レベルコンバータ回路 | |
CN111277261B (zh) | 一种电平转换电路 | |
US7679419B2 (en) | Level shifter device with write assistance and method thereof | |
KR20220067490A (ko) | 지연 회로 | |
CN108736878B (zh) | 电压电平移位器 | |
TWI656737B (zh) | 電壓準位移位器 | |
TWI773968B (zh) | 發射電路以及運作方法 | |
CN110164491B (zh) | 缓冲电路以及包括缓冲电路的半导体装置和系统 | |
KR100780769B1 (ko) | 듀얼 패스 레벨 시프터회로 | |
JP2004007831A (ja) | レベルシフト回路 | |
US20150162912A1 (en) | Level shifter |