CN1234173C - 两晶体管的静态随机存取存储单元的操作方法 - Google Patents
两晶体管的静态随机存取存储单元的操作方法 Download PDFInfo
- Publication number
- CN1234173C CN1234173C CN02120386.5A CN02120386A CN1234173C CN 1234173 C CN1234173 C CN 1234173C CN 02120386 A CN02120386 A CN 02120386A CN 1234173 C CN1234173 C CN 1234173C
- Authority
- CN
- China
- Prior art keywords
- voltage
- cell
- bit line
- random access
- static random
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003068 static effect Effects 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000003990 capacitor Substances 0.000 abstract description 12
- 239000000758 substrate Substances 0.000 abstract 2
- 230000006698 induction Effects 0.000 description 14
- 230000004913 activation Effects 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Images
Landscapes
- Static Random-Access Memory (AREA)
Abstract
一种两晶体管的静态随机存取存储单元及其操作方法，其具有第一晶体管、第二晶体管、第一电容以及第二电容。第一晶体管具有第一连接端、第二连接端以与栅极端，第一晶体管的第一连接端耦接第一位线，第一晶体管的栅极端耦接字符线。第一电容具有第一连接端以及第二连接端。第一电容的第一连接端耦接第一晶体管的第二连接端，第一电容的第二连接端耦接静态随机存取存储单元的底材电压。第二晶体管具有第一连接端、第二连接端以与栅极端，第二晶体管的第一连接端耦接第二位线，第二晶体管的栅极端耦接字符线。第二电容具有第一连接端以及第二连接端，第二电容的第一连接端耦接第二晶体管的第二连接端，第一电容的第二连接端耦接底材电压。
Description
技术领域
本发明是有关于一种静态随机存取存储器(Static Random AccessMemory，简称SRAM)单元及其操作方法，且特别是有关于一种使用两晶体管的静态随机存取存储单元及其操作方法。
背景技术
随机存取存储器(Random Access Memory，简称RAM)为一种挥发性的(volatile)存储器，其中又可分为两种，一种为以存储单元(memory cell)内晶体管的导电状态来储存数据的静态随机存取存储器，另一种则为以存储单元内电容的带电荷(Charging)状态来决定所存放数字信号的动态随机存取存储器(Dynamic Random AccessMemory，简称DRAM)。而本发明则针对静态随机存取存储器而提出。
公知的静态随机存取存储器读写数据0或1的作法通常为使用6个晶体管单元，当写入时，以其中两个晶体管的导通与否作为写入数据0或1，当读取时，则因两作为写入数据的晶体管导通与否，造成此两晶体管所分别耦接的位线间具有电位差，因此，可作为读取数据0或1的判断。再者，公知的静态随机存取存储器读写数据0或1的作法也有为使用动态随机存取存储器中的包含一个晶体管(1-T)与一个电容单元，利用晶体管的导通与否，决定电容中电荷的数量，以作为数据0或1的写入与读取。
但公知的此两种静态随机存取存储单元均有其缺点，像是当使用六个晶体管的存储单元时，显而易见的是，存储器本身的集成度将会很低，以现有工艺技术而言，此使用六个晶体管单元的单元尺寸(cell size)会是动态随机存取存储器的10至16倍大。因此，此作法不但占有较大的空间，且因使用六个晶体管而造价较为昂贵。此外，当工艺技术也趋进步，单位面积的组件增加，又，使用六个晶体管的静态随机存取存储器在关闭时的整体漏电流Ioff(相当于预备电流，Stand by Current)，会造成所谓“关不住存储器”的现象。相比之下，当使用一个晶体管的存储单元时，虽然减少了存储单元的单元尺寸，可是却必须使用电压值较高的充电电压(电源电压加上晶体管本身的临界电压(thresholdvoltage))，其原因在于，如果电容本身所储存的电荷越多，越能预防储存在电容中电荷的遗漏(leak)，而使得数据得以保全。
发明内容
有鉴于此，本发明的目的是提供一种使用两个晶体管的静态随机存取存储单元，与传统静态随机存取存储单元以及静态随机存取存储器的使用动态随机存取存储单元相比，其分别具有小单元尺寸、低成本、低充电电压以及小预备电流的优点。故此使用两个晶体管的静态随机存取存储单元应可取代现行静态随机存取存储单元于产业上的利用。
本发明另外提出一种两晶体管的静态随机存取存储单元的操作方法，此静态随机存取存储单元具有第一动态随机存取存储单元以及第二动态随机存取存储单元，其中，第一动态随机存取存储单元以及第二动态随机存取存储单元具有共同的字符线与单元底材电压以及具有各自的第一位线与第二位线，此操作方法包括：写入数据以及读取数据，其中，当写入一数据时，将字符线的电压由单元底材电压切换至电源供应电压，并根据此数据的值，分别提供单元底材电压以及电源供应电压给第一位线以及第二位线。再将字符线的电压由电源供应电压切换至单元底材电压，以完成写入动作。当读取一数据时，将第一位线以及第二位线的电压预先充电且平衡至电源供应电压，再将字符线的电压由单元底材电压切换至电源供应电压。接下来，根据第
BL：第一位线
BLB：第二位线
一位线以及第二位线的电压是否被拉降，判断静态随机存取存储单元所储存的数据的值。当判断出静态随机存取存储单元所储存的数据的值后，将被拉降的位线的电压拉降至单元底材电压。最后将字符线的电压由电源供应电压切换至单元底材电压，以恢复此静态随机存取存储单元读取前的状态。
综上所述，本发明通过使用两动态随机存取存储单元，以储存于两动态随机存取存储单元中电容的电荷电压的不同，作为写入数据的值的依据，并利用当位线被预先充电后，电容中的电荷电压将影响位线的电压是否被拉降，作为读取数据的值的判断。因此，本发明具有小单元尺寸、小充电电压、低预备电流，以及低成本的其它产业利用效益。故此使用两个晶体管的静态随机存取存储单元应可取代现行静态随机存取存储单元。
附图说明
图1是根据本发明较佳实施例中的静态随机存取存储单元的简单电路图；
图2是根据本发明较佳实施例中的静态随机存取存储单元的写入数据1时的时脉图；以及
图3是根据本发明较佳实施例中的静态随机存取存储单元的读取数据1时的时脉图。
100：单元
101，105：NMOS晶体管
103，107：电容
WL：字符线
SN1：第一储存节点
SN2：第二储存节点
具体实施方式
请参考图1，图1是根据本发明较佳实施例中的静态随机存取存储单元的简单电路图。此静态随机存取存储单元100包括以及电容103、107。其中，NMOS晶体管101、105的栅极都耦接字符线WL，NMOS晶体管101、105的第一连接端分别耦接第一位线BL以及第二位线BLB，NMOS晶体管101、105的第二连接端共同耦接于此静态随机存取存储器的单元底材(cell plate)电压VCP(通常为接地)。此外，第一位线BL与第二位线BLB的另一端则为耦接感应放大器。
在此较佳实施例中，单元100的写入与读取的方法将叙述如下：当单元100于写入模式时，字符线WL上的电压将由接地电压GND被切换为此静态随机存取存储器的供应电源电压VDD(若以动态随机存取存储单元设计，字符线WL必须被切换为供应电源电压VDD+动态随机存取存储单元中晶体管之临界电压(threshold voltage))。而第一位线BL与第二位线BLB上的电压则根据欲写入的数据(数据0或数据1)，分别供以供应电源电压VDD或是接地电压GND。举例来说，请同时参考图1以及图2，其中，图2是根据本发明较佳实施例中的静态随机存取存储单元的写入数据1时的时脉图。当欲写入的数据为数据1时，字符线WL上的电压为由接地电压GND被推升至供应电源电压VDD，而第一位线BL上的电压由接地电压GND被推升至供应电源电压VDD，第二位线上的电压由供应电源电压VDD拉降至接地电压GND。在此情况下，本领域人员可知，NMOS晶体管101导通(on)，电容103开始储存电荷，且根据第一位线BL上的电压变化，电容103所储存的电荷电压(第一储存节点SN1的电压)由接地电压增加至供应电源电压VDD减去NMOS晶体管101的临界电压VTN(VDD-VTN)。至于NMOS晶体管105，则也为导通，根据第二位线BLB上的电压变化，电容器107所储存的电荷电压(第二储存节点SN2的电压)由VDD-VTN被拉降至接地电压GND。字符线WL上的电压被推升至供应电源电压VDD一段时间后，即由供应电源电压VDD再被拉降至接地电压GND，以关闭NMOS晶体管101、105，而保留住储存在电容器103、107中的电荷。以上即完成单元100写入数据1的动作。同理，也可了解单元100写入数据0的动作。
当单元100于读取模式时，第一位线BL与第二位线BLB上的电压皆被预先充电且平衡至供应电源电压VDD。而字符线WL上的电压则仍将由接地电压GND被切换为供应电源电压VDD。请同时参考图1以及图3，其中，图3是根据本发明较佳实施例中的静态随机存取存储单元的读取数据1时的时脉图。当读取数据1时，第一位线BL与第二位线BLB上的电压受感应放大器控制，于感应放大器感应致能时(感应致能电压为接地电压GND时)，都被预先充电且平衡至供应电源电压VDD。接下来，字符线WL上的电压由接地电压GND被切换为供应电源电压VDD，此时，NMOS晶体管101、NMOS晶体管105都导通，此时由于第一储存节点SN1的电压为VDD-VTN，因此，第一位线BL上的电压将仍为供应电源电压VDD。相反地，由于第二储存节点SN2的电压为接地电压GND，且第二位线BLB上的电荷需均匀分布，因此，当电容107开始接受第二位线BLB上的电荷而进行充电时，第二位线BLB上的电压将被拉降至略低于VDD，而第二储存节点SN2最后所储存的电压，会因为当初第二位线BLB预先充电时的电荷量不足，而停留在略低于VDD-VTN。
在第一储存节点SN1的电压为VDD-VTN、第二储存节点SN2的电压略低于VDD-VTN期间，感应放大器感应致能以感应第一位线BL及第二位线BLB上的电压。感应放大器通过感应时第一位线BL上电压(供应电源电压VDD)及第二位线BLB上电压(略低于供应电源电压)的不同，分辨出单元100此时所储存的数据为数据1。当感应放大器分辨出单元100此时所储存的数据为数据1后，感应放大器感应禁能，其感应致能电压由接地电压GND被切换为电源供应电压VDD，此即为将其耦接的第一位线BL以及第二位线BLB上的电位，分别维持在供应电源电压VDD以及拉降至接地电压GND，电容103、107所储存的电荷电压因此分别维持在VDD-VTN以及拉降至接地电压GND，即第一储存节点SN1与第二储存节点SN2的电压恢复在未开始读取时的电压。最后，字符线WL上的电压由供应电源电压VDD被切换为接地电压GND，NMOS晶体管101、105关闭，而保留住储存于电容器103、107中的电荷，以维持第一储存节点SN1与第二储存节点SN2的在未读取时的电压。以上即完成单元100读取数据1的动作。同理，也可了解单元100读取数据0的动作。此外，感应放大器随着字符线WL上的电压被切换为接地电压GND后感应致能，即将第一位线BL以及第二位线BLB预先充电且平衡至供应电源电压VDD，以读取下一周期单元100所储存的数据。
综合上述，本发明提供一种使用两个动态随机存取存储单元的静态随机存取存储单元，及其使用方法，通过动态随机存取存储单元中电容所储存的电荷电压不同，作为写入或读取数据时的依据。因此，相较于公知静态随机存取存储器，本发明的使用两晶体管的静态随机存取存储单元及其操作方法，除了具有小单元尺寸、充电电压低的优势外，更因为此单元构成组件较少，又具有整体漏电流小、预备电流小以及实际成本低等其它优势。故应可取代现行静态随机存取存储单元于产业上的利用。
Claims (10)
1.一种两晶体管的静态随机存取存储单元的操作方法，该静态随机存取存储单元具有一第一动态随机存取存储单元以及一第二动态随机存取存储单元，其中，该第一动态随机存取存储单元以及该第二动态随机存取存储单元具有共同的一字符线与一单元底材电压以及具有各自的一第一位线与一第二位线，其特征是，其操作方法包括：
该静态随机存取存储单元写入一数据时，将该字符线的电压由该单元底材电压切换至一电源供应电压；
根据该数据的值，分别提供该单元底材电压以及该电源供应电压给该第一位线以及该第二位线；以及
将该字符线的电压由该电源供应电压切换至该单元底材电压。
2.如权利要求1所述的两晶体管的静态随机存取存储单元的操作方法，其特征是，该单元底材电压为一接地电压。
3.如权利要求1所述的两晶体管的静态随机存取存储单元的操作方法，其特征是，其操作方法更包括：当欲写入的该数据的值为1时，该第一位线的电压由该单元底材电压推升至该电源供应电压，该第二位线的电压由该电源供应电压拉降至该单元底材电压。
4.如权利要求1所述的两晶体管的静态随机存取存储单元的操作方法，其特征是，其操作方法更包括：当欲写入的该数据的值为0时，该第一位线的电压由该电源供应电压拉降至该单元底材电压，该第二位线的电压由该单元底材电压推升至该电源供应电压。
5.如权利要求3所述的两晶体管的静态随机存取存储单元的操作方法，其特征是，该第一动态随机存取存储单元中的一第一电容所储存的电压为该电源供应电压减去该第一动态随机存取存储单元中的一第一晶体管的临界电压。
6.如权利要求3所述的两晶体管的静态随机存取存储单元的操作方法，其特征是，该第二动态随机存取存储单元中的一第二电容所储存的电压为该单元底材电压。
7.如权利要求6所述的两晶体管的静态随机存取存储单元的操作方法，其特征是，该单元底材电压为一接地电压。
8.一种两晶体管的静态随机存取存储单元的操作方法，该静态随机存取存储单元具有一第一动态随机存取存储单元以及一第二动态随机存取存储单元，其中，该第一动态随机存取存储单元以及该第二动态随机存取存储单元具有共同的一字符线与一单元底材电压以及具有各自的一第一位线与一第二位线，其特征是，其操作方法包括：
该静态随机存取存储单元读取一数据时，将该第一位线以及该第二位线的电压预先充电至一电源供应电压；
将该字符线的电压由该单元底材电压切换至该电源供应电压；
根据该第一位线以及该第二位线的电压是否被拉降，判断该静态随机存取存储单元所储存的该数据的值；
判断出该静态随机存取存储单元所储存的该数据的值后，将被拉降的位线的电压拉降至该单元底材电压；以及
将该字符线的电压由该电源供应电压切换至该单元底材电压。
9.如权利要求8所述的两晶体管的静态随机存取存储单元的操作方法，其特征是，该单元底材电压为一接地电压。
10.一种两晶体管的静态随机存取存储单元的操作方法，该静态随机存取存储单元具有一第一动态随机存取存储单元以及一第二动态随机存取存储单元，其中，该第一动态随机存取存储单元以及该第二动态随机存取存储单元具有共同的一字符线与一单元底材电压以及具有各自的一第一位线与一第二位线，其特征是，其操作方法包括：
该静态随机存取存储单元写入一数据时，包括：
将该字符线的电压由该单元底材电压切换至一电源供应电压；
根据该数据的值，分别提供该单元底材电压以及该电源供应电压给该第一位线以及该第二位线；
将该字符线的电压由该电源供应电压切换至该单元底材电压；
该静态随机存取存储单元读取该数据时，包括：
将该第一位线以及该第二位线的电压预先充电且平衡至该电源供应电压；
将该字符线的电压由该单元底材电压切换至该电源供应电压；
根据该第一位线以及该第二位线的电压是否被拉降，判断该静态随机存取存储单元所储存的该数据的值；
判断出该静态随机存取存储单元所储存的该数据的值后，将被拉降的位线的电压拉降至该单元底材电压；以及
将该字符线的电压由该电源供应电压切换至该单元底材电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN02120386.5A CN1234173C (zh) | 2002-05-23 | 2002-05-23 | 两晶体管的静态随机存取存储单元的操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN02120386.5A CN1234173C (zh) | 2002-05-23 | 2002-05-23 | 两晶体管的静态随机存取存储单元的操作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1459864A CN1459864A (zh) | 2003-12-03 |
| CN1234173C true CN1234173C (zh) | 2005-12-28 |
Family
ID=29427023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN02120386.5A Expired - Fee Related CN1234173C (zh) | 2002-05-23 | 2002-05-23 | 两晶体管的静态随机存取存储单元的操作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1234173C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10924112B2 (en) * | 2019-04-11 | 2021-02-16 | Ememory Technology Inc. | Bandgap reference circuit |
-
2002
- 2002-05-23 CN CN02120386.5A patent/CN1234173C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1459864A (zh) | 2003-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100597629B1 (ko) | 강유전체 메모리 장치 및 그에 따른 구동방법 | |
| US7548445B2 (en) | Over-driven access method and device for ferroelectric memory | |
| US7339847B2 (en) | BLEQ driving circuit in semiconductor memory device | |
| CN102074268B (zh) | 当存取存储器中的储存单元时控制施加于存取装置的电压电平 | |
| US6765828B2 (en) | Non-volatile semiconductor storage device and method of reading out data | |
| CN1751356A (zh) | 用于存储器的可变刷新控制 | |
| CN1129143C (zh) | 半导体存储器 | |
| CN101383182B (zh) | 半导体存储装置 | |
| CN110428858B (zh) | 基于具有滞回特性器件的静态存储器 | |
| CN102956262A (zh) | 静态ram | |
| CN100345213C (zh) | 通过将位线保持在固定电势来早写入存储器的系统和方法 | |
| CN102237129B (zh) | 内存装置与静态随机存取内存装置 | |
| CN1610947A (zh) | 刷新同温度成比例的单晶体管存储器的方法和结构 | |
| US6137732A (en) | Semiconductor memory device having voltage boosting circuit | |
| US6888767B1 (en) | Dual power sensing scheme for a memory device | |
| CN100433188C (zh) | 用于多字线访问的方法和访问器 | |
| CN1229994A (zh) | 半导体存储器件 | |
| CN1234173C (zh) | 两晶体管的静态随机存取存储单元的操作方法 | |
| US6335900B1 (en) | Method and apparatus for selectable wordline boosting in a memory device | |
| Yoo et al. | Variable V CC Design Techniques for Battery-Operated DRAM's | |
| US7158400B2 (en) | Method of operating dynamic random access memory | |
| TWI314321B (en) | Semiconductor memory apparatus and method for memorizing information in the same | |
| US5889704A (en) | Load and leave memory cell | |
| CN1551222A (zh) | 具有为读写放大器产生电压之电压产生电路的集成存储器 | |
| JPS59172194A (ja) | 半導体スタチツクメモリセル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1062225 Country of ref document: HK |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20051228 Termination date: 20110523 |