CN111813373B - 具有浮动栅极晶体管类型存储单元的随机码产生器 - Google Patents

具有浮动栅极晶体管类型存储单元的随机码产生器 Download PDF

Info

Publication number
CN111813373B
CN111813373B CN202010272689.9A CN202010272689A CN111813373B CN 111813373 B CN111813373 B CN 111813373B CN 202010272689 A CN202010272689 A CN 202010272689A CN 111813373 B CN111813373 B CN 111813373B
Authority
CN
China
Prior art keywords
path
floating gate
programming
random code
code generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010272689.9A
Other languages
English (en)
Other versions
CN111813373A (zh
Inventor
古惟铭
孙文堂
陈英哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of CN111813373A publication Critical patent/CN111813373A/zh
Application granted granted Critical
Publication of CN111813373B publication Critical patent/CN111813373B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Automation & Control Theory (AREA)
  • Read Only Memory (AREA)
  • Electronic Switches (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Control Of Electrical Variables (AREA)
  • Dc-Dc Converters (AREA)
  • Amplifiers (AREA)
  • Hall/Mr Elements (AREA)
  • Static Random-Access Memory (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种随机码产生器，包括一存储单元、两个写入缓冲器与两个感测电路。存储单元包括第一编程路径、第二编程路径、第一读取路径与第二读取路径。第一编程路径连接于第一源极线与第一位线之间，第二编程路径连接于第一源极线与第二位线之间，第一读取路径连接于第二源极线与第三位线之间，第二读取路径连接于第三源极线与第四位线之间。两个写入缓冲器分别连接至第一位线与第二位线。两个感测电路分别连接至第三位线与第四位线。两个感测电路根据读取路径上的读取电流，产生第一输出信号与第二输出信号，分别传递至对应的写入缓冲器。

Description

具有浮动栅极晶体管类型存储单元的随机码产生器
技术领域
本发明是一种随机码产生器，且特别是有关于一种具有浮动栅极晶体管类型存储单元的随机码产生器。
背景技术
一般来说，非易失性内存可区分为一次编程内存(one-time programmablememory，简称OTP内存)与多次编程内存(multi-time programmable memory，简称MTP内存)。OTP内存由多个OTP存储单元所组成，MTP内存由多个MTP存储单元所组成。另外，由浮动栅极晶体管(floating gate transistor)可以组成OTP内存单元或者MTP存储单元。
美国专利US 8,941,167中介绍了由浮动栅极晶体管所组成的OTP存储单元以及MTP存储单元。请参照图1A与图1B，其所绘示为公知由浮动栅极晶体管所组成的OTP存储单元以及偏压示意图。
OTP存储单元100包括一选择晶体管Ms与一浮动栅极晶体管Mf。选择晶体管Ms的第一端连接至一源极线SL，选择晶体管Ms的控制端连接至字线WL，浮动栅极晶体管Mf的第一端连接至选择晶体管Ms的第二端，浮动栅极晶体管Mf的第二端连接至位线BL。其中，OTP存储单元100的源极线SL与位线BL之间可作编程路径(program path)与读取路径(readpath)。亦即，提供适当的偏压(bias voltage)至字线WL、源极线SL与位线BL后，可对OTP存储单元100中的浮动栅极晶体管Mf进行编程操作(program operation)或者读取操作(readoperation)。
如图1B所示，于编程操作(PGM)时，源极线SL接收编程电压Vpp，字线WL与位线BL接收接地电压(0V)。举例来说，编程电压Vpp为8V。
此时，选择晶体管Ms开启，源极线SL与位线BL之间的编程路径产生编程电流(program current)。再者，于浮动栅极晶体管Mf中，电子由浮动栅极晶体管Mf的信道区域(channel region)注入浮动栅极，并完成编程操作。
另外，于读取操作(READ)时，源极线SL接收读取电压Vr，字线WL与位线BL接收接地电压(0V)。举例来说，读取电压Vr为3.0V。
此时，选择晶体管Ms开启，源极线SL与位线BL之间的读取路径产生读取电流(readcurrent)。再者，根据浮动栅极晶体管Mf中浮动栅极是否储存电子可以决定读取电流的大小。举例来说，当浮动栅极中未储存电子时，读取电流非常小接近于零。另外，当浮动栅极中储存电子时，读取电流较大。因此，根据位线BL上读取电流的大小即可决定OTP存储单元100的储存状态。
举例来说，提供一感测放大器(sense amplifier，未绘示)连接至位线BL，并于感测放大器中设定一参考电流(reference current)。当读取电流小于参考电流时，感测放大器可决定OTP存储单元100中的浮动栅极晶体管Mf为第一储存状态。当读取电流大于参考电流时，感测放大器可决定OTP存储单元100中的浮动栅极晶体管Mf为第二储存状态。
请参照图2A与图2B，其所绘示为公知由浮动栅极晶体管所组成的MTP存储单元以及偏压示意图。
MTP存储单元200包括一选择晶体管Ms、一浮动栅极晶体管Mf、与一电容器Ce。选择晶体管Ms的第一端连接至一源极线SL，选择晶体管Ms的控制端连接至字线WL，浮动栅极晶体管Mf的第一端连接至选择晶体管Ms的第二端，浮动栅极晶体管Mf的第二端连接至位线BL。再者，电容器Ce连接于浮动栅极与抹除线EL之间。其中，MTP存储单元200的源极线SL与位线BL之间可作编程路径与读取路径，浮动栅极与抹除线EL之间作为抹除路径(erasepath)。
如图2B所示，于编程操作(PGM)时，源极线SL接收编程电压Vpp，字线WL、位线BL与抹除线EL接收接地电压(0V)。举例来说，编程电压Vpp为8V。
此时，选择晶体管Ms开启，源极线SL与位线BL之间的编程路径产生编程电流(program current)。再者，于浮动栅极晶体管Mf中，电子由浮动栅极晶体管Mf的信道区域(channel region)注入浮动栅极，并完成编程操作。
另外，于读取操作(READ)时，源极线SL接收读取电压Vr，字线WL、位线BL与抹除线EL接收接地电压(0V)。举例来说，读取电压Vr为3.0V。
此时，选择晶体管Ms开启，源极线SL与位线BL之间的读取路径产生读取电流(readcurrent)。再者，根据浮动栅极是否储存电子可以决定读取电流的大小，并决定MTP存储单元200的储存状态。相同地，提供一感测放大器连接于位线BL上，并接收读取电流。而根据读取电流的大小，感测放大器即可决定MTP存储单元200中的浮动栅极晶体管Mf为第一储存状态或者第二储存状态。
另外，于抹除操作(ERS)时，源极线SL、字线WL、位线BL接收接地电压(0V)，且抹除线EL接收抹除电压Vee。举例来说，抹除电压Vee为12.0V。
此时，储存于浮动栅极上的电子会经由抹除路径退出至抹除线EL。亦即，储存于浮动栅极上的电子会穿过电容器Ce退出至抹除线，并离开浮动栅极晶体管Mf。
物理不可复制技术(physically unclonable function，简称PUF技术)是一种创新的方式用来保护半导体芯片内部的数据，防止半导体芯片的内部数据被窃取。根据PUF技术，半导体芯片能够提供一随机码(random code)。此随机码可作为半导体芯片(semiconductor chip)上特有的身分码(ID code)，用来保护内部的数据。
一般来说，PUF技术是利用半导体芯片的制造变异(manufacturing variation)来获得独特的随机码。此制造变异包括半导体的制程变异(process variation)。亦即，就算有精确的制程步骤可以制作出半导体芯片，但是其随机码几乎不可能被复制(duplicate)。因此，具有PUF技术的半导体芯片通常被运用于高安全防护的应用(applications withhigh security requirements)。
美国专利号US 9,613,714公开一种具有反熔丝晶体管类型存储单元(antifusetransistor type memory cell)的随机码产生器，并利用此存储单元的储存状态来作为随机码(random code)。而利用其它类型存储单元来作为随机码产生器即为本发明所欲达成的目的。
发明内容
本发明的主要目的在于提出一种随机码产生器，包括：一存储单元，包括一第一编程路径、一第二编程路径、一第一读取路径与一第二读取路径，其中，该第一编程路径连接于一第一源极线与一第一位线之间，该第二编程路径连接于该第一源极线与一第二位线之间，该第一读取路径连接于一第二源极线与一第三位线之间，该第二读取路径连接于一第三源极线与一第四位线之间；一第一写入缓冲器，连接至该第一位线；一第二写入缓冲器，连接至该第二位线；一第一感测电路，连接至该第三位线，其中该第一感测电路根据该第一读取路径上的一第一读取电流，产生一第一输出信号至该第二写入缓冲器；以及一第二感测电路，连接至该第四位线，其中该第二感测电路根据该第二读取路径上的一第二读取电流，产生一第二输出信号至该第一写入缓冲器；其中，于一注册操作时，该第一编程路径与该第二编程路径进行一编程操作，该第一读取路径与该第二读取路径进行一读取操作，以及当该第一输出信号与该第二输出信号的一逻辑电平不同时，该第一编程路径与该第二编程路径其中之一停止进行该编程操作。
附图说明
为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附图式详细说明如下：
图1A与图1B为公知由浮动栅极晶体管所组成的OTP存储单元以及偏压示意图。
图2A与图2B为公知由浮动栅极晶体管所组成的MTP存储单元以及偏压示意图。
图3A为本发明随机码产生器的第一实施例。
图3B为本发明随机码产生器于注册操作时的流程图。
图4A至图4C为本发明随机码产生器进行注册操作时的偏压示意图。
图5为随机码产生器产生随机码的示意图。
图6为本发明随机码产生器于注册操作时的另一流程图。
图7为本发明随机码产生器的第二实施例。
图8为本发明随机码产生器的第三实施例。
具体实施方式
本发明利用浮动栅极晶体管的特性，设计浮动栅极晶体管类型存储单元，并作为PUF存储单元运用于随机码产生器。请参照图3A，其所绘示为本发明随机码产生器的第一实施例。随机码产生器300包括一PUF存储单元c1，两个写入缓冲器(write buffer)302、304以及两个感测电路(sensing circuit)312、314。其中，感测电路312、314可为感测放大器。
根据本发明的第一实施例，PUF存储单元c1包括两条编程路径与两条读取路径。其中，源极线SLw与位线BLw之间形成第一编程路径，源极线SLw与位线BLw'之间形成第二编程路径，源极线SLr与位线BLr之间形成第一读取路径，源极线SLr'与位线BLr'之间形成第二读取路径。再者，每一条路径中皆包括一个浮动栅极晶体管。
如图3A所示，第一编程路径包括选择晶体管Ms1与浮动栅极晶体管Mf1。选择晶体管Ms1的第一端连接至一源极线SLw，选择晶体管Ms1的控制端连接至字线WL，选择晶体管Ms1的第二端连接至节点a。浮动栅极晶体管Mf1的第一端连接至节点a，浮动栅极晶体管Mf1的第二端连接至位线BLw。
第二编程路径包括选择晶体管Ms1与浮动栅极晶体管Mf2。浮动栅极晶体管Mf2的第一端连接至节点a，浮动栅极晶体管Mf2的第二端连接至位线BLw'。
第一读取路径包括选择晶体管Ms2与浮动栅极晶体管Mf3。选择晶体管Ms2的第一端连接至一源极线SLr，选择晶体管Ms2的控制端连接至字线WL，浮动栅极晶体管Mf3的第一端连接至选择晶体管Ms2的第二端，浮动栅极晶体管Mf3的第二端连接至位线BLr。另外，第一编程路径的浮动栅极晶体管Mf1与第一读取路径的浮动栅极晶体管Mf3具有共享的浮动栅极(shared floating gate)。亦即，浮动栅极晶体管Mf1的浮动栅极连接至浮动栅极晶体管Mf3的浮动栅极。
第二读取路径包括选择晶体管Ms3与浮动栅极晶体管Mf4。选择晶体管Ms3的第一端连接至一源极线SLr'，选择晶体管Ms3的控制端连接至字线WL，浮动栅极晶体管Mf4的第一端连接至选择晶体管Ms3的第二端，浮动栅极晶体管Mf4的第二端连接至位线BLr'。另外，第二编程路径的浮动栅极晶体管Mf2与第二读取路径的浮动栅极晶体管Mf4具有共享的浮动栅极。亦即，浮动栅极晶体管Mf2的浮动栅极连接至浮动栅极晶体管Mf4的浮动栅极。
再者，随机码产生器300中的写入缓冲器302连接至位线BLw，写入缓冲器304连接至位线BLw'，感测电路312连接至位线BLr，感测电路314连接至位线BLr'。
根据本发明的第一实施例，于随机码产生器300进行注册操作(enrollingoperation)时，感测电路312可以产生一输出信号Out至写入缓冲器304用以中断写入缓冲器304操作。相同地，感测电路314可以产生一输出信号Out'至写入缓冲器302用以中断写入缓冲器302操作。
请参照图3B，其所绘示为本发明随机码产生器于注册操作时的流程图。
首先，开始注册操作(步骤S320)。于注册操作时，随机码产生器300的第一编程路径与第二编程路径进行编程操作，第一读取路径与第二读取路径进行读取操作。
接着，当输出信号Out与输出信号Out'不相同时(步骤S322)，随机码产生器300仅利用单一编程路径进行编程操作(步骤S324)。亦即，当输出信号Out与输出信号Out'其中之一改变逻辑电平时，随机码产生器300利用第一编程路径与第二编程路径其中之一来继续进行编程操作，而另一编程路径则停止编程操作。之后，随机码产生器300即完成注册操作(步骤S326)。以下详细说明之。
请参照图4A至图4C，其所绘示为本发明随机码产生器进行注册操作时的偏压示意图。
如图4A所示，于注册操作时，字线WL接收接地电压(0V)，源极线SLw接收编程电压Vpp，源极线SLr与源极线SLr'接收读取电压Vr。另外，写入缓冲器302提供接地电压(0V)至位线BLw，写入缓冲器304提供接地电压(0V)位线BLw'，感测电路312提供第一电压(例如0.4V)至位线BLr，感测电路314提供第一电压(例如0.4V)至位线BLr'。举例来说，编程电压Vpp为7.25V，读取电压Vr为3.6V，第一电压为0.4V。当然，第一电压也可以等于接地电压(0V)。亦即，编程电压Vpp大于读取电压Vr，读取电压Vr大于第一电压，第一电压大于等于接地电压(0V)。
此时，选择晶体管Ms1～Ms3开启，PUF存储单元c1开始进行注册操作。亦即，第一编程路径与第二编程路径开始进行编程操作，而第一读取路径与第二读取路径开始进行读取操作。
根据本发明的第一实施例，于PUF存储单元c1进行注册操作的初期，由于浮动栅极晶体管Mf1、Mf3的共享浮动栅极并未储存电子，所以第一读取路径的第一读取电流Ir1非常小，接近于零。相同地，由于浮动栅极晶体管Mf2、Mf4的共享浮动栅极并未储存电子，所以第二读取路径的第二读取电流Ir2非常小，接近于零。因此，感测电路312中的参考电流大于第一读取电流Ir1，使得输出信号Out产生第一逻辑电平"1"，代表浮动栅极晶体管Mf1、Mf3为第一储存状态。另外。感测电路314中的参考电流也大于第二读取电流Ir2，使得输出信号Out'产生第一逻辑电平"1"，代表浮动栅极晶体管Mf2、Mf4为第一储存状态。举例来说，感测电路312与314内的参考电流可设定为2μA。
如图4B所示，由于半导体制程的制造变异(manufacturing variation)，使得第一编程路径的浮动栅极晶体管Mf1与第二编程路径的浮动栅极晶体管Mf2会有些微差异。而此差异将造成注册操作时，大部分的电子会注入两个浮动栅极晶体管Mf1、Mf2其中之一。
以图4B为例，于注册操作时，第一编程路径上的第一编程电流Ip1大于第二编程路径上的第二编程电流Ip2。换言之，大部分的电子注入浮动栅极晶体管Mf1。
由于浮动栅极晶体管Mf1、Mf3的共享浮动栅极开始储存电子，并且随着储存电子的数目越多，在第一读取路径上浮动栅极晶体管Mf3产生的第一读取电流Ir1也越来越大。另外，由于浮动栅极晶体管Mf2、Mf4的共享浮动栅极仅储存少量的电子，使得第二读取路径上浮动栅极晶体管Mf4产生的第二读取电流Ir2上升的速度远小于第一读取电流Ir1上升的速度。
由于第一读取电流Ir1与第二读取电流Ir2正在上升，但尚未超过感测电路312、314内的参考电流，所以感测电路312的输出信号Out与感测电路314的输出信号Out'皆维持在第一逻辑电平"1"。
如图4C所示，当浮动栅极晶体管Mf1、Mf3的共享浮动栅极注入特定量的电子之后，第一读取路径上的第一读取电流Ir1将大于感测电路312中的参考电流，使得输出信号Out产生第二逻辑电平"0"，代表浮动栅极晶体管Mf1、Mf3改变为第二储存状态。
再者，感测电路312产生第二逻辑电平"0"的输出信号Out至写入缓冲器304，使得写入缓冲器304停止操作，并进一步控制位线BLw'为浮接状态(floating)。因此，第二编程路径停止编程操作，电子不再注入浮动栅极晶体管Mf2的浮动栅极，使得浮动栅极晶体管Mf2、Mf4维持在第一储存状态。同时，由于感测电路314的输出信号Out'仍维持在第一逻辑电平"1"，将使得第一编程路径上的浮动栅极晶体管Mf1仍持续注入电子。
换言之，当感测电路312的输出信号Out与感测电路134的输出信号Out'不同时，PUF存储单元c1中仅剩下单一编程路径继续进行编程操作，而另一编程路径即停止编程操作。因此，当注册操作完成后，浮动栅极晶体管Mf1、Mf3改变为第二储存状态，浮动栅极晶体管Mf2、Mf4则维持在第一储存状态。
在另外一种情况，随机码产生器300进行注册操作时，可能第二编程路径的第二编程电流Ip2大于第一编程路径的第一编程电流Ip1，使得大部分的电子注入浮动栅极晶体管Mf2。因此，当注册操作完成后，浮动栅极晶体管Mf2、Mf4改变为第二储存状态，浮动栅极晶体管Mf1、Mf3则维持在第一储存状态。其详细操作原理类似，此处不再赘述。
由以上的说明可知，由于半导体制程的制造变异，随机码产生器300在注册操作时，并无法预测PUF存储单元c1中哪个浮动栅极晶体管会被注入大量的电子，因此本发明第一实施例的随机码产生器300确实可运用PUF技术来产生随机码。
于完成注册操作后，随机码产生器300即可再次进行读取操作并获得随机码。根据本发明的实施例，随机码产生器300仅由第一读取路径或者第二读取路径来进行读取操作即可使随机码产生器产生随机码。
以利用第一读取路径以及感测电路312来进行读取操作为例来说明。请参照图5，其所绘示为随机码产生器产生随机码的示意图。当随机码产生器300注册操作完成后进行读取操作时。字线WL接收接地电压(0V)，源极线SLr接收读取电压Vr，感测电路312提供第一电压(例如0.4V)至位线BLr。另外，由于第一编程路径、第二编程路径与第二读取路径不用操作，因此写入缓冲器302、304及感测电路314维持待机(standby)，使得位线BLw、BLw'、BLr'在浮接状态。
如图5所示，当浮动栅极晶体管Mf1、Mf3的共享浮动栅极中储存电子时，第一读取路径上产生的第一读取电流Ir1大于感测电路312中的参考电流，感测电路312即产生第二逻辑电平"0"的输出信号Out，并作为随机码中的一个位。
反之，如果浮动栅极晶体管Mf1、Mf3的共享浮动栅极中未储存电子时，第一读取路径上产生的第一读取电流Ir1小于感测电路312中的参考电流，感测电路312即产生第一逻辑电平"1"的输出信号Out，并作为随机码中的一个位。
再者，在实际的设计中，随机码产生器300的字线WL可以连接至多个PUF存储单元，例如8个PUF存储单元。再者，对连接至字线WL的一列PUF存储单元先进行注册操作后再进行读取操作时，即可产生8个位(一个字节)的随机码。
另外，本发明图3B所示的注册操作的流程图也可以进一步修改。举例来说，于注册操作且输出信号Out与输出信号Out'相同时，随机码产生器300提供编程电压Vpp至源极线SLw。当确认输出信号Out与输出信号Out'不相同后，随机码产生器300对单一写入路径进行编程操作时(步骤S324)，更可以将编程电压Vpp提高，例如(由7.25V提高至7.5V)，如此可以提升此单一写入路径的编程效率，并且注入更多电子于此单一编程路径上的浮动栅极晶体管。
另外，当随机码产生器300完成注册操作后，PUF存储单元c1中浮动栅极晶体管Mf1～Mf4的储存状态已经固定，不会再改变。因此，有心人士可利用电子束检测(electronsbeam inspection)来扫描PUF存储单元c1，并进一步推导出浮动栅极晶体管Mf1～Mf4的储存状态以及随机码。如此，随机码产生器300的随机码可能会被破解，导致半导体芯片内部的数据被窃取。
请参照图6，其所绘示为本发明随机码产生器于注册操作时的另一流程图。相较于图3B，增加了对第二编程路径进行扰乱操作(scramble operation)(步骤S610)。
由于随机码产生器300利用第一读取路径以及感测电路312来进行读取操作并产生随机码。亦即，第二读取路径以及第二编程路径中浮动栅极晶体管Mf2、Mf4的储存状态可以任意改变而不会影响随机码的内容。因此，随机码产生器300可以针对第二编程路径进行扰乱动作。举例来说，扰乱动作包括随机编程操作(random program operation)。
举例来说，随机码产生器300中包括8个PUF存储单元。随机码产生器300对8个PUF存储单元中的第二编程路径进行随机编程操作(random program operation)。亦即，随机地改变第二编程路径中浮动栅极晶体管Mf2的储存状态。而完成随机编程操作之后，就算利用电子束检测(electrons beam inspection)来扫描8个PUF存储单元的内容，也不容易推导出随机码。因此，可以更有效地防止半导体芯片内部的数据被窃取。
当然，如果随机码产生器300利用第二读取路径以及感测电路314来进行读取操作并产生随机码。则随机码产生器300可以针对第一编程路径进行扰乱动作。
请参照图7，其所绘示为本发明随机码产生器的第二实施例。第二实施例随机码产生器700与第一实施例随机码产生器300的差异在于感测电路312、314的结构。以下仅介绍此差异。
感测电路312包括一开关(switch)702与一感测放大器704，开关702的第一端连接至位线BLr，开关702的第二端连接至感测放大器704，开关702的控制端接收输出信号Out'。
感测电路314包括一开关712与一感测放大器714，开关712的第一端连接至位线BLr'，开关712的第二端连接至感测放大器714，开关712的控制端接收输出信号Out。其中，开关702、712可为传输门(transmission gate)。
根据本发明的第二实施例，于随机码产生器700进行注册操作时，开关702、712为闭合状态(close state)，感测放大器704、714分别接收第一读取电流Ir1与第二读取电流Ir2，并产生输出信号Out、Out'。
另外，当两个输出信号Out、Out'其中之一改变输出逻辑电平时，授控的开关即变为打开状态(open state)。举例来说，当感测放大器704的输出信号Out由第一逻辑电平"1"变化为第二逻辑电平"0"时，除了使得写入缓冲器304停止操作之外，更进一步控制感测电路314中的开关712成为打开状态，使得第二读取路径停止操作。亦即，第二读取路径不再产生第二读取电流Ir2。如此，可使得随机码产生器700降低耗能。
同理，当感测放大器714的输出信号Out'由第一逻辑电平"1"变化为第二逻辑电平"0"时，除了使得写入缓冲器302停止操作之外，更进一步控制感测电路312中的开关702成为打开状态，使得第一读取路径停止操作。
请参照图8，其所绘示为本发明随机码产生器的第三实施例。第三实施例随机码产生器800与第一实施例随机码产生器300的差异在于PUF存储单元ca的结构，PUF存储单元ca中更增加了两个控制路径。以下仅介绍此差异。
PUF存储单元ca中更包括两个电容器C1、C2。电容器C1的第一端连接至浮动栅极晶体管Mf1、Mf3的共享浮动栅极，电容器C1的第二端连接至一控制线CL1，并形成第一控制路径。电容器C2的第一端连接至浮动栅极晶体管Mf2、Mf4的共享浮动栅极，电容器C2的第二端连接至一控制线CL2，并形成第二控制路径。
再者，控制线CL1、CL2可以接收抹除电压Vee使得PUF存储单元ca中的控制路径成为抹除路径用以退出浮动栅极晶体管Mf1～Mf4中的电子。因此，PUF存储单元ca即为MTP存储单元。其中，浮动栅极晶体管Mf1、Mf3的共享浮动栅极与控制线CL1之间为第一抹除路径，浮动栅极晶体管Mf2、Mf4的共享浮动栅极与控制线CL2之间为第二抹除路径。举例来说，抹除电压Vee为12.0V。
由以上的说明可知，随机码产生器800更可进行抹除操作(erase operation)，使得浮动栅极晶体管Mf1、Mf3所储存的电子经由第一抹除路径退出PUF存储单元ca，而浮动栅极晶体管Mf2、Mf4所储存的电子经由第二抹除路径退出PUF存储单元ca。
另外，由于随机码产生器800的PUF存储单元ca为MTP存储单元。因此，随机码产生器800进行注册操作过程中，对第二编程路径进行扰乱操作过程更可包括抹除操作。
假设随机码产生器800利用第一读取路径以及感测电路312来进行读取操作并产生随机码。随机码产生器800可以针对第二编程路径进行扰乱动作也不会改变随机码。再者，扰乱动作包括抹除操作以及随机编程操作。
举例来说，随机码产生器800中包括8个PUF存储单元。随机码产生器800对8个PUF存储单元中的第二抹除路径先进行抹除操作，使得第二编程路径中的浮动栅极晶体管回复为第一储存状态。接着，随机码产生器800再对8个PUF存储单元的第二编程路径进行随机编程操作。因此，完成随机编程操作之后，就算利用电子束检测来扫描8个PUF存储单元的内容，也不容易推导出随机码。因此，可以更有效地防止半导体芯片内部的数据被窃取。
当然，如果随机码产生器800利用第二读取路径以及感测电路314来进行读取操作并产生随机码。则随机码产生器800可以针对第一抹除路径进行抹除操作。之后，对再第一编程路径进行随机编程操作。
在此特别说明，以上所描述的随机码产生器300、700及800的结构也可以因外部需求(如面积考虑)做出调整。例如随机码产生器300、700及800中的源极线SLr及SLr可以共享一井区使得该些源极线相连接，进而达到面积缩小的目的。
由以上的说明可知，本发明提出一种具浮动栅极晶体管类型存储单元的随机码产生器。PUF存储单元中包括两个编程路径与两个读取路径，经过注册操作后可以使得两个编程路径上的两个浮动栅极晶体管具有相异的储存状态。由于无法准确预测两个编程路径上的两个浮动栅极晶体管的储存状态。因此，本发明的随机码产生器确实可运用PUF技术来产生随机码。
综上所述，虽然本发明已以实施例公开如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视后附的权利要求书所界定者为准。
【符号说明】
100,200:存储单元
300,700,800:随机码产生器
302,304:写入缓冲器
312,314:感测电路
702,712:开关
704,714:感测放大器
S320～S326,S610:步骤流程

Claims (18)

1.一种随机码产生器，包括：
一存储单元，包括一第一编程路径、一第二编程路径、一第一读取路径与一第二读取路径，其中，该第一编程路径连接于一第一源极线与一第一位线之间，该第二编程路径连接于该第一源极线与一第二位线之间，该第一读取路径连接于一第二源极线与一第三位线之间，该第二读取路径连接于一第三源极线与一第四位线之间；
一第一写入缓冲器，连接至该第一位线；
一第二写入缓冲器，连接至该第二位线；
一第一感测电路，连接至该第三位线，其中该第一感测电路根据该第一读取路径上的一第一读取电流，产生一第一输出信号至该第二写入缓冲器；以及
一第二感测电路，连接至该第四位线，其中该第二感测电路根据该第二读取路径上的一第二读取电流，产生一第二输出信号至该第一写入缓冲器；
其中，于一注册操作时，该第一编程路径与该第二编程路径进行一编程操作，该第一读取路径与该第二读取路径进行一读取操作，以及当该第一输出信号异于该第二输出信号时，该第一编程路径与该第二编程路径其中之一停止进行该编程操作；
其中，于该注册操作后，利用该第一读取路径进行该读取动作，并根据该第一输出信号的一逻辑电平作为一随机码的一个位。
2.如权利要求1所述的随机码产生器，其中该第一编程路径包括：
一第一选择晶体管，其中该第一选择晶体管的一第一端连接至该第一源极线，该第一选择晶体管的一第二端连接至一节点，该第一选择晶体管的一控制端连接至一字线；以及
一第一浮动栅极晶体管，其中该第一浮动栅极晶体管的一第一端连接至该节点，该第一浮动栅极晶体管的一第二端连接至该第一位线。
3.如权利要求2所述的随机码产生器，其中该第二编程路径包括：
该第一选择晶体管；以及
一第二浮动栅极晶体管，其中该第二浮动栅极晶体管的一第一端连接至该节点，该第二浮动栅极晶体管的一第二端连接至该第二位线。
4.如权利要求3所述的随机码产生器，其中该第一读取路径包括：
一第二选择晶体管，其中该第二选择晶体管的一第一端连接至该第二源极线，该第二选择晶体管的一控制端连接至该字线；以及
一第三浮动栅极晶体管，其中该第三浮动栅极晶体管的一第一端连接至该第二选择晶体管的一第二端，该第三浮动栅极晶体管的一第二端连接至该第三位线；
其中，该第一浮动栅极晶体管的一浮动栅极连接至该第三浮动栅极晶体管的一浮动栅极。
5.如权利要求4所述的随机码产生器，其中该第二读取路径包括：
一第三选择晶体管，其中该第三选择晶体管的一第一端连接至该第三源极线，该第三选择晶体管的一控制端连接至该字线；以及
一第四浮动栅极晶体管，其中该第四浮动栅极晶体管的一第一端连接至该第三选择晶体管的一第二端，该第四浮动栅极晶体管的一第二端连接至该第四位线；
其中，该第二浮动栅极晶体管的一浮动栅极连接至该第四浮动栅极晶体管的一浮动栅极。
6.如权利要求5所述的随机码产生器，其中于该注册操作时，提供该字线一接地电压，提供该第一源极线一编程电压，提供该第二源极线与该第三源极线一读取电压，提供该第一位线与该第二位线该接地电压，提供该第三位线与该第四位线一第一电压，使得该第一编程路径与该第二编程路径进行该编程操作，并且使得该第一读取路径与该第二读取路径进行该读取操作。
7.如权利要求6所述的随机码产生器，其中该编程电压大于该读取电压，该读取电压大于该第一电压，且该第一电压大于等于该接地电压。
8.如权利要求6所述的随机码产生器，其中当该第一读取电流小于一参考电流时，该第一输出信号为一第一逻辑电平；当该第一读取电流大于该参考电流时，该第一输出信号为一第二逻辑电平；当该第二读取电流小于该参考电流时，该第二输出信号为该第一逻辑电平；当该第二读取电流大于该参考电流时，该第二输出信号为该第二逻辑电平。
9.如权利要求8所述的随机码产生器，其中当该第一输出信号由该第一逻辑电平变为该第二逻辑电平且该第二输出信号维持在该第一逻辑电平时，该第二写入缓冲器接收该第一输出信号并停止该第二编程路径进行该编程操作，且该第一写入缓冲器接收该第二输出信号并继续对该第一编程路径进行该编程操作。
10.如权利要求9所述的随机码产生器，其中当该第一写入缓冲器继续对该第一编程路径进行该编程操作时，提高该编程电压。
11.如权利要求5所述的随机码产生器，更包括一第一控制路径与一第二控制路径，该第一控制路径连接于一第一控制线与该第一浮动栅极晶体管得该浮动栅极之间，该第二控制路径连接于一第二控制线与该第二浮动栅极晶体管的该浮动栅极之间。
12.如权利要求11所述的随机码产生器，其中该第一控制路径包括一第一电容器，连接于该第一控制线与该第一浮动栅极晶体管得该浮动栅极之间；以及，该第二控制路径包括一第二电容器，连接于该第二控制线与该第二浮动栅极晶体管的该浮动栅极之间。
13.如权利要求12所述的随机码产生器，其中于结束该注册操作之前，对该第二编程路径进行一抹除操作以及一随机编程操作。
14.如权利要求5所述的随机码产生器，其中该第一感测电路包括一第一开关与一第一感测放大器，该第一开关的一第一端连接至该第三位线，该第一开关的一第二端连接至该第一感测放大器；该第二感测电路包括一第二开关与一第二感测放大器，该第二开关的一第一端连接至该第四位线，该第二开关的一第二端连接至该第二感测放大器；其中，该第一感测放大器产生该第一输出信号至该第二开关与该第二写入缓冲器，该第二感测放大器产生该第二输出信号至该第一开关与该第一写入缓冲器。
15.如权利要求14所述的随机码产生器，其中当该第一输出信号由一第一逻辑电平变为一第二逻辑电平且该第二输出信号维持在该第一逻辑电平时，该第二写入缓冲器接收该第一输出信号并停止该第二编程路径进行该编程操作，该第二开关接收该第一输出信号并停止该第二读取路径进行该读取，且该第一写入缓冲器接收该第二输出信号并继续对该第一编程路径进行该编程操作。
16.如权利要求1所述的随机码产生器，其中于结束该注册操作之前，对该第二编程路径进行一扰乱操作。
17.如权利要求16所述的随机码产生器，其中该扰乱操作包括一随机编程操作。
18.如权利要求1所述的随机码产生器，其中该第二源极线及第三源极线为相连接的。
CN202010272689.9A 2019-04-11 2020-04-09 具有浮动栅极晶体管类型存储单元的随机码产生器 Active CN111813373B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962832853P 2019-04-11 2019-04-11
US62/832,853 2019-04-11

Publications (2)

Publication Number Publication Date
CN111813373A CN111813373A (zh) 2020-10-23
CN111813373B true CN111813373B (zh) 2024-02-06

Family

ID=69960257

Family Applications (6)

Application Number Title Priority Date Filing Date
CN202010161590.1A Active CN111813170B (zh) 2019-04-11 2020-03-10 带差参考电路
CN202010270671.5A Active CN111817693B (zh) 2019-04-11 2020-04-08 电源开关电路及电压选择电路
CN202010272494.4A Active CN111816235B (zh) 2019-04-11 2020-04-09 随机比特单元
CN202010272689.9A Active CN111813373B (zh) 2019-04-11 2020-04-09 具有浮动栅极晶体管类型存储单元的随机码产生器
CN202010272695.4A Active CN111816229B (zh) 2019-04-11 2020-04-09 磁阻式随机存取存储器的存储单元及存储单元阵列
CN202010272497.8A Active CN111817694B (zh) 2019-04-11 2020-04-09 电源开关电路

Family Applications Before (3)

Application Number Title Priority Date Filing Date
CN202010161590.1A Active CN111813170B (zh) 2019-04-11 2020-03-10 带差参考电路
CN202010270671.5A Active CN111817693B (zh) 2019-04-11 2020-04-08 电源开关电路及电压选择电路
CN202010272494.4A Active CN111816235B (zh) 2019-04-11 2020-04-09 随机比特单元

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN202010272695.4A Active CN111816229B (zh) 2019-04-11 2020-04-09 磁阻式随机存取存储器的存储单元及存储单元阵列
CN202010272497.8A Active CN111817694B (zh) 2019-04-11 2020-04-09 电源开关电路

Country Status (4)

Country Link
US (6) US10924112B2 (zh)
EP (1) EP3723092A3 (zh)
CN (6) CN111813170B (zh)
TW (6) TWI710876B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10924112B2 (en) * 2019-04-11 2021-02-16 Ememory Technology Inc. Bandgap reference circuit
TWI776377B (zh) * 2021-01-28 2022-09-01 日商鎧俠股份有限公司 半導體記憶裝置及其製造方法
CN115240597B (zh) * 2022-09-20 2023-01-10 惠科股份有限公司 像素电路、显示面板及显示装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978250A (en) * 1996-12-13 1999-11-02 Samsung Electronics Co., Ltd. Ferroelectric memory devices having reconfigurable bit lines and methods of operating same
CN101872642A (zh) * 2009-04-23 2010-10-27 无锡华润上华半导体有限公司 随机存储器的存储读取方法
CN102870160A (zh) * 2010-04-09 2013-01-09 高通股份有限公司 用于跟踪半导体存储器读取电流的可编程跟踪电路
US8619459B1 (en) * 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
CN103811053A (zh) * 2012-07-24 2014-05-21 闪矽公司 非挥发性动态随机存取存储器装置、方法及单元阵列
WO2016102164A1 (en) * 2014-12-24 2016-06-30 Intrinsic Id B.V. Cryptographic key production from a physical unclonable function
US9520173B1 (en) * 2016-02-29 2016-12-13 Freescale Semiconductor, Inc. Magnetic random access memory (MRAM) and method of operation
US9548096B1 (en) * 2015-08-26 2017-01-17 Qualcomm Incorporated Reverse complement magnetic tunnel junction (MTJ) bit cells employing shared source lines, and related methods
CN106469565A (zh) * 2015-08-18 2017-03-01 力旺电子股份有限公司 数码产生装置、一次性可编程存储器区块与数码产生方法
CN106981300A (zh) * 2016-01-19 2017-07-25 力旺电子股份有限公司 一次编程存储器胞与存储器阵列以及相关随机码产生方法
EP3340247A1 (en) * 2016-12-21 2018-06-27 IMEC vzw Non-volatile sram cell using resistive memory elements

Family Cites Families (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1214246B (it) * 1987-05-27 1990-01-10 Sgs Microelettronica Spa Dispositivo di memoria non volatile ad elevato numero di cicli di modifica.
JP2685966B2 (ja) * 1990-06-22 1997-12-08 株式会社東芝 不揮発性半導体記憶装置
JP3406468B2 (ja) * 1996-11-29 2003-05-12 東光株式会社 定電圧発生回路
CN1234173C (zh) * 2002-05-23 2005-12-28 科统科技股份有限公司 两晶体管的静态随机存取存储单元的操作方法
US6677808B1 (en) * 2002-08-16 2004-01-13 National Semiconductor Corporation CMOS adjustable bandgap reference with low power and low voltage performance
US6958643B2 (en) * 2003-07-16 2005-10-25 Analog Microelectrics, Inc. Folded cascode bandgap reference voltage circuit
WO2005057628A2 (en) * 2003-12-08 2005-06-23 University Of South Florida A method and apparatus for reducing leakage in integrated circuits
US7209392B2 (en) 2004-07-20 2007-04-24 Ememory Technology Inc. Single poly non-volatile memory
US7430137B2 (en) * 2004-09-09 2008-09-30 Actel Corporation Non-volatile memory cells in a field programmable gate array
KR20060045199A (ko) * 2004-11-12 2006-05-17 삼성전자주식회사 전압원 선택회로
JP2006311507A (ja) * 2005-03-28 2006-11-09 Matsushita Electric Ind Co Ltd 電源スイッチ回路
US7288964B2 (en) 2005-08-12 2007-10-30 Ememory Technology Inc. Voltage selective circuit of power source
KR100735010B1 (ko) * 2005-09-08 2007-07-03 삼성전자주식회사 플래시 메모리 장치 및 그것을 위한 전압 발생회로
US7236048B1 (en) * 2005-11-22 2007-06-26 National Semiconductor Corporation Self-regulating process-error trimmable PTAT current source
JP4958434B2 (ja) * 2005-12-22 2012-06-20 オンセミコンダクター・トレーディング・リミテッド 電圧選択回路
US7768059B2 (en) 2006-06-26 2010-08-03 Ememory Technology Inc. Nonvolatile single-poly memory device
US7746154B2 (en) * 2006-09-27 2010-06-29 Atmel Corporation Multi-voltage multiplexer system
JP5262718B2 (ja) * 2006-09-29 2013-08-14 富士通株式会社 バイアス回路
JP4863844B2 (ja) * 2006-11-08 2012-01-25 セイコーインスツル株式会社 電圧切替回路
US7495500B2 (en) * 2006-12-31 2009-02-24 Sandisk 3D Llc Method for using a multiple polarity reversible charge pump circuit
US7834679B2 (en) * 2007-02-06 2010-11-16 Panasonic Corporation Semiconductor switch
CN101114525B (zh) * 2007-09-10 2010-07-21 友达光电股份有限公司 移位寄存器阵列
KR101286241B1 (ko) 2007-11-26 2013-07-15 삼성전자주식회사 최대 전압 선택회로
US7968926B2 (en) * 2007-12-19 2011-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Logic non-volatile memory cell with improved data retention ability
US8022746B1 (en) * 2008-02-07 2011-09-20 National Semiconductor Corporation Bootstrap circuit for H-bridge structure utilizing N-channel high-side fets
KR101488166B1 (ko) * 2008-03-26 2015-02-02 삼성전자주식회사 정적 메모리 장치 및 라이트 어시시트 기능을 구비하는에스램
TWI359342B (en) * 2008-04-25 2012-03-01 Univ Nat Taiwan Reference voltage circuit and voltage stabilizing/
CN101752881B (zh) * 2008-12-16 2012-05-02 台达电子工业股份有限公司 具有低功耗的不间断电源供应器
US8077508B1 (en) 2009-08-19 2011-12-13 Grandis, Inc. Dynamic multistate memory write driver
JP2011138579A (ja) * 2009-12-28 2011-07-14 Toshiba Corp 不揮発性半導体記憶装置
DE102010007771B4 (de) * 2010-02-12 2011-09-22 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung und Verfahren zum Erzeugen einer krümmungskompensierten Bandabstandsreferenzspannung
JP5607963B2 (ja) * 2010-03-19 2014-10-15 スパンション エルエルシー 基準電圧回路および半導体集積回路
CN102201733A (zh) * 2010-03-25 2011-09-28 昆山锐芯微电子有限公司 电荷泵电路
US8217705B2 (en) * 2010-05-06 2012-07-10 Micron Technology, Inc. Voltage switching in a memory device
CN101840243A (zh) 2010-05-28 2010-09-22 上海宏力半导体制造有限公司 Cmos带隙基准电压产生电路
US8258853B2 (en) * 2010-06-14 2012-09-04 Ememory Technology Inc. Power switch circuit for tracing a higher supply voltage without a voltage drop
US8861720B2 (en) * 2010-07-28 2014-10-14 The Ritsumeikan Trust Tamper-resistant memory integrated circuit and encryption circuit using same
CN102130492B (zh) * 2010-07-31 2015-05-27 华为技术有限公司 电源选择装置和方法
US8644055B2 (en) 2010-12-09 2014-02-04 Infineon Technologies Ag Nonvolatile memory with enhanced efficiency to address asymetric NVM cells
WO2012098897A1 (ja) * 2011-01-20 2012-07-26 パナソニック株式会社 不揮発性ラッチ回路および不揮発性フリップフロップ回路
EP2495872B1 (en) * 2011-03-01 2017-05-03 OCT Circuit Technologies International Limited Two-stage class AB operational amplifier
US8665638B2 (en) * 2011-07-11 2014-03-04 Qualcomm Incorporated MRAM sensing with magnetically annealed reference cell
US8531229B2 (en) * 2012-01-31 2013-09-10 Macronix International Co., Ltd. Level shifting circuit
JP6125850B2 (ja) * 2012-02-09 2017-05-10 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US8941167B2 (en) 2012-03-08 2015-01-27 Ememory Technology Inc. Erasable programmable single-ploy nonvolatile memory
JP2013192110A (ja) * 2012-03-14 2013-09-26 Mitsumi Electric Co Ltd バイアス電圧生成回路及び差動回路
KR20140008745A (ko) * 2012-07-11 2014-01-22 삼성전자주식회사 자기 메모리 장치
KR102038041B1 (ko) * 2012-08-31 2019-11-26 에스케이하이닉스 주식회사 전원 선택 회로
WO2014038115A1 (ja) * 2012-09-06 2014-03-13 パナソニック株式会社 半導体集積回路
US8867186B2 (en) * 2012-09-27 2014-10-21 Intersil Americas LLC Low power analog switch circuits that provide over-voltage, under-voltage and power-off protection, and related methods and systems
KR20140107948A (ko) * 2013-02-28 2014-09-05 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 프로세서와 시스템
US9170282B2 (en) * 2013-05-16 2015-10-27 Arm Limited Controlling voltage generation and voltage comparison
JP2015026998A (ja) * 2013-07-26 2015-02-05 株式会社東芝 マルチコンテキストコンフィグレーションメモリ
KR20150019480A (ko) * 2013-08-14 2015-02-25 에스케이하이닉스 주식회사 전자 장치
JP6333832B2 (ja) 2013-09-20 2018-05-30 国立大学法人東北大学 記憶回路
CN103532375B (zh) * 2013-09-22 2015-09-30 南京芯耐特半导体有限公司 升压式电荷泵
US9711215B2 (en) * 2013-09-27 2017-07-18 Intel Corporation Apparatus and method to optimize STT-MRAM size and write error rate
CN104765405B (zh) * 2014-01-02 2017-09-05 意法半导体研发(深圳)有限公司 温度和工艺补偿的电流基准电路
US20150221356A1 (en) * 2014-02-04 2015-08-06 Infineon Technologies Ag Nonvolatile memory with enhanced efficiency to address asymetric nvm cells
US9634559B2 (en) * 2014-02-07 2017-04-25 The Hong Kong University Of Science And Technology Charge pumping apparatus for low voltage and high efficiency operation
KR102212750B1 (ko) * 2014-07-23 2021-02-05 삼성전자주식회사 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 데이터 독출 방법
US9489999B2 (en) * 2014-11-26 2016-11-08 Qualcomm Incorporated Magnetic tunnel junction resistance comparison based physical unclonable function
US9734881B2 (en) * 2015-02-02 2017-08-15 Globalfoundries Singapore Pte. Ltd. High sensing margin magnetic resistive memory device in which a memory cell read and write select transistors to provide different read and write paths
CN204496327U (zh) * 2015-03-10 2015-07-22 遵义师范学院 一种低失调带隙基准电路
EP3091418B1 (en) * 2015-05-08 2023-04-19 STMicroelectronics S.r.l. Circuit arrangement for the generation of a bandgap reference voltage
US9646669B2 (en) * 2015-08-17 2017-05-09 Avago Technologies General Ip (Singapore) Pte. Ltd. Programming memory elements using two phase boost
US9589658B1 (en) * 2015-08-18 2017-03-07 Globalfoundries Inc. Disturb free bitcell and array
JP6543133B2 (ja) * 2015-08-19 2019-07-10 株式会社東芝 電力供給装置及びその制御方法
US9620176B2 (en) * 2015-09-10 2017-04-11 Ememory Technology Inc. One-time programmable memory array having small chip area
US9496314B1 (en) * 2015-09-14 2016-11-15 Qualcomm Incorporated Shared source line magnetic tunnel junction (MTJ) bit cells employing uniform MTJ connection patterns for reduced area
US9577009B1 (en) * 2015-11-13 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with PMOS access transistor
US9582021B1 (en) * 2015-11-20 2017-02-28 Texas Instruments Deutschland Gmbh Bandgap reference circuit with curvature compensation
TWI591964B (zh) * 2016-01-11 2017-07-11 瑞昱半導體股份有限公司 電壓選擇電路
US9847133B2 (en) 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
US9966141B2 (en) * 2016-02-19 2018-05-08 Nscore, Inc. Nonvolatile memory cell employing hot carrier effect for data storage
US10020268B2 (en) * 2016-04-13 2018-07-10 Ememory Technology Inc. Random number generator device and control method thereof
US10109789B2 (en) * 2016-05-18 2018-10-23 Tokyo Electron Limited Methods for additive formation of a STT MRAM stack
KR20170133072A (ko) * 2016-05-25 2017-12-05 삼성전자주식회사 저항성 메모리 장치 및 이를 포함하는 집적 회로
US9898030B2 (en) * 2016-07-12 2018-02-20 Stmicroelectronics International N.V. Fractional bandgap reference voltage generator
US10019236B2 (en) * 2016-08-11 2018-07-10 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM-based true random number generator
US10222817B1 (en) * 2017-09-29 2019-03-05 Cavium, Llc Method and circuit for low voltage current-mode bandgap
US10122538B2 (en) 2016-10-12 2018-11-06 Ememory Technology Inc. Antifuse physically unclonable function unit and associated control method
KR102519458B1 (ko) * 2016-11-01 2023-04-11 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 동작 방법
US10103733B1 (en) * 2016-11-21 2018-10-16 National Technology & Engineering Solutions Of Sandia, Llc Integrated circuit physically unclonable function
JP6782614B2 (ja) * 2016-11-21 2020-11-11 ラピスセミコンダクタ株式会社 出力回路及び液晶表示装置のデータドライバ
CN206461708U (zh) * 2016-12-30 2017-09-01 格科微电子（上海）有限公司 Adc动态逻辑翻转电路、字线电压选择电路及存储单元电路
JP6836917B2 (ja) * 2017-01-24 2021-03-03 シナプティクス・ジャパン合同会社 電圧生成回路
US9842638B1 (en) * 2017-01-25 2017-12-12 Qualcomm Incorporated Dynamically controlling voltage for access operations to magneto-resistive random access memory (MRAM) bit cells to account for process variations
TWI634408B (zh) * 2017-01-26 2018-09-01 群聯電子股份有限公司 參考電壓產生電路、記憶體儲存裝置及參考電壓產生方法
KR102245385B1 (ko) * 2017-03-28 2021-04-27 에스케이하이닉스 주식회사 자기 소자를 포함하는 lut, 이를 포함하는 fpga 및 기술 매핑 방법
JP6349008B1 (ja) * 2017-04-13 2018-06-27 力旺電子股▲ふん▼有限公司ｅＭｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． 乱数発生装置及びその制御方法
US10090309B1 (en) * 2017-04-27 2018-10-02 Ememory Technology Inc. Nonvolatile memory cell capable of improving program performance
TWI672576B (zh) * 2017-05-02 2019-09-21 立積電子股份有限公司 帶差參考電路、電壓產生器及其電壓控制方法
KR102311490B1 (ko) * 2017-05-26 2021-10-13 에스케이하이닉스 주식회사 입력 버퍼 회로를 포함하는 메모리 장치 및 메모리 시스템
US10281502B2 (en) * 2017-05-31 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Maximum voltage selection circuit
US10103626B1 (en) * 2017-07-12 2018-10-16 Qualcomm Incorporated Digital power multiplexor
KR102347178B1 (ko) * 2017-07-19 2022-01-04 삼성전자주식회사 기준 전압 회로를 포함하는 단말 장치
US10228715B2 (en) * 2017-07-20 2019-03-12 Intrinsix Corp. Self-starting bandgap reference devices and methods thereof
US10915464B2 (en) 2017-09-12 2021-02-09 Ememory Technology Inc. Security system using random number bit string
US10523194B2 (en) * 2017-09-27 2019-12-31 Apple Inc. Low leakage power switch
US10061340B1 (en) * 2018-01-24 2018-08-28 Invecas, Inc. Bandgap reference voltage generator
US10446213B1 (en) * 2018-05-16 2019-10-15 Everspin Technologies, Inc. Bitline control in differential magnetic memory
US11133039B2 (en) * 2018-10-12 2021-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Power switch control in a memory device
US10924112B2 (en) * 2019-04-11 2021-02-16 Ememory Technology Inc. Bandgap reference circuit
US20210012814A1 (en) * 2019-07-09 2021-01-14 Arm Limited Regulated Negative Charge Pump Circuitry and Methods

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978250A (en) * 1996-12-13 1999-11-02 Samsung Electronics Co., Ltd. Ferroelectric memory devices having reconfigurable bit lines and methods of operating same
CN101872642A (zh) * 2009-04-23 2010-10-27 无锡华润上华半导体有限公司 随机存储器的存储读取方法
CN102870160A (zh) * 2010-04-09 2013-01-09 高通股份有限公司 用于跟踪半导体存储器读取电流的可编程跟踪电路
US8619459B1 (en) * 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
CN103811053A (zh) * 2012-07-24 2014-05-21 闪矽公司 非挥发性动态随机存取存储器装置、方法及单元阵列
WO2016102164A1 (en) * 2014-12-24 2016-06-30 Intrinsic Id B.V. Cryptographic key production from a physical unclonable function
CN106469565A (zh) * 2015-08-18 2017-03-01 力旺电子股份有限公司 数码产生装置、一次性可编程存储器区块与数码产生方法
US9548096B1 (en) * 2015-08-26 2017-01-17 Qualcomm Incorporated Reverse complement magnetic tunnel junction (MTJ) bit cells employing shared source lines, and related methods
CN106981300A (zh) * 2016-01-19 2017-07-25 力旺电子股份有限公司 一次编程存储器胞与存储器阵列以及相关随机码产生方法
US9520173B1 (en) * 2016-02-29 2016-12-13 Freescale Semiconductor, Inc. Magnetic random access memory (MRAM) and method of operation
EP3340247A1 (en) * 2016-12-21 2018-06-27 IMEC vzw Non-volatile sram cell using resistive memory elements

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Experimental characterization of physical unclonable function based on 1 kb resistive random access memory arrays;rui liu et al;IEEE Electron Device Letters;1-4 *
吴俊 ; 姚尧 ; 卢细裙 ; 王鹏飞 ; .动态随机存储器器件研究进展.中国科学:物理学 力学 天文学.2016,43-52. *

Also Published As

Publication number Publication date
US20200327945A1 (en) 2020-10-15
CN111817694B (zh) 2023-11-21
EP3723092A3 (en) 2020-12-16
CN111816229A (zh) 2020-10-23
CN111813170A (zh) 2020-10-23
CN111816235B (zh) 2022-07-29
US11101798B2 (en) 2021-08-24
TW202038546A (zh) 2020-10-16
TWI749515B (zh) 2021-12-11
US10693461B1 (en) 2020-06-23
US20200328742A1 (en) 2020-10-15
EP3723092A2 (en) 2020-10-14
US10790821B1 (en) 2020-09-29
CN111813170B (zh) 2022-02-18
TW202042228A (zh) 2020-11-16
CN111813373A (zh) 2020-10-23
US20200326742A1 (en) 2020-10-15
TW202038040A (zh) 2020-10-16
TWI776134B (zh) 2022-09-01
TWI724857B (zh) 2021-04-11
TWI726674B (zh) 2021-05-01
CN111817694A (zh) 2020-10-23
TWI704759B (zh) 2020-09-11
CN111816229B (zh) 2022-07-19
US10985758B2 (en) 2021-04-20
CN111817693B (zh) 2024-02-20
TWI710876B (zh) 2020-11-21
CN111817693A (zh) 2020-10-23
TW202038082A (zh) 2020-10-16
US20200327917A1 (en) 2020-10-15
CN111816235A (zh) 2020-10-23
TW202038224A (zh) 2020-10-16
US11108395B2 (en) 2021-08-31
US10924112B2 (en) 2021-02-16
US20200327946A1 (en) 2020-10-15
TW202038228A (zh) 2020-10-16

Similar Documents

Publication Publication Date Title
US10580484B2 (en) Semiconductor integrated circuit device
CN111813373B (zh) 具有浮动栅极晶体管类型存储单元的随机码产生器
US9436845B2 (en) Physically unclonable fuse using a NOR type memory array
US4807188A (en) Nonvolatile memory device with a high number of cycle programming endurance
US4813018A (en) Nonvolatile semiconductor memory device
US5659503A (en) Nonvolatile semiconductor memory having an improved reference voltage generating circuit
US6999365B2 (en) Semiconductor memory device and current mirror circuit
US20080080295A1 (en) Embedded semiconductor memory device having self-timing control sense amplifier
US4805151A (en) Nonvolatile semiconductor memory device
US5490110A (en) Non-volatile semiconductor memory device having disturb verify function
US20200274723A1 (en) Device of physically unclonable function with floating gate transistors, and manufacturing method
CN210955078U (zh) 物理不可克隆功能器件和集成电路
JP2002237191A (ja) 相補型不揮発性記憶回路
JPH11110985A (ja) 不揮発性半導体記憶装置およびその書き込み方法
US5347486A (en) Nonvolatile memory device having self-refresh function
US7916535B2 (en) Data encoding approach for implementing robust non-volatile memories
US5557572A (en) Non-volatile semiconductor memory device
US6452847B2 (en) Testable nonvolatile semiconductor device
US8391086B2 (en) Mask-write apparatus for a SRAM cell
KR100974181B1 (ko) Ｏｔｐ 메모리 장치
US5253210A (en) Paritioned bit line structure of EEPROM and method of reading data therefrom
US8144493B2 (en) CAM cell memory device
KR0164354B1 (ko) 불휘발성 메모리 장치의 데이타 독출 교란방지 회로
JP2001035176A (ja) 不揮発性半導体メモリの制御方法
US6973003B1 (en) Memory device and method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant