CN102054849B - 半导体装置、其制造方法以及电子设备 - Google Patents

半导体装置、其制造方法以及电子设备 Download PDF

Info

Publication number
CN102054849B
CN102054849B CN201010516265.9A CN201010516265A CN102054849B CN 102054849 B CN102054849 B CN 102054849B CN 201010516265 A CN201010516265 A CN 201010516265A CN 102054849 B CN102054849 B CN 102054849B
Authority
CN
China
Prior art keywords
semiconductor portion
wiring layer
semiconductor
conducting material
electric conducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010516265.9A
Other languages
English (en)
Other versions
CN102054849A (zh
Inventor
高桥洋
梅林拓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=43506865&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN102054849(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sony Corp filed Critical Sony Corp
Priority to CN201410190371.0A priority Critical patent/CN104009054B/zh
Priority to CN201410190725.1A priority patent/CN104009055B/zh
Publication of CN102054849A publication Critical patent/CN102054849A/zh
Application granted granted Critical
Publication of CN102054849B publication Critical patent/CN102054849B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种半导体装置、其制造方法以及一种电子设备，所述半导体装置具有：第一半导体部，在其一侧包括第一布线层；第二半导体部，在其一侧包括第二布线层，第一半导体部和第二半导体部被固定到一起，使得第一半导体部的第一布线层侧与第二半导体部的第二布线层侧彼此面对；导电材料，其穿过第一半导体部延伸到第二半导体部的第二布线层，且第一布线层和第二布线层通过所述导电材料电连通；以及穿过第一半导体部而延伸到第二布线层的开口，该开口不同于用于导电材料的开口。

Description

半导体装置、其制造方法以及电子设备
相关文件的交叉引用
本申请要求2009年10月29日向日本专利局提交的日本优先权专利申请JP2009-249327的优先权，将其全部内容通过引用并入此处。
技术领域
本发明涉及诸如固体摄像装置的半导体装置、其制造方法以及包括该固体摄像装置的诸如相机的电子设备。
背景技术
作为固体摄像装置，以诸如互补金属氧化物半导体(CMOS)等MOS型图像传感器为代表的放大型固体摄像装置已被人们使用。此外，以电荷耦合器件(CCD)图像传感器为代表的电荷转移型固体摄像装置也被使用。这些固体摄像装置广泛地用于数字静物相机、数字视频相机等。近年来，作为安装于诸如相机移动电话和个人数字助手(PDA)等移动设备中的固体摄像装置，鉴于低电源电压、低功耗等因素，许多MOS图像传感器已为人们所用。
MOS固体摄像装置包括周边电路区和像素阵列(像素区)，在所述像素阵列中，多个单位像素以二维阵列排列，每个单位像素具有用作光电转换部的光电二极管和多个像素晶体管。每个像素晶体管由MOS晶体管形成，且单位像素具有三个晶体管，即传输晶体管、复位晶体管和放大晶体管，或具有四个晶体管，即包括选择晶体管以及上述三个晶体管。
在此以前，作为上述MOS固体摄像装置，人们提出了各种固体摄像装置，在每个所述固体摄像装置中，具有其中排列有像素的像素区的半导体芯片与其中形成有用于进行信号处理的逻辑电路的半导体芯片彼此电连接，以形成一个装置。例如，在日本未审查专利申请公开公报2006-49361号中，公开了一种半导体模块，其中在各个像素单元中具有微焊盘的背侧照射图像传感器芯片与包括信号处理电路和微焊盘的信号处理芯片隔着微凸块彼此连接。在日本未审查专利申请公开公报2007-13089号中，公开了一种装置，其中包括摄像像素部、即包括背侧照射MOS固体摄像元件的传感器芯片与包括用于进行信号处理的周边电路的信号处理芯片安装于中介层(中间基板)上。在日本未审查专利申请公开公报2008-130603号中，公开了一种构造，其中设有图像传感器芯片、薄膜电路板以及用于进行信号处理的逻辑电路芯片。此外，还公开了在该构造中，逻辑电路芯片电连接于该薄膜电路板，且薄膜电路板通过经由图像传感器芯片的后表面的通孔而电连接于布线层。
在日本专利4000507号中，公开了一种固体摄像装置，其中安装于透明基板上的固体摄像元件设有贯通电极并电连接于经过该处的柔性电路板。此外，根据日本未审查专利申请公开公报2003-31785号，公开了一种背侧照射固体摄像装置，其中设有贯穿支撑基板的电极。
如日本未审查专利申请公开公报2006-49361号和2007-13089号以及日本专利2008-130603号所示，提出了将诸如图像传感器芯片和逻辑电路等不同类型的电路组合安装的各种技术。相关技术的特征在于用于该目的的功能性芯片全部处于几乎已完成的状态，并且形成于一个芯片上，以便通过形成贯穿基板的通孔而彼此连接。
如上述相关固体摄像装置所示，提出了通过以贯穿基板的连接导体连接于不同类型的芯片之间而形成半导体装置的想法。然而，由于在确保绝缘的同时不得不在厚的基板中形成连接孔，因此考虑到用于加工连接孔和将连接导体填充于其中所必需的制造工艺的经济成本，相信上述想法难以在实际中实现。
此外，为了形成具有大约1μm的直径的小接触孔，最终不得不减少上芯片的厚度。这种情况下，在减少厚度之前，必须进行诸如将上芯片粘合于支撑基板的步骤等复杂的步骤，因此会使成本不适宜地增加。此外，为了将连接导体填充到具有高纵横比的连接孔中，不得不使用具有良好覆盖特性的诸如钨(W)膜的CVD膜作为连接导体，且因此使用于连接导体的材料受到限制。
为了获得具有较好经济效率并可容易地应用于大规模生产的制造工艺，不得不显著地减少该连接孔的纵横比以便于形成，此外，不使用特定的连接孔加工，而是优选地选择在相关晶片制造工艺中所使用的加工技术。
此外，在固体摄像装置等中，期望使图像区和进行信号处理的逻辑电路形成为呈现出其充分的特性并使所述装置的性能得到改善。
不仅对固体摄像装置有上述期望，在具有不同类型的半导体集成电路的半导体装置中，也期望半导体集成电路形成为呈现出其充分的特性并使半导体装置的性能得到改善。
此外，在通过将基板粘合于其电路表面处而使芯片彼此连接的装置中，为了进行安装连接，必须在粘合界面的附近形成连接焊盘和开口。然而，当基板具有诸如为大约几百微米的大厚度时，不得不进行诸如形成深孔、形成引出电极以及形成焊球等高成本的安装步骤。
此外，与其它层间边界的构造相比，由于粘合表面的构造脆弱，因此当粘合表面的边界存在于连接焊盘下方时，连接中产生的应力集中于脆弱部位上，因此在一些情况下，可能从粘合表面部产生裂缝。
此外，当通过切片分割半导体晶片时，在一些情况中也可能从基板之间的粘合表面产生裂缝。
发明内容
本发明提供了诸如固体摄像装置的半导体装置以及用于制造该半导体装置的方法，所述半导体装置通过使彼此层叠的每个半导体晶片表现出充分的特性而改善了性能，从而改善了大规模生产率，并降低了制造成本。此外，本发明提供了包括上述固体摄像装置的诸如相机的电子设备。
根据本发明的一个实施方式包括一种半导体装置，其包括：第一半导体部，在其一侧包括第一布线层；第二半导体部，在其一侧包括第二布线层，所述第一半导体部和第二半导体部被固定到一起，使得第一半导体部的第一布线层侧与第二半导体部的第二布线层侧彼此面对；导电材料，其穿过第一半导体部而延伸到第二半导体部的第二布线层，且第一布线层和第二布线层借助于所述导电材料而电连通；以及延伸穿过第一半导体部并使第二布线层暴露的开口，该开口不同于用于导电材料的开口。
根据本发明的另一实施方式包括半导体基板，其包括在第一半导体部和第二半导体部之间的粘合剂层，该粘合剂层用于将第一半导体部和第二半导体部固定到一起。
根据本发明的另一实施方式包括半导体基板，其中第二布线层包括与所述导电材料接触的铝线。
根据本发明的另一实施方式包括半导体基板，其中第一布线层包括铜线且导电材料与铜线接触。
根据本发明的另一实施方式包括半导体基板，其包括第一半导体部和第二半导体部之间的应力降低膜。
根据本发明的另一实施方式包括半导体基板，其包括在与第一半导体部的第一布线层相反的一侧的第一半导体部中的光电二极管。
根据本发明的另一实施方式包括半导体基板，其包括光电二极管上方的抑制层。
根据本发明的另一实施方式包括半导体基板，其包括抑制层上方的防反射膜。
根据本发明的另一实施方式包括半导体基板，其中第一半导体部和第二半导体部通过等离子体结合而固定到一起。
根据本发明的另一实施方式包括制造半导体装置的方法，该方法包括以下步骤：形成第一半导体部，在该第一半导体部的一侧包括第一布线层；形成第二半导体部，在该第二半导体部的一侧包括第二布线层；将第一半导体部固定到第二半导体部，使第一半导体部的第一布线层侧与第二半导体部的第二布线层侧彼此面对；设置导电材料，该导电材料穿过第一半导体部而延伸到第二半导体部的第二布线层，第一布线层和第二布线层可借助于所述导电材料而电连通；以及形成穿过第一半导体部并使第二布线层暴露的开口，该开口不同于用于导电材料的开口。
根据本发明的另一实施方式包括制造半导体装置的方法，其中第一半导体部和第二半导体部通过粘合而固定到一起。
根据本发明的另一实施方式包括制造半导体装置的方法，其中第二布线层包括铝线。
根据本发明的另一实施方式包括制造半导体装置的方法，其中导电材料与铝线接触。
根据本发明的另一实施方式包括制造半导体装置的方法，其中第一布线层包括铜线且导电材料与铜线接触。
根据本发明的另一实施方式包括制造半导体装置的方法，其包括在第一半导体部和第二半导体部之间设置应力降低膜的步骤。
根据本发明的另一实施方式包括制造半导体装置的方法，其包括在与第一半导体部的第一布线层相反的一侧的第一半导体部中形成光电二极管的步骤。
根据本发明的另一实施方式包括制造半导体装置的方法，其包括在第一半导体部的离第二半导体部最远的一侧进行蚀刻从而在光电二极管上方保留薄层的步骤。
根据本发明的另一实施方式包括制造半导体装置的方法，其包括在光电二极管上方形成防反射膜的步骤。
根据本发明的另一实施方式包括制造半导体装置的方法，其中第一半导体部和第二半导体部通过等离子体结合而固定到一起。
根据本发明的另一实施方式包括半导体装置，其包括：第一半导体部，其在一侧上包括第一布线层并在其相反侧包括装置层；第二半导体部，在其一侧包括第二布线层，第一半导体部和第二半导体部被固定到一起，使第一半导体部的第一布线层侧与第二半导体部的第二布线层侧彼此面对；第一导电材料，其穿过第一半导体部的装置层而延伸到第一半导体部的第一布线层中的连接点；第二导电材料，其穿过第一半导体部而延伸到第二半导体部的第二布线层中的连接点，从而使第一布线层和第二布线层电连通；以及穿过第一半导体部延伸并使第二布线层暴露的开口，该开口不同于用于第一导电材料和第二导电材料的开口。
根据本发明的另一实施方式包括半导体装置，其包括第一半导体部与第二半导体部之间的粘合剂，该粘合剂用于结合第一半导体部和第二半导体部。
根据本发明的另一实施方式包括半导体装置，其中第二布线层包括铝线。
根据本发明的另一实施方式包括半导体装置，其中第一导电材料和第二导电材料使第二布线层中的铝线电连接于第一布线层中的铜线。
根据本发明的另一实施方式包括半导体装置，其包括第一半导体部和第二半导体部之间的应力降低膜。
根据本发明的另一实施方式包括半导体装置，其包括与第一半导体部的第一布线层相反的一侧的第一半导体部中的光电二极管。
根据本发明的另一实施方式包括半导体装置，其包括光电二极管上方的抑制层。
根据本发明的另一实施方式包括半导体装置，其包括光电二极管上方的防反射膜。
根据本发明的另一实施方式包括半导体装置，其中第一半导体部和第二半导体部通过等离子体结合而固定到一起。
根据本发明的另一实施方式包括制造半导体装置的方法，该方法包括以下步骤：形成第一半导体部，其在一侧包括第一布线层，并在该第一布线层的相反侧包括装置层；形成第二半导体部，在其一侧包括第二布线层；将第一半导体部结合到第二半导体部，使第一半导体部的第一布线层侧与第二半导体部的第二布线层侧彼此面对；设置第一导电材料，其穿过第一半导体部的装置层而延伸到第一半导体部的第一布线层中的连接点；设置第二导电材料，其平行于第一导电材料而延伸并穿过第一半导体部延伸到第二半导体部的第二布线层中的连接点，使得第一布线层和第二布线层电连通；以及形成穿过第一半导体部并使第二布线层暴露的开口，该开口不同于用于第一导电材料和第二导电材料的开口。
根据本发明的另一实施方式包括制造半导体装置的方法，其包括在第一半导体部和第二半导体部之间设置粘合剂层的步骤。
根据本发明的另一实施方式包括制造半导体装置的方法，其中第二布线层包括铝线。
根据本发明的另一实施方式包括制造半导体装置的方法，其中第一导电材料和第二导电材料使第二布线层中的铝线电连接于第一布线层中的铜线。
根据本发明的另一实施方式包括制造半导体装置的方法，其包括在第一半导体部和第二半导体部之间设置应力降低膜的步骤。
根据本发明的另一实施方式包括制造半导体装置的方法，其包括在与第一半导体部的第一布线层相反的一侧的第一半导体部中形成光电二极管的步骤。
根据本发明的另一实施方式包括制造半导体装置的方法，其包括在第一半导体部的与第一布线层相反的一侧进行蚀刻从而在光电二极管上方保留薄层的步骤。
根据本发明的另一实施方式包括制造半导体装置的方法，其包括在光电二极管上方设置防反射膜的步骤。
根据本发明的另一实施方式包括制造半导体装置的方法，其中第一半导体部和第二半导体部通过等离子体结合而固定到一起。
根据本发明的另一实施方式包括半导体装置，其包括光学单元和成像单元，所述成像单元包括：(a)第一半导体部，其包括第一布线层和第一布线层上的装置层；(b)第二半导体部，在其一侧包括第二布线层，将第一半导体部和第二半导体部固定到一起，使第一半导体部的第一布线层侧与第二半导体部的第二布线层侧彼此面对；(c)第一导电材料，其穿过第一半导体部的装置层延伸到第一半导体部的第一布线层中的连接点；(d)第二导电材料，其穿过第一半导体部延伸到第二半导体部的第二布线层中的连接点，从而使第一布线层和第二布线层电连通；以及(e)穿过第一半导体部并使第二布线层暴露的开口，该开口不同于用于第一导电材料和第二导电材料的开口。
根据本发明的另一实施方式包括半导体装置，所述半导体装置包括光学单元与成像单元之间的快门单元。
根据本发明的另一实施方式包括半导体装置，所述半导体装置包括光学单元和成像单元，该成像单元包括：(a)第一半导体部，其在一侧包括第一布线层并在其相反侧包括装置层；(b)第二半导体部，在其一侧包括第二布线层，将第一半导体部和第二半导体部固定到一起，使第一半导体部的第一布线层侧与第二半导体部的第二布线层侧彼此面对；(c)第一导电材料，其穿过第一半导体部的装置层而延伸到第一半导体部的第一布线层中的连接点；以及(d)第二导电材料，其穿过第一半导体部而延伸到第二半导体部的第二布线层中的连接点，从而使第一布线层和第二布线层电连通；(e)穿过第一半导体部并使第二布线层暴露的开口，该开口不同于用于第一导电材料和第二导电材料的开口。
根据本发明的另一实施方式包括半导体装置，所述半导体装置包括光学单元和成像单元之间的快门单元。
根据本发明，通过使用最优化处理技术，使每个具有显出其充分的特性的电路的半导体晶片可彼此层叠；因此可以以低成本获得具有优秀的大规模生产率和高性能的半导体装置。此外，当将该半导体装置应用于背侧照射固体摄像装置并将该固体摄像装置用于电子设备中时，可获得高性能的电子设备。
附图说明
图1是表示根据本发明的MOS固体摄像装置的一个实施方式的示意性构造图；
图2A是根据本发明的相关固体摄像装置的示意图；
图2B和图2C各为根据本发明的固体摄像装置的示意图；
图3是表示根据本发明的固体摄像装置的一部分的示意性构造图；
图4表示根据本发明的制造固体摄像装置的方法；
图5表示根据本发明的制造固体摄像装置的方法；
图6表示根据本发明的制造固体摄像装置的方法；
图7表示根据本发明的制造固体摄像装置的方法；
图8表示根据本发明的制造固体摄像装置的方法；
图9表示根据本发明的制造固体摄像装置的方法；
图10表示根据本发明的制造固体摄像装置的方法；
图11表示根据本发明的制造固体摄像装置的方法；
图12表示根据本发明的制造固体摄像装置的方法；
图13表示根据本发明的制造固体摄像装置的方法；
图14表示根据本发明的制造固体摄像装置的方法；
图15表示根据本发明的制造固体摄像装置的方法；
图16表示根据本发明的制造固体摄像装置的方法；
图17表示根据本发明的制造固体摄像装置的方法；
图18表示根据本发明的制造固体摄像装置的方法；
图19A和图19B是表示半导体晶片的示意性构造图和根据本发明的区域的放大图；
图20是根据本发明的表示包括电极焊盘部和切割线的横截面的示意性构造图；
图21是根据本发明的表示固体摄像装置的示意性构造图；
图22是根据本发明的表示固体摄像装置的示意性构造图；
图23表示根据本发明的制造固体摄像装置的方法；
图24表示根据本发明的制造固体摄像装置的方法；
图25表示根据本发明的制造固体摄像装置的方法；
图26表示根据本发明的制造固体摄像装置的方法；
图27表示根据本发明的制造固体摄像装置的方法；
图28表示根据本发明的制造固体摄像装置的方法；以及
图29是根据本发明的表示根据本发明的第四实施方式的电子设备的示意性构造图。
具体实施方式
图1表示根据本发明的实施方式的半导体装置所应用的MOS固体摄像装置的示意性构造。该MOS固体摄像装置应用于每个实施方式的固体摄像装置。该实施例的固体摄像装置1在诸如硅基板的半导体基板(未图示)上包括像素区(所谓的像素阵列)3和周边电路部，像素2在像素区3中以二维阵列规则地排列，每个像素2包括光电转换部。像素2例如具有用作光电转换部的光电二极管和多个像素晶体管(所谓的MOS晶体管)。所述多个像素晶体管可包括三个晶体管，诸如传输晶体管、复位晶体管以及放大晶体管。或者，所述多个像素晶体管可包括四个晶体管，即上述三个晶体管加上选择晶体管。由于单位像素的等效电路与普通像素的等效电路相同，因此省略详细的描述。像素2可形成为一个单位像素。此外，像素2可具有共享的像素构造。该共享的像素构造是这样的构造，其中由多个光电二极管共享形成传输晶体管的浮动扩散以及传输晶体管以外的其它晶体管。
周边电路部包括垂直驱动电路4、列信号处理电路5、水平驱动电路6、输出电路7、控制电路8等。
控制电路8接收输入时钟和指令运行模式等的数据，并输出诸如固体摄像装置的内部信息的数据。即，基于垂直同步信号、水平同步信号以及主时钟，控制电路8产生用作垂直驱动电路4、列信号处理电路5、水平驱动电路6等的运行的基准的时钟信号和控制信号。此外，将这些信号输入垂直驱动电路4、列信号处理电路5、水平驱动电路6等。
垂直驱动电路4包括移位寄存器等，用于选择像素驱动线，对像素驱动线提供脉冲以驱动像素，并按行驱动像素。即，垂直驱动电路4以垂直方向按行依次对像素区3的像素2进行选择性的扫描，并通过垂直信号线9提供像素信号给列信号处理电路5，所述像素信号基于根据每个像素2的诸如光电二极管等光电转换部中接收的光的量而产生的信号电荷。
每个列信号处理电路5例如为每列像素2而布置，且每个列信号处理电路5按列为每个像素列对从像素2输出的信号进行诸如噪声去除等信号处理。即，列信号处理电路5进行诸如去除像素2中固有的固定模式噪声的相关双采样(CDS)、信号放大以及模数(AD)转换等信号处理。列信号处理电路5的输出级隔着水平选择开关(未图示)连接于水平信号线10。
水平驱动电路6包括移位寄存器等，通过依次输出水平扫描脉冲而依次选择列信号处理电路5，从而允许各自的列信号处理电路5输出像素信号到水平信号线10。
输出电路7对依次从各自的列信号处理电路5通过水平信号线10而提供的信号进行信号处理，并输出由此处理过的信号。例如，一些情况下可仅进行缓冲，或者一些情况下可进行黑电平调节、线变化校正以及各种数字信号处理。输入/输出端子12发送信号到外部并从外部接收信号。
接下来，描述根据本实施方式的MOS固体摄像装置的构造。图2A是表示相关的MOS固体摄像装置的构造的示意图，且图2B和图2C是各表示根据本实施方式的MOS固体摄像装置的构造的示意图。
如图2A所示，相关的MOS固体摄像装置151在一个半导体芯片152中包括了像素区153、控制电路154以及进行信号处理的逻辑电路155。通常，像素区153和控制电路154形成图像传感器156。
另一方面，如图2B所示，在本实施例的MOS固体摄像装置21中，像素区23和控制电路24安装于第一半导体芯片部22上，而包括用于进行信号处理的信号处理电路的逻辑电路25安装于第二半导体芯片部26上。该第一半导体芯片部22和第二半导体芯片部26彼此电连接，以使MOS固体摄像装置21形成为一个半导体芯片。
如图2C所示，在本发明的另一实施例的MOS固体摄像装置27中，像素区23安装于第一半导体芯片部22上，而控制电路24和包括信号处理电路的逻辑电路25安装于第二半导体芯片部26上。该第一半导体芯片部22和第二半导体芯片部26彼此电连接，以使MOS固体摄像装置27形成为一个半导体芯片。
上述实施例的每个MOS固体摄像装置具有使不同类型的半导体芯片彼此层叠的构造，且如后面所述，上述固体摄像装置的制造方法和从而得到的构造具有多种优点。
在下面的实施例中，描述根据本发明的实施方式的固体摄像装置及其制造方法。
参照图3和图4～图20，作为根据本发明的第一实施例的半导体装置，将描述背侧照射的MOS固体摄像装置及其制造方法。
图3是该实施例的固体摄像装置的包括电极焊盘部78的示意性横截面构造图(完成图)。在该实施例的固体摄像装置81中，包括像素阵列(下面称为“像素区”)23和控制电路24的第一半导体芯片部22与上面安装有逻辑电路25的第二半导体芯片部26在垂直方向上层叠，以便彼此电连接。
参照图4～图19，描述用于制造该实施例的固体摄像装置81的方法。
在第一实施例中，如图4所示，首先，在将要形成为每个芯片部的第一半导体晶片(下面称为“第一半导体基板”)31的区域上形成半完成的图像传感器、即形成半完成的像素区23以及半完成的控制电路24。即，在上面形成有每个芯片部的由硅基板形成的第一半导体基板31的区域上，形成用作每个像素的光电转换部的光电二极管(PD)，并在半导体阱区32中形成每个像素晶体管的源极/漏极区33。通过注入诸如p型杂质的第一导电杂质而形成半导体阱区32，并通过注入诸如n型杂质的第二导电杂质而形成源极/漏极区33。通过从基板表面进行离子注入，形成每个像素晶体管的光电二极管(PD)和源极/漏极区33。
光电二极管(PD)由n型半导体区34和位于基板表面侧的p型半导体区35形成。在形成有像素的基板表面上隔着栅极绝缘膜形成栅极电极36，以与源极/漏极区33形成像素晶体管Tr1和Tr2。在图4中，以两个像素晶体管Tr1和Tr2代表多个像素晶体管。邻近于光电二极管(PD)的像素晶体管Tr1对应于传输晶体管，且其源极/漏极区之一对应于浮动扩散(FD)。单位像素30通过元件隔离区38而彼此分开。
此外，在控制电路24侧，形成控制电路的MOS晶体管形成于第一半导体基板31上。在图3中，以MOS晶体管Tr3和Tr4代表形成控制电路24的MOS晶体管。MOS晶体管Tr3和Tr4每个包括n型源极/漏极区33和形成于栅极绝缘膜上的栅极电极36。
接下来，在第一半导体基板31的表面上形成第一层层间绝缘膜39之后，在层间绝缘膜39中形成连接孔，并形成连接于必要的晶体管的连接导体44。当形成了具有不同高度的连接导体时，在包括晶体管的上表面的整个表面上形成诸如氧化硅膜的第一绝缘薄膜43a，并在第一绝缘薄膜43a上层叠用作蚀刻阻挡膜的诸如氮化硅膜的第二绝缘薄膜43b。在该第二绝缘薄膜43b上形成第一层层间绝缘膜39。为了形成第一层层间绝缘膜39，例如在使等离子体氧化膜(P-SiO膜)形成10～150nm的厚度之后，以无掺杂的硅酸盐玻璃(NSG)膜或磷硅酸盐玻璃(PSG)膜形成50～1,000nm的厚度。随后，形成具有100～1,000nm的厚度的dTEOS膜，并使等离子体氧化膜(P-SiO膜)形成50～200nm的厚度，从而形成第一层层间绝缘膜39。
随后，在第一层层间绝缘膜39中，直到用作蚀刻阻挡膜的第二绝缘薄膜43b，选择性地形成具有不同深度的连接孔。接下来，选择性地蚀刻第一绝缘薄膜43a和第二绝缘薄膜43b以形成连接孔，从而与上述连接孔连通，第一绝缘薄膜43a和第二绝缘薄膜43b分别在各个部分具有均匀的厚度。随后，将连接导体44填充到各个连接孔中。
此外，在形成第二绝缘薄膜43b之后，形成用于隔离第一半导体基板31的半导体阱区32中的期望的区域的绝缘隔离物层42。绝缘隔离物层42如此形成，即在形成第二绝缘薄膜43b之后，在第一半导体基板31的期望的位置从第一半导体基板31的后表面侧形成开口，并随后将绝缘材料填充到该开口中。该绝缘隔离物层42形成于图3所示的围绕基板间布线68的区域中。
接下来，使多层、即使本实施例中的三层铜线40形成为夹着层间绝缘膜39连接于连接导体44，从而形成多层布线层41。通常，每条铜线40覆盖有阻障金属层(未图示)，以避免Cu扩散。阻障金属层可由厚度为10～150nm的SiN膜或SiC膜形成。此外，可将厚度为100～1,000nm的dTEOS膜(通过等离子体CVD方法形成的氧化硅膜)用于第二层层间绝缘膜39等。当隔着阻障金属层交替地形成层间绝缘膜39和铜线40时，形成了多层布线层41。在该实施例中，尽管作为示例，使用铜线40形成多层布线层41，然而也可用其它金属材料作为金属布线。
通过上述步骤，在第一半导体基板31上形成了半完成的像素区23和半完成的控制电路24。
此外，如图5所示，在例如将要形成为每个芯片部的由硅形成的第二半导体基板(半导体晶片)45的区域上，形成包括用于信号处理的信号处理电路的半完成的逻辑电路25。即，在位于表面侧的第二半导体基板45的p型半导体阱区46上，使形成逻辑电路25的多个MOS晶体管形成为通过元件隔离区50彼此隔离。在此情况下，以MOS晶体管Tr6、Tr7和Tr8代表多个MOS晶体管。MOS晶体管Tr6、Tr7和Tr8每个由n型源极/漏极区47和设置于栅极绝缘膜上的栅极电极48形成。逻辑电路25可由CMOS晶体管形成。
接下来，在第二半导体基板45的表面上形成第一层层间绝缘膜49之后，在层间绝缘膜49中形成连接孔，并形成连接于必要的晶体管的连接导体54。当形成具有不同高度的连接导体54时，如上所述，在包括晶体管的上表面的整个表面上层叠诸如氧化硅膜的第一绝缘薄膜43a以及用作蚀刻阻挡膜的诸如氮化硅膜的第二绝缘薄膜43b。在该第二绝缘薄膜43b上形成第一层层间绝缘膜49。此外，在第一层层间绝缘膜49中，直到用作蚀刻阻挡膜的第二绝缘薄膜43b，选择性地形成具有不同深度的连接孔。接下来，选择性地蚀刻第一绝缘薄膜43a和第二绝缘薄膜43b，以形成连接孔，从而与上述连接孔连通，第一绝缘薄膜43a和第二绝缘薄膜43b分别在各自的部分具有均匀的厚度。随后，将连接导体54填充到各自的连接孔中。
接下来，重复地进行形成层间绝缘膜49和形成金属布线层的步骤，从而形成多层布线层55。在该实施方式中，在以类似于在第一半导体基板31上形成多层布线层41的步骤的方式形成三层铜线53之后，形成铝线57作为最顶层。铝线57如此形成，即在铜线53的最顶层上形成层间绝缘膜49之后，对层间绝缘膜49进行蚀刻，从而使铜线53的最顶层的上部的期望的位置暴露，从而形成连接孔。随后，在包括连接孔的内部的区域上，形成用作阻障金属层56的厚度为5～10nm的TiN(下层)/Ti(上层)多层膜或厚度为10～100nm的TaN(下层)/Ta(上层)多层膜。接下来，形成厚度为500～2,000nm的铝膜以覆盖连接孔，并随后将该铝膜图形化为期望的形状，从而形成铝线57。此外，在铝线57上形成随后的步骤中所需要的阻障金属层58。该阻障金属层58可具有类似于铝线57下方所形成的阻障金属层56的成分。
此外，形成层间绝缘膜49以覆盖铝线57以及设于铝线57上的阻障金属层58。铝线57上的层间绝缘膜49可这样形成，例如在使高密度等离子体氧化膜(HDP膜)或等离子体氧化膜(P-SiO膜)形成500～2,000nm的厚度之后，进一步在上述膜上形成厚度为100～2,000nm的P-SiO膜。因此，形成了包括夹着层间绝缘膜49的三层铜线53以及形成为最顶层的铝线57的多层布线层55。
此外，在多层布线层55上形成应力校正膜59，该应力校正膜59用于降低当第一半导体基板31与第二半导体基板45彼此粘合时所产生的应力。应力校正膜59例如可由厚度为100～2,000nm的P-SiN膜或等离子体氮氧化物膜(P-SiON膜)形成。
通过上述步骤，在第二半导体基板45上形成半完成的逻辑电路25。
接下来，如图6所示，使第一半导体基板31和第二半导体基板45彼此固定，使得多层布线层41面向多层布线层55。使用粘合剂进行粘合。当使用粘合剂进行粘合时，在第一半导体基板31或第二半导体基板45的一个结合表面上形成粘合剂层60，并且两个基板通过该粘合剂层60而彼此重叠并固定。在该实施方式中，在将上面形成有像素区的第一半导体基板31布置于上层侧并将第二半导体基板45布置于下层侧之后，在其间进行粘合。
此外，在该实施方式中，通过实施例描述了夹着粘合剂层60而彼此粘合的第一半导体基板31和第二半导体基板45；然而，粘合还可通过等离子体结合完成。在等离子体结合的情况下，在第一半导体基板31和第二半导体基板45的每侧的结合表面上形成等离子体TEOS膜、等离子体SiN膜、SiON膜(阻挡膜)、SiC膜等。每个设有上述膜之一的结合表面由等离子体处理进行处理并彼此重叠，且随后，通过退火处理而使两个半导体基板彼此固定。粘合处理优选地通过处于400℃以下的温度的低温处理进行，在低温处理中布线等不会受到不利的影响。
此外，将第一半导体基板31和第二半导体基板45彼此层叠并粘合，从而形成包括两个不同类型的基板的迭层81a。
接下来，如图7所示，从第一半导体基板31的后表面31b侧进行研磨和抛光，以减少其厚度。使厚度减少从而使薄层设置于光电二极管(PD)上。当使用其中以高掺杂的p型杂质层形成为蚀刻阻挡层(未图示)的半导体基板作为第一半导体基板31时，通过将基板蚀刻到蚀刻阻挡层，可以使半导体基板的厚度均匀地减少。在进行厚度减少之后，在光电二极管(PD)的后表面上形成p型半导体层，以抑制暗电流。尽管第一半导体基板31的厚度大约为600μm，然而其厚度减少到大约3～5μm。至此，在将独立地制备的支撑基板粘合于第一半导体基板31上的多层布线层41之后，进行上述厚度减少的处理。然而，在该实施方式中，还使用上面形成有逻辑电路25的第二半导体基板45作为支撑基板进行第一半导体基板31的厚度减少的处理。当形成背侧照射固体摄像装置时，该第一半导体基板31的后表面31b用作光入射表面。
接下来，如图8所示，在第一半导体基板31的后表面上形成防反射膜61。可使用厚度为5～100nm的TaO2或HfO2膜形成防反射膜61。由TaO2或HfO2形成的防反射膜61在与第一半导体基板31的界面处具有钉扎效应，且通过该防反射膜61，可抑制在第一半导体基板31的后表面侧界面处产生的暗电流。当在形成防反射膜61之后进行退火处理时，使由TaO2或HfO2形成的防反射膜61脱水。由于该退火处理使防反射膜61脱水，可避免在随后的步骤中形成的HDP膜等的膜剥离。随后，在防反射膜61上，形成厚度为100～1,500nm的HDP膜或P-SiO膜作为第一层绝缘膜62。接下来，在形成第一层绝缘膜62之后，在其期望的区域中形成开口，以便暴露第一半导体基板31的后表面侧，并在除了形成有光电二极管(PD)的区域的上部以外的期望区域中形成覆盖开口的遮光膜63。遮光膜63可由钨(W)或Al形成，可形成为W/Ti(或者Ta或TiN)的多层膜，或可形成为Al/Ti(或者Ta或TiN)的多层膜。在此情况下，下层膜形成50～500nm的厚度，且随后上层膜形成5～100nm的厚度。
接下来，如图9所示，在遮光膜63上进一步使用SiO2膜形成绝缘膜62，随后，在绝缘隔离物层42内侧的期望的区域中，从作为上基板的第一半导体基板31侧形成第一凹槽部64。该第一凹槽部64形成为具有未到达第一半导体基板31的深度。
接下来，如图10所示，在第一凹槽部64的期望的底部区域中，形成贯通第一半导体基板31与第二半导体基板45之间的粘合表面直到非常接近于形成于第二半导体基板45上方的铝线57的深度的开口。结果，形成了第二凹槽部65。接下来，以类似于上述的方式，在第一凹槽部64的期望的底部区域中，形成具有非常接近于形成于第一半导体基板31上的多层布线层41的铜线40的最顶层(图10中的最底侧处)的深度的开口。结果，形成了第三凹槽部66。由于在减少了第一半导体基板31的厚度之后形成第二凹槽部65与第三凹槽部66，故减少了纵横比，因此，每个凹槽部可形成为细孔。
在图10B所示的根据本发明的另一实施方式中，单个开口65形成为贯通第一半导体基板31与第二半导体基板45之间的粘合表面直到非常接近于第二半导体基板45上方的铝线57以及最顶上的铜线40的深度。对于该实施方式，制造步骤类似于包括两个开口的制造工艺，仅省略了对第二开口64的参照。
接下来，如图11所示，在包括第一～第三凹槽部64、65以及66的侧壁和底部的区域上，形成SiO2膜的绝缘层67，并随后进行回刻，从而允许绝缘层67仅保留于第一～第三凹槽部的侧壁上。随后，通过蚀刻以进一步去除第二凹槽部65和第三凹槽部66的底部，从而在第二凹槽部65中，暴露出铝线57(准确地说，铝线上的阻障金属58)，且在第三凹槽部66中，暴露出最顶层铜线40。因此，第三凹槽部66形成为使形成于第一半导体基板31上方的铜线40暴露的连接孔，且第二凹槽部65形成为贯通第一半导体基板31并使形成于第二半导体基板45上方的铝线57暴露的贯通基板的通孔。
在该阶段，未实施作为制造像素阵列的工艺的一部分的形成片上滤色器和片上透镜的步骤，因此，未完成该工艺。而且，通过恰当地使用相关晶片工艺，可加工并形成在铜线40上形成的连接孔以及在铝线57上形成的贯通连接孔。此外，同样在逻辑电路25中，尽管由于电路技术而形成了最优的最顶层金属布线，然而并未完成用于逻辑电路25的整个工艺。如上所述，与不同类型的已完成的基板彼此粘合的情况相比，由于不同类型的半完成的基板彼此粘合，可减少制造成本。
随后，如图12所示，在第一～第三凹槽部64、65以及66中形成由铜等构成的连接导体，从而形成基板间布线68。在该实施例中，由于第二凹槽部65和第三凹槽部66形成于第一凹槽部64内，故形成于第二凹槽部65和第三凹槽部66中的连接导体(基板间布线68)彼此电连接。因此，形成于第一半导体基板31上的多层布线层41中的铜线40与形成于第二半导体基板45上的多层布线层55中的铝线57彼此电连接。此外，在此情况下，由于在形成于第二半导体基板45上的多层布线层55中的铝线57上形成有阻障金属层58，因此即使基板间布线68由铜形成，仍可避免其扩散。在贯通第一半导体基板31的第二凹槽部65和第三凹槽部66的部分上形成绝缘层67。因此，基板间布线68与第一半导体基板31彼此并未电连接。此外，在该实施方式中，通过该构造，由于基板间布线68在形成于第一半导体基板31中的绝缘隔离物层42的区域中形成，因此也避免了基板间布线68和第一半导体基板31彼此电连接。
在本实施方式的形成基板间布线68的工艺中，在不同步骤中独立地形成第一～第三凹槽部64、65以及66，并使用镶嵌方法来填充铜；然而，所述工艺不限于此。可以作出各种变化，只要形成有基板间布线68即可，所述基板间布线68将第一半导体基板31上的多层布线层41的铜线40电连接于第二半导体基板45上的多层布线层55的铝线57。
在该实施方式中，通过实施例描述了通过绝缘层67和绝缘隔离物层42进行基板间布线68与第一半导体基板31之间的绝缘的情况；然而，也可由绝缘层67和绝缘隔离物层42之一进行绝缘。当未形成绝缘隔离物层42时，由于不需要用于绝缘隔离物层42的区域，故可实现像素面积的减少和/或光电二极管(PD)面积的增加。
接下来，如图13所示，形成盖膜72以覆盖基板间布线68的上部。该盖膜72可使用厚度为10～150nm的SiN膜或SiCN膜形成。随后，在光电二极管(PD)上方的绝缘膜62中形成开口部，且在包括上述开口部的期望的区域上形成波导材料膜69。可将SiN用于波导材料膜69，并通过形成于开口部中的波导材料膜69形成波导路径70。由于形成了波导路径70，从第一半导体基板31的后表面侧入射的光被高效地聚集于光电二极管(PD)上。随后，在包括波导材料膜69的整个表面上形成平坦化膜71。
在该实施方式中，尽管盖膜72和设于盖膜72上的波导材料膜69在单独的步骤中形成，然而也可用波导材料膜69作为盖膜72。此外，在该实施例中，尽管通过实施例描述了在光电二极管(PD)的光入射表面侧形成波导路径70的情况，然而，在一些情况下可以不形成波导路径70。此外，在该实施方式中，尽管通过实施例描述了在形成遮光膜63之后形成基板间布线68的情况，然而在形成遮光膜63之前，形成贯通基板的通孔和连接孔，随后，可形成基板间布线68。在此情况下，由于基板间布线68覆盖有遮光膜63，因此遮光膜63也可用作基板间布线68的盖膜。根据如上所述的构造，可减少制造步骤的数目。
接下来，如图14所示，在平坦化膜71上形成红(R)、绿(G)和蓝(B)片上滤色器73，以便与各个像素对应。通过形成包含具有期望的颜色的颜料或染料的有机膜并图形化由此形成的膜的步骤，可在形成期望像素阵列的光电二极管(PD)的上部上形成片上滤色器73。随后，在包括片上滤色器73的上部的像素阵列区上，形成片上透镜材料74a的膜。作为片上透镜材料74a，可将有机膜或SiO、SiN、SiON等无机膜形成3,000～4,500nm的厚度。
接下来，如图15所示，在对应于各个像素的区域中的片上透镜材料74a上形成用于片上透镜的抗蚀剂膜75并使该抗蚀剂膜75具有300～1,000nm的厚度之后，进行蚀刻处理。因此，将用于片上透镜的抗蚀剂膜75的形状转印至片上透镜材料74a，且如图16所示，在各个像素上形成片上透镜74。随后，以CF4基气体(流量：10～200sccm)蚀刻形成于第一半导体基板31上的诸如绝缘膜62的氧化膜，从而暴露第一半导体基板31。
接下来，如图17所示，在片上透镜74上形成抗蚀剂膜76，该抗蚀剂膜76在图3所示的电极焊盘部78处具有开口。如图17所示，该抗蚀剂膜76形成为使得开口的端部位于更靠近像素侧而远离片上透镜74的端部。
接下来，使用抗蚀剂膜76作为掩模，在期望的蚀刻条件下进行蚀刻处理。因此，如图18所示，从作为最顶端基板的第一半导体基板31侧开始蚀刻，且形成贯通第一半导体基板31和第一半导体基板31与第二半导体基板45之间的结合表面的贯通基板的开口部77。此外，贯通基板的开口部77的形成使得形成于作为最底端基板的第二半导体基板45上的多层布线层55中的铝线57被暴露。使用SF6/O2基气体(SF6的流量：50～500sccm，且O2的流量：10～300sccm)进行该蚀刻步骤1～60分钟，从而可蚀刻掉第一半导体基板31。随后，通过使用CF4基气体(流量：10～150sccm)进行蚀刻处理1～100分钟，可蚀刻掉形成至铝线57的氧化膜等。
使用由此暴露的铝线57作为用于连接外部布线的电极焊盘部78。下面，将由此暴露的铝线57称为电极焊盘部78。多个电极焊盘部78优选地沿形成于每个芯片中的像素区的每三个或四个外部侧形成。
此外，随后通过切片将通过层叠如图18所示的两个半导体基板而形成的迭层81a分割为芯片，从而完成该实施方式的固体摄像装置81。在该实施方式中，当暴露电极焊盘部78时，可同时形成在芯片分割中所使用的每个用作裂缝阻挡物的凹槽部。
图19A是在被分割为芯片之前的由第一半导体基板31和第二半导体基板45形成的迭层81a的示意性构造图，而图19B是图19A的区域中所示的芯片部91的放大图。此外，图20是沿图19B的XX-XX线的示意性横截面图，并表示了包括形成于一个芯片部91中的电极焊盘部78的区域以及电极焊盘部78附近的切割线(scribe line)Ls。
如图19B所示，将形成于第一半导体基板31(第二半导体基板45)上的多个芯片部91沿各由实线表示的切割线Ls分割。此外，在该实施方式中，如图20所示，当进行形成开口的步骤以暴露电极焊盘部78时，在相邻芯片之间的区域中和切割线Ls的两侧，同时地形成凹槽部89。这些凹槽部89各用作裂缝阻挡物。
在该实施方式中，如图20所示，在切割线Ls的两侧形成每个用作裂缝阻挡物的凹槽部89之后，由切片刀90沿切割线Ls进行分割。因此，在切片操作中，可避免裂缝在诸如第一半导体基板31和第二半导体基板45之间的粘合表面等脆弱表面处传开。因此，可避免分割时在芯片部91中产生裂缝。
如图3所示，接合线79连接于电极焊盘部78，从而由此分割的每个芯片91可通过该接合线79连接于安装基板的外部布线。此外，由于外部布线电连接于电极焊盘部78，通过基板间布线68彼此连接的分别在第一半导体基板31和第二半导体基板45上的多层布线层41和55也电连接于外部布线。
在根据第一实施方式的固体摄像装置中，尽管通过实施例描述了将接合线79连接于电极焊盘部78的情况，然而电极焊盘部78和外部布线也可通过使用焊锡凸块(solder bump)彼此连接。根据用户的需要，可选择接合线或焊锡凸块。
在第一实施方式中，使用电极焊盘部78进行处于半导体晶片状态中的固体摄像装置的检查。此外，还进行两个检查，即晶片状态中的检查以及通过芯片分割所获得的最终模块状态中的检查。
在根据第一实施方式的固体摄像装置及其制造方法中，像素区23和控制电路24形成于第一半导体基板31的芯片部上，而进行信号处理的逻辑电路25形成于第二半导体基板45的芯片部上。由于像素阵列功能和逻辑功能形成于不同芯片部上，可分别对像素阵列和逻辑电路使用最优化处理技术。因此，可充分地获得像素阵列和逻辑电路的各自的性能，因此，可提供高性能的固体摄像装置。
当使用图2C所示的构造时，接收光的像素区23可仅形成于半导体芯片部22侧，且用于像素区23的控制电路24和逻辑电路25可分离地形成于第二半导体芯片部26中。因此，可独立地选择各功能性芯片所必需的最优化处理技术，此外，也可减少产品模块的面积。
由于可通过通常使用的相关晶片处理技术将像素阵列和逻辑电路结合安装，因此可以容易地进行制造。
此外，在该实施方式中，在将其上设有半完成的状态中的像素区23和控制电路24的第一半导体基板31与其上设有半完成状态中的逻辑电路25的第二半导体基板45彼此粘合之后，减少第一半导体基板31的厚度。即，当第一半导体基板31的厚度减少时，使用第二半导体基板45作为支撑基板。因此，可减少构件数，并可减少制造步骤数。此外，由于在进行厚度减少之后形成贯通基板的通孔(第二凹槽部65)以及连接孔(第三凹槽部66)，因此减少了每个孔的纵横比，并可形成高度精确的连接孔。此外，由于将基板间布线68填充到每个具有低纵横比的贯通基板的通孔和连接孔中，因此，可使用诸如钨(W)的具有优秀覆盖特性的金属材料，此外，也可使用诸如铜(Cu)的具有差的覆盖特性的金属材料。即，连接导体材料不受具体限制。因此，可以以高精度进行逻辑电路与像素区以及控制电路的电连接。因此，可制造改善了大规模生产率并降低了制造成本的高性能的固体摄像装置。
此外，在该实施方式中，形成了贯通基板的开口部77，以暴露贯通第一半导体基板31与第二半导体基板45之间的结合表面的电极焊盘部78，且电极焊盘部78由作为下基板的第二半导体基板45上方的布线形成。因此，电极焊盘部78形成于比第一半导体基板31与第二半导体基板45之间的结合表面更低的层，所述结合表面被认为是脆弱表面。因此当将接合线79压到电极焊盘部78时，可减少施加于作为脆弱表面的结合表面的结合应力。因此，在布线结合中，避免了从脆弱结合表面(在该实施方式中为第一半导体基板31与第二半导体基板45之间的结合表面)产生裂缝。
在该实施方式中，尽管彼此层叠有两个半导体晶片，然而本发明还可应用于其中彼此层叠有至少两个半导体晶片的构造。在此情况下，形成贯通基板的开口部，以便暴露最低半导体晶片上方的布线层的布线，并使用由此暴露的布线作为电极焊盘部。因此，当电极焊盘部和外部布线彼此连接时，可抑制基板之间的脆弱结合表面处的应力的产生。
此外，由于在该实施方式中，在背侧照射固体摄像装置中，由于用作光接收部的光电二极管必须布置为接近于电路，因此不得不减少半导体层的厚度。此外，优选地减少使位于比结合表面更低侧处的布线暴露的开口的深度。因此，当如本实施方式中固体摄像装置具有上面设有像素阵列的上半导体基板(在该实施方式中的第一半导体基板)时，优选地从厚度减少的第一半导体基板侧形成开口，以使电极焊盘部暴露。
图21是表示根据本发明的第二实施方式的固体摄像装置的示意性构造图。如在图3中一样，图21是表示包括形成有焊盘部的部位的区域的示意性构造图。该实施方式的固体摄像装置82表示了一个构造示例，其中，由于基板间布线80由一个连接孔形成，因此在第一半导体基板31侧的像素区以及控制电路与在第二半导体基板45侧的逻辑电路彼此电连接。在图21中，以相同的附图标记表示对应于图3所示的那些元件的元件，并省略其描述。
在该实施方式中，电连接于第一半导体基板31与第二半导体基板45之间的基板间布线80从第一半导体基板31的后表面侧贯穿第一半导体基板31，并到达第二半导体基板45上方的最顶层铝线57。此外，基板间布线80部分地到达第一半导体基板31上方的铜线40。在该实施方式中，在连接孔的内壁表面上形成绝缘膜之后，将导体填充到连接孔中，从而形成连接位于逻辑电路侧的布线与位于像素区以及控制电路侧的布线的基板间布线80。
此外，在该实施方式中，在形成基板间布线80之后形成遮光膜63。在此情况下，在形成基板间布线80之后，在基板间布线80的上部上形成盖膜72，且随后可形成遮光膜63。
在该实施方式的固体摄像装置中，逻辑电路通过一条基板间布线80而电连接于像素区以及控制电路。因此，与第一实施方式的情况相比，简化了构造，并还可减少制造步骤数。因此，可进一步减少制造成本。此外，还可获得类似于第一实施方式中的优点。
在上述实施方式的固体摄像装置中，尽管所述构造形成为以电子作为信号电荷，第一导电类型为p型，且第二导电类型为n型，然而本发明也可应用于以空穴作为信号电荷的固体摄像装置。在此情况下，各半导体基板、半导体阱区或半导体区域的导电类型相反，从而以n型作为第一导电类型，且以p型作为第二导电类型。
在上述第一实施方式中，尽管通过实施例描述了MOS固体摄像装置，然而本发明还可应用于半导体装置。接下来，作为本发明的第三实施方式，将描述其中使不同类型的芯片彼此层叠的半导体装置。
参照图22和图23～图28，描述根据本发明的第三实施方式的半导体装置及其制造方法。该实施方式的半导体装置140为包括第一半导体基板101和第二半导体基板102的半导体装置，所述第一半导体基板101上形成有第一半导体集成电路，且所述第二半导体基板102上形成有第二半导体集成电路，第一半导体基板和第二半导体基板彼此层叠。在图22中，以相同的附图标记表示对应于图3中的那些元件的元件，并省略其描述。
在第三实施方式中，首先，如图23所示，在形成于第一半导体基板(半导体晶片)101的每个芯片部中的区域上，形成半完成的第一半导体集成电路、即本实施方式中的逻辑电路。即，在形成于半导体阱区108的每个芯片部中的区域上，形成多个MOS晶体管Tr9、Tr10以及Tr11，所述半导体阱区108形成于由硅制成的第一半导体基板101中。每个MOS晶体管Tr9～Tr11由源极/漏极区105和形成于栅极绝缘膜上的栅极电极106形成。MOS晶体管Tr9～Tr11通过元件隔离区100彼此隔离。
尽管形成有多个MOS晶体管，然而在图23中表示了MOS晶体管Tr9～Tr11作为其代表。逻辑电路可由CMOS晶体管形成。因此，作为MOS晶体管Tr9～Tr11，可形成n沟道MOS晶体管或p沟道MOS晶体管。因此，当形成n沟道MOS晶体管时，在p型半导体阱区中形成n型源极/漏极区。当形成p沟道MOS晶体管时，在n型半导体阱区中形成p型源极/漏极区。
此外，作为第一半导体集成电路，还可使用半导体存储器电路代替逻辑电路。这种情况下，使用下面描述的第二半导体集成电路作为用于半导体存储器电路的信号处理的逻辑电路。
此外，在形成第二绝缘薄膜43b之后，如在第一实施方式中那样，形成用于隔离第一半导体基板101的半导体阱区108中的期望的区域的绝缘隔离物层113。绝缘隔离物层113形成为使得在形成第二绝缘薄膜43b之后，在第一半导体基板101中期望的位置，从第一半导体基板101的后表面侧形成开口，并将绝缘材料填充到开口中。该绝缘隔离物层113为形成于围绕图22所示的基板间布线115的区域中的层。
接下来，多层、即本实施方式中的三层铜线104夹着层间绝缘膜103彼此层叠，从而在第一半导体基板101上形成多层布线层107。在该实施方式中，尽管通过实施例描述了形成多层布线层107的布线由铜构成的情况，然而金属布线也可由其它金属材料形成。可以以类似于第一实施方式的方式形成多层布线层107。此外，每个MOS晶体管Tr9～Tr11通过其间的连接导体112连接于必要的第一层铜线104。此外，三层铜线104通过其间的连接导体112彼此连接。
此外，如图24所示，在形成于第二半导体基板(半导体晶片)102的每个芯片部中的区域上，形成半完成的第二半导体集成电路、即逻辑电路。即，如图24所示的情况中，在形成于半导体阱区116的每个芯片部中的区域上，形成多个MOS晶体管Tr12、Tr13以及Tr14，所述半导体阱区116形成于由硅制成的第二半导体基板102中。每个MOS晶体管Tr12～Tr14由源极/漏极区117和形成于栅极绝缘膜上的栅极电极118形成。此外，MOS晶体管Tr12～Tr14由元件隔离区127彼此隔离。
尽管形成有多个MOS晶体管，然而在图24中表示了MOS晶体管Tr12～Tr14作为其代表。可由CMOS晶体管形成逻辑电路。因此，作为这些MOS晶体管，可形成n沟道MOS晶体管或p沟道MOS晶体管。因此，当形成n沟道MOS晶体管时，在p型半导体阱区中形成n型源极/漏极区。当形成p沟道MOS晶体管时，在n型半导体阱区中形成p型源极/漏极区。
接下来，使多层、即本实施例中的四层金属布线夹着层间绝缘膜119彼此层叠，从而在第二半导体基板102上形成多层布线层124。在该实施方式中，形成三层铜线120和作为最顶层的一层铝线121。每个MOS晶体管Tr12～Tr14通过连接导体126连接于必要的第一层铜线120。此外，三层铜线120和铝线121通过连接导体126彼此连接。此外，同样在该实施方式中，分别在铝线121的底部和顶部形成阻障金属层129和130，且铝线121隔着底部阻障金属层129连接于下层铜线120。可以以类似于第一实施方式的方式形成该多层布线层124。
此外，在多层布线层124上，形成应力校正膜123，该应力校正膜12降低了当第一半导体基板101和第二半导体基板102彼此粘合时所产生的应力。应力校正膜123也可以以类似于第一实施方式的方式形成。
接下来，如图25所示，第一半导体基板101和第二半导体基板102彼此粘合，使得多层布线层107面向多层布线层124。使用粘合剂进行粘合。当使用粘合剂进行粘合时，粘合剂层125形成于第一半导体基板101或第二半导体基板102的一个粘合表面上，且两个基板通过该粘合剂层125彼此重叠并固定。在该实施方式中，尽管通过实施例描述了第一半导体基板101与第二半导体基板102隔着粘合剂层125彼此粘合的情况，然而也可将等离子体结合用于两个基板之间的粘合。在以等离子体结合的情况下，在第一半导体基板101与第二半导体基板102的每个结合表面上形成等离子体TEOS膜、等离子体SiN膜、SiON膜(阻挡膜)、SiC膜等。设有上述膜的结合表面通过等离子体处理进行处理并随后彼此重叠，且随后进行退火处理，从而使两个基板彼此固定。优选地通过处于400℃以下的温度的低温处理进行粘合处理，布线在所述低温处理中等不会受到不利影响。因此，使第一半导体基板101和第二半导体基板102彼此层叠并粘合，从而形成由两个不同类型的基板形成的迭层140a。
接下来，如图26所示，对第一半导体基板101从其后表面侧进行研磨和抛光，从而减少第一半导体基板101的厚度。当第一半导体基板101的厚度大约为600μm时，使其厚度减少到大约5～10μm。
接下来，如图27所示，在减少了第一半导体基板101的厚度之后，通过类似于第一实施方式的图8～图12所示的步骤，在隔着绝缘层114形成于绝缘隔离物层113中的贯通基板的通孔和连接孔中形成基板间布线115。在该实施方式中，由于贯通基板的通孔和连接孔也在减少第一半导体基板101的厚度之后形成，故减少了每个连接孔的纵横比，因此每个连接孔可形成为细孔。此外，形成于第一半导体基板101上的电路通过基板间布线115而电连接于形成于第二半导体基板102上的电路。随后，以类似于第一实施方式的方式，在包括基板间布线115的整个表面上形成盖膜72。
接下来，如图28所示，形成在图22所示的电极焊盘部142处具有开口的抗蚀剂膜143。此外，通过使用抗蚀剂膜143作为掩模进行蚀刻，形成贯通第一半导体基板101的贯通基板的开口部132，从而暴露铝线121。因此，由暴露的铝线121形成电极焊盘部142。此外，在该实施方式中，如图20所示，当形成贯通基板的开口部132时，还同时地在切割线的两侧形成每个用作裂缝阻挡物的凹槽部。随后，将由此获得的迭层分割为芯片，从而完成图22所示的本实施方式的半导体装置140。
如图22所示，在通过该分割获得的每个芯片中，接合线131连接于电极焊盘部142，从而将电极焊盘部142连接于安装基板的外部布线。此外，由于电极焊盘部142电连接于外部布线，通过基板间布线115彼此连接的分别在第一半导体基板101与第二半导体基板102上的多层布线层107和124也电连接于外部布线。
在根据第三实施方式的半导体装置140及其制造方法中，如在上述情况中，通过使用最优化处理技术，可使第一半导体集成电路和第二半导体集成电路形成于不同的芯片部上，因此可提供高性能的半导体集成电路。此外，在将半完成的第一半导体晶片和第二半导体晶片彼此粘合之后形成处于完成的产品状态的芯片，减少了晶片之一的厚度，且第一半导体集成电路和第二半导体集成电路彼此电连接；因此，可减少制造成本。
此外，也可获得类似于第一实施方式的优点。
根据本发明的实施方式的上述固体摄像装置可应用于电子设备中，所述电子设备包括诸如数字相机或视频相机等相机系统、具有摄像功能的移动电话以及具有摄像功能的其它设备。
在图29中，表示了根据本发明的第四实施方式的电子设备的示意性构造图。图29表示作为根据本发明的实施方式的电子设备的例子的相机200。该实施方式的相机200为能够拍摄静物图像或运动图片的相机。该实施方式的相机200包括固体摄像装置203、用于将入射光引导至固体摄像装置203的由光电二极管形成的光电转换部的光学系统201以及快门装置202。此外，相机200包括用于驱动固体摄像装置203的驱动电路205和用于处理固体摄像装置203的输出信号的信号处理电路204。
对于固体摄像装置203，可使用根据第一实施方式和第二实施方式之一的固体摄像装置。光学系统(光学透镜)201使用来自物体的图像光(入射光)在固体摄像装置203的图像表面上形成图像。因此，信号电荷在固体摄像装置203中存储预定的时段。光学系统201可为由多个光学透镜形成的光学透镜系统。快门装置202控制固体摄像装置203的光照时段和遮光时段。驱动电路205提供驱动信号，以控制固体摄像装置203的传输操作和快门装置202的快门操作。通过从驱动电路205提供的驱动信号(时序信号)，进行固体摄像装置203的信号传输。信号处理电路204进行各种类型的信号处理。由信号处理所处理的图像信号存储于诸如存储器的存储介质中，或在监视器上输出。
根据第四实施方式的诸如相机200的电子设备，可由固体摄像装置203进行性能的改善，此外，可减少制造成本。因此，在该实施方式中，可以以低廉的价格提供高度可靠的电子设备。
本领域的技术人员应当明白，在不脱离所附权利要求书及其等同物的范围内，取决于设计需要和其它因素，可出现各种变化、组合、子组合和替代。

Claims (41)

1.一种半导体装置，其包括：
第一半导体部，该第一半导体部在其一侧包括第一布线层；
第二半导体部，该第二半导体部在其一侧包括第二布线层，所述第一半导体部和所述第二半导体部被固定到一起，使得所述第一半导体部的所述第一布线层侧与所述第二半导体部的所述第二布线层侧彼此面对；
导电材料，其穿过所述第一半导体部延伸到所述第二半导体部的所述第二布线层，且所述第一布线层和所述第二布线层借助于所述导电材料而电连通；以及
延伸穿过所述第一半导体部并使所述第二布线层暴露的开口，暴露的所述第二布线层作为电极焊盘部。
2.如权利要求1所述的半导体装置，还包括所述第一半导体部和所述第二半导体部之间的粘合剂层，该粘合剂层将所述第一半导体部和所述第二半导体部固定到一起。
3.如权利要求1所述的半导体装置，其中，所述第二布线层包括与所述导电材料接触的铝线。
4.如权利要求3所述的半导体装置，其中，所述第一布线层包括铜线且所述导电材料与所述铜线接触。
5.如权利要求1所述的半导体装置，还包括所述第一半导体部和所述第二半导体部之间的应力降低膜。
6.如权利要求1所述的半导体装置，还包括位于所述第一半导体部的与所述第一布线层相反的一侧上的所述第一半导体部中的光电二极管。
7.如权利要求6所述的半导体装置，还包括所述光电二极管上方的抑制层。
8.如权利要求7所述的半导体装置，包括所述抑制层上方的防反射膜。
9.如权利要求1所述的半导体装置，其中，所述第一半导体部和所述第二半导体部通过等离子体结合而固定到一起。
10.一种制造半导体装置的方法，其包括以下步骤：
形成第一半导体部，该第一半导体部在其一侧包括第一布线层；
形成第二半导体部，该第二半导体部在其一侧包括第二布线层；
将所述第一半导体部固定到所述第二半导体部，使所述第一半导体部的所述第一布线层侧与所述第二半导体部的所述第二布线层侧彼此面对；
设置穿过所述第一半导体部延伸至所述第二半导体部的所述第二布线层的导电材料，所述第一布线层和所述第二布线层可借助于该导电材料而电连通；以及
形成延伸穿过所述第一半导体部并使得所述第二布线层暴露的开口，暴露的所述第二布线层作为电极焊盘部。
11.如权利要求10所述的方法，其中，所述第一半导体部和所述第二半导体部通过粘合而固定到一起。
12.如权利要求10所述的方法，其中，所述第二布线层包括铝线。
13.如权利要求12所述的方法，其中，所述导电材料与所述铝线接触。
14.如权利要求12所述的方法，其中，所述第一布线层包括铜线，且所述导电材料与所述铜线接触。
15.如权利要求10所述的方法，包括在所述第一半导体部和所述第二半导体部之间设置应力降低膜的步骤。
16.如权利要求10所述的方法，包括在所述第一半导体部的与所述第一布线层相反的一侧上的所述第一半导体部中形成光电二极管的步骤。
17.如权利要求16所述的方法，包括在所述第一半导体部的距所述第二半导体部最远的一侧进行蚀刻从而使在所述光电二极管上方保留薄层的步骤。
18.如权利要求17所述的方法，还包括在所述光电二极管上方形成防反射膜的步骤。
19.如权利要求10所述的方法，其中，所述第一半导体部和所述第二半导体部通过等离子体结合而固定到一起。
20.一种半导体装置，其包括：
第一半导体部，其包括位于其一侧的第一布线层以及位于其相反侧的装置层；
第二半导体部，在其一侧包括第二布线层，所述第一半导体部和所述第二半导体部被固定到一起，使得所述第一半导体部的所述第一布线层侧与所述第二半导体部的所述第二布线层侧彼此面对；
第一导电材料，其穿过所述第一半导体部的所述装置层而延伸到所述第一半导体部的所述第一布线层中的连接点；以及
第二导电材料，其穿过所述第一半导体部而延伸到所述第二半导体部的所述第二布线层中的连接点，从而所述第一布线层和所述第二布线层电连通；以及
延伸穿过所述第一半导体部并使得所述第二布线层暴露的开口，暴露的所述第二布线层作为电极焊盘部。
21.如权利要求20所述的半导体装置，包括用于结合所述第一半导体部和所述第二半导体部的位于所述第一半导体部与所述第二半导体部之间的粘合剂。
22.如权利要求20所述的半导体装置，其中，所述第二布线层包括铝线。
23.如权利要求22所述的半导体装置，其中，所述第一导电材料和所述第二导电材料使得所述第二布线层中的所述铝线电连接于所述第一布线层中的铜线。
24.如权利要求20所述的半导体装置，包括所述第一半导体部和所述第二半导体部之间的应力降低膜。
25.如权利要求20所述的半导体装置，包括位于所述第一半导体部的与所述第一布线层相反的一侧上的所述第一半导体部中的光电二极管。
26.如权利要求25所述的半导体装置，还包括所述光电二极管上方的抑制层。
27.如权利要求26所述的半导体装置，还包括所述光电二极管上方的防反射膜。
28.如权利要求20所述的半导体装置，其中，所述第一半导体部和所述第二半导体部通过等离子体结合而固定到一起。
29.一种制造半导体装置的方法，其包括以下步骤：
形成第一半导体部，该第一半导体部包括位于其一侧的第一布线层以及位于所述第一布线层的相反侧的装置层；
形成第二半导体部，该第二半导体部在其一侧包括第二布线层；
将所述第一半导体部固定到所述第二半导体部，使所述第一半导体部的所述第一布线层侧与所述第二半导体部的所述第二布线层侧彼此面对；
设置第一导电材料，该第一导电材料穿过所述第一半导体部的所述装置层而延伸至所述第一半导体部的所述第一布线层中的连接点；
设置第二导电材料，该第二导电材料平行于所述第一导电材料延伸，并穿过所述第一半导体部而延伸到所述第二半导体部的所述第二布线层中的连接点，从而使所述第一布线层和所述第二布线层电连通；以及
形成延伸穿过所述第一半导体部并使所述第二布线层暴露的开口，暴露的所述第二布线层作为电极焊盘部。
30.如权利要求29所述的方法，包括在所述第一半导体部和所述第二半导体部之间设置粘合剂层的步骤。
31.如权利要求29所述的方法，其中，所述第二布线层包括铝线。
32.如权利要求31所述的方法，其中，所述第一导电材料和所述第二导电材料使得所述第二布线层中的所述铝线电连接于所述第一布线层中的铜线。
33.如权利要求29所述的方法，包括在所述第一半导体部和所述第二半导体部之间设置应力降低膜的步骤。
34.如权利要求29所述的方法，包括在所述第一半导体部的与所述第一布线层相反的一侧的所述第一半导体部中形成光电二极管的步骤。
35.如权利要求34所述的方法，包括蚀刻所述第一半导体部的与所述第一布线层相反的一侧从而在所述光电二极管上方保留薄层的步骤。
36.如权利要求35所述的方法，包括在所述光电二极管上方设置防反射膜的步骤。
37.如权利要求29所述的方法，其中，所述第一半导体部和所述第二半导体部通过等离子体结合而固定到一起。
38.一种电子设备，其包括：
光学单元；以及
成像单元，该成像单元包括：
（a）第一半导体部，其包括第一布线层以及所述第一布线层上的装置层，
（b）第二半导体部，在其一侧包括第二布线层，所述第一半导体部和所述第二半导体部被固定到一起，使所述第一半导体部的所述第一布线层侧与所述第二半导体部的所述第二布线层侧彼此面对，
（c）第一导电材料，其穿过所述第一半导体部的所述装置层而延伸至所述第一半导体部的所述第一布线层中的连接点，
（d）第二导电材料，其穿过所述第一半导体部而延伸至所述第二半导体部的所述第二布线层中的连接点，从而所述第一布线层与所述第二布线层电连通，以及
（e）延伸穿过所述第一半导体部并使得所述第二布线层暴露的开口，暴露的所述第二布线层作为电极焊盘部。
39.如权利要求38所述的电子设备，还包括所述光学单元与所述成像单元之间的快门单元。
40.一种电子设备，其包括：
光学单元；以及
成像单元，该成像单元包括：
（a）第一半导体部，其包括位于其一侧的第一布线层及位于其相反侧的装置层，
（b）第二半导体部，在其一侧包括第二布线层，所述第一半导体部与所述第二半导体部被固定到一起，使所述第一半导体部的所述第一布线层侧与所述第二半导体部的所述第二布线层侧彼此面对，
（c）第一导电材料，其穿过所述第一半导体部的所述装置层而延伸至所述第一半导体部的所述第一布线层中的连接点，以及
（d）第二导电材料，其穿过所述第一半导体部而延伸至所述第二半导体部的所述第二布线层中的连接点，从而使所述第一布线层与所述第二布线层电连通，
（e）延伸穿过所述第一半导体部并使得所述第二布线层暴露的开口，暴露的所述第二布线层作为电极焊盘部。
41.如权利要求40所述的电子设备，其包括所述光学单元与所述成像单元之间的快门单元。
CN201010516265.9A 2009-10-29 2010-10-22 半导体装置、其制造方法以及电子设备 Active CN102054849B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410190371.0A CN104009054B (zh) 2009-10-29 2010-10-22 半导体装置、其制造方法以及电子设备
CN201410190725.1A CN104009055B (zh) 2009-10-29 2010-10-22 半导体装置、其制造方法以及电子设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009249327A JP5442394B2 (ja) 2009-10-29 2009-10-29 固体撮像装置とその製造方法、及び電子機器
JP2009-249327 2009-10-29

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN201410190725.1A Division CN104009055B (zh) 2009-10-29 2010-10-22 半导体装置、其制造方法以及电子设备
CN201410190371.0A Division CN104009054B (zh) 2009-10-29 2010-10-22 半导体装置、其制造方法以及电子设备

Publications (2)

Publication Number Publication Date
CN102054849A CN102054849A (zh) 2011-05-11
CN102054849B true CN102054849B (zh) 2014-05-14

Family

ID=43506865

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201010516265.9A Active CN102054849B (zh) 2009-10-29 2010-10-22 半导体装置、其制造方法以及电子设备
CN201410190725.1A Active CN104009055B (zh) 2009-10-29 2010-10-22 半导体装置、其制造方法以及电子设备
CN201410190371.0A Active CN104009054B (zh) 2009-10-29 2010-10-22 半导体装置、其制造方法以及电子设备

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201410190725.1A Active CN104009055B (zh) 2009-10-29 2010-10-22 半导体装置、其制造方法以及电子设备
CN201410190371.0A Active CN104009054B (zh) 2009-10-29 2010-10-22 半导体装置、其制造方法以及电子设备

Country Status (7)

Country Link
US (8) US8848075B2 (zh)
EP (2) EP3244450A1 (zh)
JP (1) JP5442394B2 (zh)
KR (3) KR101683298B1 (zh)
CN (3) CN102054849B (zh)
DE (1) DE202010018532U1 (zh)
TW (1) TWI497696B (zh)

Families Citing this family (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5098502B2 (ja) * 2007-08-08 2012-12-12 株式会社ニコン 固体撮像装置
JP2010205921A (ja) * 2009-03-03 2010-09-16 Olympus Corp 半導体装置および半導体装置の製造方法
JP5442394B2 (ja) * 2009-10-29 2014-03-12 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5685898B2 (ja) 2010-01-08 2015-03-18 ソニー株式会社 半導体装置、固体撮像装置、およびカメラシステム
JP6173410B2 (ja) * 2010-06-30 2017-08-02 キヤノン株式会社 固体撮像装置および固体撮像装置の製造方法
JP5843475B2 (ja) 2010-06-30 2016-01-13 キヤノン株式会社 固体撮像装置および固体撮像装置の製造方法
JP5755043B2 (ja) * 2011-06-20 2015-07-29 株式会社ディスコ 半導体ウエーハの加工方法
US8435824B2 (en) * 2011-07-07 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Backside illumination sensor having a bonding pad structure and method of making the same
JP2013021001A (ja) * 2011-07-07 2013-01-31 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
KR20130011419A (ko) * 2011-07-21 2013-01-30 삼성전자주식회사 후면 조명 구조의 이미지 센서의 제조 방법
CN106449676A (zh) 2011-07-19 2017-02-22 索尼公司 半导体装置和电子设备
JP5772329B2 (ja) * 2011-07-19 2015-09-02 ソニー株式会社 半導体装置の製造方法、半導体装置、電子機器
JP5987275B2 (ja) * 2011-07-25 2016-09-07 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP5791571B2 (ja) 2011-08-02 2015-10-07 キヤノン株式会社 撮像素子及び撮像装置
US8987855B2 (en) 2011-08-04 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structures formed in double openings in dielectric layers
JP2013062382A (ja) * 2011-09-13 2013-04-04 Toshiba Corp 半導体装置およびその製造方法
US8748828B2 (en) * 2011-09-21 2014-06-10 Kla-Tencor Corporation Interposer based imaging sensor for high-speed image acquisition and inspection systems
JP2013077711A (ja) * 2011-09-30 2013-04-25 Sony Corp 半導体装置および半導体装置の製造方法
TWI577001B (zh) * 2011-10-04 2017-04-01 Sony Corp 固體攝像裝置、固體攝像裝置之製造方法及電子機器
JP5948783B2 (ja) * 2011-10-11 2016-07-06 ソニー株式会社 固体撮像装置、および電子機器
JP5760923B2 (ja) * 2011-10-04 2015-08-12 ソニー株式会社 固体撮像装置の製造方法
US8772895B2 (en) * 2011-11-28 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Dark current reduction for back side illuminated image sensor
US9224773B2 (en) 2011-11-30 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Metal shielding layer in backside illumination image sensor chips and methods for forming the same
KR102079407B1 (ko) 2012-01-17 2020-02-19 소니 주식회사 반도체 장치의 제조 방법
JP5970826B2 (ja) * 2012-01-18 2016-08-17 ソニー株式会社 半導体装置、半導体装置の製造方法、固体撮像装置および電子機器
JP6214132B2 (ja) 2012-02-29 2017-10-18 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
JP6124502B2 (ja) 2012-02-29 2017-05-10 キヤノン株式会社 固体撮像装置およびその製造方法
KR20130106619A (ko) * 2012-03-20 2013-09-30 삼성전자주식회사 이미지 센서 및 그 제조 방법
CN103367374B (zh) 2012-04-02 2017-06-09 索尼公司 固体摄像装置及其制造方法、半导体器件的制造装置和方法、电子设备
US8906320B1 (en) 2012-04-16 2014-12-09 Illumina, Inc. Biosensors for biological or chemical analysis and systems and methods for same
US9412725B2 (en) 2012-04-27 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
US8766387B2 (en) 2012-05-18 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically integrated image sensor chips and methods for forming the same
JP6012262B2 (ja) * 2012-05-31 2016-10-25 キヤノン株式会社 半導体装置の製造方法
US9406711B2 (en) * 2012-06-15 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for backside illuminated image sensors
JP6094583B2 (ja) * 2012-06-29 2017-03-15 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
US8895360B2 (en) * 2012-07-31 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated semiconductor device and wafer level method of fabricating the same
JP6071315B2 (ja) * 2012-08-08 2017-02-01 オリンパス株式会社 固体撮像装置および撮像装置
JP6041607B2 (ja) 2012-09-28 2016-12-14 キヤノン株式会社 半導体装置の製造方法
JP6140965B2 (ja) * 2012-09-28 2017-06-07 キヤノン株式会社 半導体装置およびその製造方法
TWI595637B (zh) * 2012-09-28 2017-08-11 Sony Corp 半導體裝置及電子機器
JP6128787B2 (ja) 2012-09-28 2017-05-17 キヤノン株式会社 半導体装置
JP2014099582A (ja) * 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
JP2014086596A (ja) * 2012-10-24 2014-05-12 Olympus Corp 半導体装置、撮像装置、半導体基板の検査方法及び半導体装置の製造方法
US9337182B2 (en) * 2012-12-28 2016-05-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method to integrate different function devices fabricated by different process technologies
US8946784B2 (en) 2013-02-18 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
US9318640B2 (en) 2013-03-15 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
TW201444069A (zh) 2013-03-25 2014-11-16 Sony Corp 固體攝像裝置及其製造方法、以及電子機器
JP6308727B2 (ja) 2013-06-13 2018-04-11 キヤノン株式会社 電子デバイスの製造方法
JP6303803B2 (ja) 2013-07-03 2018-04-04 ソニー株式会社 固体撮像装置およびその製造方法
CN103367381B (zh) * 2013-07-15 2016-12-28 格科微电子（上海）有限公司 背照式图像传感器及其制作方法
US9099623B2 (en) 2013-08-30 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Manufacture including substrate and package structure of optical chip
JP5964807B2 (ja) * 2013-08-30 2016-08-03 エルジー ディスプレイ カンパニー リミテッド フレキシブル有機電界発光装置及びその製造方法
TW202407993A (zh) * 2013-11-06 2024-02-16 日商新力股份有限公司 固體攝像裝置及其製造方法、及電子機器
JP6380946B2 (ja) * 2013-11-18 2018-08-29 ローム株式会社 半導体装置および半導体装置の製造方法
US9667900B2 (en) * 2013-12-09 2017-05-30 Optiz, Inc. Three dimensional system-on-chip image sensor package
KR102168173B1 (ko) 2014-01-24 2020-10-20 삼성전자주식회사 적층형 이미지 센서
JP2015142067A (ja) * 2014-01-30 2015-08-03 ソニー株式会社 固体撮像装置およびその製造方法、半導体装置、並びに電子機器
KR102177702B1 (ko) 2014-02-03 2020-11-11 삼성전자주식회사 비아 플러그를 갖는 비아 구조체 및 반도체 소자
US9425150B2 (en) * 2014-02-13 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-via interconnect structure and method of manufacture
US9299736B2 (en) * 2014-03-28 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding with uniform pattern density
KR20150118638A (ko) * 2014-04-14 2015-10-23 에스케이하이닉스 주식회사 이미지 센서 및 그 제조 방법
US9614000B2 (en) 2014-05-15 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Biased backside illuminated sensor shield structure
KR102201594B1 (ko) * 2014-09-18 2021-01-11 에스케이하이닉스 주식회사 반사방지층을 갖는 이미지 센서 및 그 제조 방법
TWI747805B (zh) 2014-10-08 2021-12-01 日商索尼半導體解決方案公司 攝像裝置及製造方法、以及電子機器
US9525001B2 (en) 2014-12-30 2016-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9673248B2 (en) * 2015-02-13 2017-06-06 Taiwan Semiconductor Manufacturing Company Ltd. Image sensing device and manufacturing method thereof
JP5994887B2 (ja) * 2015-04-06 2016-09-21 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器
US9812555B2 (en) * 2015-05-28 2017-11-07 Semiconductor Components Industries, Llc Bottom-gate thin-body transistors for stacked wafer integrated circuits
US9536810B1 (en) * 2015-06-12 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Flat pad structure for integrating complementary metal-oxide-semiconductor (CMOS) image sensor processes
JP6743035B2 (ja) * 2015-10-05 2020-08-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置、製造方法
US20170170215A1 (en) 2015-12-15 2017-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with anti-acid layer and method for forming the same
US9812482B2 (en) * 2015-12-28 2017-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Frontside illuminated (FSI) image sensor with a reflector
US10121812B2 (en) * 2015-12-29 2018-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked substrate structure with inter-tier interconnection
US10297631B2 (en) 2016-01-29 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Metal block and bond pad structure
JP7020783B2 (ja) * 2016-02-03 2022-02-16 株式会社半導体エネルギー研究所 撮像装置
US9806044B2 (en) * 2016-02-05 2017-10-31 Dyi-chung Hu Bonding film for signal communication between central chip and peripheral chips and fabricating method thereof
US10037946B2 (en) 2016-02-05 2018-07-31 Dyi-chung Hu Package structure having embedded bonding film and manufacturing method thereof
JP6197901B2 (ja) * 2016-03-04 2017-09-20 ソニー株式会社 固体撮像装置、及び、電子機器
JP2017174994A (ja) * 2016-03-24 2017-09-28 ソニー株式会社 撮像装置、電子機器
US10109666B2 (en) 2016-04-13 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for backside illuminated (BSI) image sensors
US11049797B2 (en) * 2016-04-15 2021-06-29 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing a semiconductor structure comprising a semiconductor device layer formed on a tem, porary substrate having a graded SiGe etch stop layer therebetween
US9691811B1 (en) * 2016-06-02 2017-06-27 Semiconductor Components Industries, Llc Image sensor chip scale packages and related methods
JP2018006443A (ja) * 2016-06-29 2018-01-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10103191B2 (en) * 2017-01-16 2018-10-16 Semiconductor Components Industries, Llc Semiconductor die and method of packaging multi-die with image sensor
JP6917716B2 (ja) 2017-01-23 2021-08-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び固体撮像装置の情報処理方法
JP6236181B2 (ja) * 2017-04-05 2017-11-22 キヤノン株式会社 固体撮像装置およびその製造方法
JP6385515B2 (ja) * 2017-04-26 2018-09-05 キヤノン株式会社 半導体装置およびその製造方法
JP6804395B2 (ja) * 2017-06-21 2020-12-23 ソニー株式会社 固体撮像装置
JP2019020431A (ja) 2017-07-11 2019-02-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び情報処理装置
TWI755337B (zh) * 2017-07-14 2022-02-11 日商Ｈｏｙａ股份有限公司 光罩基底、光罩之製造方法、以及顯示裝置製造方法
JP6746547B2 (ja) * 2017-09-12 2020-08-26 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
JP6701149B2 (ja) * 2017-10-25 2020-05-27 キヤノン株式会社 撮像装置およびカメラ
TWI788430B (zh) * 2017-10-30 2023-01-01 日商索尼半導體解決方案公司 背面照射型之固體攝像裝置、背面照射型之固體攝像裝置之製造方法、攝像裝置及電子機器
JP7113724B2 (ja) * 2017-12-26 2022-08-05 Hoya株式会社 フォトマスクブランクおよびフォトマスクの製造方法、並びに表示装置の製造方法
KR102237313B1 (ko) 2017-12-26 2021-04-07 일루미나, 인코포레이티드 센서 시스템
US11355536B2 (en) 2018-07-12 2022-06-07 Sony Semiconductor Solutions Corporation Image sensor, signal processing device, signal processing method, and electronic device
JP6905040B2 (ja) * 2018-08-08 2021-07-21 キヤノン株式会社 半導体デバイスの製造方法
CN110858597B (zh) * 2018-08-22 2022-03-11 中芯国际集成电路制造（天津）有限公司 硅通孔结构的形成方法、cis晶圆的形成方法及cis晶圆
CN109192718B (zh) * 2018-08-28 2020-08-25 武汉新芯集成电路制造有限公司 多晶圆键合结构及键合方法
CN109148362B (zh) 2018-08-28 2020-06-16 武汉新芯集成电路制造有限公司 半导体器件及其制作方法
CN109166822A (zh) * 2018-08-28 2019-01-08 武汉新芯集成电路制造有限公司 半导体器件制作方法及半导体器件
CN109148415B (zh) 2018-08-28 2020-08-25 武汉新芯集成电路制造有限公司 多晶圆堆叠结构及其形成方法
KR102521658B1 (ko) 2018-09-03 2023-04-13 삼성전자주식회사 반도체 칩 및 이의 제조 방법
KR102524998B1 (ko) * 2018-09-13 2023-04-24 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
JP7500427B2 (ja) * 2018-09-21 2024-06-17 株式会社半導体エネルギー研究所 撮像装置
US11227836B2 (en) 2018-10-23 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure for enhanced bondability
JP2019036749A (ja) * 2018-11-01 2019-03-07 キヤノン株式会社 半導体装置
US10861808B2 (en) 2018-11-21 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding structure of dies with dangling bonds
US20220052099A1 (en) * 2018-12-27 2022-02-17 C/O Sony Semiconductor Solutions Corporation Semiconductor element
WO2020158710A1 (ja) 2019-02-01 2020-08-06 ソニーセミコンダクタソリューションズ株式会社 表示装置および表示装置の製造方法、並びに、電子機器
CN111769074B (zh) * 2019-04-02 2024-09-27 长鑫存储技术有限公司 半导体互连结构及其制作方法
US10811382B1 (en) * 2019-05-07 2020-10-20 Nanya Technology Corporation Method of manufacturing semiconductor device
JP2021027277A (ja) * 2019-08-08 2021-02-22 キヤノン株式会社 光電変換装置、光電変換システム
JP7034997B2 (ja) * 2019-09-26 2022-03-14 キヤノン株式会社 半導体デバイスおよび装置の製造方法
US11094662B1 (en) 2020-02-03 2021-08-17 Nanya Technology Corporation Semiconductor assembly and method of manufacturing the same
JP2021197488A (ja) * 2020-06-17 2021-12-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
TWI828118B (zh) * 2022-04-19 2024-01-01 睿生光電股份有限公司 偵測裝置
WO2024210131A1 (ja) * 2023-04-07 2024-10-10 パナソニックＩｐマネジメント株式会社 撮像装置
KR102680614B1 (ko) * 2023-05-30 2024-07-03 국방과학연구소 차량의 기준선 설정 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050104148A1 (en) * 2003-11-17 2005-05-19 Sony Corporation Solid-state imaging device and method of manufacturing solid-state imaging device background of the invention
CN1716628A (zh) * 2004-06-30 2006-01-04 索尼株式会社 固态成像装置、相机及制造固态成像装置的方法
US20060197007A1 (en) * 2005-03-07 2006-09-07 Sony Corporation Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device
CN1838423A (zh) * 2005-03-07 2006-09-27 索尼株式会社 固态图像拾取器件和使用其的电子装置及制造其的方法

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5713189A (en) 1980-06-26 1982-01-23 Osaka Soda Co Ltd Cathode for electrolysis
JPS63120779A (ja) 1986-11-11 1988-05-25 Toray Ind Inc 水なし平版用インキ組成物
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
JP2776457B2 (ja) 1992-12-29 1998-07-16 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体デバイスのクラックストップ形成方法及び半導体デバイス
TW293152B (en) 1995-07-28 1996-12-11 Hitachi Ltd Semiconductor integrated circuit device and fabricating method thereof
US5889302A (en) * 1997-04-21 1999-03-30 Advanced Micro Devices, Inc. Multilayer floating gate field effect transistor structure for use in integrated circuit devices
CA2295631A1 (en) * 1997-07-23 1999-02-04 Ciba Specialty Chemicals Holding Inc. Inhibition of pulp and paper yellowing using nitroxides and other coadditives
DE19813239C1 (de) * 1998-03-26 1999-12-23 Fraunhofer Ges Forschung Verdrahtungsverfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur und vertikale integrierte Schaltungsstruktur
JP2001044357A (ja) * 1999-07-26 2001-02-16 Seiko Epson Corp 半導体装置およびその製造方法
JP3713418B2 (ja) * 2000-05-30 2005-11-09 光正 小柳 ３次元画像処理装置の製造方法
JP3759435B2 (ja) 2001-07-11 2006-03-22 ソニー株式会社 Ｘ−ｙアドレス型固体撮像素子
JP4000507B2 (ja) 2001-10-04 2007-10-31 ソニー株式会社 固体撮像装置の製造方法
TW513809B (en) * 2002-02-07 2002-12-11 United Microelectronics Corp Method of fabricating an image sensor
US20050026397A1 (en) 2003-07-28 2005-02-03 International Business Machines Corporation Crack stop for low k dielectrics
US7214999B2 (en) * 2003-10-31 2007-05-08 Motorola, Inc. Integrated photoserver for CMOS imagers
JP4389626B2 (ja) * 2004-03-29 2009-12-24 ソニー株式会社 固体撮像素子の製造方法
JP2005322745A (ja) 2004-05-07 2005-11-17 Sony Corp 半導体素子、半導体素子の製造方法、固体撮像素子、並びに固体撮像素子の製造方法
JP4534634B2 (ja) 2004-07-05 2010-09-01 ソニー株式会社 固体撮像装置
JP4349232B2 (ja) 2004-07-30 2009-10-21 ソニー株式会社 半導体モジュール及びｍｏｓ型固体撮像装置
JP4501633B2 (ja) 2004-10-28 2010-07-14 ソニー株式会社 固体撮像素子とその製造方法
JP4528100B2 (ja) * 2004-11-25 2010-08-18 新光電気工業株式会社 半導体装置及びその製造方法
JP4686201B2 (ja) * 2005-01-27 2011-05-25 パナソニック株式会社 固体撮像装置及びその製造方法
JP4940667B2 (ja) 2005-06-02 2012-05-30 ソニー株式会社 固体撮像素子及びその製造方法
US7253083B2 (en) * 2005-06-17 2007-08-07 Northrop Grumman Corporation Method of thinning a semiconductor structure
US7528494B2 (en) * 2005-11-03 2009-05-05 International Business Machines Corporation Accessible chip stack and process of manufacturing thereof
KR100801447B1 (ko) * 2006-06-19 2008-02-11 (주)실리콘화일 배면 광 포토다이오드를 이용한 이미지센서 및 그 제조방법
US8049256B2 (en) * 2006-10-05 2011-11-01 Omnivision Technologies, Inc. Active pixel sensor having a sensor wafer connected to a support circuit wafer
JP2008104037A (ja) * 2006-10-20 2008-05-01 Fujifilm Corp 撮像装置
EP2081299A4 (en) 2006-10-26 2011-07-06 Wang Yuhua COMBINATION DEVICE FROM TELEPHONE LAYER AND WIRELESS EARPHONES
JP2008130603A (ja) * 2006-11-16 2008-06-05 Toshiba Corp イメージセンサ用ウェハレベルパッケージ及びその製造方法
FR2910707B1 (fr) * 2006-12-20 2009-06-12 E2V Semiconductors Soc Par Act Capteur d'image a haute densite d'integration
US20080246152A1 (en) * 2007-04-04 2008-10-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with bonding pad
JP4950777B2 (ja) 2007-06-20 2012-06-13 積水化学工業株式会社 接着シート、ダイシングダイボンディングテープ及び半導体装置の製造方法
US7659595B2 (en) 2007-07-16 2010-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded bonding pad for backside illuminated image sensor
JP2009038142A (ja) * 2007-07-31 2009-02-19 Elpida Memory Inc 半導体積層パッケージ
JP4816601B2 (ja) 2007-09-07 2011-11-16 ソニー株式会社 固体撮像素子及び固体撮像素子の製造方法
JP2008113018A (ja) 2007-12-03 2008-05-15 Sony Corp 固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法
JP5583320B2 (ja) 2007-12-05 2014-09-03 ピーエスフォー ルクスコ エスエイアールエル 半導体ウエハ及びその製造方法
US8212328B2 (en) * 2007-12-05 2012-07-03 Intellectual Ventures Ii Llc Backside illuminated image sensor
JP5223343B2 (ja) * 2008-01-10 2013-06-26 株式会社ニコン 固体撮像素子
JP4609497B2 (ja) * 2008-01-21 2011-01-12 ソニー株式会社 固体撮像装置とその製造方法、及びカメラ
JP2009249327A (ja) 2008-04-04 2009-10-29 Mitsubishi Chemicals Corp スチレンの製造方法、および、ガス状混合物の冷却方法
US7897428B2 (en) * 2008-06-03 2011-03-01 International Business Machines Corporation Three-dimensional integrated circuits and techniques for fabrication thereof
JP5489604B2 (ja) * 2009-01-14 2014-05-14 ホーヤ レンズ マニュファクチャリング フィリピン インク 光学物品の製造方法
JP5985136B2 (ja) * 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
JP5442394B2 (ja) * 2009-10-29 2014-03-12 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
US8492242B2 (en) * 2010-05-25 2013-07-23 Micron Technology, Inc. Dry flux bonding device and method
US8844793B2 (en) * 2010-11-05 2014-09-30 Raytheon Company Reducing formation of oxide on solder

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050104148A1 (en) * 2003-11-17 2005-05-19 Sony Corporation Solid-state imaging device and method of manufacturing solid-state imaging device background of the invention
CN1716628A (zh) * 2004-06-30 2006-01-04 索尼株式会社 固态成像装置、相机及制造固态成像装置的方法
US20060197007A1 (en) * 2005-03-07 2006-09-07 Sony Corporation Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device
CN1838423A (zh) * 2005-03-07 2006-09-27 索尼株式会社 固态图像拾取器件和使用其的电子装置及制造其的方法

Also Published As

Publication number Publication date
US20110102657A1 (en) 2011-05-05
US9419041B2 (en) 2016-08-16
EP3244450A1 (en) 2017-11-15
KR20160130962A (ko) 2016-11-15
US9818785B2 (en) 2017-11-14
US20170213919A1 (en) 2017-07-27
DE202010018532U1 (de) 2017-06-16
US20190378871A1 (en) 2019-12-12
US20170213920A1 (en) 2017-07-27
CN104009054A (zh) 2014-08-27
KR101771864B9 (ko) 2022-06-07
CN104009055B (zh) 2017-08-25
KR20160132800A (ko) 2016-11-21
TWI497696B (zh) 2015-08-21
EP2317558A3 (en) 2012-09-19
KR101770077B1 (ko) 2017-08-21
JP2011096851A (ja) 2011-05-12
KR20110047133A (ko) 2011-05-06
US10438985B2 (en) 2019-10-08
US8848075B2 (en) 2014-09-30
JP5442394B2 (ja) 2014-03-12
CN104009055A (zh) 2014-08-27
US20200365641A1 (en) 2020-11-19
CN102054849A (zh) 2011-05-11
EP2317558B1 (en) 2020-06-24
US10777600B2 (en) 2020-09-15
US9679938B2 (en) 2017-06-13
US20140339667A1 (en) 2014-11-20
US20160329370A1 (en) 2016-11-10
KR101683298B1 (ko) 2016-12-20
CN104009054B (zh) 2017-05-17
TW201125111A (en) 2011-07-16
EP2317558A2 (en) 2011-05-04
KR101771864B1 (ko) 2017-08-25
US20160343764A1 (en) 2016-11-24
US9917128B2 (en) 2018-03-13
US11289527B2 (en) 2022-03-29

Similar Documents

Publication Publication Date Title
CN102054849B (zh) 半导体装置、其制造方法以及电子设备
CN102201418B (zh) 半导体装置、其制造方法和设计方法、以及电子装置
US20220415956A1 (en) Solid-state image sensor, method for producing solid-state image sensor, and electronic device
CN110678984B (zh) 成像器件和电子装置
JP5915636B2 (ja) 半導体装置とその製造方法
JP6256562B2 (ja) 固体撮像装置及び電子機器
CN110741476A (zh) 晶片接合的背照式成像器
JP2018078305A (ja) 固体撮像装置及び電子機器
JP6233376B2 (ja) 固体撮像装置及び電子機器
JP2020129672A (ja) 固体撮像装置及び電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant