CN101276740B - 一种形成极薄功率装置芯片的方法 - Google Patents
一种形成极薄功率装置芯片的方法 Download PDFInfo
- Publication number
- CN101276740B CN101276740B CN2008100870201A CN200810087020A CN101276740B CN 101276740 B CN101276740 B CN 101276740B CN 2008100870201 A CN2008100870201 A CN 2008100870201A CN 200810087020 A CN200810087020 A CN 200810087020A CN 101276740 B CN101276740 B CN 101276740B
- Authority
- CN
- China
- Prior art keywords
- wafer
- thin
- cut apart
- formation
- steps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 75
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 230000011218 segmentation Effects 0.000 claims description 45
- 230000015572 biosynthetic process Effects 0.000 claims description 26
- 238000005520 cutting process Methods 0.000 claims description 24
- 230000008569 process Effects 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 12
- 239000002019 doping agent Substances 0.000 claims description 12
- 238000004140 cleaning Methods 0.000 claims description 11
- 230000002093 peripheral effect Effects 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 10
- 238000000926 separation method Methods 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 9
- 238000000465 moulding Methods 0.000 claims description 8
- 230000002146 bilateral effect Effects 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 230000002950 deficient Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 claims 2
- 239000012790 adhesive layer Substances 0.000 claims 1
- 230000006378 damage Effects 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 173
- 238000004519 manufacturing process Methods 0.000 description 20
- 239000000523 sample Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 238000007667 floating Methods 0.000 description 6
- 238000001465 metallisation Methods 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- 238000003698 laser cutting Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000004224 protection Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 241001050985 Disco Species 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000010025 steaming Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Dicing (AREA)
- Processing Of Stones Or Stones Resemblance Materials (AREA)
Abstract
本发明公开了一种制造减薄的半导体装置的方法。从具有预制的前侧装置的晶圆开始，该方法包括：从晶圆背侧，仅减薄晶圆的中央区域，制成一个减薄区域，同时在晶圆外围保留原始晶圆厚度，用作结构加强；在晶圆背侧形成电阻连接；分离并收集预制装置。该方法进一步包括：把晶圆背侧临时粘结到单侧分割带上，并通过分割框架进行支撑；采用一个背衬金属板，以匹配减薄的晶圆中央区域；将分割带夹在晶圆和背衬金属板之间，然后下压分割带以粘结晶圆；采用一个台阶外形体来支撑晶圆背侧，在一个分割操作中，将预制装置之间分离开并从晶圆外围分离出预制装置，分割深度略大于晶圆中央区域；然后拾取并收集分离出的减薄半导体装置。
Description
技术领域
本发明属于半导体装置制造领域，涉及一种形成极薄的功率半导体装置芯片的方法，所述的功率半导体装置如功率金属氧化物半导体场效应晶体管(MOSFET)和绝缘栅极双极晶体管(IGBT)。
背景技术
现代电子产品的大体趋势，如市场定位的需要，是产品小型化并且功能性大大增强。毫无疑问，同样的趋势也适用于功率电子装置区段。因此，在功率电子装置领域，现在需要小型化的产品，同时在功率电子装置中，及其需要高效的散热以及对电磁干扰(EMI)/无线射频干扰(RFI)的屏蔽。
由于具有减少体装置电阻、减少体装置热压力，以及在维持低剖面的同时，能制成薄于10密尔(mil，千分之一寸)的晶粒堆栈的优势，功率半导体装置芯片在半导体行业应用广泛。由于厚的外延层成本高，外延层必须作为用于高电压的半导体的体(semiconductor bulk)来生成是十分重要的。这是因为，必须的外延厚度与最高装置电压近似成正比。
以下是对先前技术中制造薄的半导体晶圆的简要介绍。
在2000年12月19日，由Morcom等人申请并转让给Intersil公司的，标题为“自给的极薄硅晶圆加工”的美国专利6,162,702中，描述了一个具有许多极薄的中央区域硅晶圆，较厚的硅圆周边框支撑着上述中央区域。通过传统方法采用传统移除设备来减薄所述的中央区域。作为可选方法，也可采用光致抗蚀剂涂层或光致抗蚀剂涂层与硬质涂层的组合体来蚀刻掉中央区域。
在2005年4月26日，由Desalvo等人申请的，标题为“制造微波无线射频晶圆的刚性背侧构造”美国专利6,884,717中，描述了一种基于蚀刻减薄半导体晶圆的方法，作为一个改良的可选方案来代替打磨和抛光减薄晶圆法。减薄的晶圆包括一个结构增强的晶圆，在原始晶圆层的背侧栅格数组上设置栅格单元，该栅格单元环绕单独的减薄晶圆区域，以改良减薄晶圆的强度和物理刚性。更适宜地，栅格数组被用于同样在原始晶圆层上的附加晶圆外围背侧环上。可以在减薄工艺、快速蚀刻过程中避免晶圆前面的表面粘着，通过公开的减薄安排，减少晶圆破损，提高晶圆强度并改进晶圆处理，比传统晶圆减薄技术具有优势。
在2005年10月27日，由Kroninger、Wener等人申请的，标题为“晶圆稳定性装置和联合制造方法”的美国专利20050236693中，描述了一个稳定性装置和方法，以稳定化处理一个薄的薄膜晶圆。薄晶圆被固定和定位在平面结构(planar fashion)上。稳定性装置外形为环，设置在晶圆的外围并且紧密地连接在其上。稳定性装置和晶圆通过负压力(negative pressure)或具有高热稳定性的粘合剂连接。晶圆和装置采用相似的半导体材料加工，并具有相同的外形轮廓(outline contour)。在晶圆生产和处理过程的处理步骤中，稳定性装置保留在晶圆上。
在2006年10月3日，Priewasser申请了一个标题为“处理晶圆的方法”的美国专利7,115,485，并转让给日本东京的Disco公司。为了在处理过程中易于操作一个薄晶圆，一个保护部件粘结并贯穿粘合剂至晶圆前侧表面的外围剩余区域，该区域不是由单独装置形成，并且晶圆的背侧表面建立在整个晶圆的前侧表面被保护部件支撑的基础上。由于晶圆外部的外围通过保护部件来增强，即便在进行了打磨减薄处理后，晶圆仍可以容易地被操作。
发明内容
本发明公开了一种制造功率半导体装置的极薄芯片的方法。该方法从一个具有原始厚度的半导体晶圆和预制的前侧装置开始，包括如下步骤：
从晶圆背侧减薄晶圆中央区域，为预制装置提供一个极薄的区域，同时在晶圆外围部分保留原始厚度，以提供结构强度防止后续处理中的破损；
在晶圆背侧形成一个电阻连接；
从晶圆上分离并收集每一个预制装置，形成极薄芯片。
在一个形成电阻连接的实施例中，该方法包括：
清洁并蚀刻晶圆背侧，以移除污垢和氧化物；
在晶圆背侧上真空沉积背衬金属。
在另一个形成电阻连接的实施例中，该方法包括：
使用搀杂剂，在晶圆背侧引入离子，形成一个重搀杂传导层
对晶圆进行退火处理，以启动引入的搀杂剂；
清理并蚀刻晶圆背侧，以移除污垢和氧化物；
在晶圆背侧上真空沉积背衬金属。
在形成电阻连接的另一个实施例中，该方法包括：
使用搀杂剂，在晶圆背侧引入离子，形成一个重搀杂传导层
清理并蚀刻晶圆背侧，以移除污垢和氧化物；
在晶圆背侧上真空沉积背衬金属；
对晶圆进行退火处理，以启动引入的搀杂剂。
在形成电阻连接的另一个实施例中，该方法包括，探测并标记晶圆前侧，从缺陷装置中区分出具有功能的装置。由于仅中央区域减薄所导致的晶圆背侧的分段形貌(stepped topography)，故该方法进一步采用一个台阶外形体以匹配和支持晶圆背侧的形貌，并防止在晶圆探测过程中晶圆背侧破损。该台阶外形体可进一步从顶部表面的埠提供真空，以加强其对晶圆的控制力。
在一个实施例中，分离和收集预制装置的步骤进一步包括：把晶圆背侧临时粘结到分割带上，以便能在足够的机械强度下卸下该晶圆。该步骤通过以下方式完成：采用一个尺寸比晶圆大的单侧面的带作为分割带，采用一个分割框架支撑分割带。另外，使用一个背衬金属板，该背衬金属板的尺寸和外形与减薄的晶圆的中央区域的尺寸和外形充分匹配。然后，将分割带具有粘合剂的一侧贴到晶圆背侧，将切割带夹在晶圆和背衬金属板板的中间，然后压分割带，使其与晶圆背侧紧密粘结，并将分割带的外围粘结在分割框架上。然后移除背衬金属板。将预制装置之间分离开，并从晶圆外围上分离预制装置，同时允许单独的预制装置和晶圆外围被粘结到分割带上。上述步骤通过以下方式实现：采用一个台阶外形体以匹配和支持晶圆背侧的形貌，并防止在晶圆探测过程中晶圆背侧破损。通过分割框架来固定分割带外侧边缘的同时，将预制装置从晶圆上机械分割开，该分割深度略厚于晶圆中央区域。然后，采用足够的机械强度，从分割带上拾取并收集单独的预制装置(pre-fabricated devices)。
在一个实施例中，通过以下方法将晶圆背侧粘结到分割带上：
采用一个尺寸比晶圆大的双侧带，作为分割带，采用一个分割框架来支撑分割带；
使用一个背衬金属板，该背衬金属板的尺寸和外形与减薄的晶圆的中央区域的尺寸和外形充分匹配；
将切割带夹在晶圆和背衬金属板板的中间，然后压分割带，使其与晶圆背侧和背衬金属板紧密粘结，并将分割带的外围粘结在分割框架上。
在一个实施例中，将预制装置之间分离开，并从晶圆外围上分离预制装置的步骤通过以下方式完成：
使用一个平的卡盘来支撑背衬金属板一分割带组合物的背侧，以防止后续处理步骤中晶圆破损；
在使用分割框架固定分割带外侧边缘的同时，从晶圆上机械分割开预制装置。
在一个实施例中，分离收集预制装置的步骤包括：
将晶圆前侧粘结到第一传送带上，以允许后续的移除；
为了实现后续的移除，第一传送带可以是紫外线释放型；
采用一个分割框架来固定传送带，并且粘贴分割框架和第一传送带到卡盘上；
在固定第一传送带的外侧边缘和分割带的同时，从晶圆外围上，分离并拾取连同第一传送带在一起的晶圆中央区域；
临时粘结晶圆背侧到第二传送带上，以允许后续的释放；
采用一个分割框架固定第二传送带的外侧边缘，从晶圆上移除第一传送带，以形成带传送；
粘贴第二传送带到卡盘上，使用一个分割带固定第二传送带的外侧边缘；
分离并拾取每一个预制装置，形成极薄芯片。
为从晶圆的外围部分上分离出中央区域，使用一个功率激光器，沿着晶圆中央区域和外围部分之间的划线进行切割。可选择地，可以使用机械切割头代替功率激光器。通过机械分割，分离每一个预制装置，并从晶圆上分离预制装置，该分割深度略大于晶圆厚度。
在另一个可选实施例中，分离收集预制装置的步骤包括：
将晶圆前侧粘结到第一传送带上，以允许后续的移除；
采用一个分割框架来固定传送带，并且粘贴分割框架和第一传送带到卡盘上；
采用功率激光器，从晶圆背侧沿预制装置之间的划线进行切割，以分离每一个预制装置；
为了便于功率激光器的运行，一个红外线(IR)成像照相机被配置在晶圆背侧之上，以探测预制装置之间的划线；
可选择地，分割卡盘和分割带都可采用透明材料制成，并且成像照相机可被配置在分割卡盘和分割带的下面，以探测预制装置之间的划线的位置
拾取每一个预制装置，形成极薄芯片，这可以通过以下步骤实现：
将该芯片的背侧粘结在另一个带子上，从而将分离的装置转移到该带子上；
从前侧拾取每一个预制装置，形成极薄芯片。
本发明的上述方面及其实施例将通过以下叙述做进一步阐述，以使得本领域的普通技术人员可以理解。
附图说明
参考所附的附图以更全面地描述本发明的众多实施例。然而这些附图仅仅用于阐述，不应当被认为用于限制本发明的范围。
图1描述了本发明第一个实施例包含的制造整个极薄功率半导体芯片的全部加工流程。
图2描述了本发明第二个实施例包含的制造整个极薄功率半导体芯片的全部加工流程。
图3描述了图1和图2的晶圆探测阶段的重要细节。
图4至图4C描述了从晶圆边缘隔离出中央区域的可选实施例。
图5描述了第一个实施例中利用支撑边缘环和分割框架来引导晶圆分割。
图6描述了第二个实施例中利用支撑边缘环和分割框架来引导晶圆分割。
具体实施方式
以上及以下的描述连同附图仅仅包含了本发明的一个或多个的通常实施方式，并且同样描述了一些可效仿的可选择的特征和/或可选择的实施方式。这些描述和附图仅处于阐述的目的，并不限制本发明。因此，本领域的普通技术人员可以作出各种修改，变更。然而这些修改和变更应视为本发明的范围。
图1描述了本发明第一个实施例包含的制造整个极薄功率装置芯片30的全部加工流程。在这个实施例中，初始材料是一个具有原始厚度，并制有高搀杂半导体基底10的晶圆。一般而言，该晶圆的直径处于6″到8″，虽然本发明并不限制于这一范围。以下的步骤Ia，称为外延层生长，一个外延层12在高搀杂半导体基底10的顶部生成。以下的步骤IIa，称为前侧装置制造，在晶圆的前侧生成一组制造好的装置14。值得注意的是，在前侧装置制造领域已经有许多方法。对于本领域的技术人员，前侧装置(front-side device)制造包括照相平版印刷涂层、搀杂扩散、离子引入、选择性图案蚀刻、外延层生长和材料沉积。
然后，进行步骤IIIa，称为中央区域背部打磨，制造一个充分减薄的晶圆中央区域，反向垂直于制造好的装置14。步骤IIIa也留下一个具有原始厚度的外围部分，称为边缘环78，用于结构支撑所述的中央区域，防止后续处理操作中的破损。可以通过传统机械方法，如晶圆打磨和抛光方法，来减薄中央区域。作为一个可选方案，中央区域同样可以采用化学蚀刻法减薄，即使用一个光致抗蚀剂涂层或一个光致抗蚀剂涂层和硬质涂层的组合物。实践中，中央区域能被减薄至约2-4密尔(mil，千分之一寸)的厚度。注意，刚好在减薄中央区域的操作之前，一个UV-releasable分割带19被粘结在晶圆的装置侧，作为一个保护衬垫。该UV-releasable分割带19使得紫外线照射分割带之后的带移除/转移易于进行。潜在机制是通过紫外线照射来减少粘结。
进行步骤IVa，称为背侧清洁和蚀刻，晶圆前侧被该UV-releasable分割带19保护，同时对晶圆背侧进行化学清洁和蚀刻，以准备在其上引入一个金属电阻连接。重要的是，为了较好的连接电阻，晶圆背侧必须无灰尘和无氧化物。对于功率表半导体装置而言，背侧金属沉积通常是装置需求的一部分。
进行步骤Va，称为背侧金属沉积，在新清洁和蚀刻好的晶圆背侧上沉积背侧金属18，适于在其上形成电阻连接。值得注意的是，由于金属沉积过程中通常会遇到高温(真空沉积室的温度通常至少是100-150度)，在进行背侧金属沉积前，应从晶圆上移除UV-releasable分割带19。否则，会发生以下问题：分割带可能无法耐受金属沉积过程的高处理温度，或者分割代可能在真空沉积室内释放气体，进而影响电阻连接质量。背侧金属沉积方法包括蒸法和溅射。
作为可选择方法，在步骤Va之后进行步骤VIa，称为晶圆探测。探测并标记晶圆前侧的制造好的装置14，以从有缺陷的装置中区分出功能装置。一些相关的、重要的、次水平细节将在图3中描绘。
进行步骤VIIa，称为激光切割，晶圆前侧临时粘结到UV-releasable分割带一20，而UV-releasable分割带一20的外围由分割框架22固定。分割框架22UV-releasable分割带一20的外围固定到卡盘上(为了简化，图中未示出)。使用功率激光束24沿中央区域和边缘环78之间的划线进行切割，以将晶圆的中央区域连同UV-releasable分割带一20一起与晶圆外围的边缘环78相互分离。
进行步骤VIIIa，称为带转移和分割，采用之后可从晶圆上移除的方法，首先将新分离好的晶圆背侧的中央区域粘结到分割带26上。在分割带二26的外围边缘固定在分割框架22的情况下，从晶圆前侧移除UV-releasable分割带一20，以实现带转移。然后，将分割框架22和分割带二26的外围边缘固定到卡盘上(为了简化，图中未示出)。然后，使用一个相对应的分割锯产生分割痕28，通过分割痕28来分割开各个单独的极薄功率装置芯片30。为了有效的进行装置分割，分割条纹28应当比晶圆厚度略深。可选择的是，可以使用相应的切割激光束，分离单独的极薄功率装置芯片30以进行收集。如使用了能从晶圆背侧进行切割的激光分割器，就可够忽略移除外围边缘环78的步骤VIIa。这里没有详细阐述，可以一起收集单独的极薄功率装置芯片30和通过真空拾取头来控制单独的极薄功率装置芯片30举例如下。
如图1所示，本发明公开了制造极薄(2~4mils)功率半导体装置芯片的过程。当应用于垂直型的功率半导体装置时，如功率金属氧化物半导体场效应晶体管(MOSFET)，外延层建立在体装置基底上，金属氧化物半导体场效应晶体管(MOSFET)的源极和栅极位于晶圆的前侧，而金属氧化物半导体场效应晶体管(MOSFET)的漏极位于晶圆的背侧。作为解释，功率金属氧化物半导体场效应晶体管(MOSFET)通常是垂直装置，装置电流从半导体基底的一个主要表面流至相对的主要表面。
图1所示的制作过程适用于，采用在外延层制造的装置来制造极薄功率半导体装置芯片。
图2描述了本发明第二个实施例中，在没有外延层的情况下，制造整个极薄功率半导体芯片30的全部加工流程。如之前所述，用于高电压的装置可能需要厚的外延层，其成本较高。通过应用称为漂浮区晶圆(float zonewafer)的材料，用于高电压的装置能够在没有外延层的情况下，直接在晶圆上制作，然后晶圆就可以减薄至期望的厚度，并背侧镀金属。期望的厚度可在2到4mils之间。在本实施例中，初始材料是一个具有原始厚度的晶圆，并由一个漂浮区域半导体晶圆50制成，所述的漂浮区半导体晶圆50比相应的外延层要便宜许多，然后进行步骤Ib，称为漂浮区晶圆制造。漂浮区半导体晶圆50的一个实例是具有轻微掺杂的N-型体。接着进行步骤IIb，称为前侧装置制造，一组制造好的装置14产生在漂浮区半导体晶圆50上。同前文一样，许多前侧装置制作技术方法已为人熟知。
然后，进行步骤IIIb，称为中央区域背侧打磨，制造一个充分减薄的晶圆中央区域，反向垂直于制造好的装置14，并留下一个具有原始厚度的外围部分，称为边缘环78，以用于结构支撑，就像前文的步骤IIIa。
当同时进行步骤IVb和Vb时，用于向具有背侧金属18的晶圆背侧上制造电阻连接，就像同时进行步骤IVa和Va的那样。如前文，在沉积背侧金属18之前，从晶圆上移除掉UV-releasable分割带19。步骤IVb和Vb包含下述用于制造电阻连接的可选程序：
可选程序一：
(1)使用搀杂剂，在晶圆背侧引入离子，形成重搀杂传导层；
(2)对晶圆进行退火处理，以启动引入的搀杂剂；
(3)清理并蚀刻晶圆背侧，以移除污垢和氧化物；
(4)通过真空蒸发或溅射，以在晶圆背侧上沉积背衬金属。
可选程序二：
(1)使用搀杂剂，在晶圆背侧引入离子，形成一个重搀杂传导层；
(2)清理并蚀刻晶圆背侧，以移除污垢和氧化物；
(3)在晶圆背侧上真空沉积背衬金属18；
(4)对晶圆进行退火处理，以启动引入的搀杂剂。
除了使用低成本漂移区半导体晶圆50，图2中的晶圆探测步骤VIb、激光切割步骤VIIb和分割步骤VIIIb各自相对应的与图l中的步骤VIa，VIIa和VIIIa相同。再次强调，希望通过图2中描述的方法，能以低成本制造用于高电压的极薄功率装置芯片30。
图3描述了图1(步骤VIa)和图2(步骤VIb)的晶圆探测阶段的重要细节。简单而言，根据图2，阐述了晶圆探测布局。如图所示，步骤IIIb中仅对晶圆背侧的中央区域进行减薄，导致了分段形貌(steppedtopography)。因此，台阶外形体60被用于匹配和支撑晶圆背侧的形貌，以防止其在晶圆探测和制造晶圆前表面过程的破损。为避免模糊的细节，此处图中未示出，台阶外形体60可进一步包括位于其顶表面的许多真空埠，以加强其对晶圆的控制力。
图4A至图4C描述了从晶圆边缘环78隔离出中央区域的可选实施例。为了便于对比，图4重复了与图1步骤VIIa相同的结果，激光切割以从外围边缘环78上分离出中央区域。代替使用功率激光束24，图4B描述了采用机械切割头62，沿中央区域和外围区域之间的划线进行切割，以达到从晶圆的外围区域上分离出中央区域的结果。在一个实施例中，机械切割头62能根据晶圆的环形移动进行螺旋状轨道切割。同激光切割相同，此处应该使用UV-releasable分割带一20，以便于在其后的紫外线照射下，易于移除/转移带。使用功率激光束24的另一个衍生是，如图4C所示，在一步中，从晶圆背侧直接激光切割分离出边缘环78和单独的极薄功率表装置芯片30。为便于功率激光束24从背面进行精确切割，一个红外线照相机(图中未示出)，被配置在晶圆背侧之上，以探测制造好的装置14之间的划线。可选地，一个成像照相机被配置在透明的分割体和透明的分割带下，以探测制造好的装置14之间的划线。在另一个实施例中，收集极薄功率装置芯片30的步骤可进一步包括：
将新分离出的极薄功率装置芯片30的背侧粘结在另一个带子上，从而将新分离出的极薄功率装置芯片30转移到该带子上；
从其前侧，拾取每一个极薄功率装置芯片30。
图5和图6描述了实施例中，使用支撑边缘环78和分割框架22，来引导晶圆前侧分割，形成单独的极薄功率装置芯片30。如前文所述，这些实施例的特征在于使用传统的机械切割法，引导装置芯片沿划线分离，其分割深度略大于晶圆中央区域的厚度，而不进行额外的切割步骤以分理出边缘环78。
图5描述了第一实施例中，使用支撑边缘环78和分割框架22，来引导晶圆前侧分割。为避免模糊细节，沉积的背侧金属18在此省略。在步骤Ic中，将一个尺寸比晶圆大的单侧面分割带70放置在边缘环78背侧和分割框架22的顶部。该单侧面分割带70具有一个带基底薄膜70a和一个带粘结层70b。然后，将背衬金属板74放置在单侧面分割带70的顶部，并且完全对应减薄的晶圆中央区域，该背衬金属板的尺寸和外形与减薄的晶圆的中央区域的尺寸和外形充分匹配。然后如向下的箭头所示，下压背衬金属板74和单侧面分割带70到晶圆背侧和分割框架22上。在背衬金属板74的顶表面上使用一个水平移动的压辊76，以使单侧面分割带70能紧密的粘结在晶圆中央区域上。在一个实施例中，背衬金属板74可以由具有适当刚性的聚合基底制成，以达到挤压效果。
接下来的步骤IIc，称为移除背衬金属板并翻转晶圆，移除背衬金属板74，翻转粘结装配的晶圆、单侧面分割带70和分割框架22，以将制造好的装置14暴露在顶部。
接下来的步骤IIIc，称为在特殊卡盘上进行晶圆分割，用于匹配和支撑单侧面分割带70的分段的背侧形貌的一个台阶外形体60，被放置在粘结装配的晶圆、单侧面分割带70和分割框架22之下，以支撑它，防止后续加工步骤中的晶圆破损。为避免模糊的细节，此处图中未示出，台阶外形体60可进一步包括位于其顶表面的多个真空埠，以加强其对单侧面分割带70的控制力。通过将单侧面分割带70的外侧边缘固定在分割框架22上，制造好的装置14进行机械分割，将各个装置分离开，将各个装置和边缘环78分离开，其分割深度略大于晶圆中央区域的厚度。沿分离的制造好的装置14和边缘环78之间的划线，切割许多机械分割痕28。值得注意的是，单独的制造好的装置14和边缘环78仍然粘结在单侧面分割带70上。
接下来步骤IVc，称为移除边缘环，是一个可选择的步骤。在分割后的晶圆粘结在单侧面分割带70上并且分割框架支撑单侧面分割带70的情况下，从单侧面分割带70上移除分离出的边缘环78。不重要的，步骤IVc不需要制造出一个充分平坦的晶圆前侧面形貌，以使得后续的从其上拾取单独的制造好的装置14易于进行。
最后的步骤Vc，称为拾取和收集单独的预制装置步骤，从单侧分割带70上拾取单独的极薄功率装置芯片30，并在充分的机械强度下从真空拾取头80上收集极薄功率装置芯片30。后推针82，反作用于真空拾取头80，用于切割带下，便于装置的拾取。
图6描述了第二实施例中，采用支撑边缘环78和分割框架22来引导晶圆前侧分割。为避免模糊的细节，沉积的背衬金属18在此也被省略。除了使用具有带基底薄膜90a的双侧分割带90和两个带粘贴层90b以外，步骤Id同步骤Ic相同。因此，在背衬金属板74和双侧分割带90被压入到晶圆背侧和分割框架22上，使得双侧分割带90同时与背衬金属板74和晶圆中央区域紧密粘结。在另一个实施例中，为挤压效果，背衬金属板74可采用具有适当硬度的聚合基底制成。
接下来的步骤IId，称为在普通体结构上翻转和分割晶圆步骤，晶圆、背衬金属板、双侧分割带90和分割框架22的粘结体被简单的翻转，以暴露顶部制造好的装置14。除了使用了平面卡盘61外，步骤IId的其余的部分是和STEP IIIc相同的。这是由于背衬金属板74在减薄的晶圆中央区域的存在能形成一个平坦的底部形貌。之后，从分割带上移除分离出的晶圆边缘环和背衬金属板。剩下的步骤IIId和步骤Ivd分别与图5中的步骤IVc和步骤Vc相同，除了为便于装置拾取的后推针82的顶部采用非粘性的材料制成，如特氟纶，以避免粘结在双侧分割带90上。
上述描述包括许多的技术特征，这些特征不应被认为是对本发明范围的限制，仅仅是对本发明的诸多现有技术实施例的描述。例如，本发明被描述为极薄功率半导体装置芯片，然而本发明同样可用于许多类型的半导体装置，如数码产品和RF装置。
通过上述描述和附图，本发明给出了许多涉及精确构造的具体实施例。本领域的技术人员将会赞赏本发明，并且本领域的普通技术人员不用通过大量的实验就能得到其它的实施方式。处于专利档的目的，本发明的范围不应仅限于前述的具体实施例，及以下的权利要求。任何在权利要求及其等价物的范围内的修改都将被认为落在本发明的保护范围之内。
Claims (21)
1.一种形成极薄装置芯片的方法，其特征在于，包含以下步骤：
步骤a：提供一个具有原始厚度的半导体晶圆，所述的晶圆具有一组位于其前侧面的预制装置；
步骤b：从晶圆背侧，仅减薄晶圆的中央区域，为预制装置提供相应的极薄区域，同时保留具有原始厚度的晶圆外围区域，作为结构强度，防止后续操作中的破损；
步骤c：在晶圆背侧形成电阻连接；
步骤d：从晶圆上，分离并收集所述的每一组预制装置，形成极薄芯片；
所述的形成电阻连接的步骤进一步包括：探测并标记晶圆的前侧，以从缺陷装置中区分出具有功能的装置，由于仅减薄中央区域所导致的晶圆背侧的分段形貌，采用一个台阶外形体以匹配和支持晶圆背侧的形貌，防止后续操作中的破坏。
2.如权利要求1所述的一种形成极薄装置芯片的方法，其特征在于，所述的形成电阻连接的步骤进一步包括：
步骤c1：清洁并蚀刻晶圆背侧，以移除其上的污垢和氧化物；
步骤c2：在晶圆背侧上真空沉积背衬金属。
3.如权利要求1所述的一种形成极薄装置芯片的方法，其特征在于，所述的形成电阻连接的步骤进一步包括：
步骤c1：使用搀杂剂，向晶圆背侧引入离子，形成一个重搀杂半导体层；
步骤c2：对晶圆进行退火处理，以激活引入的搀杂剂；
步骤c3：清洁并蚀刻晶圆背侧，以移除其上的污垢和氧化物；
步骤c4：在晶圆背侧上真空沉积背衬金属。
4.如权利要求1所述的一种形成极薄装置芯片的方法，其特征在于，所述的形成电阻连接的步骤进一步包括：
步骤c1：使用搀杂剂，向晶圆背侧引入离子，形成一个重搀杂半导体层；
步骤c2：清洁并蚀刻晶圆背侧，以移除其上的污垢和氧化物；
步骤c3：在晶圆背侧上真空沉积背衬金属；
步骤c4：对晶圆进行退火处理，以激活引入的搀杂剂。
5.如权利要求1所述的一种形成极薄装置芯片的方法，其特征在于，所述的采用一个台阶外形体的步骤，进一步包括：
在台阶外形体的顶表面上采用一组真空端口，以加强其对晶圆的控制力。
6.如权利要求1所述的一种形成极薄装置芯片的方法，其特征在于，所述的分离并收集预制装置的步骤，进一步包括：
步骤d1：把晶圆背侧临时粘结到分割带上，并且可在之后的处理过程中，能在足够的机械强度下从分割带上卸下该晶圆；
步骤d2：将预制装置之间分离开，并从晶圆外围上分离预制装置，同时将单独的预制装置和晶圆外围粘结到分割带上；
步骤d3：采用足够的机械强度，从分割带上拾取并收集单独的预制装置。
7.如权利要求6所述的一种形成极薄装置芯片的方法，其特征在于，所述的把晶圆背侧临时粘结到分割带上的步骤，进一步包括：
步骤d11：采用一个尺寸比晶圆大的单侧带，作为分割带，采用一个分割框架来支撑分割带；
步骤d12：使用一个背衬金属板，该背衬金属板的尺寸和外形与减薄的晶圆的中央区域的尺寸和外形充分匹配；
步骤d13：使用面对晶圆背侧的分割带上的粘合层，将切割带夹在晶圆和背衬金属板的中间，借助背衬金属板，下压，将分割带和晶圆背侧紧密粘结，粘结分割带的外围到分割框架上；
步骤d14：移除背衬金属板。
8.如权利要求7所述的一种形成极薄装置芯片的方法，其特征在于，所述的将预制装置之间分离开，并从晶圆外围上分离预制装置的步骤，进一步包括：
步骤d21：由于仅减薄中央区域所导致的晶圆背侧的分段形貌，采用一个台阶外形体以匹配和支持晶圆背侧的形貌，防止后续操作中的破损；
步骤d22：将分割带的外侧边缘固定在分割框架上，采用机械分割，从晶圆上分离出预制装置，分割深度略大于晶圆中央区域的厚度。
9.如权利要求8所述的一种形成极薄装置芯片的方法，其特征在于，所述的采用台阶外形体的步骤，进一步包括：
在台阶外形体的顶表面上采用一组真空端口，以加强其对晶圆的控制 力。
10.如权利要求6所述的一种形成极薄装置芯片的方法，其特征在于，所述的把晶圆背侧临时粘结到分割带上的步骤，进一步包括：
步骤d11：采用一个尺寸比晶圆大的双侧带，作为分割带，采用一个分割框架来支撑分割带；
步骤d12：使用一个背衬金属板，该背衬金属板的尺寸和外形与减薄的晶圆的中央区域的尺寸和外形充分匹配；
步骤d13：将切割带夹在晶圆和背衬金属板的中间，然后借助背衬金属板，下压，将分割带、晶圆背侧和背衬金属板之间紧密粘结，粘结分割带的外围到分割框架上。
11.如权利要求10所述的一种形成极薄装置芯片的方法，其特征在于，所述的将预制装置之间分离开，并从晶圆外围上分离预制装置的步骤，进一步包括：
步骤d21：使用一个平坦的体结构支撑背衬金属板-分割带组合物的背侧，防止后续操作中的破损；
步骤d22：将分割带的外侧边缘固定在分割框架上，采用机械分割，从晶圆上分离出预制装置，分割深度略大于晶圆中央区域的厚度。
12.如权利要求11所述的一种形成极薄装置芯片的方法，其特征在于，所述的使用一个平坦的体结构的步骤，进一步包括：
在台阶外形体的顶表面上采用一组真空端口，以加强其对背衬金属板-分割带组合物的控制力。
13.如权利要求1所述的一种形成极薄装置芯片的方法，其特征在于，所述的分离并收集所述的每一组预制装置的步骤，进一步包括：
步骤d1：把晶圆前侧临时粘结到第一传送带上，并且可在之后的处理过程中，能从第一传送带上卸下该晶圆，使用分割框架来固定传送带的外围，将框架和第一传送带粘贴到卡盘上。
步骤d2：在固定第一传送带的外侧边缘和分割框架的同时，从晶圆外围区域上，分离并收集连同第一传送带在一起的晶圆中央区域；
步骤d3：临时粘结晶圆背侧到第二传送带上，并且可在之后的处理过程中，能从第二传送带上卸下该晶圆，采用一个分割框架固定第二传送带的外 侧边缘，从晶圆上移除第一传送带，以形成带传送；
步骤d4：粘贴第二传送带到卡盘上，使用一个分割带固定第二传送带的外侧边缘，分离并拾取每一个预制装置，形成极薄芯片。
14.如权利要求13所述的一种形成极薄装置芯片的方法，其特征在于，所述的把晶圆前侧临时粘结到第一传送带上的步骤，进一步包括：采用一种紫外线释放第一传送带。
15.如权利要求13所述的一种形成极薄装置芯片的方法，其特征在于，所述的从晶圆外围区域上分离出中央区域的步骤，进一步包括
使用功率激光，沿中央区域和外围区域之间的划线，进行切割，以实现分离。
16.如权利要求13所述的一种形成极薄装置芯片的方法，其特征在于，所述的从晶圆外围区域上分离出中央区域的步骤，进一步包括
使用机械切割头，沿中央区域和外围区域之间的划线，进行切割，以实现分离。
17.如权利要求13所述的一种形成极薄装置芯片的方法，其特征在于，所述的分离每一个预制装置的步骤，进一步包括：
采用机械分割，从晶圆上分离出预制装置，分割深度略大于晶圆厚度。
18.如权利要求1所述的一种形成极薄装置芯片的方法，其特征在于，所述的分离并收集预制装置的步骤，进一步包括：
步骤d1：把晶圆前侧临时粘结到一个传送带上，并且可在之后的处理过程中，能从该传送带上卸下该晶圆，使用分割框架来固定传送带的外围，将框架和传送带粘贴到卡盘上。
步骤d2：在固定传送带的外侧边缘和分割框架的同时，使用功率激光，沿预制装置之间的划线，进行切割，从晶圆背侧分离出每一个预制装置，形成分离。
步骤d3：收集每一个预制装置，形成极薄芯片。
19.如权利要求18所述的一种形成极薄装置芯片的方法，其特征在于，所述的分离出每一个预制装置的步骤，进一步包括：
在晶圆背侧的上部使用红外照相机，以探测预制装置之间的划线。
20.如权利要求18所述的一种形成极薄装置芯片的方法，其特征在于，所 述的分离出每一个预制装置的步骤，进一步包括：
在透明分割体和透明分割带的下面使用照相机，以探测预制装置之间划线的位置。
21.如权利要求18所述的一种形成极薄装置芯片的方法，其特征在于，所述的收集预制装置，形成极薄芯片的步骤，进一步包括：
将芯片背侧粘贴在另一个带上，从而转移分离出的装置到该带上，拾取每一个预制装置，形成极薄芯片。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/694,888 US20080242052A1 (en) | 2007-03-30 | 2007-03-30 | Method of forming ultra thin chips of power devices |
| US11/694,888 | 2007-03-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101276740A CN101276740A (zh) | 2008-10-01 |
| CN101276740B true CN101276740B (zh) | 2010-12-01 |
Family
ID=39795162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100870201A Active CN101276740B (zh) | 2007-03-30 | 2008-03-28 | 一种形成极薄功率装置芯片的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20080242052A1 (zh) |
| CN (1) | CN101276740B (zh) |
| TW (1) | TWI423315B (zh) |
Families Citing this family (82)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7898092B2 (en) * | 2007-11-21 | 2011-03-01 | Alpha & Omega Semiconductor, | Stacked-die package for battery power management |
| US7884454B2 (en) | 2005-01-05 | 2011-02-08 | Alpha & Omega Semiconductor, Ltd | Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package |
| US20060145312A1 (en) * | 2005-01-05 | 2006-07-06 | Kai Liu | Dual flat non-leaded semiconductor package |
| JP4927484B2 (ja) * | 2006-09-13 | 2012-05-09 | 株式会社ディスコ | 積層用デバイスの製造方法 |
| US7678667B2 (en) * | 2007-06-20 | 2010-03-16 | Silverbrook Research Pty Ltd | Method of bonding MEMS integrated circuits |
| US20080318413A1 (en) * | 2007-06-21 | 2008-12-25 | General Electric Company | Method for making an interconnect structure and interconnect component recovery process |
| JP2010016116A (ja) * | 2008-07-02 | 2010-01-21 | Disco Abrasive Syst Ltd | 半導体デバイスの製造方法 |
| US8084335B2 (en) * | 2008-07-11 | 2011-12-27 | Semiconductor Components Industries, Llc | Method of thinning a semiconductor wafer using a film frame |
| US7989318B2 (en) * | 2008-12-08 | 2011-08-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for stacking semiconductor dies |
| US8501587B2 (en) | 2009-01-13 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stacked integrated chips and methods of fabrication thereof |
| US8062958B2 (en) | 2009-04-01 | 2011-11-22 | Micron Technology, Inc. | Microelectronic device wafers and methods of manufacturing |
| US9257375B2 (en) | 2009-07-31 | 2016-02-09 | Alpha and Omega Semiconductor Inc. | Multi-die semiconductor package |
| US8164199B2 (en) | 2009-07-31 | 2012-04-24 | Alpha and Omega Semiconductor Incorporation | Multi-die package |
| CN102097404B (zh) * | 2009-12-10 | 2013-09-11 | 万国半导体有限公司 | 低衬底电阻的晶圆级芯片尺寸封装及其制造方法 |
| JP5641766B2 (ja) * | 2010-04-22 | 2014-12-17 | 株式会社ディスコ | ウェーハの分割方法 |
| JP5686551B2 (ja) * | 2010-08-31 | 2015-03-18 | 株式会社ディスコ | ウエーハの加工方法 |
| JP5755043B2 (ja) * | 2011-06-20 | 2015-07-29 | 株式会社ディスコ | 半導体ウエーハの加工方法 |
| CN102842556B (zh) * | 2011-06-21 | 2015-04-22 | 万国半导体(开曼)股份有限公司 | 双面外露的半导体器件及其制作方法 |
| US8450152B2 (en) * | 2011-07-28 | 2013-05-28 | Alpha & Omega Semiconductor, Inc. | Double-side exposed semiconductor device and its manufacturing method |
| US8785296B2 (en) * | 2012-02-14 | 2014-07-22 | Alpha & Omega Semiconductor, Inc. | Packaging method with backside wafer dicing |
| US9245773B2 (en) | 2011-09-02 | 2016-01-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device packaging methods and structures thereof |
| US9418876B2 (en) * | 2011-09-02 | 2016-08-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of three dimensional integrated circuit assembly |
| JP5868081B2 (ja) * | 2011-09-05 | 2016-02-24 | 株式会社ディスコ | 加工装置 |
| CN102403217B (zh) * | 2011-11-11 | 2013-11-06 | 华中科技大学 | 一种超薄芯片的制备方法 |
| JP5981154B2 (ja) * | 2012-02-02 | 2016-08-31 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US8716067B2 (en) * | 2012-02-20 | 2014-05-06 | Ixys Corporation | Power device manufacture on the recessed side of a thinned wafer |
| JP2013187272A (ja) * | 2012-03-07 | 2013-09-19 | Disco Abrasive Syst Ltd | 加工方法 |
| EP2827362A4 (en) * | 2012-03-12 | 2015-11-04 | Mitsubishi Electric Corp | VACUUM SUCTION LEVER, METHOD FOR CUTTING SEMICONDUCTOR WAFERS, AND METHOD FOR GLOWING SEMICONDUCTOR WAFERS |
| JP5895676B2 (ja) * | 2012-04-09 | 2016-03-30 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP5770677B2 (ja) * | 2012-05-08 | 2015-08-26 | 株式会社ディスコ | ウェーハの加工方法 |
| JP5985880B2 (ja) * | 2012-05-08 | 2016-09-06 | 株式会社ディスコ | ウエーハの分割方法 |
| CN103390539B (zh) * | 2012-05-11 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 薄硅片的制备方法 |
| JP2014003199A (ja) * | 2012-06-20 | 2014-01-09 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
| JP5975767B2 (ja) * | 2012-07-18 | 2016-08-23 | 株式会社ディスコ | 加工装置 |
| US9520380B2 (en) * | 2012-09-01 | 2016-12-13 | Alpha And Omega Semiconductor Incorporated | Wafer process for molded chip scale package (MCSP) with thick backside metallization |
| JP6096442B2 (ja) * | 2012-09-10 | 2017-03-15 | ラピスセミコンダクタ株式会社 | 半導体装置および半導体装置の製造方法 |
| US9196534B2 (en) * | 2013-02-24 | 2015-11-24 | Alpha And Omega Semiconductor Incorporated | Method for preparing semiconductor devices applied in flip chip technology |
| JP6143331B2 (ja) * | 2013-03-01 | 2017-06-07 | 株式会社ディスコ | ウエーハの加工方法 |
| CN104124176B (zh) * | 2013-04-24 | 2018-05-04 | 万国半导体股份有限公司 | 制备应用在倒装安装工艺上的半导体器件的方法 |
| US9589880B2 (en) * | 2013-10-09 | 2017-03-07 | Infineon Technologies Ag | Method for processing a wafer and wafer structure |
| CN103811396A (zh) * | 2014-01-24 | 2014-05-21 | 南通富士通微电子股份有限公司 | 圆片封装工艺用治具 |
| JP6366351B2 (ja) * | 2014-05-13 | 2018-08-01 | 株式会社ディスコ | ウェーハの加工方法 |
| JP6385131B2 (ja) | 2014-05-13 | 2018-09-05 | 株式会社ディスコ | ウェーハの加工方法 |
| US9793182B2 (en) * | 2014-09-12 | 2017-10-17 | Infineon Technologies Ag | Semiconductor device arrangement and a method for forming a semiconductor device arrangement |
| JP2016082162A (ja) * | 2014-10-21 | 2016-05-16 | 株式会社ディスコ | ウエーハの加工方法 |
| JP2016187004A (ja) * | 2015-03-27 | 2016-10-27 | 株式会社ディスコ | ウェーハの加工方法 |
| JP6479532B2 (ja) | 2015-03-30 | 2019-03-06 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP6332556B2 (ja) * | 2015-04-20 | 2018-05-30 | 三菱電機株式会社 | 半導体装置の製造方法 |
| CN106997852A (zh) * | 2016-01-25 | 2017-08-01 | 万国半导体股份有限公司 | 用于带有厚背面金属化的模压芯片级封装的晶圆工艺 |
| DE102016108500B4 (de) * | 2016-05-09 | 2023-12-14 | Infineon Technologies Ag | Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Stützelement und eine Halbleitervorrichtung mit einem Stützelement |
| US9748140B1 (en) * | 2016-05-13 | 2017-08-29 | Infineon Technologies Ag | Method of manufacturing semiconductor devices |
| DE102016111629B4 (de) * | 2016-06-24 | 2022-10-27 | Infineon Technologies Ag | Verfahren zum Herstellen einer Halbleitervorrichtung |
| GB2551732B (en) | 2016-06-28 | 2020-05-27 | Disco Corp | Method of processing wafer |
| US10109475B2 (en) | 2016-07-29 | 2018-10-23 | Semiconductor Components Industries, Llc | Semiconductor wafer and method of reducing wafer thickness with asymmetric edge support ring encompassing wafer scribe mark |
| CN108022836B (zh) * | 2016-10-31 | 2021-04-06 | 中芯国际集成电路制造(上海)有限公司 | 一种多层堆叠晶圆的研磨方法 |
| JP2018074123A (ja) * | 2016-11-04 | 2018-05-10 | 株式会社ディスコ | ウエーハの加工方法 |
| EP3333882B1 (en) | 2016-12-06 | 2020-08-05 | IMEC vzw | Method for bonding thin semiconductor chips to a substrate |
| JP6770443B2 (ja) * | 2017-01-10 | 2020-10-14 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体ウェハ |
| JP2018182060A (ja) | 2017-04-13 | 2018-11-15 | 力祥半導體股▲フン▼有限公司ＵＢＩＱ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃｏｒｐ． | 半導体装置、半導体ウェハ、および半導体装置の製造方法 |
| US10741487B2 (en) | 2018-04-24 | 2020-08-11 | Semiconductor Components Industries, Llc | SOI substrate and related methods |
| US11361970B2 (en) | 2017-08-17 | 2022-06-14 | Semiconductor Components Industries, Llc | Silicon-on-insulator die support structures and related methods |
| JP7015668B2 (ja) * | 2017-10-11 | 2022-02-03 | 株式会社ディスコ | 板状物の分割装置 |
| JP7084718B2 (ja) * | 2017-12-28 | 2022-06-15 | 株式会社ディスコ | 被加工物の加工方法 |
| FR3077423B1 (fr) * | 2018-01-30 | 2020-11-27 | Commissariat Energie Atomique | Structure de manipulation pour amincir un substrat et procede d'amincissement d'un substrat utilisant une telle structure |
| US11114402B2 (en) * | 2018-02-23 | 2021-09-07 | Semiconductor Components Industries, Llc | Semiconductor device with backmetal and related methods |
| JP7025964B2 (ja) * | 2018-03-16 | 2022-02-25 | 東京エレクトロン株式会社 | 熱処理装置 |
| FR3085575B1 (fr) | 2018-09-03 | 2021-06-18 | St Microelectronics Tours Sas | Boitier de puce electronique |
| DE102018215793A1 (de) | 2018-09-18 | 2020-03-19 | Robert Bosch Gmbh | Verfahren zur Herstellung einer Halbleitervorrichtung sowie Halbleitervorrichtung |
| JP7239298B2 (ja) * | 2018-10-23 | 2023-03-14 | 株式会社ディスコ | レーザー加工方法 |
| JP2020066015A (ja) | 2018-10-23 | 2020-04-30 | 株式会社ディスコ | レーザー加工方法 |
| US10964596B2 (en) * | 2019-01-25 | 2021-03-30 | Semiconductor Components Industries, Llc | Backside metal patterning die singulation system and related methods |
| US10825731B2 (en) * | 2019-01-25 | 2020-11-03 | Semiconductor Components Industries, Llc | Methods of aligning a semiconductor wafer for singulation |
| FR3093230B1 (fr) * | 2019-02-27 | 2023-01-06 | St Microelectronics Tours Sas | Boîtier de puce électronique |
| CN110277345B (zh) * | 2019-05-15 | 2021-11-19 | 福建省福联集成电路有限公司 | 一种传感器的制造方法及传感器 |
| CN110133240B (zh) * | 2019-06-03 | 2021-04-06 | 浙江麦知网络科技有限公司 | 一种嵌入式生物芯片匣的制作设备 |
| US20210013176A1 (en) * | 2019-07-09 | 2021-01-14 | Semiconductor Components Industries, Llc | Pre-stacking mechanical strength enhancement of power device structures |
| US11264264B2 (en) * | 2019-07-24 | 2022-03-01 | Semiconductor Components Industries, Llc | Solder bump formation using wafer with ring |
| US11551986B2 (en) * | 2020-04-02 | 2023-01-10 | Texas Instruments Incorporated | Shape memory polymer for use in semiconductor device fabrication |
| CN111710648B (zh) * | 2020-07-07 | 2023-04-11 | 绍兴同芯成集成电路有限公司 | 一种键合玻璃载板的超薄晶圆背面及双面加工工艺 |
| CN113172778A (zh) * | 2021-04-28 | 2021-07-27 | 华虹半导体(无锡)有限公司 | 太鼓环去除方法及用于太鼓环去除的定位装置 |
| CN113732525A (zh) * | 2021-09-03 | 2021-12-03 | 湖北三维半导体集成创新中心有限责任公司 | 一种晶圆的切割方法 |
| CN114242835A (zh) * | 2021-12-08 | 2022-03-25 | 西南技术物理研究所 | 一种用于硅基光敏芯片减薄的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6861336B1 (en) * | 2003-11-30 | 2005-03-01 | Union Semiconductor Technology Corporation | Die thinning methods |
| CN1601704A (zh) * | 2003-09-26 | 2005-03-30 | 株式会社迪思科 | 晶片的加工方法 |
| US7148125B2 (en) * | 2001-12-12 | 2006-12-12 | Denso Corporation | Method for manufacturing semiconductor power device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6008070A (en) * | 1998-05-21 | 1999-12-28 | Micron Technology, Inc. | Wafer level fabrication and assembly of chip scale packages |
| US6162702A (en) * | 1999-06-17 | 2000-12-19 | Intersil Corporation | Self-supported ultra thin silicon wafer process |
| US6277659B1 (en) * | 1999-09-29 | 2001-08-21 | Advanced Micro Devices, Inc. | Substrate removal using thermal analysis |
| US6335224B1 (en) * | 2000-05-16 | 2002-01-01 | Sandia Corporation | Protection of microelectronic devices during packaging |
| GB0015500D0 (en) * | 2000-06-23 | 2000-08-16 | Randox Lab Ltd | Production of silicon diaphragms by precision grinding |
| US6608370B1 (en) * | 2002-01-28 | 2003-08-19 | Motorola, Inc. | Semiconductor wafer having a thin die and tethers and methods of making the same |
| WO2004001819A1 (ja) * | 2002-06-25 | 2003-12-31 | Sanken Electric Co., Ltd. | 半導体素子の製造方法およびリング状補強部材 |
| US7244663B2 (en) * | 2004-08-31 | 2007-07-17 | Micron Technology, Inc. | Wafer reinforcement structure and methods of fabrication |
| JP4741332B2 (ja) * | 2005-09-30 | 2011-08-03 | 株式会社ディスコ | ウエーハの加工方法 |
| JP5111938B2 (ja) * | 2007-05-25 | 2013-01-09 | 日東電工株式会社 | 半導体ウエハの保持方法 |
-
2007
- 2007-03-30 US US11/694,888 patent/US20080242052A1/en not_active Abandoned
-
2008
- 2008-03-28 CN CN2008100870201A patent/CN101276740B/zh active Active
- 2008-03-31 TW TW097111794A patent/TWI423315B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7148125B2 (en) * | 2001-12-12 | 2006-12-12 | Denso Corporation | Method for manufacturing semiconductor power device |
| CN1601704A (zh) * | 2003-09-26 | 2005-03-30 | 株式会社迪思科 | 晶片的加工方法 |
| US6861336B1 (en) * | 2003-11-30 | 2005-03-01 | Union Semiconductor Technology Corporation | Die thinning methods |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101276740A (zh) | 2008-10-01 |
| US20080242052A1 (en) | 2008-10-02 |
| TW200839860A (en) | 2008-10-01 |
| TWI423315B (zh) | 2014-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101276740B (zh) | 一种形成极薄功率装置芯片的方法 | |
| TWI269379B (en) | Back-grinding/dicing tape applying system | |
| KR100433781B1 (ko) | 반도체장치의 제조방법 | |
| US8502335B2 (en) | CMOS image sensor big via bonding pad application for AlCu Process | |
| US6824643B2 (en) | Method and device of peeling semiconductor device using annular contact members | |
| US6949158B2 (en) | Using backgrind wafer tape to enable wafer mounting of bumped wafers | |
| CN100388503C (zh) | 背面照射型光电二极管阵列及其制造方法 | |
| US20090212397A1 (en) | Ultrathin integrated circuit and method of manufacturing an ultrathin integrated circuit | |
| US7303400B2 (en) | Package of a semiconductor device with a flexible wiring substrate and method for the same | |
| CN110957332A (zh) | 用于堆叠传感器的带通滤波器 | |
| CN106024710A (zh) | 制造半导体器件的方法 | |
| US7932575B2 (en) | Method of fabricating back-illuminated imaging sensors using a bump bonding technique | |
| US11127635B1 (en) | Techniques for wafer stack processing | |
| US20150038057A1 (en) | Semiconductor element producing method | |
| JP2014007351A (ja) | 半導体装置の製造方法 | |
| JP2002100589A (ja) | 半導体装置製造方法 | |
| US20120217604A1 (en) | Solid-state imaging device, manufacturing method thereof, electronic apparatus, and semiconductor device | |
| CN101226889A (zh) | 重配置线路结构及其制造方法 | |
| US7772623B2 (en) | CMOS image sensor and method for fabricating the same | |
| TWI420598B (zh) | 在功率半導體晶片上形成帶有圖案的厚金屬的方法 | |
| US10332931B2 (en) | Semiconductor device for wafer-scale integration | |
| CN111463141B (zh) | 一种提高晶圆探针台利用率的方法 | |
| US8987898B2 (en) | Semiconductor wafer with reduced thickness variation and method for fabricating same | |
| CN106796874A (zh) | 半导体装置的制造方法 | |
| JP3857387B2 (ja) | 半導体放射線検出装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170707 Address after: Chongqing city Beibei district and high tech Industrial Park the road No. 5 of 407 Patentee after: Chongqing Wanguo Semiconductor Technology Co.,Ltd. Address before: Bermuda Hamilton No. 22 Vitoria street Canon hospital Patentee before: ALPHA & OMEGA SEMICONDUCTOR, Ltd. |
|
| TR01 | Transfer of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Method of forming ultra thin chips of power devices Effective date of registration: 20191210 Granted publication date: 20101201 Pledgee: Chongqing Branch of China Development Bank Pledgor: Chongqing Wanguo Semiconductor Technology Co.,Ltd. Registration number: Y2019500000007 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Granted publication date: 20101201 Pledgee: Chongqing Branch of China Development Bank Pledgor: Chongqing Wanguo Semiconductor Technology Co.,Ltd. Registration number: Y2019500000007 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right |