TWI423315B - 一種形成極薄功率裝置晶片的方法 - Google Patents

一種形成極薄功率裝置晶片的方法 Download PDF

Info

Publication number
TWI423315B
TWI423315B TW097111794A TW97111794A TWI423315B TW I423315 B TWI423315 B TW I423315B TW 097111794 A TW097111794 A TW 097111794A TW 97111794 A TW97111794 A TW 97111794A TW I423315 B TWI423315 B TW I423315B
Authority
TW
Taiwan
Prior art keywords
wafer
back side
forming
prefabricated
tape
Prior art date
Application number
TW097111794A
Other languages
English (en)
Other versions
TW200839860A (en
Inventor
Feng Tao
Hebert Francois
Sun Ming
Se Ho Yueh
Original Assignee
Alpha & Omega Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha & Omega Semiconductor filed Critical Alpha & Omega Semiconductor
Publication of TW200839860A publication Critical patent/TW200839860A/zh
Application granted granted Critical
Publication of TWI423315B publication Critical patent/TWI423315B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043Making grooves, e.g. cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

一種形成極薄功率裝置晶片的方法
本發明屬於半導體裝置製造領域,涉及一種形成極薄的功率半導體裝置晶片的方法,所述的功率半導體裝置如功率金屬氧化物半導體場效應電晶體(MOSFET)和絕緣柵極雙極電晶體(IGBT)。
現代電子產品的大體趨勢,如市場定位的需要,是產品小型化並且功能性大大增強。毫無疑問,同樣的趨勢也適用於功率電子裝置區段。因此,在功率電子裝置領域,現在需要小型化的產品,同時在功率電子裝置中,及其需要高效的散熱以及對電磁干擾(EMI)/無線射頻干擾(RFI)的遮罩。
由於具有減少體裝置電阻、減少體裝置熱壓力,以及在維持低剖面的同時,能製成薄於10密爾(mil,千分之一寸)的晶粒堆疊的優勢,功率半導體裝置晶片在半導體行業應用廣泛。由於厚的外延層成本高,外延層必須作為用於高電壓的半導體的體(semiconductor bulk)來生成是十分重要的。這是因為,必須的外延厚度與最高裝置電壓近似成正比。
以下是對先前技術中製造薄的半導體晶圓的簡要介紹。
在2000年12月19日,由Morcom等人申請並轉讓給Intersil公司的,標題為“自給的極薄矽晶圓加工”的美國專 利6,162,702中,描述了一個具有許多極薄的中央區域矽晶圓,較厚的矽圓周邊框支撐著上述中央區域。通過傳統方法採用傳統移除設備來減薄所述的中央區域。作為可選方法,也可採用光致抗蝕劑塗層或光致抗蝕劑塗層與硬質塗層的組合體來蝕刻掉中央區域。
在2005年4月26日,由Desalvo等人申請的,標題為“製造微波無線射頻晶圓的剛性背側構造”美國專利6,884,717中,描述了一種基於蝕刻減薄半導體晶圓的方法,作為一個改良的可選方案來代替打磨和拋光減薄晶圓法。減薄的晶圓包括一個結構增強的晶圓,在原始晶圓層的背側柵格陣列上設置柵格單元,該柵格單元環繞單獨的減薄晶圓區域,以改良減薄晶圓的強度和物理剛性。更適宜地,柵格陣列被用於同樣在原始晶圓層上的附加晶圓週邊背側環上。可以在減薄工藝、快速蝕刻過程中避免晶圓前面的表面粘著,通過公開的減薄安排,減少晶圓破損,提高晶圓強度並改進晶圓處理,比傳統晶圓減薄技術具有優勢。
在2005年10月27日,由Kroninger、Wener等人申請的,標題為“晶圓穩定性裝置和聯合制造方法”的美國專利20050236693中,描述了一個穩定性裝置和方法,以穩定化處理一個薄的薄膜晶圓。薄晶圓被固定和定位在平面結構(planar fashion)上。穩定性裝置外形為環,設置在晶圓的週邊並且緊密地連接在其上。穩定性裝置和晶圓通過負壓力(negative pressure)或具有高熱穩定性的粘合劑連接。 晶圓和裝置採用相似的半導體材料加工,並具有相同的外形輪廓(outline contour)。在晶圓生產和處理過程的處理步驟中,穩定性裝置保留在晶圓上。
在2006年10月3日,Priewasser申請了一個標題為“處理晶圓的方法”的美國專利7,115,485,並轉讓給日本東京的Disco公司。為了在處理過程中易於操作一個薄晶圓,一個保護部件粘結並貫穿粘合劑至晶圓前側表面的週邊剩餘區域,該區域不是由單獨裝置形成,並且晶圓的背側表面建立在整個晶圓的前側表面被保護部件支撐的基礎上。由於晶圓外部的週邊通過保護部件來增強,即便在進行了打磨減薄處理後,晶圓仍可以容易地被操作。
本發明公開了一種製造功率半導體裝置的極薄晶片的方法。該方法從一個具有原始厚度的半導體晶圓和預製的前側裝置開始,包括如下步驟:從晶圓背側減薄晶圓中央區域,為預製裝置提供一個極薄的區域,同時在晶圓週邊部分保留原始厚度,以提供結構強度防止後續處理中的破損;在晶圓背側形成一個電阻連接;從晶圓上分離並收集每一個預製裝置,形成極薄晶片。
在一個形成電阻連接的實施例中,該方法包括:清潔並蝕刻晶圓背側,以移除污垢和氧化物;在晶圓背側上真空沉積背襯金屬。
在另一個形成電阻連接的實施例中,該方法包括: 使用攙雜劑,在晶圓背側引入離子,形成一個重攙雜傳導層對晶圓進行退火處理,以啟動引入的攙雜劑;清理並蝕刻晶圓背側,以移除污垢和氧化物;在晶圓背側上真空沉積背襯金屬。
在形成電阻連接的另一個實施例中,該方法包括:使用攙雜劑,在晶圓背側引入離子,形成一個重攙雜傳導層清理並蝕刻晶圓背側,以移除污垢和氧化物;在晶圓背側上真空沉積背襯金屬;對晶圓進行退火處理,以啟動引入的攙雜劑。
在形成電阻連接的另一個實施例中,該方法包括,探測並標記晶圓前側,從缺陷裝置中區分出具有功能的裝置。由於僅中央區域減薄所導致的晶圓背側的分段形貌(stepped topography),故該方法進一步採用一個臺階外形體以匹配和支持晶圓背側的形貌,並防止在晶圓探測過程中晶圓背側破損。該臺階外形體可進一步從頂部表面的埠提供真空,以加強其對晶圓的控制力。
在一個實施例中,分離和收集預製裝置的步驟進一步包括:把晶圓背側臨時粘結到分割帶上,以便能在足夠的機械強度下卸下該晶圓。該步驟通過以下方式完成:採用一個尺寸比晶圓大的單側面的帶作為分割帶,採用一個分割框架支撐分割帶。另外,使用一個背襯金屬板,該背襯金屬板的尺寸和外形與減薄的晶圓的中央區域的尺寸和外 形充分匹配。然後,將分割帶具有粘合劑的一側貼到晶圓背側,將切割帶夾在晶圓和背襯金屬板板的中間,然後壓分割帶,使其與晶圓背側緊密粘結,並將分割帶的週邊粘結在分割框架上。然後移除背襯金屬板。將預製裝置之間分離開,並從晶圓週邊上分離預製裝置,同時允許單獨的預製裝置和晶圓週邊被粘結到分割帶上。上述步驟通過以下方式實現:採用一個臺階外形體以匹配和支持晶圓背側的形貌,並防止在晶圓探測過程中晶圓背側破損。通過分割框架來固定分割帶外側邊緣的同時,將預製裝置從晶圓上機械分割開,該分割深度略厚於晶圓中央區域。然後,採用足夠的機械強度,從分割帶上拾取並收集單獨的預製裝置(pre-fabricated devices)。
在一個實施例中,通過以下方法將晶圓背側粘結到分割帶上:採用一個尺寸比晶圓大的雙側帶,作為分割帶,採用一個分割框架來支撐分割帶;使用一個背襯金屬板,該背襯金屬板的尺寸和外形與減薄的晶圓的中央區域的尺寸和外形充分匹配;將切割帶夾在晶圓和背襯金屬板板的中間,然後壓分割帶,使其與晶圓背側和背襯金屬板緊密粘結,並將分割帶的週邊粘結在分割框架上。
在一個實施例中,將預製裝置之間分離開,並從晶圓週邊上分離預製裝置的步驟通過以下方式完成:使用一個平的卡盤來支撐背襯金屬板-分割帶組合物 的背側,以防止後續處理步驟中晶圓破損;在使用分割框架固定分割帶外側邊緣的同時,從晶圓上機械分割開預製裝置。
在一個實施例中,分離收集預製裝置的步驟包括:將晶圓前側粘結到第一傳送帶上,以允許後續的移除;為了實現後續的移除,第一傳送帶可以是紫外線釋放型;採用一個分割框架來固定傳送帶,並且粘貼分割框架和第一傳送帶到卡盤上;在固定第一傳送帶的外側邊緣和分割帶的同時,從晶圓週邊上,分離並拾取連同第一傳送帶在一起的晶圓中央區域;臨時粘結晶圓背側到第二傳送帶上,以允許後續的釋放;採用一個分割框架固定第二傳送帶的外側邊緣,從晶圓上移除第一傳送帶,以形成帶傳送;粘貼第二傳送帶到卡盤上,使用一個分割帶固定第二傳送帶的外側邊緣;分離並拾取每一個預製裝置,形成極薄晶片。
為從晶圓的週邊部分上分離出中央區域,使用一個功率雷射器,沿著晶圓中央區域和週邊部分之間的劃線進行切割。可選擇地,可以使用機械切割頭代替功率雷射器。通過機械分割,分離每一個預製裝置,並從晶圓上分離預製裝置,該分割深度略大於晶圓厚度。
在另一個可選實施例中,分離收集預製裝置的步驟包括:將晶圓前側粘結到第一傳送帶上,以允許後續的移除;採用一個分割框架來固定傳送帶,並且粘貼分割框架和第一傳送帶到卡盤上;採用功率雷射器,從晶圓背側沿預製裝置之間的劃線進行切割,以分離每一個預製裝置;為了便於功率雷射器的運行,一個紅外線(IR)成像照相機被配置在晶圓背側之上,以探測預製裝置之間的劃線;可選擇地,分割卡盤和分割帶都可採用透明材料製成,並且成像照相機可被配置在分割卡盤和分割帶的下面,以探測預製裝置之間的劃線的位置拾取每一個預製裝置,形成極薄晶片,這可以通過以下步驟實現:將該晶片的背側粘結在另一個帶子上,從而將分離的裝置轉移到該帶子上;從前側拾取每一個預製裝置,形成極薄晶片。
本發明的上述方面及其實施例將通過以下敍述做進一步闡述,以使得本領域的普通技術人員可以理解。
以上及以下的描述連同附圖僅僅包含了本發明的一個或多個的通常實施方式,並且同樣描述了一些可效仿的可選擇的特徵和/或可選擇的實施方式。這些描述和附圖僅處 於闡述的目的,並不限制本發明。因此,本領域的普通技術人員可以作出各種修改,變更。然而這些修改和變更應視為本發明的範圍。
第1圖描述了本發明第一個實施例包含的製造整個極薄功率裝置晶片30的全部加工流程。在這個實施例中,初始材料是一個具有原始厚度,並制有高攙雜半導體基底10的晶圓。一般而言,該晶圓的直徑處於6"到8",雖然本發明並不限制於這一範圍。以下的步驟Ia,稱為外延層生長,一個外延層12在高攙雜半導體基底10的頂部生成。以下的步驟IIa,稱為前側裝置製造,在晶圓的前側生成一組製造好的裝置14。值得注意的是,在前側裝置製造領域已經有許多方法。對於本領域的技術人員,前側裝置(front-side device)製造包括照相平版印刷塗層、攙雜擴散、離子引入、選擇性圖案蝕刻、外延層生長和材料沉積。
然後,進行步驟IIIa,稱為中央區域背部打磨,製造一個充分減薄的晶圓中央區域,反向垂直於製造好的裝置14。步驟IIIa也留下一個具有原始厚度的週邊部分,稱為邊緣環78,用於結構支撐所述的中央區域,防止後續處理操作中的破損。可以通過傳統機械方法,如晶圓打磨和拋光方法,來减薄中央區域。作為一個可選方案,中央區域同樣可以採用化學蝕刻法減薄,即使用一個光致抗蝕劑塗層或一個光致抗蝕劑塗層和硬質塗層的組合物。實踐中,中央區域能被減薄至約2-4密爾(mil,千分之一寸)的厚度。注意,剛好在減薄中央區域的操作之前,一個 UV-releasable分割帶19被粘結在晶圓的裝置側,作為一個保護襯墊。該UV-releasable分割帶19使得紫外線照射分割帶之後的帶移除/轉移易於進行。潛在機制是通過紫外線照射來減少粘結。
進行步驟IVa,稱為背側清潔和蝕刻,晶圓前側被該UV-releasable分割帶19保護,同時對晶圓背側進行化學清潔和蝕刻,以準備在其上引入一個金屬電阻連接。重要的是,為了較好的連接電阻,晶圓背側必須無灰塵和無氧化物。對於功率表半導體裝置而言,背側金屬沉積通常是裝置需求的一部分。
進行步驟Va,稱為背側金屬沉積,在新清潔和蝕刻好的晶圓背側上沉積背側金屬18,適於在其上形成電阻連接。值得注意的是,由於金屬沉積過程中通常會遇到高溫(真空沉積室的溫度通常至少是100-150度),在進行背側金屬沉積前,應從晶圓上移除UV-releasable分割帶19。否則,會發生以下問題:分割帶可能無法耐受金屬沉積過程的高處理溫度,或者分割代可能在真空沉積室內釋放氣體,進而影響電阻連接品質。背側金屬沉積方法包括蒸法和濺射。
作為可選擇方法,在步驟Va之後進行步驟VIa,稱為晶圓探測。探測並標記晶圓前側的製造好的裝置14,以從有缺陷的裝置中區分出功能裝置。一些相關的、重要的、次水準細節將在第3圖中描繪。
進行步驟VIIa,稱為鐳射切割,晶圓前側臨時粘結到 UV-releasable分割帶一20,而UV-releasable分割帶一20的週邊由分割框架22固定。分割框架22UV-releasable分割帶一20的週邊固定到卡盤上(為了簡化,圖中未示出)。使用功率雷射光束24沿中央區域和邊緣環78之間的劃線進行切割,以將晶圓的中央區域連同UV-releasable分割帶一20一起與晶圓週邊的邊緣環78相互分離。
進行步驟VIIIa,稱為帶轉移和分割,採用之後可從晶圓上移除的方法,首先將新分離好的晶圓背側的中央區域粘結到分割帶26上。在分割帶二26的週邊邊緣固定在分割框架22的情況下,從晶圓前側移除UV-releasable分割帶一20,以實現帶轉移。然後,將分割框架22和分割帶二26的週邊邊緣固定到卡盤上(為了簡化,圖中未示出)。然後,使用一個相對應的分割鋸產生分割痕28,通過分割痕28來分割開各個單獨的極薄功率裝置晶片30。為了有效的進行裝置分割,分割條紋28應當比晶圓厚度略深。可選擇的是,可以使用相應的切割雷射光束,分離單獨的極薄功率裝置晶片30以進行收集。如使用了能從晶圓背側進行切割的鐳射分割器,就可夠忽略移除週邊邊緣環78的步驟VIIa。這裏沒有詳細闡述,可以一起收集單獨的極薄功率裝置晶片30和通過真空拾取頭來控制單獨的極薄功率裝置晶片30舉例如下。
如第1圖所示,本發明公開了製造極薄(2~4 mils)功率半導體裝置晶片的過程。當應用於垂直型的功率半導體裝置時,如功率金屬氧化物半導體場效應電晶體 (MOSFET),外延層建立在體裝置基底上,金屬氧化物半導體場效應電晶體(MOSFET)的源極和柵極位於晶圓的前側,而金屬氧化物半導體場效應電晶體(MOSFET)的漏極位於晶圓的背側。作為解釋,功率金屬氧化物半導體場效應電晶體(MOSFET)通常是垂直裝置,裝置電流從半導體基底的一個主要表面流至相對的主要表面。
第1圖所示的製作過程適用於,採用在外延層製造的裝置來製造極薄功率半導體裝置晶片。
第2圖描述了本發明第二個實施例中,在沒有外延層的情況下,製造整個極薄功率半導體晶片30的全部加工流程。如之前所述,用於高電壓的裝置可能需要厚的外延層,其成本較高。通過應用稱為漂浮區晶圓(float zone wafer)的材料,用於高電壓的裝置能夠在沒有外延層的情況下,直接在晶圓上製作,然後晶圓就可以減薄至期望的厚度,並背側鍍金屬。期望的厚度可在2到4 mils之間。在本實施例中,初始材料是一個具有原始厚度的晶圓,並由一個漂浮區域半導體晶圓50製成,所述的漂浮區半導體晶圓50比相應的外延層要便宜許多,然後進行步驟Ib,稱為漂浮區晶圓製造。漂浮區半導體晶圓50的一個實例是具有輕微摻雜的N-型體。接著進行步驟IIb,稱為前側裝置製造,一組製造好的裝置14產生在漂浮區半導體晶圓50上。同前文一樣,許多前側裝置製作技術方法已為人熟知。
然後,進行步驟IIIb,稱為中央區域背側打磨,製造一個充分減薄的晶圓中央區域,反向垂直於製造好的裝置 14,並留下一個具有原始厚度的週邊部分,稱為邊緣環78,以用於結構支撐,就像前文的步驟IIIa。
當同時進行步驟IVb和Vb時,用於向具有背側金屬18的晶圓背側上製造電阻連接,就像同時進行步驟IVa和Va的那樣。如前文,在沉積背側金屬18之前,從晶圓上移除掉UV-releasable分割帶19。步驟IVb和Vb包含下述用於製造電阻連接的可選程式:可選程式一:(1)使用攙雜劑,在晶圓背側引入離子,形成重攙雜傳導層;(2)對晶圓進行退火處理,以啟動引入的攙雜劑;(3)清理並蝕刻晶圓背側,以移除污垢和氧化物;(4)通過真空蒸發或濺射,以在晶圓背側上沉積背襯金屬。
可選程式二:(1)使用攙雜劑,在晶圓背側引入離子,形成一個重攙雜傳導層;(2)清理並蝕刻晶圓背側,以移除污垢和氧化物;(3)在晶圓背側上真空沉積背襯金屬18; (4)對晶圓進行退火處理,以啟動引入的攙雜劑。
除了使用低成本漂移區半導體晶圓50,第2圖中的晶圓探測步驟VIb、鐳射切割步驟VIIb和分割步驟VIIIb各自相對應的與第1圖中的步驟VIa, VIIa和VIIIa相同。再次強調,希望通過第2圖中描述的方法,能以低成本製造 用於高電壓的極薄功率裝置晶片30。
第3圖描述了第1圖(步驟VIa)和第2圖(步驟VIb)的晶圓探測階段的重要細節。簡單而言,根據第2圖,闡述了晶圓探測佈局。如圖所示,步驟IIIb中僅對晶圓背側的中央區域進行減薄,導致了分段形貌(stepped topography)。因此,臺階外形體60被用於匹配和支撐晶圓背側的形貌,以防止其在晶圓探測和製造晶圓前表面過程的破損。為避免模糊的細節,此處圖中未示出,臺階外形體60可進一步包括位於其頂表面的許多真空埠,以加強其對晶圓的控制力。
第4A圖至第4C圖描述了從晶圓邊緣環78隔離出中央區域的可選實施例。為了便於對比,第4圖重複了與第1圖步驟VIIa相同的結果,鐳射切割以從週邊邊緣環78上分離出中央區域。代替使用功率雷射光束24,第4B圖描述了採用機械切割頭62,沿中央區域和週邊區域之間的劃線進行切割,以達到從晶圓的週邊區域上分離出中央區域的結果。在一個實施例中,機械切割頭62能根據晶圓的環形移動進行螺旋狀軌道切割。同鐳射切割相同,此處應該使用UV-releasable分割帶一20,以便於在其後的紫外線照射下,易於移除/轉移帶。使用功率雷射光束24的另一個衍生是,如第4C圖所示,在一步中,從晶圓背側直接鐳射切割分離出邊緣環78和單獨的極薄功率表裝置晶片30。為便於功率雷射光束24從背面進行精確切割,一個紅外線照相機(圖中未示出),被配置在晶圓背側之上,以探測製造好的 裝置14之間的劃線。可選地,一個成像照相機被配置在透明的分割體和透明的分割帶下,以探測製造好的裝置14之間的劃線。在另一個實施例中,收集極薄功率裝置晶片30的步驟可進一步包括:將新分離出的極薄功率裝置晶片30的背側粘結在另一個帶子上,從而將新分離出的極薄功率裝置晶片30轉移到該帶子上;從其前側,拾取每一個極薄功率裝置晶片30。
第5圖和第6圖描述了實施例中,使用支撐邊緣環78和分割框架22,來引導晶圓前側分割,形成單獨的極薄功率裝置晶片30。如前文所述,這些實施例的特徵在於使用傳統的機械切割法,引導裝置晶片沿劃線分離,其分割深度略大於晶圓中央區域的厚度,而不進行額外的切割步驟以分理出邊緣環78。
第5圖描述了第一實施例中,使用支撐邊緣環78和分割框架22,來引導晶圓前側分割。為避免模糊細節,沉積的背側金屬18在此省略。在步驟Ic中,將一個尺寸比晶圓大的單側面分割帶70放置在邊緣環78背側和分割框架22的頂部。該單側面分割帶70具有一個帶基底薄膜70a和一個帶粘結層70b。然後,將背襯金屬板74放置在單側面分割帶70的頂部,並且完全對應減薄的晶圓中央區域,該背襯金屬板的尺寸和外形與減薄的晶圓的中央區域的尺寸和外形充分匹配。然後如向下的箭頭所示,下壓背襯金屬板74和單側面分割帶70到晶圓背側和分割框架22上。在背 襯金屬板74的頂表面上使用一個水準移動的壓輥76,以使單側面分割帶70能緊密的粘結在晶圓中央區域上。在一個實施例中,背襯金屬板74可以由具有適當剛性的聚合基底製成,以達到擠壓效果。
接下來的步驟IIc,稱為移除背襯金屬板並翻轉晶圓,移除背襯金屬板74,翻轉粘結裝配的晶圓、單側面分割帶70和分割框架22,以將製造好的裝置14暴露在頂部。
接下來的步驟IIIc,稱為在特殊卡盤上進行晶圓分割,用於匹配和支撐單側面分割帶70的分段的背側形貌的一個臺階外形體60,被放置在粘結裝配的晶圓、單側面分割帶70和分割框架22之下,以支撐它,防止後續加工步驟中的晶圓破損。為避免模糊的細節,此處圖中未示出,臺階外形體60可進一步包括位於其頂表面的多個真空埠,以加強其對單側面分割帶70的控制力。通過將單側面分割帶70的外側邊緣固定在分割框架22上,製造好的裝置14進行機械分割,將各個裝置分離開,將各個裝置和邊緣環78分離開,其分割深度略大於晶圓中央區域的厚度。沿分離的製造好的裝置14和邊緣環78之間的劃線,切割許多機械分割痕28。值得注意的是,單獨的製造好的裝置14和邊緣環78仍然粘結在單側面分割帶70上。
接下來步驟IVc,稱為移除邊緣環,是一個可選擇的步驟。在分割後的晶圓粘結在單側面分割帶70上並且分割框架支撐單側面分割帶70的情況下,從單側面分割帶70上移除分離出的邊緣環78。不重要的,步驟IVc不需要製造 出一個充分平坦的晶圓前側面形貌,以使得後續的從其上拾取單獨的製造好的裝置14易於進行。
最後的步驟Vc,稱為拾取和收集單獨的預製裝置步驟,從單側分割帶70上拾取單獨的極薄功率裝置晶片30,並在充分的機械強度下從真空拾取頭80上收集極薄功率裝置晶片30。後推針82,反作用於真空拾取頭80,用於切割帶下,便於裝置的拾取。
第6圖描述了第二實施例中,採用支撐邊緣環78和分割框架22來引導晶圓前側分割。為避免模糊的細節,沉積的背襯金屬18在此也被省略。除了使用具有帶基底薄膜90a的雙側分割帶90和兩個帶粘貼層90b以外,步驟Id同步驟Ic相同。因此,在背襯金屬板74和雙側分割帶90被壓入到晶圓背側和分割框架22上,使得雙側分割帶90同時與背襯金屬板74和晶圓中央區域緊密粘結。在另一個實施例中,為擠壓效果,背襯金屬板74可採用具有適當硬度的聚合基底製成。
接下來的步驟IId,稱為在普通體結構上翻轉和分割晶圓步驟,晶圓、背襯金屬板、雙側分割帶90和分割框架22的粘結體被簡單的翻轉,以暴露頂部製造好的裝置14。除了使用了平面卡盤61外,步驟IId的其餘的部分是和STEPIIIc相同的。這是由於背襯金屬板74在減薄的晶圓中央區域的存在能形成一個平坦的底部形貌。之後,從分割帶上移除分離出的晶圓邊緣環和背襯金屬板。剩下的步驟IIId和步驟Ivd分別與第5圖中的步驟IVc和步驟Vc相同, 除了為便於裝置拾取的後推針82的頂部採用非粘性的材料製成,如特氟綸,以避免粘結在雙側分割帶90上。
上述描述包括許多的技術特徵,這些特徵不應被認為是對本發明範圍的限制,僅僅是對本發明的諸多現有技術實施例的描述。例如,本發明被描述為極薄功率半導體裝置晶片,然而本發明同樣可用於許多類型的半導體裝置,如數碼產品和RF裝置。
通過上述描述和附圖,本發明給出了許多涉及精確構造的具體實施例。本領域的技術人員將會讚賞本發明,並且本領域的普通技術人員不用通過大量的實驗就能得到其他的實施方式。處於專利檔的目的,本發明的範圍不應僅限於前述的具體實施例,及以下的申請專利範圍第。任何在申請專利範圍第及其等價物的範圍內的修改都將被認為落在本發明的保護範圍之內。
10‧‧‧高攙雜半導體基底
12‧‧‧外延層
14‧‧‧裝置
18‧‧‧背側金屬
19、20‧‧‧UV-releasable分割帶
22‧‧‧分割框架
24‧‧‧功率雷射光束
26‧‧‧分割帶
28‧‧‧機械分割痕
30‧‧‧極薄功率裝置晶片
50‧‧‧漂浮區半導體晶圓
60‧‧‧臺階外形體
61‧‧‧平面卡盤
62‧‧‧機械切割頭
70‧‧‧單側面分割帶
70a、90a‧‧‧帶基底薄膜
70b、90b‧‧‧帶粘結層
74‧‧‧背襯金屬板
76‧‧‧壓輥
78‧‧‧邊緣環
80‧‧‧真空拾取頭
82‧‧‧後推針
90‧‧‧雙側分割帶
參考所附的附圖以更全面地描述本發明的眾多實施例。然而這些附圖僅僅用於闡述,不應當被認為用於限制本發明的範圍。
第1圖描述了本發明第一個實施例包含的製造整個極薄功率半導體晶片的全部加工流程。
第2圖描述了本發明第二個實施例包含的製造整個極薄功率半導體晶片的全部加工流程。
第3圖描述了第1圖和第2圖的晶圓探測階段的重要細節。
第4圖至第4C圖描述了從晶圓邊緣隔離出中央區域的可選實施例。
第5圖描述了第一個實施例中利用支撐邊緣環和分割框架來引導晶圓分割。
第6圖描述了第二個實施例中利用支撐邊緣環和分割框架來引導晶圓分割。
14‧‧‧裝置
18‧‧‧背側金屬
22‧‧‧分割框架
28‧‧‧機械分割痕
30‧‧‧極薄功率裝置晶片
50‧‧‧漂浮區半導體晶圓
60‧‧‧臺階外形體
70‧‧‧單側面分割帶
70a‧‧‧帶基底薄膜
70b‧‧‧帶粘結層
74‧‧‧背襯金屬板
76‧‧‧壓輥
78‧‧‧邊緣環
80‧‧‧真空拾取頭
82‧‧‧後推針

Claims (22)

  1. 一種形成極薄裝置晶片的方法,其特徵在於,包含以下步驟:步驟a):提供一個具有原始厚度的半導體晶圓,所述的晶圓具有一組位於其前側面的預製裝置;步驟b):從晶圓背側,僅減薄晶圓的中央區域,為預製裝置提供相應的極薄區域,同時保留具有原始厚度的晶圓週邊區域,作為結構強度,防止後續操作中的破損;步驟c):在晶圓背側形成電阻連接,清潔並蝕刻晶圓背側,以移除其上的污垢和氧化物,在晶圓背側上真空沉積背襯金屬;步驟d):從晶圓上,分離並收集所述的每一組預製裝置,形成極薄晶片。
  2. 如申請專利範圍第1項所述的一種形成極薄裝置晶的方法,其特徵在於,所述的形成電阻連接的步驟進一步包括:步驟c1):使用攙雜劑,向晶圓背側引入離子,形成一個重攙雜半導體層;步驟c2):對晶圓進行退火處理,以啟動引入的攙雜劑;步驟c3):清潔並蝕刻晶圓背側,以移除其上的污垢和氧化物;步驟c4):在晶圓背側上真空沉積背襯金屬。
  3. 如申請專利範圍第1項所述的一種形成極薄裝置晶片 的方法,其特徵在於,所述的形成電阻連接的步驟進一步包括:步驟c1):使用攙雜劑,向晶圓背側引入離子,形成一個重攙雜半導體層;步驟c2):清潔並蝕刻晶圓背側,以移除其上的污垢和氧化物;步驟c3):在晶圓背側上真空沉積背襯金屬;步驟c4):對晶圓進行退火處理,以啟動引入的攙雜劑。
  4. 如申請專利範圍第1項所述的一種形成極薄裝置晶片的方法,其特徵在於,所述的形成電阻連接的步驟進一步包括:探測並標記晶圓的前側,以從缺陷裝置中區分出具有功能的裝置。
  5. 如申請專利範圍第4項所述的一種形成極薄裝置晶片的方法,其特徵在於,所述的探測並標記晶圓的前側的步驟,進一步包括:由於僅減薄中央區域所導致的晶圓背側的分段形貌,採用一個臺階外形體以匹配和支持晶圓背側的形貌,防止後續操作中的破損。
  6. 如申請專利範圍第5項所述的一種形成極薄裝置晶片的方法,其特徵在於,所述的採用一個臺階外形體的步驟,進一步包括:在臺階外形體的頂表面上採用一組真空埠,以加強其對晶圓的控制力。
  7. 如申請專利範圍第1項所述的一種形成極薄裝置晶片 的方法,其特徵在於,所述的分離並收集預製裝置的步驟,進一步包括:步驟d1):把晶圓背側臨時粘結到分割帶上,並且可在之後的處理過程中,能在足夠的機械強度下從分割帶上卸下該晶圓;步驟d2):將預製裝置之間分離開,並從晶圓週邊上分離預製裝置,同時將單獨的預製裝置和晶圓週邊粘結到分割帶上;步驟d3):採用足夠的機械強度,從分割帶上拾取並收集單獨的預製裝置。
  8. 如申請專利範圍第7項所述的一種形成極薄裝置晶片的方法,其特徵在於,所述的把晶圓背側臨時粘結到分割帶上的步驟,進一步包括:步驟d1 1):採用一個尺寸比晶圓大的單側帶,作為分割帶,採用一個分割框架來支撐分割帶;步驟d1 2):使用一個背襯金屬板,該背襯金屬板的尺寸和外形與減薄的晶圓的中央區域的尺寸和外形充分匹配;步驟d1 3):使用面對晶圓背側的分割帶上的粘合層,將切割帶夾在晶圓和背襯金屬板的中間,借助背襯金屬板,下壓,將分割帶和晶圓背側緊密粘結,粘結分割帶的週邊到分割框架上;步驟d1 4):移除背襯金屬板。
  9. 如申請專利範圍第8項所述的一種形成極薄裝置晶片的 方法,其特徵在於,所述的將預製裝置之間分離開,並從晶圓週邊上分離預製裝置的步驟,進一步包括:步驟d2 1):由於僅減薄中央區域所導致的晶圓背側的分段形貌,採用一個臺階外形體以匹配和支持晶圓背側的形貌,防止後續操作中的破損;步驟d2 2):將分割帶的外側邊緣固定在分割框架上,採用機械分割,從晶圓上分離出預製裝置,分割深度略大於晶圓中央區域的厚度。
  10. 如申請專利範圍第9項所述的一種形成極薄裝置晶片的方法,其特徵在於,所述的採用臺階外形體的步驟,進一步包括:在臺階外形體的頂表面上採用一組真空埠,以加強其對晶圓的控制力。
  11. 如申請專利範圍第7項所述的一種形成極薄裝置晶片的方法,其特徵在於,所述的把晶圓背側臨時粘結到分割帶上的步驟,進一步包括:步驟d1 1):採用一個尺寸比晶圓大的雙側帶,作為分割帶,採用一個分割框架來支撐分割帶;步驟d1 2):使用一個背襯金屬板,該背襯金屬板的尺寸和外形與減薄的晶圓的中央區域的尺寸和外形充分匹配;步驟d1 3):將切割帶夾在晶圓和背襯金屬板的中間,然後借助背襯金屬板,下壓,將分割帶、晶圓背側和背襯金屬板之間緊密粘結,粘結分割帶的週邊到分割 框架上。
  12. 如申請專利範圍第11項所述的一種形成極薄裝置晶片的方法,其特徵在於,所述的將預製裝置之間分離開,並從晶圓週邊上分離預製裝置的步驟,進一步包括:步驟d2 1):使用一個平坦的體結構支撐背襯金屬板-分割帶組合物的背側,防止後續操作中的破損;步驟d2 2):將分割帶的外側邊緣固定在分割框架上,採用機械分割,從晶圓上分離出預製裝置,分割深度略大於晶圓中央區域的厚度。
  13. 如申請專利範圍第12項所述的一種形成極薄裝置晶片的方法,其特徵在於,所述的使用一個平坦的體結構的步驟,進一步包括:在臺階外形體的頂表面上採用一組真空埠,以加強其對背襯金屬板-分割帶組合物的控制力。
  14. 如申請專利範圍第1項所述的一種形成極薄裝置晶片的方法,其特徵在於,所述的分離並收集所述的每一組預製裝置的步驟,進一步包括:步驟d1):把晶圓前側臨時粘結到第一傳送帶上,並且可在之後的處理過程中,能從第一傳送帶上卸下該晶圓,使用分割框架來固定傳送帶的週邊,將框架和第一傳送帶粘貼到卡盤上。步驟d2):在固定第一傳送帶的外側邊緣和分割框架的同時,從晶圓週邊區域上,分離並收集連同第一傳送帶在一起的晶圓中央區域; 步驟d3):臨時粘結晶圓背側到第二傳送帶上,並且可在之後的處理過程中,能從第二傳送帶上卸下該晶圓,採用一個分割框架固定第二傳送帶的外側邊緣,從晶圓上移除第一傳送帶,以形成帶傳送;步驟d4):粘貼第二傳送帶到卡盤上,使用一個分割帶固定第二傳送帶的外側邊緣,分離並拾取每一個預製裝置,形成極薄晶片。
  15. 如申請專利範圍第14項所述的一種形成極薄裝置晶片的方法,其特徵在於,所述的把晶圓前側臨時粘結到第一傳送帶上的步驟,進一步包括:採用一種紫外線釋放第一傳送帶。
  16. 如申請專利範圍第14項所述的一種形成極薄裝置晶片的方法,其特徵在於,所述的從晶圓週邊區域上分離出中央區域的步驟,進一步包括使用功率鐳射,沿中央區域和週邊區域之間的劃線,進行切割,以實現分離。
  17. 如申請專利範圍第14項所述的一種形成極薄裝置晶片的方法,其特徵在於,所述的從晶圓週邊區域上分離出中央區域的步驟,進一步包括使用機械切割頭,沿中央區域和週邊區域之間的劃線,進行切割,以實現分離。
  18. 如申請專利範圍第14項所述的一種形成極薄裝置晶片的方法,其特徵在於,所述的分離每一個預製裝置的步驟,進一步包括: 採用機械分割,從晶圓上分離出預製裝置,分割深度略大於晶圓厚度。
  19. 如申請專利範圍第1項所述的一種形成極薄裝置晶片的方法,其特徵在於,所述的分離並收集預製裝置的步驟,進一步包括:步驟d1):把晶圓前側臨時粘結到一個傳送帶上,並且可在之後的處理過程中,能從該傳送帶上卸下該晶圓,使用分割框架來固定傳送帶的週邊,將框架和傳送帶粘貼到卡盤上。步驟d2):在固定傳送帶的外側邊緣和分割框架的同時,使用功率鐳射,沿預製裝置之間的劃線,進行切割,從晶圓背側分離出每一個預製裝置,形成分離。步驟d3):收集每一個預製裝置,形成極薄晶片。
  20. 如申請專利範圍第19項所述的一種形成極薄裝置晶片的方法,其特徵在於,所述的分離出每一個預製裝置的步驟,進一步包括:在晶圓背側的上部使用紅外照相機,以探測預製裝置之間的劃線。
  21. 如申請專利範圍第19項所述的一種形成極薄裝置晶片的方法,其特徵在於,所述的分離出每一個預製裝置的步驟,進一步包括:在透明分割體和透明分割帶的下面使用照相機,以探測預製裝置之間劃線的位置。
  22. 如申請專利範圍第19項所述的一種形成極薄裝置晶片 的方法,其特徵在於,所述的收集預製裝置,形成極薄晶片的步驟,進一步包括:將晶片背側粘貼在另一個帶上,從而轉移分離出的裝置到該帶上,拾取每一個預製裝置,形成極薄晶片。
TW097111794A 2007-03-30 2008-03-31 一種形成極薄功率裝置晶片的方法 TWI423315B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/694,888 US20080242052A1 (en) 2007-03-30 2007-03-30 Method of forming ultra thin chips of power devices

Publications (2)

Publication Number Publication Date
TW200839860A TW200839860A (en) 2008-10-01
TWI423315B true TWI423315B (zh) 2014-01-11

Family

ID=39795162

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097111794A TWI423315B (zh) 2007-03-30 2008-03-31 一種形成極薄功率裝置晶片的方法

Country Status (3)

Country Link
US (1) US20080242052A1 (zh)
CN (1) CN101276740B (zh)
TW (1) TWI423315B (zh)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060145312A1 (en) * 2005-01-05 2006-07-06 Kai Liu Dual flat non-leaded semiconductor package
US7884454B2 (en) 2005-01-05 2011-02-08 Alpha & Omega Semiconductor, Ltd Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package
US7898092B2 (en) * 2007-11-21 2011-03-01 Alpha & Omega Semiconductor, Stacked-die package for battery power management
JP4927484B2 (ja) * 2006-09-13 2012-05-09 株式会社ディスコ 積層用デバイスの製造方法
US7678667B2 (en) * 2007-06-20 2010-03-16 Silverbrook Research Pty Ltd Method of bonding MEMS integrated circuits
US20080318413A1 (en) * 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and interconnect component recovery process
JP2010016116A (ja) * 2008-07-02 2010-01-21 Disco Abrasive Syst Ltd 半導体デバイスの製造方法
US8084335B2 (en) * 2008-07-11 2011-12-27 Semiconductor Components Industries, Llc Method of thinning a semiconductor wafer using a film frame
US7989318B2 (en) 2008-12-08 2011-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for stacking semiconductor dies
US8501587B2 (en) 2009-01-13 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated chips and methods of fabrication thereof
US8062958B2 (en) * 2009-04-01 2011-11-22 Micron Technology, Inc. Microelectronic device wafers and methods of manufacturing
US9257375B2 (en) 2009-07-31 2016-02-09 Alpha and Omega Semiconductor Inc. Multi-die semiconductor package
US8164199B2 (en) 2009-07-31 2012-04-24 Alpha and Omega Semiconductor Incorporation Multi-die package
CN102097404B (zh) * 2009-12-10 2013-09-11 万国半导体有限公司 低衬底电阻的晶圆级芯片尺寸封装及其制造方法
JP5641766B2 (ja) * 2010-04-22 2014-12-17 株式会社ディスコ ウェーハの分割方法
JP5686551B2 (ja) * 2010-08-31 2015-03-18 株式会社ディスコ ウエーハの加工方法
JP5755043B2 (ja) * 2011-06-20 2015-07-29 株式会社ディスコ 半導体ウエーハの加工方法
CN102842556B (zh) * 2011-06-21 2015-04-22 万国半导体(开曼)股份有限公司 双面外露的半导体器件及其制作方法
US8450152B2 (en) * 2011-07-28 2013-05-28 Alpha & Omega Semiconductor, Inc. Double-side exposed semiconductor device and its manufacturing method
US8785296B2 (en) * 2012-02-14 2014-07-22 Alpha & Omega Semiconductor, Inc. Packaging method with backside wafer dicing
US9418876B2 (en) * 2011-09-02 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of three dimensional integrated circuit assembly
US9245773B2 (en) 2011-09-02 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packaging methods and structures thereof
JP5868081B2 (ja) * 2011-09-05 2016-02-24 株式会社ディスコ 加工装置
CN102403217B (zh) * 2011-11-11 2013-11-06 华中科技大学 一种超薄芯片的制备方法
JP5981154B2 (ja) * 2012-02-02 2016-08-31 三菱電機株式会社 半導体装置の製造方法
US8716067B2 (en) * 2012-02-20 2014-05-06 Ixys Corporation Power device manufacture on the recessed side of a thinned wafer
JP2013187272A (ja) * 2012-03-07 2013-09-19 Disco Abrasive Syst Ltd 加工方法
WO2013136411A1 (ja) * 2012-03-12 2013-09-19 三菱電機株式会社 真空吸着ステージ、半導体ウエハのダイシング方法およびアニール方法
JP5895676B2 (ja) * 2012-04-09 2016-03-30 三菱電機株式会社 半導体装置の製造方法
JP5985880B2 (ja) * 2012-05-08 2016-09-06 株式会社ディスコ ウエーハの分割方法
JP5770677B2 (ja) * 2012-05-08 2015-08-26 株式会社ディスコ ウェーハの加工方法
CN103390539B (zh) * 2012-05-11 2016-08-17 上海华虹宏力半导体制造有限公司 薄硅片的制备方法
JP2014003199A (ja) * 2012-06-20 2014-01-09 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5975767B2 (ja) * 2012-07-18 2016-08-23 株式会社ディスコ 加工装置
US9520380B2 (en) * 2012-09-01 2016-12-13 Alpha And Omega Semiconductor Incorporated Wafer process for molded chip scale package (MCSP) with thick backside metallization
JP6096442B2 (ja) * 2012-09-10 2017-03-15 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
US9196534B2 (en) * 2013-02-24 2015-11-24 Alpha And Omega Semiconductor Incorporated Method for preparing semiconductor devices applied in flip chip technology
JP6143331B2 (ja) * 2013-03-01 2017-06-07 株式会社ディスコ ウエーハの加工方法
CN104124176B (zh) * 2013-04-24 2018-05-04 万国半导体股份有限公司 制备应用在倒装安装工艺上的半导体器件的方法
US9589880B2 (en) * 2013-10-09 2017-03-07 Infineon Technologies Ag Method for processing a wafer and wafer structure
CN103811396A (zh) * 2014-01-24 2014-05-21 南通富士通微电子股份有限公司 圆片封装工艺用治具
JP6385131B2 (ja) * 2014-05-13 2018-09-05 株式会社ディスコ ウェーハの加工方法
JP6366351B2 (ja) * 2014-05-13 2018-08-01 株式会社ディスコ ウェーハの加工方法
US9793182B2 (en) * 2014-09-12 2017-10-17 Infineon Technologies Ag Semiconductor device arrangement and a method for forming a semiconductor device arrangement
JP2016082162A (ja) * 2014-10-21 2016-05-16 株式会社ディスコ ウエーハの加工方法
JP2016187004A (ja) * 2015-03-27 2016-10-27 株式会社ディスコ ウェーハの加工方法
JP6479532B2 (ja) 2015-03-30 2019-03-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US11380585B2 (en) * 2015-04-20 2022-07-05 Mitsubishi Electric Corporation Semiconductor device manufacturing method
CN106997852A (zh) * 2016-01-25 2017-08-01 万国半导体股份有限公司 用于带有厚背面金属化的模压芯片级封装的晶圆工艺
DE102016108500B4 (de) * 2016-05-09 2023-12-14 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Stützelement und eine Halbleitervorrichtung mit einem Stützelement
US9748140B1 (en) 2016-05-13 2017-08-29 Infineon Technologies Ag Method of manufacturing semiconductor devices
DE102016111629B4 (de) * 2016-06-24 2022-10-27 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleitervorrichtung
GB2551732B (en) 2016-06-28 2020-05-27 Disco Corp Method of processing wafer
US10109475B2 (en) 2016-07-29 2018-10-23 Semiconductor Components Industries, Llc Semiconductor wafer and method of reducing wafer thickness with asymmetric edge support ring encompassing wafer scribe mark
CN108022836B (zh) * 2016-10-31 2021-04-06 中芯国际集成电路制造(上海)有限公司 一种多层堆叠晶圆的研磨方法
JP2018074123A (ja) * 2016-11-04 2018-05-10 株式会社ディスコ ウエーハの加工方法
EP3333882B1 (en) * 2016-12-06 2020-08-05 IMEC vzw Method for bonding thin semiconductor chips to a substrate
JP6770443B2 (ja) 2017-01-10 2020-10-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体ウェハ
JP2018182060A (ja) 2017-04-13 2018-11-15 力祥半導體股▲フン▼有限公司UBIQ Semiconductor Corp. 半導体装置、半導体ウェハ、および半導体装置の製造方法
US10741487B2 (en) 2018-04-24 2020-08-11 Semiconductor Components Industries, Llc SOI substrate and related methods
US11361970B2 (en) 2017-08-17 2022-06-14 Semiconductor Components Industries, Llc Silicon-on-insulator die support structures and related methods
JP7015668B2 (ja) * 2017-10-11 2022-02-03 株式会社ディスコ 板状物の分割装置
JP7084718B2 (ja) * 2017-12-28 2022-06-15 株式会社ディスコ 被加工物の加工方法
FR3077423B1 (fr) * 2018-01-30 2020-11-27 Commissariat Energie Atomique Structure de manipulation pour amincir un substrat et procede d'amincissement d'un substrat utilisant une telle structure
US11114402B2 (en) * 2018-02-23 2021-09-07 Semiconductor Components Industries, Llc Semiconductor device with backmetal and related methods
JP7025964B2 (ja) * 2018-03-16 2022-02-25 東京エレクトロン株式会社 熱処理装置
FR3085575B1 (fr) 2018-09-03 2021-06-18 St Microelectronics Tours Sas Boitier de puce electronique
DE102018215793A1 (de) 2018-09-18 2020-03-19 Robert Bosch Gmbh Verfahren zur Herstellung einer Halbleitervorrichtung sowie Halbleitervorrichtung
JP7239298B2 (ja) * 2018-10-23 2023-03-14 株式会社ディスコ レーザー加工方法
JP2020066015A (ja) 2018-10-23 2020-04-30 株式会社ディスコ レーザー加工方法
US10964596B2 (en) * 2019-01-25 2021-03-30 Semiconductor Components Industries, Llc Backside metal patterning die singulation system and related methods
US10825731B2 (en) * 2019-01-25 2020-11-03 Semiconductor Components Industries, Llc Methods of aligning a semiconductor wafer for singulation
FR3093230B1 (fr) * 2019-02-27 2023-01-06 St Microelectronics Tours Sas Boîtier de puce électronique
CN110277345B (zh) * 2019-05-15 2021-11-19 福建省福联集成电路有限公司 一种传感器的制造方法及传感器
CN110133240B (zh) * 2019-06-03 2021-04-06 浙江麦知网络科技有限公司 一种嵌入式生物芯片匣的制作设备
US20210013176A1 (en) * 2019-07-09 2021-01-14 Semiconductor Components Industries, Llc Pre-stacking mechanical strength enhancement of power device structures
US11264264B2 (en) * 2019-07-24 2022-03-01 Semiconductor Components Industries, Llc Solder bump formation using wafer with ring
US11551986B2 (en) * 2020-04-02 2023-01-10 Texas Instruments Incorporated Shape memory polymer for use in semiconductor device fabrication
CN111710648B (zh) * 2020-07-07 2023-04-11 绍兴同芯成集成电路有限公司 一种键合玻璃载板的超薄晶圆背面及双面加工工艺
CN113172778A (zh) * 2021-04-28 2021-07-27 华虹半导体(无锡)有限公司 太鼓环去除方法及用于太鼓环去除的定位装置
CN113732525A (zh) * 2021-09-03 2021-12-03 湖北三维半导体集成创新中心有限责任公司 一种晶圆的切割方法
CN114242835A (zh) * 2021-12-08 2022-03-25 西南技术物理研究所 一种用于硅基光敏芯片减薄的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6277659B1 (en) * 1999-09-29 2001-08-21 Advanced Micro Devices, Inc. Substrate removal using thermal analysis
US6551851B2 (en) * 2000-06-23 2003-04-22 Randox Laboratories Limited Production of diaphragms over a cavity by grinding to reduce wafer thickness
US6787394B2 (en) * 1998-05-21 2004-09-07 Micron Technology, Inc. Methods of wafer level fabrication and assembly of chip scale packages
US6844623B1 (en) * 2000-05-16 2005-01-18 Sandia Corporation Temporary coatings for protection of microelectronic devices during packaging
US7148125B2 (en) * 2001-12-12 2006-12-12 Denso Corporation Method for manufacturing semiconductor power device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6162702A (en) * 1999-06-17 2000-12-19 Intersil Corporation Self-supported ultra thin silicon wafer process
US6608370B1 (en) * 2002-01-28 2003-08-19 Motorola, Inc. Semiconductor wafer having a thin die and tethers and methods of making the same
US7148126B2 (en) * 2002-06-25 2006-12-12 Sanken Electric Co., Ltd. Semiconductor device manufacturing method and ring-shaped reinforcing member
JP4462997B2 (ja) * 2003-09-26 2010-05-12 株式会社ディスコ ウェーハの加工方法
US6861336B1 (en) * 2003-11-30 2005-03-01 Union Semiconductor Technology Corporation Die thinning methods
US7244663B2 (en) * 2004-08-31 2007-07-17 Micron Technology, Inc. Wafer reinforcement structure and methods of fabrication
JP4741332B2 (ja) * 2005-09-30 2011-08-03 株式会社ディスコ ウエーハの加工方法
JP5111938B2 (ja) * 2007-05-25 2013-01-09 日東電工株式会社 半導体ウエハの保持方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787394B2 (en) * 1998-05-21 2004-09-07 Micron Technology, Inc. Methods of wafer level fabrication and assembly of chip scale packages
US6277659B1 (en) * 1999-09-29 2001-08-21 Advanced Micro Devices, Inc. Substrate removal using thermal analysis
US6844623B1 (en) * 2000-05-16 2005-01-18 Sandia Corporation Temporary coatings for protection of microelectronic devices during packaging
US6551851B2 (en) * 2000-06-23 2003-04-22 Randox Laboratories Limited Production of diaphragms over a cavity by grinding to reduce wafer thickness
US7148125B2 (en) * 2001-12-12 2006-12-12 Denso Corporation Method for manufacturing semiconductor power device

Also Published As

Publication number Publication date
CN101276740A (zh) 2008-10-01
US20080242052A1 (en) 2008-10-02
TW200839860A (en) 2008-10-01
CN101276740B (zh) 2010-12-01

Similar Documents

Publication Publication Date Title
TWI423315B (zh) 一種形成極薄功率裝置晶片的方法
US10770350B2 (en) Method of separating a back layer on a singulated semiconductor wafer attached to carrier substrate
TWI382462B (zh) 應用於超薄晶片背面處理工藝的方法和裝置
US6792991B2 (en) Device for detaching a carrier from a semi-conductor disk
JP5181728B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
US20170092540A1 (en) Plasma dicing with blade saw patterned underside mask
TW200423243A (en) Dicing tape applying apparatus and back-grinding/dicing tape applying system
CN110676165A (zh) 半导体器件和制造半导体器件的方法
JPWO2004001819A1 (ja) 半導体素子の製造方法およびリング状補強部材
JP2004349435A (ja) 基板へのダイシング・ダイボンドテープの貼り付け装置
JPH11307488A (ja) 半導体装置、その製造方法、加工ガイドおよびその加工装置
TWI354325B (zh)
WO2004030053A1 (ja) 薄型半導体チップの製造方法
JP2012182238A (ja) 半導体装置
KR20200018226A (ko) 마스크 지지 템플릿과 그의 제조 방법 및 프레임 일체형 마스크의 제조 방법
JP2002353296A (ja) ウェハの保護テープ剥離装置およびウェハのマウント装置
CN112185803A (zh) 一种功率器件衬底背面处理方法及功率器件制备方法
JP2003086540A (ja) 半導体装置の製造方法及びその製造装置
JP3602718B2 (ja) ダイシング法
US20230100613A1 (en) Wafer chuck for a laser beam wafer dicing equipment
CN217355102U (zh) 一种用于晶片粘贴的工装
TWI479556B (zh) 一種用於超薄晶圓工藝的管芯貼片方法
JP2006032598A (ja) 半導体装置の製造方法および半導体装置
CN115458399A (zh) 一种碳化硅晶圆的裂片方法
KR20220048932A (ko) 웨이퍼의 가공 방법, 및, 연삭 장치