JP3857387B2 - 半導体放射線検出装置の製造方法 - Google Patents
半導体放射線検出装置の製造方法 Download PDFInfo
- Publication number
- JP3857387B2 JP3857387B2 JP16032497A JP16032497A JP3857387B2 JP 3857387 B2 JP3857387 B2 JP 3857387B2 JP 16032497 A JP16032497 A JP 16032497A JP 16032497 A JP16032497 A JP 16032497A JP 3857387 B2 JP3857387 B2 JP 3857387B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- region
- detection apparatus
- radiation detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Radiation (AREA)
- Light Receiving Elements (AREA)
Description
【発明の属する技術分野】
本発明は、X線、γ線、荷電粒子などの高エネルギーの放射線を検出する半導体放射線検出装置の製造方法に関するものである。
【0002】
【従来の技術】
X線、γ線、荷電粒子などの高エネルギーの放射線を検出する半導体放射線検出装置としては従来PINフォトダイオードが使用されている。
PINフォトダイオードは、例えば、N-基板の一方の面(表面と称す)にP+型不純物領域を有し、他方の面(裏面と称す)に当該基板より高い濃度のN型であるN+型領域を有する構造が知られている。すなわち、P+−N-N+よりなるPN接合を形成したものである。
【0003】
このようなPINフォトダイオードでは、放射線検出装置として使用する場合、空乏層を深く延ばす又は完全空乏層化することがあり、裏面の影響を受け易いので、上述のように裏面にもN+型領域を形成する必要がある。
また、PINフォトダイオードは逆バイアスを加えた時の空乏層の伸びが大きく、検出する放射線のエネルギーの範囲が大きく取れることや、接合容量が小さく高速応答に適しているという特徴をもつため、X線、γ線、荷電粒子などの高エネルギーの放射線の検出に向いている。しかしながら、その種の用途では、多重散乱や拡散電流の影響を除去するために、又は低電圧で完全空乏層化するために、300μmあるいは200μmといった薄い基板を使用する必要がある。
【0004】
なお、以上の説明ではN-基板について述べたが、もちろんP-基板についても同様である。また、以下の説明においても、N-基板あるいはP-基板の何れか一方だけについて説明するが、その場合でも当然両方の基板についてあてはまるものである。
【0005】
【発明が解決しようとする課題】
半導体放射線検出装置としてのPINフォトダイオードは、上述したように300μmあるいは200μmといった薄い基板を使用する必要があるが、一方、空乏層を深く延ばした際に基板の裏面の影響を回避するために、裏面にも不純物層を形成する必要がある。したがって、例えば、600μmといった厚い基板を使用してプロセス終了後、裏面を削るというようなことができないので、現状では、4インチあるいはそれ以下といった小さなウエハーでしか製造できず、生産性が良くなく、また、大面積の検出装置の製造ができないなどの問題がある。
【0006】
本発明はこのような事情に鑑み、例えば、300μmあるいは200μmといった薄い基板を使用した半導体放射線検出装置を、例えば、6インチ以上のウエハーを用いて容易に製造でき、結果的に半導体放射線検出装置を生産性よく製造でき、また、大面積の半導体放射線検出装置を製造できる半導体放射線検出装置の製造方法を提供することを課題とする。
【0007】
【課題を解決するための手段】
本発明の第1の態様は、半導体基板の一方の面に不純物領域を有すると共に他方の面に光電変換素子及び必要に応じて信号処理回路を含む所定の素子構造を有する半導体照射線検出装置を製造する方法において、半導体基板の一方の面に不純物領域を形成して不純物領域形成基板とする工程と、この不純物領域形成基板を2枚用いて前記不純物領域を形成した面同士を接合して張り合わせ基板を形成する工程と、前記張り合わせ基板の両面に前記所定の素子構造を形成する工程と、前記所定の素子構造を形成した張り合わせ基板を2枚に分離して所定の素子構造を有する半導体基板を2枚得る工程と、を有することを特徴とする半導体放射線検出装置の製造方法にある。
【0008】
かかる第1の態様では、プロセスの大部分を張り合わせ基板として処理できるため、半導体基板として、例えば、200〜300μmと薄く、且つ、例えば、6インチ以上と大面積のウエハーを用いることができ、生産性の向上を図ることができ、また、大面積の装置の製造が可能となる。また、2枚の半導体基板を張り合わせて用いるので、余分な材料を用いることもない。
【0009】
本発明の第2の態様は、第1の態様において、前記張り合わせ基板の両面に所定の素子構造を形成する工程の前に、当該張り合わせ基板の少なくとも一方側の表面を除去して基板の全体の厚さを薄くする工程を有することを特徴とする半導体放射線検出装置の製造方法にある。
かかる第2の態様では、半導体基板への不純物導入プロセスのには、例えば、600μmの厚さのものを用いて生産性を向上し、結果的には、200〜300μmの半導体基板とすることができる。
【0010】
本発明の第3の態様は、半導体基板の一方の面に不純物領域を有すると共に他方の面に光電変換素子及び必要に応じて信号処理回路を含む所定の素子構造を有する半導体照射線検出装置を製造する方法において、半導体基板の一方の面に不純物領域を形成して不純物領域形成基板とする工程と、前記不純物領域形成基板と、絶縁層を有する支持基板とを、前記不純物領域を形成した面と前記絶縁層を有する面を相対向させて接合し、張り合わせ基板を形成する工程と、前記張り合わせ基板の表面に前記所定の素子構造を形成する工程と、前記所定の素子構造を形成した張り合わせ基板から前記支持基板を除去して前記所定の素子構造を有する半導体基板を得る工程と、を有することを特徴とする半導体放射線検出装置の製造方法にある。
【0011】
かかる第3の態様では、プロセスの大部分を張り合わせ基板として処理できるため、半導体基板として、例えば、200〜300μmと薄く、且つ、例えば、6インチ以上と大面積のウエハーを用いることができ、生産性の向上を図ることができ、また、大面積の装置の製造が可能となる。
本発明の第4の態様は、第3の態様において、前記張り合わせ基板の表面に所定の素子構造を形成する工程の前に、当該張り合わせ基板の表面を除去して前記半導体基板の全体の厚さを薄くする工程を有することを特徴とする半導体放射線検出装置の製造方法にある。
【0012】
かかる第4の態様では、半導体基板への不純物導入プロセスのには、例えば、600μmの厚さのものを用いて生産性を向上し、結果的には、200〜300μmの半導体基板とすることができる。
本発明の第5の態様は、半導体基板の一方の面に不純物領域を有すると共に他方の面に光電変換素子及び必要に応じて信号処理回路を含む所定の素子構造を有する半導体照射線検出装置を製造する方法において、半導体基板の一方の面に不純物領域を形成して不純物領域形成基板とする工程と、前記不純物領域形成基板2枚と、両面に絶縁層を有する支持基板とを、前記不純物領域を形成した面と前記絶縁層を有する面とをそれぞれ相対向させて接合し、張り合わせ基板を形成する工程と、前記張り合わせ基板の両面に前記所定の素子構造を形成する工程と、前記所定の素子構造を形成した張り合わせ基板から前記支持基板を除去して前記所定の素子構造を有する半導体基板を2枚得る工程と、を有することを特徴とする半導体放射線検出装置の製造方法にある。
【0013】
かかる第5の態様では、プロセスの大部分を張り合わせ基板として処理できるため、半導体基板として、例えば、200〜300μmと薄く、且つ、例えば、6インチ以上と大面積のウエハーを用いることができ、生産性の向上を図ることができ、また、大面積の装置の製造が可能となる。
本発明の第6の態様は、第5の態様において、前記張り合わせ基板の表面に所定の素子構造を形成する工程の前に、当該張り合わせ基板の両側の表面を除去して前記半導体基板の全体の厚さを薄くする工程を有することを特徴とする半導体放射線検出装置の製造方法にある。
【0014】
かかる第6の態様では、半導体基板への不純物導入プロセスのには、例えば、600μmの厚さのものを用いて生産性を向上し、結果的には、200〜300μmの半導体基板とすることができる。
本発明の第7の態様は、第1の半導体基板の一方の面に不純物領域を有すると共に当該不純物領域を有する面にはポリシリコン層を介して第2の半導体基板が接合され且つ前記第1の半導体基板の他方の面上には光電変換素子及び必要に応じて信号処理回路を含む所定の素子構造を有する半導体照射線検出装置を製造する方法において、第1の半導体基板の一方の面にパターン化された不純物領域を形成する工程と、前記第1の半導体基板の不純物領域を形成した前記第1の面上にポリシリコン層を形成する工程と、前記ポリシリコン層の前記不純物領域に対応する部分に高ドープ領域を形成する工程と、前記第1の半導体基板の前記ポリシリコン層を形成した面に、第2の半導体基板を接合して張り合わせ基板を形成する工程と、前記張り合わせ基板の前記第1の半導体基板側の表面を除去して当該第1の半導体基板の全体の厚さを薄くする工程と、前記張り合わせ基板の前記第1の半導体基板側の表面に前記所定の素子構造を形成する工程と、前記所定の素子構造を形成した張り合わせ基板の前記第2の半導体基板側の表面を除去して全体の厚さを調整する工程と、を有することを特徴とする半導体放射線検出装置の製造方法にある。
【0015】
かかる第7の態様では、第1の半導体基板としては、例えば、600μmの厚さのものを用いて生産性を向上し、第2の半導体基板の接合後、表面を除去して薄くすることができるので、結果的には、十分に薄い装置を生産性よく製造できる。また、第1の半導体基板と第2の半導体基板の間にポリシリコン層を有する構造であるため、暗電流の少なくい装置が製造できる。
【0016】
本発明の第8の態様は、第1〜7の何れかの態様において、前記半導体放射線検出装置がPINフォトダイオードを有することを特徴とする半導体放射線検出装置の製造方法にある。
本発明の第9の態様は、第8の態様において、前記PINフォトダイオードの少なくとも一方の不純物領域が分割されていることを特徴とする半導体放射線検出装置の製造方法にある。
【0017】
本発明の第10の態様は、第1〜7の何れかの態様において、前記半導体放射線検出装置が接合形FET構造を有することを特徴とする半導体放射線検出装置の製造方法にある。
以上説明したように、本発明方法によると、最終的に基板ないしチップの厚みが400μm以下で両面に不純物領域を形成する必要のある半導体装置でも製造工程中においては600μm以上の厚みの基板で取り扱えるので、したがって、6インチ以上の大きなウエハーが使用でき、生産性の向上と大面積の半導体装置の製造が可能となる。
【0018】
なお、本発明において、半導体基板あるいは基板とは、特にことわりのない限り、単結晶半導体基板を示す。
基板に形成する素子としては、PINフォトダイオードもしくはアバランシェフォトダイオード、又は一方ないしは両方の不純物領域を多数分割したPINフォトダイオードもしくはアバランシェフォトダイオードなどの各種光電変換素子、又は1個のPINフォトダイオードもしくはアバランシェフォトダイオードなどの各種光電変換素子を1画素として2次元的に多数形成した2次元半導体放射線検出装置、さらにはこれらPINフォトダイオードもしくはアバランシェフォトダイオードなどの各種光電変換素子と、トランジスターなどをはじめ各種素子よりなる信号処理回路とを1基板上に形成した半導体放射線検出装置を例示することができる。
【0019】
特に、PINフォトダイオードの製造に適用した場合には、大受光面化が可能となり、また、PINフォトダイオードやアバランシェフォトダイオードを多数形成することで大面積の1次元あるいは2次元の半導体放射線検出装置が形成できる。
また、本発明方法は、トランジスター、CCD、BBD(バケツリレー形電荷転送素子)などを一緒に形成することで増幅機能や走査機能などを一体化した半導体放射線検出装置の製造にも適用できる。
【0020】
また、これらの装置を接合形FET構造とした場合には、放射線損傷を起こし易いMOS構造を有さないので特に優れている。
【0021】
【発明の実施の形態】
以下に本発明を実施の形態に基づいて説明する。
(第1実施形態)
図1は、本発明の第1の製造方法である半導体放射線検出装置の製造工程を部分的に示す図である。
【0022】
まず、(A)に示すように、例えば600μmの厚さで6インチ直径のシリコンのN-基板(ウエハー)1の一方の表面にN+領域2を形成する。
次に、(B)に示すように、2枚のN-基板1を用意し、N+領域2を形成した面同士で接合する。このときの接合は周縁部をレーザにより融合することにより行うことができる。なお、この接合は、N-基板1の周縁部にSiO2層を形成して熱圧着することにより行ってもよい。
【0023】
続いて、(C)に示すように、このように張り合わせた基板の両面、すなわち、N-基板1の表面全体を研削、研磨又はエッチングすることにより、例えば300μmの厚さだけ除去し、N-基板1aとする。
その後、各N-基板1aの表面に所定の手順で所定の素子を形成した後、この張り合わせ基板を張り合わせ面で二つに分離することにより、所望の半導体放射線検出装置を得ることができる。なお、張り合わせ面での分離は、例えば、基板の周縁部を削り取ることにより行うことができる。
【0024】
本実施形態では、最初の工程から大面積で厚みのあるウエハーを用いたが、例えば、(A)に示す工程は、大面積で薄い、例えば300μm厚で6インチ径のウエハーを用い、その後、張り合わせ基板として厚くした後、その後の工程を行うようにしてもよい。この場合には、(A)の不純物領域の形成工程をかなり慎重に行わなければならないが、その後の張り合わせ基板の表面の研削、研磨、エッチングによる除去工程を省くことができるという利点がある。なお、厚いウエハーと薄いウエハーを張り合わせて厚いウエハーの表面のみを除去するようにしてもよいし、上述した厚いウエハー同士を張り合わせた場合にも、一方のみの表面を除去してその表面のみに所定の素子構造を形成するようにしてもよい。
【0025】
(第2実施形態)
図2には、上述した第1の製造方法で形成した半導体放射線検出装置の一例を示す。
図2に示すように、N-基板1aのN+領域2とは反対の表面には、受光部となるP+領域3と、N+領域4とが形成され、P+領域3の周縁部上にアノード電極5が、N+領域4上にカソード電極6がそれぞれ形成されている。
【0026】
これにより、半導体放射線検出装置として、比抵抗3kΩ・cmで厚みが300μmのPINフォトダイオードを得ることができる。
図2に示すPINフォトダイオードでは、N-基板1の一方の面にP+領域3が形成され、他方の面にはN+領域2が形成されている。P+領域3と同じ面にもN+領域4が形成されており、このP+領域3およびN+領域4にはそれぞれ、アノード電極5およびカソード電極6が形成されている。
【0027】
しかしながら、N+領域はどちらか一方形成されていればよく、カソード電極6はN+領域4でなくN+領域2に形成されていてもよい。しかしながら、半導体放射線検出装置では空乏層を深く延ばすあるいは完全空乏層化する場合が多いので暗電流を小さくするためにN+領域2が必要であり、N+領域4も表面や端面の影響を小さくするためには設けた方がよい。
【0028】
本発明によればこのようなPINフォトダイオードで多重散乱や拡散電流の影響の少ない大面積の半導体放射線検出装置を製造することが可能である。
(第3実施形態)
図3は本発明の第2の半導体放射線検出装置の製造方法の製造工程を部分的に示す図である。
【0029】
まず、(A)に示すように、例えば600μmの厚さで6インチ直径のシリコンのN-基板(ウエハー)1の一方の表面にN+領域2を形成する。
次に、(B)に示すように、N-基板1と、表面に絶縁層26を形成した支持基板27とを、N+領域2を形成した面と絶縁層26を形成した面とが相対向するように接合する。この接合には、上述した第1実施形態と同様に、レーザ接合又は熱圧着が適用できる。また、絶縁層26を有する支持基板27としては、例えば、絶縁層26としてSiO2を形成したシリコン基板を用いることができる。
【0030】
続いて、(C)に示すように、張り合わせ基板のN-基板1の表面を所定の厚みまで除去し、N-基板1aとする。本実施形態では、400μmの厚みを除去した。
その後、各N-基板1aの表面に所定の手順で所定の素子を形成した後、の張り合わせ基板の支持基板27を研削・研磨などで除去することにより、所望の半導体放射線検出装置を得ることができる。
【0031】
本実施形態では、最初の工程から大面積で厚みのあるウエハーを用いたが、例えば、(A)に示す工程は、大面積で薄いウエハーを用い、その後、張り合わせ基板とした後、その後の工程を行うことができる。この場合には、(A)の不純物領域の形成工程をかなり慎重に行わなければならないが、その後の張り合わせ基板の表面の研削、研磨、エッチングによる除去工程を省くことができるという利点がある。
【0032】
本実施形態では、N-基板1aのN+領域2とは反対の表面に、図2に示す装置と同様に、受光部となるP+領域3と、N+領域4とを形成し、P+領域3の周縁部上にアノード電極5を、N+領域4上にカソード電極6を形成した。これにより、半導体放射線検出装置として、比抵抗1kΩ・cmで厚み200μmのPINフォトダイオードを得た。
【0033】
(第4実施形態)
図4には、本発明方法で製造される半導体放射線検出装置の一例としてのアバランシュフォトダイオードを示す。
このアバランシュフォトダイオードは、P-基板11aの裏面側にはP+領域12を有し、表面側には、受光面となるN+領域13及びこのN+領域13の下側に形成されたP領域14、さらに、周囲に配置されたP+領域15を有し、N+領域13の周縁部上にカソード電極16,P+領域15上にアノード電極17を具備するものである。
【0034】
この装置の製造は第2の製造方法に準じて行った。すなわち、厚さ600μmで直径6インチのP-基板を用い、その一方の面にP+領域12を形成した後、絶縁層を有する支持基板と接合して張り合わせ基板とした後、P-基板の表面を300μmの厚さだけ除去してP-基板11aとした後、所定の素子を形成して支持基板を除去したものである。これにより、比抵抗4kΩ・cmで厚さが300μmのアバランシュフォトダイオードを得ることができた。
【0035】
(第5実施形態)
図5は、本発明の第3の半導体放射線検出装置の製造方法の工程を部分的に示す図である。
まず、(A)に示すように、例えば600μmの厚さで6インチ直径のシリコンのN-基板(ウエハー)1の一方の表面にN+領域2を形成する。
【0036】
次に、(B)に示すように、N-基板1と、両面に絶縁層26を形成した支持基板27とを、N+領域2を形成した面と絶縁層26を形成した面とが相対向するようにそれぞれ接合する。この接合には、上述した第1実施形態と同様に、レーザ接合又は熱圧着が適用できる。また、絶縁層26を有する支持基板27としては、例えば、絶縁層26としてSiO2を形成した、例えば、400μm厚のシリコン基板を用いることができる。
【0037】
続いて、(C)に示すように、張り合わせ基板のN-基板1の表面を所定の厚みまで除去し、N-基板1aとする。本実施形態では、400μmの厚みを除去した。
その後、各N-基板1aの表面に所定の手順で所定の素子を形成した後、張り合わせ基板の支持基板27の部分を、例えば、300μm厚の切断刃で切断して二つに分離する。必要に応じて、N-基板1aに付着した残りの支持基板27を研磨、エッチングなどで除去することにより、所望の半導体放射線検出装置を得ることができる。
【0038】
本実施形態では、最初の工程から大面積で厚みのあるウエハーを用いたが、例えば、(A)に示す工程は、大面積で薄いウエハーを用い、その後、張り合わせ基板とした後、その後の工程を行うことができる。この場合には、(A)の不純物領域の形成工程をかなり慎重に行わなければならないが、その後の張り合わせ基板の表面の研削、研磨、エッチングによる除去工程を省くことができるという利点がある。
【0039】
本実施形態では、N-基板1aのN+領域2とは反対の表面に、図2に示すように、受光部となるP+領域3と、その周囲に位置するN+領域4とを形成し、P+領域3の周縁部上にアノード電極5を、N+領域4上にカソード電極6を形成する。これにより、半導体放射線検出装置として、比抵抗1kΩ・cmで厚み200μmのPINフォトダイオードを得ることができる。
【0040】
(第6実施形態)
図6は、本発明方法で製造した半導体放射線検出装置の他の例の平面図である。この装置は基本的には図2に示したPINフォトダイオードであるが、本実施形態では、受光部となるP+領域をストリップ化、すなわち、短冊状に多数に分割している。なお、図6は、N-基板1a上に形成したP+領域3の配置パターンのみを示している。
【0041】
このようなPINフォトダイオードは、本発明の第1、2又は3の製造方法を用いることにより、例えば、200μm〜300μmの厚みで一辺が7cm以上という大面積のものを容易に且つ効率よく製造することができ、一次元、又は2枚組み合わせることにより二次元の半導体放射線検出装置が実現できる。
なお、この場合、N+領域2は分割してもしなくてもよい。
【0042】
また、同様に、図4に示したアバランシェ・フォトダイオードでN+領域13をストリップ化してもよいが、この場合、N+領域13およびP領域14は分割する必要があるが、P+領域12は分割してもしなくてもよい。
(第7実施形態)
図7は本発明の方法で製造した更に別の構造をもつ半導体放射線検出装置の平面図である。基本的には図2に示したPINフォトダイオードであるが、両面に形成した不純物領域をストリップ化したPINフォトダイオードである(ストリップデテクターなどと称する場合もある)。図7ではN-基板1aの両面に形成したN+領域2とP+領域3の構造を主に示している。
【0043】
本実施形態では、N+領域2およびP+領域3は両者ともにストリップ状に多数域に分離され、且つ互いに直交するように配置されている。さらに、N+領域2間にはチャンネル分離をよくするためにP+不純物領域19が配置されている。このようなPINフォトダイオードは、第1、2又は4の実施形態で示した製造方法を用いることにより、例えば、200μm〜300μmの厚みで一辺が7cm以上という大面積のものを容易に且つ効率よく製造することができる。
【0044】
(第8実施形態)
図8は本発明の第4の半導体放射線検出装置の製造方法の工程を部分的に示す図である。
まず、(A)に示すように、第1の基板であるN-基板1の一方の面にP+領域3を形成する。
【0045】
次に、(B)に示すように、N-基板1のP+領域3の形成面上にポリシリコン16を形成する。
次に、(C)に示すように、ポリシリコン16のP+領域3と接する部分に高ドープ領域17を形成する。
この高ドープ領域17はP+領域3とオーミック接触をするようにする。したがって、例えば、BなどのドープによりP+の高不純物領域とする必要がある。
【0046】
その後、(D)に示すように、第2の基板であるP+基板18を、N-基板1のポリシリコン16を形成した面に接合して張り合わせ基板とし、続いて、(E)に示すように、この張り合わせ基板の少なくともN-基板1の表面を必要に応じて所定の厚みまで研削・研磨して、N-基板1aとする。
この後、第1の基板であるN-基板1a側の面に所定の素子を形成する。さらに、第2の基板であるP+基板18を必要に応じて全部あるいは部分的に除去する。
【0047】
この場合P+領域3側の電極は、通常、P+基板18を介して形成することになるので、P+領域3と高ドープ領域17およびP+基板18は、上述したようにオーミック接触をする必要がある。
従って第1の基板に形成される不純物領域が上記のようにP+領域である場合には、ポリシリコン16の高ドープ領域17は高濃度のP型領域で第2の基板は高濃度のP型基板である必要がある。
【0048】
また、第1の基板に形成される不純物領域がN+領域である場合にはポリシリコン16の高ドープ領域17は高濃度のN型領域で第2の基板は高濃度のN型基板である必要がある。
本実施形態では、第1の基板はN-基板1としたが、勿論、P-基板としてもよい。
【0049】
(第9実施形態)
図9は、上述した本発明の第4の製造方法で製造した半導体放射線検出装置の一例の断面図である。
この半導体放射線検出装置の平面視は、図7に示したものと同様であり、N+領域2およびP+領域3は両者ともにストリップ状に多数域に分離され、且つ互いに直交するように配置されている。また、N+領域2間にはチャンネル分離をよくするためにP+不純物領域19が形成されている。
【0050】
第1の基板である比抵抗3〜5kΩ・cmで厚さ300μmのN-基板1aにはP+領域3が形成され、その下にはポリシリコン16が形成しされ、さらに、ポリシリコン16のP+領域3と接触する部分には、B,BF2のイオン注入により高濃度のP型領域である高ドープ領域17が形成されている。更に、N-基板1aのポリシリコン16側には、第2の基板である比抵抗0.01Ω・cm以下のP+基板18が接合されている。
【0051】
一方、N-基板1aのポリシリコン16とは反対側の面にはN+領域2とその電極であるカソード電極6とが形成され、N+領域2とN+領域2との間にはストリップ間の分離をよくするためにP+不純物領域19が形成されている。
P+基板18は最後に研削され、N-基板1aも含めた全体の厚みを、例えば、350μmに形成した。
【0052】
かかる構造では、ポリシリコン16を介在させることで暗電流を少なくすることができる。
(第10実施形態)
図10は、図9に示した半導体放射線検出装置の変形例である。
この場合、ポリシリコン16のチップ端(基板の端部)部分16a、すなわち切断部分により断面が露出した部分を、ポリシリコン16の他の部分16bより深く(厚く)なるように形成してあり、これにより、切断・露出による表面抵抗の低下の影響を低減できる。
【0053】
(第11実施形態)
図11には、図6に示したPINフォトダイオードを容量読みだしとした例の断面図である。
図11に示すように、N-基板1aの一方の面にはP+領域3が形成され、他方の面にはN+領域2が形成されており、P+領域3と同じ面にもN+領域4が形成されている。このP+領域3には逆電圧印加のためのアノード電極5が形成され、更に、容量読みだしとするため、P+領域3上には誘電体層28を介してゲート29が形成されている。
【0054】
誘電体層28としては、シリコン半導体では、SiO2単独、あるいはSiO2の上にSi3N4を形成した2層よりなるもの、SiO2にSi3N4を形成し、更にその上にSiO2を形成した3層構造のものなどを適用することができる。
勿論、この容量読みだし構造は、図7のように両方の不純物領域をストリップ化した場合にも適用可能である。
【0055】
(第12実施形態)
図12は本発明の製造方法で製造した一方の不純物領域を多数に分割したものに走査回路等を一緒に形成した二次元の半導体放射線検出装置の回路図であり、PINフォトダイオード、アバランシェフォトダイオードなどの光電変換素子を1画素として二次元的に多数形成して走査回路等を付加したX,Yアドレス方式の2次元半導体放射線検出装置である。
【0056】
この回路は、XYアドレス方式をとっており、例えば、PINフォトダイオード、アバランシェ・フォトダイオードなどの光電変換素子20を1画素として多数平面上に形成し、垂直走査回路よりでた垂直走査ライン22は各行(Yn)を選択し、一方、各列(Xn)の選択は、水平走査回路からの水平走査ライン21によってなされる。また、スイッチング用にトランジスター24が設けられており、読出しライン23への信号出力の切り換えがなされる。
【0057】
すなわち、二次元的に多数形成した光電変換素子20は水平走査回路とトランジスター24および垂直走査回路により選択され読出しライン23より信号出力される。
このようにPINフォトダイオードあるいは、アバランシェフォトダイオードを二次元的に多数形成し、1個のPINフォトダイオードあるいはアバランシェフォトダイオードを1画素として上記のようなX,Yアドレス方式、あるいはCCDやBBDを使用した転送方式により配置することにより、大形の二次元半導体放射線検出装置とすることが可能である。
【0058】
なお、この場合、例えば、図2に示した構造のPINフォトダイオードでは、P+領域3は分割する必要があるが、N+領域2は分割してもしなくてもよい。
同様に、図4に示したアバランシェ・フォトダイオードではN+領域13およびP領域14は分割する必要があるが、P+領域12は分割してもしなくてもよい。
【0059】
(第13実施形態)
図13は本発明の方法により製造される他の半導体放射線検出装置の断面図である。この装置は、同一基板上にPINフォトダイオードと接合形FETを形成した例を示す。
図13に示すように、P-基板30の一方の面にはP+領域31が形成され、他の面にはN+領域32とNウェル34とP+領域33とが形成されている。N+領域32にはカソード電極6が形成され、P+領域33にはアノード電極5が形成され、この場合はP-基板ではあるがPINフォトダイオードとなっている。
【0060】
一方、Nウェル34にはP+領域35とN+領域36とが形成され、P+領域35にはゲート39が、N+領域36にはソース37およびドレイン38が形成されており、接合形FETとなっている。
したがって、PINフォトダイオードの出力を接合形FETの入力とすることで増幅機能をもたせることができる。
【0061】
かかる接合形FETは、放射線損傷を起こし易いMOS構造をもたないため放射線検出装置に好適である。
(第14実施形態)
図14は、本発明の方法により製造した増幅機能をもつ半導体放射線検出装置の1画素の断面図である。
【0062】
N-基板1の一方の面にはN+領域2が形成され、反対側の面にはPウェル40が形成され、PウェルにはN+領域41およびP+領域42が形成されている。N+領域の間のPウェル40上にはSiO243を介してゲート44が形成され、N+領域41上にはソースおよびドレイン38が形成され、これによりMOSFETが形成されている。更に、Pウェル40内のP+領域42上にはアノード電極5が形成され、Pウェ40の近傍にはN+領域4およびカソード電極6が形成され、これによりPINフォトダイオードを構成している。
【0063】
かかる構成により、PINフォトダイオードに生じた電荷がMOSFETのチャネルのコンダクタンスを変化させることにより増幅機能をもつ半導体放射線検出装置となっている。
(第15実施形態)
図15は本発明の方法により製造した増幅機能をもつ別の半導体放射線検出装置の1画素の断面図である。
【0064】
N-基板1の一方の面にはN+領域2が形成され、反対側の面にはPウェル40が形成されている。Pウェル40内には、2つのN+領域41とその間のN領域45とが形成され、N+領域41上にはソース37およびドレイン38が、N領域45上にはゲート39が形成され、これにより接合形FETが形成されている。更に、Pウェル40内にはP+領域42と、この上にアノード電極5が形成され、Pウェル40近傍にはN+領域4と、この上のカソード電極6とが形成され、これによりPINフォトダイオードとなっている。
【0065】
かかる構成により、PINフォトダイオードに生じた電荷が接合形FETのチャネルのコンダクタンスを変化させることにより増幅機能をもつ半導体放射線検出装置となっている。
この接合形FETはMOS構造を持たないため放射線損傷に強いという特徴を有する。図13から図15の半導体放射線検出装置を1画素として図12に示すような回路構成をとることで増幅機能をもつ2次元半導体放射線検出装置が実現できる。
【0066】
このように本発明によると、このような増幅機能を有する2次元半導体放射線検出装置の大面積化が可能となる。
(第16実施形態)
図16は本発明の方法により製造した別の2次元半導体放射線検出装置の1画素の断面図である。
【0067】
P-基板30の一方の面にはP+領域31が形成され、他方の面にはN+領域32が形成され、これによりPINフォトダイオードが構成されている。また、N+領域32に隣接してN領域50が形成され、N+領域32およびN領域50上には、2層のポリシリコン52,53をSiO254で埋め込んだ2層電極が形成され、これにより埋め込みチャネルCCDが形成されている。なお、N+領域32およびN領域50内にそれぞれ形成されたP+領域51はチャネルストッパーである。
【0068】
(第17実施形態)
図17は本発明の方法により製造した2次元半導体放射線検出装置の更に別の例の1画素について示す断面図である。
P-基板30の一方の面にはP+領域31が形成され、他方の面にはN+領域32が形成され、これによりPINフォトダイオードが構成されている。また、N+領域32に隣接してN領域45が形成され、このN領域45上にはゲート39が形成され、これにより接合形BBDが構成されている。なお、P+領域51はチャネルストッパーである。
【0069】
この場合も接合形FETは放射線損傷に強いという特徴を有する。
(第18実施形態)
図18は、図16および図17に図示した2次元半導体放射線検出装置の回路図である。
1画素がPINフォトダイオードのような光電変換素子20と垂直転送回路61と水平転送回路62とよりなるインタライン形放射線検出装置である。
【0070】
光電変換素子20で生じた電荷は入力ゲート60により垂直転送回路61に転送され、更に水平転送回路62に転送され、出力ゲート64より出力される。
転送回路に使用されるCTD(電荷転送素子)は、図16では埋め込みチャネルCCDで図17では接合形FETによるBBDである。
本発明方法によると、このような構造の2次元半導体放射線検出装置が200から300μmの厚みでも6インチといった大きなウエハー、すなわち基板により製造できる。
【0071】
【発明の効果】
以上に述べたように本発明によれば最終的に基板ないしチップの厚みが400μm以下で両面に不純物領域を形成する必要のある半導体装置でも製造工程中においては600μm以上の厚みの基板で取り扱うことができ、したがって、6インチ以上の大きなウエハーが使用できる。したがって、多重散乱や拡散電流の影響を除去するため、300μmあるいは200μmといった薄い基板を使用する必要があるX線、γ線、荷電粒子などの高エネルギー放射線用の半導体放射線検出装置において、その生産性の向上を図ることができ、大面積の半導体装置の製造が可能となる。
【0072】
特に、PINフォトダイオードのように空乏層を深くのばすため基板の裏面の影響をうける、あるいは両面に不純物層を形成する必要があるため600μmといった厚い基板を使用してプロセス後裏面を削るというようなことができない場合にも、本発明は適用できしたがって生産性の向上と大面積が可能となる。
また、PINフォトダイオードの一方の不純物領域を分割し多数形成することで大形の1次元あるいは2次元の半導体放射線検出装置が製造できる。
【0073】
さらに、トランジスターやCTD(電荷転送素子)などを一緒に形成することで増幅機能や走査機能などを一体化でき、このとき特に接合形FETを使用することで放射線損傷を低減できるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の第1の半導体放射線検出装置の製造工程を示す図である。
【図2】本発明方法で製造したPINフォトダイオードの一例を示す断面図である。
【図3】本発明の第2の半導体放射線検出装置の製造工程を示す図である。
【図4】本発明方法で製造したアバランシェフォトダイオードの一例を示す断面図である。
【図5】本発明の第3の半導体放射線検出装置の製造工程を示す図である。
【図6】本発明の方法により製造したストリップ化したPINフォトダイオードの平面図である。
【図7】本発明の方法により製造したストリップ化したPINフォトダイオードの平面図である。
【図8】本発明の第4の半導体放射線検出装置の製造工程を示す図である。
【図9】本発明の方法により製造したストリップ化したPINフォトダイオードの断面図である。
【図10】 本発明の方法により製造したストリップ化したPINフォトダイオードの断面図である。
【図11】本発明の方法により製造した容量読出しPINフォトダイオードの断面図である。
【図12】本発明の方法により製造したX,Yアドレス方式の2次元半導体放射線検出装置の回路図である。
【図13】本発明の方法により同一基板上に製造したPINフォトダイオードと接合形FETの断面図である。
【図14】本発明の方法により製造した増幅機能をもつ半導体放射線検出装置の1画素の断面図である。
【図15】本発明の方法により製造した増幅機能をもつ半導体放射線検出装置の1画素の断面図である。本発明の半導体放射線検出装置の製造工程図である。
【図16】本発明の方法により製造した2次元半導体放射線検出装置の1画素の断面図である。
【図17】本発明の方法により製造した2次元半導体放射線検出装置の1画素の断面図である。
【図18】本発明の方法により製造したインタライン形2次元半導体放射線検出装置の回路図である。
【符号の説明】
1,1a N-基板
2,13,32,36,41 N+領域
5,17 アノード電極
6,16 カソード電極
11a,30 P-基板
12,15,31,33,35,42,51 P+領域
14 P領域
16 ポリシリコン
17 高ドープ領域
18 P-基板
19 P+領域
20 光電変換素子
21 水平走査ライン
22 垂直走査ライン
23 読出しライン
24 トランジスター
26 支持基板
27 絶縁層
28 誘電体層
29,39,44 ゲート
37 ソース
38 ドレイン
40 Pウェル
43,54 SiO2
45,50 N領域
52,53 ポリシリコン
60 入力ゲート
61 垂直転送回路
62 水平転送回路
63 出力ゲート
Claims (8)
- 半導体基板の一方の面に不純物領域を有すると共に他方の面に光電変換素子及び必要に応じて信号処理回路を含む所定の素子構造を有する半導体照射線検出装置を製造する方法において、
半導体基板の一方の面に不純物領域を形成して不純物領域形成基板とする工程と、
この不純物領域形成基板を2枚用いて前記不純物領域を形成した面同士を接合して張り合わせ基板を形成する工程と、
前記張り合わせ基板の両面に前記所定の素子構造を形成する工程と、
前記所定の素子構造を形成した張り合わせ基板を2枚に分離して所定の素子構造を有する半導体基板を2枚得る工程と、
を有することを特徴とする半導体放射線検出装置の製造方法。 - 請求項1において、前記張り合わせ基板の両面に所定の素子構造を形成する工程の前に、当該張り合わせ基板の少なくとも一方側の表面を除去して前記半導体基板の全体の厚さを薄くする工程を有することを特徴とする半導体放射線検出装置の製造方法。
- 半導体基板の一方の面に不純物領域を有すると共に他方の面に光電変換素子及び必要に応じて信号処理回路を含む所定の素子構造を有する半導体照射線検出装置を製造する方法において、
半導体基板の一方の面に不純物領域を形成して不純物領域形成基板とする工程と、
前記不純物領域形成基板2枚と、両面に絶縁層を有する支持基板とを、前記不純物領域を形成した面と前記絶縁層を有する面とをそれぞれ相対向させて接合し、張り合わせ基板を形成する工程と、
前記張り合わせ基板の両面に前記所定の素子構造を形成する工程と、
前記所定の素子構造を形成した張り合わせ基板から前記支持基板を除去して前記所定の素子構造を有する半導体基板を2枚得る工程と、
を有することを特徴とする半導体放射線検出装置の製造方法。 - 請求項3において、前記張り合わせ基板の表面に所定の素子構造を形成する工程の前に、当該張り合わせ基板の両側の表面を除去して前記半導体基板の全体の厚さを薄くする工程を有することを特徴とする半導体放射線検出装置の製造方法。
- 第1の半導体基板の一方の面に不純物領域を有すると共に当該不純物領域を有する面にはポリシリコン層を介して第2の半導体基板が接合され且つ前記第1の半導体基板の他方の面上には光電変換素子及び必要に応じて信号処理回路を含む所定の素子構造を有する半導体照射線検出装置を製造する方法において、
第1の半導体基板の一方の面にパターン化された不純物領域を形成する工程と、
前記第1の半導体基板の不純物領域を形成した前記第1の面上にポリシリコン層を形成する工程と、
前記ポリシリコン層の前記不純物領域に対応する部分に高ドープ領域を形成する工程と、
前記第1の半導体基板の前記ポリシリコン層を形成した面に、第2の半導体基板を接合して張り合わせ基板を形成する工程と、
前記張り合わせ基板の前記第1の半導体基板側の表面を除去して当該第1の半導体基板の全体の厚さを薄くする工程と、
前記張り合わせ基板の前記第1の半導体基板側の表面に前記所定の素子構造を形成する工程と、
前記所定の素子構造を形成した張り合わせ基板の前記第2の半導体基板側の表面を除去して全体の厚さを調整する工程と、
を有することを特徴とする半導体放射線検出装置の製造方法。 - 請求項1〜5の何れかにおいて、前記半導体放射線検出装置がPINフォトダイオードを有することを特徴とする半導体放射線検出装置の製造方法。
- 請求項6において、前記PINフォトダイオードの少なくとも一方の不純物領域が分割されていることを特徴とする半導体放射線検出装置の製造方法。
- 請求項1〜5の何れかにおいて、前記半導体放射線検出装置が接合形FET構造を有することを特徴とする半導体放射線検出装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16032497A JP3857387B2 (ja) | 1997-02-10 | 1997-06-17 | 半導体放射線検出装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9-27038 | 1997-02-10 | ||
JP2703897 | 1997-02-10 | ||
JP16032497A JP3857387B2 (ja) | 1997-02-10 | 1997-06-17 | 半導体放射線検出装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10284748A JPH10284748A (ja) | 1998-10-23 |
JP3857387B2 true JP3857387B2 (ja) | 2006-12-13 |
Family
ID=26364912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16032497A Expired - Fee Related JP3857387B2 (ja) | 1997-02-10 | 1997-06-17 | 半導体放射線検出装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3857387B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1620895B1 (en) | 2003-05-08 | 2016-03-02 | The Science and Technology Facilities Council | Accelerated particle and high energy radiation sensor |
JP2007071602A (ja) * | 2005-09-05 | 2007-03-22 | Kyoto Univ | 放射線検出器 |
WO2007091352A1 (ja) | 2006-02-07 | 2007-08-16 | Niigata University | 有機半導体放射線/光センサー及び放射線/光検出装置 |
-
1997
- 1997-06-17 JP JP16032497A patent/JP3857387B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10284748A (ja) | 1998-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7576371B1 (en) | Structures and methods to improve the crosstalk between adjacent pixels of back-illuminated photodiode arrays | |
EP1636856B1 (en) | Ultra thin back-illuminated photodiode array structures and fabrication methods | |
TWI278108B (en) | Back-illuminated type solid-state imaging device and method of manufacturing the same | |
US5465002A (en) | Integrated vlsi radiation/particle detector with biased pin diodes | |
US11791359B2 (en) | Light detecting element and method of manufacturing same | |
JP4046067B2 (ja) | 固体撮像素子の製造方法 | |
EP1979953B1 (en) | Semiconductor radiation detector optimized for detecting visible light | |
KR100312279B1 (ko) | 광전변환장치및이미지센서 | |
JP4522531B2 (ja) | 半導体エネルギー検出素子 | |
JP4654623B2 (ja) | 固体撮像装置の製造方法 | |
JPH0289368A (ja) | 固体撮像装置 | |
JP3049015B2 (ja) | バンドギャップ設計型アクティブ・ピクセル・セル | |
CN114300570A (zh) | 探测器及制造方法 | |
JP3857387B2 (ja) | 半導体放射線検出装置の製造方法 | |
US7851839B2 (en) | High-sensitivity image sensor and fabrication method thereof | |
US6114685A (en) | Solid-state radiation detector having a charge transfer device | |
TWI820429B (zh) | 半導體結構 | |
JP2003507902A (ja) | イメージ・セル、イメージ・センサおよびその製造方法 | |
WO2023281834A1 (ja) | 受光装置およびx線撮像装置ならびに電子機器 | |
JP3105781B2 (ja) | 固体撮像装置 | |
JP3597663B2 (ja) | 固体撮像装置 | |
JP2540834B2 (ja) | Mos型イメ−ジセンサ | |
JP2020161775A (ja) | 光検出器 | |
KR20230160716A (ko) | 적층형 cmos 이미지 센서 및 그 제조 방법 | |
JPH0774336A (ja) | 固体撮像素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060912 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060914 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |