JP3857387B2 - 半導体放射線検出装置の製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、Ｘ線、γ線、荷電粒子などの高エネルギーの放射線を検出する半導体放射線検出装置の製造方法に関するものである。
【０００２】
【従来の技術】
Ｘ線、γ線、荷電粒子などの高エネルギーの放射線を検出する半導体放射線検出装置としては従来ＰＩＮフォトダイオードが使用されている。
ＰＩＮフォトダイオードは、例えば、Ｎ^-基板の一方の面（表面と称す）にＰ⁺型不純物領域を有し、他方の面（裏面と称す）に当該基板より高い濃度のＮ型であるＮ⁺型領域を有する構造が知られている。すなわち、Ｐ⁺−Ｎ^-Ｎ⁺よりなるＰＮ接合を形成したものである。
【０００３】
このようなＰＩＮフォトダイオードでは、放射線検出装置として使用する場合、空乏層を深く延ばす又は完全空乏層化することがあり、裏面の影響を受け易いので、上述のように裏面にもＮ⁺型領域を形成する必要がある。
また、ＰＩＮフォトダイオードは逆バイアスを加えた時の空乏層の伸びが大きく、検出する放射線のエネルギーの範囲が大きく取れることや、接合容量が小さく高速応答に適しているという特徴をもつため、Ｘ線、γ線、荷電粒子などの高エネルギーの放射線の検出に向いている。しかしながら、その種の用途では、多重散乱や拡散電流の影響を除去するために、又は低電圧で完全空乏層化するために、３００μｍあるいは２００μｍといった薄い基板を使用する必要がある。
【０００４】
なお、以上の説明ではＮ^-基板について述べたが、もちろんＰ^-基板についても同様である。また、以下の説明においても、Ｎ^-基板あるいはＰ^-基板の何れか一方だけについて説明するが、その場合でも当然両方の基板についてあてはまるものである。
【０００５】
【発明が解決しようとする課題】
半導体放射線検出装置としてのＰＩＮフォトダイオードは、上述したように３００μｍあるいは２００μｍといった薄い基板を使用する必要があるが、一方、空乏層を深く延ばした際に基板の裏面の影響を回避するために、裏面にも不純物層を形成する必要がある。したがって、例えば、６００μｍといった厚い基板を使用してプロセス終了後、裏面を削るというようなことができないので、現状では、４インチあるいはそれ以下といった小さなウエハーでしか製造できず、生産性が良くなく、また、大面積の検出装置の製造ができないなどの問題がある。
【０００６】
本発明はこのような事情に鑑み、例えば、３００μｍあるいは２００μｍといった薄い基板を使用した半導体放射線検出装置を、例えば、６インチ以上のウエハーを用いて容易に製造でき、結果的に半導体放射線検出装置を生産性よく製造でき、また、大面積の半導体放射線検出装置を製造できる半導体放射線検出装置の製造方法を提供することを課題とする。
【０００７】
【課題を解決するための手段】
本発明の第１の態様は、半導体基板の一方の面に不純物領域を有すると共に他方の面に光電変換素子及び必要に応じて信号処理回路を含む所定の素子構造を有する半導体照射線検出装置を製造する方法において、半導体基板の一方の面に不純物領域を形成して不純物領域形成基板とする工程と、この不純物領域形成基板を２枚用いて前記不純物領域を形成した面同士を接合して張り合わせ基板を形成する工程と、前記張り合わせ基板の両面に前記所定の素子構造を形成する工程と、前記所定の素子構造を形成した張り合わせ基板を２枚に分離して所定の素子構造を有する半導体基板を２枚得る工程と、を有することを特徴とする半導体放射線検出装置の製造方法にある。
【０００８】
かかる第１の態様では、プロセスの大部分を張り合わせ基板として処理できるため、半導体基板として、例えば、２００〜３００μｍと薄く、且つ、例えば、６インチ以上と大面積のウエハーを用いることができ、生産性の向上を図ることができ、また、大面積の装置の製造が可能となる。また、２枚の半導体基板を張り合わせて用いるので、余分な材料を用いることもない。
【０００９】
本発明の第２の態様は、第１の態様において、前記張り合わせ基板の両面に所定の素子構造を形成する工程の前に、当該張り合わせ基板の少なくとも一方側の表面を除去して基板の全体の厚さを薄くする工程を有することを特徴とする半導体放射線検出装置の製造方法にある。
かかる第２の態様では、半導体基板への不純物導入プロセスのには、例えば、６００μｍの厚さのものを用いて生産性を向上し、結果的には、２００〜３００μｍの半導体基板とすることができる。
【００１０】
本発明の第３の態様は、半導体基板の一方の面に不純物領域を有すると共に他方の面に光電変換素子及び必要に応じて信号処理回路を含む所定の素子構造を有する半導体照射線検出装置を製造する方法において、半導体基板の一方の面に不純物領域を形成して不純物領域形成基板とする工程と、前記不純物領域形成基板と、絶縁層を有する支持基板とを、前記不純物領域を形成した面と前記絶縁層を有する面を相対向させて接合し、張り合わせ基板を形成する工程と、前記張り合わせ基板の表面に前記所定の素子構造を形成する工程と、前記所定の素子構造を形成した張り合わせ基板から前記支持基板を除去して前記所定の素子構造を有する半導体基板を得る工程と、を有することを特徴とする半導体放射線検出装置の製造方法にある。
【００１１】
かかる第３の態様では、プロセスの大部分を張り合わせ基板として処理できるため、半導体基板として、例えば、２００〜３００μｍと薄く、且つ、例えば、６インチ以上と大面積のウエハーを用いることができ、生産性の向上を図ることができ、また、大面積の装置の製造が可能となる。
本発明の第４の態様は、第３の態様において、前記張り合わせ基板の表面に所定の素子構造を形成する工程の前に、当該張り合わせ基板の表面を除去して前記半導体基板の全体の厚さを薄くする工程を有することを特徴とする半導体放射線検出装置の製造方法にある。
【００１２】
かかる第４の態様では、半導体基板への不純物導入プロセスのには、例えば、６００μｍの厚さのものを用いて生産性を向上し、結果的には、２００〜３００μｍの半導体基板とすることができる。
本発明の第５の態様は、半導体基板の一方の面に不純物領域を有すると共に他方の面に光電変換素子及び必要に応じて信号処理回路を含む所定の素子構造を有する半導体照射線検出装置を製造する方法において、半導体基板の一方の面に不純物領域を形成して不純物領域形成基板とする工程と、前記不純物領域形成基板２枚と、両面に絶縁層を有する支持基板とを、前記不純物領域を形成した面と前記絶縁層を有する面とをそれぞれ相対向させて接合し、張り合わせ基板を形成する工程と、前記張り合わせ基板の両面に前記所定の素子構造を形成する工程と、前記所定の素子構造を形成した張り合わせ基板から前記支持基板を除去して前記所定の素子構造を有する半導体基板を２枚得る工程と、を有することを特徴とする半導体放射線検出装置の製造方法にある。
【００１３】
かかる第５の態様では、プロセスの大部分を張り合わせ基板として処理できるため、半導体基板として、例えば、２００〜３００μｍと薄く、且つ、例えば、６インチ以上と大面積のウエハーを用いることができ、生産性の向上を図ることができ、また、大面積の装置の製造が可能となる。
本発明の第６の態様は、第５の態様において、前記張り合わせ基板の表面に所定の素子構造を形成する工程の前に、当該張り合わせ基板の両側の表面を除去して前記半導体基板の全体の厚さを薄くする工程を有することを特徴とする半導体放射線検出装置の製造方法にある。
【００１４】
かかる第６の態様では、半導体基板への不純物導入プロセスのには、例えば、６００μｍの厚さのものを用いて生産性を向上し、結果的には、２００〜３００μｍの半導体基板とすることができる。
本発明の第７の態様は、第１の半導体基板の一方の面に不純物領域を有すると共に当該不純物領域を有する面にはポリシリコン層を介して第２の半導体基板が接合され且つ前記第１の半導体基板の他方の面上には光電変換素子及び必要に応じて信号処理回路を含む所定の素子構造を有する半導体照射線検出装置を製造する方法において、第１の半導体基板の一方の面にパターン化された不純物領域を形成する工程と、前記第１の半導体基板の不純物領域を形成した前記第１の面上にポリシリコン層を形成する工程と、前記ポリシリコン層の前記不純物領域に対応する部分に高ドープ領域を形成する工程と、前記第１の半導体基板の前記ポリシリコン層を形成した面に、第２の半導体基板を接合して張り合わせ基板を形成する工程と、前記張り合わせ基板の前記第１の半導体基板側の表面を除去して当該第１の半導体基板の全体の厚さを薄くする工程と、前記張り合わせ基板の前記第１の半導体基板側の表面に前記所定の素子構造を形成する工程と、前記所定の素子構造を形成した張り合わせ基板の前記第２の半導体基板側の表面を除去して全体の厚さを調整する工程と、を有することを特徴とする半導体放射線検出装置の製造方法にある。
【００１５】
かかる第７の態様では、第１の半導体基板としては、例えば、６００μｍの厚さのものを用いて生産性を向上し、第２の半導体基板の接合後、表面を除去して薄くすることができるので、結果的には、十分に薄い装置を生産性よく製造できる。また、第１の半導体基板と第２の半導体基板の間にポリシリコン層を有する構造であるため、暗電流の少なくい装置が製造できる。
【００１６】
本発明の第８の態様は、第１〜７の何れかの態様において、前記半導体放射線検出装置がＰＩＮフォトダイオードを有することを特徴とする半導体放射線検出装置の製造方法にある。
本発明の第９の態様は、第８の態様において、前記ＰＩＮフォトダイオードの少なくとも一方の不純物領域が分割されていることを特徴とする半導体放射線検出装置の製造方法にある。
【００１７】
本発明の第１０の態様は、第１〜７の何れかの態様において、前記半導体放射線検出装置が接合形ＦＥＴ構造を有することを特徴とする半導体放射線検出装置の製造方法にある。
以上説明したように、本発明方法によると、最終的に基板ないしチップの厚みが４００μｍ以下で両面に不純物領域を形成する必要のある半導体装置でも製造工程中においては６００μｍ以上の厚みの基板で取り扱えるので、したがって、６インチ以上の大きなウエハーが使用でき、生産性の向上と大面積の半導体装置の製造が可能となる。
【００１８】
なお、本発明において、半導体基板あるいは基板とは、特にことわりのない限り、単結晶半導体基板を示す。
基板に形成する素子としては、ＰＩＮフォトダイオードもしくはアバランシェフォトダイオード、又は一方ないしは両方の不純物領域を多数分割したＰＩＮフォトダイオードもしくはアバランシェフォトダイオードなどの各種光電変換素子、又は１個のＰＩＮフォトダイオードもしくはアバランシェフォトダイオードなどの各種光電変換素子を１画素として２次元的に多数形成した２次元半導体放射線検出装置、さらにはこれらＰＩＮフォトダイオードもしくはアバランシェフォトダイオードなどの各種光電変換素子と、トランジスターなどをはじめ各種素子よりなる信号処理回路とを１基板上に形成した半導体放射線検出装置を例示することができる。
【００１９】
特に、ＰＩＮフォトダイオードの製造に適用した場合には、大受光面化が可能となり、また、ＰＩＮフォトダイオードやアバランシェフォトダイオードを多数形成することで大面積の１次元あるいは２次元の半導体放射線検出装置が形成できる。
また、本発明方法は、トランジスター、ＣＣＤ、ＢＢＤ（バケツリレー形電荷転送素子）などを一緒に形成することで増幅機能や走査機能などを一体化した半導体放射線検出装置の製造にも適用できる。
【００２０】
また、これらの装置を接合形ＦＥＴ構造とした場合には、放射線損傷を起こし易いＭＯＳ構造を有さないので特に優れている。
【００２１】
【発明の実施の形態】
以下に本発明を実施の形態に基づいて説明する。
（第１実施形態）
図１は、本発明の第１の製造方法である半導体放射線検出装置の製造工程を部分的に示す図である。
【００２２】
まず、（Ａ）に示すように、例えば６００μｍの厚さで６インチ直径のシリコンのＮ^-基板（ウエハー）１の一方の表面にＮ⁺領域２を形成する。
次に、（Ｂ）に示すように、２枚のＮ^-基板１を用意し、Ｎ⁺領域２を形成した面同士で接合する。このときの接合は周縁部をレーザにより融合することにより行うことができる。なお、この接合は、Ｎ^-基板１の周縁部にＳｉＯ₂層を形成して熱圧着することにより行ってもよい。
【００２３】
続いて、（Ｃ）に示すように、このように張り合わせた基板の両面、すなわち、Ｎ^-基板１の表面全体を研削、研磨又はエッチングすることにより、例えば３００μｍの厚さだけ除去し、Ｎ^-基板１ａとする。
その後、各Ｎ^-基板１ａの表面に所定の手順で所定の素子を形成した後、この張り合わせ基板を張り合わせ面で二つに分離することにより、所望の半導体放射線検出装置を得ることができる。なお、張り合わせ面での分離は、例えば、基板の周縁部を削り取ることにより行うことができる。
【００２４】
本実施形態では、最初の工程から大面積で厚みのあるウエハーを用いたが、例えば、（Ａ）に示す工程は、大面積で薄い、例えば３００μｍ厚で６インチ径のウエハーを用い、その後、張り合わせ基板として厚くした後、その後の工程を行うようにしてもよい。この場合には、（Ａ）の不純物領域の形成工程をかなり慎重に行わなければならないが、その後の張り合わせ基板の表面の研削、研磨、エッチングによる除去工程を省くことができるという利点がある。なお、厚いウエハーと薄いウエハーを張り合わせて厚いウエハーの表面のみを除去するようにしてもよいし、上述した厚いウエハー同士を張り合わせた場合にも、一方のみの表面を除去してその表面のみに所定の素子構造を形成するようにしてもよい。
【００２５】
（第２実施形態）
図２には、上述した第１の製造方法で形成した半導体放射線検出装置の一例を示す。
図２に示すように、Ｎ^-基板１ａのＮ⁺領域２とは反対の表面には、受光部となるＰ⁺領域３と、Ｎ⁺領域４とが形成され、Ｐ⁺領域３の周縁部上にアノード電極５が、Ｎ⁺領域４上にカソード電極６がそれぞれ形成されている。
【００２６】
これにより、半導体放射線検出装置として、比抵抗３ｋΩ・ｃｍで厚みが３００μｍのＰＩＮフォトダイオードを得ることができる。
図２に示すＰＩＮフォトダイオードでは、Ｎ^-基板１の一方の面にＰ⁺領域３が形成され、他方の面にはＮ⁺領域２が形成されている。Ｐ⁺領域３と同じ面にもＮ⁺領域４が形成されており、このＰ⁺領域３およびＮ⁺領域４にはそれぞれ、アノード電極５およびカソード電極６が形成されている。
【００２７】
しかしながら、Ｎ⁺領域はどちらか一方形成されていればよく、カソード電極６はＮ⁺領域４でなくＮ⁺領域２に形成されていてもよい。しかしながら、半導体放射線検出装置では空乏層を深く延ばすあるいは完全空乏層化する場合が多いので暗電流を小さくするためにＮ⁺領域２が必要であり、Ｎ⁺領域４も表面や端面の影響を小さくするためには設けた方がよい。
【００２８】
本発明によればこのようなＰＩＮフォトダイオードで多重散乱や拡散電流の影響の少ない大面積の半導体放射線検出装置を製造することが可能である。
（第３実施形態）
図３は本発明の第２の半導体放射線検出装置の製造方法の製造工程を部分的に示す図である。
【００２９】
まず、（Ａ）に示すように、例えば６００μｍの厚さで６インチ直径のシリコンのＮ^-基板（ウエハー）１の一方の表面にＮ⁺領域２を形成する。
次に、（Ｂ）に示すように、Ｎ^-基板１と、表面に絶縁層２６を形成した支持基板２７とを、Ｎ⁺領域２を形成した面と絶縁層２６を形成した面とが相対向するように接合する。この接合には、上述した第１実施形態と同様に、レーザ接合又は熱圧着が適用できる。また、絶縁層２６を有する支持基板２７としては、例えば、絶縁層２６としてＳｉＯ₂を形成したシリコン基板を用いることができる。
【００３０】
続いて、（Ｃ）に示すように、張り合わせ基板のＮ^-基板１の表面を所定の厚みまで除去し、Ｎ^-基板１ａとする。本実施形態では、４００μｍの厚みを除去した。
その後、各Ｎ^-基板１ａの表面に所定の手順で所定の素子を形成した後、の張り合わせ基板の支持基板２７を研削・研磨などで除去することにより、所望の半導体放射線検出装置を得ることができる。
【００３１】
本実施形態では、最初の工程から大面積で厚みのあるウエハーを用いたが、例えば、（Ａ）に示す工程は、大面積で薄いウエハーを用い、その後、張り合わせ基板とした後、その後の工程を行うことができる。この場合には、（Ａ）の不純物領域の形成工程をかなり慎重に行わなければならないが、その後の張り合わせ基板の表面の研削、研磨、エッチングによる除去工程を省くことができるという利点がある。
【００３２】
本実施形態では、Ｎ^-基板１ａのＮ⁺領域２とは反対の表面に、図２に示す装置と同様に、受光部となるＰ⁺領域３と、Ｎ⁺領域４とを形成し、Ｐ⁺領域３の周縁部上にアノード電極５を、Ｎ⁺領域４上にカソード電極６を形成した。これにより、半導体放射線検出装置として、比抵抗１ｋΩ・ｃｍで厚み２００μｍのＰＩＮフォトダイオードを得た。
【００３３】
（第４実施形態）
図４には、本発明方法で製造される半導体放射線検出装置の一例としてのアバランシュフォトダイオードを示す。
このアバランシュフォトダイオードは、Ｐ^-基板１１ａの裏面側にはＰ⁺領域１２を有し、表面側には、受光面となるＮ⁺領域１３及びこのＮ⁺領域１３の下側に形成されたＰ領域１４、さらに、周囲に配置されたＰ⁺領域１５を有し、Ｎ⁺領域１３の周縁部上にカソード電極１６，Ｐ⁺領域１５上にアノード電極１７を具備するものである。
【００３４】
この装置の製造は第２の製造方法に準じて行った。すなわち、厚さ６００μｍで直径６インチのＰ^-基板を用い、その一方の面にＰ⁺領域１２を形成した後、絶縁層を有する支持基板と接合して張り合わせ基板とした後、Ｐ^-基板の表面を３００μｍの厚さだけ除去してＰ^-基板１１ａとした後、所定の素子を形成して支持基板を除去したものである。これにより、比抵抗４ｋΩ・ｃｍで厚さが３００μｍのアバランシュフォトダイオードを得ることができた。
【００３５】
（第５実施形態）
図５は、本発明の第３の半導体放射線検出装置の製造方法の工程を部分的に示す図である。
まず、（Ａ）に示すように、例えば６００μmの厚さで６インチ直径のシリコンのＮ^-基板（ウエハー）１の一方の表面にＮ⁺領域２を形成する。
【００３６】
次に、（Ｂ）に示すように、Ｎ^-基板１と、両面に絶縁層２６を形成した支持基板２７とを、Ｎ⁺領域２を形成した面と絶縁層２６を形成した面とが相対向するようにそれぞれ接合する。この接合には、上述した第１実施形態と同様に、レーザ接合又は熱圧着が適用できる。また、絶縁層２６を有する支持基板２７としては、例えば、絶縁層２６としてＳｉＯ₂を形成した、例えば、４００μｍ厚のシリコン基板を用いることができる。
【００３７】
続いて、（Ｃ）に示すように、張り合わせ基板のＮ^-基板１の表面を所定の厚みまで除去し、Ｎ^-基板１ａとする。本実施形態では、４００μｍの厚みを除去した。
その後、各Ｎ^-基板１ａの表面に所定の手順で所定の素子を形成した後、張り合わせ基板の支持基板２７の部分を、例えば、３００μｍ厚の切断刃で切断して二つに分離する。必要に応じて、Ｎ^-基板１ａに付着した残りの支持基板２７を研磨、エッチングなどで除去することにより、所望の半導体放射線検出装置を得ることができる。
【００３８】
本実施形態では、最初の工程から大面積で厚みのあるウエハーを用いたが、例えば、（Ａ）に示す工程は、大面積で薄いウエハーを用い、その後、張り合わせ基板とした後、その後の工程を行うことができる。この場合には、（Ａ）の不純物領域の形成工程をかなり慎重に行わなければならないが、その後の張り合わせ基板の表面の研削、研磨、エッチングによる除去工程を省くことができるという利点がある。
【００３９】
本実施形態では、Ｎ^-基板１ａのＮ⁺領域２とは反対の表面に、図２に示すように、受光部となるＰ⁺領域３と、その周囲に位置するＮ⁺領域４とを形成し、Ｐ⁺領域３の周縁部上にアノード電極５を、Ｎ⁺領域４上にカソード電極６を形成する。これにより、半導体放射線検出装置として、比抵抗１ｋΩ・ｃｍで厚み２００μｍのＰＩＮフォトダイオードを得ることができる。
【００４０】
（第６実施形態）
図６は、本発明方法で製造した半導体放射線検出装置の他の例の平面図である。この装置は基本的には図２に示したＰＩＮフォトダイオードであるが、本実施形態では、受光部となるＰ⁺領域をストリップ化、すなわち、短冊状に多数に分割している。なお、図６は、Ｎ^-基板１ａ上に形成したＰ⁺領域３の配置パターンのみを示している。
【００４１】
このようなＰＩＮフォトダイオードは、本発明の第１、２又は３の製造方法を用いることにより、例えば、２００μｍ〜３００μｍの厚みで一辺が７ｃｍ以上という大面積のものを容易に且つ効率よく製造することができ、一次元、又は２枚組み合わせることにより二次元の半導体放射線検出装置が実現できる。
なお、この場合、Ｎ⁺領域２は分割してもしなくてもよい。
【００４２】
また、同様に、図４に示したアバランシェ・フォトダイオードでＮ⁺領域１３をストリップ化してもよいが、この場合、Ｎ⁺領域１３およびＰ領域１４は分割する必要があるが、Ｐ⁺領域１２は分割してもしなくてもよい。
（第７実施形態）
図７は本発明の方法で製造した更に別の構造をもつ半導体放射線検出装置の平面図である。基本的には図２に示したＰＩＮフォトダイオードであるが、両面に形成した不純物領域をストリップ化したＰＩＮフォトダイオードである（ストリップデテクターなどと称する場合もある）。図７ではＮ^-基板１ａの両面に形成したＮ⁺領域２とＰ⁺領域３の構造を主に示している。
【００４３】
本実施形態では、Ｎ⁺領域２およびＰ⁺領域３は両者ともにストリップ状に多数域に分離され、且つ互いに直交するように配置されている。さらに、Ｎ⁺領域２間にはチャンネル分離をよくするためにＰ⁺不純物領域１９が配置されている。このようなＰＩＮフォトダイオードは、第１、２又は４の実施形態で示した製造方法を用いることにより、例えば、２００μｍ〜３００μｍの厚みで一辺が７ｃｍ以上という大面積のものを容易に且つ効率よく製造することができる。
【００４４】
（第８実施形態）
図８は本発明の第４の半導体放射線検出装置の製造方法の工程を部分的に示す図である。
まず、（Ａ）に示すように、第１の基板であるＮ^-基板１の一方の面にＰ＋領域３を形成する。
【００４５】
次に、（Ｂ）に示すように、Ｎ^-基板１のＰ⁺領域３の形成面上にポリシリコン１６を形成する。
次に、（Ｃ）に示すように、ポリシリコン１６のＰ⁺領域３と接する部分に高ドープ領域１７を形成する。
この高ドープ領域１７はＰ⁺領域３とオーミック接触をするようにする。したがって、例えば、ＢなどのドープによりＰ⁺の高不純物領域とする必要がある。
【００４６】
その後、（Ｄ）に示すように、第２の基板であるＰ⁺基板１８を、Ｎ^-基板１のポリシリコン１６を形成した面に接合して張り合わせ基板とし、続いて、（Ｅ）に示すように、この張り合わせ基板の少なくともＮ^-基板１の表面を必要に応じて所定の厚みまで研削・研磨して、Ｎ^-基板１ａとする。
この後、第１の基板であるＮ^-基板１ａ側の面に所定の素子を形成する。さらに、第２の基板であるＰ⁺基板１８を必要に応じて全部あるいは部分的に除去する。
【００４７】
この場合Ｐ⁺領域３側の電極は、通常、Ｐ⁺基板１８を介して形成することになるので、Ｐ⁺領域３と高ドープ領域１７およびＰ⁺基板１８は、上述したようにオーミック接触をする必要がある。
従って第１の基板に形成される不純物領域が上記のようにＰ⁺領域である場合には、ポリシリコン１６の高ドープ領域１７は高濃度のＰ型領域で第２の基板は高濃度のＰ型基板である必要がある。
【００４８】
また、第１の基板に形成される不純物領域がＮ⁺領域である場合にはポリシリコン１６の高ドープ領域１７は高濃度のＮ型領域で第２の基板は高濃度のＮ型基板である必要がある。
本実施形態では、第１の基板はＮ^-基板１としたが、勿論、Ｐ^-基板としてもよい。
【００４９】
（第９実施形態）
図９は、上述した本発明の第４の製造方法で製造した半導体放射線検出装置の一例の断面図である。
この半導体放射線検出装置の平面視は、図７に示したものと同様であり、Ｎ⁺領域２およびＰ⁺領域３は両者ともにストリップ状に多数域に分離され、且つ互いに直交するように配置されている。また、Ｎ⁺領域２間にはチャンネル分離をよくするためにＰ⁺不純物領域１９が形成されている。
【００５０】
第１の基板である比抵抗３〜５ｋΩ・ｃｍで厚さ３００μｍのＮ^-基板１ａにはＰ⁺領域３が形成され、その下にはポリシリコン１６が形成しされ、さらに、ポリシリコン１６のＰ⁺領域３と接触する部分には、Ｂ，ＢＦ２のイオン注入により高濃度のＰ型領域である高ドープ領域１７が形成されている。更に、Ｎ^-基板１ａのポリシリコン１６側には、第２の基板である比抵抗０．０１Ω・ｃｍ以下のＰ⁺基板１８が接合されている。
【００５１】
一方、Ｎ^-基板１ａのポリシリコン１６とは反対側の面にはＮ⁺領域２とその電極であるカソード電極６とが形成され、Ｎ⁺領域２とＮ⁺領域２との間にはストリップ間の分離をよくするためにＰ⁺不純物領域１９が形成されている。
Ｐ⁺基板１８は最後に研削され、Ｎ^-基板１ａも含めた全体の厚みを、例えば、３５０μｍに形成した。
【００５２】
かかる構造では、ポリシリコン１６を介在させることで暗電流を少なくすることができる。
（第１０実施形態）
図１０は、図９に示した半導体放射線検出装置の変形例である。
この場合、ポリシリコン１６のチップ端（基板の端部）部分１６ａ、すなわち切断部分により断面が露出した部分を、ポリシリコン１６の他の部分１６ｂより深く（厚く）なるように形成してあり、これにより、切断・露出による表面抵抗の低下の影響を低減できる。
【００５３】
（第１１実施形態）
図１１には、図６に示したＰＩＮフォトダイオードを容量読みだしとした例の断面図である。
図１１に示すように、Ｎ^-基板１ａの一方の面にはＰ⁺領域３が形成され、他方の面にはＮ⁺領域２が形成されており、Ｐ⁺領域３と同じ面にもＮ⁺領域４が形成されている。このＰ⁺領域３には逆電圧印加のためのアノード電極５が形成され、更に、容量読みだしとするため、Ｐ⁺領域３上には誘電体層２８を介してゲート２９が形成されている。
【００５４】
誘電体層２８としては、シリコン半導体では、ＳｉＯ₂単独、あるいはＳｉＯ₂の上にＳｉ₃Ｎ₄を形成した２層よりなるもの、ＳｉＯ₂にＳｉ₃Ｎ₄を形成し、更にその上にＳｉＯ₂を形成した３層構造のものなどを適用することができる。
勿論、この容量読みだし構造は、図７のように両方の不純物領域をストリップ化した場合にも適用可能である。
【００５５】
（第１２実施形態）
図１２は本発明の製造方法で製造した一方の不純物領域を多数に分割したものに走査回路等を一緒に形成した二次元の半導体放射線検出装置の回路図であり、ＰＩＮフォトダイオード、アバランシェフォトダイオードなどの光電変換素子を１画素として二次元的に多数形成して走査回路等を付加したＸ，Ｙアドレス方式の２次元半導体放射線検出装置である。
【００５６】
この回路は、ＸＹアドレス方式をとっており、例えば、ＰＩＮフォトダイオード、アバランシェ・フォトダイオードなどの光電変換素子２０を１画素として多数平面上に形成し、垂直走査回路よりでた垂直走査ライン２２は各行（Ｙｎ）を選択し、一方、各列（Ｘｎ）の選択は、水平走査回路からの水平走査ライン２１によってなされる。また、スイッチング用にトランジスター２４が設けられており、読出しライン２３への信号出力の切り換えがなされる。
【００５７】
すなわち、二次元的に多数形成した光電変換素子２０は水平走査回路とトランジスター２４および垂直走査回路により選択され読出しライン２３より信号出力される。
このようにＰＩＮフォトダイオードあるいは、アバランシェフォトダイオードを二次元的に多数形成し、１個のＰＩＮフォトダイオードあるいはアバランシェフォトダイオードを１画素として上記のようなＸ，Ｙアドレス方式、あるいはＣＣＤやＢＢＤを使用した転送方式により配置することにより、大形の二次元半導体放射線検出装置とすることが可能である。
【００５８】
なお、この場合、例えば、図２に示した構造のＰＩＮフォトダイオードでは、Ｐ⁺領域３は分割する必要があるが、Ｎ⁺領域２は分割してもしなくてもよい。
同様に、図４に示したアバランシェ・フォトダイオードではＮ⁺領域１３およびＰ領域１４は分割する必要があるが、Ｐ⁺領域１２は分割してもしなくてもよい。
【００５９】
（第１３実施形態）
図１３は本発明の方法により製造される他の半導体放射線検出装置の断面図である。この装置は、同一基板上にＰＩＮフォトダイオードと接合形ＦＥＴを形成した例を示す。
図１３に示すように、Ｐ^-基板３０の一方の面にはＰ⁺領域３１が形成され、他の面にはＮ⁺領域３２とＮウェル３４とＰ⁺領域３３とが形成されている。Ｎ⁺領域３２にはカソード電極６が形成され、Ｐ⁺領域３３にはアノード電極５が形成され、この場合はＰ^-基板ではあるがＰＩＮフォトダイオードとなっている。
【００６０】
一方、Ｎウェル３４にはＰ⁺領域３５とＮ⁺領域３６とが形成され、Ｐ⁺領域３５にはゲート３９が、Ｎ⁺領域３６にはソース３７およびドレイン３８が形成されており、接合形ＦＥＴとなっている。
したがって、ＰＩＮフォトダイオードの出力を接合形ＦＥＴの入力とすることで増幅機能をもたせることができる。
【００６１】
かかる接合形ＦＥＴは、放射線損傷を起こし易いＭＯＳ構造をもたないため放射線検出装置に好適である。
（第１４実施形態）
図１４は、本発明の方法により製造した増幅機能をもつ半導体放射線検出装置の１画素の断面図である。
【００６２】
Ｎ^-基板１の一方の面にはＮ⁺領域２が形成され、反対側の面にはＰウェル４０が形成され、ＰウェルにはＮ⁺領域４１およびＰ⁺領域４２が形成されている。Ｎ⁺領域の間のＰウェル４０上にはＳｉＯ₂４３を介してゲート４４が形成され、Ｎ⁺領域４１上にはソースおよびドレイン３８が形成され、これによりＭＯＳＦＥＴが形成されている。更に、Ｐウェル４０内のＰ⁺領域４２上にはアノード電極５が形成され、Ｐウェ４０の近傍にはＮ⁺領域４およびカソード電極６が形成され、これによりＰＩＮフォトダイオードを構成している。
【００６３】
かかる構成により、ＰＩＮフォトダイオードに生じた電荷がＭＯＳＦＥＴのチャネルのコンダクタンスを変化させることにより増幅機能をもつ半導体放射線検出装置となっている。
（第１５実施形態）
図１５は本発明の方法により製造した増幅機能をもつ別の半導体放射線検出装置の１画素の断面図である。
【００６４】
Ｎ^-基板１の一方の面にはＮ⁺領域２が形成され、反対側の面にはＰウェル４０が形成されている。Ｐウェル４０内には、２つのＮ⁺領域４１とその間のＮ領域４５とが形成され、Ｎ⁺領域４１上にはソース３７およびドレイン３８が、Ｎ領域４５上にはゲート３９が形成され、これにより接合形ＦＥＴが形成されている。更に、Ｐウェル４０内にはＰ⁺領域４２と、この上にアノード電極５が形成され、Ｐウェル４０近傍にはＮ⁺領域４と、この上のカソード電極６とが形成され、これによりＰＩＮフォトダイオードとなっている。
【００６５】
かかる構成により、ＰＩＮフォトダイオードに生じた電荷が接合形ＦＥＴのチャネルのコンダクタンスを変化させることにより増幅機能をもつ半導体放射線検出装置となっている。
この接合形ＦＥＴはＭＯＳ構造を持たないため放射線損傷に強いという特徴を有する。図１３から図１５の半導体放射線検出装置を１画素として図１２に示すような回路構成をとることで増幅機能をもつ２次元半導体放射線検出装置が実現できる。
【００６６】
このように本発明によると、このような増幅機能を有する２次元半導体放射線検出装置の大面積化が可能となる。
（第１６実施形態）
図１６は本発明の方法により製造した別の２次元半導体放射線検出装置の１画素の断面図である。
【００６７】
Ｐ^-基板３０の一方の面にはＰ⁺領域３１が形成され、他方の面にはＮ⁺領域３２が形成され、これによりＰＩＮフォトダイオードが構成されている。また、Ｎ⁺領域３２に隣接してＮ領域５０が形成され、Ｎ⁺領域３２およびＮ領域５０上には、２層のポリシリコン５２，５３をＳｉＯ₂５４で埋め込んだ２層電極が形成され、これにより埋め込みチャネルＣＣＤが形成されている。なお、Ｎ⁺領域３２およびＮ領域５０内にそれぞれ形成されたＰ⁺領域５１はチャネルストッパーである。
【００６８】
（第１７実施形態）
図１７は本発明の方法により製造した２次元半導体放射線検出装置の更に別の例の１画素について示す断面図である。
Ｐ^-基板３０の一方の面にはＰ⁺領域３１が形成され、他方の面にはＮ⁺領域３２が形成され、これによりＰＩＮフォトダイオードが構成されている。また、Ｎ⁺領域３２に隣接してＮ領域４５が形成され、このＮ領域４５上にはゲート３９が形成され、これにより接合形ＢＢＤが構成されている。なお、Ｐ⁺領域５１はチャネルストッパーである。
【００６９】
この場合も接合形ＦＥＴは放射線損傷に強いという特徴を有する。
（第１８実施形態）
図１８は、図１６および図１７に図示した２次元半導体放射線検出装置の回路図である。
１画素がＰＩＮフォトダイオードのような光電変換素子２０と垂直転送回路６１と水平転送回路６２とよりなるインタライン形放射線検出装置である。
【００７０】
光電変換素子２０で生じた電荷は入力ゲート６０により垂直転送回路６１に転送され、更に水平転送回路６２に転送され、出力ゲート６４より出力される。
転送回路に使用されるＣＴＤ（電荷転送素子）は、図１６では埋め込みチャネルＣＣＤで図１７では接合形ＦＥＴによるＢＢＤである。
本発明方法によると、このような構造の２次元半導体放射線検出装置が２００から３００μｍの厚みでも６インチといった大きなウエハー、すなわち基板により製造できる。
【００７１】
【発明の効果】
以上に述べたように本発明によれば最終的に基板ないしチップの厚みが４００μｍ以下で両面に不純物領域を形成する必要のある半導体装置でも製造工程中においては６００μｍ以上の厚みの基板で取り扱うことができ、したがって、６インチ以上の大きなウエハーが使用できる。したがって、多重散乱や拡散電流の影響を除去するため、３００μｍあるいは２００μｍといった薄い基板を使用する必要があるＸ線、γ線、荷電粒子などの高エネルギー放射線用の半導体放射線検出装置において、その生産性の向上を図ることができ、大面積の半導体装置の製造が可能となる。
【００７２】
特に、ＰＩＮフォトダイオードのように空乏層を深くのばすため基板の裏面の影響をうける、あるいは両面に不純物層を形成する必要があるため６００μｍといった厚い基板を使用してプロセス後裏面を削るというようなことができない場合にも、本発明は適用できしたがって生産性の向上と大面積が可能となる。
また、ＰＩＮフォトダイオードの一方の不純物領域を分割し多数形成することで大形の１次元あるいは２次元の半導体放射線検出装置が製造できる。
【００７３】
さらに、トランジスターやＣＴＤ（電荷転送素子）などを一緒に形成することで増幅機能や走査機能などを一体化でき、このとき特に接合形ＦＥＴを使用することで放射線損傷を低減できるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の半導体放射線検出装置の製造工程を示す図である。
【図２】本発明方法で製造したＰＩＮフォトダイオードの一例を示す断面図である。
【図３】本発明の第２の半導体放射線検出装置の製造工程を示す図である。
【図４】本発明方法で製造したアバランシェフォトダイオードの一例を示す断面図である。
【図５】本発明の第３の半導体放射線検出装置の製造工程を示す図である。
【図６】本発明の方法により製造したストリップ化したＰＩＮフォトダイオードの平面図である。
【図７】本発明の方法により製造したストリップ化したＰＩＮフォトダイオードの平面図である。
【図８】本発明の第４の半導体放射線検出装置の製造工程を示す図である。
【図９】本発明の方法により製造したストリップ化したＰＩＮフォトダイオードの断面図である。
【図１０】 本発明の方法により製造したストリップ化したＰＩＮフォトダイオードの断面図である。
【図１１】本発明の方法により製造した容量読出しＰＩＮフォトダイオードの断面図である。
【図１２】本発明の方法により製造したＸ，Ｙアドレス方式の２次元半導体放射線検出装置の回路図である。
【図１３】本発明の方法により同一基板上に製造したＰＩＮフォトダイオードと接合形ＦＥＴの断面図である。
【図１４】本発明の方法により製造した増幅機能をもつ半導体放射線検出装置の１画素の断面図である。
【図１５】本発明の方法により製造した増幅機能をもつ半導体放射線検出装置の１画素の断面図である。本発明の半導体放射線検出装置の製造工程図である。
【図１６】本発明の方法により製造した２次元半導体放射線検出装置の１画素の断面図である。
【図１７】本発明の方法により製造した２次元半導体放射線検出装置の１画素の断面図である。
【図１８】本発明の方法により製造したインタライン形２次元半導体放射線検出装置の回路図である。
【符号の説明】
１，１ａ Ｎ^-基板
２，１３，３２，３６，４１ Ｎ⁺領域
５，１７ アノード電極
６，１６ カソード電極
１１ａ，３０ Ｐ^-基板
１２，１５，３１，３３，３５，４２，５１ Ｐ⁺領域
１４ Ｐ領域
１６ ポリシリコン
１７ 高ドープ領域
１８ Ｐ^-基板
１９ Ｐ⁺領域
２０ 光電変換素子
２１ 水平走査ライン
２２ 垂直走査ライン
２３ 読出しライン
２４ トランジスター
２６ 支持基板
２７ 絶縁層
２８ 誘電体層
２９，３９，４４ ゲート
３７ ソース
３８ ドレイン
４０ Ｐウェル
４３，５４ ＳｉＯ₂
４５，５０ Ｎ領域
５２，５３ ポリシリコン
６０ 入力ゲート
６１ 垂直転送回路
６２ 水平転送回路
６３ 出力ゲート

Claims (8)

1. 半導体基板の一方の面に不純物領域を有すると共に他方の面に光電変換素子及び必要に応じて信号処理回路を含む所定の素子構造を有する半導体照射線検出装置を製造する方法において、
   半導体基板の一方の面に不純物領域を形成して不純物領域形成基板とする工程と、
   この不純物領域形成基板を２枚用いて前記不純物領域を形成した面同士を接合して張り合わせ基板を形成する工程と、
   前記張り合わせ基板の両面に前記所定の素子構造を形成する工程と、
   前記所定の素子構造を形成した張り合わせ基板を２枚に分離して所定の素子構造を有する半導体基板を２枚得る工程と、
   を有することを特徴とする半導体放射線検出装置の製造方法。
2. 請求項１において、前記張り合わせ基板の両面に所定の素子構造を形成する工程の前に、当該張り合わせ基板の少なくとも一方側の表面を除去して前記半導体基板の全体の厚さを薄くする工程を有することを特徴とする半導体放射線検出装置の製造方法。
3. 半導体基板の一方の面に不純物領域を有すると共に他方の面に光電変換素子及び必要に応じて信号処理回路を含む所定の素子構造を有する半導体照射線検出装置を製造する方法において、
   半導体基板の一方の面に不純物領域を形成して不純物領域形成基板とする工程と、
   前記不純物領域形成基板２枚と、両面に絶縁層を有する支持基板とを、前記不純物領域を形成した面と前記絶縁層を有する面とをそれぞれ相対向させて接合し、張り合わせ基板を形成する工程と、
   前記張り合わせ基板の両面に前記所定の素子構造を形成する工程と、
   前記所定の素子構造を形成した張り合わせ基板から前記支持基板を除去して前記所定の素子構造を有する半導体基板を２枚得る工程と、
   を有することを特徴とする半導体放射線検出装置の製造方法。
4. 請求項３において、前記張り合わせ基板の表面に所定の素子構造を形成する工程の前に、当該張り合わせ基板の両側の表面を除去して前記半導体基板の全体の厚さを薄くする工程を有することを特徴とする半導体放射線検出装置の製造方法。
5. 第１の半導体基板の一方の面に不純物領域を有すると共に当該不純物領域を有する面にはポリシリコン層を介して第２の半導体基板が接合され且つ前記第１の半導体基板の他方の面上には光電変換素子及び必要に応じて信号処理回路を含む所定の素子構造を有する半導体照射線検出装置を製造する方法において、
   第１の半導体基板の一方の面にパターン化された不純物領域を形成する工程と、
   前記第１の半導体基板の不純物領域を形成した前記第１の面上にポリシリコン層を形成する工程と、
   前記ポリシリコン層の前記不純物領域に対応する部分に高ドープ領域を形成する工程と、
   前記第１の半導体基板の前記ポリシリコン層を形成した面に、第２の半導体基板を接合して張り合わせ基板を形成する工程と、
   前記張り合わせ基板の前記第１の半導体基板側の表面を除去して当該第１の半導体基板の全体の厚さを薄くする工程と、
   前記張り合わせ基板の前記第１の半導体基板側の表面に前記所定の素子構造を形成する工程と、
   前記所定の素子構造を形成した張り合わせ基板の前記第２の半導体基板側の表面を除去して全体の厚さを調整する工程と、
   を有することを特徴とする半導体放射線検出装置の製造方法。
6. 請求項１〜５の何れかにおいて、前記半導体放射線検出装置がＰＩＮフォトダイオードを有することを特徴とする半導体放射線検出装置の製造方法。
7. 請求項６において、前記ＰＩＮフォトダイオードの少なくとも一方の不純物領域が分割されていることを特徴とする半導体放射線検出装置の製造方法。
8. 請求項１〜５の何れかにおいて、前記半導体放射線検出装置が接合形ＦＥＴ構造を有することを特徴とする半導体放射線検出装置の製造方法。

Images