JPH10284748A - 半導体放射線検出装置の製造方法 - Google Patents
半導体放射線検出装置の製造方法Info
- Publication number
- JPH10284748A JPH10284748A JP9160324A JP16032497A JPH10284748A JP H10284748 A JPH10284748 A JP H10284748A JP 9160324 A JP9160324 A JP 9160324A JP 16032497 A JP16032497 A JP 16032497A JP H10284748 A JPH10284748 A JP H10284748A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- forming
- region
- impurity region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 薄い半導体層厚みの、両面に不純物領域をも
つ半導体放射線検出装置の製造を、大きなウエハーで製
造し生産性の向上と大面積化を実現する。 【解決手段】 ６００μmの６インチのシリコンのＮ−
基板１にＮ+領域２を形成し、 次に上記Ｎ-基板１をＮ
+領域２を形成した面同志で接合してからこの張り合わ
せ基板の両面を削り、ＰＩＮフォトダイオードを両面に
形成してから２枚に分離し、比抵抗３ｋΩの厚み３００
μmのＰＩＮフォトダイオードを得た。
つ半導体放射線検出装置の製造を、大きなウエハーで製
造し生産性の向上と大面積化を実現する。 【解決手段】 ６００μmの６インチのシリコンのＮ−
基板１にＮ+領域２を形成し、 次に上記Ｎ-基板１をＮ
+領域２を形成した面同志で接合してからこの張り合わ
せ基板の両面を削り、ＰＩＮフォトダイオードを両面に
形成してから２枚に分離し、比抵抗３ｋΩの厚み３００
μmのＰＩＮフォトダイオードを得た。
Description
【０００１】
【発明の属する技術分野】本発明は、Ｘ線、γ線、荷電
粒子などの高エネルギーの放射線を検出する半導体放射
線検出装置の製造方法に関するものである。
粒子などの高エネルギーの放射線を検出する半導体放射
線検出装置の製造方法に関するものである。
【０００２】
【従来の技術】Ｘ線、γ線、荷電粒子などの高エネルギ
ーの放射線を検出する半導体放射線検出装置としては従
来ＰＩＮフォトダイオードが使用されている。ＰＩＮフ
ォトダイオードは、例えば、Ｎ-基板の一方の面（表面
と称す）にＰ+型不純物領域を有し、他方の面（裏面と
称す）に当該基板より高い濃度のＮ型であるＮ+型領域
を有する構造が知られている。すなわち、Ｐ+−Ｎ-Ｎ+
よりなるＰＮ接合を形成したものである。
ーの放射線を検出する半導体放射線検出装置としては従
来ＰＩＮフォトダイオードが使用されている。ＰＩＮフ
ォトダイオードは、例えば、Ｎ-基板の一方の面（表面
と称す）にＰ+型不純物領域を有し、他方の面（裏面と
称す）に当該基板より高い濃度のＮ型であるＮ+型領域
を有する構造が知られている。すなわち、Ｐ+−Ｎ-Ｎ+
よりなるＰＮ接合を形成したものである。
【０００３】このようなＰＩＮフォトダイオードでは、
放射線検出装置として使用する場合、空乏層を深く延ば
す又は完全空乏層化することがあり、裏面の影響を受け
易いので、上述のように裏面にもＮ+型領域を形成する
必要がある。また、ＰＩＮフォトダイオードは逆バイア
スを加えた時の空乏層の伸びが大きく、検出する放射線
のエネルギーの範囲が大きく取れることや、接合容量が
小さく高速応答に適しているという特徴をもつため、Ｘ
線、γ線、荷電粒子などの高エネルギーの放射線の検出
に向いている。しかしながら、その種の用途では、多重
散乱や拡散電流の影響を除去するために、又は低電圧で
完全空乏層化するために、３００μｍあるいは２００μ
ｍといった薄い基板を使用する必要がある。
放射線検出装置として使用する場合、空乏層を深く延ば
す又は完全空乏層化することがあり、裏面の影響を受け
易いので、上述のように裏面にもＮ+型領域を形成する
必要がある。また、ＰＩＮフォトダイオードは逆バイア
スを加えた時の空乏層の伸びが大きく、検出する放射線
のエネルギーの範囲が大きく取れることや、接合容量が
小さく高速応答に適しているという特徴をもつため、Ｘ
線、γ線、荷電粒子などの高エネルギーの放射線の検出
に向いている。しかしながら、その種の用途では、多重
散乱や拡散電流の影響を除去するために、又は低電圧で
完全空乏層化するために、３００μｍあるいは２００μ
ｍといった薄い基板を使用する必要がある。
【０００４】なお、以上の説明ではＮ-基板について述
べたが、もちろんＰ-基板についても同様である。ま
た、以下の説明においても、Ｎ-基板あるいはＰ-基板の
何れか一方だけについて説明するが、その場合でも当然
両方の基板についてあてはまるものである。
べたが、もちろんＰ-基板についても同様である。ま
た、以下の説明においても、Ｎ-基板あるいはＰ-基板の
何れか一方だけについて説明するが、その場合でも当然
両方の基板についてあてはまるものである。
【０００５】
【発明が解決しようとする課題】半導体放射線検出装置
としてのＰＩＮフォトダイオードは、上述したように３
００μｍあるいは２００μｍといった薄い基板を使用す
る必要があるが、一方、空乏層を深く延ばした際に基板
の裏面の影響を回避するために、裏面にも不純物層を形
成する必要がある。したがって、例えば、６００μｍと
いった厚い基板を使用してプロセス終了後、裏面を削る
というようなことができないので、現状では、４インチ
あるいはそれ以下といった小さなウエハーでしか製造で
きず、生産性が良くなく、また、大面積の検出装置の製
造ができないなどの問題がある。
としてのＰＩＮフォトダイオードは、上述したように３
００μｍあるいは２００μｍといった薄い基板を使用す
る必要があるが、一方、空乏層を深く延ばした際に基板
の裏面の影響を回避するために、裏面にも不純物層を形
成する必要がある。したがって、例えば、６００μｍと
いった厚い基板を使用してプロセス終了後、裏面を削る
というようなことができないので、現状では、４インチ
あるいはそれ以下といった小さなウエハーでしか製造で
きず、生産性が良くなく、また、大面積の検出装置の製
造ができないなどの問題がある。
【０００６】本発明はこのような事情に鑑み、例えば、
３００μｍあるいは２００μｍといった薄い基板を使用
した半導体放射線検出装置を、例えば、６インチ以上の
ウエハーを用いて容易に製造でき、結果的に半導体放射
線検出装置を生産性よく製造でき、また、大面積の半導
体放射線検出装置を製造できる半導体放射線検出装置の
製造方法を提供することを課題とする。
３００μｍあるいは２００μｍといった薄い基板を使用
した半導体放射線検出装置を、例えば、６インチ以上の
ウエハーを用いて容易に製造でき、結果的に半導体放射
線検出装置を生産性よく製造でき、また、大面積の半導
体放射線検出装置を製造できる半導体放射線検出装置の
製造方法を提供することを課題とする。
【０００７】
【課題を解決するための手段】本発明の第１の態様は、
半導体基板の一方の面に不純物領域を有すると共に他方
の面に光電変換素子及び必要に応じて信号処理回路を含
む所定の素子構造を有する半導体照射線検出装置を製造
する方法において、半導体基板の一方の面に不純物領域
を形成して不純物領域形成基板とする工程と、この不純
物領域形成基板を２枚用いて前記不純物領域を形成した
面同士を接合して張り合わせ基板を形成する工程と、前
記張り合わせ基板の両面に前記所定の素子構造を形成す
る工程と、前記所定の素子構造を形成した張り合わせ基
板を２枚に分離して所定の素子構造を有する半導体基板
を２枚得る工程と、を有することを特徴とする半導体放
射線検出装置の製造方法にある。
半導体基板の一方の面に不純物領域を有すると共に他方
の面に光電変換素子及び必要に応じて信号処理回路を含
む所定の素子構造を有する半導体照射線検出装置を製造
する方法において、半導体基板の一方の面に不純物領域
を形成して不純物領域形成基板とする工程と、この不純
物領域形成基板を２枚用いて前記不純物領域を形成した
面同士を接合して張り合わせ基板を形成する工程と、前
記張り合わせ基板の両面に前記所定の素子構造を形成す
る工程と、前記所定の素子構造を形成した張り合わせ基
板を２枚に分離して所定の素子構造を有する半導体基板
を２枚得る工程と、を有することを特徴とする半導体放
射線検出装置の製造方法にある。
【０００８】かかる第１の態様では、プロセスの大部分
を張り合わせ基板として処理できるため、半導体基板と
して、例えば、２００〜３００μｍと薄く、且つ、例え
ば、６インチ以上と大面積のウエハーを用いることがで
き、生産性の向上を図ることができ、また、大面積の装
置の製造が可能となる。また、２枚の半導体基板を張り
合わせて用いるので、余分な材料を用いることもない。
を張り合わせ基板として処理できるため、半導体基板と
して、例えば、２００〜３００μｍと薄く、且つ、例え
ば、６インチ以上と大面積のウエハーを用いることがで
き、生産性の向上を図ることができ、また、大面積の装
置の製造が可能となる。また、２枚の半導体基板を張り
合わせて用いるので、余分な材料を用いることもない。
【０００９】本発明の第２の態様は、第１の態様におい
て、前記張り合わせ基板の両面に所定の素子構造を形成
する工程の前に、当該張り合わせ基板の少なくとも一方
側の表面を除去して基板の全体の厚さを薄くする工程を
有することを特徴とする半導体放射線検出装置の製造方
法にある。かかる第２の態様では、半導体基板への不純
物導入プロセスのには、例えば、６００μｍの厚さのも
のを用いて生産性を向上し、結果的には、２００〜３０
０μｍの半導体基板とすることができる。
て、前記張り合わせ基板の両面に所定の素子構造を形成
する工程の前に、当該張り合わせ基板の少なくとも一方
側の表面を除去して基板の全体の厚さを薄くする工程を
有することを特徴とする半導体放射線検出装置の製造方
法にある。かかる第２の態様では、半導体基板への不純
物導入プロセスのには、例えば、６００μｍの厚さのも
のを用いて生産性を向上し、結果的には、２００〜３０
０μｍの半導体基板とすることができる。
【００１０】本発明の第３の態様は、半導体基板の一方
の面に不純物領域を有すると共に他方の面に光電変換素
子及び必要に応じて信号処理回路を含む所定の素子構造
を有する半導体照射線検出装置を製造する方法におい
て、半導体基板の一方の面に不純物領域を形成して不純
物領域形成基板とする工程と、前記不純物領域形成基板
と、絶縁層を有する支持基板とを、前記不純物領域を形
成した面と前記絶縁層を有する面を相対向させて接合
し、張り合わせ基板を形成する工程と、前記張り合わせ
基板の表面に前記所定の素子構造を形成する工程と、前
記所定の素子構造を形成した張り合わせ基板から前記支
持基板を除去して前記所定の素子構造を有する半導体基
板を得る工程と、を有することを特徴とする半導体放射
線検出装置の製造方法にある。
の面に不純物領域を有すると共に他方の面に光電変換素
子及び必要に応じて信号処理回路を含む所定の素子構造
を有する半導体照射線検出装置を製造する方法におい
て、半導体基板の一方の面に不純物領域を形成して不純
物領域形成基板とする工程と、前記不純物領域形成基板
と、絶縁層を有する支持基板とを、前記不純物領域を形
成した面と前記絶縁層を有する面を相対向させて接合
し、張り合わせ基板を形成する工程と、前記張り合わせ
基板の表面に前記所定の素子構造を形成する工程と、前
記所定の素子構造を形成した張り合わせ基板から前記支
持基板を除去して前記所定の素子構造を有する半導体基
板を得る工程と、を有することを特徴とする半導体放射
線検出装置の製造方法にある。
【００１１】かかる第３の態様では、プロセスの大部分
を張り合わせ基板として処理できるため、半導体基板と
して、例えば、２００〜３００μｍと薄く、且つ、例え
ば、６インチ以上と大面積のウエハーを用いることがで
き、生産性の向上を図ることができ、また、大面積の装
置の製造が可能となる。本発明の第４の態様は、第３の
態様において、前記張り合わせ基板の表面に所定の素子
構造を形成する工程の前に、当該張り合わせ基板の表面
を除去して前記半導体基板の全体の厚さを薄くする工程
を有することを特徴とする半導体放射線検出装置の製造
方法にある。
を張り合わせ基板として処理できるため、半導体基板と
して、例えば、２００〜３００μｍと薄く、且つ、例え
ば、６インチ以上と大面積のウエハーを用いることがで
き、生産性の向上を図ることができ、また、大面積の装
置の製造が可能となる。本発明の第４の態様は、第３の
態様において、前記張り合わせ基板の表面に所定の素子
構造を形成する工程の前に、当該張り合わせ基板の表面
を除去して前記半導体基板の全体の厚さを薄くする工程
を有することを特徴とする半導体放射線検出装置の製造
方法にある。
【００１２】かかる第４の態様では、半導体基板への不
純物導入プロセスのには、例えば、６００μｍの厚さの
ものを用いて生産性を向上し、結果的には、２００〜３
００μｍの半導体基板とすることができる。本発明の第
５の態様は、半導体基板の一方の面に不純物領域を有す
ると共に他方の面に光電変換素子及び必要に応じて信号
処理回路を含む所定の素子構造を有する半導体照射線検
出装置を製造する方法において、半導体基板の一方の面
に不純物領域を形成して不純物領域形成基板とする工程
と、前記不純物領域形成基板２枚と、両面に絶縁層を有
する支持基板とを、前記不純物領域を形成した面と前記
絶縁層を有する面とをそれぞれ相対向させて接合し、張
り合わせ基板を形成する工程と、前記張り合わせ基板の
両面に前記所定の素子構造を形成する工程と、前記所定
の素子構造を形成した張り合わせ基板から前記支持基板
を除去して前記所定の素子構造を有する半導体基板を２
枚得る工程と、を有することを特徴とする半導体放射線
検出装置の製造方法にある。
純物導入プロセスのには、例えば、６００μｍの厚さの
ものを用いて生産性を向上し、結果的には、２００〜３
００μｍの半導体基板とすることができる。本発明の第
５の態様は、半導体基板の一方の面に不純物領域を有す
ると共に他方の面に光電変換素子及び必要に応じて信号
処理回路を含む所定の素子構造を有する半導体照射線検
出装置を製造する方法において、半導体基板の一方の面
に不純物領域を形成して不純物領域形成基板とする工程
と、前記不純物領域形成基板２枚と、両面に絶縁層を有
する支持基板とを、前記不純物領域を形成した面と前記
絶縁層を有する面とをそれぞれ相対向させて接合し、張
り合わせ基板を形成する工程と、前記張り合わせ基板の
両面に前記所定の素子構造を形成する工程と、前記所定
の素子構造を形成した張り合わせ基板から前記支持基板
を除去して前記所定の素子構造を有する半導体基板を２
枚得る工程と、を有することを特徴とする半導体放射線
検出装置の製造方法にある。
【００１３】かかる第５の態様では、プロセスの大部分
を張り合わせ基板として処理できるため、半導体基板と
して、例えば、２００〜３００μｍと薄く、且つ、例え
ば、６インチ以上と大面積のウエハーを用いることがで
き、生産性の向上を図ることができ、また、大面積の装
置の製造が可能となる。本発明の第６の態様は、第５の
態様において、前記張り合わせ基板の表面に所定の素子
構造を形成する工程の前に、当該張り合わせ基板の両側
の表面を除去して前記半導体基板の全体の厚さを薄くす
る工程を有することを特徴とする半導体放射線検出装置
の製造方法にある。
を張り合わせ基板として処理できるため、半導体基板と
して、例えば、２００〜３００μｍと薄く、且つ、例え
ば、６インチ以上と大面積のウエハーを用いることがで
き、生産性の向上を図ることができ、また、大面積の装
置の製造が可能となる。本発明の第６の態様は、第５の
態様において、前記張り合わせ基板の表面に所定の素子
構造を形成する工程の前に、当該張り合わせ基板の両側
の表面を除去して前記半導体基板の全体の厚さを薄くす
る工程を有することを特徴とする半導体放射線検出装置
の製造方法にある。
【００１４】かかる第６の態様では、半導体基板への不
純物導入プロセスのには、例えば、６００μｍの厚さの
ものを用いて生産性を向上し、結果的には、２００〜３
００μｍの半導体基板とすることができる。本発明の第
７の態様は、第１の半導体基板の一方の面に不純物領域
を有すると共に当該不純物領域を有する面にはポリシリ
コン層を介して第２の半導体基板が接合され且つ前記第
１の半導体基板の他方の面上には光電変換素子及び必要
に応じて信号処理回路を含む所定の素子構造を有する半
導体照射線検出装置を製造する方法において、第１の半
導体基板の一方の面にパターン化された不純物領域を形
成する工程と、前記第１の半導体基板の不純物領域を形
成した前記第１の面上にポリシリコン層を形成する工程
と、前記ポリシリコン層の前記不純物領域に対応する部
分に高ドープ領域を形成する工程と、前記第１の半導体
基板の前記ポリシリコン層を形成した面に、第２の半導
体基板を接合して張り合わせ基板を形成する工程と、前
記張り合わせ基板の前記第１の半導体基板側の表面を除
去して当該第１の半導体基板の全体の厚さを薄くする工
程と、前記張り合わせ基板の前記第１の半導体基板側の
表面に前記所定の素子構造を形成する工程と、前記所定
の素子構造を形成した張り合わせ基板の前記第２の半導
体基板側の表面を除去して全体の厚さを調整する工程
と、を有することを特徴とする半導体放射線検出装置の
製造方法にある。
純物導入プロセスのには、例えば、６００μｍの厚さの
ものを用いて生産性を向上し、結果的には、２００〜３
００μｍの半導体基板とすることができる。本発明の第
７の態様は、第１の半導体基板の一方の面に不純物領域
を有すると共に当該不純物領域を有する面にはポリシリ
コン層を介して第２の半導体基板が接合され且つ前記第
１の半導体基板の他方の面上には光電変換素子及び必要
に応じて信号処理回路を含む所定の素子構造を有する半
導体照射線検出装置を製造する方法において、第１の半
導体基板の一方の面にパターン化された不純物領域を形
成する工程と、前記第１の半導体基板の不純物領域を形
成した前記第１の面上にポリシリコン層を形成する工程
と、前記ポリシリコン層の前記不純物領域に対応する部
分に高ドープ領域を形成する工程と、前記第１の半導体
基板の前記ポリシリコン層を形成した面に、第２の半導
体基板を接合して張り合わせ基板を形成する工程と、前
記張り合わせ基板の前記第１の半導体基板側の表面を除
去して当該第１の半導体基板の全体の厚さを薄くする工
程と、前記張り合わせ基板の前記第１の半導体基板側の
表面に前記所定の素子構造を形成する工程と、前記所定
の素子構造を形成した張り合わせ基板の前記第２の半導
体基板側の表面を除去して全体の厚さを調整する工程
と、を有することを特徴とする半導体放射線検出装置の
製造方法にある。
【００１５】かかる第７の態様では、第１の半導体基板
としては、例えば、６００μｍの厚さのものを用いて生
産性を向上し、第２の半導体基板の接合後、表面を除去
して薄くすることができるので、結果的には、十分に薄
い装置を生産性よく製造できる。また、第１の半導体基
板と第２の半導体基板の間にポリシリコン層を有する構
造であるため、暗電流の少なくい装置が製造できる。
としては、例えば、６００μｍの厚さのものを用いて生
産性を向上し、第２の半導体基板の接合後、表面を除去
して薄くすることができるので、結果的には、十分に薄
い装置を生産性よく製造できる。また、第１の半導体基
板と第２の半導体基板の間にポリシリコン層を有する構
造であるため、暗電流の少なくい装置が製造できる。
【００１６】本発明の第８の態様は、第１〜７の何れか
の態様において、前記半導体放射線検出装置がＰＩＮフ
ォトダイオードを有することを特徴とする半導体放射線
検出装置の製造方法にある。本発明の第９の態様は、第
８の態様において、前記ＰＩＮフォトダイオードの少な
くとも一方の不純物領域が分割されていることを特徴と
する半導体放射線検出装置の製造方法にある。
の態様において、前記半導体放射線検出装置がＰＩＮフ
ォトダイオードを有することを特徴とする半導体放射線
検出装置の製造方法にある。本発明の第９の態様は、第
８の態様において、前記ＰＩＮフォトダイオードの少な
くとも一方の不純物領域が分割されていることを特徴と
する半導体放射線検出装置の製造方法にある。
【００１７】本発明の第１０の態様は、第１〜７の何れ
かの態様において、前記半導体放射線検出装置が接合形
ＦＥＴ構造を有することを特徴とする半導体放射線検出
装置の製造方法にある。以上説明したように、本発明方
法によると、最終的に基板ないしチップの厚みが４００
μｍ以下で両面に不純物領域を形成する必要のある半導
体装置でも製造工程中においては６００μｍ以上の厚み
の基板で取り扱えるので、したがって、６インチ以上の
大きなウエハーが使用でき、生産性の向上と大面積の半
導体装置の製造が可能となる。
かの態様において、前記半導体放射線検出装置が接合形
ＦＥＴ構造を有することを特徴とする半導体放射線検出
装置の製造方法にある。以上説明したように、本発明方
法によると、最終的に基板ないしチップの厚みが４００
μｍ以下で両面に不純物領域を形成する必要のある半導
体装置でも製造工程中においては６００μｍ以上の厚み
の基板で取り扱えるので、したがって、６インチ以上の
大きなウエハーが使用でき、生産性の向上と大面積の半
導体装置の製造が可能となる。
【００１８】なお、本発明において、半導体基板あるい
は基板とは、特にことわりのない限り、単結晶半導体基
板を示す。基板に形成する素子としては、ＰＩＮフォト
ダイオードもしくはアバランシェフォトダイオード、又
は一方ないしは両方の不純物領域を多数分割したＰＩＮ
フォトダイオードもしくはアバランシェフォトダイオー
ドなどの各種光電変換素子、又は１個のＰＩＮフォトダ
イオードもしくはアバランシェフォトダイオードなどの
各種光電変換素子を１画素として２次元的に多数形成し
た２次元半導体放射線検出装置、さらにはこれらＰＩＮ
フォトダイオードもしくはアバランシェフォトダイオー
ドなどの各種光電変換素子と、トランジスターなどをは
じめ各種素子よりなる信号処理回路とを１基板上に形成
した半導体放射線検出装置を例示することができる。
は基板とは、特にことわりのない限り、単結晶半導体基
板を示す。基板に形成する素子としては、ＰＩＮフォト
ダイオードもしくはアバランシェフォトダイオード、又
は一方ないしは両方の不純物領域を多数分割したＰＩＮ
フォトダイオードもしくはアバランシェフォトダイオー
ドなどの各種光電変換素子、又は１個のＰＩＮフォトダ
イオードもしくはアバランシェフォトダイオードなどの
各種光電変換素子を１画素として２次元的に多数形成し
た２次元半導体放射線検出装置、さらにはこれらＰＩＮ
フォトダイオードもしくはアバランシェフォトダイオー
ドなどの各種光電変換素子と、トランジスターなどをは
じめ各種素子よりなる信号処理回路とを１基板上に形成
した半導体放射線検出装置を例示することができる。
【００１９】特に、ＰＩＮフォトダイオードの製造に適
用した場合には、大受光面化が可能となり、また、ＰＩ
Ｎフォトダイオードやアバランシェフォトダイオードを
多数形成することで大面積の１次元あるいは２次元の半
導体放射線検出装置が形成できる。また、本発明方法
は、トランジスター、ＣＣＤ、ＢＢＤ（バケツリレー形
電荷転送素子）などを一緒に形成することで増幅機能や
走査機能などを一体化した半導体放射線検出装置の製造
にも適用できる。
用した場合には、大受光面化が可能となり、また、ＰＩ
Ｎフォトダイオードやアバランシェフォトダイオードを
多数形成することで大面積の１次元あるいは２次元の半
導体放射線検出装置が形成できる。また、本発明方法
は、トランジスター、ＣＣＤ、ＢＢＤ（バケツリレー形
電荷転送素子）などを一緒に形成することで増幅機能や
走査機能などを一体化した半導体放射線検出装置の製造
にも適用できる。
【００２０】また、これらの装置を接合形ＦＥＴ構造と
した場合には、放射線損傷を起こし易いＭＯＳ構造を有
さないので特に優れている。
した場合には、放射線損傷を起こし易いＭＯＳ構造を有
さないので特に優れている。
【００２１】
【発明の実施の形態】以下に本発明を実施の形態に基づ
いて説明する。 （第１実施形態）図１は、本発明の第１の製造方法であ
る半導体放射線検出装置の製造工程を部分的に示す図で
ある。
いて説明する。 （第１実施形態）図１は、本発明の第１の製造方法であ
る半導体放射線検出装置の製造工程を部分的に示す図で
ある。
【００２２】まず、（Ａ）に示すように、例えば６００
μｍの厚さで６インチ直径のシリコンのＮ-基板（ウエ
ハー）１の一方の表面にＮ+領域２を形成する。次に、
（Ｂ）に示すように、２枚のＮ-基板１を用意し、Ｎ+領
域２を形成した面同士で接合する。このときの接合は周
縁部をレーザにより融合することにより行うことができ
る。なお、この接合は、Ｎ-基板１の周縁部にＳｉＯ2層
を形成して熱圧着することにより行ってもよい。
μｍの厚さで６インチ直径のシリコンのＮ-基板（ウエ
ハー）１の一方の表面にＮ+領域２を形成する。次に、
（Ｂ）に示すように、２枚のＮ-基板１を用意し、Ｎ+領
域２を形成した面同士で接合する。このときの接合は周
縁部をレーザにより融合することにより行うことができ
る。なお、この接合は、Ｎ-基板１の周縁部にＳｉＯ2層
を形成して熱圧着することにより行ってもよい。
【００２３】続いて、（Ｃ）に示すように、このように
張り合わせた基板の両面、すなわち、Ｎ-基板１の表面
全体を研削、研磨又はエッチングすることにより、例え
ば３００μｍの厚さだけ除去し、Ｎ-基板１ａとする。
その後、各Ｎ-基板１ａの表面に所定の手順で所定の素
子を形成した後、この張り合わせ基板を張り合わせ面で
二つに分離することにより、所望の半導体放射線検出装
置を得ることができる。なお、張り合わせ面での分離
は、例えば、基板の周縁部を削り取ることにより行うこ
とができる。
張り合わせた基板の両面、すなわち、Ｎ-基板１の表面
全体を研削、研磨又はエッチングすることにより、例え
ば３００μｍの厚さだけ除去し、Ｎ-基板１ａとする。
その後、各Ｎ-基板１ａの表面に所定の手順で所定の素
子を形成した後、この張り合わせ基板を張り合わせ面で
二つに分離することにより、所望の半導体放射線検出装
置を得ることができる。なお、張り合わせ面での分離
は、例えば、基板の周縁部を削り取ることにより行うこ
とができる。
【００２４】本実施形態では、最初の工程から大面積で
厚みのあるウエハーを用いたが、例えば、（Ａ）に示す
工程は、大面積で薄い、例えば３００μｍ厚で６インチ
径のウエハーを用い、その後、張り合わせ基板として厚
くした後、その後の工程を行うようにしてもよい。この
場合には、（Ａ）の不純物領域の形成工程をかなり慎重
に行わなければならないが、その後の張り合わせ基板の
表面の研削、研磨、エッチングによる除去工程を省くこ
とができるという利点がある。なお、厚いウエハーと薄
いウエハーを張り合わせて厚いウエハーの表面のみを除
去するようにしてもよいし、上述した厚いウエハー同士
を張り合わせた場合にも、一方のみの表面を除去してそ
の表面のみに所定の素子構造を形成するようにしてもよ
い。
厚みのあるウエハーを用いたが、例えば、（Ａ）に示す
工程は、大面積で薄い、例えば３００μｍ厚で６インチ
径のウエハーを用い、その後、張り合わせ基板として厚
くした後、その後の工程を行うようにしてもよい。この
場合には、（Ａ）の不純物領域の形成工程をかなり慎重
に行わなければならないが、その後の張り合わせ基板の
表面の研削、研磨、エッチングによる除去工程を省くこ
とができるという利点がある。なお、厚いウエハーと薄
いウエハーを張り合わせて厚いウエハーの表面のみを除
去するようにしてもよいし、上述した厚いウエハー同士
を張り合わせた場合にも、一方のみの表面を除去してそ
の表面のみに所定の素子構造を形成するようにしてもよ
い。
【００２５】（第２実施形態）図２には、上述した第１
の製造方法で形成した半導体放射線検出装置の一例を示
す。図２に示すように、Ｎ-基板１ａのＮ+領域２とは反
対の表面には、受光部となるＰ+領域３と、Ｎ+領域４と
が形成され、Ｐ+領域３の周縁部上にアノード電極５
が、Ｎ+領域４上にカソード電極６がそれぞれ形成され
ている。
の製造方法で形成した半導体放射線検出装置の一例を示
す。図２に示すように、Ｎ-基板１ａのＮ+領域２とは反
対の表面には、受光部となるＰ+領域３と、Ｎ+領域４と
が形成され、Ｐ+領域３の周縁部上にアノード電極５
が、Ｎ+領域４上にカソード電極６がそれぞれ形成され
ている。
【００２６】これにより、半導体放射線検出装置とし
て、比抵抗３ｋΩ・ｃｍで厚みが３００μｍのＰＩＮフ
ォトダイオードを得ることができる。図２に示すＰＩＮ
フォトダイオードでは、Ｎ-基板１の一方の面にＰ+領域
３が形成され、他方の面にはＮ+領域２が形成されてい
る。Ｐ+領域３と同じ面にもＮ +領域４が形成されてお
り、このＰ+領域３およびＮ+領域４にはそれぞれ、アノ
ード電極５およびカソード電極６が形成されている。
て、比抵抗３ｋΩ・ｃｍで厚みが３００μｍのＰＩＮフ
ォトダイオードを得ることができる。図２に示すＰＩＮ
フォトダイオードでは、Ｎ-基板１の一方の面にＰ+領域
３が形成され、他方の面にはＮ+領域２が形成されてい
る。Ｐ+領域３と同じ面にもＮ +領域４が形成されてお
り、このＰ+領域３およびＮ+領域４にはそれぞれ、アノ
ード電極５およびカソード電極６が形成されている。
【００２７】しかしながら、Ｎ+領域はどちらか一方形
成されていればよく、カソード電極６はＮ+領域４でな
くＮ+領域２に形成されていてもよい。しかしながら、
半導体放射線検出装置では空乏層を深く延ばすあるいは
完全空乏層化する場合が多いので暗電流を小さくするた
めにＮ+領域２が必要であり、Ｎ+領域４も表面や端面の
影響を小さくするためには設けた方がよい。
成されていればよく、カソード電極６はＮ+領域４でな
くＮ+領域２に形成されていてもよい。しかしながら、
半導体放射線検出装置では空乏層を深く延ばすあるいは
完全空乏層化する場合が多いので暗電流を小さくするた
めにＮ+領域２が必要であり、Ｎ+領域４も表面や端面の
影響を小さくするためには設けた方がよい。
【００２８】本発明によればこのようなＰＩＮフォトダ
イオードで多重散乱や拡散電流の影響の少ない大面積の
半導体放射線検出装置を製造することが可能である。 （第３実施形態）図３は本発明の第２の半導体放射線検
出装置の製造方法の製造工程を部分的に示す図である。
イオードで多重散乱や拡散電流の影響の少ない大面積の
半導体放射線検出装置を製造することが可能である。 （第３実施形態）図３は本発明の第２の半導体放射線検
出装置の製造方法の製造工程を部分的に示す図である。
【００２９】まず、（Ａ）に示すように、例えば６００
μｍの厚さで６インチ直径のシリコンのＮ-基板（ウエ
ハー）１の一方の表面にＮ+領域２を形成する。次に、
（Ｂ）に示すように、Ｎ-基板１と、表面に絶縁層２６
を形成した支持基板２７とを、Ｎ+領域２を形成した面
と絶縁層２６を形成した面とが相対向するように接合す
る。この接合には、上述した第１実施形態と同様に、レ
ーザ接合又は熱圧着が適用できる。また、絶縁層２６を
有する支持基板２７としては、例えば、絶縁層２６とし
てＳｉＯ2を形成したシリコン基板を用いることができ
る。
μｍの厚さで６インチ直径のシリコンのＮ-基板（ウエ
ハー）１の一方の表面にＮ+領域２を形成する。次に、
（Ｂ）に示すように、Ｎ-基板１と、表面に絶縁層２６
を形成した支持基板２７とを、Ｎ+領域２を形成した面
と絶縁層２６を形成した面とが相対向するように接合す
る。この接合には、上述した第１実施形態と同様に、レ
ーザ接合又は熱圧着が適用できる。また、絶縁層２６を
有する支持基板２７としては、例えば、絶縁層２６とし
てＳｉＯ2を形成したシリコン基板を用いることができ
る。
【００３０】続いて、（Ｃ）に示すように、張り合わせ
基板のＮ-基板１の表面を所定の厚みまで除去し、Ｎ-基
板１ａとする。本実施形態では、４００μｍの厚みを除
去した。その後、各Ｎ-基板１ａの表面に所定の手順で
所定の素子を形成した後、の張り合わせ基板の支持基板
２７を研削・研磨などで除去することにより、所望の半
導体放射線検出装置を得ることができる。
基板のＮ-基板１の表面を所定の厚みまで除去し、Ｎ-基
板１ａとする。本実施形態では、４００μｍの厚みを除
去した。その後、各Ｎ-基板１ａの表面に所定の手順で
所定の素子を形成した後、の張り合わせ基板の支持基板
２７を研削・研磨などで除去することにより、所望の半
導体放射線検出装置を得ることができる。
【００３１】本実施形態では、最初の工程から大面積で
厚みのあるウエハーを用いたが、例えば、（Ａ）に示す
工程は、大面積で薄いウエハーを用い、その後、張り合
わせ基板とした後、その後の工程を行うことができる。
この場合には、（Ａ）の不純物領域の形成工程をかなり
慎重に行わなければならないが、その後の張り合わせ基
板の表面の研削、研磨、エッチングによる除去工程を省
くことができるという利点がある。
厚みのあるウエハーを用いたが、例えば、（Ａ）に示す
工程は、大面積で薄いウエハーを用い、その後、張り合
わせ基板とした後、その後の工程を行うことができる。
この場合には、（Ａ）の不純物領域の形成工程をかなり
慎重に行わなければならないが、その後の張り合わせ基
板の表面の研削、研磨、エッチングによる除去工程を省
くことができるという利点がある。
【００３２】本実施形態では、Ｎ-基板１ａのＮ+領域２
とは反対の表面に、図２に示す装置と同様に、受光部と
なるＰ+領域３と、Ｎ+領域４とを形成し、Ｐ+領域３の
周縁部上にアノード電極５を、Ｎ+領域４上にカソード
電極６を形成した。これにより、半導体放射線検出装置
として、比抵抗１ｋΩ・ｃｍで厚み２００μｍのＰＩＮ
フォトダイオードを得た。
とは反対の表面に、図２に示す装置と同様に、受光部と
なるＰ+領域３と、Ｎ+領域４とを形成し、Ｐ+領域３の
周縁部上にアノード電極５を、Ｎ+領域４上にカソード
電極６を形成した。これにより、半導体放射線検出装置
として、比抵抗１ｋΩ・ｃｍで厚み２００μｍのＰＩＮ
フォトダイオードを得た。
【００３３】（第４実施形態）図４には、本発明方法で
製造される半導体放射線検出装置の一例としてのアバラ
ンシュフォトダイオードを示す。このアバランシュフォ
トダイオードは、Ｐ-基板１１ａの裏面側にはＰ+領域１
２を有し、表面側には、受光面となるＮ+領域１３及び
このＮ+領域１３の下側に形成されたＰ領域１４、さら
に、周囲に配置されたＰ+領域１５を有し、Ｎ+領域１３
の周縁部上にカソード電極１６，Ｐ+領域１５上にアノ
ード電極１７を具備するものである。
製造される半導体放射線検出装置の一例としてのアバラ
ンシュフォトダイオードを示す。このアバランシュフォ
トダイオードは、Ｐ-基板１１ａの裏面側にはＰ+領域１
２を有し、表面側には、受光面となるＮ+領域１３及び
このＮ+領域１３の下側に形成されたＰ領域１４、さら
に、周囲に配置されたＰ+領域１５を有し、Ｎ+領域１３
の周縁部上にカソード電極１６，Ｐ+領域１５上にアノ
ード電極１７を具備するものである。
【００３４】この装置の製造は第２の製造方法に準じて
行った。すなわち、厚さ６００μｍで直径６インチのＰ
-基板を用い、その一方の面にＰ+領域１２を形成した
後、絶縁層を有する支持基板と接合して張り合わせ基板
とした後、Ｐ-基板の表面を３００μｍの厚さだけ除去
してＰ-基板１１ａとした後、所定の素子を形成して支
持基板を除去したものである。これにより、比抵抗４ｋ
Ω・ｃｍで厚さが３００μｍのアバランシュフォトダイ
オードを得ることができた。
行った。すなわち、厚さ６００μｍで直径６インチのＰ
-基板を用い、その一方の面にＰ+領域１２を形成した
後、絶縁層を有する支持基板と接合して張り合わせ基板
とした後、Ｐ-基板の表面を３００μｍの厚さだけ除去
してＰ-基板１１ａとした後、所定の素子を形成して支
持基板を除去したものである。これにより、比抵抗４ｋ
Ω・ｃｍで厚さが３００μｍのアバランシュフォトダイ
オードを得ることができた。
【００３５】（第５実施形態）図５は、本発明の第３の
半導体放射線検出装置の製造方法の工程を部分的に示す
図である。まず、（Ａ）に示すように、例えば６００μ
mの厚さで６インチ直径のシリコンのＮ-基板（ウエハ
ー）１の一方の表面にＮ+領域２を形成する。
半導体放射線検出装置の製造方法の工程を部分的に示す
図である。まず、（Ａ）に示すように、例えば６００μ
mの厚さで６インチ直径のシリコンのＮ-基板（ウエハ
ー）１の一方の表面にＮ+領域２を形成する。
【００３６】次に、（Ｂ）に示すように、Ｎ-基板１
と、両面に絶縁層２６を形成した支持基板２７とを、Ｎ
+領域２を形成した面と絶縁層２６を形成した面とが相
対向するようにそれぞれ接合する。この接合には、上述
した第１実施形態と同様に、レーザ接合又は熱圧着が適
用できる。また、絶縁層２６を有する支持基板２７とし
ては、例えば、絶縁層２６としてＳｉＯ2を形成した、
例えば、４００μｍ厚のシリコン基板を用いることがで
きる。
と、両面に絶縁層２６を形成した支持基板２７とを、Ｎ
+領域２を形成した面と絶縁層２６を形成した面とが相
対向するようにそれぞれ接合する。この接合には、上述
した第１実施形態と同様に、レーザ接合又は熱圧着が適
用できる。また、絶縁層２６を有する支持基板２７とし
ては、例えば、絶縁層２６としてＳｉＯ2を形成した、
例えば、４００μｍ厚のシリコン基板を用いることがで
きる。
【００３７】続いて、（Ｃ）に示すように、張り合わせ
基板のＮ-基板１の表面を所定の厚みまで除去し、Ｎ-基
板１ａとする。本実施形態では、４００μｍの厚みを除
去した。その後、各Ｎ-基板１ａの表面に所定の手順で
所定の素子を形成した後、張り合わせ基板の支持基板２
７の部分を、例えば、３００μｍ厚の切断刃で切断して
二つに分離する。必要に応じて、Ｎ-基板１ａに付着し
た残りの支持基板２７を研磨、エッチングなどで除去す
ることにより、所望の半導体放射線検出装置を得ること
ができる。
基板のＮ-基板１の表面を所定の厚みまで除去し、Ｎ-基
板１ａとする。本実施形態では、４００μｍの厚みを除
去した。その後、各Ｎ-基板１ａの表面に所定の手順で
所定の素子を形成した後、張り合わせ基板の支持基板２
７の部分を、例えば、３００μｍ厚の切断刃で切断して
二つに分離する。必要に応じて、Ｎ-基板１ａに付着し
た残りの支持基板２７を研磨、エッチングなどで除去す
ることにより、所望の半導体放射線検出装置を得ること
ができる。
【００３８】本実施形態では、最初の工程から大面積で
厚みのあるウエハーを用いたが、例えば、（Ａ）に示す
工程は、大面積で薄いウエハーを用い、その後、張り合
わせ基板とした後、その後の工程を行うことができる。
この場合には、（Ａ）の不純物領域の形成工程をかなり
慎重に行わなければならないが、その後の張り合わせ基
板の表面の研削、研磨、エッチングによる除去工程を省
くことができるという利点がある。
厚みのあるウエハーを用いたが、例えば、（Ａ）に示す
工程は、大面積で薄いウエハーを用い、その後、張り合
わせ基板とした後、その後の工程を行うことができる。
この場合には、（Ａ）の不純物領域の形成工程をかなり
慎重に行わなければならないが、その後の張り合わせ基
板の表面の研削、研磨、エッチングによる除去工程を省
くことができるという利点がある。
【００３９】本実施形態では、Ｎ-基板１ａのＮ+領域２
とは反対の表面に、図２に示すように、受光部となるＰ
+領域３と、その周囲に位置するＮ+領域４とを形成し、
Ｐ+領域３の周縁部上にアノード電極５を、Ｎ+領域４上
にカソード電極６を形成する。これにより、半導体放射
線検出装置として、比抵抗１ｋΩ・ｃｍで厚み２００μ
ｍのＰＩＮフォトダイオードを得ることができる。
とは反対の表面に、図２に示すように、受光部となるＰ
+領域３と、その周囲に位置するＮ+領域４とを形成し、
Ｐ+領域３の周縁部上にアノード電極５を、Ｎ+領域４上
にカソード電極６を形成する。これにより、半導体放射
線検出装置として、比抵抗１ｋΩ・ｃｍで厚み２００μ
ｍのＰＩＮフォトダイオードを得ることができる。
【００４０】（第６実施形態）図６は、本発明方法で製
造した半導体放射線検出装置の他の例の平面図である。
この装置は基本的には図２に示したＰＩＮフォトダイオ
ードであるが、本実施形態では、受光部となるＰ+領域
をストリップ化、すなわち、短冊状に多数に分割してい
る。なお、図６は、Ｎ-基板１ａ上に形成したＰ+領域３
の配置パターンのみを示している。
造した半導体放射線検出装置の他の例の平面図である。
この装置は基本的には図２に示したＰＩＮフォトダイオ
ードであるが、本実施形態では、受光部となるＰ+領域
をストリップ化、すなわち、短冊状に多数に分割してい
る。なお、図６は、Ｎ-基板１ａ上に形成したＰ+領域３
の配置パターンのみを示している。
【００４１】このようなＰＩＮフォトダイオードは、本
発明の第１、２又は３の製造方法を用いることにより、
例えば、２００μｍ〜３００μｍの厚みで一辺が７ｃｍ
以上という大面積のものを容易に且つ効率よく製造する
ことができ、一次元、又は２枚組み合わせることにより
二次元の半導体放射線検出装置が実現できる。なお、こ
の場合、Ｎ+領域２は分割してもしなくてもよい。
発明の第１、２又は３の製造方法を用いることにより、
例えば、２００μｍ〜３００μｍの厚みで一辺が７ｃｍ
以上という大面積のものを容易に且つ効率よく製造する
ことができ、一次元、又は２枚組み合わせることにより
二次元の半導体放射線検出装置が実現できる。なお、こ
の場合、Ｎ+領域２は分割してもしなくてもよい。
【００４２】また、同様に、図４に示したアバランシェ
・フォトダイオードでＮ+領域１３をストリップ化して
もよいが、この場合、Ｎ+領域１３およびＰ領域１４は
分割する必要があるが、Ｐ+領域１２は分割してもしな
くてもよい。 （第７実施形態）図７は本発明の方法で製造した更に別
の構造をもつ半導体放射線検出装置の平面図である。基
本的には図２に示したＰＩＮフォトダイオードである
が、両面に形成した不純物領域をストリップ化したＰＩ
Ｎフォトダイオードである（ストリップデテクターなど
と称する場合もある）。図７ではＮ-基板１ａの両面に
形成したＮ+領域２とＰ+領域３の構造を主に示してい
る。
・フォトダイオードでＮ+領域１３をストリップ化して
もよいが、この場合、Ｎ+領域１３およびＰ領域１４は
分割する必要があるが、Ｐ+領域１２は分割してもしな
くてもよい。 （第７実施形態）図７は本発明の方法で製造した更に別
の構造をもつ半導体放射線検出装置の平面図である。基
本的には図２に示したＰＩＮフォトダイオードである
が、両面に形成した不純物領域をストリップ化したＰＩ
Ｎフォトダイオードである（ストリップデテクターなど
と称する場合もある）。図７ではＮ-基板１ａの両面に
形成したＮ+領域２とＰ+領域３の構造を主に示してい
る。
【００４３】本実施形態では、Ｎ+領域２およびＰ+領域
３は両者ともにストリップ状に多数域に分離され、且つ
互いに直交するように配置されている。さらに、Ｎ+領
域２間にはチャンネル分離をよくするためにＰ+不純物
領域１９が配置されている。このようなＰＩＮフォトダ
イオードは、第１、２又は４の実施形態で示した製造方
法を用いることにより、例えば、２００μｍ〜３００μ
ｍの厚みで一辺が７ｃｍ以上という大面積のものを容易
に且つ効率よく製造することができる。
３は両者ともにストリップ状に多数域に分離され、且つ
互いに直交するように配置されている。さらに、Ｎ+領
域２間にはチャンネル分離をよくするためにＰ+不純物
領域１９が配置されている。このようなＰＩＮフォトダ
イオードは、第１、２又は４の実施形態で示した製造方
法を用いることにより、例えば、２００μｍ〜３００μ
ｍの厚みで一辺が７ｃｍ以上という大面積のものを容易
に且つ効率よく製造することができる。
【００４４】（第８実施形態）図８は本発明の第４の半
導体放射線検出装置の製造方法の工程を部分的に示す図
である。まず、（Ａ）に示すように、第１の基板である
Ｎ-基板１の一方の面にＰ＋領域３を形成する。
導体放射線検出装置の製造方法の工程を部分的に示す図
である。まず、（Ａ）に示すように、第１の基板である
Ｎ-基板１の一方の面にＰ＋領域３を形成する。
【００４５】次に、（Ｂ）に示すように、Ｎ-基板１の
Ｐ+領域３の形成面上にポリシリコン１６を形成する。
次に、（Ｃ）に示すように、ポリシリコン１６のＰ+領
域３と接する部分に高ドープ領域１７を形成する。この
高ドープ領域１７はＰ+領域３とオーミック接触をする
ようにする。したがって、例えば、Ｂなどのドープによ
りＰ+の高不純物領域とする必要がある。
Ｐ+領域３の形成面上にポリシリコン１６を形成する。
次に、（Ｃ）に示すように、ポリシリコン１６のＰ+領
域３と接する部分に高ドープ領域１７を形成する。この
高ドープ領域１７はＰ+領域３とオーミック接触をする
ようにする。したがって、例えば、Ｂなどのドープによ
りＰ+の高不純物領域とする必要がある。
【００４６】その後、（Ｄ）に示すように、第２の基板
であるＰ+基板１８を、Ｎ-基板１のポリシリコン１６を
形成した面に接合して張り合わせ基板とし、続いて、
（Ｅ）に示すように、この張り合わせ基板の少なくとも
Ｎ-基板１の表面を必要に応じて所定の厚みまで研削・
研磨して、Ｎ-基板１ａとする。この後、第１の基板で
あるＮ-基板１ａ側の面に所定の素子を形成する。さら
に、第２の基板であるＰ+基板１８を必要に応じて全部
あるいは部分的に除去する。
であるＰ+基板１８を、Ｎ-基板１のポリシリコン１６を
形成した面に接合して張り合わせ基板とし、続いて、
（Ｅ）に示すように、この張り合わせ基板の少なくとも
Ｎ-基板１の表面を必要に応じて所定の厚みまで研削・
研磨して、Ｎ-基板１ａとする。この後、第１の基板で
あるＮ-基板１ａ側の面に所定の素子を形成する。さら
に、第２の基板であるＰ+基板１８を必要に応じて全部
あるいは部分的に除去する。
【００４７】この場合Ｐ+領域３側の電極は、通常、Ｐ+
基板１８を介して形成することになるので、Ｐ+領域３
と高ドープ領域１７およびＰ+基板１８は、上述したよ
うにオーミック接触をする必要がある。従って第１の基
板に形成される不純物領域が上記のようにＰ+領域であ
る場合には、ポリシリコン１６の高ドープ領域１７は高
濃度のＰ型領域で第２の基板は高濃度のＰ型基板である
必要がある。
基板１８を介して形成することになるので、Ｐ+領域３
と高ドープ領域１７およびＰ+基板１８は、上述したよ
うにオーミック接触をする必要がある。従って第１の基
板に形成される不純物領域が上記のようにＰ+領域であ
る場合には、ポリシリコン１６の高ドープ領域１７は高
濃度のＰ型領域で第２の基板は高濃度のＰ型基板である
必要がある。
【００４８】また、第１の基板に形成される不純物領域
がＮ+領域である場合にはポリシリコン１６の高ドープ
領域１７は高濃度のＮ型領域で第２の基板は高濃度のＮ
型基板である必要がある。本実施形態では、第１の基板
はＮ-基板１としたが、勿論、Ｐ-基板としてもよい。
がＮ+領域である場合にはポリシリコン１６の高ドープ
領域１７は高濃度のＮ型領域で第２の基板は高濃度のＮ
型基板である必要がある。本実施形態では、第１の基板
はＮ-基板１としたが、勿論、Ｐ-基板としてもよい。
【００４９】（第９実施形態）図９は、上述した本発明
の第４の製造方法で製造した半導体放射線検出装置の一
例の断面図である。この半導体放射線検出装置の平面視
は、図７に示したものと同様であり、Ｎ+領域２および
Ｐ+領域３は両者ともにストリップ状に多数域に分離さ
れ、且つ互いに直交するように配置されている。また、
Ｎ+領域２間にはチャンネル分離をよくするためにＰ+不
純物領域１９が形成されている。
の第４の製造方法で製造した半導体放射線検出装置の一
例の断面図である。この半導体放射線検出装置の平面視
は、図７に示したものと同様であり、Ｎ+領域２および
Ｐ+領域３は両者ともにストリップ状に多数域に分離さ
れ、且つ互いに直交するように配置されている。また、
Ｎ+領域２間にはチャンネル分離をよくするためにＰ+不
純物領域１９が形成されている。
【００５０】第１の基板である比抵抗３〜５ｋΩ・ｃｍ
で厚さ３００μｍのＮ-基板１ａにはＰ+領域３が形成さ
れ、その下にはポリシリコン１６が形成しされ、さら
に、ポリシリコン１６のＰ+領域３と接触する部分に
は、Ｂ，ＢＦ２のイオン注入により高濃度のＰ型領域で
ある高ドープ領域１７が形成されている。更に、Ｎ-基
板１ａのポリシリコン１６側には、第２の基板である比
抵抗０．０１Ω・ｃｍ以下のＰ+基板１８が接合されて
いる。
で厚さ３００μｍのＮ-基板１ａにはＰ+領域３が形成さ
れ、その下にはポリシリコン１６が形成しされ、さら
に、ポリシリコン１６のＰ+領域３と接触する部分に
は、Ｂ，ＢＦ２のイオン注入により高濃度のＰ型領域で
ある高ドープ領域１７が形成されている。更に、Ｎ-基
板１ａのポリシリコン１６側には、第２の基板である比
抵抗０．０１Ω・ｃｍ以下のＰ+基板１８が接合されて
いる。
【００５１】一方、Ｎ-基板１ａのポリシリコン１６と
は反対側の面にはＮ+領域２とその電極であるカソード
電極６とが形成され、Ｎ+領域２とＮ+領域２との間には
ストリップ間の分離をよくするためにＰ+不純物領域１
９が形成されている。Ｐ+基板１８は最後に研削され、
Ｎ-基板１ａも含めた全体の厚みを、例えば、３５０μ
ｍに形成した。
は反対側の面にはＮ+領域２とその電極であるカソード
電極６とが形成され、Ｎ+領域２とＮ+領域２との間には
ストリップ間の分離をよくするためにＰ+不純物領域１
９が形成されている。Ｐ+基板１８は最後に研削され、
Ｎ-基板１ａも含めた全体の厚みを、例えば、３５０μ
ｍに形成した。
【００５２】かかる構造では、ポリシリコン１６を介在
させることで暗電流を少なくすることができる。 （第１０実施形態）図１０は、図９に示した半導体放射
線検出装置の変形例である。この場合、ポリシリコン１
６のチップ端（基板の端部）部分１６ａ、すなわち切断
部分により断面が露出した部分を、ポリシリコン１６の
他の部分１６ｂより深く（厚く）なるように形成してあ
り、これにより、切断・露出による表面抵抗の低下の影
響を低減できる。
させることで暗電流を少なくすることができる。 （第１０実施形態）図１０は、図９に示した半導体放射
線検出装置の変形例である。この場合、ポリシリコン１
６のチップ端（基板の端部）部分１６ａ、すなわち切断
部分により断面が露出した部分を、ポリシリコン１６の
他の部分１６ｂより深く（厚く）なるように形成してあ
り、これにより、切断・露出による表面抵抗の低下の影
響を低減できる。
【００５３】（第１１実施形態）図１１には、図６に示
したＰＩＮフォトダイオードを容量読みだしとした例の
断面図である。図１１に示すように、Ｎ-基板１ａの一
方の面にはＰ+領域３が形成され、他方の面にはＮ+領域
２が形成されており、Ｐ+領域３と同じ面にもＮ+領域４
が形成されている。このＰ+領域３には逆電圧印加のた
めのアノード電極５が形成され、更に、容量読みだしと
するため、Ｐ+領域３上には誘電体層２８を介してゲー
ト２９が形成されている。
したＰＩＮフォトダイオードを容量読みだしとした例の
断面図である。図１１に示すように、Ｎ-基板１ａの一
方の面にはＰ+領域３が形成され、他方の面にはＮ+領域
２が形成されており、Ｐ+領域３と同じ面にもＮ+領域４
が形成されている。このＰ+領域３には逆電圧印加のた
めのアノード電極５が形成され、更に、容量読みだしと
するため、Ｐ+領域３上には誘電体層２８を介してゲー
ト２９が形成されている。
【００５４】誘電体層２８としては、シリコン半導体で
は、ＳｉＯ2単独、あるいはＳｉＯ2の上にＳｉ3Ｎ4を形
成した２層よりなるもの、ＳｉＯ2にＳｉ3Ｎ4を形成
し、更にその上にＳｉＯ2を形成した３層構造のものな
どを適用することができる。勿論、この容量読みだし構
造は、図７のように両方の不純物領域をストリップ化し
た場合にも適用可能である。
は、ＳｉＯ2単独、あるいはＳｉＯ2の上にＳｉ3Ｎ4を形
成した２層よりなるもの、ＳｉＯ2にＳｉ3Ｎ4を形成
し、更にその上にＳｉＯ2を形成した３層構造のものな
どを適用することができる。勿論、この容量読みだし構
造は、図７のように両方の不純物領域をストリップ化し
た場合にも適用可能である。
【００５５】（第１２実施形態）図１２は本発明の製造
方法で製造した一方の不純物領域を多数に分割したもの
に走査回路等を一緒に形成した二次元の半導体放射線検
出装置の回路図であり、ＰＩＮフォトダイオード、アバ
ランシェフォトダイオードなどの光電変換素子を１画素
として二次元的に多数形成して走査回路等を付加した
Ｘ，Ｙアドレス方式の２次元半導体放射線検出装置であ
る。
方法で製造した一方の不純物領域を多数に分割したもの
に走査回路等を一緒に形成した二次元の半導体放射線検
出装置の回路図であり、ＰＩＮフォトダイオード、アバ
ランシェフォトダイオードなどの光電変換素子を１画素
として二次元的に多数形成して走査回路等を付加した
Ｘ，Ｙアドレス方式の２次元半導体放射線検出装置であ
る。
【００５６】この回路は、ＸＹアドレス方式をとってお
り、例えば、ＰＩＮフォトダイオード、アバランシェ・
フォトダイオードなどの光電変換素子２０を１画素とし
て多数平面上に形成し、垂直走査回路よりでた垂直走査
ライン２２は各行（Ｙｎ）を選択し、一方、各列（Ｘ
ｎ）の選択は、水平走査回路からの水平走査ライン２１
によってなされる。また、スイッチング用にトランジス
ター２４が設けられており、読出しライン２３への信号
出力の切り換えがなされる。
り、例えば、ＰＩＮフォトダイオード、アバランシェ・
フォトダイオードなどの光電変換素子２０を１画素とし
て多数平面上に形成し、垂直走査回路よりでた垂直走査
ライン２２は各行（Ｙｎ）を選択し、一方、各列（Ｘ
ｎ）の選択は、水平走査回路からの水平走査ライン２１
によってなされる。また、スイッチング用にトランジス
ター２４が設けられており、読出しライン２３への信号
出力の切り換えがなされる。
【００５７】すなわち、二次元的に多数形成した光電変
換素子２０は水平走査回路とトランジスター２４および
垂直走査回路により選択され読出しライン２３より信号
出力される。このようにＰＩＮフォトダイオードあるい
は、アバランシェフォトダイオードを二次元的に多数形
成し、１個のＰＩＮフォトダイオードあるいはアバラン
シェフォトダイオードを１画素として上記のようなＸ，
Ｙアドレス方式、あるいはＣＣＤやＢＢＤを使用した転
送方式により配置することにより、大形の二次元半導体
放射線検出装置とすることが可能である。
換素子２０は水平走査回路とトランジスター２４および
垂直走査回路により選択され読出しライン２３より信号
出力される。このようにＰＩＮフォトダイオードあるい
は、アバランシェフォトダイオードを二次元的に多数形
成し、１個のＰＩＮフォトダイオードあるいはアバラン
シェフォトダイオードを１画素として上記のようなＸ，
Ｙアドレス方式、あるいはＣＣＤやＢＢＤを使用した転
送方式により配置することにより、大形の二次元半導体
放射線検出装置とすることが可能である。
【００５８】なお、この場合、例えば、図２に示した構
造のＰＩＮフォトダイオードでは、Ｐ+領域３は分割す
る必要があるが、Ｎ+領域２は分割してもしなくてもよ
い。同様に、図４に示したアバランシェ・フォトダイオ
ードではＮ+領域１３およびＰ領域１４は分割する必要
があるが、Ｐ+領域１２は分割してもしなくてもよい。
造のＰＩＮフォトダイオードでは、Ｐ+領域３は分割す
る必要があるが、Ｎ+領域２は分割してもしなくてもよ
い。同様に、図４に示したアバランシェ・フォトダイオ
ードではＮ+領域１３およびＰ領域１４は分割する必要
があるが、Ｐ+領域１２は分割してもしなくてもよい。
【００５９】（第１３実施形態）図１３は本発明の方法
により製造される他の半導体放射線検出装置の断面図で
ある。この装置は、同一基板上にＰＩＮフォトダイオー
ドと接合形ＦＥＴを形成した例を示す。図１３に示すよ
うに、Ｐ-基板３０の一方の面にはＰ+領域３１が形成さ
れ、他の面にはＮ+領域３２とＮウェル３４とＰ+領域３
３とが形成されている。Ｎ+領域３２にはカソード電極
６が形成され、Ｐ+領域３３にはアノード電極５が形成
され、この場合はＰ-基板ではあるがＰＩＮフォトダイ
オードとなっている。
により製造される他の半導体放射線検出装置の断面図で
ある。この装置は、同一基板上にＰＩＮフォトダイオー
ドと接合形ＦＥＴを形成した例を示す。図１３に示すよ
うに、Ｐ-基板３０の一方の面にはＰ+領域３１が形成さ
れ、他の面にはＮ+領域３２とＮウェル３４とＰ+領域３
３とが形成されている。Ｎ+領域３２にはカソード電極
６が形成され、Ｐ+領域３３にはアノード電極５が形成
され、この場合はＰ-基板ではあるがＰＩＮフォトダイ
オードとなっている。
【００６０】一方、Ｎウェル３４にはＰ+領域３５とＮ+
領域３６とが形成され、Ｐ+領域３５にはゲート３９
が、Ｎ+領域３６にはソース３７およびドレイン３８が
形成されており、接合形ＦＥＴとなっている。したがっ
て、ＰＩＮフォトダイオードの出力を接合形ＦＥＴの入
力とすることで増幅機能をもたせることができる。
領域３６とが形成され、Ｐ+領域３５にはゲート３９
が、Ｎ+領域３６にはソース３７およびドレイン３８が
形成されており、接合形ＦＥＴとなっている。したがっ
て、ＰＩＮフォトダイオードの出力を接合形ＦＥＴの入
力とすることで増幅機能をもたせることができる。
【００６１】かかる接合形ＦＥＴは、放射線損傷を起こ
し易いＭＯＳ構造をもたないため放射線検出装置に好適
である。 （第１４実施形態）図１４は、本発明の方法により製造
した増幅機能をもつ半導体放射線検出装置の１画素の断
面図である。
し易いＭＯＳ構造をもたないため放射線検出装置に好適
である。 （第１４実施形態）図１４は、本発明の方法により製造
した増幅機能をもつ半導体放射線検出装置の１画素の断
面図である。
【００６２】Ｎ-基板１の一方の面にはＮ+領域２が形成
され、反対側の面にはＰウェル４０が形成され、Ｐウェ
ルにはＮ+領域４１およびＰ+領域４２が形成されてい
る。Ｎ +領域の間のＰウェル４０上にはＳｉＯ2４３を介
してゲート４４が形成され、Ｎ +領域４１上にはソース
およびドレイン３８が形成され、これによりＭＯＳＦＥ
Ｔが形成されている。更に、Ｐウェル４０内のＰ+領域
４２上にはアノード電極５が形成され、Ｐウェ４０の近
傍にはＮ+領域４およびカソード電極６が形成され、こ
れによりＰＩＮフォトダイオードを構成している。
され、反対側の面にはＰウェル４０が形成され、Ｐウェ
ルにはＮ+領域４１およびＰ+領域４２が形成されてい
る。Ｎ +領域の間のＰウェル４０上にはＳｉＯ2４３を介
してゲート４４が形成され、Ｎ +領域４１上にはソース
およびドレイン３８が形成され、これによりＭＯＳＦＥ
Ｔが形成されている。更に、Ｐウェル４０内のＰ+領域
４２上にはアノード電極５が形成され、Ｐウェ４０の近
傍にはＮ+領域４およびカソード電極６が形成され、こ
れによりＰＩＮフォトダイオードを構成している。
【００６３】かかる構成により、ＰＩＮフォトダイオー
ドに生じた電荷がＭＯＳＦＥＴのチャネルのコンダクタ
ンスを変化させることにより増幅機能をもつ半導体放射
線検出装置となっている。 （第１５実施形態）図１５は本発明の方法により製造し
た増幅機能をもつ別の半導体放射線検出装置の１画素の
断面図である。
ドに生じた電荷がＭＯＳＦＥＴのチャネルのコンダクタ
ンスを変化させることにより増幅機能をもつ半導体放射
線検出装置となっている。 （第１５実施形態）図１５は本発明の方法により製造し
た増幅機能をもつ別の半導体放射線検出装置の１画素の
断面図である。
【００６４】Ｎ-基板１の一方の面にはＮ+領域２が形成
され、反対側の面にはＰウェル４０が形成されている。
Ｐウェル４０内には、２つのＮ+領域４１とその間のＮ
領域４５とが形成され、Ｎ+領域４１上にはソース３７
およびドレイン３８が、Ｎ領域４５上にはゲート３９が
形成され、これにより接合形ＦＥＴが形成されている。
更に、Ｐウェル４０内にはＰ+領域４２と、この上にア
ノード電極５が形成され、Ｐウェル４０近傍にはＮ+領
域４と、この上のカソード電極６とが形成され、これに
よりＰＩＮフォトダイオードとなっている。
され、反対側の面にはＰウェル４０が形成されている。
Ｐウェル４０内には、２つのＮ+領域４１とその間のＮ
領域４５とが形成され、Ｎ+領域４１上にはソース３７
およびドレイン３８が、Ｎ領域４５上にはゲート３９が
形成され、これにより接合形ＦＥＴが形成されている。
更に、Ｐウェル４０内にはＰ+領域４２と、この上にア
ノード電極５が形成され、Ｐウェル４０近傍にはＮ+領
域４と、この上のカソード電極６とが形成され、これに
よりＰＩＮフォトダイオードとなっている。
【００６５】かかる構成により、ＰＩＮフォトダイオー
ドに生じた電荷が接合形ＦＥＴのチャネルのコンダクタ
ンスを変化させることにより増幅機能をもつ半導体放射
線検出装置となっている。この接合形ＦＥＴはＭＯＳ構
造を持たないため放射線損傷に強いという特徴を有す
る。図１３から図１５の半導体放射線検出装置を１画素
として図１２に示すような回路構成をとることで増幅機
能をもつ２次元半導体放射線検出装置が実現できる。
ドに生じた電荷が接合形ＦＥＴのチャネルのコンダクタ
ンスを変化させることにより増幅機能をもつ半導体放射
線検出装置となっている。この接合形ＦＥＴはＭＯＳ構
造を持たないため放射線損傷に強いという特徴を有す
る。図１３から図１５の半導体放射線検出装置を１画素
として図１２に示すような回路構成をとることで増幅機
能をもつ２次元半導体放射線検出装置が実現できる。
【００６６】このように本発明によると、このような増
幅機能を有する２次元半導体放射線検出装置の大面積化
が可能となる。 （第１６実施形態）図１６は本発明の方法により製造し
た別の２次元半導体放射線検出装置の１画素の断面図で
ある。
幅機能を有する２次元半導体放射線検出装置の大面積化
が可能となる。 （第１６実施形態）図１６は本発明の方法により製造し
た別の２次元半導体放射線検出装置の１画素の断面図で
ある。
【００６７】Ｐ-基板３０の一方の面にはＰ+領域３１が
形成され、他方の面にはＮ+領域３２が形成され、これ
によりＰＩＮフォトダイオードが構成されている。ま
た、Ｎ +領域３２に隣接してＮ領域５０が形成され、Ｎ+
領域３２およびＮ領域５０上には、２層のポリシリコン
５２，５３をＳｉＯ2５４で埋め込んだ２層電極が形成
され、これにより埋め込みチャネルＣＣＤが形成されて
いる。なお、Ｎ+領域３２およびＮ領域５０内にそれぞ
れ形成されたＰ+領域５１はチャネルストッパーであ
る。
形成され、他方の面にはＮ+領域３２が形成され、これ
によりＰＩＮフォトダイオードが構成されている。ま
た、Ｎ +領域３２に隣接してＮ領域５０が形成され、Ｎ+
領域３２およびＮ領域５０上には、２層のポリシリコン
５２，５３をＳｉＯ2５４で埋め込んだ２層電極が形成
され、これにより埋め込みチャネルＣＣＤが形成されて
いる。なお、Ｎ+領域３２およびＮ領域５０内にそれぞ
れ形成されたＰ+領域５１はチャネルストッパーであ
る。
【００６８】（第１７実施形態）図１７は本発明の方法
により製造した２次元半導体放射線検出装置の更に別の
例の１画素について示す断面図である。Ｐ-基板３０の
一方の面にはＰ+領域３１が形成され、他方の面にはＮ+
領域３２が形成され、これによりＰＩＮフォトダイオー
ドが構成されている。また、Ｎ +領域３２に隣接してＮ
領域４５が形成され、このＮ領域４５上にはゲート３９
が形成され、これにより接合形ＢＢＤが構成されてい
る。なお、Ｐ+領域５１はチャネルストッパーである。
により製造した２次元半導体放射線検出装置の更に別の
例の１画素について示す断面図である。Ｐ-基板３０の
一方の面にはＰ+領域３１が形成され、他方の面にはＮ+
領域３２が形成され、これによりＰＩＮフォトダイオー
ドが構成されている。また、Ｎ +領域３２に隣接してＮ
領域４５が形成され、このＮ領域４５上にはゲート３９
が形成され、これにより接合形ＢＢＤが構成されてい
る。なお、Ｐ+領域５１はチャネルストッパーである。
【００６９】この場合も接合形ＦＥＴは放射線損傷に強
いという特徴を有する。 （第１８実施形態）図１８は、図１６および図１７に図
示した２次元半導体放射線検出装置の回路図である。１
画素がＰＩＮフォトダイオードのような光電変換素子２
０と垂直転送回路６１と水平転送回路６２とよりなるイ
ンタライン形放射線検出装置である。
いという特徴を有する。 （第１８実施形態）図１８は、図１６および図１７に図
示した２次元半導体放射線検出装置の回路図である。１
画素がＰＩＮフォトダイオードのような光電変換素子２
０と垂直転送回路６１と水平転送回路６２とよりなるイ
ンタライン形放射線検出装置である。
【００７０】光電変換素子２０で生じた電荷は入力ゲー
ト６０により垂直転送回路６１に転送され、更に水平転
送回路６２に転送され、出力ゲート６４より出力され
る。転送回路に使用されるＣＴＤ（電荷転送素子）は、
図１６では埋め込みチャネルＣＣＤで図１７では接合形
ＦＥＴによるＢＢＤである。本発明方法によると、この
ような構造の２次元半導体放射線検出装置が２００から
３００μｍの厚みでも６インチといった大きなウエハ
ー、すなわち基板により製造できる。
ト６０により垂直転送回路６１に転送され、更に水平転
送回路６２に転送され、出力ゲート６４より出力され
る。転送回路に使用されるＣＴＤ（電荷転送素子）は、
図１６では埋め込みチャネルＣＣＤで図１７では接合形
ＦＥＴによるＢＢＤである。本発明方法によると、この
ような構造の２次元半導体放射線検出装置が２００から
３００μｍの厚みでも６インチといった大きなウエハ
ー、すなわち基板により製造できる。
【００７１】
【発明の効果】以上に述べたように本発明によれば最終
的に基板ないしチップの厚みが４００μｍ以下で両面に
不純物領域を形成する必要のある半導体装置でも製造工
程中においては６００μｍ以上の厚みの基板で取り扱う
ことができ、したがって、６インチ以上の大きなウエハ
ーが使用できる。したがって、多重散乱や拡散電流の影
響を除去するため、３００μｍあるいは２００μｍとい
った薄い基板を使用する必要があるＸ線、γ線、荷電粒
子などの高エネルギー放射線用の半導体放射線検出装置
において、その生産性の向上を図ることができ、大面積
の半導体装置の製造が可能となる。
的に基板ないしチップの厚みが４００μｍ以下で両面に
不純物領域を形成する必要のある半導体装置でも製造工
程中においては６００μｍ以上の厚みの基板で取り扱う
ことができ、したがって、６インチ以上の大きなウエハ
ーが使用できる。したがって、多重散乱や拡散電流の影
響を除去するため、３００μｍあるいは２００μｍとい
った薄い基板を使用する必要があるＸ線、γ線、荷電粒
子などの高エネルギー放射線用の半導体放射線検出装置
において、その生産性の向上を図ることができ、大面積
の半導体装置の製造が可能となる。
【００７２】特に、ＰＩＮフォトダイオードのように空
乏層を深くのばすため基板の裏面の影響をうける、ある
いは両面に不純物層を形成する必要があるため６００μ
ｍといった厚い基板を使用してプロセス後裏面を削ると
いうようなことができない場合にも、本発明は適用でき
したがって生産性の向上と大面積が可能となる。また、
ＰＩＮフォトダイオードの一方の不純物領域を分割し多
数形成することで大形の１次元あるいは２次元の半導体
放射線検出装置が製造できる。
乏層を深くのばすため基板の裏面の影響をうける、ある
いは両面に不純物層を形成する必要があるため６００μ
ｍといった厚い基板を使用してプロセス後裏面を削ると
いうようなことができない場合にも、本発明は適用でき
したがって生産性の向上と大面積が可能となる。また、
ＰＩＮフォトダイオードの一方の不純物領域を分割し多
数形成することで大形の１次元あるいは２次元の半導体
放射線検出装置が製造できる。
【００７３】さらに、トランジスターやＣＴＤ（電荷転
送素子）などを一緒に形成することで増幅機能や走査機
能などを一体化でき、このとき特に接合形ＦＥＴを使用
することで放射線損傷を低減できるという効果を奏す
る。
送素子）などを一緒に形成することで増幅機能や走査機
能などを一体化でき、このとき特に接合形ＦＥＴを使用
することで放射線損傷を低減できるという効果を奏す
る。
【図１】本発明の第１の半導体放射線検出装置の製造工
程を示す図である。
程を示す図である。
【図２】本発明方法で製造したＰＩＮフォトダイオード
の一例を示す断面図である。
の一例を示す断面図である。
【図３】本発明の第２の半導体放射線検出装置の製造工
程を示す図である。
程を示す図である。
【図４】本発明方法で製造したアバランシェフォトダイ
オードの一例を示す断面図である。
オードの一例を示す断面図である。
【図５】本発明の第３の半導体放射線検出装置の製造工
程を示す図である。
程を示す図である。
【図６】本発明の方法により製造したストリップ化した
ＰＩＮフォトダイオードの平面図である。
ＰＩＮフォトダイオードの平面図である。
【図７】本発明の方法により製造したストリップ化した
ＰＩＮフォトダイオードの平面図である。
ＰＩＮフォトダイオードの平面図である。
【図８】本発明の第４の半導体放射線検出装置の製造工
程を示す図である。
程を示す図である。
【図９】本発明の方法により製造したストリップ化した
ＰＩＮフォトダイオードの断面図である。
ＰＩＮフォトダイオードの断面図である。
【図１０】本発明の方法により製造したストリップ化し
たＰＩＮフォトダイオードの断面図である。
たＰＩＮフォトダイオードの断面図である。
【図１１】本発明の方法により製造した容量読出しＰＩ
Ｎフォトダイオードの断面図である。
Ｎフォトダイオードの断面図である。
【図１２】本発明の方法により製造したＸ，Ｙアドレス
方式の２次元半導体放射線検出装置の回路図である。
方式の２次元半導体放射線検出装置の回路図である。
【図１３】本発明の方法により同一基板上に製造したＰ
ＩＮフォトダイオードと接合形ＦＥＴの断面図である。
ＩＮフォトダイオードと接合形ＦＥＴの断面図である。
【図１４】本発明の方法により製造した増幅機能をもつ
半導体放射線検出装置の１画素の断面図である。
半導体放射線検出装置の１画素の断面図である。
【図１５】本発明の方法により製造した増幅機能をもつ
半導体放射線検出装置の１画素の断面図である。本発明
の半導体放射線検出装置の製造工程図である。
半導体放射線検出装置の１画素の断面図である。本発明
の半導体放射線検出装置の製造工程図である。
【図１６】本発明の方法により製造した２次元半導体放
射線検出装置の１画素の断面図である。
射線検出装置の１画素の断面図である。
【図１７】本発明の方法により製造した２次元半導体放
射線検出装置の１画素の断面図である。
射線検出装置の１画素の断面図である。
【図１８】本発明の方法により製造したインタライン形
２次元半導体放射線検出装置の回路図である。
２次元半導体放射線検出装置の回路図である。
１，１ａ Ｎ-基板 ２，１３，３２，３６，４１ Ｎ+領域 ５，１７ アノード電極 ６，１６ カソード電極 １１ａ，３０ Ｐ-基板 １２，１５，３１，３３，３５，４２，５１ Ｐ+領域 １４ Ｐ領域 １６ ポリシリコン １７ 高ドープ領域 １８ Ｐ-基板 １９ Ｐ+領域 ２０ 光電変換素子 ２１ 水平走査ライン ２２ 垂直走査ライン ２３ 読出しライン ２４ トランジスター ２６ 支持基板 ２７ 絶縁層 ２８ 誘電体層 ２９，３９，４４ ゲート ３７ ソース ３８ ドレイン ４０ Ｐウェル ４３，５４ ＳｉＯ2 ４５，５０ Ｎ領域 ５２，５３ ポリシリコン ６０ 入力ゲート ６１ 垂直転送回路 ６２ 水平転送回路 ６３ 出力ゲート
Claims (10)
- 【請求項１】 半導体基板の一方の面に不純物領域を有
すると共に他方の面に光電変換素子及び必要に応じて信
号処理回路を含む所定の素子構造を有する半導体照射線
検出装置を製造する方法において、 半導体基板の一方の面に不純物領域を形成して不純物領
域形成基板とする工程と、 この不純物領域形成基板を２枚用いて前記不純物領域を
形成した面同士を接合して張り合わせ基板を形成する工
程と、 前記張り合わせ基板の両面に前記所定の素子構造を形成
する工程と、 前記所定の素子構造を形成した張り合わせ基板を２枚に
分離して所定の素子構造を有する半導体基板を２枚得る
工程と、を有することを特徴とする半導体放射線検出装
置の製造方法。 - 【請求項２】 請求項１において、前記張り合わせ基板
の両面に所定の素子構造を形成する工程の前に、当該張
り合わせ基板の少なくとも一方側の表面を除去して前記
半導体基板の全体の厚さを薄くする工程を有することを
特徴とする半導体放射線検出装置の製造方法。 - 【請求項３】 半導体基板の一方の面に不純物領域を有
すると共に他方の面に光電変換素子及び必要に応じて信
号処理回路を含む所定の素子構造を有する半導体照射線
検出装置を製造する方法において、 半導体基板の一方の面に不純物領域を形成して不純物領
域形成基板とする工程と、 前記不純物領域形成基板と、絶縁層を有する支持基板と
を、前記不純物領域を形成した面と前記絶縁層を有する
面を相対向させて接合し、張り合わせ基板を形成する工
程と、 前記張り合わせ基板の表面に前記所定の素子構造を形成
する工程と、 前記所定の素子構造を形成した張り合わせ基板から前記
支持基板を除去して前記所定の素子構造を有する半導体
基板を得る工程と、を有することを特徴とする半導体放
射線検出装置の製造方法。 - 【請求項４】 請求項３において、前記張り合わせ基板
の表面に所定の素子構造を形成する工程の前に、当該張
り合わせ基板の表面を除去して前記半導体基板の全体の
厚さを薄くする工程を有することを特徴とする半導体放
射線検出装置の製造方法。 - 【請求項５】 半導体基板の一方の面に不純物領域を有
すると共に他方の面に光電変換素子及び必要に応じて信
号処理回路を含む所定の素子構造を有する半導体照射線
検出装置を製造する方法において、 半導体基板の一方の面に不純物領域を形成して不純物領
域形成基板とする工程と、 前記不純物領域形成基板２枚と、両面に絶縁層を有する
支持基板とを、前記不純物領域を形成した面と前記絶縁
層を有する面とをそれぞれ相対向させて接合し、張り合
わせ基板を形成する工程と、 前記張り合わせ基板の両面に前記所定の素子構造を形成
する工程と、 前記所定の素子構造を形成した張り合わせ基板から前記
支持基板を除去して前記所定の素子構造を有する半導体
基板を２枚得る工程と、を有することを特徴とする半導
体放射線検出装置の製造方法。 - 【請求項６】 請求項５において、前記張り合わせ基板
の表面に所定の素子構造を形成する工程の前に、当該張
り合わせ基板の両側の表面を除去して前記半導体基板の
全体の厚さを薄くする工程を有することを特徴とする半
導体放射線検出装置の製造方法。 - 【請求項７】 第１の半導体基板の一方の面に不純物領
域を有すると共に当該不純物領域を有する面にはポリシ
リコン層を介して第２の半導体基板が接合され且つ前記
第１の半導体基板の他方の面上には光電変換素子及び必
要に応じて信号処理回路を含む所定の素子構造を有する
半導体照射線検出装置を製造する方法において、 第１の半導体基板の一方の面にパターン化された不純物
領域を形成する工程と、 前記第１の半導体基板の不純物領域を形成した前記第１
の面上にポリシリコン層を形成する工程と、 前記ポリシリコン層の前記不純物領域に対応する部分に
高ドープ領域を形成する工程と、 前記第１の半導体基板の前記ポリシリコン層を形成した
面に、第２の半導体基板を接合して張り合わせ基板を形
成する工程と、 前記張り合わせ基板の前記第１の半導体基板側の表面を
除去して当該第１の半導体基板の全体の厚さを薄くする
工程と、 前記張り合わせ基板の前記第１の半導体基板側の表面に
前記所定の素子構造を形成する工程と、 前記所定の素子構造を形成した張り合わせ基板の前記第
２の半導体基板側の表面を除去して全体の厚さを調整す
る工程と、を有することを特徴とする半導体放射線検出
装置の製造方法。 - 【請求項８】 請求項１〜７の何れかにおいて、前記半
導体放射線検出装置がＰＩＮフォトダイオードを有する
ことを特徴とする半導体放射線検出装置の製造方法。 - 【請求項９】 請求項８において、前記ＰＩＮフォトダ
イオードの少なくとも一方の不純物領域が分割されてい
ることを特徴とする半導体放射線検出装置の製造方法。 - 【請求項１０】 請求項１〜７の何れかにおいて、前記
半導体放射線検出装置が接合形ＦＥＴ構造を有すること
を特徴とする半導体放射線検出装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16032497A JP3857387B2 (ja) | 1997-02-10 | 1997-06-17 | 半導体放射線検出装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-27038 | 1997-02-10 | ||
| JP2703897 | 1997-02-10 | ||
| JP16032497A JP3857387B2 (ja) | 1997-02-10 | 1997-06-17 | 半導体放射線検出装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10284748A true JPH10284748A (ja) | 1998-10-23 |
| JP3857387B2 JP3857387B2 (ja) | 2006-12-13 |
Family
ID=26364912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16032497A Expired - Fee Related JP3857387B2 (ja) | 1997-02-10 | 1997-06-17 | 半導体放射線検出装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3857387B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007071602A (ja) * | 2005-09-05 | 2007-03-22 | Kyoto Univ | 放射線検出器 |
| JP2007527500A (ja) * | 2003-05-08 | 2007-09-27 | カウンシル フォー ザ セントラル ラボラトリー オブ ザ リサーチ カウンシルズ | 加速粒子および高エネルギ放射線センサ |
| US8212141B2 (en) | 2006-02-07 | 2012-07-03 | Niigata University | Organic semiconductor radiation/light sensor and radiation/light detector |
-
1997
- 1997-06-17 JP JP16032497A patent/JP3857387B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007527500A (ja) * | 2003-05-08 | 2007-09-27 | カウンシル フォー ザ セントラル ラボラトリー オブ ザ リサーチ カウンシルズ | 加速粒子および高エネルギ放射線センサ |
| JP2011017722A (ja) * | 2003-05-08 | 2011-01-27 | Science & Technology Facilities Council | 加速粒子および高エネルギ放射線センサ |
| US7944012B2 (en) | 2003-05-08 | 2011-05-17 | The Science And Technology Facilities Council | Accelerated particle and high energy radiation sensor |
| JP4824542B2 (ja) * | 2003-05-08 | 2011-11-30 | ザ サイエンス アンド テクノロジー ファシリティーズ カウンシル | 電子顕微鏡 |
| JP2007071602A (ja) * | 2005-09-05 | 2007-03-22 | Kyoto Univ | 放射線検出器 |
| US8212141B2 (en) | 2006-02-07 | 2012-07-03 | Niigata University | Organic semiconductor radiation/light sensor and radiation/light detector |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3857387B2 (ja) | 2006-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1636856B1 (en) | Ultra thin back-illuminated photodiode array structures and fabrication methods | |
| US7576371B1 (en) | Structures and methods to improve the crosstalk between adjacent pixels of back-illuminated photodiode arrays | |
| US11791359B2 (en) | Light detecting element and method of manufacturing same | |
| TWI278108B (en) | Back-illuminated type solid-state imaging device and method of manufacturing the same | |
| US6933489B2 (en) | Back illuminated photodiode array and method of manufacturing the same | |
| US7968358B2 (en) | Digital radiographic flat-panel imaging array with dual height semiconductor and method of making same | |
| JPH0289368A (ja) | 固体撮像装置 | |
| JP3049015B2 (ja) | バンドギャップ設計型アクティブ・ピクセル・セル | |
| TW200933881A (en) | Image sensor and method for manufacturing the same | |
| JP3512937B2 (ja) | 半導体装置 | |
| US7851839B2 (en) | High-sensitivity image sensor and fabrication method thereof | |
| CN111009540B (zh) | 一种cmos图像传感器结构及制造方法 | |
| TW200929531A (en) | Image sensor and method for manufacturing the same | |
| JP3857387B2 (ja) | 半導体放射線検出装置の製造方法 | |
| JPH08316450A (ja) | 積層型固体撮像素子及びその製造方法 | |
| JP3047965B2 (ja) | 固体撮像装置 | |
| US20100068847A1 (en) | Method for manufacturing an image sensor | |
| KR102645312B1 (ko) | 후면 조사형 이미지 센서 및 그 제조 방법 | |
| WO2023281834A1 (ja) | 受光装置およびｘ線撮像装置ならびに電子機器 | |
| JPS6365668A (ja) | 固体撮像素子 | |
| JP2000232214A (ja) | 半導体集積回路および固体撮像素子 | |
| US5593902A (en) | Method of making photodiodes for low dark current operation having geometric enhancement | |
| JPS61123172A (ja) | 固体撮像装置 | |
| JP2002319698A (ja) | 半導体装置およびその製造方法 | |
| JP2020161775A (ja) | 光検出器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040302 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060710 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060912 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060914 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |