WO2001082354A1 - Procédé de fabrication d'une plaquette de semi-conducteur - Google Patents

Procédé de fabrication d'une plaquette de semi-conducteur Download PDF

Info

Publication number
WO2001082354A1
WO2001082354A1 PCT/JP2001/003509 JP0103509W WO0182354A1 WO 2001082354 A1 WO2001082354 A1 WO 2001082354A1 JP 0103509 W JP0103509 W JP 0103509W WO 0182354 A1 WO0182354 A1 WO 0182354A1
Authority
WO
WIPO (PCT)
Prior art keywords
polishing
semiconductor wafer
wafer
carrier plate
plate
Prior art date
Application number
PCT/JP2001/003509
Other languages
English (en)
French (fr)
Inventor
Toru Taniguchi
Etsuro Morita
Satoshi Matagawa
Seiji Harada
Isoroku Ono
Mitsuhiro Endo
Fumihiko Yoshida
Original Assignee
Sumitomo Mitsubishi Silicon Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000122272A external-priority patent/JP3494119B2/ja
Priority claimed from JP2000199561A external-priority patent/JP2002025950A/ja
Priority claimed from JP2000255018A external-priority patent/JP2001232561A/ja
Application filed by Sumitomo Mitsubishi Silicon Corporation filed Critical Sumitomo Mitsubishi Silicon Corporation
Priority to US10/258,282 priority Critical patent/US7589023B2/en
Priority to KR1020027014291A priority patent/KR100737879B1/ko
Priority to DE10196115T priority patent/DE10196115B4/de
Publication of WO2001082354A1 publication Critical patent/WO2001082354A1/ja
Priority to US12/585,400 priority patent/US8283252B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B24B37/24—Lapping pads for working plane surfaces characterised by the composition or properties of the pad materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/27—Work carriers
    • B24B37/28—Work carriers for double side lapping of plane surfaces

Definitions

  • the present invention relates to a method for manufacturing a semiconductor wafer, and more particularly, to a method for polishing a semiconductor wafer using a double-side polishing apparatus having a structure in which a sun gear is not incorporated.
  • the present invention relates to a method for manufacturing a semiconductor wafer, which can obtain a semiconductor wafer.
  • the production of the conventional double-side polishing method is performed by the following process. That is, after a single crystal silicon ingot is sliced to produce a silicon wafer, each step of chamfering, lapping, and acid etching is sequentially performed on the silicon wafer. Next, both sides of the wafer are polished to mirror surfaces.
  • a double-side polishing apparatus having a planetary gear structure in which a sun gear is arranged at a central portion and an internal gear is arranged at an outer peripheral portion is used.
  • a silicon wafer is inserted into and held in a plurality of wafer holding holes formed in a carrier plate. Then, while supplying the slurry containing the abrasive grains to the silicon wafer from above, the upper platen and the lower platen having the polishing cloths spread on the surfaces facing each other are separated from the silicon plate.
  • both surfaces of each silicon wafer are simultaneously polished.
  • a support is provided at the center of the machine. Gears are provided.
  • This double-side polishing apparatus includes a carrier plate having a plurality of wafer holding holes for holding a silicon wafer, and a plurality of wafers arranged on and under the carrier plate, and each wafer has an opposite surface.
  • An upper platen and a lower platen on which a polishing cloth for polishing the front and back surfaces of the silicon wafer in the holding hole to the same gloss level are spread, and a carrier plate held between the upper platen and the lower platen.
  • Carrier moving means for moving in a plane parallel to the surface of the carrier plate.
  • This movement of the carrier plate means a circular motion in which the carrier plate does not rotate and the silicon wafer can be turned in the wafer holding hole.
  • the upper platen and the lower platen are rotating in opposite directions about vertical rotation axes.
  • the silicon wafer is held in each wafer holding hole of the carrier plate, and the slurry containing the abrasive grains is supplied to the silicon wafer while the upper surface plate and the lower surface plate are being supplied. While rotating the board, the carrier plate makes a circular motion without rotation. As a result, each silicon wafer is simultaneously polished on both sides. Since the sun gear is not incorporated in this double-side polishing machine, the formation of each wafer holding hole on the carrier plate is reduced accordingly. —The source is expanded. As a result, even with the same size and outer diameter as the sun gear type, this double-side polishing machine (hereinafter sometimes referred to as a sunless type double-side polishing apparatus) increases the size of the silicon wafer that can be handled. Can be
  • the conventional silicon wafer double-side polishing method using a sunless double-side polishing apparatus has the following problems.
  • the front and back surfaces of the silicon wafer were finished with the same gloss.
  • general-purpose polishing cloths are roughly classified into three types. The first is a urethane foam type made of a urethane foam sheet, the second is a nonwoven fabric impregnated with urethane resin in a nonwoven fabric such as polyester, and the third is a suede type.
  • the front and rear surfaces of the silicon wafer are finished with the same gloss.
  • the gloss of the back of the wafer is to be reduced and only this back is to be matted, Or, it was not possible to cope with the case where only the front surface of the silicon wafer was to be mirror-polished so that the back surface of the silicon wafer was used as the glass ring surface. Disclosure of the invention
  • An object of the present invention is to provide a method for manufacturing a semiconductor wafer capable of selectively and at low cost obtaining a semiconductor wafer having front and back surfaces having different gloss levels.
  • the invention according to claim 1 is characterized in that a semiconductor wafer is held in a wafer holding hole formed in a carrier blade, and a slurry containing abrasive grains is supplied to the semiconductor wafer 18 while the polishing cloth is By moving the carrier plate in a plane parallel to the surface of the carrier plate between the upper surface plate and the lower surface plate, each of which has been extended, the front and back surfaces of the semiconductor wafer are simultaneously polished.
  • a sun gear-free double-side polishing machine that simultaneously polishes both front and back surfaces of the semiconductor AA8 by moving the carrier plate between the upper and lower stool. Anything is fine.
  • Examples of the semiconductor wafer here include a silicon wafer and a gallium arsenide wafer.
  • the size of the semiconductor substrate is not limited. For example, a large diameter of 180 mm, such as 300 mm m / a, may be used.
  • the semiconductor wafer may have one surface covered with an oxide film. In this case, as the polishing, the bare wafer surface opposite to the oxide film of the semiconductor device 18 may be selectively polished.
  • the number of wafer holding holes formed in the carrier plate may be one or more.
  • the size of the wafer holding hole is arbitrarily changed according to the size of the semiconductor wafer to be polished.
  • the movement of the carrier plate may be a movement in a plane parallel to the front surface (or the back surface) of the carrier plate, and the direction of the movement is not limited.
  • the semiconductor wafer held between the upper stool and the lower stool may be a circular motion that does not involve rotation of a carrier plate that rotates inside the wafer holding hole.
  • a circular motion around the center line of the carrier plate, a circular motion at an eccentric position, and a linear motion may be used. In the case of this linear motion, it is possible to polish both the front and back surfaces uniformly by rotating the upper and lower lapping plates about their respective axes.
  • the type of slurry used is not limited. For example, it is possible to use an alkaline etching solution having a pH of 9 to 11 and dispersing colloidal silica particles (polishing abrasives) having an average particle size of about 0.02 to 0.1 ⁇ m. . Further, a polishing abrasive may be dispersed in an acidic etching solution.
  • the amount of slurry supplied depends on the size of the carrier plate and is not limited. For example, 1.0 to 2.0 liters / minute. The slurry can be supplied to the semiconductor wafer at the center of the carrier plate.
  • the rotation speeds of the upper stool and the lower stool are not limited. For example, they may be rotated at the same speed or at different speeds. Also, their rotation directions are not limited. That is, they may be rotated in the same direction or in opposite directions. However, it is not always necessary to rotate the upper platen and the lower platen simultaneously. This is because the present invention employs a configuration in which the carrier plate is moved while the upper and lower polishing plates are pressed against the front and back surfaces of the semiconductor wafer.
  • the pressing force of the upper stool and the lower stool against the semiconductor wafer is not limited. For example, 150 to 250 g / cm 2 .
  • polishing amount and polishing rate on both front and back surfaces are not limited. This The difference in the polishing rate between the wafer surface and the wafer back surface greatly affects the glossiness of both the wafer front and back surfaces.
  • the type and material of the polishing cloth spread on the upper surface plate and the lower surface plate are not limited.
  • a hard foamed urethane foam pad and a nonwoven fabric pad in which a nonwoven fabric is impregnated with a urethane resin and cured are exemplified.
  • Other examples include a pad formed by foaming a urethane resin on a nonwoven base cloth.
  • semiconductor wafers 18 having different sinking amounts during wafer polishing are used.
  • the amount of subduction is not limited.
  • the method of making the amount of sink of the semiconductor wafer different is not limited.
  • a polishing cloth made of a material having a different hardness, a polishing cloth made of a material having a different density, a polishing cloth made of a material having a different compression rate, or a polishing cloth made of a material having a different compression modulus can be used. If the front and back surfaces of the semiconductor wafer are simultaneously polished using polishing cloths having different hardness, density, compression ratio or compression elastic modulus, the front and back surfaces of the semiconductor wafer will have different gloss levels. So that it is polished.
  • “different in gloss” means that one surface of the wafer (usually the surface of the wafer) has a higher gloss than the other surface of the wafer (usually the back of the wafer). Means the degree.
  • the glossiness can be measured using a known measuring device (for example, a measuring device manufactured by Nippon Denshoku Co., Ltd.).
  • the hardness, the density, the compression ratio, and the compression elastic modulus may be made different in polishing cloths of the same material, for example.
  • the degree of difference in gloss between the front and back surfaces is not limited.
  • the polished wafer surface may be a mirror-polished surface, and the wafer back surface may be a matte surface.
  • the surface of the wafer may be a mirror surface, and the back surface of the wafer may be a surface that is not polished at all.
  • the invention according to claim 2 is the method for manufacturing a semiconductor device according to claim 1, wherein the movement of the carrier plate is a circular movement without rotation of the carrier plate.
  • the circular motion without rotation refers to a circular motion in which the carrier plate rotates while always maintaining a state of being eccentric by a predetermined distance from the axis of the upper surface plate and the lower surface plate. Due to this circular motion without rotation, all points on the carrier plate draw a locus of small circles of the same size.
  • the invention according to claim 3 is a method for manufacturing a semiconductor wafer according to claim 1 or claim 2, wherein the hardness of the polishing cloth of the upper platen is different from that of the polishing cloth of the lower platen. is there.
  • the hardness of these polishing cloths is not limited.
  • a material having a hardness of 50 to 100 ° is used.
  • the hardness ratio between one polishing cloth and the other polishing cloth is not limited. For example, 1: 1.05-1.60 is used.
  • the invention according to claim 4 is characterized in that the density of the polishing pad of the upper platen is different from that of the polishing pad of the lower platen. Is the way.
  • the density of each of these polishing cloths is not limited.
  • a material having a thickness of 0.30 to 0.80 g / cm 3 is used.
  • the density ratio between one polishing cloth and the other polishing cloth is not limited. For example, 1: 1.1 to 2.0 is used.
  • the compression ratio of each polishing cloth is not limited. For example, use the one in the range of 1.0 to 8.0%.
  • the ratio of the compressibility of these polishing cloths is not limited. For example, use the one of 1: 1.2 to 8.0.
  • the invention according to claim 6 is the semiconductor wafer according to claim 1 or claim 2, wherein the compression elastic modulus of the polishing cloth of the upper platen is different from that of the polishing cloth of the lower platen. It is a manufacturing method.
  • the compression modulus of each polishing cloth is not limited. For example, use the one in the range of 60 to 90%.
  • the ratio between the compression modulus of one polishing cloth and that of the other polishing cloth is not limited. For example, 1: 1.1.1 to L.5 is used.
  • the invention according to claim 7 is a foamed urethane foam pad of one of the polishing cloth of the upper surface plate and the polishing cloth of the lower surface plate, and the other non-woven fabric pad.
  • the hardness, density, compressibility and compressive modulus of the urethane foam pad and the nonwoven fabric pad are not limited.
  • the preferred values are those of foam foam pad, hardness (ASK hardness tester) 80 ⁇ 95 °, density 0.
  • the hardness is 60 to 82 °
  • the density is 0.2 to 0.6 g / cm 3
  • the compression ratio is 2.5 to 8.5%
  • the compression elastic modulus is
  • the invention according to claim 8 is characterized in that the slurry is supplied through a slurry supply hole disposed immediately above the wafer holding hole. 13.
  • a method for manufacturing a semiconductor device according to item 8. The slurry is preferably supplied directly to the area where the silicon layer 18 exists.
  • the method for supplying the slurry is not limited. For example, when the surface on the slurry supply side is the upper surface of the semiconductor A8, the slurry may be naturally dropped by the slurry supply nozzle. In this case, a hole may be formed in the carrier plate to allow the slurry to fall toward the lower platen.
  • the semiconductor wafer is lightly polished on one of the front and back surfaces of the semiconductor wafer by using a polishing cloth having a small sinking amount of the semiconductor wafer, thereby achieving a light polished surface.
  • the degree of polishing of the light polished surface is not limited.
  • the semiconductor wafer according to any one of the first to ninth aspects wherein the one side of the semiconductor wafer is covered with an oxide film. It is a manufacturing method of.
  • the type of the oxide film is not limited.
  • the thickness of the oxide film is not limited.
  • the first surface on the oxide film side may be polished as a matte surface, or may be a non-polished surface without polishing.
  • the invention according to claim 11 holds the semiconductor wafer in a holding hole formed in a carrier plate formed in the carrier plate, and converts the slurry containing abrasive grains into the semiconductor wafer.
  • the polishing plate is spread, and the carrier plate is moved in a plane parallel to the surface of the carrier plate between the upper surface plate and the lower surface plate rotating about each rotation axis.
  • the rotation speeds of the upper stool and the lower stool are not limited.
  • the rotation speed of the platen on the side rotated at low speed changes within the range of 5 to 15 rpm
  • the rotation speed of the platen on the side rotated at high speed changes from 20 to 30 rpm.
  • the rotation speed ratio between the upper stool and the lower stool is also not limited. For example, from 1: 4 to 1: 5. It is also possible that only one surface of the semiconductor wafer is polished without rotating one of the surface plates (the rotation speed is set to 0).
  • the invention according to claim 12 is the method for manufacturing a semiconductor wafer according to claim 11, wherein the movement of the carrier plate is a circular movement without rotation of the carrier plate.
  • an invention according to claim 13 is the method for manufacturing a semiconductor wafer according to claim 11 or claim 12, wherein the semiconductor wafer has one surface coated with an oxide film.
  • the invention according to claim 14 holds a semiconductor wafer in a wafer holding hole formed in a carrier plate, and supplies an abrasive to the semiconductor wafer.
  • Examples of semiconductor devices include silicon devices and gallium arsenide wafers.
  • the size of the semiconductor A8 may be a large diameter A such as 300 mm A, for example.
  • One side of the semiconductor wafer is covered by an oxide film It may be coated. In this case, the bare wafer surface opposite to the oxide film of the semiconductor wafer may be selectively polished.
  • the double-side polishing machine is limited to a non-sun gear type double-side polishing machine that does not incorporate a sun gear and moves the carrier plate between a pair of polishing members to simultaneously grind the front and back surfaces of the semiconductor. Not done.
  • the number of wafer holding holes formed in the carrier plate may be one or more.
  • the size of the wafer holding hole is arbitrarily changed according to the size of the semiconductor wafer to be polished.
  • the movement of the carrier plate may be a movement in a plane parallel to the front surface (or the back surface) of the carrier plate, and the direction of the movement is not limited.
  • a circular motion without rotation of the carrier plate such that the silicon wafer 18 held between the pair of polishing members is rotated in the corresponding wafer holding hole, may be used.
  • a circular motion around the center line of the carrier plate, a circular motion at an eccentric position, or a linear motion may be used.
  • this linear motion it is possible to uniformly polish both the front and back surfaces by rotating a pair of polishing members about their respective axes.
  • the type of abrasive used is not limited. For example, only an alkaline solution containing no free abrasive grains may be used. Further, a slurry in which colloidal silica particles (polishing abrasive particles) having an average particle size of about 0.02 to 0.1 ⁇ m are dispersed in the alkaline liquid may be used. However, since a fixed abrasive is used as one of the polishing members, an alkaline liquid containing no free abrasive is preferred.
  • the supply amount of the abrasive varies depending on the size of the carrier plate and is not limited. For example, 1.0 to 2.0 liters / minute.
  • the supply of the abrasive to the semiconductor layer 18 can be performed on the mirror side of the semiconductor layer. It is preferable to supply this abrasive to the wafer movement range.
  • the rotational speed of each polishing member is not limited. They may be rotated at the same speed or at different speeds.
  • Each rotation direction is not limited. That is, they may be rotated in the same direction or in opposite directions. It is not always necessary to rotate the pair of polishing members at the same time. This is because the present invention employs a configuration in which the carrier plate is moved while the respective polishing members are pressed against the front and back surfaces of the semiconductor wafer.
  • the pressing force of each polishing member on the semiconductor wafer is not limited. .
  • the surface to be selectively polished of the semiconductor layer 18 is not limited. Also, the amount of polishing on both front and back surfaces is not limited. For example, in the case of a single-sided mirror wafer where the back surface of the wafer is a matte surface, the polishing amount on the mirror surface (the front surface of the wafer) is 5 to 20 Urn. The polishing amount on the satin side is 1 ⁇ m or less. As described above, by performing selective polishing in which the polishing on one side of the wafer is larger than that on the other side, the glossiness of the front and back faces of the wafer can be made different.
  • the type of the fixed abrasive is not limited.
  • a polishing grindstone in which fixed abrasive grains are fixed in a predetermined shape with a binder for example, a thick disk shape
  • a polishing tape in which fixed abrasive grains are fixed to the front and / or back surface of a tape base material with a binder fine powder
  • it may be formed by molding a fine powder of seria and / or a fine powder of alumina into a predetermined shape and then firing.
  • the particle size of the fixed abrasive is not limited. For example, 0.1 to 3.0 zm.
  • the type and material of the polishing cloth spread on the polishing platen are not limited. For example, a hard foamed urethane foam pad, a soft nonwoven fabric pad in which a nonwoven fabric is impregnated and cured with a urethane resin, and the like can be mentioned. In addition, a pad obtained by foaming a urethane resin on a base cloth made of a nonwoven fabric may be used.
  • the invention according to claim 15 is characterized in that the abrasive is an alkaline liquid.
  • This alkaline liquid does not contain free abrasive grains.
  • the type of the alkaline liquid is not limited. For example, NaOH, KOH, piperazine and the like can be mentioned.
  • the pH of the alkaline solution is not limited. For example, pH 9-11.
  • the invention according to claim 16 is that the fixed abrasive is a polishing grindstone and the polishing cloth is a soft nonwoven fabric pad in which a nonwoven fabric is impregnated with a resin and cured.
  • the method according to claim 15 is the method for manufacturing a semiconductor device according to claim 17, wherein the motion of the carrier blade is a circular motion without rotation of the carrier blade.
  • the circular motion without rotation refers to a circular motion in which the carrier plate rotates while always maintaining a state of being eccentric by a predetermined distance from the axis of the upper surface plate and the lower surface plate. Due to this circular motion without rotation, all points on the carrier plate draw a locus of small circles of the same size.
  • the invention according to claim 18 is characterized in that, after the lapping, the semiconductor wafer is etched with an alkaline etching solution, and after the alkali etching, a grinding wheel for low damage is provided on the surface of the semiconductor wafer.
  • alkaline etching solution examples include solutions such as KOH and NaOH.
  • the amount of etching at this time is 15 to 30 zm on both front and back sides.
  • low-damage surface grinding is performed at the time of finishing. Finished surface grinding alone may be used, or a combination of primary surface grinding, which performs relatively coarse grinding, and finished surface grinding may be used. Further, secondary grinding or tertiary grinding may be performed between the primary surface grinding and the finish surface grinding. The grinding amount of this surface grinding is 3 to 15 zm.
  • a resinoid grinding wheel can be used as the grinding wheel to be incorporated in the surface grinding device for finishing.
  • a high-counter grinding wheel that can grind the surface of the wafer and can also grind the non-damaged surface.
  • a specific example is a resin grinding wheel of # 100 to # 800, preferably # 200 to # 400.
  • More specific grinding wheels for finishing surface grinding include, for example, resinoid grinding wheels # 150 to # 3000 manufactured by Disco Corporation. Particularly, "IF-0 1-1- AZS-B-MO lj (trade name of grinding wheel) is preferable.
  • vitreous grinding wheel of # 300 to # 600 can be used.
  • the processing damage after surface grinding is, for example, 1 to 3 m. If the damage is large, the polishing amount on the wafer surface in the later double-side polishing increases. If this polishing amount exceeds 10 m, there is a problem that the polishing time is prolonged, and there is a possibility that the back surface is over-polished to become a perfect mirror surface.
  • the polishing amount of the wafer surface can be reduced to less than 10 / m (for example, crater). Therefore, polishing time is shortened and throughput is improved. Further, it is possible to prevent the rear surface from being completely mirror-finished due to over-polishing.
  • the polishing amount of the wafer surface in the double-side polishing step is not limited. Obedience It is smaller than the conventional polishing amount of 12 1m. For example, 7 ⁇ .
  • the polishing cloth to be used include a hard foamed urethane foam pad and a pad obtained by impregnating and curing a nonwoven fabric with a polyurethane resin.
  • the high flatness of the surface of the semiconductor wafer here means the site flatness, for example, a site with an area of 25 mm x 25 mm, and the difference in height (SBIR) with respect to the back surface is 0.3. ⁇ M or less.
  • the wafer backside polishing in the double-sided polishing step is to slightly polish the unevenness formed on the backside of the semiconductor substrate 18 by alkali etching, remove a part of the unevenness, and remove the wafer backside.
  • 0 means semi-mirror
  • the polishing amount on the backside of the wafer is usually about 0.5 to 1.5 1.m. Further, as the polishing cloth, each polishing cloth for the wafer surface described above can be employed.
  • the method of making the wafer surface mirror-finished and simultaneously applying the semi-mirror surface to the wafer back surface there is no limitation on the method of making the wafer surface mirror-finished and simultaneously applying the semi-mirror surface to the wafer back surface.
  • a method may be used in which the polishing rate of the wafer front surface by the wafer front polishing cloth is different from the polishing rate of the wafer back surface by the wafer rear polishing cloth.
  • Examples of the double-side polishing apparatus used in the double-side polishing step include LPD-300 (device name) manufactured by Fujikoshi Machinery Co., Ltd.
  • the polishing amount on the front surface of the semiconductor wafer in the double-side polishing step is 3 to 10 Aim, and the polishing amount on the back surface of the semiconductor wafer is 0.5 to 1.5 m.
  • the surface polishing amount is less than 3 zm, damage remains on the surface. On the other hand, if it exceeds 10 zm, the polishing time becomes longer, and the throughput decreases.
  • the polishing amount of the backside is less than 0.5 m, the backside roughness reduction effect Run out. In addition, when it exceeds 1.5 / m, there is a disadvantage that it is impossible to identify the front and back sides by mirroring.
  • the polishing amount on the wafer surface By setting the polishing amount on the wafer surface to 3 to 10 zm and the polishing amount on the back surface of the wafer to 0.5 to 1.5 m in this way, the brightness (gloss) O) can be used to identify the front and back
  • the semiconductor wafer in the double-side polishing step, is held in a wafer holding hole formed in a carrier plate, and a slurry containing abrasive grains is supplied to the semiconductor wafer.
  • a slurry containing abrasive grains is supplied to the semiconductor wafer.
  • the carrier plate in the double-side polishing apparatus, while supplying the slurry to the semiconductor plate, the carrier plate is parallel to the surface of the plate between the upper platen and the lower platen. Exercise in the plane. Thereby, one or both sides of the semiconductor wafer are polished by the polishing cloth.
  • one of the polishing cloths spread on the upper surface plate and the lower surface plate was different from the other polishing cloth in the amount of sinking of the semiconductor wafer at the time of polishing 18, so that Using a sun gear type double-side polishing machine, it is possible to perform polishing with different gloss levels on both sides of the wafer.
  • the semiconductor wafer having the front and back surfaces of the wafers having different gloss levels can be selectively and reduced by using the sunless type double-side polishing apparatus. It can be obtained at cost.
  • the semiconductor wafer is held between the upper and lower stools, and the key is maintained while maintaining this state.
  • the carrier plate is made to make a circular motion without rotation of the plate, thereby polishing the surface.
  • all points on the carrier plate perform exactly the same motion.
  • This is a kind of rocking movement. That is, the trajectory of the swinging motion can be considered to be a circle.
  • the semiconductor wafer is polished while rotating in the wafer holding hole during polishing.
  • the polishing can be performed uniformly over substantially the entire area of the polished surface. For example, it is possible to reduce polishing sag on the outer peripheral portion of the wafer.
  • the semiconductor polishing method uses a polishing cloth made of a material having a hardness, density, compression ratio, and compression modulus different from that of the other polishing cloth. Eight polishing.
  • the amount of sink of the semiconductor wafer of both polishing cloths can be made different easily and at low cost.
  • the method of the present invention can be carried out simply and at low cost by simply performing the simple work of replacing the polishing cloths of the upper and lower lapping plates with an existing sun-gearless double-side polishing machine. .
  • the foamed urethane foam pad or the nonwoven fabric pad is spread on the upper surface plate and the lower surface plate and the semiconductor wafer is polished on both sides, the one surface of the semiconductor wafer: n-8 Is a mirror surface, and the other surface is a matte surface.
  • the slurry is supplied from a position immediately above the holding hole of the carrier plate of the carrier plate. As a result, the slurry is directly Will be supplied to the semiconductor wafer.
  • the front and back surfaces of the semiconductor One of the surfaces can be made a lightly polished surface by lightly polishing with a polishing cloth having a small amount of semiconductor wafer sinking.
  • one surface of the semiconductor device is covered with an oxide film. Therefore, the bare silicon surface opposite to the oxide film can be polished to a predetermined degree. Thus, the bare silicon surface can be polished to a surface having an arbitrary glossiness.
  • the carrier plate is placed between the upper surface plate and the lower surface plate of the non-sun gear type double-side polishing apparatus, and Move in a plane parallel to the surface of the plate. Thereby, the front surface and / or the back surface of the semiconductor wafer are polished by the polishing cloth.
  • the rotation speed of one of the upper surface plate and the lower surface plate is set to a rotation speed different from that of the other surface plate.
  • a semiconductor wafer having front and back surfaces with different gloss levels can be selectively and at low cost, using a sun-gearless double-side polishing apparatus.
  • the present invention can be applied to existing sunless-type double-side polishing machines easily and at low cost. Can be.
  • the abrasive is a semiconductor.
  • the carrier plate is moved between the fixed abrasive and the polishing cloth in a plane parallel to the surface of the plate while supplying the carrier. As a result, the front and back surfaces of the semiconductor wafer are polished by the fixed abrasive and the polishing cloth. Is done.
  • an alkaline liquid containing no abrasive grains is used as the polishing agent.
  • the flatness of the mirror surface of the wafer can be increased.
  • the semiconductor wafer is held between the fixed abrasive and the polishing platen, and the carrier plate is rotated with the plate while maintaining this state.
  • all points on the carrier plate move exactly the same. This is a kind of rocking movement.
  • the trajectory of the swinging motion can be considered to be a circle. Due to such movement of the carrier plate, during polishing, the semiconductor wafer is polished while turning in the wafer holding hole. This makes it possible to perform polishing uniformly over substantially the entire area of the wafer polishing surface. For example, it is possible to reduce polishing sag on the wafer outer peripheral portion.
  • the lap dewafer is alkali-etched, and the wafer surface is ground with low damage.
  • the polishing amount of the wafer surface is reduced to less than 10 zm during the subsequent double-side polishing. Since the polishing amount for polishing a wafer surface having small grinding damage is less than 1 O ⁇ m, the polishing amount is reduced and the polishing time is shortened.
  • the wafer surface is mirror-polished and the wafer Lightly polish. As a result, rough unevenness does not occur on the back surface of the first embodiment. Also, the back surface can be easily identified in subsequent device steps.
  • the generation of nanotopography can be eliminated. Nanotopography is a undulation at 20 to 30 mm intervals generated on the silicon wafer surface due to acid etching.
  • the polishing amount of the surface can be reduced, and the throughput in the polishing process can be improved.
  • the occurrence of undulation on the back surface is prevented by the alkali etch, and the undulation transfer to the mirror surface is prevented, so that it is possible to prevent a reduction in the resolution of exposure in the device process.
  • FIG. 1 is a perspective view showing an entire configuration of a double-side polishing apparatus according to a first embodiment of the present invention.
  • FIG. 2 is a longitudinal sectional view showing a state during double-side polishing in the method of manufacturing a semiconductor device 18 according to the first embodiment of the present invention.
  • FIG. 3 is a cross-sectional view showing a state during polishing in the polishing method of the semiconductor wafer according to the first embodiment of the present invention.
  • FIG. 4 is a plan view showing a schematic configuration of a double-side polishing apparatus according to the first embodiment of the present invention.
  • FIG. 5 is an enlarged sectional view showing a main part of a kinetic force transmission system for transmitting kinetic force to the carrier plate according to the first embodiment of the present invention.
  • FIG. 6 is a cross-sectional view and a plan view showing a position of a slurry supply hole according to the first embodiment of the present invention.
  • FIG. 7 is a sectional view showing a state during polishing of a semiconductor wafer according to a second embodiment of the present invention.
  • FIG. 8 is a perspective view showing a double-side polishing apparatus according to a fifth embodiment of the present invention.
  • FIG. 9 is a longitudinal sectional view showing a state during double-side polishing in a method for manufacturing a semiconductor wafer according to a fifth embodiment of the present invention.
  • FIG. 10 is a cross-sectional view showing a state during polishing in a method of manufacturing a semiconductor device according to a fifth embodiment of the present invention.
  • FIG. 11 is a plan view showing a schematic configuration of a double-side polishing apparatus according to a fifth embodiment of the present invention.
  • FIG. 12 is an enlarged cross-sectional view showing a main part of a kinetic force transmission system for transmitting kinetic force to a carrier plate according to a fifth embodiment of the present invention.
  • FIG. 13 is a plan view showing a position of an abrasive supply hole according to a fifth embodiment of the present invention.
  • FIG. 14 is a flow sheet showing a method for manufacturing a semiconductor wafer according to a sixth embodiment of the present invention.
  • FIG. 15 is a plan view schematically showing a double-side polishing apparatus used in the method for manufacturing a semiconductor wafer according to the sixth embodiment of the present invention.
  • FIG. 16 is a cross-sectional view showing an enlarged main part of a double-side polishing apparatus according to a sixth embodiment of the present invention.
  • FIG. 1 to FIG. 6 are diagrams for explaining a first embodiment of the present invention.
  • a description will be given of an example of polishing in which the surface of silicon wafer 18 is a mirror surface and the back surface is a matte surface.
  • reference numeral 10 denotes a double-side polishing apparatus used in the method of manufacturing a semiconductor wafer according to the first embodiment.
  • This double-side polishing machine 10 has a disk-shaped glass-epoxy key in which five wafer holding holes 11a are formed every 72 degrees around the plate axis (in the circumferential direction).
  • the upper platen 12 and the lower platen 13 are provided to polish the eight sides by moving them together (the carrier plate 11 is placed between the upper platen 12 and the lower platen 13).
  • One side of the silicon wafer W may be covered with a silicon oxide film, and the thickness (600 mm) of the carrier plate 11 is the thickness of the silicon wafer W ( 7 3 ⁇ ⁇ )
  • Upper surface plate 1 2 A hard foam urethane foam pad 14 is laid to polish the back surface of the wafer to the matte surface, and the upper surface of the lower platen 13 is made of urethane resin on a nonwoven fabric to make the wafer surface mirror-finished.
  • the impregnated and hardened soft non-woven pad 15 is stretched (Fig. 3) .
  • the hardness of the rigid urethane foam pad 14 (Mouth Dale MHS 15 ⁇ ) is 85.
  • the hard foam urethane foam pad 14 on the upper platen 12 side is harder, so that during the double-side polishing at a predetermined polishing pressure, 18 W of silicon sinks inside the pad. On the contrary, since the soft nonwoven pad 15 is softer, the silicon wafer W easily sinks into the pad when polishing both sides.
  • the rigid foamed polyurethane foam pad 14 and the soft nonwoven fabric pad 15 also have the same relationship in terms of density, compressibility, and compression elastic modulus. These have higher density, higher compression ratio and lower compression modulus, all of which are conditions under which the silicon wafer W easily sinks into the inside of the pad.
  • the sink amount d2 of the soft nonwoven fabric pad 15 is larger than the sink amount d1 of the hard foamed urethane foam pad 14 side.
  • the soft and soft non-woven pad 15 is compared with the hard rigid urethane foam pad 14. As a result, the holding power of the slurry increases. The greater the holding power of the slurry, the more abrasive grains adhere to the pad surface and the higher the polishing rate.
  • the upper stool 12 is driven to rotate in a horizontal plane by an upper rotating motor 16 via a rotating shaft 12a extending upward.
  • the upper platen 12 is vertically moved up and down by an elevating device 18 that moves back and forth in the axial direction.
  • the elevating device 18 is used, for example, when supplying and discharging the silicon wafer W to and from the carrier plate 11.
  • the pressing force of the upper surface plate 12 and the lower surface plate 13 on both the front and back surfaces of the silicon wafer W is set by an airbag (not shown) incorporated in the upper surface plate 12 and the lower surface plate 13. This is performed by a pressurizing means such as a lock method.
  • the lower surface plate 13 is rotated in a horizontal plane by a lower rotation motor 17 via its output shaft 17a.
  • the carrier plate 11 makes a circular motion in a plane (horizontal plane) parallel to the upper and lower surfaces of the carrier plate 11 by the carrier circular motion mechanism 19 so that the carrier plate 11 itself does not rotate.
  • the carrier circular motion mechanism 19 has an annular carrier holder 20 for holding the small carrier play 11 from outside. These members 11 and 20 are connected via a connection structure 21.
  • the connection structure 21 here is a means for connecting the carrier plate 11 to the carrier holder 20 so that the carrier plate 11 does not rotate and can absorb the expansion of the plate 11 during thermal expansion. It is.
  • the connecting structure 21 has a large number of pins 23 protruding from the inner peripheral flange 20a of the carrier holder 20 at predetermined angles in the circumferential direction of the holder.
  • Each of the corresponding pins 23 has a slot-shaped pin hole 1 lb formed in the outer peripheral portion of the carrier plate 11 by a number corresponding to a position corresponding to each of the pins 23.
  • bin holes 1 1b are defined such that the hole length direction is the plate radial direction so that the carrier plate 11 connected to the carrier holder 20 via the bin 23 can move slightly in the radial direction. Are matched.
  • the base of each pin 23 is formed on the inner peripheral flange 20a via an external screw carved on the outer peripheral surface of this part. Screwed into the screw hole.
  • a flange 23a on which the carrier plate 11 is mounted is physically provided around. Therefore, by adjusting the screwing amount of the pin 23, the height position of the carrier plate 11 placed on the flange 23 can be adjusted.
  • FIG. 1 On the outer peripheral portion of the carrier holder 20, four bearing portions 20b projecting outward at every 90 degrees are arranged (FIG. 1).
  • An eccentric shaft 24a protruding from an eccentric position on the upper surface of the small-diameter disk-shaped eccentric arm 24 is inserted into each bearing portion 20b.
  • a rotating shaft 24b is vertically provided at the center of the lower surface of each of the four eccentric arms 24.
  • These rotating shafts 24b are attached to the annular device base 25 at a total of four bearing portions 25a arranged at 90 degrees with the tip portions protruding downward. ing.
  • Sprockets 26 are fixed to the tips protruding downward of the respective rotating shafts 24b.
  • Timing chain 27 is hung over each sprocket 26 in a horizontal state.
  • the timing chain 27 may be changed to a power transmission system having a gear structure.
  • the four sprockets 26 and the timing chain 27 simultaneously rotate the four rotating shafts 24 b so that the four eccentric arms 24 perform a circular motion synchronously. It constitutes a synchronization means.
  • one rotating shaft 24 b is formed to be longer, and its tip protrudes below the sprocket 26. .
  • a power transmission gear 28 is fixed to this portion.
  • the gear 28 is coupled to a large-diameter drive gear 30 fixed to an output shaft extending above a circular motion motor 29 such as a geared motor, for example.
  • a circular motion module 29 is arranged on each of the four eccentric arms 24.
  • each eccentric arm 24 may be individually rotated.
  • the rotation of each module 29 must be synchronized.
  • the carrier plate 11 rotates while being eccentric from the axis a of the upper stool 12 and the lower stool 13 by a distance L.
  • This distance L is the same as the distance between the eccentric shaft 24a and the rotating shaft 24b.
  • FIG. 6 shows the position of the slurry supply hole in this apparatus.
  • a plurality of slurry supply holes formed in the upper platen 12 are arranged at the center positions of the plurality of silicon wafers W. That is, the slurry supply hole (S L) is located at the center of the upper platen 12, in other words, at the center of the carrier plate 11.
  • the position of the slurry supply hole is arranged immediately above the holding hole of ⁇ : ⁇ -c. You may.
  • they may be arranged in an annular range of a predetermined width formed by each wafer holding hole. This is because the slurry can be supplied directly to the area where the silicon wafer moves.
  • a silicon wafer W is inserted into each wafer holding hole 11a of the carrier plate 11 so as to be freely rotatable. At this time, the back side of each wafer faces upward.
  • a hard foam pad 14 is pressed to the back surface of each wafer at 200 gZcm 2 , and a soft non-woven pad 15 is applied to the front face of each wafer 20 g. kicking with press at 0 g / cm 2.
  • the slurry is supplied from the upper platen 12 side, and the timing chain 27 Orbit.
  • the eccentric arms 24 rotate synchronously in the horizontal plane, and the carrier holder 20 and the carrier plate 11 connected collectively to the eccentric shafts 24a move in the horizontal plane parallel to the surface of the plate 11. And perform circular motion without rotation at 24 rpm.
  • each silicon wafer W is polished on both front and back surfaces while rotating in a horizontal plane in the corresponding wafer holding hole 11a.
  • the slurry used here is obtained by dispersing abrasive grains made of colloidal silica having an average particle diameter of 0.05 ⁇ m in a rheological etching liquid of ⁇ 0.6.
  • the sink amount of the silicon wafer W is smaller in the hard foamed urethane foam pad 14 of the upper platen 12 than in the soft nonwoven pad 15 of the lower platen 13. Therefore, the same material and the same type of polishing pad are spread on the upper and lower platens as in the conventional double-side polishing with no sun gear type double-side polishing machine.
  • the back surface of the wafer was a matte surface, and the surface of the wafer was a mirror surface.
  • the carrier plate 11 is caused to make a circular motion without rotation of the carrier plate 11 to polish both front and rear surfaces. Since the silicon wafer W is polished on both sides by such a special movement of the carrier plate 11, uniform polishing can be performed over substantially the entire area of the front and back surfaces.
  • the materials of the polishing cloths 14 and 15 are made different so that the sinking amount of the silicon wafer A is made different, the glossiness of the front and rear surfaces of the wafer can be easily and at low cost. Different silicon wafers can be obtained. It should be noted that the wafer front and back surfaces having different gloss levels achieve a predetermined flatness according to the gloss levels.
  • the double-side polishing apparatus 10 of the first embodiment rotates the upper platen 12 at 5 rpm by the upper rotary motor 16 without rotating the carrier plate 11 in a circular motion.
  • the side rotation motor 17 By simply rotating the lower platen 13 at 25 rpm by the side rotation motor 17, each silicon wafer W can be polished on both sides.
  • each silicon wafer W is rotatably inserted and held in the wafer holding hole 11a, during this polishing, each silicon wafer W rotates in the direction of rotation of the surface plate having the higher rotation speed.
  • follow (rotate) By rotating the silicon wafer W in this way, it is possible to eliminate the effect that the peripheral speed increases toward the wafer outer periphery in the polishing using the upper surface plate 12 and the lower surface plate 13. As a result, the entire area of each of the front and back surfaces can be uniformly polished.
  • the upper surface plate 12 and the lower surface plate 13 are polished on both sides so as to provide a difference in rotation speed, a mirror-finished wafer using a non-sun gear type double-side polisher is used. Silicone with front and matte finish You can get a job. Further, the upper surface plate 12 and the lower surface plate 13 may be rotated at the same rotational speed to produce a silicon wafer W having a mirror surface on the wafer surface and a matte surface on the wafer back surface.
  • the upper surface plate 12 and the lower surface plate 13 may be rotated while rotating the carrier plate 11 so that the silicon wafer W may be polished on both sides.
  • the rotation speeds of the upper stool 12 and the lower stool 13 are set to be low enough to prevent uneven polishing on both sides of the wafer. In this way, both the front and back surfaces of the silicon 18 W can be uniformly polished over the entire area of each surface.
  • the surface plate (polishing cloth) in contact with the silicon wafer W is constantly renewed, and the slurry is supplied evenly to the entire surface of the silicon wafer W. Is preferred.
  • the glossiness of the mirror-finished silicon substrate surface when the silicon wafer W was double-side polished was determined.
  • the glossiness of the mirror-finished wafer surface was found to be more than 330% with a measuring device manufactured by Nippon Denshoku Co., Ltd.
  • that on the back side of the wafer was 200 to 300%.
  • the polished silicon wafer is cleaned according to a standard method.
  • the surface of the silicon wafer W is soft non-woven during the polishing operation. Only the cloth pad 15 sinks into the inside of the pad with the sinking amount d2 and is mirror-polished, but the back surface of the silicon wafer W abutted on the hard plastic plate 40 is completely polished. Not done. As a result, for example, a silicon wafer having a back surface with undulations (nanotopography) due to acid etching remaining can be finished.
  • the polishing cloth spread on the upper stool 12 and the polishing cloth spread on the lower stool 13 in the first embodiment shown in FIG. 1 are made of the same soft non-woven cloth pad.
  • the upper platen 12 is rotated at a low speed (5 rpm) by the upper rotating motor 16 while the lower platen 13 is rotated at a high speed (25 rpm) by the lower rotating motor 17.
  • the supply amount of the slurry is 2.0 liter / min
  • the polishing amount on the wafer surface is 10 ⁇ m
  • the polishing amount on the wafer back surface is 1 ⁇ m or less.
  • one of the polishing cloths spread on the upper platen 12 and the lower platen 13 was compared with the other polishing cloth by the silicon wafer.
  • a polishing cloth having a different sinking amount may be used.
  • the carrier play is performed in the same manner as in the first embodiment. This is an example in which a circular motion without rotation is performed on the object 11.
  • the circular motion speed of the carrier plate 11 in this case is 24 rpm.
  • the rotation speed of the upper stool 12 is 5 rpm, and the rotation speed of the lower stool 13 is 25 rpm.
  • the slurry supply rate is 2.0 liters / minute, the polishing amount on the wafer surface is 10 m, and the polishing amount on the wafer back surface is 1 m or less.
  • the glossiness of the obtained silicon wafer W was 330% or more on the wafer surface and 200% to 300% on the wafer back surface.
  • FIGS. 8 to 13 a fifth embodiment of the present invention will be described with reference to FIGS. 8 to 13.
  • a description will be given of an example of polishing in which the surface of a silicon wafer disposed upward during double-side polishing is a mirror surface, and the rear surface disposed downward is matte.
  • 110 is a double-side polishing apparatus to which the semiconductor wafer polishing method according to this embodiment is applied.
  • the double-side polishing apparatus 110 has substantially the same configuration as that of the first embodiment, and includes a carrier plate 11 in which five wafer holding holes 11a are formed, and a wafer holding plate for each.
  • a polishing roller (polishing whetstone) 1 1 2 arranged on the upper side for polishing the surface of the silicon wafer to a mirror surface by moving relatively to the silicon wafer W held rotatably in the hole 11 a.
  • a polishing surface plate 13 is provided on the lower side of the silicon wafer W, which is slightly polished with a polishing cloth to make a matte surface.
  • the polishing roller 112 is a fixed abrasive that mirror-polishes the surface of the wafer disposed upward, and is made by fixing the fixed abrasive to a disk shape via a binder. More specifically, the polishing roller 112 is mainly composed of a roller body made of epoxy resin and having a diameter of 300 mm and a thickness of 10 mm, and has a particle size over the entire exposed surface including the polishing surface. A roller on which fine abrasive particles (silica particles) of 3 m are fixed. The mixing amount of the abrasive grains in the entire resin is set to 15 with respect to 100 synthetic resins by volume ratio. To fix the abrasive grains in the polishing roller 112, a method is used in which the abrasive grains are mixed with a liquid room-temperature-curable epoxy resin and the mixture is poured into a mold.
  • a soft nonwoven fabric pad 15 in which a nonwoven fabric is impregnated and cured with a urethane resin is spread.
  • the hardness of the non-woven pad 15 (Kuchi Dale “MH-15”) is 80 ° (Asker hardness tester), and the thickness is 127 / m.
  • the polishing roller 112 is rotated in a horizontal plane by an upper rotating motor 16 via a rotating shaft 12a extending upward. Further, the polishing roller 112 is vertically moved up and down by a lifting device 18. Pressing of the silicon wafer W on the front and back surfaces of the polishing port roller 112 and the polishing platen 13 is performed by pressing means (not shown) incorporated in the polishing roller 112 and the polishing platen 13.
  • the polishing platen 13 is rotated in a horizontal plane by a lower rotation motor 17 via the output shaft 17a.
  • the carrier plate 11 is mounted on the carrier circular motion mechanism 19 so that the carrier plate 11 itself does not rotate. Make a circular motion in the horizontal plane.
  • the carrier circular motion mechanism 19 is substantially the same as that of the first embodiment, and the detailed description is omitted. .
  • the carrier holder 20 connected collectively to the respective eccentric shafts 24a and, consequently, the carrier plate 11 held by the carrier holder 20 perform a circular motion without rotation in a horizontal plane. . That is, the carrier plate 11 rotates while maintaining a state of being eccentric by a distance L from the axis a of the polishing roller 1 12 and the polishing platen 13. By this circular motion without rotation, all points on the carrier plate 11 draw a locus of a small circle of the same size.
  • FIG. 13 shows the positions of the abrasive supply holes of this apparatus.
  • a plurality of abrasive supply holes formed in the polishing roller 112 are arranged in an annular region X having a predetermined width where silicon # 18 W always exists. Even when the wafer W swings, the surface to be mirror finished is always supplied with abrasive.
  • the polishing agent pH was adjusted to 10.5, and an alkaline liquid containing aminoethylethanolamine as a main component was used. As a result, during polishing, the amount of W The thin film by the abrasive on the back surface is retained.
  • a method of polishing silicon wafer W using a double-side polishing apparatus 110 will be described.
  • a silicon wafer W is inserted into each wafer holding hole 11 a of the carrier plate 11.
  • the surface of each silicon wafer is directed upward.
  • the polishing roller 112 is pressed against the surface of each wafer at 20 Og / cm 2
  • the soft nonwoven fabric pad 15 is pressed against the back surface of each wafer using SOO gZcm 2 .
  • the carrier plate 11 is polished on both sides of the wafer by performing a circular motion without rotation of the carrier plate 11. Since the silicon wafer W is polished on both sides by the special movement of the carrier plate 11 as described above, it can be polished uniformly over substantially the entire front and back surfaces.
  • a polishing roller 1 1 2 for a front surface
  • a polishing platen 13 on which a polishing cloth is spread for a back surface
  • the surface of the wafer can be selectively polished, and the polishing amounts of the front and back surfaces of the wafer can be made different. Therefore, it is possible to obtain a semiconductor wafer having different gloss levels on both front and back surfaces.
  • the double-side polishing apparatus 110 of this embodiment can rotate the polishing roller 112 at, for example, 25 rpm by the upper rotating motor 16 without rotating the carrier plate 11 in a circular motion. Polished by side rotation motor 17 By simply rotating the platen 13 at, for example, 10 rpm, each silicon wafer W can be polished on both sides.
  • each silicon wafer W is rotatably inserted and held in the wafer holding hole 11a, during this polishing, each silicon wafer W is rotated in the direction of rotation of the surface plate having the higher rotation speed.
  • follow (rotate) In this way, by rotating the silicon wafer W on its own axis, it is possible to eliminate the effect that the peripheral speed increases toward the outer periphery of the wafer in the polishing by the polishing roller 112 and the polishing platen 13. As a result, it is possible to uniformly polish the entire surface of each of the front and back surfaces.
  • the polishing roller 11 and the polishing platen 13 are used to perform the double-side polishing with a difference in rotational speed, the sunless non-double-side polishing apparatus can be used to obtain a mirror-finished wafer surface. And a silicon wafer having a matte finish wafer backside.
  • the polishing roller 1 1 2 and the polishing platen 13 may be rotated at the same rotational speed to produce a silicon wafer W having a mirror surface of the wafer and a matte surface of the wafer back.
  • the silicon wafer W may be polished on both sides by rotating the polishing roller 112 and the polishing platen 13 while rotating the carrier plate 11 circularly. In this case, it is preferable to reduce the rotation speed of the polishing roller 112 and the polishing platen 13 to such a degree that polishing unevenness does not occur on both sides of the wafer. In this way, the front and rear surfaces of the silicon wafer W can be uniformly polished over the entire area of each surface. If the polishing port rollers 1 and 2 and the polishing platen 13 are rotated, the surface of the platen that comes into contact with the silicon wafer W is constantly renewed, and the abrasive is supplied evenly to the entire surface of the silicon wafer W. It is possible and preferable.
  • the double-side polishing apparatus 10 of this embodiment based on the double-side polishing apparatus 10 of this embodiment and its double-side polishing conditions, Then, when the silicon wafer was polished on both sides, the glossiness of the mirror-finished silicon wafer surface and the glossiness of the back surface of the wafer, which was regarded as a matte surface, were measured. As a result, the glossiness of the mirror-finished wafer surface was more than 330% with a measuring device manufactured by Nippon Denshoku Co., Ltd. On the other hand, that of the wafer backside was 200 to 300%.
  • FIG. 14 is a flow sheet showing a method for manufacturing a semiconductor device 18 according to this example.
  • FIG. 15 is a plan view of a double-side polishing apparatus used in the method for manufacturing a semiconductor wafer according to this embodiment.
  • FIG. 16 is an enlarged sectional view of a main part of the double-side polishing apparatus.
  • a semiconductor wafer 18 is manufactured through the steps of slicing, chamfering, wrapping, arc etching, surface grinding, double-side polishing, and finish cleaning. Hereinafter, each step will be described in detail.
  • the silicon ingot pulled up by the CZ method is sliced into an 8-inch silicon wafer having a thickness of about 860m.
  • the silicon wafer 18 is chamfered (S102).
  • the outer periphery of the sheet 18 is roughly chamfered to a predetermined shape by a # 600 metal chamfering grindstone.
  • the outer peripheral portion of the wafer is formed into a predetermined rounded shape (for example, a MOS type chamfered shape).
  • the chamfered silicon wafer is rubbed in a lapping process (S103). In this rubbing process, a silicon wafer is placed between lapping plates kept parallel to each other, and a lapping liquid, which is a mixture of alumina abrasive grains, a dispersant, and water, is passed through the lapping plate and the silicon wafer. Pour in between.
  • the Al force Li etchant c thereof Edzuchingu temperature high concentrations of N a OH solution is used 9 0 ° C, Edzuchingu time is 3 minutes. The amount of etching at this time is about 20 m on both sides of the wafer. As described above, alkali etching is used in place of acid etching, so that undulations with a period of about 10 mm and a height of several tens to several hundreds of nm do not occur on both sides of the wafer.
  • the edge of this edge 18 is subjected to surface grinding (S105). Specifically, surface grinding is performed by a surface grinding device equipped with a # 200 resin grinding wheel. The grinding amount at this time is about 10 ⁇ . The processing damage after surface grinding is 1-3 zm.
  • double-side polishing is performed to simultaneously perform the mirror finishing of the surface of the silicon wafer and the polishing of the back surface with light irregularities (S106).
  • the double-side polishing apparatus shown in FIGS. 15 and 16 is employed. Hereinafter, this double-side polishing apparatus will be briefly described.
  • reference numeral 210 denotes a double-side polishing apparatus.
  • a silicon wafer W is inserted into and held in a plurality of wafer holding holes 211 formed in a plurality of carrier plates 211, and a slurry containing abrasive grains is screened from above. While supplying the silicon wafer W, both sides of each silicon wafer W are polished at the same time.
  • a carrier plate 2 11 having an outer gear 21 la on its outer periphery is provided between the rotatable sun gear 2 13 and the internal gear 2 14 so as to freely rotate and revolve. 11 Place the front and back surfaces (upper and lower surfaces) of the silicon wafer W held in 1 on the opposing surfaces.
  • the polishing cloth 2 15 and the polishing cloth 2 16 are pressed and slid in contact with the upper platen 2 17 and the lower platen 2 18 on which the polishing cloth 2 16 is stretched, thereby polishing both surfaces of the silicon wafer W at the same time.
  • the polishing pad 215 for polishing the surface (mirror surface) of the silicon wafer W has a large slurry holding power and a high polishing rate on the surface of the silicon wafer (0.5 mZ). Mouth Dale ⁇ A polishing cloth "suba800" manufactured by Niyuyu Corporation is used. In addition, the polishing cloth for the back surface (semi-mirror surface) has a low slurry holding power, and the polishing speed of the back surface is low (0.07 zm / min). ⁇ Niyu Corporation polishing cloth “UR-100” is used.
  • the polishing amount of the wafer surface by this double-side polishing is about ⁇ m.
  • the polishing amount on the back surface of the wafer is 1.5 zm or less.
  • the wafer surface to be mirror-polished has been subjected to low damage grinding in advance by a surface grinding process. Therefore, in this double-side polishing step, the polishing amount on the wafer surface can be reduced to 7 zm. As a result, the surface of the wafer after polishing on both sides has a high flatness of less than 0.3 in 3111. In addition, since the polishing amount is reduced, the polishing time is also reduced.
  • the wafer back surface is lightly polished during the double-side polishing, thereby removing a part of the rough unevenness generated on the wafer back surface during the alkaline etching.
  • the degree of the unevenness can be suppressed.
  • the polishing amount at the time of back surface polishing is set to 0.5 to 1.5 ⁇ m. Therefore, the brightness of the wafer back surface can be set to a brightness at which the front and back surfaces of the wafer can be detected using the wafer back surface detection sensor. Therefore, the wafer surface and the wafer back surface can be automatically identified.
  • a finish cleaning step (S107) is performed on the silicon wafer 18. Specifically, RCA cleaning is used.
  • a sun gear type double-side polishing machine is used.
  • the present invention is not limited to this.
  • the sun gear type double-side polishing machine according to the first embodiment may be used. it can.

Description

明 細 書 半導体ゥエーハの製造方法
技術分野
この発明は半導体ゥェ一ハの製造方法、 詳しくはサンギヤが組み込ま れていない構造の両面研磨装置を用いて半導体ゥエーハを研磨すること により、 光沢度が異なった表裏面を有する半導体ゥェ一ハを得ることが できる半導体ゥエーハの製造方法に関する。
背景技術
従来の両面研磨ゥヱ一ハの製造は、 以下のプロセスにより行われる。 すなわち、 単結晶シリコンインゴヅ 卜をスライスしてシリコンゥェ一ハ を作製した後、 このシリコンゥェ一ハに対して面取り、 ラッピング、 酸 エッチングの各工程が順次実行される。 次いで、 ゥェ一ハ表裏両面を鏡 面化する両面研磨が施される。
この両面研磨には、 通常、 中心部にサンギヤが、 外周部にインタ一ナ ルギヤがそれそれ配置された遊星歯車構造を有する両面研磨装置が用い られる。 この両面研磨装置では、 キャリアプレートに複数個形成された ゥエーハ保持孔の内部にシリコンゥヱーハを揷入し保持する。 そして、 その上方から研磨砥粒を含むスラリ一をシリコンゥエーハに供給しなが ら、 互いに対向する面に研磨布が展張された上定盤および下定盤を、 そ れらのシリコンゥエー八の表裏両面にそれそれ押し付けて、 キャリアプ レートをサンギヤとィンターナルギヤとの間で自転および公転させるこ とにより、 各シリコンゥェ一ハの両面を同時に研磨することとなる。 ところで、 この遊星歯車式の両面研磨装置では、 その装置中央部にサ ンギヤが設けられている。 これにより、 例えば 3 0 0 m mゥヱ一ハなど の大口径ゥェ一ハを両面研磨する装置を製作する場合、 このサンギヤが 設けられている分だけキャリアプレート、 ひいては両面研磨装置の全体 が大型化する。 例えば装置の直径が 3 m以上にもなつてしまうといった 問題点があった。
そこで、 この問題点を解消する従来技術として、 例えば日本国特開平 1 1 - 2 5 4 3 0 2号公報に記載の両面研磨装置が知られている。
この両面研磨装置は、 シリコンゥェ一八が保持される複数個のゥェ一 ハ保持孔を有するキヤリアプレートと、 このキャリアプレートの上下に 配置されて、 それそれの対向面に、 各ゥェ一ハ保持孔内のシリコンゥェ ーハの表裏両面を同じ光沢度に研磨する研磨布が展張された上定盤およ び下定盤と、 これらの上定盤および下定盤の間に保持されたキヤリアプ レートを、 このキャリアプレートの表面と平行な面内で運動させるキヤ リァ運動手段とを備えている。
このキャリアプレートの運動とは、 キャリアプレートは自転せず、 シ リコンゥェ一ハをゥエーハ保持孔内で旋回させることができる円運動を 意味 。
なお、 シリコンゥヱーハの両面研磨中、 上定盤および下定盤は、 垂直 な各回転軸を中心にして互いに反対方向へ回転している。
したがって、 シリコンゥエー八の両面研磨時には、 キャリアプレート の各ゥエーハ保持孔にシリコンゥエーハをそれそれ保持し、 研磨砥粒を 含むスラリーをシリコンゥヱ一八に供給しながら、 併せて上定盤および 下定盤を回転させつつ、 キャリアプレートに自転をともなわない円運動 を行わせる。 この結果、 各シリコンゥヱーハが同時に両面研磨される。 そして、 この両面研磨装置にはサンギヤが組み込まれていないので、 その分だけ、 キャリアプレート上における各ゥェ一ハ保持孔の形成スぺ —スが拡大される。 その結果、 サンギヤ式と同じ大きさと外径とを有し ていても、 この両面研磨装置 （以下、 無サンギヤ式両面研磨装置という 場合がある） では、 取り扱い可能なシリコンゥェ一ハの寸法を大きくす ることができる。
しかしながら、 従来の無サンギヤ式両面研磨装置を用いたシリコンゥ ェ一ハの両面研磨方法では、 以下の課題があった。
すなわち、 この両面研磨方法によれば、 シリコンゥエーハの表裏両面 が同じ光沢度で仕上げられていた。 これは、 上定盤および下定盤にそれ それ展張された研磨布として、 同じ種類、 同じ材質の研磨布が使用され ていたからである。 因みに、 汎用されている研磨布は、 3つのタイプに 大別される。 第 1は発泡ウレタンシートからなる発泡ウレタンタイプ、 第 2はポリエステルなどの不織布にウレタン樹脂を含浸させた不織布夕 イブ、 第 3はスエードタイプである。
このように、 従来の両面研磨方法では、 シリコンゥェ一ハの表裏両面 が同じ光沢度でもって仕上げられていたので、 例えば、 ゥエーハ裏面の 光沢度を低下させてこの裏面のみを梨地面としたい場合、 または、 シリ コンゥエーハの裏面をゲヅ夕リング面とするためにゥエーハ表面だけに 鏡面研磨を施したい場合などには、 対応することができなかった。 発明の開示
この発明の目的は、 光沢度が異なった表裏面を有する半導体ゥェ一ハ を、 選択的にかつ低コス トで得ることができる半導体ゥヱーハの製造方 法を提供することである。
この発明の目的は、 裏面を光センサにより検知可能で、 その表裏の識 別が可能な半導体ゥエーハを製造することができる半導体ゥェ一ハの製 造方法を提供することである。 また、 この発明の別の目的は、 高平坦度で、 ゥェ一八の研磨量が少な く、 研磨時間が短く、 しかもゥェ一ハの両面研磨時にゥェ一ハ裏面が鏡 面化され難い半導体ゥェ一ハの製造方法を提供することである。
請求項 1に記載の発明は、 キヤリアブレ一トに形成されたゥエーハ保 持孔内に半導体ゥエーハを保持し、 研磨砥粒を含むスラリーをこの半導 体ゥェ一八に供給しながら、 研磨布がそれぞれ展張された上定盤および 下定盤の間で、 上記キャリアプレートの表面と平行な面内でこのキヤリ ァプレートを運動させることにより、 上記半導体ゥエーハの表裏両面を 同時に研磨する半導体ゥエー八の製造方法であって、 上記上定盤の研磨 布および下定盤の研磨布のうちのいずれか一方に、 残りの他方とは研磨 時における半導体ゥエーハの沈み込み量が異なる研磨布を用いることに より、 半導体ゥェ一ハの表面の光沢度とその裏面の光沢度とを異ならせ た半導体ゥェ一ハの製造方法である。
使用する両面研磨装置としては、 サンギヤが組み込まれておらず、 上 定盤および下定盤の間でキヤリアプレートを運動させることで半導体ゥ エー八の表裏両面を同時に研磨する無サンギヤ式両面研磨装置であれば よい。
ここでいう半導体ゥエーハには、 例えばシリコンゥエーハ、 ガリウム ヒ素ゥエーハなどを挙げることができる。 半導体ゥヱ一ハの大きさも限 定されない。 例えば、 3 0 0 m mゥエーハなどの大口径ゥヱ一八でもよ い。 また、 半導体ゥヱーハは、 片面が酸化膜によって被覆されているも のでもよい。 この場合の研磨として、 半導体ゥヱ一八の酸化膜とは反対 側のベアゥヱーハ面を選択的に研磨するようにしてもよい。
キヤリアプレートに形成するゥェ一ハ保持孔の個数は、 1個でも複数 個でもよい。 ゥェ一ハ保持孔の大きさは、 研磨される半導体ゥェ一ハの 大きさにより、 任意に変更される。 キャリアプレートの運動は、 キャリアプレートの表面 （または裏面） と平行な面内での運動であれば良く、 運動の方向などは限定されない。 例えば、 上定盤および下定盤の間で保持された半導体ゥェ一ハがゥエー ハ保持孔の内部で旋回するキヤリアプレートの自転をともなわない円運 動でもよい。 その他、 キャ リアプレートの中心線を中心とした円運動、 偏心位置での円運動、 直線運動などでもよい。 この直線運動の場合、 上 定盤および下定盤をそれそれの軸線を中心に回転させる方が、 ゥ工一ハ 表裏両面を均一に研磨することができる。
使用するスラ リーの種類は限定されない。 例えば、 p Hが 9〜 1 1の アルカリ性エッチング液に、 平均粒径 0 . 0 2〜 0 . l〃m程度のコロ ィダルシリカ粒子 （研磨砥粒） を分散させたものを使用することができ る。 また、 酸性エッチング液中に研磨砥粒を分散させたものでもよい。 スラリ一の供給量はキヤリアプレートの大きさにより異なり、 限定され ない。 例えば、 1 . 0〜2 . 0 リ ヅ トル/分である。 スラリーの半導体 ゥェ一ハへの供給は、 キャリアプレートの中心部に対して行うことがで ぎる。
上定盤および下定盤の回転速度は限定されない。 例えば、 同じ速度で 回転させてもよいし、 異なる速度で回転させてもよい。 また、 それらの 回転方向も限定されない。 すなわち、 同じ方向に回転させてもよいし、 互いに反対方向へ回転させてもよい。 ただし、 必ずしも上定盤および下 定盤を同時に回転させなくてもよい。 それは、 この発明が、 半導体ゥェ —ハの表裏両面に上定盤および下定盤の各研磨布を押し付けた状態でキ ャリアプレートを運動させる構成を採用しているためである.。
上定盤および下定盤の半導体ゥエーハに対しての押圧力は限定されな い。 例えば 1 5 0〜 2 5 0 g / c m 2である。
また、 ゥェ一ハ表裏両面の研磨量および研磨速度も限定されない。 こ のゥエーハ表面とゥェ一ハ裏面との研磨速度の違いは、 ゥェ一ハ表裏両 面の光沢度に大きな影響を及ぼす。
これらの上定盤および下定盤に展張される研磨布の種類および材質は 限定されない。 例えば、 硬質発泡ウレタンフォームパッ ド、 不織布にゥ レタン樹脂を含浸 ·硬化させた不織布パッ ドが挙げられる。 その他、 不 織布からなる基布の上にウレタン樹脂を発泡させたパッ ドなども挙げら れる。
ここでは、 上定盤用の研磨布、 下定盤用の研磨布として、 ゥェ一ハ研 磨時において、 半導体ゥ工一八の沈み込み量が互いに異なるものが採用 されている。 なお、 沈み込みの量は限定されない。
この半導体ゥェ一ハの沈み込み量を異ならせる方法は限定されない。 例えば、 互いに硬度が異なる材質の研磨布、 互いに密度が異なる材質の 研磨布、 互いに圧縮率が違う材質の研磨布、 または、 互いに圧縮弾性率 が違う材質の研磨布などを採用することができる。 このように硬度、 密 度、 圧縮率または圧縮弾性率が異なる研磨布を使用して、 半導体ゥエー 八の表裏両面を同時に研磨するようにすれば、 半導体ゥエーハの表裏両 面が異なる光沢度となるように研磨される。
なお、 ここで、 「光沢度が異なる」 ということは、 ゥェ一八の片面 （通 常、 ゥヱ一ハ表面） がゥヱ一八の他面 （通常、 ゥヱーハ裏面） に比べて 高光沢度であることを意味する。 光沢度の測定は公知の測定器 （例えば 日本電色社製測定器） を用いて行うことができる。
また、 このように半導体ゥェ一ハの沈み込み量を異ならせる方法とし ては、 例えば同じ材質の研磨布において、 硬度、 密度、 圧縮率、 圧縮弾 性率を異ならせるようにしてもよい。
ゥェ一ハ表裏両面の光沢度の差の度合いは限定されない。 例えば、 研 磨されたゥェ一ハ表面が鏡面研磨面で、ゥェ一ハ裏面が梨地面でもよい。 また、 ゥエーハ表面が鏡面であり、 ゥヱ一ハ裏面がまったく研磨されて いない面でもよい。
また、 請求項 2に記載の発明は、 上記キャ リアプレートの運動は、 キ ャリアプレートの自転をともなわない円運動である請求項 1に記載の半 導体ゥヱ一八の製造方法である。
ここでいう自転をともなわない円運動とは、 キャリアプレートが上定 盤および下定盤の軸線から所定距離だけ偏心した状態を常に保持して旋 回するような円運動のことをいう。 この自転をともなわない円運動によ つて、 キャリアプレート上の全ての点は、 同じ大きさの小円の軌跡を描 く ことになる。
さらに、 請求項 3に記載の発明は、 上記上定盤の研磨布の硬度と、 上 記下定盤の研磨布のそれとは異なる請求項 1または請求項 2に記載の半 導体ゥヱーハの製造方法である。
これらの研磨布の硬度は限定されない。 例えば、 5 0 〜 1 0 0 ° ( A s k e r硬度計） のものを使用する。
一方の研磨布と他方の研磨布との硬度比も限定されない。例えば、 1 ： 1 . 0 5 - 1 . 6 0のものを使用する。
さらにまた、請求項 4に記載の発明は、上記上定盤の研磨布の密度と、 上記下定盤の研磨布のそれとは異なる請求項 1または請求項 2に記載の 半導体ゥヱ一八の製造方法である。
これらの研磨布の各密度は限定されない。 例えば、 0 . 3 0 〜 0 . 8 0 g / c m 3のものを使用する。
一方の研磨布と他方の研磨布との密度比も限定されない。例えば、 1 ： 1 . 1 〜 2 . 0のものを使用する。
そして、 請求項 5に記載の発明は、 上記上定盤の研磨布の圧縮率と、 上記下定盤の研磨布のそれとは異なる請求項 1 または請求項 2に記載の 半導体ゥェーハの製造方法である。
それそれの研磨布の圧縮率は限定されない。例えば、 1. 0〜 8. 0 % の範囲のものを使用する。
これらの研磨布の圧縮率の比率も限定されない。 例えば、 1 : 1. 2 〜 8. 0のものを使用する。
また、請求項 6に記載の発明は、上記上定盤の研磨布の圧縮弾性率と、 上記下定盤の研磨布のそれとは異なる請求項 1または請求項 2に記載の 半導体ゥェ一八の製造方法である。
それぞれの研磨布の圧縮弾性率は限定されない。例えば、 6 0〜 9 0 % の範囲のものを使用する。
一方の研磨布の圧縮弾性率と他方のそれとの比率も限定されない。 例 えば、 1 : 1. 1〜； L . 5のものを使用する。
また、 請求項 7に記載の発明は、 上記上定盤の研磨布および下定盤の 研磨布のうちのいずれか一方の発泡ウレタンフォームパッ ドで、 残りの 他方の不織布パッ ドである請求項 3〜請求項 6のうちのいずれか 1項に 記載の半導体ゥエー八の製造方法である。
発泡ウレタンフォームパッ ドおよび不織布パッ ドの硬度、 密度、 圧縮 率および圧縮弾性率は限定されない。 好ましい値は、 発泡ゥレ夕ンフォ 一ムパヅ ドの場合で、硬度（ A s k e r硬度計） 8 0〜 9 5 ° 、密度 0.
O . S gZc m^ 圧縮率 1. 0〜 3. 5 %、 圧縮弾性率 5 0〜 7.
0 %である。これに対して、不織布パヅ ドの場合は、硬度 6 0〜 8 2 ° 、 密度 0. 2〜 0. 6 g/ c m3、 圧縮率 2. 5〜 8. 5 %、 圧縮弾性率
7 0〜 8 8 %である。
さらに、 請求項 8に記載の発明は、 上記スラリーは、 上記ゥェ一ハ保 持孔の直上に配置されたスラリー供給孔ょり供給される請求項 1〜請求 項 7のうちのいずれか 1項に記載の半導体ゥエー八の製造方法である。 スラリーはシリコンゥェ一八が存在する範囲に対して直接的に供給さ れることが好ましい。 なお、 スラリーを供給する方法は限定されない。 例えば、 このスラリー供給側の面が半導体ゥエー八の上面である場合に は、 スラ リー供給ノズルによる自然落下でもよい。 この場合、 キャリア プレートにスラリ一が下定盤側へ落下する孔を形成してもよい。
請求項 9に記載の発明は、 上記半導体ゥェ一ハの沈み込み量が小さな 研磨布を用いて、 半導体ゥエー八の表裏面のうちの一方の面を軽く研磨 することで軽ポリ ッシュ面とした請求項 1〜請求項 8のうちのいずれか 1項に記載の半導体ゥェ一八の製造方法である。
軽ポリ ッシュ面の研磨の程度は限定されない。
次いで、 請求項 1 0に記載の発明は、 上記半導体ゥエーハは、 その片 面が酸化膜によって被覆されている請求項 1〜請求項 9のうちのいずれ か 1項に記載の半導体ゥェ一ハの製造方法である。
酸化膜の種類は限定されない。 例えば、 シリコンゥ工一ハの場合にお けるシリコン酸化膜などが挙げられる。 酸化膜の厚さも限定されない。 この酸化膜側のゥヱ一ハ面を、 梨地面として研磨してもよいし、 研磨し ないで非研磨面としてもよい。
続いて、 請求項 1 1に記載の発明は、 キャリアプレートに形成された ゥ工一ハ保持孔内に半導体ゥェ一ハを保持し、 研磨砥粒を含むスラリ一 を半導体ゥェ一ハに供給しながら、 それそれ研磨布が展張され、 かつ各 回転軸を中心にして回転する上定盤および下定盤の間で、 上記キヤリァ プレートの表面と平行な面内でこのキヤリアプレートを運動させて、 上 記半導体ゥエ一ハの表裏両面を同時に研磨する半導体ゥェ一八の製造方 法であって、 上記上定盤および下定盤のうちのいずれか一方の回転速度 を、 残りの他方とは異なる回転速度にすることにより、 半導体ゥェ一ハ の表面の光沢度とその裏面の光沢度とを異ならせた半導体ゥヱ一ハの製 造方法である。
上定盤および下定盤の回転速度は限定されない。 例えば、 低速で回転 させられる側の定盤の回転速度は 5 〜 1 5 r p mの範囲内で変化し、 高 速で回転させられる側の定盤の回転速度は 2 0 〜 3 0 r p mで変化する c このときの上定盤および下定盤の回転速度比も限定されない。 例えば、 1 ： 4から 1 ： 5までとする。 なお、 一方の定盤を回転させずに （回転 速度を 0 とする）、半導体ゥヱ一ハの片面だけを研磨するようにしてもよ い。
そして、請求項 1 2に記載の発明は、上記キヤリアプレートの運動は、 キャリアプレートの自転をともなわない円運動である請求項 1 1に記載 の半導体ゥエーハの製造方法である。
次いで、 請求項 1 3に記載の発明は、 上記半導体ゥエーハは、 その片 面が酸化膜によって被覆されている請求項 1 1または請求項 1 2に記載 の半導体ゥエー八の製造方法である。
請求項 1 4に記載の発明は、 キャリアプレートに形成されたゥエーハ 保持孔内に半導体ゥエーハを保持し、 研磨剤を半導体ゥエー八に供給し ながら、 対向配置された一対の研磨部材の間で、 上記キャリアプレート の表面と平行な面内でこのキヤリアプレートを運動させることにより、 上記半導体ゥェ一ハの表裏両面を同時に研磨する半導体ゥエーハの製造 方法であって、 一方の研磨部材を固定砥粒を有する固定砥粒体とし、 他 方の研磨部材をこの固定砥粒体に対向する面に研磨布が展張された研磨 定盤とすることにより、 半導体ゥヱ一ハの表裏面の研磨量を異ならせる 半導体ゥェ一ハの製造方法である。
半導体ゥヱ一ハとしては、 シリコンゥ工一ハ、 ガリウムヒ素ゥエーハ などがある。 半導体ゥエー八の大きさも、 例えば 3 0 0 m mゥエーハな どの大口径ゥエーハでもよい。 半導体ゥェ一ハの片面が酸化膜によって 被覆されたものでもよい。 この場合、 半導体ゥエーハの酸化膜とは反対 側のベアゥヱ一ハ面を選択的に研磨してもよい。
両面研磨装置は、 サンギヤが組み込まれておらず、 一対の研磨部材の 間でキャリアプレートを運動させることで半導体ゥヱ一八の表裏両面を 同時に研磨する無サンギヤ式両面研磨装置であれば、 限定されない。 キャリアプレートに形成されるゥェ一ハ保持孔の個数は、 1個でも複 数個でもよい。 ゥヱ一ハ保持孔の大きさは、 研磨される半導体ゥヱ一ハ の大きさに応じて、 任意に変更される。
キャリアプレートの運動は、 キャリアプレートの表面 （または裏面） と平行な面内での運動であれば良く、 運動の方向などは限定されない。 例えば、 一対の研磨部材の間に保持されたシリコンゥェ一八が、 その対 応するゥエーハ保持孔内で旋回させられるような、 キャリアプレ一トの 自転をともなわない円運動などでもよい。 その他、 キャリアプレートの 中心線を中心とした円運動、 偏心位置での円運動、 直線運動などでもよ い。 なお、 この直線運動の場合は、 一対の研磨部材をそれぞれの軸線を 中心に回転させる方が、 ゥヱ一ハ表裏両面を均一に研磨することができ る o
使用する研磨剤の種類は限定されない。 例えば、 遊離砥粒を含まない アルカリ液のみでもよい。 また、 このアルカリ液に平均粒径 0 . 0 2 〜 0 . 1〃m程度のコロイダルシリカ粒子 （研磨砥粒） を分散させたスラ リーでもよい。 ただし、 一方の研磨部材として固定砥粒体を使用するの で、 遊離砥粒を含まないアルカリ液の方が好ましい。
この研磨剤の供給量は、 キャリアプレートの大きさにより異なり、 限 定されない。 例えば、 1 . 0 〜 2 . 0 リ ヅ トル/分である。 研磨剤の半 導体ゥヱ一八への供給は、半導体ゥヱ一ハの鏡面側に行うことができる。 なお、 この研磨剤はゥェ一ハの運動範囲に供給した方が好ましい。 それそれの研磨部材の回転速度は限定されない。 同じ速度で回転させ てもよいし、 異なる速度で回転させてもよい。 各回転方向も限定されな い。 すなわち、 同じ方向に回転させてもよいし、 互いに反対方向へ回転 させてもよい。必ずしも一対の研磨部材を同時に回転させなくてもよい。 それは、 この発明が、 半導体ゥエーハの表裏両面に各研磨部材を押し付 けた状態でキヤリアプレートを運動させる構成を採用しているためであ 各研磨部材の半導体ゥェ一ハに対する押圧力は限定されない。 例えば
1 5 0 〜 2 5 0 g / c m 2 である。
半導体ゥェ一八の選択研磨される面は限定されない。 また、 ゥェ一ハ 表裏両面の研磨量も限定されない。 例えばゥエーハ裏面が梨地面である 片面鏡面ゥェ一ハの場合、 鏡面 （ゥエーハ表面） 側の研磨量が 5 〜 2 0 U rn 梨地面側の研磨量が 1 〃m以下である。 このように、 ゥエーハ片 面の研磨を他面よりも大きくする選択研磨を行うことで、 ゥエーハ表裏 面の光沢度を異ならせることができる。
固定砥粒体の種類は限定されない。 例えば固定砥粒を結合材で所定形 状、 例えば厚肉円盤形状に固めた研磨砥石、 テープ基材の表面および/ または裏面に固定砥粒が結合材によって固定された研磨テープ、 シリ力 微粉末、 セリァ微粉末および/またはアルミナ微粉末を所定の形状に成 形したのち焼成したものでもよい。
固定砥粒の粒径は限定されない。 例えば 0 . 1 〜 3 . 0 z mである。 研磨定盤に展張される研磨布の種類および材質は限定されない。 例え ば、硬質の発泡ウレタンフォームパッ ド、不織布にウレタン樹脂を含浸 · 硬化させた軟質の不織布パッ ドなどが挙げられる。 その他、 不織布から なる基布の上にウレタン樹脂を発泡させたパヅ ドなども挙げられる。
また、 請求項 1 5に記載の発明は、 上記研磨剤がアルカリ液である請 求項 1 4に記載の半導体ゥェ一八の製造方法である。
このアルカリ液には遊離砥粒を含まない。 また、 アルカリ液の種類は 限定されない。例えば N a O H、 K O H、 ピぺラジンなどが挙げられる。 このアルカリ液の p Hは限定されない。 例えば、 p H 9 ~ 1 1である。 請求項 1 6に記載の発明は、 上記固定砥粒体が研磨砥石で、 上記研磨 布が不織布にゥレ夕ン樹脂を含浸 ·硬化させた軟質の不織布パヅ ドであ る請求項 1 4または請求項 1 5に記載の半導体ゥ工一ハの製造方法であ 請求項 1 7に記載の発明は、 上記キヤリアブレ一トの運動は、 キヤリ アブレ一トの自転をともなわない円運動である請求項 1 4〜請求項 1 6 のうちのいずれか 1項に記載の半導体ゥェ一八の製造方法である。
ここでいう自転をともなわない円運動とは、 キャリアプレートが上定 盤および下定盤の軸線から所定距離だけ偏心した状態を常に保持して旋 回するような円運動のことをいう。 この自転をともなわない円運動によ つて、 キャリアプレート上の全ての点は、 同じ大きさの小円の軌跡を描 くことになる。
請求項 1 8に記載の発明は、 ラップ後の半導体ゥヱーハを、 アルカリ 性エッチング液によりエッチングするアルカリエッチ工程と、 このアル カリエツチ後、 半導体ゥェ一ハの表面に、 低ダメージ用の研削砥石を用 いて低ダメージの研削を行なう表面研削工程と、 この表面研削を行なつ た後、 半導体ゥヱ一八の表面を鏡面研磨すると同時に、 アルカリエッチ によって半導体ゥエーハの裏面に形成された凹凸を軽く研磨する両面研 磨工程とを備えた半導体ゥェ一ハの製造方法である。
アルカリ性エッチング液としては、 例えば K O H， N a O Hなどの溶 液が挙げられる。 この際のエッチング量は、 ゥェ一ハ表裏両面合わせて 1 5 〜 3 0 z mである。 そして、 表面研削工程では、 その仕上げ時に低ダメージの表面研削を 行う。 仕上げ表面研削だけでもよいし、 比較的粗く研削する 1次表面研 削と、 仕上げ表面研削との組み合わせでもよい。 さらに、 1次表面研削 と仕上げ表面研削との間に 2次研削や、 3次研削を行なってもよい。 この表面研削の研削量は、 3〜 1 5 zmである。 仕上げ用の表面研削 装置に組み込まれる研削砥石としては、 例えば、 レジノイ ド研削砥石を 採用することができる。 この仕上げ表面研削工程では、 ゥエーハ表面が あれにく く、 しかも非ダメージ面でも研削することができる高番手の研 削砥石を用いた方が好ましい。 具体例を挙げれば、 # 1 0 0 0〜 # 8 0 0 0、好ましくは # 2 0 0 0〜 # 4 0 0 0のレジノィ ド研削砥石である。 より具体的な仕上げ表面研削用の砥石としては、 例えばディスコ株式 会社製の # 1 5 0 0〜 # 3 0 0 0のレジノィ ド研削砥石などが挙げられ る。 特に 「 I F— 0 1 — 1— AZS - B—M O l j (研削砥石の商品名） が好ましい。
また、 1次表面研削には、 # 3 0 0〜# 6 0 0のビ ト リフアイ ド研削 砥石を用いることができる。
表面研削後の加工ダメージは、 例えば 1〜 3 mである。 ダメージが 大きければ、 後の両面研磨におけるゥェ一ハ表面の研磨量が増える。 こ の研磨量が 1 0 mを超えると、 研磨時間が長くなるという問題と、 裏 面がオーバ一研磨され完全な鏡面になるおそれがある。
この発明では、 ゥェ一ハ表裏両面を同時研磨する前にゥエーハ表面に 低ダメージの研削を施すため、ゥヱーハ表面の研磨量を 1 0 /m未満（例 えば く らい） まで減らすことができる。 したがって、 研磨時間が 短縮され、 スループッ トが向上する。 また、 裏面のオーバ一研磨による 完全鏡面化を防止することができる。
上記両面研磨工程におけるゥエーハ表面の研磨量は限定されない。 従 来の研磨量の 1 2〃mよりも小さくなる。 例えば 7 μπιである。 使用さ れる研磨布には、 例えば硬質発泡ウレタンフォームパッ ド、 不織布にゥ レ夕ン樹脂を含浸 ·硬化させたパッ ドなどが挙げられる。
ここでいう半導体ゥエーハの表面が高平坦度というのは、 サイ ト平坦 度、 例えば 2 5 mm X 2 5 mmの面積をもつサイ トで、 裏面基準の高さ の差 （S B I R) が 0. 3〃m以下であることを意味する。
また、 この両面研磨工程のゥヱーハ裏面研磨とは、 アルカリエッチに よって半導体ゥ工一八の裏面に形成された凹凸を軽度に研磨して、 その 凹凸の一部を取り除き、 このゥェ一ハ裏面を半鏡面にすることを意味す る 0
ゥエーハ裏面の研磨量は、 通常は 0. 5〜 1. 5〃m程度である。 さ らに、 研磨布としては、 上記ゥエーハ表面用の各研磨布を採用すること ができる。
また、 ゥェ一ハ表面を鏡面化すると同時に、 ゥェ一ハ裏面を半鏡面加 ェする方法は限定されない。 例えば、 ゥェ一ハ表面用の研磨布によるゥ ェ一ハ表面の研磨速度と、 ゥェ一ハ裏面用の研磨布によるゥエーハ裏面 の研磨速度とを異ならせる方法などでもよい。
両面研磨工程で使用される両面研磨装置としては、 例えば不二越機械 株式会社製の L PD— 300 (装置名） などが挙げられる。
請求項 1 9に記載の発明は、 上記両面研磨工程での半導体ゥエー八の 表面の研磨量が 3〜 1 0 Aimで、 半導体ゥヱーハの裏面の研磨量が 0. 5〜 1. 5 mである請求項 1 8に記載の半導体ゥェ一ハの製造方法で ある。
表面研磨量が 3 zm未満では表面にダメージが残留する。 また、 1 0 zmを超えると、 研磨時間が長くなり、 スループッ トが低下する。
また、 ゥヱ一八裏面の研磨量が 0. 5 m未満では裏面粗さ低減効果 が不足する。 また、 1 . 5 / mを超えると鏡面化による表裏の識別が不 可能であるという不都合が生じる。
このように、 ゥェ一ハ表面の研磨量を 3 〜 1 0 z m、 ゥエーハ裏面の 研磨量を 0 . 5 〜 1 . 5 mとすることで、 センサによりゥェ一ハ表裏 面の輝度 （光沢度） に基づいてゥヱ一ハの表裏面を識別することができ o
請求項 2 0に記載の発明は、 上記両面研磨工程では、 キャリアプレー トに形成されたゥエーハ保持孔内に半導体ゥェ一ハを保持し、 研磨砥粒 を含むスラリーをこの半導体ゥエーハに供給しながら、 研磨布がそれそ れ展張された上定盤および下定盤の間で、 上記キャリアプレートの表面 と平行な面内でこのキャリアプレートを運動させることにより、 上記半 導体ゥエーハの表裏両面を同時に研磨する請求項 1 8または請求項 1 9 に記載の半導体ゥェ一ハの製造方法である。
請求項 1〜請求項 1 3に記載の発明によれば、 両面研磨装置において スラリーを半導体ゥエー八に供給しながら、上定盤および下定盤の間で、 キャリアプレートをそのプレートの表面と平行な面内で運動させる。 こ れにより、半導体ゥェ一ハの片面または両面が研磨布により研磨される。
この際、 上定盤および下定盤に展張された研磨布の一方を、 他方の研 磨布とはゥヱ一八研磨時における半導体ゥェ一ハの沈み込み量が異なる ものとしたので、 無サンギヤ式両面研磨装置を用いて、 ゥヱーハ表裏両 面の光沢度が異なる研磨を行うことができる。
そして、 請求項 1 〜 1 3に記載の発明によれば、 無サンギヤ式両面研 磨装置を使用して、 光沢度が異なったゥエーハ表裏面を有する半導体ゥ ェ一ハを、 選択的にかつ低コス トで得ることができる。
特に、 請求項 2および請求項 1 2に記載の発明によれば、 上定盤およ び下定盤の間で半導体ゥエーハを保持し、 この状態を維持したまま、 キ ャリアプレートをこのプレートの自転をともなわない円運動をさせてゥ ェ一八面を研磨する。 自転しない円運動によれば、 キャリアプレート上 のすベての点がまったく同じ運動をする。 これは、 一種の揺動運動とも いえる。 すなわち、 揺動運動の軌跡が円になると考えることもできる。 このようなキャ リアプレートの運動により、 研磨中、 半導体ゥエーハは ゥェ一ハ保持孔内で旋回しながら研磨される。 これにより、 ゥエーハ研 磨面の略全域にわたって均一に研磨を行うことができる。 例えば、 ゥェ ーハ外周部の研磨ダレなども低減することができる。
また、 請求項 3〜請求項 6の発明によれば、 一方の研磨布に、 他方の 研磨布とは異なる硬度、 密度、 圧縮率、 圧縮弾性率を有する材質の研磨 布を使用して半導体ゥエー八の研磨を行う。 これにより、 簡単かつ低コ ストに、 両研磨布の半導体ゥヱ一ハの沈み込み量を異ならせることがで きる。 また、 既存の無サンギヤ式両面研磨装置にも、 上定盤および下定 盤の研磨布を張り替えるという簡単な作業を行うだけで、 平易かつ低コ ストにおいて、 この発明方法を実施することができる。
さらに、 請求項 7に記載の発明によれば、 上定盤および下定盤に発泡 ウレタンフォームパッ ドまたは不織布パッ ドを展張して半導体ゥェーハ を両面研磨すると、 半導体ゥ： n—八の一方の面が鏡面で、 その他方の面 が梨地面の良好な半導体ゥヱーハを得ることができる。
請求項 7に記載の発明によれば、 高精度の片面梨地の鏡面ゥェ一ハを 容易に得ることができる。
さらに、 請求項 8に記載の発明によれば、 ゥ工一ハ研磨に際して、 ス ラリ一をキャリアプレ一トのゥヱ一ハ保持孔の直上の位置から供給する その結果、 スラ リーは直接的に半導体ゥヱーハに対して供給されること となる。
そして、 請求項 9に記載の発明によれば、 半導体ゥ工一ハの表裏面の うちの一面を、 半導体ゥヱーハの沈み込み量が小さな研磨布によって軽 く研磨することで軽ポリッシュ面とすることができる。
また、 請求項 1 0に記載の発明および請求項 1 3に記載の発明によれ ば、 半導体ゥエー八の片面が酸化膜によって被覆されている。 よって、 この酸化膜と反対側のベアシリコン面を所定の度合いで研磨することが できる。 これにより、 このベアシリコン面を任意の光沢度を有する面に 研磨することができる。
さらに、 請求項 1 1に記載の発明によれば、 スラリ一を半導体ゥェ一 八に供給しながら、 無サンギヤ式両面研磨装置の上定盤および下定盤の 間において、 キャリアプレートを、 このキャリアプレートの表面と平行 な面内で運動させる。 これにより、 半導体ゥエーハの表面およびまたは 裏面が研磨布によって研磨される。
このとき、 上定盤および下定盤のうち、 一方の定盤の回転速度を、 他 方の定盤のそれとは異なる回転速度とする。 これにより、 無サンギヤ式 両面研磨装置を用いて、 ゥエーハ表裏両面の光沢度が異なる研磨を行う ことができる。
請求項 1 1に記載の発明によれば、 無サンギヤ式両面研磨装置を用い て、 光沢度が異なった表裏面を有する半導体ゥェ一ハを、 選択的にかつ 低コス トで得ることができる。
また、 このように、 上定盤および下定盤の回転速度を互いに異ならせ る構成としたので、 既存の無サンギヤ式両面研磨装置に対しても、 平易 かつ低コス トでこの発明を適用することができる。
請求項 1 4〜請求項 1 7に記載の発明によれば、 研磨剤を半導体ゥ：
—ハに供給しながら、 固定砥粒体と研磨布との間で、 キャリアプレート をそのプレートの表面と平行な面内で運動させる。 これにより、 半導体 ゥエーハの表裏両面が、 これらの固定砥粒体および研磨布によって研磨 される。
この際、 固定砥粒体または研磨布の何れかによつて、 表裏面のうちの いずれか一方の面の研磨量が大きくなるようにその一面に対して選択研 磨が行われる。 すなわち、 研磨ローラなどの固定砥粒体によるゥェ一ハ 片面の研磨量と、 研磨布によるゥヱーハ他面の研磨量とに差が生じる。 その結果、 この無サンギヤ式両面研磨装置を用いて、 ゥヱーハ表裏両面 の光沢度が異なる研磨を行うことができる。
特に、 請求項 1 5に記載の発明によれば、 両面研磨時に、 その研磨剤 として砥粒を含まないアルカリ液を用いる。 これにより、 ゥエーハの鏡 面の平坦度を高めることができる。
また、 請求項 1 7に記載の発明によれば、 固定砥粒体と研磨定盤との 間で半導体ゥエーハを保持し、 この状態を維持したまま、 キャリアプレ —トをこのプレートの自転をともなわない円運動をさせてゥヱ一八面を 研磨する。 自転しない円運動によれば、 キャリアプレート上のすべての 点がまったく同じ運動をする。 これは、 一種の揺動運動ともいえる。 す なわち、 揺動運動の軌跡が円になると考えることもできる。 このような キャリアプレートの運動により、 研磨中、 半導体ゥヱ一ハはゥエーハ保 持孔内で旋回しながら研磨される。 これにより、 ゥエーハ研磨面の略全 域にわたって均一に研磨を行うことができる。 例えば、 ゥェ一ハ外周部 の研磨ダレなども低減することができる。
請求項 1 8〜請求項 2 0に記載の発明によれば、 ラップドゥエーハを アルカリエッチし、 ゥヱーハ表面に低ダメージの表面研削を行なう。 こ の表面研削により、 後の両面研磨時にゥエーハ表面の研磨量が 1 0 z m 未満まで低減される。 研削ダメージが小さいゥェ一ハ表面の研磨での研 磨量が 1 O ^ m未満となるので、研磨量が減り、研磨時間が短縮される。 表面研削後、 ゥェ一ハ表面を鏡面研磨すると同時に、 ゥエーハ裏面を 軽く研磨する。この結果、ゥヱ一ハ裏面に粗い凹凸が発生しない。また、 以降のデバイス工程での裏面識別が容易となる。 さらに、 ナノ トボグラ フィ一の発生を解消することもできる。 ナノ トポグラフィ一とは、 酸ェ ヅチングによりシリコンゥェ一ハ面に生じる 2 0〜 3 0 mm間隔のうね りである。
請求項 1 8〜 2 0に記載の発明によれば、 ゥエーハ裏面に粗い凹凸が 現出されることを抑えることができ、 裏面へのゴミの付着を低減するこ とができる。 しかも、 ゥエーハの両面研磨を行なってもゥェ一ハ裏面が 完全鏡面化されないため、 センサによるゥヱーハ表裏の検知が可能とな る
また、 ゥヱ一ハ表面の研磨量を低減することができ、 研磨工程でのス ループッ トが向上する。 また、 アルカリエッチにより裏面のうねり発生 を抑止し、 鏡面へのうねり転写を防止したことにより、 デバイス工程に おける露光の解像度の低下を防く、ことができる。
また、 両面同時研磨によるナノ トポグラフィー発生防止により、 CM P (Ch emi c a l Me c han i c a l P o l i s h i n g; 工程での膜厚分布悪化などによるデバイス歩留まり低下を防ぐことがで きる。 図面の簡単な説明
第 1図は、 この発明の第 1の実施例に係る両面研磨装置の全体構成を 示すその斜視図である。
第 2図は、 この発明の第 1の実施例に係る半導体ゥ工一八の製造方法 の両面研磨中の状態を示すその縦断面図である。
第 3図は、 この発明の第 1の実施例に係る半導体ゥェ一ハの研磨方法 における研磨中の状態を示すその断面図である。 第 4図は、 この発明の第 1の実施例に係る両面研磨装置の概略構成を 示す平面図である。
第 5図は、 この発明の第 1の実施例に係るキヤリアプレートに運動力 を伝達する運動力伝達系の要部を拡大して示すその断面図である。
第 6図は、 この発明の第 1の実施例に係るスラリー供給孔の位置を示 す断面図および平面図である。
第 7図は、 この発明の第 2の実施例に係る半導体ゥェ一ハの研磨中の 状態を示すその断面図である。
第 8図は、 この発明の第 5の実施例に係る両面研磨装置を示すその斜 視図である。
第 9図は、 この発明の第 5の実施例に係る半導体ゥエーハの製造方法 の両面研磨中の状態を示す縦断面図である。
第 1 0図は、 この発明の第 5の実施例に係る半導体ゥエー八の製造方 法における研磨中の状態を示すその断面図である。
第 1 1図は、 この発明の第 5の実施例に係る両面研磨装置の概略構成 を示すその平面図である。
第 1 2図は、 この発明の第 5の実施例に係るキヤリアプレートに運動 力を伝達する運動力伝達系の要部を拡大して示すその断面図である。 第 1 3図は、 この発明の第 5の実施例に係る研磨剤供給孔の位置を示 す平面図である。
第 1 4図は、 この発明の第 6の実施例に係る半導体ゥェ一ハの製造方 法を示すフローシートである。
第 1 5図は、 この発明の第 6の実施例に係る半導体ゥヱ一ハの製造方 法に用いられる両面研磨装置を模式的に示す平面図である。
第 1 6図は、 この発明の第 6の実施例に係る両面研磨装置の要部を拡 大して示すその断面図である。 発明を実施するための最良の形態
以下、 この発明の実施例を図面を参照して説明する。 第 1図〜第 6図 はこの発明の第 1の実施例を説明するための図である。 第 1の実施例で は、 シリコンゥヱ一八の表面を鏡面とし、 その裏面を梨地面とする研磨 を例にとって説明する。
第 1図， 第 2図において、 1 0は第 1の実施例に係る半導体ゥエーハ の製造方法において使用する両面研磨装置である。 この両面研磨装置 1 0は、 5個のゥエーハ保持孔 1 1 aがプレート軸線回りに（円周方向に） 7 2度ごとに穿設された平面視して円板形状のガラスエポキシ製のキヤ リアプレート 1 1と、 それぞれのゥェ一ハ葆持孔 1 1 aに旋回自在に揷 入されて保持された直径 30 0mmのシリコンゥヱーハ Wを、 上下から 挟み込むとともに、 シリコンゥヱ一ハ Wに対して相対的に移動させるこ とでゥエー八面を研磨する上定盤 1 2および下定盤 1 3とを備えている ( 上定盤 1 2と下定盤 1 3との間にキャリアプレート 1 1が配設されてい る。 シリコンゥヱ一ハ Wは、 その片面がシリコン酸化膜により覆われて いてもよい。 また、 このキャリアプレート 1 1の厚さ （ 6 00〃m)は、 シリコンゥエーハ Wの厚さ （ 7 3 θ Λίπι) よりも若干薄くなつている。 上定盤 1 2の下面には、 ゥエーハ裏面を梨地面に研磨する硬質の発泡 ウレタンフォームパ ヅ ド 14が展張されている。 また、 下定盤 1 3の上 面には、 ゥエーハ表面を鏡面化するための不織布にウレ夕ン樹脂を含 浸 ·硬化させた軟質の不織布パッ ド 1 5が展張されている （第 3図）。硬 質発泡ウレタンフォームパッ ド 1 4 (口デール社製 MH S 1 5 Α) の硬 度は 8 5° (A s k e r硬度計）、 密度は 0. 5 3 g/cm3 、 圧縮率 は 3. 0 %、 その厚さは 1 0 00 zmである。 一方、 軟質不織布パヅ ド 1 5 (口デ一ル社製 S u b a 60 0 ) の硬度は 8 0° (As k e r硬度 計）、 圧縮率は 3 . 5 %、 圧縮弾性率は 7 5 . 0 %であって、 厚さは 1 2 7 0〃mとなっている。 このように、 上定盤 1 2側の硬質発泡ウレタン フォームパヅ ド 1 4の方が硬いので、 所定の研磨圧でのゥヱ一ハ両面研 磨時に、 シリコンゥヱ一八 Wがパッ ドの内部に沈み込みに,く く、 反対に 軟質不織布パッ ド 1 5の方が軟らかいので、 ゥヱ一ハ両面研磨時に、 シ リコンゥヱ一ハ Wがパヅ ドの内部に沈み込みやすい。
なお、 これらの硬質発泡ゥレ夕ンフォームパッ ド 1 4と軟質不織布パ ッ ド 1 5 との密度、 圧縮率および圧縮弾性率の各関係においても、 同じ ように硬質発泡ウレタンフォームパッ ド 1 4の方が、 高密度で、 高圧縮 率、 低圧縮弾性率であって、 いずれもシリコンゥヱーハ Wがパッ ドの内 部に沈み込みやすい条件となっている。
このことは、 第 3図を参照しても明らかである。 すなわち、 硬質発泡 ウレタンフォームパヅ ド 1 4側の沈み込み量 d 1に比べて、 軟質不織布 パッ ド 1 5の沈み込み量 d 2の方が大きくなつている。
なお、 両パッ ド 1 4 , 1 5に関して、 研磨砥粒を含むスラリーの保持 力について言及すると、 当然、 軟らかい軟質不織布パッ ド 1 5の方が、 硬い硬質発泡ウレタンフォームパヅ ド 1 4と比較してスラリ一の保持力 は大きくなる。 スラリーの保持力が大きいほど、 研磨砥粒がパッ ド面に 多量に付着して、 研磨速度は大きくなる。
第 1図および第 2図に示すように、 上定盤 1 2は、 上方に延びた回転 軸 1 2 aを介して、 上側回転モー夕 1 6により水平面内で回転駆動され る。 また、 この上定盤 1 2はその軸線方向へ進退させる昇降装置 1 8に より垂直方向に昇降させられる。 この昇降装置 1 8は、 シリコンゥェ一 ハ Wをキャリアプレート 1 1に給排する際などに使用される。 なお、 上 定盤 1 2および下定盤 1 3のシリコンゥヱーハ Wの表裏両面に対する押 圧は、 上定盤 1 2および下定盤 1 3に組み込まれた図示しないエアバッ ク方式などの加圧手段により行われる。
下定盤 1 3は、 その出力軸 1 7 aを介して、 下側回転モータ 1 7によ り水平面内で回転させられる。
このキャリアプレート 1 1は、 そのキャリアプレート 1 1自体が自転 しないように、 キャリア円運動機構 1 9によって、 そのキャリアプレ一 ト 1 1の上下面と平行な面 （水平面） 内で円運動する。
次に、 第 1図， 第 2図， 第 4図， 第 5図および第 6図を参照して、 こ のキヤリア円運動機構 1 9を詳細に説明する。
これらの図に示すように、 このキヤリァ円運動機構 1 9は、 キャ リア プレー小 1 1を外方から保持する環状のキヤリアホルダ 2 0を有してい る。これらの部材 1 1 , 2 0は、連結構造 2 1を介して連結されている。 ここでいう連結構造 2 1 とは、 キャリアプレート 1 1を、 そのキャリア プレート 1 1が自転せず、 しかもこのプレート 1 1の熱膨張時の伸びを 吸収できるようにキャリアホルダ 2 0に連結させる手段である。
すなわち、 この連結構造 2 1は、 第 5図に示すように、 キャリアホル ダ 2 0の内周フランジ 2 0 aに、 ホルダ周方向へ所定角度ごとに突設さ れた多数本のピン 2 3 と、 各対応するピン 2 3を、 キャリアプレート 1 1の外周部に各ピン 2 3と対応する位置に対応する数だけ穿設された長 孔形状のピン孔 1 l bとを有している。
これらのビン孔 1 1 bは、 ビン 2 3を介してキャリアホルダ 2 0に連 結されたキャリアプレート 1 1が、 その半径方向へ若干移動できるよう に、 その孔長さ方向をプレート半径方向と合致させている。 それそれの ピン孔 1 l bにピン 2 3を遊揷させてキャリアプレート 1 1をキャリア ホルダ 2 0に装着することで、 両面研磨時のキヤリアプレート 1 1の熱 膨張による伸びが吸収される。 なお、 各ピン 2 3の元部は、 この部分の 外周面に刻設された外ねじを介して、 上記内周フランジ 2 0 aに形成さ れたねじ孔にねじ込まれている。 また、 各ピン 2 3の元部の外ねじの直 上部には、 キャリアプレート 1 1が載置されるフランジ 2 3 aがー体的 に周設されている。 したがって、 ピン 2 3のねじ込み量を調整すること で、 フランジ 2 3に載置されたキャリアプレート 1 1の高さ位置が調整 可能となる。
このキャリアホルダ 2 0の外周部には、 9 0度ごとに外方へ突出した 4個の軸受部 2 0 bが配設されている （第 1図）。 各軸受部 2 0 bには、 小径円板形状の偏心アーム 2 4の上面の偏心位置に突設された偏心軸 2 4 aが挿着されている。 また、 これら 4個の偏心アーム 2 4の各下面の 中心部には、回転軸 2 4 bが垂設されている。これらの回転軸 2 4 bは、 環状の装置基体 2 5に 9 0度ごとに合計 4個配設された軸受部 2 5 aに、 それそれ先端部を下方へ突出させた状態で揷着されている。 各回転軸 2 4 bの下方に突出した先端部には、 それぞれスプロケヅ ト 2 6が固着さ れている。 そして、 各スプロケッ ト 2 6には、 無端のタイ ミングチェ一 ン 2 7が水平状態で架け渡されている。 なお、 このタイ ミングチェーン 2 7をギヤ構造の動力伝達系に変更してもよい。 これらの 4個のスプロ ケヅ ト 2 6 とタイ ミングチヱ一ン 2 7 とは、 4個の偏心アーム 2 4が同 期して円運動を行うように、 4本の回転軸 2 4 bを同時に回転させる同 期手段を構成している。
また、 これらの 4本の回転軸 2 4 bのうち、 1本の回転軸 2 4 bはさ らに長尺に形成されており、 その先端部がスプロケッ ト 2 6より下方に 突出されている。 この部分に動力伝達用のギヤ 2 8が固着されている。 このギヤ 2 8は、 例えばギヤドモ一夕などの円運動用モータ 2 9の上方 へ延びる出力軸に固着された大径な駆動用のギヤ 3 0に嚙合されている, なお、 このようにタイ ミングチェーン 2 7により同期させなくても、 例 えば 4個の偏心アーム 2 4のそれぞれに円運動用モ一夕 2 9を配設させ て、 各偏心アーム 2 4を個別に回転させてもよい。 ただし、 各モ一夕 2 9の回転は同期させる必要がある。
したがって、 円運動用モ一夕 2 9の出力軸を回転させると、 その回転 力は、 ギヤ 3 0 , 2 8および長尺な回転軸 2 4 bに固着されたスプロケ ヅ ト 2 6を介してタイ ミングチェ一ン 2 7に伝達され、 このタイ ミング チェーン 2 7が周転することで、他の 3個のスプロケヅ ト 2 6を介して、 4個の偏心アーム 2 4が同期して回転軸 2 4 bを中心に水平面内で回転 する。 これにより、 それそれの偏心軸 2 4 aに一括して連結されたキヤ リァホルダ 2 0、 ひいてはこのキヤリァホルダ 2 0に保持されたキヤリ ァプレート 1 1が、 このキャリアプレート 1 1に平行な水平面内で、 自 転をともなわない円運動を行う。 すなわち、 キャリアプレート 1 1は上 定盤 1 2および下定盤 1 3の軸線 aから距離 Lだけ偏心した状態を保つ て旋回する。 この距離 Lは、 偏心軸 2 4 aと回転軸 2 4 bとの距離と同 じである。 この自転をともなわない円運動により、 キャリアプレート 1 1上の全ての点は、 同じ大きさの小円の軌跡を描く。
また、第 6図にはこの装置にあってそのスラリ一供給孔の位置を示す。 例えば上定盤 1 2に形成される複数のスラリー供給孔は、 これら複数の シリコンゥェ一ハ Wの中心位置に配置されている。 すなわち、 スラ リー 供給孔 （ S L ) は、 上定盤 1 2の中心部、 言い換えると、 キャリアプレ ート 1 1の中心部に位置している。 この結果、 研磨中においてシリコン ゥェ一ハ wの裏面にはスラリーによる薄膜が常に保持されることとなる, また、 このスラ リー供給孔の位置をゥ： π—ハ保持孔の直上に配置しても よい。 さらには、 各ゥェ一ハ保持孔により形成される所定の幅の環状の 範囲に配置してもよい。 シリコンゥヱ一ハが移動する範囲に対して直接 的にスラリーを供給することができるからである。
次に、 この両面研磨装置 1 0を用いたシリコンゥヱーハ Wの研磨方法 を説明する。
まず、 キャリアプレート 1 1の各ゥェ一ハ保持孔 1 1 aにそれそれ旋 回自在にシリコンゥエーハ Wを挿入する。 このとき、 各ゥェ一ハ裏面は 上向きとする。 次いで、 この状態のまま、 各ゥェ一ハ裏面に硬質発泡ゥ レ夕ンフォームパッ ド 14を 2 0 0 gZcm2 で押し付けるとともに、 各ゥヱ一ハ表面に軟質不織布パッ ド 1 5を 2 0 0 g/ cm2 で押し付 ける。
その後、 これらの両パッ ド 14 , 1 5をゥェ一ハ表裏両面に押し付け たまま、 上定盤 1 2側からスラリーを供給しながら、 円運動用モ一夕 2 9によりタイ ミングチェーン 2 7を周転させる。 これにより、 各偏心ァ ーム 24が水平面内で同期回転し、 各偏心軸 24 aに一括して連結され たキャリアホルダ 2 0およびキャリアプレート 1 1が、 このプレート 1 1表面に平行な水平面内で、 自転をともなわない円運動を 24 r p mで 行う。 その結果、 各シリコンゥヱ一八 Wは、 対応するゥヱーハ保持孔 1 1 a内で水平面内で旋回しながら、 それそれのゥェ一ハ表裏両面が両面 研磨される。 なお、 ここで使用するスラリーは、 ρΗ Ι Ο . 6のアル力 リ性ェヅチング液中に、 平均粒径 0. 0 5〃mのコロイダルシリカから なる研磨砥粒が分散されたものである。
このとき、 前述したように上定盤 1 2の硬質発泡ウレタンフォームパ ヅ ド 14では、 下定盤 1 3の軟質不織布パヅ ド 1 5の場合よりもシリコ ンゥエーハ Wの沈み込み量が小さい。 そのため、 従来の無サンギヤ式の 両面研磨装置による両面研磨のように、 上定盤および下定盤に、 同じ材 質、 同じ種類の研磨パッ ドが展張されて、 ゥヱ一ハ両面研磨が同じ光沢 度の研磨としかならなかったものに比べて、 この第 1の実施例の両面研 磨装置 1 0を用いた両面研磨では、 ゥエーハ裏面が梨地面で、 ゥェ一ハ 表面が鏡面となった、 表裏両面の光沢度が異なる両面同時研磨を実現す ることができる。
また、 ここでは、 両面研磨時に、 キャリアプレート 1 1を、 このキヤ リアプレート 1 1の自転をともなわない円運動をさせてゥェ一ハ表裏両 面を研磨する。 このようなキャリアプレート 1 1の特殊な運動によりシ リコンゥェ一ハ Wを両面研磨したので、 ゥヱ一ハ表裏両面の略全域にお いて均一に研磨を行うことができる。
そして、 このように研磨布 1 4 , 1 5の材質を異ならせて、 シリコン ゥエーハ Wの沈み込み量を異ならせるように構成したので、 簡単にかつ 低コス 卜で、 ゥエーハ表裏両面の光沢度が異なるシリコンゥェ一ハ が 得られる。 なお、 このように光沢度を異ならせたゥェ一ハ表裏面は、 そ の光沢度に応じて所定の平坦度が達成されている。
また、 この第 1の実施例の両面研磨装置 1 0は、 キャリアプレート 1 1を円運動させなくても、 上側回転モ一夕 1 6により上定盤 1 2を 5 r p mで回転させるとともに、 下側回転モータ 1 7により下定盤 1 3を 2 5 r p mで回転させるだけで、 各シリコンゥエーハ Wを両面研磨するこ ともできる。
この場合、 各シリコンゥェ一ハ Wがゥエーハ保持孔 1 1 aの中で旋回 自在に挿入 ·保持されているので、 この研磨中、 各シリコンゥヱ一ハ W は回転速度が速い側の定盤の回転方向へ連れ回り （自転） する。 このよ うにシリコンゥェ一ハ Wを自転させることで、 上定盤 1 2および下定盤 1 3による研磨ではゥェ一ハ外周へ向かうほど周速度が大きくなるとい う影響をなくすことができる。 その結果、 ゥェ一ハ表裏両面のそれぞれ の面全域を均一に研磨することができる。
このように、 上定盤 1 2 と下定盤 1 3 とに回転速度の差をつけるよう にして両面研磨をしても、 無サンギヤ式両面研磨装置を用いて、 鏡面仕 上げのゥェ一ハ表面と、 梨地仕上げのゥエーハ裏面とを有するシリコン ゥェ一ハを得ることができる。 また、 上定盤 1 2および下定盤 1 3を同 じ回転速度で回転させて、 ゥエーハ表面が鏡面でゥェ一ハ裏面が梨地面 のシリコンゥエーハ Wを製造するようにしてもよい。
さらには、 このキャリアプレート 1 1を円運動させながら、 上定盤 1 2および下定盤 1 3を回転させて、 シリコンゥェ一ハ Wを両面研磨して もよい。 この場合、 上定盤 1 2および下定盤 1 3の回転速度は、 ゥエー ハ表裏両面に研磨ムラが発生しない程度に遅く した方が好ましい。 この ようにすれば、 シリコンゥヱ一八 Wの表裏両面をその各面の全域におい て均一に研磨することができる。 なお、 上定盤 1 2および下定盤 1 3を 回転させれば、 シリコンゥェ一ハ Wに接触する定盤面 （研磨布） を常に 新しくさせて、 スラリーをシリコンゥェ一ハ Wの全面に平均的に供給す ることができて好ましい。
ここで、 実際に、 第 1の実施例の無サンギヤ式両面研磨装置 1 0およ びその両面研磨条件に基づき、シリコンゥヱーハ Wを両面研磨した際の、 鏡面化されたシリコンゥヱ一ハ表面の光沢度と、 梨地面とされたゥエー ハ裏面の各光沢度を測定した。 その結果、 鏡面化されたゥエーハ表面の 光沢度は、日本電色社の測定器で 3 3 0 %以上であった。これに対して、 ゥエーハ裏面のそれは 2 0 0 〜 3 0 0 %であった。 なお、 研磨後のシリ コンゥヱ一ハには常法に則り洗浄が施こされる。
次に、 第 7図に基づいて、 この発明の第 2の実施例に係る半導体ゥェ 一八の製造方法を説明する。
第 7図に示すように、 第 2の実施例では、 第 1の実施例の上定盤 1 2 に展張された硬質発泡ウレタンフォームパヅ ド 1 4に代えて、 スラ リー がほとんど表面に付着しない硬質プラスチック板 4 0を採用した例であ る。
これにより、 その研磨作業中、 シリコンゥェ一ハ Wの表面は軟質不織 布パヅ ド 1 5によってだけ、 沈み込み量 d 2でパヅ ドの内部に沈み込ん で鏡面研磨されるものの、 硬質プラスチヅク板 4 0に当接されたシリコ ンゥヱ一ハ Wの裏面はまったく研磨されない。 これにより、 例えば酸ェ ヅチングによるうねり （ナノ トポグラフィ） がそのまま残った裏面を有 するシリコンゥエーハに仕上げられる。
その他の構成、 作用、 効果は、 第 1の実施例と略同様であるのでその 説明を省略する。
次に、 この発明の第 3の実施例に係る半導体ゥエーハの製造方法を説 明する。
第 3の実施例では、 第 1図に示す第 1の実施例における上定盤 1 2に 展張された研磨布と、 下定盤 1 3に展張された研磨布とを同じ軟質不織 布パッ ド 1 5 とし、 しかも上側回転モ一夕 1 6による上定盤 1 2を低速 回転 （ 5 r p m ) させる一方、 下側回転モータ 1 7による下定盤 1 3を 高速回転 （ 2 5 r p m ) させて両面研磨を行った例である。 このとき、 スラリーの供給量は 2 . 0 リ ッ トル/分、 ゥェ一ハ表面の研磨量は 1 0 〃m、 ゥエーハ裏面の研磨量は 1 〃m以下である。
これにより、 ゥヱ一ハ表裏両面の研磨速度に違いが現出され、 シリコ ンゥエーハ Wの表裏両面の光沢度が異なる。 この際、 キャリアプレート 1 1は円運動させていない。
実際に、 このような条件によりシリコンゥェ一ハ Wを両面研磨したと ころ、 ゥエーハ表面の研磨速度が 0 . 5 z m/分という試験結果が得ら れた。 そして、 得られたシリコンゥヱ一ハ Wの光沢度は、 ゥエーハ表面 が 3 3 0 %以上、 ゥェ一ハ裏面が 2 0 0 ~ 3 0 0 %であり、 ゥエーハ裏 面の光沢度に低下が見られた。
なお、 この研磨時に、 上定盤 1 2および下定盤 1 3に展張された研磨 布のうちの一方の研磨布を、 他方の研磨布に比ぺてシリコンゥヱーハの 沈み込み量が違う研磨布としてもよい。
その他の構成、 作用、 効果は、 第 1の実施例と略同様であるのでその 説明は省略する。
次に、 この発明の第 4の実施例に係る半導体ゥエー八の製造方法を説 明する。
第 4の実施例では、 第 3の実施例の両定盤 1 2 , 1 3を回転させての ゥェ一ハ両面研磨時に、 第 1の実施例の場合と同じように、 キャリアプ レ一ト 1 1を自転をともなわない円運動を行わせた例である。
この場合のキヤリアプレート 1 1の円運動速度は 2 4 r p mである。 また、 上定盤 1 2の回転速度を 5 r p mとし、 下定盤 1 3の回転速度を 2 5 r p mとする。 スラリーの供給量は 2 . 0 リヅ トル/分、 ゥェ一ハ 表面の研磨量は 1 0〃m、 ゥエーハ裏面の研磨量は 1 m以下である。
実際に、このような条件でシリコンゥエーハ Wを両面研磨したところ、 ゥェ一ハ表面の研磨速度が 0 . 5〃m/分という試験結果が得られた。 そして、 得られたシリコンゥェ一ハ Wの光沢度は、 ゥエーハ表面が 3 3 0 %以上、 ゥェ一ハ裏面が 2 0 0 〜 3 0 0 %であった。
その他の構成、 作用、 効果は、 第 1の実施例と略同様であるので説明 を省略する。
以下、 この発明の第 5の実施例を第 8図〜第 1 3図を参照して説明す る。 この実施例では、 両面研磨時に上向き配置されたシリコンゥェ一ハ の表面を鏡面とし、 下向き配置された裏面を梨地面とする研磨を例にと つて説明する。
第 8図， 第 9図において、 1 1 0はこの実施例に係る半導体ゥェ一ハ の研磨方法が適用される両面研磨装置である。 この両面研磨装置 1 1 0 は、 上記第 1実施例のそれと略同じ構成であり、 5個のゥエーハ保持孔 1 1 aが穿設されたキヤリアプレート 1 1 と、 それそれのゥェ一ハ保持 孔 1 1 aに旋回自在に保持されたシリコンゥヱ一ハ Wに対して相対的に 移動することによりゥヱ一ハ表面を鏡面に研磨する上側配置の研磨ロー ラ （研磨砥石） 1 1 2 と、 研磨布によりシリコンゥヱ一ハ Wの裏面を若 干研磨して梨地面にする下側配置の研磨定盤 1 3とを備えている。
研磨ローラ 1 1 2は、 上向き配置されるゥェ一ハ表面を鏡面研磨する 固定砥粒体であり、 固定砥粒を結合材を介して、 円盤形状に固めたもの である。 具体的には、 この研磨ローラ 1 1 2は、 エポキシ樹脂からなる 直径 3 0 0 mm , 厚さ 1 0 m mのローラ本体を主体とし、 研磨作用面を 含むその露呈する面の全域に、 粒径 3〃mの微細な研磨砥粒 （シリカ粒 子） が固定されたローラである。 この研磨砥粒の樹脂全体に対する混入 量は、 体積比で合成樹脂 1 0 0に対して 1 5に設定されている。 この研 磨ローラ 1 1 2における研磨砥粒の固定には、 液状の常温硬化エポキシ ン樹脂に砥粒を混合し金型に錶込む方法が採用されている。
一方、 研磨定盤 1 3の上面には、 不織布にウレタン樹脂を含浸 ·硬化 させた軟質の不織布パッ ド 1 5が展張されている。不織布パッ ド 1 5 (口 デール社製「M H — 1 5」） の硬度は 8 0 ° ( A s k e r硬度計） であつ て、 厚さは 1 2 7 0 / mとなっている。
第 8図および第 9図に示すように、 研磨ローラ 1 1 2は、 上方に延び た回転軸 1 2 aを介して、 上側回転モー夕 1 6により水平面内で回転す る。 また、 この研磨ローラ 1 1 2は昇降装置 1 8により垂直方向に昇降 させられる。 研磨口一ラ 1 1 2および研磨定盤 1 3のシリコンゥェ一ハ Wの表裏両面に対する押圧は、 研磨ローラ 1 1 2および研磨定盤 1 3に 組み込まれた図示しない加圧手段により行われる。
研磨定盤 1 3は、 その出力軸 1 7 aを介して、 下側回転モータ 1 7に より水平面内で回転する。 このキャリアプレート 1 1は、 そのキャ リア プレート 1 1自体が自転しないように、 キヤリァ円運動機構 1 9によつ て、 水平面内で円運動する。
第 8図， 第 9図， 第 1 1図〜第 1 3図に示すように、 このキャリア円 運動機構 1 9は、 上記第 1の実施例のそれと略同じであり、 詳細な説明 は省略する。
したがって、 この装置では円運動用モ一夕 2 9の出力軸を回転させる と、 その回転力は、 ギヤ 3 0 , 2 8およびスプロケヅ ト 2 6を介して夕 イ ミングチェーン 2 7に伝達される。 このタイ ミングチェ一ン 2 7が周 転することにより、 他の 3個のスプロケッ ト 2 6を介して、 4個の偏心 アーム 2 4が同期して回転軸 2 4 bを中心に水平面内で回転する。 これ により、 それぞれの偏心軸 2 4 aに一括して連結されたキャリアホルダ 2 0、 ひいてはこのキャリアホルダ 2 0に保持されたキャリアプレート 1 1が、 水平面内で、 自転をともなわない円運動を行う。 すなわち、 キ ャリアプレート 1 1は研磨ローラ 1 1 2および研磨定盤 1 3の軸線 aか ら距離 Lだけ偏心した状態を保って旋回する。 この自転をともなわない 円運動により、 キャリアプレート 1 1上の全ての点は、 同じ大きさの小 円の軌跡を描く。
また、 第 1 3図にはこの装置の研磨剤供給孔の位置を示す。 例えば研 磨ローラ 1 1 2に形成される複数の研磨剤供給孔はシリコンゥヱ一八 W が常に存在する所定幅の円環状の領域 Xに配置されている。 ゥェ一ハ W が揺動しても鏡面仕上げされるその表面に、 常に研磨剤が供給されるよ うに構成されている。 研磨剤には、 p Hが 1 0 . 5に調整されて、 アミ ノエチルエタノールアミンを主成分としたアル力リ液が使用されている, この結果、 研磨中において、 ゥヱ一ハ Wの裏面の研磨剤による薄膜が保 持されることになる。
次に、 両面研磨装置 1 1 0を用いたシリコンゥ工一ハ Wの研磨方法を 説明する。 まず、 キャリアプレート 1 1の各ゥェ一ハ保持孔 1 1 aにシリコンゥ エーハ Wを挿入する。 このとき、 各シリコンゥェ一ハ表面は上向きとす る。 次に、 この状態のまま、 各ゥェ一ハ表面に研磨ローラ 1 12を 20 O g/cm2で押し付けるとともに、 各ゥエーハ裏面に軟質不織布パヅ ド 1 5を S O O gZcm2で押し付ける。
その後、 これらの両部材 1 1 2 , 1 5をゥヱーハ表裏両面に押し付け たまま、 研磨ローラ 1 1 2側から研磨剤を供給しながら、 円運動用モ一 夕 2 9によりタイ ミングチェーン 2 7を周転させる。 これにより、 各偏 心アーム 24が水平面内で同期回転し、 キャリアホルダ 20およびキヤ リアプレート 1 1が、 水平面内で、 自転をともなわない円運動を 1 5 r pmで行う。 その結果、 各シリコンゥヱ一ハ Wは、 対応するゥェ一ハ保 持孔 1 1 a内で水平面内で旋回しながら、 それそれのゥヱーハ表裏両面 が研磨される。
ここでは、 キャリアプレート 1 1を、 このキャ リアプレー ト 1 1の自 転をともなわない円運動を行ってゥエーハ表裏両面を研磨する。 このよ うなキャリアプレート 1 1の特殊な運動でシリコンゥェ一ハ Wを両面研 磨するようにしたので、 ゥヱ一八表裏両面の略全域において均一に研磨 することができる。
そして、 このようにゥヱーハ表裏両面を研磨する一対の研磨部材とし て、 研磨ローラ 1 1 2 (表面用） と、 研磨布が展張された研磨定盤 1 3 (裏面用）とを採用したので、例えばゥエーハ表面を選択的に研磨して、 ゥエーハ表裏両面の研磨量を異ならせることができる。 よってゥェ一ハ 表裏両面で光沢度が異なる半導体ゥェ一ハを得ることができる。
なお、 この実施例の両面研磨装置 1 1 0は、 キャリアプレート 1 1を 円運動させなくても、 上側回転モータ 1 6により研磨ローラ 1 1 2を例 えば 2 5 r pmで回転させるとともに、 下側回転モータ 1 7により研磨 定盤 1 3を例えば 1 0 r p mで回転させるだけで、 各シリコンゥェ一ハ Wを両面研磨することもできる。
この場合、 各シリコンゥヱ一ハ Wがゥエーハ保持孔 1 1 aの中で旋回 自在に挿入 '保持されているので、 この研磨中、 各シリコンゥヱ一ハ W は回転速度が速い側の定盤の回転方向へ連れ回り （自転） する。 このよ うにシリコンゥエーハ Wを自転させることで、 研磨ローラ 1 1 2および 研磨定盤 1 3による研磨ではゥヱーハ外周へ向かうほど周速度が大きく なるという影響をなくすことができる。 その結果、 ゥェ一ハ表裏両面の それそれの面全域を均一に研磨することができる。
このように、 研磨ローラ 1 1 2 と研磨定盤 1 3 とに回転速度の差をつ けて両面研磨を行うようにしても、 この無サンギヤ式両面研磨装置を用 いて、 鏡面仕上げのゥエーハ表面と、 梨地仕上げのゥェーハ裏面とを有 するシリコンゥェ一ハを得ることができる。 また、 研磨ローラ 1 1 2お よび研磨定盤 1 3を同じ回転速度で回転させて、 ゥエーハ表面が鏡面で ゥエーハ裏面が梨地面のシリコンゥエーハ Wを製造するようにしてもよ い o
さらには、 このキャリアプレート 1 1を円運動させながら、 研磨ロー ラ 1 1 2および研磨定盤 1 3を回転させて、 シリコンゥエーハ Wを両面 研磨してもよい。 この場合、 研磨ローラ 1 1 2および研磨定盤 1 3の回 転速度は、 ゥェ一ハ表裏両面に研磨ムラが発生しない程度に遅く した方 が好ましい。 このようにすれば、 シリコンゥェ一ハ Wの表裏両面をその 各面の全域において均一に研磨することができる。 なお、 研磨口一ラ 1 1 2および研磨定盤 1 3を回転させれば、 シリコンゥェ一ハ Wに接触す る定盤面が常に新しくなり、 研磨剤をシリコンゥェ一ハ Wの全面に平均 的に供給できて好ましい。
実際に、 この実施例の両面研磨装置 1 0およびその両面研磨条件に基 づき、 シリコンゥヱ一ハ wを両面研磨した際の、 鏡面化されたシリコン ゥェ一ハ表面の光沢度と、 梨地面とされたゥェ一ハ裏面の各光沢度を測 定した。 その結果、 鏡面化されたゥェ一ハ表面の光沢度は、 日本電色社 の測定器で 3 3 0 %以上であった。 これに対して、 ゥヱーハ裏面のそれ は 2 0 0〜 3 0 0 %であった。
次に、 この発明の第 6の実施例を図面を参照して説明する。 第 1 4図 は、 この実施例に係る半導体ゥヱ一八の製造方法を示すフローシートで ある。 第 1 5図は、 この実施例に係る半導体ゥェ一ハの製造方法に用い られる両面研磨装置の平面図である。 第 1 6図は、 この両面研磨装置の 要部拡大断面図である。
第 1 4図に示すように、 この実施例にあっては、 スライス， 面取り， ラップ， アルカ リエッチ， 表面研削， 両面研磨， 仕上げ洗浄の各工程を 経て、 半導体ゥェ一八が作製される。 以下、 各工程を詳細に説明する。
C Z法により引き上げられたシリコンインゴヅ トは、スライス工程（ S 1 0 1 ) で、 厚さ 8 6 0 m程度の 8インチのシリコンゥェ一ハにスラ イスされる。
次に、 このシリコンゥェ一八に面取り （ S 1 0 2 ) が施される。 すな わち、 ゥェ一八の外周部が # 6 0 0のメタル面取り用砥石により、 所定 の形状に粗く面取りされる。 これにより、 このゥェ一ハの外周部は、 所 定の丸みを帯びた形状 （例えば M O S型の面取り形状） に成形される。 次に、 この面取り加工が施されたシリコンゥェ一ハは、 ラッピングェ 程 （ S 1 0 3 ) でラヅビングされる。 このラッビング工程では、 シリコ ンゥヱーハを、 互いに平行に保たれたラップ定盤の間に配置し、 アルミ ナ砥粒と分散剤と水の混合物であるラップ液を、 このラップ定盤とシリ コンゥェ一ハとの間に流し込む。 そして、 加圧下で回転 ' すり合わせを 行なうことにより、 ゥヱーハ表裏両面を機械的にラップする。 この際の ラヅプ量は、ゥェ一ハの表裏両面を合わせて 40〜 80〃m程度である。 続いて、 このラッピング工程後のシリコンゥェ一ハに、 アルカリエツ チングが行なわれる （ S 1 04)。
アル力リ性エッチング液としては高濃度の N a OH溶液が用いられる c そのェヅチング温度は 9 0°C、 ェヅチング時間は 3分である。 このとき のェヅチング量は、 ゥェ一ハ表裏両面合わせて 2 0〃m程度である。 こ のように、 酸ェヅチングに代えてアルカリエツチングを採用したので、 ゥェ一ハ表裏両面には、 周期 1 0mm程度、 高さ数十〜数百 nmのうね りが発生しない。
次に、 このェヅチドゥエ一八には、 表面研削が施される （ S 1 0 5 )。 具体的には、 # 2 00 0番のレジノィ ド研削砥石を搭載した表面研削装 置により、 表面研削が施される。 このときの研削量は 1 0 μιη程度であ る。 なお、 表面研削後の加工ダメージは 1〜 3 zmである。
この表面研削後、 シリコンゥヱ一八の表面の鏡面仕上げと、 その裏面 の凹凸の軽い研磨とを同時に行なう両面研磨が施される （ S 10 6 )。 こ の両面研磨装置としては、 第 1 5図および第 1 6図に示す両面研磨装置 が採用されている。 以下、 この両面研磨装置を簡単に説明する。
第 1 5図および第 1 6図において、 2 1 0は両面研磨装置である。 こ の両面研磨装置 2 1 0では、 キャリアプレート 2 1 1に複数形成された ゥエーハ保持孔 2 1 2内にシ リコンゥエーハ Wを揷入 '保持し、 その上 方から研磨砥粒を含むスラリーをシ リ コンゥヱ一ハ Wに供給しながら、 各シリコンゥェ一ハ Wの両面を同時に研磨する。
すなわち、 回転自在に設けられた太陽ギヤ 2 1 3とインターナルギヤ 2 14との間に、 外周部に外ギヤ 2 1 l aを有するキャリアプレート 2 1 1を自転および公転自在に設け、 キャリアプレート 2 1 1に保持され たシリコンゥエーハ Wの表裏両面 （上， 下面） を、 それそれの対向面に 研磨布 2 1 5、 研磨布 2 1 6がそれぞれ展張された上定盤 2 1 7 と下定 盤 2 1 8 とにより押圧 ·摺接することで、 シリコンゥェ一ハ Wの両面を 同時に研磨する。
なお、 シリコンゥエーハ Wの表面 （鏡面） を研磨する研磨布 2 1 5 と しては、 スラリーの保持力が大きくて、 ゥ工一ハ表面の研磨速度が速く なる （ 0 . 5 mZ分） 口デール · 二ヅ夕株式会社製の研磨布 「 s u b a 8 0 0」 が採用されている。 また、 ゥヱ一八裏面 （半鏡面） 用の研磨 布としては、 スラリーの保持力が小さくて、 ゥヱ一八裏面の研磨速度が 遅くなる （ 0 . 0 7 z m /分） 口デ一ル · ニッ夕株式会社製研磨布 「U R— 1 0 0」 が採用されている。 このように、 ゥエーハ表面用の研磨布 2 1 5 と、 ゥエーハ裏面用の研磨布 2 1 6 とにスラリーの保持力に差が 生じて、 研磨速度に違いが与えられる異なる素材の研磨布を採用したの で、 ゥェ一ハの両面研磨時に、 ゥエーハ表面は鏡面仕上げられても、 ゥ エーハ裏面は鏡面化されにくい。
この両面研磨によるゥェ一ハ表面の研磨量は Ί m程度である。一方、 ゥェ一ハ裏面の研磨量は 1 . 5 z m以下である。
このように、 鏡面研磨されるゥェ一ハ表面は、 あらかじめ表面研削ェ 程で低ダメージ研削が施されている。 したがって、 この両面研磨工程で は、 そのゥエーハ表面の研磨量を、 7 z mまで減らすことができる。 そ の結果、 両面研磨後のゥエーハ表面は、 3 8 1 1 で 0 . 以下の高 平坦度ゥヱ一ハとなる。 しかも、 このように研磨量が減少することから 研磨時間も短縮される。
また、 ゥェ一ハ裏面は、 この両面研磨時に軽く研磨されることで、 ァ ルカリエツチ時にゥヱーハ裏面に発生した粗い凹凸の一部を取り除いて. この凹凸の度合いを抑えることができる。
しかも、 ここでは、 裏面研磨時の研磨量を 0 . 5 〜 1 . 5〃mとした ので、 ゥヱーハ裏面の輝度を、 ゥヱーハ裏面検出センサを使用してゥェ —ハ表裏の検知が可能な輝度とすることができる。 よって、 ゥェ一ハ表 面とゥェ一ハ裏面とを自動的に識別することができる。
その後、 このシリコンゥヱ一八に仕上げ洗浄工程（ S 1 0 7 )を施す。 具体的には、 R C A系の洗浄とする。
さらに、第 6の実施例ではサンギヤ式の両面研磨装置を使用したが. これに限られず、例えば上記第 1実施例に係る無サンギヤ式の両面研 磨装置 （第 1図） を使用することができる。

Claims

請 求 の 範 囲
1 . キャ リアプレートに形成されたゥェ一ハ保持孔内に半導体ゥェ一ハ を保持し、 研磨砥粒を含むスラリ一をこの半導体ゥ工一ハに供給しなが ら、 研磨布がそれそれ展張された上定盤および下定盤の間で、 上記キヤ リアプレー卜の表面と平行な面内でこのキヤリアブレ一トを運動させる ことにより、 上記半導体ゥエーハの表裏両面を同時に研磨する半導体ゥ ェ一ハの製造方法であって、 上記上定盤の研磨布および下定盤の研磨布 のうちのいずれか一方に、 残りの他方とは研磨時における半導体ゥェ一 八の沈み込み量が異なる研磨布を用いることにより、 半導体ゥ工一八の 表面の光沢度とその裏面の光沢度とを異ならせた半導体ゥエー八の製造 方法。
2 . 上記キャリアプレートの運動は、 キャリアプレートの自転をともな わない円運動である請求項 1に記載の半導体ゥェ一八の製造方法。
3 . 上記上定盤の研磨布の硬度と、 上記下定盤の研磨布のそれとは異な る請求項 1または請求項 2に記載の半導体ゥェ一ハの製造方法。
4 . 上記上定盤の研磨布の密度と、 上記下定盤の研磨布のそれとは異な る請求項 1または請求項 2に記載の半導体ゥェ一ハの製造方法。
5 . 上記上定盤の研磨布の圧縮率と、 上記下定盤の研磨布のそれとは異 なる請求項 1または請求項 2に記載の半導体ゥェ一ハの製造方法。
6 . 上記上定盤の研磨布の圧縮弾性率と、 上記下定盤の研磨布のそれと は異なる請求項 1 または請求項 2に記載の半導体ゥエーハの製造方法。
7 . 上記上定盤の研磨布および下定盤の研磨布のうちのいずれか一方の 発泡ウレタンフォームパッ ドで、 残りの他方の不織布パッ ドである請求 項 3〜請求項 6のうちのいずれか 1項に記載の半導体ゥエー八の製造方 法
8 . 上記スラリーは、 上記ゥヱ一ハ保持孔の直上に配置されたスラリー 供給孔ょり供給される請求項 1〜請求項 7のうちのいずれか 1項に記載 の半導体ゥ： 一八の製造方法。
9 . 上記半導体ゥエーハの沈み込み量が小さな研磨布を用いて、 半導体 ゥエーハの表裏面のうちの一方の面を軽く研磨することで軽ポリ ヅシュ 面とした請求項 1〜請求項 8のうちのいずれか 1項に記載の半導体ゥェ 一八の製造方法。
1 0 . 上記半導体ゥヱ一ハは、 その片面が酸化膜によって被覆されてい る請求項 1〜請求項 9のうちのいずれか 1項に記載の半導体ゥェ一八の 製造方法。
1 1 . キャリアプレートに形成されたゥェ一ハ保持孔内に半導体ゥエー ハを保持し、研磨砥粒を含むスラリーを半導体ゥヱ一ハに供給しながら、 それそれ研磨布が展張され、 かつ各回転軸を中心にして回転する上定盤 および下定盤の間で、 上記キヤリアプレ一トの表面と平行な面内でこの キャリアプレートを運動させて、 上記半導体ゥェ一ハの表裏両面を同時 に研磨する半導体ゥェ一八の製造方法であって、 上記上定盤および下定 盤のうちのいずれか一方の回転速度を、 残りの他方とは異なる回転速度 にすることにより、 半導体ゥヱ一八の表面の光沢度とその裏面の光沢度 とを異ならせた半導体ゥエーハの製造方法。
1 2 . 上記キヤリアプレートの運動は、 キャリアプレートの自転をとも なわない円運動である請求項 1 1に記載の半導体ゥェ一ハの製造方法。
1 3 . 上記半導体ゥヱ一ハは、 その片面が酸化膜によって被覆されてい る請求項 1 1または請求項 1 2に記載の半導体ゥェ一ハの製造方法。
1 4 . キャリアプレートに形成されたゥェ一ハ保持孔内に半導体ゥェ一 ハを保持し、 研磨剤を半導体ゥエー八に供給しながら、 対向配置された 一対の研磨部材の間で、 上記キャリアプレートの表面と平行な面内でこ のキャリアプレートを運動させることにより、 上記半導体ゥヱ一八の表 裏両面を同時に研磨する半導体ゥエーハの製造方法であって、 一方の研 磨部材を固定砥粒を有する固定砥粒体とし、 他方の研磨部材をこの固定 砥粒体に対向する面に研磨布が展張された研磨定盤とすることにより、 半導体ゥエーハの表裏面の研磨量を異ならせる半導体ゥエーハの製造方 法。
1 5 . 上記研磨剤がアル力リ液である請求項 1 4に記載の半導体ゥェ一 ハの製造方法。
1 6 . 上記固定砥粒体が研磨砥石で、 上記研磨布が不織布にウレ夕ン樹 脂を含浸 ·硬化させた軟質の不織布パッ ドである請求項 1 4または請求 項 1 5に記載の半導体ゥエー八の製造方法。
1 . 上記キヤリアプレートの運動は、 キャリアプレートの自転をとも なわない円運動である請求項 1 4〜請求項 1 6のうちのいずれか 1項に 記載の半導体ゥェ一ハの製造方法。
1 8 . ラップ後の半導体ゥェ一ハを、 アルカリ性エッチング液によりェ ヅチングするアルカリェ ヅチェ程と、 このアルカリエッチ後、 半導体ゥ ェ一ハの表面に、 低ダメージ用の研削砥石を用いて低ダメージの研削を 行なう表面研削工程と、 この表面研削を行なった後、 半導体ゥェ一八の 表面を鏡面研磨すると同時に、 アル力リエツチによって半導体ゥヱ一ハ の裏面に形成された凹凸を軽く研磨する両面研磨工程とを備えた半導体 ゥェ一ハの製造方法。
1 9 . 上記両面研磨工程での半導体ゥエー八の表面の研磨量が 3 〜 1 0 〃mで、 半導体ゥェ一ハの裏面の研磨量が 0 . 5 〜 1 . 5 / mである請 求項 1 8に記載の半導体ゥェ一ハの製造方法。
2 0 . 上記両面研磨工程では、 キャリアプレートに形成されたゥヱ一ハ 保持孔内に半導体ゥェ一ハを保持し、 研磨砥粒を含むスラ リーをこの半 導体ゥェ一八に供給しながら、 研磨布がそれそれ展張された上定盤およ び下定盤の間で、 上記キヤリアプレートの表面と平行な面内でこのキヤ リアプレートを運動させることにより、 上記半導体ゥェ一八の表裏両面 を同時に研磨する請求項 1 8または請求項 1 9に記載の半導体ゥエー八 の製造方法。
PCT/JP2001/003509 2000-04-24 2001-04-23 Procédé de fabrication d'une plaquette de semi-conducteur WO2001082354A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US10/258,282 US7589023B2 (en) 2000-04-24 2001-04-23 Method of manufacturing semiconductor wafer
KR1020027014291A KR100737879B1 (ko) 2000-04-24 2001-04-23 반도체 웨이퍼의 제조방법
DE10196115T DE10196115B4 (de) 2000-04-24 2001-04-23 Verfahren zum Polieren eines Halbleiterwafers
US12/585,400 US8283252B2 (en) 2000-04-24 2009-09-14 Method of manufacturing semiconductor wafer

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2000/122272 2000-04-24
JP2000122272A JP3494119B2 (ja) 2000-04-24 2000-04-24 両面研磨装置を用いた半導体ウェーハの研磨方法
JP2000/199561 2000-06-30
JP2000199561A JP2002025950A (ja) 2000-06-30 2000-06-30 半導体ウェーハの製造方法
JP2000255018A JP2001232561A (ja) 1999-12-16 2000-08-25 両面研磨装置を用いた半導体ウェーハの研磨方法
JP2000/255018 2000-08-25

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US10258282 A-371-Of-International 2001-04-23
US12/585,400 Division US8283252B2 (en) 2000-04-24 2009-09-14 Method of manufacturing semiconductor wafer

Publications (1)

Publication Number Publication Date
WO2001082354A1 true WO2001082354A1 (fr) 2001-11-01

Family

ID=27343177

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/003509 WO2001082354A1 (fr) 2000-04-24 2001-04-23 Procédé de fabrication d'une plaquette de semi-conducteur

Country Status (6)

Country Link
US (2) US7589023B2 (ja)
KR (1) KR100737879B1 (ja)
CN (1) CN1203530C (ja)
DE (1) DE10196115B4 (ja)
TW (1) TW507281B (ja)
WO (1) WO2001082354A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486144B1 (ko) * 2002-12-11 2005-04-29 주식회사 실트론 실리콘웨이퍼의 연마 방법
US20100285665A1 (en) * 2007-09-25 2010-11-11 Sumco Techxiv Corporation Semiconductor wafer manufacturing method
WO2011083667A1 (ja) * 2010-01-05 2011-07-14 住友電気工業株式会社 化合物半導体ウェハの加工方法及び加工装置
CN117140304A (zh) * 2023-10-30 2023-12-01 新乡市至德精密设备有限公司 一种便于更换磨盘的双面研磨机

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3791302B2 (ja) * 2000-05-31 2006-06-28 株式会社Ｓｕｍｃｏ 両面研磨装置を用いた半導体ウェーハの研磨方法
DE10314212B4 (de) * 2002-03-29 2010-06-02 Hoya Corp. Verfahren zur Herstellung eines Maskenrohlings, Verfahren zur Herstellung einer Transfermaske
JP4072788B2 (ja) * 2002-10-09 2008-04-09 光洋機械工業株式会社 薄肉円板状工作物の両面研削方法および両面研削装置
JP4273943B2 (ja) * 2003-12-01 2009-06-03 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
WO2005055302A1 (ja) * 2003-12-05 2005-06-16 Sumco Corporation 片面鏡面ウェーハの製造方法
JP4854936B2 (ja) * 2004-06-15 2012-01-18 信越半導体株式会社 シリコンウエーハの製造方法及びシリコンウエーハ
US7829152B2 (en) * 2006-10-05 2010-11-09 Lam Research Corporation Electroless plating method and apparatus
JP2006100799A (ja) * 2004-09-06 2006-04-13 Sumco Corp シリコンウェーハの製造方法
JP4448766B2 (ja) * 2004-12-08 2010-04-14 信越化学工業株式会社 研磨方法
JP4727218B2 (ja) * 2004-12-10 2011-07-20 株式会社住友金属ファインテック 両面研磨用キャリア
US20070148917A1 (en) * 2005-12-22 2007-06-28 Sumco Corporation Process for Regeneration of a Layer Transferred Wafer and Regenerated Layer Transferred Wafer
KR100744099B1 (ko) * 2006-04-12 2007-08-01 조선대학교산학협력단 씨엠피장비의 슬러리 공급 노즐
KR100897387B1 (ko) * 2007-07-27 2009-05-14 정천섭 회전판의 편심회전장치
US8596946B2 (en) * 2008-01-28 2013-12-03 The Richard C. Lydle 2008 Delaware Trust Watercraft dry dock storage systems and methods
JP2009302338A (ja) * 2008-06-13 2009-12-24 Sumco Corp ウェーハの研磨方法および該方法により製造されるウェーハ
JP5600867B2 (ja) * 2008-06-16 2014-10-08 株式会社Ｓｕｍｃｏ 半導体ウェーハの製造方法
JP2009302410A (ja) * 2008-06-16 2009-12-24 Sumco Corp 半導体ウェーハの製造方法
JP2009302409A (ja) * 2008-06-16 2009-12-24 Sumco Corp 半導体ウェーハの製造方法
DE102009015878A1 (de) * 2009-04-01 2010-10-07 Peter Wolters Gmbh Verfahren zum materialabtragenden Bearbeiten von flachen Werkstücken
JP5381304B2 (ja) 2009-05-08 2014-01-08 株式会社Ｓｕｍｃｏ シリコンエピタキシャルウェーハの製造方法
DE102009025242B4 (de) * 2009-06-17 2013-05-23 Siltronic Ag Verfahren zum beidseitigen chemischen Schleifen einer Halbleiterscheibe
DE102009025243B4 (de) * 2009-06-17 2011-11-17 Siltronic Ag Verfahren zur Herstellung und Verfahren zur Bearbeitung einer Halbleiterscheibe aus Silicium
JP2011029355A (ja) * 2009-07-24 2011-02-10 Sumco Corp レーザマーク付き半導体ウェーハの製造方法
DE102009051008B4 (de) * 2009-10-28 2013-05-23 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102010013520B4 (de) * 2010-03-31 2013-02-07 Siltronic Ag Verfahren zur beidseitigen Politur einer Halbleiterscheibe
DE102010013519B4 (de) * 2010-03-31 2012-12-27 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
DE102010014874A1 (de) * 2010-04-14 2011-10-20 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102010026352A1 (de) 2010-05-05 2011-11-10 Siltronic Ag Verfahren zur gleichzeitigen beidseitigen Material abtragenden Bearbeitung einer Halbleiterscheibe
DE102010042040A1 (de) * 2010-10-06 2012-04-12 Siltronic Ag Verfahren zum Schleifen einer Halbleiterscheibe
CN102034721B (zh) 2010-11-05 2013-07-10 南通富士通微电子股份有限公司 芯片封装方法
CN102034720B (zh) * 2010-11-05 2013-05-15 南通富士通微电子股份有限公司 芯片封装方法
DE102011003008B4 (de) * 2011-01-21 2018-07-12 Siltronic Ag Führungskäfig und Verfahren zur gleichzeitig beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben
JP5479390B2 (ja) 2011-03-07 2014-04-23 信越半導体株式会社 シリコンウェーハの製造方法
JP5789869B2 (ja) * 2011-07-28 2015-10-07 東邦エンジニアリング株式会社 研磨パッド用補助板および研磨パッド用補助板を備えた研磨装置
DE102011082857B4 (de) 2011-09-16 2020-02-20 Siltronic Ag Verfahren zur gleichzeitigen beidseitigen Material abtragenden Bearbeitung wenigstens dreier Werkstücke
US8986071B2 (en) * 2011-12-06 2015-03-24 White Drive Products, Inc. Parts carrier assembly for grinding machine
US9427841B2 (en) * 2013-03-15 2016-08-30 Ii-Vi Incorporated Double-sided polishing of hard substrate materials
CN103624665B (zh) * 2013-11-26 2018-05-01 浙江汇锋塑胶科技有限公司 一种蓝宝石触摸面板的两面抛光方法
JP6015683B2 (ja) * 2014-01-29 2016-10-26 信越半導体株式会社 ワークの加工装置およびワークの加工方法
CN103847032B (zh) * 2014-03-20 2016-01-06 德清晶辉光电科技有限公司 一种大直径超薄石英晶片的生产工艺
CN104015122A (zh) * 2014-06-18 2014-09-03 蓝思科技股份有限公司 一种蓝宝石面板的双面铜盘研磨工艺
KR101660900B1 (ko) * 2015-01-16 2016-10-10 주식회사 엘지실트론 웨이퍼 연마 장치 및 이를 이용한 웨이퍼 연마 방법
JP6421640B2 (ja) * 2015-02-25 2018-11-14 株式会社Sumco 半導体ウェーハの枚葉式片面研磨方法および半導体ウェーハの枚葉式片面研磨装置
KR101759875B1 (ko) * 2015-06-24 2017-07-20 주식회사 엘지실트론 웨이퍼 연마장치의 스캔장치 및 스캔시스템
JP6424809B2 (ja) * 2015-12-11 2018-11-21 信越半導体株式会社 ウェーハの両面研磨方法
KR102577033B1 (ko) * 2016-02-16 2023-09-12 신에쯔 한도타이 가부시키가이샤 양면연마방법 및 양면연마장치
JP6974116B2 (ja) * 2017-10-27 2021-12-01 株式会社荏原製作所 基板保持装置並びに基板保持装置を備えた基板処理装置および基板処理方法
CN107717715A (zh) * 2017-11-16 2018-02-23 无锡佳力欣精密机械有限公司 一种铜基止推轴承表面划痕处理工艺与装置
CN107993936A (zh) * 2017-11-30 2018-05-04 北京创昱科技有限公司 衬底加工方法
CN113894635B (zh) * 2021-11-03 2022-06-21 安徽格楠机械有限公司 基于自学习的智能硅基晶圆超精密研磨抛光机

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03188630A (ja) * 1989-12-18 1991-08-16 Sony Corp 半導体基板の製法
JPH04129655A (ja) * 1990-09-14 1992-04-30 Showa Alum Corp ワークの両面等厚研磨加工法
JPH0911112A (ja) * 1995-06-30 1997-01-14 Komatsu Electron Metals Co Ltd 半導体ウェハの研磨方法
JP2000042912A (ja) * 1998-07-24 2000-02-15 Fujikoshi Mach Corp 両面研磨装置
JP2000216119A (ja) * 1999-01-26 2000-08-04 Mitsubishi Materials Silicon Corp 高平坦度ウェ―ハの加工方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54122087A (en) 1978-03-16 1979-09-21 Nippon Telegr & Teleph Corp <Ntt> Simultaneous working method for both surfaces of wafer
JPS5612734A (en) 1979-07-10 1981-02-07 Nec Corp Wafer polishing method
JPS60197367A (ja) 1984-03-19 1985-10-05 Toshiba Ceramics Co Ltd 鏡面ウエハの製造方法
JPH0725024B2 (ja) 1987-11-11 1995-03-22 長岡精機株式会社 ラップ盤
JPH029571A (ja) 1988-06-28 1990-01-12 Fujitsu Ltd 両面研磨方法
DE3929484A1 (de) * 1989-09-05 1991-03-14 Wacker Chemitronic Verfahren zum zweiseitigen chemomechanischen polieren von halbleiterscheiben, sowie vorrichtung zu seiner durchfuehrung und dadurch erhaeltliche halbleiterscheiben
US5514245A (en) * 1992-01-27 1996-05-07 Micron Technology, Inc. Method for chemical planarization (CMP) of a semiconductor wafer to provide a planar surface free of microscratches
JPH06275525A (ja) 1993-03-18 1994-09-30 Shin Etsu Handotai Co Ltd Ｓｏｉ基板及びその製造方法
JP2839822B2 (ja) 1993-08-02 1998-12-16 三菱マテリアルシリコン株式会社 高平坦度ウェーハの製造方法
JP3169120B2 (ja) * 1995-07-21 2001-05-21 信越半導体株式会社 半導体鏡面ウェーハの製造方法
US5643405A (en) * 1995-07-31 1997-07-01 Motorola, Inc. Method for polishing a semiconductor substrate
US5958794A (en) * 1995-09-22 1999-09-28 Minnesota Mining And Manufacturing Company Method of modifying an exposed surface of a semiconductor wafer
JPH09252100A (ja) * 1996-03-18 1997-09-22 Shin Etsu Handotai Co Ltd 結合ウェーハの製造方法及びこの方法により製造される結合ウェーハ
JPH10135165A (ja) * 1996-10-29 1998-05-22 Komatsu Electron Metals Co Ltd 半導体ウェハの製法
JPH10135164A (ja) 1996-10-29 1998-05-22 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
JPH10202511A (ja) 1997-01-21 1998-08-04 Fujikoshi Mach Corp 両面研磨装置
DE19704546A1 (de) 1997-02-06 1998-08-13 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer einseitig beschichteten und mit einem Finish versehenen Halbleiterscheibe
JPH11156699A (ja) * 1997-11-25 1999-06-15 Speedfam Co Ltd 平面研磨用パッド
JPH11233462A (ja) * 1998-02-09 1999-08-27 Naoetsu Electronics Co Ltd 半導体ウエハの両面研磨方法
JPH11254308A (ja) * 1998-03-06 1999-09-21 Fujikoshi Mach Corp 両面研磨装置
JPH11254302A (ja) 1998-03-06 1999-09-21 Fujikoshi Mach Corp 両面研磨装置
US5897426A (en) * 1998-04-24 1999-04-27 Applied Materials, Inc. Chemical mechanical polishing with multiple polishing pads
TW416104B (en) * 1998-08-28 2000-12-21 Kobe Steel Ltd Method for reclaiming wafer substrate and polishing solution composition for reclaiming wafer substrate
JP3528166B2 (ja) 1998-09-10 2004-05-17 三菱住友シリコン株式会社 高平坦度ウェーハの製造方法
JP2000094307A (ja) * 1998-09-18 2000-04-04 Ebara Corp ポリッシング装置
JP3329288B2 (ja) * 1998-11-26 2002-09-30 信越半導体株式会社 半導体ウエーハおよびその製造方法
JP2000260738A (ja) * 1999-03-10 2000-09-22 Hitachi Ltd 半導体基板の研削加工方法ならびに半導体装置および半導体装置の製造方法
DE60025989T2 (de) * 1999-04-09 2006-11-09 Tosoh Corp., Shinnanyo Formschleifprodukt und Benutzung in einer Polierscheibe
US6432823B1 (en) * 1999-11-04 2002-08-13 International Business Machines Corporation Off-concentric polishing system design
US20010039101A1 (en) * 2000-04-13 2001-11-08 Wacker Siltronic Gesellschaft Fur Halbleitermaterialien Ag Method for converting a reclaim wafer into a semiconductor wafer
US6709981B2 (en) * 2000-08-16 2004-03-23 Memc Electronic Materials, Inc. Method and apparatus for processing a semiconductor wafer using novel final polishing method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03188630A (ja) * 1989-12-18 1991-08-16 Sony Corp 半導体基板の製法
JPH04129655A (ja) * 1990-09-14 1992-04-30 Showa Alum Corp ワークの両面等厚研磨加工法
JPH0911112A (ja) * 1995-06-30 1997-01-14 Komatsu Electron Metals Co Ltd 半導体ウェハの研磨方法
JP2000042912A (ja) * 1998-07-24 2000-02-15 Fujikoshi Mach Corp 両面研磨装置
JP2000216119A (ja) * 1999-01-26 2000-08-04 Mitsubishi Materials Silicon Corp 高平坦度ウェ―ハの加工方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486144B1 (ko) * 2002-12-11 2005-04-29 주식회사 실트론 실리콘웨이퍼의 연마 방법
US20100285665A1 (en) * 2007-09-25 2010-11-11 Sumco Techxiv Corporation Semiconductor wafer manufacturing method
US8545712B2 (en) * 2007-09-25 2013-10-01 Sumco Techxiv Corporation Semiconductor wafer manufacturing method
WO2011083667A1 (ja) * 2010-01-05 2011-07-14 住友電気工業株式会社 化合物半導体ウェハの加工方法及び加工装置
CN102696096A (zh) * 2010-01-05 2012-09-26 住友电气工业株式会社 化合物半导体晶片的加工方法以及加工装置
CN117140304A (zh) * 2023-10-30 2023-12-01 新乡市至德精密设备有限公司 一种便于更换磨盘的双面研磨机
CN117140304B (zh) * 2023-10-30 2024-01-09 新乡市至德精密设备有限公司 一种便于更换磨盘的双面研磨机

Also Published As

Publication number Publication date
CN1437762A (zh) 2003-08-20
US20100009605A1 (en) 2010-01-14
KR20030003263A (ko) 2003-01-09
KR100737879B1 (ko) 2007-07-10
CN1203530C (zh) 2005-05-25
DE10196115T1 (de) 2003-05-08
US8283252B2 (en) 2012-10-09
TW507281B (en) 2002-10-21
US20030104698A1 (en) 2003-06-05
DE10196115B4 (de) 2011-06-16
US7589023B2 (en) 2009-09-15

Similar Documents

Publication Publication Date Title
WO2001082354A1 (fr) Procédé de fabrication d&#39;une plaquette de semi-conducteur
KR101947614B1 (ko) 반도체 웨이퍼의 제조 방법
US20090057840A1 (en) Wafer manufacturing method, polishing apparatus, and wafer
EP1238756A1 (en) Chemical mechanical polishing with multiple polishing pads
KR20080075468A (ko) 리세스를 갖는 서브패드를 이용한 디척킹
JPH09270401A (ja) 半導体ウェーハの研磨方法
KR20000035712A (ko) 반도체 웨이퍼 및 그 제조방법
KR100797734B1 (ko) 편면 경면 웨이퍼의 제조 방법
JP2004071833A (ja) 半導体ウェーハの両面研磨方法
JP2004098264A (ja) 研磨布のドレッシング方法及びワークの研磨方法
JP2001156030A (ja) 半導体ウェーハ用研磨ローラおよびこれを用いた半導体ウェーハの研磨方法
JP2004087521A (ja) 片面鏡面ウェーハおよびその製造方法
JP3797065B2 (ja) 片面鏡面ウェーハの製造方法
JP2004356336A (ja) 半導体ウェーハの両面研磨方法
JP2005005315A (ja) ウエーハの研磨方法
JP3494119B2 (ja) 両面研磨装置を用いた半導体ウェーハの研磨方法
JP3528501B2 (ja) 半導体の製造方法
WO2009110180A1 (ja) テンプレートの製造方法およびこのテンプレートを用いた研磨方法
JP2001246554A (ja) 両面研磨装置
JP4982037B2 (ja) 研磨布用ドレッシングプレート及び研磨布のドレッシング方法並びにワークの研磨方法
JP4681970B2 (ja) 研磨パッドおよび研磨機
JP2001232561A (ja) 両面研磨装置を用いた半導体ウェーハの研磨方法
JP2001244159A (ja) 片面鏡面ウェーハ
JP2003165048A (ja) 研磨具の整形方法および研磨装置
US20150343596A1 (en) Circular polishing pad

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN DE KR US

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 10258282

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020027014291

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 018116191

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020027014291

Country of ref document: KR

RET De translation (de og part 6b)

Ref document number: 10196115

Country of ref document: DE

Date of ref document: 20030508

Kind code of ref document: P

WWE Wipo information: entry into national phase

Ref document number: 10196115

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: 8607

REG Reference to national code

Ref country code: DE

Ref legal event code: 8607