WO1997005496A1 - Testeur de dispositif a semiconducteur et systeme de test de dispositif a semiconducteur comportant plusieurs testeurs - Google Patents

Testeur de dispositif a semiconducteur et systeme de test de dispositif a semiconducteur comportant plusieurs testeurs Download PDF

Info

Publication number
WO1997005496A1
WO1997005496A1 PCT/JP1996/002130 JP9602130W WO9705496A1 WO 1997005496 A1 WO1997005496 A1 WO 1997005496A1 JP 9602130 W JP9602130 W JP 9602130W WO 9705496 A1 WO9705496 A1 WO 9705496A1
Authority
WO
WIPO (PCT)
Prior art keywords
test
semiconductor device
section
tray
tested
Prior art date
Application number
PCT/JP1996/002130
Other languages
English (en)
French (fr)
Inventor
Shin Nemoto
Yoshihito Kobayashi
Hiroto Nakamura
Takeshi Onishi
Hiroki Ikeda
Original Assignee
Advantest Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP11617096A external-priority patent/JP3948764B2/ja
Application filed by Advantest Corporation filed Critical Advantest Corporation
Priority to KR1019970702037A priority Critical patent/KR100295703B1/ko
Priority to DE19680785T priority patent/DE19680785B4/de
Priority to US08/809,702 priority patent/US6066822A/en
Publication of WO1997005496A1 publication Critical patent/WO1997005496A1/ja

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31912—Tester/user interface

Definitions

  • the present invention relates to a semiconductor device test apparatus suitable for testing a semiconductor device, in particular, a semiconductor integrated circuit element (hereinafter referred to as IC) as a typical example thereof. More specifically, the present invention conveys a semiconductor device to a test device and tests the semiconductor device in a test section.
  • the semiconductor device is electrically connected to a test head (a part of a test apparatus for supplying and receiving various electric signals for testing).
  • a semiconductor device tester that conducts an electrical test of the semiconductor device by contacting the semiconductor device, removes the semiconductor device from the test section after the test, and sorts the tested semiconductor device into non-defective products and non-defective products based on the test results.
  • a semiconductor device test system including a plurality of such semiconductor device test apparatuses.
  • a semiconductor device test apparatus (generally called an IC tester) that applies a test signal of a predetermined pattern to a semiconductor device to be tested (generally called a DUT) and measures its electrical characteristics includes a semiconductor device test section. In the test section, the semiconductor device is brought into electrical contact with the test head of the test equipment.After the test, the tested semiconductor device is unloaded from the test section, and based on the test results, the tested semiconductor device is conformed. Many of them are equipped with semiconductor device transport processing equipment (generally called a handler) that sorts out defective products. In the present specification, this type of test apparatus equipped with a handler force is referred to as a body device test apparatus. In the following, for the sake of simplicity, a description will be given using I C, which is a typical example of a semiconductor device, as an example.
  • the number of terminals of ICs has increased with the increase in integration, and IC test equipment equipped with a free-fall type handler that performs tests by sliding the ICs under their own weight on an inclined transport path is an edge. It is difficult to test ICs with a large number of children. For this reason, a handler called a horizontal transfer method that can pick up ICs with a vacuum suction head and transfer the picked-up ICs to any location using XY transfer means has recently been developed. Mounted on test equipment.
  • a tray on which a large number of ICs are placed in a plane is placed at a predetermined position of an IC tester, and a predetermined number of Ic is adsorbed from a tray on which the Ic is placed by a mounting head.
  • the ICs thus adsorbed are transported to the preheating section and the test section sequentially by the X-Y transport means and the test is performed. After the test is completed, the tested ICs are transferred to the non-defective and non-defective parts by the XY transport means.
  • the user places a large number of ICs in a flat shape on a general-purpose tray (custom tray) that is used by the user to transport ICs outside the IC test equipment or to store them in a predetermined place.
  • the general-purpose tray on which the IC is mounted is placed in the loader section of the IC test equipment, and Ic is transferred from the general-purpose tray to a test tray that can withstand high and low temperatures through this loader section, and the test tray is passed through a thermostat.
  • the IC is electrically contacted with the test head while the IC is mounted on the test tray, and the test is performed.
  • the test tray is removed. Through the unloader section, and transfers the tested ICs from the test tray to the general-purpose tray while classifying them as good and defective products from the test tray.
  • the Ic test equipment equipped with the former type (1) handler is slow and time-consuming because the number of ICs that can be tested at one time is limited to about 2 to 4. In other words, it is not suitable for high-speed processing.
  • the IC test equipment equipped with the latter type (2) of the nozzle can be brought into contact with the test head of the test equipment in the test section with the IC mounted on the test tray. You can test as many as two or 64 ICs. Therefore, the IC test equipment equipped with the latter type (2) handler is becoming mainstream at present.
  • FIGS. 4 and 5 a conventional type equipped with a handler of the latter type (2) is used.
  • the schematic configuration of the IC test apparatus will be described.
  • the IC test equipment shown in the figure is a test tray.
  • IC storage unit 200 that classifies and stores completed ICs, and the IC under test placed on the general-purpose tray (custom machine tray) KST by the user in advance and transferred to the test tray TST that can withstand high / low temperatures.
  • the heat removal tank 103 applied a high temperature stress to the IC under test in the constant temperature bath 101.
  • the air is cooled by blowing air to return to room temperature, and then carried out to the unloader section 400.
  • a low temperature stress of, for example, about 130 ° C is applied to the test sample in the thermostatic oven 101, the temperature is returned to a temperature at which dew condensation does not occur by heating with a heater or the like. Then unload to the unloader section 400.
  • a test head 104 is placed in the center of the test channel 1102, and the test tray TST taken out one by one from the thermostat 101 is carried on the test head 104, As will be described later, a predetermined number of ICs to be tested among the ICs mounted on the test tray are electrically connected to an IC socket (not shown) mounted on the test head 104. .
  • the test tray TST is transported to the heat removal tank 103 to remove the temperature stress of the tested ICs, Is returned to room temperature and discharged to the unloader section 400.
  • the heat removal tank 103 is also provided with a vertical transfer means, similarly to the constant temperature bath 101, so that a plurality of (for example, nine) test trays TST can be supported in a stacked state by the vertical transfer means. It is configured.
  • the test tray from the test chamber 102 is supported at the bottom, and the top test tray is discharged to the unloader section 400.
  • the tested ICs are removed from the applied temperature stress and returned to the external temperature (room temperature) while the bottom test tray is sequentially moved to the top by the vertical upward movement of the vertical transport means. It is.
  • the IC transport means for transferring ICs from the general-purpose tray KST to the test tray TST in the loader unit 300 includes, as shown in FIG. Two parallel rails 301 facing each other and extending between the two rails 301.
  • the two rails 301 are erected between the two rails 301, and both ends thereof are movable in the Y direction.
  • X-Y transfer means 304 constituted by the movable head 303 can be used. According to the above configuration, the movable head 303 can move 3 ⁇ 4m in the ⁇ direction between the test tray TST and the general-purpose tray KST, and
  • the position correcting means 305 has a relatively deep concave portion, and the IC which is sucked by the suction pad and conveyed to the test tray TST is dropped into the concave portion.
  • the periphery of the recess is surrounded by an inclined surface, which defines the drop position of the IC.
  • the reason for providing such position correction means 305 is that the general-purpose tray KST holds the IC.
  • the recesses formed are relatively larger than the shape of the IC.Therefore, there are large variations in the positions of the ICs stored in the general-purpose tray KST. When transported to the test tray TST, some ICs cannot be dropped directly into the IC TO recess formed in the test tray TST.
  • a position correcting means 2005 is provided, and the position correcting means 105 matches the arrangement accuracy of the IC with the arrangement accuracy of the IC storage recess formed in the test tray TST.
  • the unloader section 400 is provided with two sets of transport means 404 having the same structure as the XY transport means 304 provided in the loader section 300. Then, the tested IC is transferred from the test tray TST carried out to the unloader section 400 to the general-purpose tray KST.
  • Each of the X—Y transfer means 404 is composed of two opposing parallel rails 410 that extend in the front-rear direction (Y direction) of the test apparatus, and these two rails 401 A movable arm 4002 whose both ends are supported by these two rails 401 so as to be movable in the Y-direction, and a test is performed in the direction in which the movable arm 402 extends. It comprises a movable head 403 supported by a movable arm 402 so as to be movable in the horizontal direction (X direction) of the device.
  • a large number of IC carriers 16 are placed in the space between the opposing carriers 13 and the space between the opposing sides 12a and 12b facing each other in a state where ⁇ 3 ⁇ 43 ⁇ 4 is provided.
  • Each IC carrier 16 is put into a carrier TO section 15 which is a rectangular section including two diagonally opposite mounting pieces 14 which are obliquely opposed to each other and displaced in these spaces. Therefore, in the illustrated example, 16 mounting pieces 14 are formed on one side of each 13, so that 16 carriers are provided in each of the above spaces.
  • a TO section 15 is formed, and 16 IC carriers 16 are installed. In the example shown, there are four spaces, so 16 IC carriers 16 can be attached to one test tray TST, a total of 64 IC carriers. Each IC carrier 16 is attached to two mounting pieces 14 by fasteners 17.
  • a pair of latches 23 is attached to the IC carrier 16 as shown in FIG.
  • the latches 23 are integrally formed so as to protrude upward from the bottom surface of the IC accommodating portion 19, and due to the elasticity of a resin material constituting the IC carrier 16, these latches 23 are formed at their tip portions.
  • the opposite claws are elastically biased in the closing direction. Therefore, when the IC element is accommodated in the IC accommodating section 19 or when the IC element is taken out from the IC accommodating section 19, the latch releasing mechanism 25 arranged on both sides of the IC adsorption pad 24 for adsorbing the IC element 2 is used. After increasing the distance between the tips of the two latches 23, the IC is accommodated or taken out. When the latch release mechanism 25 is released from the latch 23, the latch 23 returns to its original state due to its elastic force, and the accommodated IC is locked by the claw at the tip of the latch 23. Will be retained.
  • the IC carrier 16 holds the IC element with the IC element pin 18 exposed on the lower surface side.
  • An IC socket is attached to the test head 104, and a contact 26 of the IC socket projects upward from the upper surface of the test head 104.
  • the pins 18 of the exposed IC element are pressed against the contact 26 of the IC socket, and the IC element is electrically connected to the IC socket of the test head. For this reason, the IC element is pressed downward on the top of the test head 104 to suppress it.
  • the pressure contactor (pusher) 20 to be installed is provided.
  • the pressure contactor 20 force 5 ′ is pressed down from above to hold down the IC element that is in each IC carrier 16, and the test head 10 It is configured to make contact.
  • the number of IC elements connected to the test head 104 at one time depends on the number of IC sockets attached to the test head 104. For example, if the IC elements are arranged in 4 rows and 6 columns as shown in Fig. 9, the IC elements (elements indicated by diagonal lines) in every 4 columns in each row can be tested at once. 16 4 ⁇ 4 IC sockets are mounted on the test head 104. In other words, the first test is performed on 16 IC elements arranged in columns 1, 5, 9, and 13 of each row, and the second test moves the test tray TST by one column of IC elements. The test is performed on 16 IC elements arranged in columns 2, 6, 10, and 14 of each row, and the test is performed four times in the same manner. Testing of all the IC devices completed is completed.
  • test results are based on the serial number assigned to each IC (serial number within one lot), the identification number assigned to the test tray TST, and the number assigned to the IC holder of the test tray TST. Determine and store at the corresponding address in memory.
  • the test IC is transferred from the test tray to the socket of the test head 104 to perform the test. After the test, the test IC is transferred from the playback socket to the test tray and transported. There is also a handler for
  • the IC storage unit 200 stores the test IC stocker 201 that stores the general-purpose tray KST that holds the ICs under test, and the general-purpose tray that stores the tested ICs that have been classified by category according to the test results.
  • One is a tested IC stocker 202 that contains KST.
  • the IC stock force 201 to be tested and the tested IC stocker 202 are configured to be able to accommodate the general-purpose trays in a stacked state.
  • the general-purpose tray KST containing the test ICs stored in a stacked state with the IC under test force 201 is transported from the upper tray to the loader section 300 sequentially, and from the general-purpose tray KST at the loader section 300. Tester stopped in loader section 300 IC under test in TST Transshipment.
  • the tested IC stocker 202 In the examples shown in Fig. 4 and Fig. 5, eight stockers STK-1, STK-2, ..., STK-8 are prepared as the tested IC stocker 202, and the maximum is set according to the test results. It is structured so that it can be stored in eight categories. This means that the tested ICs are not only good and bad, but also good, fast, medium, and slow, or bad ones that need to be retested. This is because they may be sorted. Even if the maximum number of sortable categories is eight, only four general-purpose trays KST can be arranged in the unloader section 400 in the example shown in the figure.
  • the IC stocker 201 to be tested and the IC stocker 201 to be tested have been tested between the substrate 105 and the IC stocker 201 at the top of the tested IC stocker 202.
  • Tray transport means 205 is provided that can move over the entire range of the 1C stocker 202 in the arrangement direction (left and right direction of the test apparatus).
  • the tray conveying means 205 is provided with an ffi tool for holding the general-purpose tray KST on the lower surface thereof. Tested I C stocker
  • the tray transport means 205 moves to the upper part of 201, drive the elevator 20 in that state, raise the general-purpose tray KST stacked in the stocker 201 You.
  • the tray of i ⁇ stage is gripped by the gripper of the tray transport means 205.
  • the elevator 204 descends and returns to the original position.
  • the tray transport means 205 moves in the horizontal direction and stops at the position of the loader unit 300. At this position, the tray transport means 205 removes the general-purpose tray from the gripper, and lowers the general-purpose tray KST to a tray receiver (not shown) located slightly below.
  • Two similar windows 106 are also formed in the substrate 105 above the unloader section 400, and the empty general-purpose tray is held in an exposed state from these windows 106.
  • Each window 106 has, in this example, dimensions to expose two general-purpose trays, and therefore, from the two windows 106 of the unloader section 400, four empty general-purpose trays. It has been a force s exposure. Tested ICs are classified and stored in these empty general-purpose trays KST according to the category assigned to each general-purpose tray. As in the case of the loader unit 300, each general-purpose tray is placed on a tray receiver, and each tray receiver is moved up and down by the elevator 204.
  • the general-purpose tray KST When one general-purpose tray is full, the general-purpose tray KST is lowered from the position of the window 106 by the elevator 20 and the tray storage position of the category assigned to itself by the tray transport means 205. It will be TO.
  • Reference numeral 206 shown in FIGS. 4 and 5 denotes an empty trace stocker that stores an empty general-purpose tray KST.
  • An empty general-purpose tray is conveyed from the empty trace force 200 to the position of each window 106 of the unloader section 400 by the tray conveying means 205 and the elevator 20 and held there, and is used to store tested ICs. Offered.
  • the unloader section 400 has about eight at a time. It is only possible to transfer while transferring Ic from the test tray to the general-purpose tray, so it takes time to transfer the tested IC. In addition, since the work is performed while performing the classification, it takes time to perform the classification. For this reason, although two XY transfer devices are provided in the unloader section 400, the time required for sorting is still longer than the time required for testing.
  • the XY transfer means is used. 404 stores in the storage device that the tested IC has been transferred to the general-purpose tray by the address assigned to each IC carrier 16 on the test tray TST, and based on this storage, transfers to the test tray TST.
  • the transfer operation is performed so that the ICs that were forgotten are not left, but in rare cases, the ICs that were forgotten to be transferred may remain on the test tray.
  • test tray TST is transported to the loader section 300 as it is, so that the loader section 300 newly covers the remaining tested ICs.
  • Test ICs will be mounted on top of each other.
  • the IC under test in the two-tiered stack protrudes from the surface of the test tray, and thus protrudes upward when the next test tray is seen on the upper side inside the thermostat 101.
  • the upper IC under test will be pushed out and fall when the next test tray force s ' is inserted, or it may cause a breakage accident.
  • a first object of the present invention is to provide an IC test system capable of executing a transfer operation of a tested IC from a test tray to a general-purpose tray at a high speed at a high speed. It is to provide.
  • a second object of the present invention is to provide an IC test system that includes a plurality of IC test devices and sequentially performs tests under different conditions on a large number of ICs using the IC test devices.
  • An object of the present invention is to provide an IC test system in which a plurality of tests are performed in a time as short as possible and a classification operation performed according to the test results can be performed in a short time.
  • a third object of the present invention is to provide an IC test apparatus capable of preventing an accident that a tested IC is left behind on a test tray.
  • a fourth object of the present invention is to provide an IC test apparatus capable of detecting that IC has spilled from a test tray on which IC is mounted.
  • the above stored information storage means which is determined by the serial number given to, the identification number given to each general-purpose tray, and the number given to each I part of the general-purpose tray, Stores the test results of the tested ICs placed in each I03 ⁇ 4 ⁇ section of the general-purpose tray and the stored information such as the socket number contacted in the above test section.
  • An IC test system is provided that allows the above-described test ICs to be classified by a computer.
  • all tested ICs can be classified by using the storage information stored in the storage information storage means by the classification dedicated device. Therefore, ICs can be reloaded at high speed because the unloader section simply transfers ICs from the test tray to the general-purpose tray without performing classification work. In particular, because there are many classifications, even if a general-purpose tray of the corresponding category is not placed in the unloader, the general-purpose tray of that category is transported to the unloader. You don't have to do that, so you can increase speed.
  • the host computer that controls the IC test equipment or the above-mentioned IC test equipment is provided with storage information storage means, and the serial number assigned to each IC and the identification number assigned to each general-purpose tray And the address of the storage information storage means determined by the number assigned to each I part of the general-purpose tray, the test result of the tested IC assigned to each I part of the general-purpose tray, and the socket contacted by the test part.
  • the tested ICs are classified into only good and defective products, and based on the stored information stored in the storage means.
  • An IC test system is provided, in which the dedicated sub-classification work of the tested ICs is performed by a dedicated classifying machine.
  • the IC to be tested is transferred from the general-purpose tray to the test tray at the mouth, and is transferred to the test section, and the IC is tested at the test section. No, after the test is completed, it is carried out to the unloader section, the tested IC is transferred from the test tray to the general-purpose tray, the empty test tray is sent from the unloader section to the loader section, and the empty test tray is newly loaded at the loader section.
  • IC tester that loads ICs under test and tests ICs continuously, ICs are placed on the moving test tray between the unloader and loader. ?
  • an IC test apparatus which is provided with an IC detection sensor for detecting whether or not the IC is present, and which can detect a state where the IC is left on the test tray.
  • the IC under test is reloaded from the general-purpose tray to the test tray in the loader section, transported to the test section, the IC is tested in the test section, and the unloader section is completed after the test.
  • the test IC is transferred from the test tray to the general-purpose tray, the empty test tray is sent from the unloader to the loader, and a new test is performed on the empty test tray in the loader.
  • An IC test apparatus provided with an IC detection sensor for detecting an IC is provided.
  • the IC under test is reloaded from the general-purpose tray to the test tray in the loader section, transported to the test section, and the IC is tested in the test section. Unload and transfer the tested IC from the test tray to the general-purpose tray, and send the empty test tray from the unloader to the loader, where a new test is performed on the empty test tray.
  • test tray In an IC tester that loads IC and tests IC continuously, the test tray is transported halfway along the path of the test tray transported from the loader section to the test section.
  • I.I. is placed on the test tray moving from the unloader section to the loader section. 5 'Even if the IC is left behind, the presence of the IC can be detected by the IC detection sensor, so when the test tray reaches the loader, the remaining IC is removed from the test tray at the loader. 6 02130
  • the test tray is moved to the test section. It is possible to detect the I part of the test tray that has been emptied before it is transported. Therefore, the test section can stop the test operation on the empty section I of the test tray, so that no wasted time is spent and the test time can be reduced.
  • FIG. 1 is a block diagram for explaining the overall configuration of the first embodiment of the IC test system according to the present invention.
  • FIG. 5 is a schematic perspective view of the IC test apparatus shown in FIG.
  • FIG. 6 is an exploded perspective view for explaining the structure of an example of a test tray used in an IC test device.
  • Fig. 7 is a schematic diagram for explaining the storage status of ICs in the test tray shown in Fig. 6.
  • FIG. 7 is a schematic diagram for explaining the storage status of ICs in the test tray shown in Fig. 6.
  • FIG. 8 is an enlarged sectional view for explaining an electrical connection state between the IC under test mounted on the test tray shown in FIG. 6 and the test head.
  • FIG. 9 is a plan view for explaining the test order of the IC to be mounted on the test tray.
  • FIG. 10 is a perspective view for explaining the structure of the stopping force for TO of the general-purpose tray used in the IC test apparatus.
  • FIG. 11 is a schematic perspective view for explaining a configuration of a main part of an embodiment of an IC test apparatus according to the present invention.
  • FIG. 12 is a schematic sectional view of FIG.
  • FIG. 13 is an enlarged perspective view showing a part of the IC test apparatus shown in FIG. BEST MODE FOR CARRYING OUT THE INVENTION
  • the storage information storage means 4 is provided in the host computer 2.
  • This storage information storage means 4 stores all the IC test results. Each time the IC that has been tested in the unloader section of each handler section 11 is transferred from the test tray to the general-purpose tray, the serial number assigned to each IC and the identification number assigned to each general-purpose tray are obtained.
  • the address of the storage information storage means 4 to be stored is determined based on the number, the number assigned to each I section of the general-purpose tray, and the like, and is stored at that address.
  • the test results include the test conditions, classification of high-speed, medium-speed, and high-speed operating speeds among non-defective products, necessity of retesting for defective products, socket numbers of test heads contacted during testing, etc.
  • the stored information to be stored is transmitted to the host computer 2 via the IC tester section 10 by a communication means 5 such as a GPIB communication port or an RS232C communication port between computers, and is stored in the storage information storage means 4. To memorize.
  • the IC is taken out from the general-purpose tray KST carried to the dedicated sorting machine 3 by the IC suction head provided in the dedicated sorting machine 3, and stored at the address corresponding to the take-out position. Performs classification of tested ICs according to the stored information.
  • each of the IC test apparatuses 1A, 1B, and 1C is mounted on a test tray and transported similarly to the conventional IC test apparatus described above with reference to FIGS.
  • a chamber unit for testing the IC was, ⁇ the IC storage section which store classifies test IC and tested IC, the IC under test placed on the user force s advance universal tray, withstand high / ⁇ temperature Transfer the test ICs from the test tray to the general-purpose tray, which are transferred to the test tray and re-mounted, and after the tests in the chamber have been completed and the test IC placed and transported on the test tray are transferred.
  • an unloader section for reloading.
  • the full-purpose general-purpose tray KST is returned to the container 27 by the transport means.
  • the container 27 for example, the general-purpose tray KST loaded with defective products is stored from the lower side, and the general-purpose tray KST containing the good products is stored from the upper side. In this way, general-purpose trays storing non-defective products and defective products are sorted in the container 27.
  • the IC tester 1B In the IC tester 1B, all the tested ICs judged as good by the IC tester 1A are tested and stored in the general-purpose tray force container 27 loaded with good and defective products. Transferred to IC test equipment 1C. In this IC tester 1C, tests with further different conditions are performed. However, as in the preceding IC tester 1B, only a general-purpose tray loaded with a good and tested IC is taken out of the container 27 and sent to the loader. Only ICs sent and judged as good are tested. However, the IC test apparatus 1C at the final stage transmits the test result to the host computer 2 for each IC of each general-purpose tray, and stores it in the storage information storage means 4 provided in the host computer 2.
  • an IC detection sensor 500 of a light-transmitting plate constituted by a light source 501 and a light receiver 502 is provided between an unloader section 400 and a loader section 300, and a test tray.
  • a case is shown in which a plurality of ICs are arranged to face each other with one TST interposed and orthogonal to the movement direction, and to detect whether or not ICs are left on the test tray.
  • the IC detection sensors 500 are provided corresponding to the number of rows (the number of rows) of the IC carriers 16 mounted on the test tray TST. In other words, if the number of arrays of IC carriers 16 mounted in the direction (column direction) perpendicular to the direction of movement of the test tray TST is four (four rows) as shown in the figure, four IC carriers are used.
  • the IC detection sensors 500 may be provided at an arrangement pitch of the IC carriers 16 in the column direction.
  • the light source 501 is arranged above the test tray, and the light receiver 502 is arranged below the test tray. Good.
  • a through hole 16 A is formed in the bottom plate of each IC carrier 16, and light passing through the through hole 16 A is detected by the photodetector 502.
  • the bottom plate of each IC carrier 16 has an opening through which the light from the light source 501 passes (such as an opening through which the IC pins are exposed) in addition to the through hole 16 A, so that it passes through the through hole 16 A. Only the scattered light must be detected.
  • the test tray TST is arranged on one side parallel to the traveling direction of the rectangular frame 12 constituting the test tray TST in the traveling direction of the test tray. Penetration of the bottom plate of each IC carrier 16! At the position corresponding to 6 A, attach a reflection mark 503 A. This reflection mark 503 A is formed by each IC carrier whose length in the traveling direction is arranged in the traveling direction of the test tray. 2130
  • the reflection type optical sensor 504 is arranged above the test tray, and the light projected from the optical sensor 504 and reflected by the reflection mark 503A is detected. While this optical sensor 504 detects the light reflected from the reflection mark 503 A, the IC detection sensor 504 detects the force 5 ′ depending on whether the light is detected or not. It is configured to detect light passing only through it and detect the presence or absence of IC.
  • IC is described as an example of a semiconductor device.
  • the present invention can be applied to a test apparatus for testing a semiconductor device other than IC, and the same operation and effect can be obtained.

Description

明 細 書 半導体デバイス試験装置及び複数の半導体デバイス試験装置を備えた 半導体デバイス試験システム 技術分野
この発明は、 半導体デバイス、 特にその代表例である半導体集積回路素子 （以 下、 I Cと称す） を試験するのに好適な半導体デバイス試験装置に関する。 さら に詳しく言うと、 この発明は、 半導体デバイスを試験するために搬送し、 テスト 部において半導体デバイスをテストへッド （試験用の各種の電気信号を供給及び 受信する試験装置の部分） に電気的に接触させて半導体デバイスの電気的試験を 行い、 試験後に半導体デバイスをテスト部から搬出し、 試験結果に基づいて試験 済み半導体デバイスを良品、 不良品に仕分けを行なう形式の半導体デバイス試験 装置、 並びにこのような半導体デバイス試験装置を複数台備えた半導体デバイス 試験システムに関する。 景技術
試験すべき半導体デバイス （一般に DU Tと呼ばれる） に所定のパターンの試 験信号を印加してその電気的特性を測定する半導体デバイス試験装置 （一般に I Cテスタと呼ばれる） には、 半導体デバイスをテスト部に搬送し、 このテスト 部において半導体デバイスを試験装置のテストへッドに電気的に接触させ、 試験 後に試験済み半導体デバイスをテスト部から搬出し、 試験結果に基づいて試験済 み半導体デバイスを良品、 不良品に仕分けする半導体デバイス搬送処理装置 （一 般にハンドラと呼ばれる） が装着されているものが多い。 本明細書ではこの種の ハンドラ力装着されている試験装置を 体デバイス試験装置と称する。 なお、 以下においては、 説明を簡単にするために、 半導体デバイスの代表例である I C を例に取って説明する。
I Cは集積度の向上と共に端子数が多くなり、 I Cを傾斜した搬送路で自重に より滑走させて試験を行う自然落下式のハンドラを装着した I C試験装置では端 子数の多い I Cを試験することは困難になっている。 このため、 最近では I Cを. 真空吸着へッドで吸着し、 X— Y搬送手段を使用して吸着した I Cを任意の場所 に搬送することができる水平搬送方式と呼ばれているハンドラが I C試験装置に 装着されている。
水平搬送方式のハンドラを装着した I C試験装置として、 従来より次の 2つの 形式のものが実用に供されている。
( 1 ) 多数個の I Cを平面状に載置したトレーを I C試験装置の所定位置に置 き、 この I cを載置したトレ一から真 着ヘッドで所定数の I cを吸着し、 こ れら吸着した I Cを X— Y搬送手段を^して予熱部—テスト部へと順次搬送し て試験を行い、 試験終了後、 試験済み I Cを X— Y搬送手段を使用して良品及び 不良品に仕分けしながらトレーに戻す形式のもの、
( 2 ) ユーザが I C試験装置の外部で I Cを運搬したり、 所定の場所に格納し たりするのに使用される汎用トレー （カストマトレー） に多数個の I Cを平面状 に載置し、 この I Cを載置した汎用トレ一を I C試験装置のローダ部に配置し、 このローダ部で汎用トレ一から高 z低温に耐えるテストトレーに I cを転送し、 このテスト トレ一を恒温槽を経由してテスト部に搬送し、 このテスト部でテスト トレーに I Cを搭載したままテストへッドに I Cを電気的に接触させて試験を実 施し、 試験終了後、 テスト トレ一を除^ fを経由してアンローダ部に搬出し、 こ のアンローダ部で試験済み I Cをテストトレーから良品、 不良品に分類しながら 汎用トレ一に転送する形式のもの、
である。
前者の形式 （1 ) のハンドラを装着した I c試験装置は、 一度に試験できる I Cの個数が 2〜 4個程度に制限されるため処理速度が遅く、 時間がかかる。 つ まり、 高速処理に適していない。 後者の形式 （2 ) のノヽンドラを装着した I C試 験装置は、 I Cをテストトレーに搭載した状態でテスト部において試験装置のテ ストヘッドに接触させることができるので、 一度に 1 6個、 3 2個、 或いは 6 4 個等の多数個の I Cを試験することができる。 従って、 現在は後者の形式 ( 2 ) のハンドラを装着した I C試験装置が主流になりつつある。
まず、 図 4及び図 5を参照して後者の形式 （2 ) のハンドラを装着した従来の I C試験装置の概略の構成を説明する。 図示の I C試験装置は、 テストトレ一. T S Tに搭載されて搬送されて来た例えば半導体メモリのような I Cを試験する チャンパ部 1 0 0と、 これから試験を行なう I C (被試験 I C) や、 試験済みの I Cを分類して格納する I C格納部 2 0 0と、 ユーザが予め汎用トレー （カスト マトレ一） K S Tに載置した被試験 I Cを、 高/低温に耐えるテスト トレー T S Tに転送、 載置し直す口一ダ部 3 0 0と、 チヤンバ部 1 0 0での試験が終了 し、 テストトレ一 T S Tに載置されて^!されて来た試験済みの I Cをテストト レ一 T S Tから汎用トレー K S Tに転送、 載置し直すアンローダ部 4 0 0とを備 えている。 このアンローダ部 4 0 0は、 一般には、 試験結果のデータに基づいて 試験済み I Cをカテゴリごとに分類して対応する汎用トレ一に搭載するように構 成されている。
チャンバ部 1 0 0は、 テストトレ一 T S Tに積み込まれた被試験 I Cに目的と する高温又は低温の温度ストレスを与える恒显槽 1 0 1と、 この恒显槽 1 0 1で 温度ストレスが与えられた状態にある I Cの電気的試験を実行するテストチャン ノ 1 0 2と、 テストチャンバ 1 0 2での試験が終了した I C力ら、 恒温槽 1 0 1 で与えられた温度ストレスを除去する除熱槽 1 0 3とによって構成されている。 テストチャンバ 1 0 2はその内部に I C試験装置のテストヘッド 1 0 4を含み、 このテストへッド 1 0 4に電気的に接触させられた被試験 I Cに対してこのテス トへッド 1 0 4を通じて試験用の各種の電気信号を供給するとともに被試験 I C からの応答信号を受信して試験装置へ送る。
テスト トレ一 T S Τはローダ部 3 0 0→チャンバ部 1 0 0の恒温槽 1 0 1→ チャンバ部 1 0 0のテストチャンバ 1 0 2→チャンバ部 1 0 0の除熱槽 1 0 3→ アンローダ部 4 0 0→ローダ部 3 0 0と循環移動される。 恒 f显槽 1 0 1及ぴ除熱 槽 1 0 3はテストチャンバ 1 0 2よりも背が高く、 従って、 上方に突出した部分 を有する。 これら恒温槽 1 0 1と除熱槽 1 0 3の上方に突出した上部間に、 図 5 に示すように基板 1 0 5が差し渡され、 この基板 1 0 5上にテストトレー搬送手 段 1 0 8が装着され、 このテストトレ一搬送手段 1 0 8によってテスト トレー T S Tが、 除熱槽 1 0 3側から恒 f显槽 1 0 1に向って移送される。
除熱槽 1 0 3は、 恒温槽 1 0 1で被試験 I Cに高温の温度ストレスを印加した 場合には、 送風により冷却して室温に戻してからアンローダ部 4 0 0に搬出す る。 また、 恒温槽 1 0 1で被試験 Iじに、 例えば一 3 0 °C程度の低温の温度スト レスを印加した場合には、 或いはヒータ等で加熱し、 結露が生じない程度の 温度に戻してからアンローダ部 4 0 0に搬出する。
ローダ部 3 0 0で被試験 I C力5 ¾み込まれたテスト トレー T S Tは、 ローダ部 3 0 0からチャンバ部 1 0 0の恒？是槽 1 0 1に搬送される。 恒温槽 1 0 1には垂 直搬送手段が装着されており、 この垂] 1¾送手段は複数枚 （例えば 9枚） のテス トトレ一T S Tを積層状態で支持できるように構成されている。 図示の例では ローダ部 3 0 0からのテストトレーが一番上に支持され、 一番下のテストトレー がテストチャンバ 1 0 2へ搬出される。垂直搬送手段の垂直方向下方への移動に よって一番上のテストトレーが一番下まで順次移動される間に、 また、 テスト チャンバ 1 0 2が空くまで待機する間に、 被試験 I Cは高温又は低温の所定の温 度ストレスを与えられる。 テストチャンノ 1 0 2にはその中央にテストへッド 1 0 4が配置されており、 恒温槽 1 0 1から一枚づっ搬出されたテスト トレー T S Tがテストヘッド 1 0 4の上に運ばれ、 後述するように、 そのテスト トレー に搭載された被試験 I Cの内の所定数の被試験 I Cがテストヘッド 1 0 4に取り 付けられた I Cソケッ ト （図示せず） と電気的に接続される。 テストヘッド 1 0 4を通じて一枚のテストトレ一上の全ての被試験 I Cの試験が終了すると、 テス トトレ一 T S Tは除熱槽 1 0 3へ搬送されて試験済み I Cの温度ストレスが除去 され、 I Cの温度を室温に戻し、 アンローダ部 4 0 0に排出する。
除熱槽 1 0 3も上記恒温槽 1 0 1と同様に垂直搬送手段を備えており、 この垂 直搬送手段により複数枚 （例えば 9枚） のテスト トレ—T S Tを積層状態で支持 できるように構成されている。 図示の例ではテストチャンバ 1 0 2からのテスト トレーが一番下に支持され、 一番上のテストトレーがアンローダ部 4 0 0へ排出 される。 垂直搬送手段の垂直方向上方への移動によって一番下のテスト トレーが 一番上まで順次移動される間に、 試験済み I Cは与えられた温度ストレスが除ま されて外部温度 （室温） に戻される。
アンローダ部 4 0 0へ排出されたテストトレ一 T S T上の試験済み I Cはテス ト トレ一から試験結果のカテゴリ毎に分類されて、 対応する汎用トレー K S丁に 転送、 格納される。 アンローダ部 400で空になったテストトレー T STはロー ダ部 300に搬送され、 ここで汎用トレー KSTから再び被試験 I〇カ 送、 載 置される。 以下、 同様の動作を繰り返すことになる。
ローダ部 300において汎用トレー KSTからテストトレー TSTに I Cを転 送する I C搬送手段としては、 図 5に示すように、 基板 105のローダ部 300 の上部に、 試験装置の前後方向 （この方向を Y方向とする） に延在するように架 設された対向する平行な 2本のレール 301と、 これら 2本のレール 301間に 架設され、 Y方向に移動可能にその両端部がこれら 2本のレール 301に支持さ れた可動アーム 302と、 この可動アーム 302の延在する方向に、 従って、 試 験装置の左右方向 （この方向を X方向とする） に移動可能に可動アーム 302に 支持された可動へッド 303とによって構成される X— Y搬送手段 304を用い ることができる。 上記構成によれば、 可動へッド 303は、 テストトレー TST と汎用トレー KSTとの間を γ方向に ¾m移動することができ、 かつ可動アーム
302に沿って X方向に移動することができる。
可動へッド 303の下面には I C吸着パッドが上下方向に移動可能に装着され ており、 可動へッド 303の X— Y方向移動とこの吸着パッドの下方への移動に より汎用トレー KSTに載置された I Cに吸着パッドが当接し、 真空吸引作用に より I Cを吸着、 保持して汎用トレ一 KSTからテストトレ一 TSTに I Cを搬 送する。 吸着パッドは可動へッド 303に対して、 例えば 8本程度装着され、 一 度に 8個の I Cを汎用トレー KSTからテストトレー TSTに搬送できるように 構成されている。
なお、 汎用トレー KSTの停止位置とテストトレー TSTの停止位置との間に はプリサイサと呼ばれる I Cの位置修正手段 305 (図 5) 力'設けられている。 この位置修正手段 305は比較的深い凹部を有し、 この凹部に吸着パッドに吸着 されてテストトレ一 T STへ搬送される I Cをいつたん落し込む。 凹部の周縁は 傾斜面で囲まれており、 この傾斜面で I Cの落下位置が規定される。 位置修正手 段 305によって 8個の I Cの相互の位置を正確に規定した後、 これら位置が規 定された I Cを再び吸着パッドにて吸着し、 テストトレー T STに搬送する。 こ のような位置修正手段 305を設ける理由は、 汎用トレー KSTでは I Cを保持 する凹部は I Cの形状より も比較的大きく形成されており、 このため、 汎用ト レー K S Tに格納されている I Cの位置には大きなバラツキがあり、 この状態で 吸着パッドにて吸着した I Cを直接テストトレー T S Tに搬送すると、 テストト レー T S Tに形成された I C TO凹部に直接落し込むことができない I Cが 在 することになる。 このために位置修正手段 3 0 5を設け、 この位置修正手段 3 0 5でテストトレー T S Tに形成された I C収納凹部の配列精度に I Cの配列精度 を合せるようにしている。
アンローダ部 4 0 0にはローダ部 3 0 0に設けられた X— Y搬送手段 3 0 4と 同一構造の搬送手段 4 0 4が 2組設けられ、 これら X— Y搬送手段 4 0 4によつ てアンローダ部 4 0 0に搬出されたテスト トレー T S Tから試験済みの I Cを汎 用トレ一 K S Tに積み替える。 各 X— Y搬送手段 4 0 4は、 試験装置の前後方向 (Y方向） に延在するように架設された対向する平行な 2本のレール 4 0 1と、 これら 2本のレール 4 0 1間に架設さ Y方向に移動可能にその両端部がこれ ら 2本のレール 4 0 1に支持された可動アーム 4 0 2と、 この可動アーム 4 0 2 の延在する方向に、 従って、 試験装置の左右方向 （X方向） に移動可能に可動 アーム 4 0 2に支持された可動へッド 4 0 3とによって構成されている。
図 6にテストトレー T S Tの一例の構造を示す。 テスト トレ一 T S Tは方形フ レーム 1 2に複数のさん 1 3力5'平行かつ等間隔に形成されており、 これらさん 1 3の両側、 及びさん 1 3と対向するフレーム 1 2の辺 1 2 a、 1 2 bにそれぞれ 複数の取付け片 1 4が等間隔で突出形成されている。 各さん 1 3の両側の取り付 け片 1 4は、 一方の側の取り付け片 1 4が反対側の取り付け片 1 4の中間に位置 するように形成されており、 同様に、 フレーム 1 2の辺 1 2 a、 1 2 bの取り付 け片 1 4は対向するさん 1 3の取り付け片 1 4の中間に位置するように形成され ている。 これら対向するさん 1 3間の空間、 及びさん 1 3と対向する辺 1 2 a、 1 2 bとの間の空間に、 それぞれ多数個の I Cキャリア 1 6力併置状態で Φ¾¾さ れる。 各 I Cキャリア 1 6は、 これら空間において位置がずれている斜めに対向 する 2つの取付け片 1 4を対角線方向の角部に含む 1つの長方形の区画である キャリア TO部 1 5に TOされる。 従って、 図示の例では各さん 1 3の一方の側 に 1 6個の取り付け片 1 4が形成されているから、 上記各空間に 1 6個のキヤリ ァ TO部 1 5が形成され、 1 6個の I Cキャリア 1 6力 s取り付けられる。 図示の 例では 4つの空間があるから I Cキャリア 1 6は 1つのテストトレ一 T S Tに 1 6 X 4個、 合計で 6 4個、 取付けることができる。 各 I Cキャリア 1 6は 2つの 取付け片 1 4にファスナ 1 7により取付けられる。
I Cキャリア 1 6の外形は同一开娥、 同一寸法をしており、 その中央部に I C 素子を TOする I C収容部 1 9力形成されている。 この I C収容部 1 9の开 及 び寸法は収容する I C素子の形状及びす法に応じて決められる。 I C収容部 1 9 はこの例では方形の凹部とされている。 I C収容部 1 9の外形はキャリア 部 1 5の対向する取り付け片間の空間に遊嵌する寸法に選択されており、 I C収容 部 1 9の両端部には取付け片 1 4上に配置される突出部がそれぞれ設けられてい る。 これら両突出部にはファスナ 1 7力 ¾ 通される取付け用の穴 2 1と、 位置決 め用ピンが揷入される穴 2 2とがそれぞれ形成されている。
I Cキャリア 1 6に TOされた I C素子の位置ずれや飛出しを防止するため、 例えば図 7に示すように一対のラッチ 2 3が I Cキャリア 1 6に取り付けられて いる。 これらラッチ 2 3は I C収容部 1 9の底面から上方に突出するように一体 に形成されており、 かつ I Cキャリア 1 6を構成する樹脂材の弾性により、 これ らラッチ 2 3はそれらの先端部の対向する爪が閉じる方向に弾性バイァスされて いる。 従って、 I C素子を I C収容部 1 9に収容する際に、 又は I C収容部 1 9 から取り出す際に、 I C素子を吸着する I C吸着パッド 2 4の両側に配置された ラッチ解放機構 2 5により 2つのラッチ 2 3の先端部の間隔を広げた後、 I Cの 収容又は取り出しが行われる。 ラッチ解放機構 2 5をラッチ 2 3から離すと、 こ れらラッチ 2 3はその弾性力で元の状態に戻り、 収容された I Cはラッチ 2 3先 端部の爪で抜け止めされた状態に保持される。
I Cキャリア 1 6は図 8に示すように I C素子のピン 1 8を下面側に露出させ た状態で I C素子を保持する。 テストへッド 1 0 4には I Cソケットが取り付け られており、 この I Cソケットのコンタクト 2 6がテストヘッド 1 0 4の上面か ら上方へ突出している。 この露出した I C素子のピン 1 8を I Cソケットのコン タクト 2 6に押し付け、 I C素子をテストへッドの I Cソケットに電気的に接続 する。 このためにテストへッド 1 0 4の上部には I C素子を下向きに押圧して抑 え付ける圧接子 （プッシヤー） 2 0が設けられ、 この圧接子 2 0力5'各 I Cキヤリ ァ 1 6に TOされている I C素子を上方から押圧して抑え付け、 テストへッド 1 0 に接触させるように構成されている。
テストヘッド 1 0 4に一度に接続される I C素子の個数はテストヘッド 1 0 4 に取り付けられた I Cソケットの個数に依存する。 例えば図 9に示すように I C 素子が 4行 X I 6列に配列されている場合には、 各行の 4列置きの I C素子 （斜 線で指示する素子） を 1度に全部試験できるように、 4 X 4の 1 6個の I Cソ ケットがテストヘッド 1 0 4に取り付けられる。 つまり、 1回目の試験は各行の 1、 5、 9、 1 3列にそれぞれ配置された 1 6個の I C素子に対して実施され、 2回目の試験はテストトレ一 T S Tを I C素子 1列分移動させて各行の 2、 6、 1 0、 1 4列に配置された 1 6個の I C素子に対して実施され、 以下同様にして 4回の試験を実施することにより 1つのテスト トレーに載置された全ての I C素 子の試験が終了する。 試験の結果は、 各 I Cに割り当てられたシリアル番号 （1 ロッ ト内のシリアル番号） 、 テストトレー T S Tに付された識別番号、 及びテス トトレ一 T S Tの I C収容部に割り当てられた番号によってアドレスを決定し、 メモリの対応するアドレスに記憶する。 ここで、 テストヘッド 1 0 4に 3 2個の I Cソケットを取り付けることができる場合には 2回の試験を実施するだけで 4 行 1 6列に配列された 6 4個のすべての I C素子を試験することができる。 な お、 テストチャンバ 1 0 2において被 験 I Cをテストトレーからテストヘッド 1 0 4のソケッ トに転送して試験を行い、 試験終了後、 再ぴソケッ トからテスト トレーに転送して搬送する形式のハンドラもある。
I C格納部 2 0 0には被試験 I Cを棚した汎用トレー K S Tを収容する被試 験 I Cストッカ 2 0 1と、 試験の結果に応じてカテゴリ毎に分類された試験済み I Cを格納した汎用トレ一 K S Tを収容する試験済み I Cストッカ 2 0 2と力設 けられている。 これら被試験 I Cストツ力 2 0 1及び試験済み I Cストッカ 2 0 2は汎用トレーを積層状態で収容できるように構成されている。 被試験 I Cス トツ力 2 0 1に積層状態で収容された 験 I Cを格納した汎用トレー K S Tは 上部のトレーから順次ローダ部 3 0 0に運ばれ、 ローダ部 3 0 0において汎用ト レー K S Tからローダ部 3 0 0に停止しているテスト トレー T S Tに被試験 I C を積み替える。
被試験 I Cストッカ 2 0 1及び試験済み I Cストッカ 2 0 2は同じ开娥及び構 造を有するものでよく、 その 1つを図 1 0に示すように、 上面が開放され、 かつ 底面に開口を有するトレー支持枠 2 0 3と、 このトレー支持枠 2 0 3の下部に配 置され、 トレー支持枠 2 0 3底面の開口を通じてトレー支持枠 2 0 3内を上下方 向に昇降可能なエレベータ 2 0 4とを具備している。 トレー支持枠 2 0 3内には 汎用トレー K S Tが複数枚積み重ねられて TO、 支持され、 この積み重ねられた 汎用トレ一 K S Tがトレー支持枠 2 0 3の底面から侵入するエレべ一タ 2 0 4に よつて上下方向に移動させられる。
図 4及ぴ図 5に示す例では、 試験済み I Cストッカ 2 0 2として 8個のストッ 力 S T K— 1、 S T K— 2、 · · ·、 S T K— 8を用意し、 試験結果に応じて最 大 8つのカテゴリに分類して格納できるように構成されている。 これは、 試験済 み I Cを良品と不良品の別の外に、 良品の中でも動作速度が高速のもの、 中速の もの、 低速のもの、 或いは不良品の中でも再試験が必要なもの等に仕分けするこ とがあるからである。 仕分け可能なカテゴリの最大が 8種類としても、 図示の例 ではアンローダ部 4 0 0には 4枚の汎用トレ一 K S Tしか配置することができな レ 。 このため、 アンローダ部 4 0 0に配置されている汎用トレー K S Tに割り当 てられたカテゴリ以外の力テゴリに分類される試験済み I C素子が発生した場合 には、 アンローダ部 4 0 0から 1枚の汎用トレ一 K S Tを I C格納部 2 0 0に戻 し、 これに代えて新たに発生したカテゴリの I C素子を格納すべき汎用トレー K S Tを I C格納部 2 0 0からアンローダ部 4 0 0へ転送し、 その I C素子を格 納するという手順を取っている。
図 5に示すように、 被試験 I Cストッカ 2 0 1及び試験済み I Cストッカ 2 0 2の上部には基板 1 0 5との間において被試験 I Cストッカ 2 0 1と試験済み
1 Cストッカ 2 0 2の配列方向 （試験装置の左右方向） の全範囲にわたって移動 可能なトレー搬送手段 2 0 5が設けられている。 このトレー搬送手段 2 0 5はそ の下面に汎用トレ一 K S Tを把持する ffi^具を備えている。 被試験 I Cストッカ
2 0 1の上部にトレー搬送手段 2 0 5を移動させ、 その状態でエレべ一タ 2 0 を駆動させ、 ストッカ 2 0 1内に積み重ねられた汎用トレー K S Tを上昇させ る。 上昇して来た汎用トレ一 K S Tの; i±段のトレ一をトレー搬送手段 2 0 5の. 把持具で把持する。 トレー搬送手段 2 0 5に被試験 I Cを格納している最上段の 汎用トレー K S Tを引き渡すと、 エレベータ 2 0 4は下降し、 元の位置に戻る。 トレ一搬送手段 2 0 5は水平方向に移動し、 ローダ部 3 0 0の位置で停止する。 この位置でトレ一搬送手段 2 0 5は把持具から汎用トレ一を外し、 僅か下方に位 置するトレ一受け （図示せず） に汎用トレー K S Tを降ろす。 トレ一受けに汎用 トレ一 K S Tを降ろしたトレー搬送手段 2 0 5はローダ部 3 0 0以外の位置に移 動する。 この状態で汎用トレ一 K S T力 s載置されているトレー受けの下側からェ レベータ 2 0 4力 s上昇し、 このトレ一受けを上方へ上昇させる。 従って、 被試験 I Cを搭載している汎用トレ一 K S Tも上方に上昇させられ、 基板 1 0 5に形成 された窓 1 0 6に汎用トレー K S Tが露出した状態に保持される。
アンローダ部 4 0 0の上部の基板 1 0 5にも同様の窓 1 0 6が 2つ形成されて おり、 これら窓 1 0 6から空の汎用トレーが露出した状態に保持されている。 各 窓 1 0 6は、 この例では、 2つの汎用トレ一が露出する寸法を有しており、 従つ て、 アンローダ部 4 0 0の 2つの窓 1 0 6からは 4つの空の汎用トレー力 s露出し ている。 これら空の汎用トレ一 K S Tに、 各汎用トレ一に割り当てたカテゴリに 従って試験済み I Cを分類して格納する。 ローダ部 3 0 0の場合と同様に、 各汎 用トレーはトレー受け上に載置されており、 各トレー受けはエレべ一タ 2 0 4に よって上下方向に昇降される。 1つの汎用トレーが満杯になると、 その汎用ト レ一 K S Tはエレベータ 2 0 によって窓 1 0 6の位置から降下され、 トレ一搬 送手段 2 0 5によって自己に割り当てられたカテゴリのトレ一格納位置に TOさ れる。 なお、 図 4及び図 5に示す 2 0 6は空の汎用トレ一 K S Tを収容する空ト レーストッカを示す。 この空トレーストツ力 2 0 6から空の汎用トレーがトレ一 搬送手段 2 0 5、 エレベータ 2 0 によってアンローダ部 4 0 0の各窓 1 0 6の 位置に搬送、 保持され、 試験済み I Cの格納に供せられる。
上述したように、 I Cをテストトレーに積み替えてテスト部 （チャンバ部） に 搬送し、 試験を行う上記形式 （2 ) のハンドラを装着した I C試験装置にあって は、 一度に試験できる I Cの個数を多くすることができるので試験に要する時間 を短かくすることができる。 これに対し、 アンローダ部 4 0 0では一度に 8個程 度の I cをテストトレーから汎用トレーに分類しながら転送する作業が行えるだ けであるから試験済み I Cの転送作業に時間がかかる。 しかも、 分類しながらの 作業となるので、 この分類作業に時間がかかる。 このため、 アンローダ部 4 0 0 には X— Y搬送装置を 2台設けているが、 依然として試験に要する時間よりも仕 分けに要する時間の方が長くなつてしまうという不都合が生じる。
また、 上記形式 （2 ) のハンドラを装着した I C試験装置にあっては、 アン ローダ部 4 0 0で試験済みの I Cをテスト トレー T S Tから汎用トレー K S Tに 転送する際に、 X— Y搬送手段 4 0 4はテストトレー T S T上の各 I Cキャリア 1 6に割り当てたアドレスにより試験済み I Cを汎用トレーに転送したことを記 憶装置に記憶しており、 この記憶に基づいてテスト トレー T S T上に転送し忘れ た I Cが残らないように転送動作を行っているが、 極く稀には転送し忘れた I C がテストトレー上に残ることがある。
アンローダ部 4 0 0において I Cの取り残しが発生したとすると、 テス トト レ一T S Tはそのままローダ部 3 0 0へ搬送されるから、 ローダ部 3 0 0では残 存する試験済み I Cの上に新たに被試験 I Cを重ねて搭載してしまうことにな る。 この場合には 2段重ねされた上段の被試験 I Cはテストトレーの面から突出 するから、 恒显槽 1 0 1の内部で上側に次のテストトレーが み重ねられるとき に、 上方に突出した上段の被試験 I Cは次のテスト トレー力 s '挿入される際に押し 出されて落下したり、 破損事故を発生したりする不都合が生じる。
I Cが恒温槽 1 0 1の内部でテストトレ一 T S Tの上から落下するような事故 が起きた場合には、 恒温槽 1 0 1内の下部に設けられている搬送装置等に落下し た I C力 s '干渉し、 搬送不能となる事故力 きる恐れがある。 また、 仮に積み重ね られた被試験 I Cがこぼれ落ちることなく試験されてアンローダ部 4 0 0に搬出 された場合には、 下側の試験済み I Cの試験結果により、 上側の I C力 ?分類され てしまうため、 誤った分類が行われてしまうという不都合も生じる。 発明の開示
この発明の第 1の目的は、 アン口一^におけるテストトレーから汎用トレ一 への試験済み I Cの転送作業を高速度に実行することができる I C試験システム を提供することである。
この発明の第 2の目的は、 複数台の I C試験装置を備え、 多量の I Cに対して これら I C試験装置を用いて条件の異なる試験を順次に実施する I C試験システ ムにおいて、 多量の I Cに対する複数回の試験を可及的に短かい時間で実施する と共に、 これらの試験結果に従って行われる分類作業も短時間で行えるようにし た I C試験システムを提供することである。
この発明の第 3の目的は、 テスト トレー上に試験済み I Cが取り残されてしま う事故を防止することができる I C試験装置を提供することである。
この発明の第 4の目的は、 I Cを搭載したテストトレーから I Cがこぼれ落ち たことを検出することができる I C試験装置を提供することである。
この発明の第 1の面によれば、 ロータ にて被試験 I Cを汎用トレーからテス トトレ一に積み替え、 この被試験 I Cを搭載したテストトレーを恒温槽からテス ト部へ搬送し、 このテスト部でテストトレーに搭載された I Cを試験し、 試験終 了後にテストトレーをアン口一ダ部へ搬出し、 このアンローダ部で試験済み I C を汎用トレーに転送する I C試験装置を備えた I C試験システムにおいて、 上記 汎用トレーに搭載された試験済み I Cの分類作業を実行する分類専用機を設ける とともに、 上記 I C試験装置を制御するホストコンピュータ又は上記 I C試験装 置に格納情報記憶手段を設け、 各 I Cに付したシリアル番号、 各汎用トレーに付 した識別番号及び汎用トレーの各 I 部に付した番号で決められる上記格納 情報記憶手段のァドレスに、 上記汎用トレーの各 I 0¾^部に«された試験済 み I Cの試験結果及び上記テスト部で接触させられたソケッ ト番号等の格納情幸艮 を記憶させ、 この格納情報に基づいて上記分類専用機により上記試験済み I Cの 分類作業を行わせるようにした I C試験システムが提供される。
上記第 1の面による I C試験システムによれば、 分類専用機により格納情報記 憶手段に記憶させた格納情報を利用して全ての試験済み I Cの分類を行うことが できる。 従って、 アンローダ部では分類作業を行なわずに、 単にテストトレーか ら汎用トレ一へ I Cを転送するだけでよいから、 高速に I Cを積み替えることが できる。 特に、 分類が多いために、 対応するカテゴリの汎用トレーがアンローダ 部に配置されていない場合でもそのカテゴリの汎用トレーをアンローダ部に搬送 させる必要がないから、 速度を高めることができる。
この発明の第 2の面によれば、 ロータ^にて被試験 I Cを汎用トレーからテス トトレーに積み替え、 この被試験 I Cを搭載したテストトレーを恒?显槽からテス ト部へ搬送し、 このテスト部でテスト トレーに搭載された I Cを試験し、 試験終 了後にテストトレーをアンローダ部へ搬出し、 このアンローダ部で試験済み I C を汎用トレーに転送する I C試験装置を複数台備え、 これら I C試験装置におけ る試験条件を互いに異ならせて複数回の試験を実行する I C試験システムにおい て、 上記汎用トレーに搭載された試験済み I Cの分類作業を実行する分類専用機 を設けるとともに、 上記各 I C試験装置を制御するホストコンピュータ又は上記 各 I C試験装置に格納情報記憶手段を設け、 各 I Cに付したシリアル番号、 各汎 用トレーに付した識別番号及び汎用トレーの各 I 部に付した番号で決めら れる上記格納情報記憶手段のァドレスに、 上記汎用トレーの各 I 部に された試験済み I Cの試験結果及び上記テスト部で接触させられたソケッ ト番号 等の格納情報を記憶させ、 上記各 I c 装置では試験済みの I Cを良品と不良 品の 2つにだけ分類させ、 上記格納惰 1己憶手段に記憶させた格納情報に基づい て上記分類専用機により上記試験済み I Cの残りの細分類作業を行わせるように した I C試験システムが'提供される。
上記第 2の面による I C試験システムによれば、 アンローダ部での分類作業が 2者択一に制限されているので、 アンローダ部で全てのカテゴリに分類する場合 よりも汎用トレ ^の転送作業が高速に行える。 これと共に、 一度不良と判定さ れた I Cは次の試験条件での試験には供給されないから、 不良と判定された I C を再度試験するようなことはなくなり、 試験時間が短縮できる。 従って、 I Cを 高速に試験できるという利点がある。 また、 格納情報記憶手段に記憶させた情報 を利用して、 分類専用機で試験済み I Cを細かい分類に仕分けするようにしたか ら、 対応するカテゴリの汎用トレ一がァンローダ部に配置されていない場合でも そのカテゴリの汎用トレーをアンロー夕 に搬送させる必要がなく、 よつて S 速度を高めることができる。
この発明の第 3の面によれば、 口一タ において被試験 I Cを汎用トレーから テストトレーに積み替えてテスト部へ し、 テスト部において I Cの試験を行 ない、 テスト終了後にアンローダ部に搬出してテストトレーから汎用トレーに試 験済み I Cを移し換え、 空になったテストトレーをアンローダ部からローダ部に 送り込み、 ローダ部においてこの空のテストトレーに新たな被試験 I Cを積み込 んで連続的に I Cを試験する I C試験装置において、 アンローダ部とローダ部と の間に、 移動中のテストトレー上に I Cが！？在するか否かを検出する I C検出セ ンサを設け、 テストトレー上に I Cが取り残された状態を検出することができる ようにした I C試験装置が提供される。
また、 この発明の第 4の面によれば、 ローダ部において被試験 I Cを汎用ト レーからテスト トレ一に積み替えてテスト部へ搬送し、 テスト部において I Cの 試験を行ない、 テスト終了後にアンローダ部に搬出してテストトレーから汎用ト レ一に試験済み I Cを移し換え、 空になったテスト トレーをアンローダ部から ローダ部に送り込み、 ローダ部においてこの空のテストトレーに新たな被試験
I Cを積み込んで連続的に I Cを試験する I C試験装置において、 テスト部から アンローダ部に向かって搬送されるテスト トレーの搬送路の途中に、 テストト レーに空の I C TO部が 在するか否かを検出する I C検出センサを設けた I C 試験装置が提供される。
さらに、 この発明の第 5の面によれば、 ローダ部において被試験 I Cを汎用ト レーからテストトレーに積み替えてテスト部へ搬送し、 テスト部において I Cの 試験を行ない、 テスト終了後にアンローダ部に搬出してテストトレーから汎用ト レーに試験済み I Cを移し換え、 空になったテスト トレーをアンローダ部から ローダ部に送り込み、 ローダ部においてこの空のテストトレーに新たな被試験
I Cを積み込んで連続的に I Cを試験する I C試験装置において、 ローダ部から テスト部に向かって搬送されるテストトレーの搬送路の途中に、 テストトレーの
I 部力5'空になっているか否かを監視する機能を具備した I C試験装置が提 供される。
上記第 3の面による I C試験装置によれば、 アンローダ部からローダ部に向つ て移動中のテストトレー上に I。力5 '取り残されていたとしても、 その I Cの存在 を I C検出センサによって検出することができるから、 テストトレーがローダ部 に到達したときに、 ローダ部においてその残存する I Cをテスト トレーから取り 6 02130
15 除くことができる。 その結果、 I Cが 2段に積み重ねられてしまい、 上段の I C が恒温槽内で下部に落下する等の事故カ 生することがなくなり、 安全性の高い I C試験装置を提供することができる。
また、 上記第 4の面による I C試験装置によれば、 テスト部において、 テスト トレーからテスト済みの I Cがこぼれ落ちて無くなってしまっても、 テス ト ト レ一をテスト部からアンローダ部に搬送している間に I Cを紛失したテストト レーの I 部の位置を検出することができる。 よって、 アンローダ部ではそ の検出した I 部について分類作業を中止させることができ、 分類作業に要 する時間を短縮することができる。
さらに、 上記第 5の面による I C試 置によれば、 ローダ部からテスト部に 向かってテストトレーを搬送している間に、 I Cがテスト トレーから落下したと しても、 テス トトレーがテスト部に搬送されるまでの間に空になったテス ト ト レーの I 部を検出することができる。 従って、 テスト部ではテスト トレ一 の空の I 部に対するテスト動作を中止することができるため、 無駄な時間 を費やさなくて済み、 試験時間が短縮できる。 図面の簡単な説明
図 1はこの発明による I C試験システムの第 1の実施例の全体の構成を説明す るためのブロック図である。
図 2は図 1に示した I C試験システムにおいて使用できる複数枚の汎用トレー を 1組として持ち運びすることができる容器の一例を示す概略斜視図である。 図 3はこの発明による I C試験システムの第 2の実施例の全体の構成を説明す るためのブロック図である。
図 4は従来の I C試験装置の一例を、 チャンバ部を斜視図的に示す概略平面図 こ、、あ 。
図 5は図 4に示した I C試験装置の概略斜視図である。
図 6は I C試験装置に使用されるテストトレーの一例の構造を説明するための 分解斜視図である。
図 7は図 6に示したテストトレー内の I Cの格納状況を説明するための概略斜 視図である。
図 8は図 6に示したテストトレーに荅載された被試験 I Cとテストヘッドとの 電気的接続状態を説明するための拡大断面図である。
図 9はテストトレーに搭載された被 I Cの試験の順序を説明するための平 面図である。
図 1 0は I C試験装置に使用される汎用トレ一を TOするストッ力の構造を説 明するための斜視図である。
図 1 1はこの発明による I C試験装置の一実施例の主要部の構成を説明するた めの概略斜視図である。
図 1 2は図 1 1の概略断面図である。
図 1 3は図 1 1に示した I C試験装置の一部分を取り出して示す拡大斜視図で ある。 発明を実施するための最良の形態
図 1にこの発明による I C試験システムの第 1の実施例を示す。 この I C試験 システムは 3台の I C試験装置 1 A、 1 B、 及び 1 Cを備えている。 各 I C試験 装置 1 A、 1 B、 1 Cは同じ構成を有し、 被試験 I Cに所定のパターンの試験信 号を印加してその電気的特性を測定する I C試験装置の電気的な部分、 つまり、 I Cテスタ部 1 0 (図 5の主として下側の基台部分） と、 ハンドラ部 1 1 (図 5 の主として上側の機構部分） とによって構成されている。 各 I C試験装置の I C テスタ部 1 0はホストコンピュータ 2の管理下に置かれており、 このホストコン ピュータ 2によって制御される。 また、 試験済みの I Cの分類作業を行う分類専 用機 3力 s設けられている。 なお、 一般には 1台の I Cテスタ部 1 0に対して 2台 のハンドラ部 1 1を組み込んで 1つの I C試験装置として運用する場合が多い。 図示しないけれど、 この実施例においても各 I C試験装置にはハンドラ部 1 1力 2台組み込まれている。
各 I C試験装置 1 A、 1 B、 1 Cのハンドラ部 1 1は、 図 4乃至図 1 0を参照 して前述した従来の I C試験装置と同樹こ、 テストトレ一に搭載されて搬送され て来た I Cを試験するチャンバ部と、 ^l験 I Cや試験済みの I Cを分類して格 納する I C格納部と、 ュ一ザが予め汎用トレ一に載置した被試験 I Cを、 高 Z低 温に耐えるテストトレーに転送、 載置し直すローダ部と、 チャンバ部での試験が 終了し、 テストトレーに載置されて搬送されて来た試験済みの I Cをテストト レ一から汎用トレーに転送、 載置し直すアンローダ部とを備えている。 また、 チャンバ部は、 テストトレ一に積み込まれた被試験 I Cに目的とする高温又は低 温の温度ストレスを与える恒温槽と、 この恒温槽で温度ストレス力'与えられた状 態にある I Cを、 I Cテスタ部 1 0のテストへッドに電気的に接触させて試験を 実行するテストチャンバと、 テストチャンバでの試験が終了した I Cから、 恒温 槽で与えられた温度ストレスを除去する除熱槽とによつて構成されている。 この実施例においては、 各 I C試験装置 1 A、 1 B、 1 Cは同じ試験条件のも とで I Cを試験し、 各ハンドラ部 1 1のアンローダ部において試験済みの I Cを テストトレーから全く分類作業を行わずに汎用トレーに転送し、 複数回の試験が 全て終了した後で、 試験済み I Cを分類専用機 3に運び、 この分類専用機 3にて 試験済み I Cの分類作業を一括して行うことを特徵とするものである。
このため、 この実施例ではホストコンピュータ 2に格納情報記憶手段 4が設け られている。 この格納情報記憶手段 4には I Cの試験結果を全て記憶させる。 こ れら試験結果は、 各ハンドラ部 1 1のアンローダ部において試験済みの I Cをテ ストトレーから汎用トレーに転送する毎に、 各 I Cに割り当てられたシリアル番 号、 各汎用トレーに付された識別番号、 汎用トレーの各 I 部に対応して割 り付けられた番号等によつて記憶すべき格納情報記憶手段 4のアドレスを決め、 そのアドレスに記憶させる。 試験結果としては試験の条件、 良品の中の例えば高 速、 中速、 泜速の動作速度の分類、 不良品の中の再テストの要否、 試験時に接触 したテストヘッドのソケッ ト番号等を記憶させる。 この記憶させる格納惰報は I Cテスタ部 1 0を経由して例えばコンピュータ間における G P I B通信ポート 或いは R S 2 3 2 C通信ポート等の通信手段 5によりホストコンピュータ 2に伝 送し、 格納情報記憶手段 4に記憶させる。
格納情報記憶手段 4はメモリで構成することができる。 格納情報記憶手段 に 記憶した格納情報は例えば各 I C試験装置 1 A、 1 B、 1 Cの別にフロッピー ディスク等の記憶媒体に記憶させて分類専用機 3に提供するか、 或いは通信手段 5を利用して分類専用機 3に転送することができる。
各ハンドラ部 1 1のアン口一ダ部において分類されずに転送された試験済みの I Cを搭載した汎用トレ一は、 例えば図 2に示すように内部に複数枚の汎用ト レー K S Tを水平位置で収容できる棚を設けた箱状の容器 2 7に収容して分類専 用機 3に運んでもよいし、 或いは各ハンドラ部 1 1 と分類専用機 3との間にト レー搬送装置をそれぞれ架設し、 これらトレー搬送装置によって分類専用機 3に 運んでもよい。 容器 2 7は汎用トレ一 K S Tを出し入れするための開閉蓋 2 8を 備えている。 分類専用機 3ではこの分類専用機 3に運ばれた汎用トレー K S Tか ら分類専用機 3に設けられた I C吸着へッドによって I Cを取り出し、 その取り 出し位置に対応したアドレスに記憶されている格納情報に従つて試験済み I Cの 分類を実行する。
図 3はこの発明による I C試験システムの第 2の実施例を示す。 この第 2の実 施例の I C試験システムも上記第 1の実施例の試験システムと同様に、 3台の I C試験装置 1 A、 1 B、 及び 1 Cを備えている。 各 I C試験装置 1 A、 1 B、 1 Cは同じ構成を有し、 被試験 I Cに所定のパターンの試験信号を印加してその 電気的特性を測定する I C試験装置の電気的な部分である I Cテスタ部 1 0と、 ハンドラ部 1 1とによって構成されている。 各 I C試験装置の I Cテスタ部 1 0 はホストコンピュータ 2の管理下に置かれており、 このホストコンピュータ 2に よって制御される。 また、 試験済みの I Cの分類作業を行う分類専用機 3が設け られている。 なお、 この実施例においても各 I C試験装置にはハンドラ部 1 1が 2台組み込まれている。
各 I C試験装置 1 A、 1 B、 1 Cのハンドラ部 1 1は、 図 4乃至図 1 0を参照 して前述した従来の I C試験装置と同様に、 テスト トレーに搭載されて搬送され て来た I Cを試験するチャンバ部と、 ^験 I Cや試験済みの I Cを分類して格 納する I C格納部と、 ユーザ力 s予め汎用トレーに載置した被試験 I Cを、 高/牴 温に耐えるテストトレ一に転送、 載置し直すローダ部と、 チャンバ部での試験が 終了し、 テス ト トレーに載置されて搬送されて来た試験済みの I Cをテス ト ト レーから汎用トレ一に転送、 載置し直すアンローダ部とを備えている。 また、 チャンバ部は、 テスト トレーに積み込まれた被試験 I Cに目的とする高温又は低 温の温度ストレスを与える恒温槽と、 この恒温槽で温度ストレスが与えられた状 態にある I Cを、 I Cテスタ部 1 0のテストへッドに電気的に接触させて試験を 実行するテストチャンバと、 テストチャンバでの試験が終了した I C力 ら、 恒温 槽で与えられた温度ストレスを除去する除熱槽とによつて構成されている。 この第 2の実施例においては各 I C試験装置 1 A、 1 B、 1 Cは互いに異なる 試験条件のもとで I Cを試験する。 試験の条件としては例えば被試験 I Cに与え る温度の違い或いは動作電圧の違い等が上げられる。 また、 ホストコンピュータ に格納情報記憶手段 4が設けられている。
まず、 I C試験装置 1 Aで被試験 I Cを全量試験する。 被試験 I Cは汎用ト レーに搭載されて I C試験装置 1 Aのハンドラ部 1 1に運ばれる。 汎用トレ一は 例えば上述した図 2に示すような運搬用の容器 2 7に複数枚積み重ねられて TO され、 ハンドラ部 1 1においては容器 2 7の開閉盖 2 8を開いてハンドラ部 1 1 に装着される。 汎用トレー K S Tは容器 2 7から 1枚づっ搬出されてローダ部に 送られる。 このローダ部において汎用トレ一 K S Tに搭載されている I Cはテス ト トレーに転送され、 このテストトレーが恒温槽を通じてテストチャンバに送り 込まれ、 テストチャンバに配置された I Cテスタ部 1 0のテストへッド部に I C が電気的に接触させられ、 I Cの電気的特性力5'試験される。 テストトレーに搭載 されている I Cの全てのテスト力5'終了すると、 テストトレーはテストチャンバか ら搬出され、 除熱槽で温度ストレスが除去されてアンローダ部に排出される。 テストトレ一上の試験済み I Cはこのアンローダ部において汎用トレ一 K S T に移し替えられる。 この移し替えを行なう際に、 この第 2の実施例では、 空に なった汎用トレ一 K S Tを少なくとも 2枚用意し、 試験済み I Cを良品と不良品 にのみ分類する。 汎用トレ一 K S Tが良品及ひ 良品で満杯になると、 その満杯 になった汎用トレー K S Tは搬送手段で容器 2 7に戻される。 このとき、 容器 2 7内において、 例えば下段側から不良品を搭載した汎用トレー K S Tを格納し、 良品を TOした汎用トレー K S Tは上段側から格納する。 このようにして容器 2 7内で良品と不良品を格納した汎用トレーを仕分けする。
I C試験装置 1 Aでの試験が終了すると、 上述のようにして試験済み I Cを搭 載した汎用トレー K S Tを格納した容器 2 7を次の I C試験装置 1 Bに移す。 I C試験装置 1 Bでは条件の異なる試験を実行するが、 良品の試験済み I Cを搭 載した汎用トレーだけが容器 2 7から取り出されてローダ部に送られ、 良品と判 定された I Cだけを試験する。 I C試!^置 1 Bでの第 2回目の試験で不良品が 発生した場合には、 容器 2 7内に格納されている不良品を搭載した汎用トレー
( I CIM部に空きが有るもの） がアンローダ部に搬送され、 I C試験装置 1 B で不良と判定された試験済み I C;^テストトレ一からこの汎用トレーに転送され る。 容器 2 7内の不良品を搭載した汎用トレーの I C 部に空きが無い場合に は空の汎用トレー力5'容器 2 7から或いは空トレーストッ力からアンローダ部へ搬 送される。
I C試験装置 1 Bにおいて、 I C試験装置 1 Aで良品と判定された試験済み I Cが全て試験され、 良品と不良品を搭載した汎用トレー力容器 2 7に格納され ると、 容器 2 7は次の I C試験装置 1 Cに移される。 この I C試験装置 1 Cでは 条件のさらに異なる試験を実行するが、 前段の I C試験装置 1 Bと同様に、 良品 の試験済み I Cを搭載した汎用トレーだけが容器 2 7から取り出されてローダ部 に送られ、 良品と判定された I Cだけを試験する。 ただし、 この最終段の I C試 験装置 1 Cはその試験結果を各汎用トレーの I C毎にホストコンピュータ 2に伝 送し、 ホストコンピュータ 2に設けた格納情報記憶手段 4に記憶させる。
I C試験装置 1 Cでの第 3回目の試験で不良品が発生した場合には、 容器 2 7 内に格納されている不良品を搭載した汎用トレー （ I C収納部に空きが有るも の） がアンローダ部に搬送され、 I C試験装置 1 Cで不良と判定された試験済み I Cがテストトレーからこの汎用トレーに転送される。 容器 2 7内の不良品を搭 載した汎用トレーの I 部に空きが無い場合には空の汎用トレーが容器 2 7 から或いは空トレーストッ力からアンローダ部へ搬送される。
最終の I C試験装置 1 Cにおいて前の 2回の試験で良品と判定された I Cが全 て試験されると、 容器 2 7は最終段の I C試験装置 1 Cから分類専用機 3に移さ れる。 分類専用機 3ではホストコンピュータ 2から送られて来る格納情報に従つ て容器 2 7内の試験済み I Cを分類する。 この場合、 ホストコンピュータ 2から 送られて来る格納情報は最終段の I C 装置 1 Cから送られた試験済み I Cに ついての情報のみとなるから、 第 1回目及び第 2回目の試験で不良品と判断され た試験済み I Cの試験結果はホストコンピュータ 2の格納惰報記憶手段 に記憶 されていない。 従って、 第 1回目及び第 2回目の試験で不良品と判断された試験 済み I Cをさらに細分類したい場合には、 分類作業に若干の時間力 sかかるが、
I C試験装置 1 A及び 1 Bから不良品と判断された試験済み I Cの試験結果をホ ストコンピュータ 2に伝送して格納惰観己憶手段 4に記憶させ、 全ての試験が終 了後、 ホストコンピュータ 2からの格納情報に従って容器 2 7内の不良品の試験 済み I Cについても分類専用機 3で分類を行えばよい。
なお、 図 1及び図 3に示した第 1及ぴ第 2の実施例では I C試験装置を 1 A、 1 B、 1 Cの 3台設けた場合を例示したが、 I C試験装置の台数に制限はない。 また、 I C試験装置 1 Cと分類専用機 3の組合せだけでもハンドラ部 1 1の処理 速度を向上させることができる。 よって、 I C試験装置 1 Cと分類専用機 3との 組合せだけでもこの発明の上記目的を «することができる。 また、 第 2の実施 例の I C試験システムは従来技術で説明した形式 （ 1 ) のハンドラを装着した I C試験装置に適用しても有効である。
次に、 この発明による I C試験装置の一実施例を図 1 1に示す。 この I C試験 装置は前述した形式 （2 ) のハンドラを装着したものであり、 被試験 I Cに所定 のパターンの試験信号を印加してその電気的特性を測定する I C試験装置の電気 的な部分である I Cテスタ部 （図 5の主として下側の基台部分） と、 ハンドラ部
(図 5の主として上側の機構部分） とによって構成されている。 ハンドラ部は、 図 4乃至図 1 0を参照して前述した従来の I C試験装置と同様に、 テストトレー に搭載されて搬送されて来た I Cを試 るチャンバ部と、 被試験 I Cや試験済 みの I Cを分類して格納する I C格納部と、 ユーザ力5'予め汎用トレーに載置した 被試験 I Cを、 高 Z低温に耐えるテストトレーに転送、 載置し直すローダ部と、 チャンバ部での試験力 s終了し、 テストトレーに載置されて搬送されて来た試験済 みの I Cをテストトレーから汎用トレーに転送、 載置し直すアンローダ部とを備 えている。 また、 チャンバ部は、 テストトレーに積み込まれた被試験 I Cに目的 とする高温又は低温の温度ストレスを与える恒温槽と、 この恒温槽で温度ストレ スが与えられた状態にある I Cを、 I Cテスタ部のテストへッドに電気的に接触 させて試験を実行するテス トチャンバと、 テストチャンバでの試験が終了した I c力、ら、 恒温槽で与えられた温度ストレスを除まする除熱槽とによって構成さ れている。
図 1 1はこの実施例の要部の構成を説明するためのものであり、 上記ハンドラ 部のアンローダ部 4 0 0に停止しているテストトレ一 T S T Iと、 ローダ部 3 0 0に停止しているテストトレー T S T 2と、 アンローダ部 4 0 0とローダ部 3 0 0との間に設けられた I C検出センサ 5 0 0とを示す。 この I C検出センサ 5 0 0はテストトレ一 T S Tに取り付けた各 I Cキャリア 1 6 (図 6参照） に I Cが 残されているか否かを検出する動作を行なう。
この実施例ではアンローダ部 4 0 0とローダ部 3 0 0との間に光源 5 0 1と受 光器 5 0 2とによって構成される光透皿の I C検出センサ 5 0 0を、 テスト ト レ一 T S Tを挟んで対向し、 かつ移動方向と直交する方向に複数配置し、 テスト トレ一 T S T上に I Cが取り残されているか否かを検出するように構成した場合 を示す。
I C検出センサ 5 0 0はテストトレ一 T S Tに装着した I Cキャリア 1 6の行 数 （横列の数） に対応して設ける。 つまり、 テストトレー T S Tの移動方向と直 角な方向 （縦列方向） に装着された I Cキャリア 1 6の配列個数が図示するよう に 4個 （行数が 4 ) であった場合には 4個の I C検出センサ 5 0 0を I Cキヤリ ァ 1 6の縦列方向の配列ピッチで設ければよい。 図示の例ではテスト トレーの上 側に光源 5 0 1が'配置され、 テストトレーの下側に受光器 5 0 2が'配置されてい る力'、 勿論、 これとは逆に配置してもよい。
各 I Cキャリア 1 6の底板に図 1 2に示すように貫通孔 1 6 Aを形成し、 この 貫通孔 1 6 Aを通過する光を受光器 5 0 2で検出する。 各 I Cキャリア 1 6の底 板には貫通孔 1 6 A以外にも光源 5 0 1からの光が通過する開口 （I Cのピンが 露出する開口等） があるから、 貫通孔 1 6 Aを通過した光のみを検出しなければ ならない。 このために、 図 1 3に拡大して示すように、 この実施例ではテストト レー T S Tを構成する方形フレーム 1 2の進行方向と平行する辺の一方に、 テス トトレ一の進行方向に配列された各 I Cキャリア 1 6の底板の貫通！ 6 Aと対 応する位置において、 反射マーク 5 0 3 Aを付ける。 この反射マーク 5 0 3 A は、 その進行方向の長さがテストトレーの進行方向に配列された各 I Cキャリア 2130
23
1 6の底板の貫通孔 1 6 Aの径に等しいか或いは若干大きいように選定されてい る。 テストトレーの方形フレーム 1 2はこの実施例では非光反射部材で作られて いるので、 反射マーク 5 0 3 Aの存在しない部分は非反射マーク 5 0 3 Bとな る。 よって、 反射型の光センサ 5 0 4をテストトレーの上側に配置し、 この光セ ンサ 5 0 4から投射されて反射マーク 5 0 3 Aで反射されて来た光を検出する。 この光センサ 5 0 4が反射マーク 5 0 3 Aから反射されて来た光を検出している 間に、 I C検出センサ 5 0 0力5'光を検出するか否かによって貫通孔 1 6 Aのみを 透過する光を検出し、 I Cの有無を検出するように構成したものである。
上述の実施例ではアンローダ部 4 0 0からローダ部 3 0 0に搬送されるテスト トレー上に I Cが取り残されているか否かを検出する事例を説明したが、 I C検 出センサ 5 0 0を、 例えばローダ部 3 0 0からテストへッド 1 0 4に至る経路の 途中の部分及ぴテストヘッド 1 0 4からアンローダ部 4 0 0に至る経路の途中の 部分にも設け、 テストトレー T S T力5'ローダ部 3 0 0からテストへッド 1 0 4に 搬送されている間にテストトレー T S Tから I Cが落下し、 空の I 部が 在すること、 及びテストヘッド 1 0 4においてテスト中に I Cがテスト トレー T S Tからこぼれ落ちて空の I 部が Ί?在することを検出するように構成す ることもできる。
I C検出センサ 5 0 0は上記位置のいずれか 1つに設けても I C試験装置の信 頼性を高めることができる力 I C検出センサ 5 0 0を、 アンローダ部 4 0 0と ローダ部との間及ぴテストへッド 1 0 4とアンローダ部 4 0 0との間の両位置 や、 アンローダ部 4 0 0とローダ部 3 0 0との間及びローダ部 3 0 0とテスト ヘッド 1 0 4との間の両位置に組み合わせて設けると、 より一層 I C試験装置の 信頼性を高めることができる。 勿論、 した全ての位置に I C検出センサ 5 0 0を設ければ I C試験装置の信頼性は最も高くなる。
なお、 反射マーク 5 0 3 Αと非反射マーク 5 0 3 Bとの配置関係を図 1 3に示 す状態とは反対にし、 反射型光センサ 5 0 4が反射光を検出しない間に、 I C検 出センサ 5 0 0が光を検出するか否かによって貫通孔 1 6 Aのみを透過する光を 検出し、 I Cの有無を検出するように構成してもよい。
また、 I C検出センサ 5 0 0としては透過形の光センサだけでなく、 金属 ( I c内の金属） を検出する近接スィッチ、 或はパターン認識機能を持つカメラ 等によって I C検出センサ 5 0 0を構成することもできる。
以上説明したように、 この発明の第 1の実施例の I C試験システムによれば、 ハンドラ部 1 1では分類動作を実行する必要がないから、 また、 この発明の第 2 の実施例の I C試験システムによれば、 ハンドラ部 1 1では良品と不良品或いは その他の仕分け方法による 2つのカテゴリのみの分類動作を実行するだけでよい から、 各 I C試験装置毎の I Cの試験に要する時間を相当に短縮することがで き、 処理を高速化することができる。 また、 各ハンドラ部 1 1は、 第 2の実施例 でも単に 2つのカテゴリの分類動作を 亍するだけでよいから、 構成を簡素化す ることができる。 よって、 ハンドラ部 1 1のコストダウンが可能となる。 その 上、 格納情報記憶手段に記憶させるデータ中に各被試験 I Cがテスト部で接触し たソケッ トの番号を含めたから、 特定のソケッ トに接触した I Cに不良が集中し て発生した場合には、 そのソケッ トカ s不良になっていると推測することができ る。 従って、 テスト部におけるソケッ トの不良を検出できるという利点も得られ る。 さらに、 分類専用機 3は分類を行なうだけでよいから安価に製造することが できる。 よって、 全体として安価な I C試験システムを構築できるという利点が ある。
また、 この発明の第 1の実施例の I C試験装置によれば、 空になった答のテス ト トレー T S Tに I Cが取り残されていることを検出する構成を付加したから、 ローダ部 3 0 0において、 取り残された I Cの上に、 新たに I Cを積み重ねて搭 載してしまうという誤動作が起きることを防止することができる。 よって、 I C が例えぽ苣温槽 1 0 1の内部でこぼれ落ちて下側の搬送装置を破損させてしまう というような事故が起きることを防止することができる。 また、 重ねて搭載され た I Cがこぼれ落ちることなく試験されてアンローダ部 4 0 0に搬出されてしま レ 、 下側の I Cの試験結果に従って上側の I Cが分類されてしまうというような 誤った分類力 s '生じることを防止することができる。
さらに、 この発明の第 2の実施例の I C試験装置によれば、 テスト部における テスト中に或いはテスト部からアン口一ダ部 4 0 0にテスト トレーが搬送される 間に、 I Cがテストトレ一からこぼれ落ちたとしても、 そのこぼれ落ちた事象を 検出することができる。 よって、 I Cが存在しないテストトレー上の I CiR 部 から、 記憶装置に記憶した試 ^^果に従って、 I Cを仮想的に分類してしまうと いう誤動作を防止することができ、 つまり、 I Cが 在しないテストトレ一上の I CiRM部に対する分類動作を中止させることができ、 分類作業に要する時間を を短縮することができる。
また、 この発明の第 3の実施例の I C試験装置によれば、 ローダ部 3 0 0から テスト部にテストトレーが搬送される間に I Cが落下する事故や、 ローダ部 3 0 0でテストトレーに被試験 I Cを積み込むことができず、 I Cが貴み込まれない ままテスト部へ搬送された場合のように、 テスト部に運ばれたテス ト トレー T S Tに空の I 部が 在しても、 この空の I 部を検出することがで きるから、 空の I 部に対しては試験を中止させることができる。 その結 果、 無駄な試験を行うことがないので、 試験時間が短縮でき、 信頼性の高い I C 試験装置を提供することができる。
なお、 以上の説明では半導体デバイスとして I Cを例にとって説明したが、 I C以外の他の半導体デバイスを試験する試験装置にもこの発明が適用でき、 同 様の作用効果が得られることは言うまでもない。

Claims

請 求 の 範 囲
1 . 試験装置部とハンドラ部とを備えた半導体デバイス試験装置と、 格納情報記 憶手段と、 分類専用機とを含み、 ハンドラ部のローダ部において汎用トレーから 複数個の被試験半導体デバイスをテストトレ一に転送、 搭載し、 このテストト レ一をハンドラ部のテスト部に搬送し、 このテスト部に配置された上記試験装置 部のテストへッドに上記テストトレーに搭載された半導体デバイスを電気的に接 触させて半導体デバイスの動作をテストし、 テスト終了後試験済み半導体デバイ スを搭載したテストトレ一を上記テスト部からハンドラ部のアンローダ部に搬出 し、 このアンローダ部において上記テストトレーの試験済み半導体デバイスを汎 用トレーに積み替え、 試験済み半導体デバイスを搭載した汎用トレーをハンドラ 部から取り出すように構成されている半導体デバイス試験システムにおいて、 上記アンローダ部においてテストトレーから汎用トレーに試験済み半導体デバ イスを積み替える際に、 それぞれの半導体デバイスに付された番号、 半導体デバ イスの試験結果及び上記テスト部で試験に用いられたソケッ ト番号等のそれぞれ の半導体デバイスの格納情報を、 各汎用トレーの半導体デバイス格納部に各試験 済み半導体デバイスを格納する毎に、 上記格納情報記憶手段に記憶させ、 この記 憶された格納情報を上記分類専用機に送給し、 上記分類専用機で試験済み半導体 デバイスを上記試験結果に従って分類するように構成したことを特徴とする I C 試験システム。
2 . 試験装置部とハンドラ部とを備えた半導体デバイス試験装置と、 格納情報記 憶手段と、 分類専用機とを含み、 被試験半導体デバイスをハンドラ部のテスト部 に搬送し、 このテスト部に配置された上記試験装置部のテストへッドに上記半導 体デバイスを電気的に接触させて半導体デバイスの動作をテストし、 テスト終了 後試験済み半導体デバイスを上記テスト部からハンドラ部のアンローダ部に搬出 し、 このアンローダ部において上記試験済み半導体デバイスをそれらの試験結果 に従って分類し、 半導体デバイス格納部に格納するように構成された半導体デバ イス試験システムにおいて、 上記ァンローダ部では試験済み半導体デバイスを良品と不良品の 2種類に分類 する動作のみを行ない、 上記半導体デノ ィス格納部に格納するそれぞれの半導体 デバイスの試験結果、 半導体デバイスに付された番号、 上記テスト部で使用され たソケット番号等のそれぞれの半導体デバイスの格納情報を上記格納情報記憶手 段に記憶させ、 この格納情報記憶手段に記憶された格納情報を上記分類専用機に 送給し、 この分類専用機において試験済み半導体デバイスを上記試験結果に従つ てさらに細かく分類することを特徴とする I C試験システム。
3 . 試験装置部とハンドラ部とを備えた半導体デバイス試験装置を複数台備え、 各半導体デバイス試験装置は、 被試験半導体デバイスをハンドラ部のテスト部に 搬送し、 このテスト部に配置された上記試験装置部のテストへッドに上記半導体 デバイスを電気的に接触させて半導体デバイスの動作をテストし、 テスト終了後 試験済み半導体デバイスを上記テスト部からハンドラ部のアンローダ部に搬出 し、 このアンローダ部において上記試験済み半導体デノ イスをそれらの試験結果 に従って分類し、 半導体デバイス格納部に格納するように構成されており、 上記 複数台の半導体デバイス試験装置の試験条件を異ならせて、 被試験半導体デバイ スをこれら半導体デバイス試験装置に順次に送給して異なる条件の試験を繰返す ように構成された半導体デバイス試験システムにおいて、
上記各半導体デバイス試験装置の上記アン口一ダ部では試験済み半導体デバイ スを良品と不良品の 2種類に分類する動作のみを行ない、 良品と判定された半導 体デバイスだけを次の半導体デバイス試験装置に送給するようにしたことを特徴 とする半導体デバィス試験システム。
4 . 上記各半導体デバイス試験装置はさらに、 格納情報記憶手段と、 分類専用機 とを含み、 上記半導体デバイス格納部に格納するそれぞれの半導体デバイスの試 験結果、 半導体デバイスに付された番号、 上記テスト部で使用されたソケット番 号等のそれぞれの半導体デバイスの格納情報を上記格納情報記憶手段に記憶さ せ、 全ての試験が終了した後、 上記格納情報記憶手段に記憶された格納情報を上 記分類専用機に送給し、 この分類専用機において試験済み半導体デバイスを上記 試験結果に従つてさらに細かく分類することを特徴とする請求の範囲第 3項に記 載の半導体デバイス試験システム。
5 . 試験装置部とハン ドラ部とを備え、 ハン ドラ部の口一ダ部において汎用ト レーから被試験半導体デバイスをテス ト トレーに転送、 搭載し、 このテス トト レーをハンドラ部のテスト部に搬送して半導体デバイスをテストし、 テスト終了 後試験済み半導体デバイスを搭載したテストトレ一を上記テスト部からハンドラ 部のアンローダ部に搬出し、 このアンローダ部において上記テストトレ一の試験 済み半導体デバイスを汎用トレ一に積み替え、 空になったテストトレ一を上記ァ ンロ一ダ部から上記ローダ部へ搬送して上記動作を繰り返すように構成されてい る半導体デバイス試験装置において、
上記アンローダ部と上記ローダ部との間のテストトレーの搬送路中に、 テスト トレー上に半導体デバイスカ 在するか否かを監視する半導体デバイス検出セン サを設け、 この半導体デバイス検出センサによって上記アン口一ダ部から上記 ローダ部に搬送されるテストトレー上に半導体デバイス力取り残されているか否 かを検出するようにしたことを特徴とする半導体デバイス試験装置。
6 . 試験装置部とハン ドラ部とを備え、 ハン ドラ部のローダ部において汎用ト レーから被試験半導体デバイスをテストトレーに転送、 搭載し、 このテスト ト レーをハンドラ部のテスト部に搬送して半導体デバイスをテストし、 テスト終了 後試験済み半導体デバイスを搭載したテスト トレーを上記テスト部からハンドラ 部のアンローダ部に搬出し、 このアンローダ部において上記テストトレーの試験 済み半導体デバイスを汎用トレーに積み替え、 空になったテストトレ一を上記ァ ンロ一ダ部から上記口一ダ部へ搬送して上記動作を繰り返すように構成されてい る半導体デバイス試験装置において、
上記テスト部と上記アンローダ部との間のテストトレーの搬送路中に、 テスト トレー上に半導体デバイスが存在するか否かを監視する半導体デバイス検出セン サを設け、 この半導体デバイス検出センサによって上記テスト部から上記アン ローダ部に向かって搬¾されるテストトレーに、 空の半導体デバイス TO部が 在するか否かを検出するようにしたことを特徵とする半導体デバイス試験装置。.
7 . 試験装置部とハンドラ部とを備え、 ハンドラ部のローダ部において汎用ト レーから被試験半導体デバイスをテストトレ一に転送、 搭載し、 このテストト レーをハンドラ部のテスト部に搬送して半導体デバイスをテストし、 テスト終了 後試験済み半導体デバイスを搭載したテスト トレ一を上記テスト部からハンドラ 部のアンローダ部に搬出し、 このアンローダ部において上記テスト トレーの試験 済み半導体デバイスを汎用トレーに積み替え、 空になったテスト トレーを上記ァ ンロ一ダ部から上記ローダ部へ搬送して上記動作を繰り返すように構成されてい る半導体デバイス試験装置において、
上記ローダ部と上記テスト部との間のテス トトレーの搬送路中に、 テス トト レ一上に半導体デバイス力5^在するか否かを監視する半導体デバイス検出センサ を設け、 この半導体デバイス検出センサによつて上記テスト部から上記ァンロー ダ部に向かって搬送されるテスト トレーに、 空の半導体デバイス TO部が 在す るか否かを検出するようにしたことを特徴とする半導体デバイス試験装置。
8 . 上記テスト部と上記アンローダ部との間のテストトレーの搬送路中に、 テス トトレー上に半導体デバイスが 在するか否かを監視する半導体デバイス検出セ ンサがさらに設けられていることを特徵とする請求の範囲第 5項に記載の半導体 デバイス試験装置。
9 . 上記ローダ部と上記テスト部との間のテスト トレーの搬送路中に、 テストト レ一上に半導体デバイスが 在するか否かを監視する半導体デバイス検出センサ がさらに設けられていることを特徴とする請求の範囲第 5項に記載の半導体デバ イス試験装置。
1 0 . 上記テスト部と上記アンローダ部との間のテストトレーの搬送路中と、 上 記ローダ部と上記テスト部との間のテス ト トレーの搬送路中にそれぞれ、 テスト トレー上に半導体デバイスが 在するか否かを監視する半導体デバイス検出セン サがさらに設けられていることを特徴とする請求の範囲第 5項に記載の半導体デ パイス試験装置。
1 1 . 上記半導体デバイス検出センサは、 テストトレ一の移動方向と直角な方向 に配列されたテストトレ一上の半導体デバイス ^部の個数分だけ設けられてお り、 かつ透過光を検出する光センサであることを特徴とする請求の範囲第 5項乃 至第 1 0項のいずれかに記載の半導体デバイス試験装置。
1 2 . 上記半導体デバイス検出センサは、 テストトレーの移動方向と直角な方向 に配列されたテストトレ一上の半導体デバイス TO部の個数分だけ設けられ、 さ らに反射光検出型の光センサを含み、 この反射光検出型光センサによりテストト レーのフレームに設けられた反射マ一ク又は非反射マ一クを検出し、 この検出し た反射マーク又は非反射マークに同期して上記半導体デバイス検出センサから出 力される検出信号により半導体デバイスの有無を判定するように構成したことを 特徵とする請求の範囲第 5項乃至第 1 0項のいずれかに記載の半導体デバイス試
1 3 . 上記反射マーク又は非反射マークは、 テストトレーの進行方向に配列され たテストトレー上の半導体デバイス TO部のそれぞれの中心部分と対応する、 テ ストトレーのフレームの進行方向に平行な一方の辺上の位置に、 設けられている ことを特徴とする請求の範囲第 1 2項に記載の半導体デバイス試験装置。
PCT/JP1996/002130 1995-07-28 1996-07-29 Testeur de dispositif a semiconducteur et systeme de test de dispositif a semiconducteur comportant plusieurs testeurs WO1997005496A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970702037A KR100295703B1 (ko) 1995-07-28 1996-07-29 반도체디바이스시험장치및복수의반도체디바이스시험장치를구비한반도체디바이스시험시스템
DE19680785T DE19680785B4 (de) 1995-07-28 1996-07-29 Halbleiterbauelement-Testgerät und Halbleiterbauelement-Testsystem, das eine Mehrzahl von Halbleiterbauelement-Testgeräten enthält
US08/809,702 US6066822A (en) 1995-07-28 1996-07-29 Semiconductor device testing apparatus and semiconductor device testing system having a plurality of semiconductor device testing apparatus

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP19299695 1995-07-28
JP7/192996 1995-07-28
JP8/83430 1996-04-05
JP8343096 1996-04-05
JP8/116170 1996-05-10
JP11617096A JP3948764B2 (ja) 1995-07-28 1996-05-10 Ｉｃ試験システム

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US08/809,702 A-371-Of-International US6066822A (en) 1995-07-28 1996-07-29 Semiconductor device testing apparatus and semiconductor device testing system having a plurality of semiconductor device testing apparatus
US09/505,634 Division US6433294B1 (en) 1995-07-28 2000-02-16 Semiconductor device testing apparatus and semiconductor device testing system having a plurality of semiconductor device testing apparatus

Publications (1)

Publication Number Publication Date
WO1997005496A1 true WO1997005496A1 (fr) 1997-02-13

Family

ID=27304221

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1996/002130 WO1997005496A1 (fr) 1995-07-28 1996-07-29 Testeur de dispositif a semiconducteur et systeme de test de dispositif a semiconducteur comportant plusieurs testeurs

Country Status (7)

Country Link
US (3) US6066822A (ja)
JP (1) JPH11231020A (ja)
CN (2) CN1084476C (ja)
DE (1) DE19680785B4 (ja)
MY (1) MY128163A (ja)
SG (1) SG90713A1 (ja)
WO (1) WO1997005496A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003091741A1 (fr) * 2002-04-25 2003-11-06 Advantest Corporation Appareil d'essai de composants electroniques
WO2003091740A1 (fr) * 2002-04-25 2003-11-06 Advantest Corporation Appareil d'essai de composants electroniques
US7221180B2 (en) 2003-06-25 2007-05-22 Infineon Technologies Ag Device and method for testing electronic components

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3951436B2 (ja) * 1998-04-01 2007-08-01 株式会社アドバンテスト Ｉｃ試験装置
US6396295B1 (en) * 1998-06-02 2002-05-28 Integrated Silicon Solution, Inc. System and method for combining integrated circuit final test and marking
US7129978B1 (en) 1998-07-13 2006-10-31 Zoran Corporation Method and architecture for an improved CMOS color image sensor
US6651202B1 (en) * 1999-01-26 2003-11-18 Lsi Logic Corporation Built-in self repair circuitry utilizing permanent record of defects
US6563070B2 (en) 1999-03-30 2003-05-13 Micron Technology, Inc. Enhanced grading and sorting of semiconductor devices using modular “plug-in” sort algorithms
US6591211B1 (en) * 1999-08-27 2003-07-08 Intel Corporation Testing unit and self-evaluating device
US7176446B1 (en) 1999-09-15 2007-02-13 Zoran Corporation Method and apparatus for distributing light onto electronic image sensors
US6625558B1 (en) * 1999-11-05 2003-09-23 Zoran Corporation Method and apparatus for testing CMOS image sensors
US6635839B1 (en) * 2000-04-19 2003-10-21 Advanced Micro Devices, Inc. Semiconductor analysis arrangement and method therefor
JP4585685B2 (ja) * 2000-12-07 2010-11-24 株式会社アドバンテスト 半導体デバイス試験装置の制御方法・半導体デバイス試験装置
EP1271163A1 (en) * 2001-06-20 2003-01-02 STMicroelectronics Limited Methods and systems for testing electronic devices
KR100517074B1 (ko) * 2003-06-05 2005-09-26 삼성전자주식회사 트레이 트랜스퍼 유닛 및 그를 포함하는 자동 테스트 핸들러
AU2003242260A1 (en) * 2003-06-06 2005-01-04 Advantest Corporation Transport device, electronic component handling device, and transporting method for electronic component handling device
DE10328709A1 (de) * 2003-06-24 2005-01-27 Infineon Technologies Ag Halbleiter-Bauelement-Test-Verfahren, sowie Test-System zum Testen von Halbleiter-Bauelementen
US20050139525A1 (en) * 2003-11-28 2005-06-30 Tung-Hung Tsai Chip sorting apparatus and method for fabricating the same
CN100373165C (zh) * 2003-12-26 2008-03-05 技嘉科技股份有限公司 球栅阵列基板检测装置及其构成方法
TWI240345B (en) * 2004-06-28 2005-09-21 Advanced Semiconductor Eng A method for re-testing semiconductor device
US7239970B2 (en) * 2005-01-13 2007-07-03 Komag, Inc. Robotic system for optically inspecting workpieces
US7362090B2 (en) * 2005-03-30 2008-04-22 Intel Corporation Automated tray transfer device for prevention of mixing post and pre-test dies, and method of using same
US7902477B1 (en) * 2005-06-17 2011-03-08 Xilinx, Inc. Integrated circuit test work station
KR100699866B1 (ko) * 2005-09-30 2007-03-28 삼성전자주식회사 로트 및 트레이 확인을 통한 반도체 소자의 연속검사 방법
TWI323503B (en) * 2005-12-12 2010-04-11 Optopac Co Ltd Apparatus, unit and method for testing image sensor packages
KR101042655B1 (ko) * 2006-07-27 2011-06-20 가부시키가이샤 아드반테스트 전자부품 이송방법 및 전자부품 핸들링 장치
KR100825792B1 (ko) * 2006-11-10 2008-04-29 삼성전자주식회사 다기능을 갖는 반도체 소자 검사용 핸들러 시스템
KR100855203B1 (ko) * 2007-01-23 2008-09-01 미래산업 주식회사 테스트 트레이 및 그를 이용한 테스트 핸들러 장비
US7863889B1 (en) 2007-02-06 2011-01-04 Western Digital Technologies, Inc. Component receptacle to segregate components
US7973259B2 (en) * 2007-05-25 2011-07-05 Asm Assembly Automation Ltd System for testing and sorting electronic components
US8549912B2 (en) 2007-12-18 2013-10-08 Teradyne, Inc. Disk drive transport, clamping and testing
US7996174B2 (en) 2007-12-18 2011-08-09 Teradyne, Inc. Disk drive testing
US8305751B2 (en) 2008-04-17 2012-11-06 Teradyne, Inc. Vibration isolation within disk drive testing systems
US8117480B2 (en) 2008-04-17 2012-02-14 Teradyne, Inc. Dependent temperature control within disk drive testing systems
US8160739B2 (en) 2008-04-17 2012-04-17 Teradyne, Inc. Transferring storage devices within storage device testing systems
US8095234B2 (en) 2008-04-17 2012-01-10 Teradyne, Inc. Transferring disk drives within disk drive testing systems
US20090262455A1 (en) * 2008-04-17 2009-10-22 Teradyne, Inc. Temperature Control Within Disk Drive Testing Systems
US7945424B2 (en) 2008-04-17 2011-05-17 Teradyne, Inc. Disk drive emulator and method of use thereof
US8238099B2 (en) * 2008-04-17 2012-08-07 Teradyne, Inc. Enclosed operating area for disk drive testing systems
US7848106B2 (en) 2008-04-17 2010-12-07 Teradyne, Inc. Temperature control within disk drive testing systems
US8041449B2 (en) 2008-04-17 2011-10-18 Teradyne, Inc. Bulk feeding disk drives to disk drive testing systems
US8102173B2 (en) 2008-04-17 2012-01-24 Teradyne, Inc. Thermal control system for test slot of test rack for disk drive testing system with thermoelectric device and a cooling conduit
JP2011524060A (ja) 2008-06-03 2011-08-25 テラダイン、 インコーポレイテッド 記憶デバイスを処理する方法
US7960992B2 (en) * 2009-02-25 2011-06-14 Kingston Technology Corp. Conveyor-based memory-module tester with elevators distributing moving test motherboards among parallel conveyors for testing
FR2944357B1 (fr) * 2009-04-08 2011-05-13 Soc Fr Detecteurs Infrarouges Sofradir Dispositif pour realiser la caracterisation des performances electro-optiques d'un composant semi-conducteur
US7995349B2 (en) 2009-07-15 2011-08-09 Teradyne, Inc. Storage device temperature sensing
US8116079B2 (en) 2009-07-15 2012-02-14 Teradyne, Inc. Storage device testing system cooling
US8628239B2 (en) 2009-07-15 2014-01-14 Teradyne, Inc. Storage device temperature sensing
US7920380B2 (en) 2009-07-15 2011-04-05 Teradyne, Inc. Test slot cooling system for a storage device testing system
US8687356B2 (en) 2010-02-02 2014-04-01 Teradyne, Inc. Storage device testing system cooling
US8547123B2 (en) 2009-07-15 2013-10-01 Teradyne, Inc. Storage device testing system with a conductive heating assembly
US8466699B2 (en) 2009-07-15 2013-06-18 Teradyne, Inc. Heating storage devices in a testing system
CN102194526B (zh) * 2010-03-02 2014-06-25 复格企业股份有限公司 检测系统及检测方法
US9779780B2 (en) 2010-06-17 2017-10-03 Teradyne, Inc. Damping vibrations within storage device testing systems
TWI414799B (zh) * 2010-07-16 2013-11-11 Hon Tech Inc Applied to image sensing IC test classification machine (a)
TWI414800B (zh) * 2010-07-16 2013-11-11 Hon Tech Inc Applied to image sensing IC test classifier (2)
US8687349B2 (en) 2010-07-21 2014-04-01 Teradyne, Inc. Bulk transfer of storage devices using manual loading
CN102375112A (zh) * 2010-08-17 2012-03-14 华东科技股份有限公司 半导体元件测试方法
US9001456B2 (en) 2010-08-31 2015-04-07 Teradyne, Inc. Engaging test slots
US20120179943A1 (en) * 2011-01-06 2012-07-12 International Business Machines Corporation Method for information transfer in a voltage-driven intelligent characterization bench for semiconductor
JP6069831B2 (ja) * 2011-12-16 2017-02-01 富士電機株式会社 半導体試験装置
TWI474431B (zh) * 2012-12-03 2015-02-21 Powertech Technology Inc 半導體元件的異常偵測模組以及半導體元件的運送設備
US9099173B2 (en) * 2012-12-14 2015-08-04 Virtium Technology, Inc. Classifying flash devices using ECC
US9459312B2 (en) 2013-04-10 2016-10-04 Teradyne, Inc. Electronic assembly test system
TWI472778B (zh) * 2013-08-30 2015-02-11 Chroma Ate Inc System - level IC test machine automatic retest method and the test machine
CN107490578B (zh) * 2016-06-12 2020-10-09 英泰克普拉斯有限公司 半导体元件检查装置
US11079430B2 (en) * 2016-11-29 2021-08-03 Ns Technologies, Inc. Electronic component handler and electronic component tester
KR20180080794A (ko) * 2017-01-05 2018-07-13 (주)테크윙 전자부품 핸들링 시스템
WO2018146374A1 (en) * 2017-02-10 2018-08-16 Optofidelity Oy Method, an all-in-one tester and computer program product
JP6405401B2 (ja) * 2017-03-17 2018-10-17 株式会社 Ｓｙｎａｘ 電子部品の搬送装置
US10845410B2 (en) 2017-08-28 2020-11-24 Teradyne, Inc. Automated test system having orthogonal robots
US10725091B2 (en) 2017-08-28 2020-07-28 Teradyne, Inc. Automated test system having multiple stages
US11226390B2 (en) 2017-08-28 2022-01-18 Teradyne, Inc. Calibration process for an automated test system
US10948534B2 (en) 2017-08-28 2021-03-16 Teradyne, Inc. Automated test system employing robotics
US10983145B2 (en) 2018-04-24 2021-04-20 Teradyne, Inc. System for testing devices inside of carriers
JP7281250B2 (ja) * 2018-05-11 2023-05-25 株式会社アドバンテスト 試験用キャリア
JP2020012748A (ja) 2018-07-19 2020-01-23 セイコーエプソン株式会社 電子部品搬送装置および電子部品検査装置
US10775408B2 (en) 2018-08-20 2020-09-15 Teradyne, Inc. System for testing devices inside of carriers
JP7245639B2 (ja) 2018-12-14 2023-03-24 株式会社アドバンテスト センサ試験装置
CN110665831B (zh) * 2019-11-11 2020-10-09 渭南高新区木王科技有限公司 一种检测半导体导电性能的设备
CN111220892A (zh) * 2020-03-04 2020-06-02 长江存储科技有限责任公司 组件测试方法及其结构
CN111346845B (zh) * 2020-03-18 2022-06-24 广东利扬芯片测试股份有限公司 芯片测试方法及芯片测试系统
KR20220009667A (ko) * 2020-07-16 2022-01-25 삼성전자주식회사 로봇이 구비된 반도체 모듈 검사장치
US11899042B2 (en) 2020-10-22 2024-02-13 Teradyne, Inc. Automated test system
US11754596B2 (en) 2020-10-22 2023-09-12 Teradyne, Inc. Test site configuration in an automated test system
US11754622B2 (en) 2020-10-22 2023-09-12 Teradyne, Inc. Thermal control system for an automated test system
US11953519B2 (en) 2020-10-22 2024-04-09 Teradyne, Inc. Modular automated test system
US11867749B2 (en) 2020-10-22 2024-01-09 Teradyne, Inc. Vision system for an automated test system
CN114415002A (zh) * 2022-03-31 2022-04-29 佛山市联动科技股份有限公司 基于多台测试机数据处理的硬件系统及方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61290373A (ja) * 1985-06-19 1986-12-20 Hitachi Hokkai Semiconductor Ltd エ−ジング方法及び装置
JPS6221533U (ja) * 1985-07-23 1987-02-09
JPS6292645U (ja) * 1985-12-02 1987-06-13
JPH0339665A (ja) * 1989-07-05 1991-02-20 Nec Corp Ｉｃのハンドリング装置
JPH03138956A (ja) * 1989-10-23 1991-06-13 Nec Corp ハンドラ
JPH04343077A (ja) * 1991-05-21 1992-11-30 Mitsubishi Electric Corp 半導体製品の成形・仕分け収納方法およびその収納装置
JPH0658986A (ja) * 1992-08-07 1994-03-04 Fujitsu Miyagi Electron:Kk 半導体試験装置
JPH0695125B2 (ja) * 1988-07-22 1994-11-24 三菱電機株式会社 半導体装置のテスト装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA660104A (en) * 1963-03-26 W. Clukey Rodney Testing and sorting apparatus
US3655041A (en) * 1970-04-23 1972-04-11 Integrated Mechanical Systems Electronic component handler and tester
US3896935A (en) * 1973-11-26 1975-07-29 Ramsey Eng Co Integrated circuit handler
US4170290A (en) * 1977-02-28 1979-10-09 Motorola, Inc. Lift and feed mechanism for high speed integrated circuit handler
DE3340182A1 (de) * 1983-11-07 1985-05-15 Hans Heinrich 8000 München Willberg Vorrichtung zum weiterleiten von bauteilen, insbesondere von integrierten chips, von einem eingangsmagazin zu einem ausgangsmagazin
JPS6221533A (ja) * 1985-07-22 1987-01-29 東罐興業株式会社 包装箱の製造方法および製造装置
JPS6292645A (ja) * 1985-10-18 1987-04-28 Iwatsu Electric Co Ltd 電話機回路
US4776747A (en) * 1986-01-03 1988-10-11 Motorola Inc. High speed integrated circuit handler
DE3713155A1 (de) * 1987-04-15 1988-11-03 Schmidt & Link Werkzeugbau Gmb Einrichtung zum automatischen programmierten pruefen von prueflingen aller art
US4869636A (en) * 1987-06-24 1989-09-26 Reid-Ashman Manufacturing, Inc. Handler for IC packages
US4926118A (en) * 1988-02-22 1990-05-15 Sym-Tek Systems, Inc. Test station
US5307011A (en) * 1991-12-04 1994-04-26 Advantest Corporation Loader and unloader for test handler
US5313156A (en) * 1991-12-04 1994-05-17 Advantest Corporation Apparatus for automatic handling
JPH05256897A (ja) * 1992-03-11 1993-10-08 Nec Corp Ｉｃテストシステム
JP3095542B2 (ja) * 1992-09-11 2000-10-03 株式会社東芝 ポリシラン配向膜の製造方法
US5319353A (en) * 1992-10-14 1994-06-07 Advantest Corporation Alarm display system for automatic test handler
DE4338445A1 (de) * 1993-11-10 1995-05-11 Heraeus Voetsch Gmbh Verfahren und Vorrichtung zum Temperieren und Prüfen von elektronischen, elektromechanischen und mechanischen Baugruppen
TW287235B (ja) * 1994-06-30 1996-10-01 Zenshin Test Co
JPH0815373A (ja) * 1994-06-30 1996-01-19 Advantest Corp Ｉｃハンドラ用デバイス搬送装置
US5788084A (en) * 1994-09-22 1998-08-04 Advantest Corporation Automatic testing system and method for semiconductor devices
US5865319A (en) * 1994-12-28 1999-02-02 Advantest Corp. Automatic test handler system for IC tester
JP3134738B2 (ja) * 1995-09-28 2001-02-13 安藤電気株式会社 ハンドリングシステム
JP3417528B2 (ja) 1996-04-05 2003-06-16 株式会社アドバンテスト Ｉｃ試験装置
US6043443A (en) * 1998-01-23 2000-03-28 Lucent Technologies Inc. Fabrication of semiconductor devices

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61290373A (ja) * 1985-06-19 1986-12-20 Hitachi Hokkai Semiconductor Ltd エ−ジング方法及び装置
JPS6221533U (ja) * 1985-07-23 1987-02-09
JPS6292645U (ja) * 1985-12-02 1987-06-13
JPH0695125B2 (ja) * 1988-07-22 1994-11-24 三菱電機株式会社 半導体装置のテスト装置
JPH0339665A (ja) * 1989-07-05 1991-02-20 Nec Corp Ｉｃのハンドリング装置
JPH03138956A (ja) * 1989-10-23 1991-06-13 Nec Corp ハンドラ
JPH04343077A (ja) * 1991-05-21 1992-11-30 Mitsubishi Electric Corp 半導体製品の成形・仕分け収納方法およびその収納装置
JPH0658986A (ja) * 1992-08-07 1994-03-04 Fujitsu Miyagi Electron:Kk 半導体試験装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003091741A1 (fr) * 2002-04-25 2003-11-06 Advantest Corporation Appareil d'essai de composants electroniques
WO2003091740A1 (fr) * 2002-04-25 2003-11-06 Advantest Corporation Appareil d'essai de composants electroniques
US7459902B2 (en) 2002-04-25 2008-12-02 Advantest Corporation Electronic device testing apparatus
US7221180B2 (en) 2003-06-25 2007-05-22 Infineon Technologies Ag Device and method for testing electronic components

Also Published As

Publication number Publication date
SG90713A1 (en) 2002-08-20
CN1137508C (zh) 2004-02-04
CN1237714A (zh) 1999-12-08
US20020036161A1 (en) 2002-03-28
DE19680785B4 (de) 2005-09-22
US6433294B1 (en) 2002-08-13
JPH11231020A (ja) 1999-08-27
CN1159227A (zh) 1997-09-10
DE19680785T1 (de) 1997-09-18
CN1084476C (zh) 2002-05-08
MY128163A (en) 2007-01-31
US6066822A (en) 2000-05-23

Similar Documents

Publication Publication Date Title
WO1997005496A1 (fr) Testeur de dispositif a semiconducteur et systeme de test de dispositif a semiconducteur comportant plusieurs testeurs
US6111246A (en) Semiconductor device testing apparatus having presence or absence detectors issuing an alarm when an error occurs
KR100258426B1 (ko) 반도체 디바이스 시험장치
US5865319A (en) Automatic test handler system for IC tester
JP3412114B2 (ja) Ｉｃ試験装置
US7471077B2 (en) Conveyor device, electronic device handling apparatus and conveying method in electronic device handling apparatus
US5906472A (en) Apparatus for removing and storing semiconductor device trays
KR101042655B1 (ko) 전자부품 이송방법 및 전자부품 핸들링 장치
JP4202498B2 (ja) 部品ハンドリング装置
JPH112657A (ja) 複合ｉｃ試験装置
JP2007024907A (ja) Ｉｃ試験システム
KR100452069B1 (ko) 시험 종료 전자 부품의 분류 제어 방법
JPH09152466A (ja) Ｉｃ試験方法及び装置
KR100295251B1 (ko) 복수의 반도체 디바이스 시험장치를 구비한 반도체디바이스 시험시스템
JPWO2008142752A1 (ja) トレイ格納装置及び電子部品試験装置
JP2940858B2 (ja) Ｉｃ試験装置
JP5137965B2 (ja) 搬送装置および電子部品ハンドリング装置
JPH1082828A (ja) 半導体デバイス試験装置
CN109884455B (zh) 承载盘组件和辨识系统
JP4073327B2 (ja) 電子部品のテープ状搬送部材、搬送体及び搬送方法
JPH1194902A (ja) Ｉｃ試験装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 96190819.X

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN DE KR SG US

WWE Wipo information: entry into national phase

Ref document number: 08809702

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1019970702037

Country of ref document: KR

RET De translation (de og part 6b)

Ref document number: 19680785

Country of ref document: DE

Date of ref document: 19970918

WWE Wipo information: entry into national phase

Ref document number: 19680785

Country of ref document: DE

WWP Wipo information: published in national office

Ref document number: 1019970702037

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1019970702037

Country of ref document: KR