TWI738226B - 具有單向板線和位元線及柱狀電容器的高密度低電壓非揮發性記憶體（ｎｖｍ） - Google Patents

具有單向板線和位元線及柱狀電容器的高密度低電壓非揮發性記憶體（ｎｖｍ） Download PDF

Info

Publication number
TWI738226B
TWI738226B TW109106095A TW109106095A TWI738226B TW I738226 B TWI738226 B TW I738226B TW 109106095 A TW109106095 A TW 109106095A TW 109106095 A TW109106095 A TW 109106095A TW I738226 B TWI738226 B TW I738226B
Authority
TW
Taiwan
Prior art keywords
section
adjacent
transistor
coupled
sections
Prior art date
Application number
TW109106095A
Other languages
English (en)
Other versions
TW202105686A (zh
Inventor
沙西坎斯 曼尼佩楚尼
拉傑夫 杜卡尼亞
拉瑪摩瑟 拉米西
Original Assignee
美商凱普勒運算公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商凱普勒運算公司 filed Critical 美商凱普勒運算公司
Publication of TW202105686A publication Critical patent/TW202105686A/zh
Application granted granted Critical
Publication of TWI738226B publication Critical patent/TWI738226B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0027—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell and the nonvolatile element is a ferroelectric element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the top-view layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

敘述了一種低功率、高密度1T-1C(一個電晶體及一個電容器)記憶體位元胞，其中該電容器包含具有鐵電材料(鈣鈦礦、瑕鐵電、或六方晶鐵電)的柱狀結構以及作為電極的導電氧化物。於各種實施例中，導電氧化物電極的一層環繞柱狀電容器，並形成柱狀電容器的外部電極。柱狀電容器的核心可以採取各種形式。

Description

具有單向板線和位元線及柱狀電容器的高密度低電壓非揮發性記憶體（ＮＶＭ）
本發明係有關於具有單向板線和位元線及柱狀電容器的高密度低電壓非揮發性記憶體(NVM)。 優先權
本發明主張於2019年二月27日提出申請之標題為「High-Density Low Voltage Non-Volatile Memory with Unidirectional Plate-Line and Bit-Line and Pillar Capacitor」的美國專利申請案編號16/287,953之優先權，出於所有目的將其全部內容以引用方式併入本文中。
用在處理器中的標準記憶體係靜態隨機存取記憶體(SRAM)或動態隨機存取記憶體(DRAM)，及它們的衍生物。這些記憶體係揮發性記憶體。例如，當供應至記憶體的電源斷開，記憶體將遺失它們儲存的資料。現在，非揮發性記憶體也普遍用於計算平台中以取替磁硬碟。即使斷開供應至非揮發性記憶體的電源，但是非揮發性記憶體還是可以長時間(例如，數月、數年或永久)留存它們儲存的資料。非揮發性記憶體的實例係磁性隨機存取記憶體(MRAM)、NAND或NOR快閃記憶體。這些記憶體可能不適於低功耗及緊湊型計算裝置，因為這些記憶體遭受高寫入能量、低密度、及高功率耗損的困擾。
本文提供的先前技術的敘述是為了大致地呈現本發明上下文的目的。除非本文另有說明，否則本段落敘述的材料不是本申請的申請專利範圍的先前技術，並且不因包含在本段落中而被承認是先前技術。
與
一些實施例敘述1T-1C(一個電晶體及一個電容器)記憶體位元胞，其中該電容器包含具有鐵電材料的柱狀結構以及作為電極的導電氧化物。於各種實施例中，導電氧化物電極的一層環繞柱狀電容器，並形成柱狀電容器的外部電極。柱狀電容器的核心可以採取各種形式。
在一些實施例中，柱狀電容器的核心包括導電氧化物的另一層，使得鐵電(FE)材料係在外部導電氧化物層(或電極)與內部導電氧化物(或電極)之間。在一些實施例中，耦接至該電晶體之柱狀電容器的部分包含由金屬間折射材料(例如，Ti-Al、Ti、V、Cr、Mn、Zr、Nb、Mo、Tc、Ru、Rh、Hf、Ta、W、Re、Os、Ir、Al、或Co)形成的阻障結構。在一些實施例中，阻障層係第一材料與第二材料的超晶格，其中該第一材料包括Ti與Al(例如，TiAl)並且該第二材料包括Ta、W、及Co(例如，Ta、W、及Co一起的層)。於各種實施例中，阻障層的晶格參數與導電氧化物及/或FE材料的晶格參數匹配。在一些實施例中，外部導電氧化物層部分地或完整地覆蓋有側壁阻障密封件(例如，Ti-Al-O或MgO)。於各種實施例中，側壁阻障密封件的晶格參數與外部導電氧化物的晶格參數匹配。
FE材料可為任何合適的低電壓FE材料，其允許FE材料藉由低電壓(例如，100mV)切換其狀態。在一些實施例中，FE材料包含ABO3 類型的鈣鈦礦，其中「A」與「B」為兩個不同大小的陽離子，並且「O」是氧，其為與兩個陽離子鍵合的陰離子。一般而言，A原子的大小大於B原子的大小。在一些實施例中，鈣鈦礦可為經摻雜的(例如，由La或鑭系)。於各種實施例中，當FE材料為鈣鈦礦時，導電氧化物為AA’BB’O3 類型。A’是原子位點A的摻雜物，可以是鑭系系列的元素。B’是原子位點B的摻雜物，可以是來自過渡金屬元素的元素，特別是Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn。A’可能具有與A點相同的原子價，並且鐵電極化率不同。
在一些實施例中，FE材料包含h-RMnO3類型的六方晶鐵電，其中R係稀土元素，即，鈰(Ce)、鏑(Dy)、鉺(Er)、銪(Eu)、釓(Gd)、鈥(Ho)、鑭(La)、鎦(Lu)、釹(Nd)、鐠(Pr)、鉅(Pm)、釤(Sm)、鈧(Sc)、鋱(Tb)、銩(Tm)、鐿(Yb)、及釔(Y)。鐵電相位的特徵在於層狀MnO5多面體的彎曲(buckling)，伴隨著Y離子的置換，這導致了淨電極化。在一些實施例中，六方晶FE包括下列中的一者：YMnO3或LuFeO3。於各種實施例中，當FE材料包含六方晶鐵電時，導電氧化物為A2O3(例如，In2O3、Fe2O3)及ABO3類型，其中「A」為稀土元素而「B」為Mn.。
在一些實施例中，FE材料包含瑕FE材料。瑕鐵電為其中主階參數係諸如原子序列的應變或彎曲的序列機制的鐵電。瑕FE材料之實例分別是LuFeO3類材料或鐵電和順電材料PbTiO3(PTO)和SnTiO3(STO)的超晶格，以及分別是LaAlO3(LAO)和STO。例如，[PTO/STO]n或[LAO/STO]n的超晶格，其中「n」係在1至100之間。雖然這裡參考用於儲存電荷狀態的鐵電材料敘述了各種實施例，但是這些實施例也適用於順電材料。例如，可使用順電材料代替鐵電材料來形成各個實施例的柱狀電容器。
有許多各種實施例的技術效果。例如，使用柱狀電容器形成的記憶體位元胞允許FE柱狀電容器中的FE狀態的非常低的電壓切換(例如，100mV)。FE柱狀電容器可與任一類型的電晶體一起使用。例如，各個實施例的FE柱狀電容器可與平面或非平面電晶體一起使用。電晶體可經形成在前端或後端。與習知DRAM位元胞相比，使用柱狀電容器形成的記憶體位元胞導致更高或更窄的位元胞。如此一來，更多位元胞可經封裝在晶粒中而產生更高密度的記憶體，該記憶體可以在比習知DRAM更低的電壓下操作，而且提供廣受歡迎的非揮發性性能。在一些實施例中，為了進一步增加每一晶粒的記憶體密度，記憶體位元胞係形成在前端與後端。其它技術效應從各種實施例及圖式將顯而易見。
在下面的說明中，大量的細節被討論以提供對本揭示的實施例之更徹底的解釋。然而，對本發明所屬領域之具有通常知識者，本揭示的實施例可不用這些特定的細節可被實踐是顯而易見的。在其它例子中，為了避免模糊本揭示的實施例，已知的結構和裝置詳細敘述，而以方塊圖的形式被示出。
注意，在實施例之對應的圖式中，訊號以線代表。有些線可能比較粗以指示更多成份的訊號路徑，和/或具有箭頭在一或多個端，以指示主要資訊流動方向。如此之指示不意圖為被限制的。而是，線被使用以與一或多個示例性實施例有關以促進對電路或邏輯單元更容易的理解。任何代表的訊號，由設計需求或偏好所指定，可實際上包含一或多個訊號，其可在任一方向上移動且可與任何適當類型的訊號方案被實施。
用語「裝置」通常可以指根據該用語之使用背景的裝置。例如，裝置可以指的是層或結構的堆疊、單一結構或層、具有主動及/或被動元件之各種結構的連接等等。一般而言，裝置為具有沿著x-y方向之平面及沿著x-y-z笛卡爾座標系統之z方向之高度的三維結構。裝置之平面也可為包含裝置之設備的平面。
貫穿說明書及在申請專利範圍中，用語「連接的」意指在連接的東西之間以諸如電性、機械或磁性的直接連接，而沒有任何中間的裝置。
用語「耦接」的意思是透過一或多個被動或主動中間裝置在連接的或間接連接的物之間的直接或間接連接，諸如直接電性、機械或磁性連接。
本文中的用語「相鄰」通常指的是事物的位置(例如，緊靠著它們之間的一或多處事物)或鄰接另一事物(例如，毗連它)。
用語「電路」或「模組」可指的是一或多個被動和/或主動組件，其為佈置以與另一個合作來提供所需的功能。
用語「訊號」可稱為至少一電流訊號、電壓訊號、磁性訊號或資料/時脈訊號。「一(a)」、「一個(an)」以及「該」的意思包括數個參考。「中」的意思包括「中」和「上」。
用語「縮放」通常是指將設計(示意圖和佈局)從一種製程技術轉換為另一種製程技術，並隨後減小其佈局面積。用語「縮放」通常還指縮小相同技術節點內的佈局和裝置。用語「縮放」還可以指相對於另一參數(例如，電源供應位準)調整(例如，減速或加速-即分別縮小或放大)信號頻率。
用語「實質上」、「接近」、「大約」、「附近」以及「大約」一般指的是目標值在+/-10%之間。例如，除非在其使用之明確背景中另外指明，否則術語「實質上相等」、「大約相等」和「近似相等」表示在所敘述的事物之間僅存在偶然的變化。在本領域中，這種變化通常不大於預定目標值的+/-10%。
除非以其它方式指明，使用用以敘述一般物件之一般形容詞「第一」、「第二」以及「第三」等等，僅指示相似物件之不同實例被提及，並且不旨在暗示如此描述的物件必須以給定的順序，無論是時間、空間、排名或以在任何其他方式。
對於本揭露之目的，用語「A和/或B」及「A或B」的意思是(A)、(B)或(A和B)。對於本揭露之目的，用語「A、B和/或C」的意思是(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
在敘述和申請專利範圍中「左」、「右」、「前」、「後」、「頂」、「底」、「之上」、「之下」等的用語為用於敘述性目的，而不一定用於描述永久的相對位置。例如，如本文所使用的用語「上方」、「下方」、「前側」、「背側」、「頂部」、「底部」、「之上」、「之下」和「在上」是指一個組件、結構、或材料相對於其它在裝置內之參考組件、結構、或材料的相對位置，其中這種物理關係是值得注意的。這些用語在本文中僅用於敘述目的，並且主要在裝置z軸的背景內使用，因此可以相對於裝置的取向。因此，如果裝置相對於所提供之圖式的背景顛倒定向，則在本文提供之圖式的背景中的第二材料「之上」的第一材料也可以在第二材料「之下」。在材料的上下文中，設置在另一個之上或之下的一種材料可以直接接觸或可以具有一或多種中間材料。此外，設置在兩種材料之間的一種材料可以直接與兩層接觸，或者可以具有一或多個中間層。相反，第一材料在第二材料「上」為與第二材料直接接觸。在組件集合的上下文中將做出類似的區別。
用語「之間」可採用在裝置之z軸、x軸、或y軸的背景中。兩種其它材料之間的材料可為與那些材料中的一種或兩種接觸，或者可以藉由一或多個中間材料將其與其它兩種材料分開。兩種其它材料「之間」的材料可因此與其它兩種材料中的任一種接觸，或者可以透過中間材料耦接至其它兩種材料。兩種其它裝置之間的裝置可直接與那些裝置中的一或兩種連接，或者可以藉由一或多個中間裝置將其與其它兩種裝置分開。
此處，多個非矽半導體材料層可堆疊在單一鰭片結構內。多個非矽半導體材料層可包括一或多個「P型」層，其適用於P型電晶體(例如，提供比矽更高的電洞移動率)。多個非矽半導體材料層可進一步包括一或多個「N型」層，其適用於N型電晶體(例如，提供比矽更高的電子移動率)。多個非矽半導體材料層可進一步包括將N型與P型層分開的一或多個中介層。中介層可以是至少部分犧牲的，例如允許閘極、源極、或汲極中的一或多個完全圍繞一或多個N型和P型電晶體的通道區域。多個非矽半導體材料層可至少部分利用自對準技術來製造，使得堆疊的CMOS裝置可同時包括具有單一FET(場效電晶體)之足跡的高移動率N型和P型電晶體。
此處，用語「後端」通常是指晶粒之與「前端」相對的區段，並且其中IC(積體電路)封裝耦接至IC晶粒凸塊。例如，高階金屬層(例如，在十金屬堆疊晶粒中的金屬層6和更高的金屬層)及更靠近晶粒封裝之相應通孔被認為是晶粒之後端的一部分。相反地，用語「前端」通常是指晶粒的一區段，其包括主動區(例如，其中製造半導體的地方)和低階金屬層及更靠近主動區(例如，在十金屬堆疊晶粒實例中的金屬層5及更低的金屬層)的相應通孔。
指出那些圖中具有相同的元件編號(或名稱)之元件與任何其它圖式的元件一樣可以以任何類似於所描述之方式操作或運作，但不限制於此。
圖1A-B根據一些實施例分別繪示包含具有鐵電材料之柱狀電容器及作為電極之導電氧化物的1T-1C(一個平面電晶體及一個電容器)記憶體位元胞的3D視圖100及相應的橫截面120，其中導電氧化物中的一者環繞柱狀電容器。圖1A-B之記憶體位元胞包括平面電晶體，其具有基材101、源極102、汲極103、通道區域104、包含閘極介電質的閘極105、閘極間隔物106a與106b、閘極金屬107、源極接觸108a、以及汲極接觸108b。
基材101包括一合適的半導體材料，諸如：單晶矽、多晶矽、絕緣體上的矽(silicon on insulator，SOI)。在一實施例中，基材101包括其它半導體材料，諸如：Si、Ge、SiGe、或合適的III-V族或III-N族化合物。基材101也可包括半導體材料、金屬、摻雜物、及半導體基材中常見的其他材料。
在一些實施例中，源極區域102及汲極區域103係形成在基材101內與電晶體之閘極堆疊相鄰。源極區域102及汲極區域103通常使用蝕刻/沉積製程或佈植/擴散製程形成。
在蝕刻/沉積製程中，首先在源極102和汲極區域103的位置處蝕刻基材101以形成凹陷。然後可以進行磊晶沉積製程以使用用於製造源極區域102和汲極區域103的材料填充凹陷。在佈植/擴散製程中，可以將諸如硼、鋁、銻、磷或砷的摻雜物離子佈植到基材中以形成源極區域102和汲極區域103。退火製程活化了摻雜物並且導致它們進一步擴散至基材101內，退火製程通常接在離子佈植製程後。
在一些實施例中，金屬和/或金屬合金之一或多個層係用來形成源極區域102和汲極區域103。在一些實施例中，源極區域102和汲極區域103係使用一或多個替代半導體材料形成，諸如鍺或合適的III-V族化合物。在一些實施例中，源極區域102和汲極區域103係使用矽合金製成，諸如鍺化矽或碳化矽。在一些實施例中，磊晶沉積的矽合金係用如硼、砷或磷的摻雜物原位摻雜。
根據一些實施例，對於通道區域104的半導體材料可具有與基材101相同的材料。在一些實施例中，通道區域104包括下列中的一者：Si、SiGe、Ge、及GaAs。
閘極介電質層105可包括一層或堆疊層。一或多個層可包括高k介電質材料、氧化矽、及/或二氧化矽(SiO2 )。高k介電質材料可包括諸如以下元素：鋅、鈮、鈧、貧釔、鉿、矽、鍶、氧、鋇、鈦、鋯、鉭、鋁、及鑭。可用在閘極介電質層中的高k材料的一實例：鉛鋅鈮酸鹽、氧化鉿、鉛鈧鉭氧化物、矽酸鉿氧化合物、氧化釔、氧化鋁、氧化鑭、鋇鍶鈦氧化物、鋁鑭氧化物、氧化鈦、氧化鋯、氧化鉭、及氧化矽鋯。在一些實施例中，當使用高k材料時，在閘極介電質層105上使用退火製程，以改善其品質。
在一些實施例中，一對間隔物層(側壁間隔物)106a/b可被形成在閘極堆疊的相對側，該閘極堆疊支撐著閘極堆疊。該對間隔物層106a/b係從一材料形成，諸如：氮氧化矽、氮化矽、摻雜碳的氮化矽、或碳化矽。用於形成側壁間隔物之製程為本領域眾所周知的，並且通常包括沉積和蝕刻製程操作。在一些實施例中，可使用複數個間隔物對。例如，可以在閘極堆疊的相對側上形成兩對、三對或四對側壁間隔物。
閘極金屬層107可包含P型功函數金屬或N型功函數金屬中的至少一者，其取決電晶體是p型或n型電晶體。閘極金屬層107可包含兩或多個金屬層的堆疊，其中一或多個金屬層係功函數金屬層並且至少一金屬層係導電填充層。
對於n型電晶體，可用於閘極金屬層107的金屬包括：碳化鋁、碳化鉭、碳化鋯、及碳化鉿。在一些實施例中，對於用於n型電晶體的閘極金屬層107的金屬包括：鋁、鉿、鋯、鈦、鉭、及其合金。一n型金屬層將能夠形成具有約3.9eV至約4.2eV之間的一功函數的n型閘極金屬層207。在一些實施例中，金屬層107包括下列中的一者：TiN、TiSiN、TaN、Cu、Al、Au、W、TiSiN、或Co。在一些實施例中，金屬層107包括下列中的一者：Ti、N、Si、Ta、Cu、Al、Au、W、或Co。
對於一p型電晶體，用於閘極金屬層107的金屬包括但不限於釕、鈀、鉑、鈷、鎳和導電金屬氧化物。導電氧化物的一實例包括釕氧化物。一p型金屬層將能夠形成具有約4.9eV至約5.2eV之間的一功函數的p型閘極金屬層107。
汲極接觸108b係耦接至通孔109b，其係耦接至金屬層110。金屬層110係位元線，其沿著x軸延伸。源極接觸108a係透過通孔109a耦接至金屬間折射111a。導電氧化物112c係耦接至金屬間折射111b。任何合適的材料可用於汲極和源極接觸108a/n及通孔109。例如，Ti、N、Si、Ta、Cu、Al、Au、W、或Co中的一或多者可用於汲極和源極接觸108a/n及通孔109a/b。
金屬間折射111a/b係導電材料，其維持柱狀電容器的FE性質。在沒有金屬間折射111的情況下，柱狀電容器的鐵電材料或順電材料可能會失去其效力。在一些實施例中，金屬間折射111a/b包含Ti和Al(例如，TiAl化合物)。在一些實施例中，金屬間折射111a/b包含Ta、W、及/或Co中的一或多者。例如，金屬間折射111a/b包括Ta、W、及Co的晶格。在一些實施例中，金屬間折射111a/b包括下列中的一者：Ti-Al，諸如Ti3Al、TiAl、TiAl3；Ni-Al，諸如Ni3Al、NiAl3、NiAl；Ni-Ti、Ni-Ga、Ni2MnGa；FeGa、Fe3Ga；硼化物、碳化物、或氮化物。在一些實施例中，TiAl材料包含Ti-(45-48)Al-(1-10)M(以X痕量%)，其中M為來自下列中的至少一種元素：V、Cr、Mn、Nb、Ta、W及Mo，以及痕量0.1-5%的Si、B、及/或Mg。在一些實施例中，TiAl係一單相位合金γ(TiAl)。在一些實施例中，TiAl係兩單相位合金γ(TiAl)+α2(Ti3Al)。單相位γ合金含有三合金元素，諸如Nb或Ta，其可以提升強度並進一步增強抗氧化性。在兩相位合金中的第三合金元素的作用是提高延展性(V、Cr、Mn)、抗氧化性(Nb、Ta)或綜合性質。諸如Si、B、和Mg的添加物可顯著地提高其它性質。在一些實施例中，金屬間折射111a/b包括下列中的一或多個：Ti、V、Cr、Mn、Zr、Nb、Mo、Tc、Ru、Rh、Hf、Ta、W、Re、Os、Ir、Al、或Co。
於各種實施例中，柱狀電容器係相鄰於金屬間折射111a/b。柱狀電容器包含具有區段112a、112b、及112c的第一導電氧化物112；FE或順電(PE)材料113、以及FE材料113之間的第二導電氧化物114。導電氧化物的頂區段(例如，112c)係經由金屬間111b耦接至板線或脈衝線115。在一些實施例中，諸如金屬間折射層(未圖示)的阻障層係接於導電氧化物112c與PL 115之間。
區段112a和112b彼此平行，而區段112c正交於區段112a和112b。於各種實施例中，板線或脈衝線(PL)沿著x方向延伸並平行於BL 110。與BL和PL彼此正交的情況相比，藉由使BL和PL彼此平行，因為記憶體位元胞足跡減小所以進一步提高記憶體的面積。閘極金屬107係耦接至閘極接觸116，其係耦接至金屬線117。金屬線117係用作為字元線(WL)，並且其正交於BL 110與PL 115。任何合適的金屬可被用於BL 110、PL 115、及WL 117。例如，Al、Cu、Co、Au、或Ag可被用於BL 110、PL 115、及WL 117。
在一些實施例中，FE材料113係鈣鈦礦，其包括下列中的一或多者：La、Sr、Co、Sr、Ru、Y、Ba、Cu、Bi、Ca、及Ni。例如，諸如(La,Sr)CoO3 、SrRuO3 ,、(La,Sr)MnO3 、YBa2 Cu3 O7 、Bi2 Sr2 CaCu2 O8 、LaNiO3 等的金屬鈣鈦礦可被用於FE材料113。鈣鈦礦可被合適的摻雜，以實現0.3至2%範圍內的自發畸變。例如，對於化學取代的鈦酸鉛(諸如，在Ti位置的Zr；在Ti位置的La、Nb)，這些取代物的濃度應使其達到0.3-2%的自發畸變。對於化學取代的BiFeO3、BrCrO3、BuCoO3類的材料，取代Bi位置的La或稀土可調節自發畸變。
於各種實施例中，當金屬鈣鈦礦係用於FE材料113a/b時，導電氧化物112和114可包括下列中的一或多者：IrO2 ,、RuO2 、PdO2 、OsO2 、或ReO3 。在一些實施例中，鈣鈦礦係摻雜La或鑭系。在一些實施例中，具有非鈣鈦礦結構、但導電性更高以為在低溫下純鈣鈦礦鐵電之成長提供晶種或模板的薄層(例如，大約10 nm)鈣鈦礦模板導體(例如塗覆在IrO2、RuO2、PdO2、PtO2頂部的SrRuO3)係用作為導電氧化物112和114。
在一些實施例中，FE材料113包含AMnO3類型的六方晶鐵電，其中A係稀土元素，即，鈰(Ce)、鏑(Dy)、鉺(Er)、銪(Eu)、釓(Gd)、鈥(Ho)、鑭(La)、鎦(Lu)、釹(Nd)、鐠(Pr)、鉅(Pm)、釤(Sm)、鈧(Sc)、鋱(Tb)、銩(Tm)、鐿(Yb)、及釔(Y)。鐵電相位的特徵在於層狀MnO5多面體的彎曲(buckling)，伴隨著Y離子的置換，這導致了淨電極化。在一些實施例中，六方晶FE包括下列中的一者：YMnO3或LuFeO3。於各種實施例中，當FE材料包含六方晶鐵電時，導電氧化物為A2O3(例如，In2O3、Fe2O3)及ABO3類型，其中「A」為稀土元素而「B」為Mn.。用為導電氧化物112與114之六方晶金屬的實例包括下列中的一或多種：PtCoO2、PdCoO2、及其它銅鐵礦結構的六方晶金屬氧化物，諸如摻雜Al的ZnO。
在一些實施例中，FE材料113包含瑕FE材料。瑕FE材料之實例分別是LuFeO3類材料或鐵電和順電材料PbTiO3(PTO)和SnTiO3(STO)的超晶格，以及分別是LaAlO3(LAO)和STO。例如，[PTO/STO]n或[LAO/STO]n的超晶格，其中「n」係在1至100之間。在一些實施例中，導電氧化物包括下列中一或多個的氧化物：Ir、Ru、Pd、Ps、或Re。導電氧化物的其它實例包括諸如Fe3O4、LiV2O4的尖晶石以及諸如ITO(銦錫氧化物)、Sn摻雜In2O3的立方金屬氧化物。
雖然這裡參考用於儲存電荷狀態的鐵電材料敘述了各種實施例，但是這些實施例也適用於順電材料。例如，可使用順電材料代替鐵電材料來形成各個實施例的柱狀電容器。於各種實施例中，在柱狀電容器中的導電氧化物和金屬間材料係在鐵電材料的兩側。
圖1C根據一些實施例繪示1T-1C記憶體位元胞的橫截面130，其中具有FE材料的柱狀電容器形成在PL與BL之間。藉由在BL之上形成柱狀電容器，介於BL 110與PL 115之間的金屬層間距可以自由有效地使用它，以實現柱狀電容器之廣泛的電容值範圍。柱狀電容器定位的組態亦允許1T-1C位元胞的間距實質上是電晶體MN的間距。如此一來，達成高密度記憶體。
圖1D根據一些實施例繪示1T-1C記憶體位元胞的橫截面140，其中具有FE材料的兩個柱狀電容器形成在PL 115與BL 110之間。這裡，形成具有由導電氧化物區段112d隔開之FE材料113a與113b的兩個柱狀電容器。厚度t112 在10 nm至150nm的範圍內。根據各種實施例，兩個柱狀電容器共享相同的阻障層111a/b與相同的導電氧化物區段112c。雖然顯示兩個柱狀電容器，可在BL 110與PL 115之間的空間中形成兩個以上的柱狀電容器。柱狀電容器的組態亦允許1T-1C位元胞的間距實質上是電晶體MN的間距。如此一來，達成具有更高電容值的高密度記憶體。
圖2根據一些實施例繪示圖1之1T-1C位元胞的高密度佈局200。位元胞佈局的間距大約是電晶體區域的間距。這裡，間距指的是位元胞的x和y尺寸。因為小間距，許多位元胞可以以陣列方式封裝，從而形成高密度記憶體陣列。
雖然各種實施例的電容性柱狀係顯示為矩形結構，但是其也可以具有其它形狀。例如，各種實施例的電容性柱狀可具有尺寸類似於參照矩形電容性柱狀敘述之尺寸的圓柱形形狀。
圖3A-B分別繪示具有側壁阻障密封件之柱狀電容器300與320的3D視圖。圖3A-B的實施例可用於文中所述之任何實施例。電容器300類似於圖1A之電容器，除了將側壁阻障(絕緣(insulative)或絕緣(insulating))密封件301應用於輸出導電氧化物層112。於此情況下，側壁阻障密封件301分別應用於兩個區段112a與112b作為301a與301b。在柱狀電容器300中，側壁阻障密封件301a與301b沿著z軸延伸以覆蓋阻障結構111a/b的側壁。在一些實施例中，頂部區段112c亦以側壁阻障密封件301來密封。在一些實施例中，側壁阻障密封件301包含下列中的一或多個：Ti、Al、O、或Mg。例如，TiAlO3 、MgO、或TiO2 可用為側壁阻障密封件。側壁阻障密封件301保護電容器材料免受元素擴散到其中。側壁阻障密封件301係低導電材料，並且具有低電容。
在一些實施例中，阻障結構(對於111a/b)的厚度t111 係在0.5 nm(奈米)至10 nm的範圍內。在一些實施例中，導電氧化物的厚度t112 係在0.5 nm至20 nm的範圍內。在一些實施例中，FE材料的厚度t113 係在0.5 nm至100 nm的範圍內。在一些實施例中，側壁阻障的厚度t301 係在0.5 nm至10 nm的範圍內。 在一些實施例中，柱的高度hpillar 係在50 nm至5000 nm的範圍內。
電容器320係類似於電容器300，但是適用於側壁阻障密封件301的應用。此處，側壁阻障係標記為321，但包含與參考301所討論之相同材料。在一些實施例中，側壁阻障沿著輸出導電氧化物112a/b/c之所有側面延伸為321a/b/c。於此實例中，側壁阻障密封件321a和321b不延伸至阻障111a/b。在一些實施例中，厚度t321 與厚度t301 相同。
於各種實施例中，阻障層111a/b的晶格參數與導電氧化物及/或FE材料的晶格參數匹配。在一些實施例中，外部導電氧化物層112部分地或完整地覆蓋有側壁阻障密封件(例如，Ti-Al-O或MgO)。於各種實施例中，側壁阻障密封件的晶格參數與外部導電氧化物的晶格參數匹配。
圖4A根據一些實施例繪示具有作為在鐵電結構上方之第一電極的環繞導電氧化物及在柱狀內作為第二電極的金屬間折射之柱狀電容器400的3D視圖。在一些實施例中，導電氧化物層114的中心或核心被金屬間折射的堆疊(Ti和Al)取代。在一些實施例中，金屬間折射的堆疊包括層401和402。在一些實施例中，層401和402包括TiAl。其他材料包括：Ti3Al、TiAl3、Ni3Al、NiAl3、NiAl、Ni-Ti、Ni-Ga、Ni3MnGa、FeGa、Fe3Ga、硼化物、碳化物、及氮化物。在一些實施例中，401和402是不同材料。在一些實施例中，用於層401和402之材料是相同材料。金屬間折射之堆疊係由FE材料區段413c、413b、及413c(與材料113相同)圍繞在三個側面上。FE材料的組成物係根據本文中所討論之任何FE材料。於各種實施例中，導電氧化物112a/b沿著y軸延伸，使得它們相鄰於阻障結構111a。阻障結構111a亦相鄰於FE材料區段413a、413b、以及401或402中的一者。在一些實施例中，圖3A-B的側壁阻障密封件301亦可用於柱狀電容器400。在一些實施例中，堆疊的長度Lstack 係在5 nm至200 nm的範圍內。在一些實施例中，層401的厚度t401 係在10 nm至60 nm的範圍內。在一些實施例中，層402的厚度t402 係在10 nm至60 nm的範圍內。
圖4B根據一些實施例繪示具有作為在鐵電結構上方之第一電極的環繞導電氧化物及在柱狀內作為第二電極的金屬間折射之柱狀電容器420的3D視圖，其中金屬間折射具有金屬塗層。在一些實施例中，導電氧化物層114之中心或核心被置換為材料421和422的堆疊，其中421係諸如Cu、Co、Ru、Ta、或W(或它們的組合)，以及其中422係由下列中的一或多者所形成的一通孔層：Cu、Co、Ru、Ta、W、TaN、WN、或它們的組合。在一些實施例中，層421和422的材料堆疊係由金屬塗層411a、411b、及411c所覆蓋。在一些實施例中，圖3A-B的側壁阻障密封件301亦可用於柱狀電容器420。在一些實施例中，堆疊的長度Lstack 係在5 nm至200 nm的範圍內。在一些實施例中，層421的厚度t421 係在10 nm至60 nm的範圍內。在一些實施例中，層422的厚度t422 係在10 nm至60 nm的範圍內。圖4A-B的實施例可用於文中所述之任何實施例。
圖5A-B根據一些實施例分別繪示包含具有鐵電材料之柱狀電容器與作為電極之導電氧化物的1T-1C(一個鰭片式FET及一個電容器)記憶體位元胞3D視圖500及相應的橫截面520，其中導電氧化物之一者環繞柱狀電容器。圖5A之記憶體位元胞類似於圖1A之記憶體位元胞，但為用於非平面電晶體。鰭片式FET係非平面電晶體的一實例。鰭片式FET包含一鰭片，該鰭片包括源極502和汲極503區域。通道位於源極與區域502和503之間。電晶體MN可具有彼此平行的多個鰭片，該些鰭片係耦接至相同的閘極堆疊。該等鰭片穿過形成源極和汲極區域502和503的閘極堆疊。
圖6根據一些實施例繪示圖5A之1T-1C位元胞的高密度佈局600。像圖2之記憶體位元胞的間距一樣，這裡的位元胞佈局的間距大約是電晶體區域的間距。這裡，間距指的是位元胞的x和y尺寸。因為小間距，許多位元胞可以以陣列方式封裝，從而形成高密度記憶體陣列。
圖7根據一些實施例繪示包含具有鐵電材料之柱狀電容器與作為電極之導電氧化物的1T-1C(一個後端鰭片式FET及一個電容器)記憶體位元胞3D視圖700，其中導電氧化物之一者環繞柱狀電容器。在此實施例中，電晶體可以是後端電晶體。雖然顯示為鰭片式FET，但是可以使用可耦接至電容器柱的任何後端電晶體。
圖8根據一些實施例繪示形成1T-1C位元胞的流程圖800。雖然在流程圖800之方塊係以特定順序繪示，但是順序是不確定的。例如，一些方塊或製程可在其它方塊或製程之前執行，並且一些方塊或製程可以同時執行。在方塊801，形成具有源極、汲極、及閘極的電晶體MN。電晶體可以是平面的或非平面的。在方塊802，字元線117係經由接觸件117耦接至閘極電極107。在方塊803，形成在第一方向(例如，x軸)上延伸的位元線110。位元線110係透過通孔109耦接至電晶體MN的源極或汲極。位元線110延伸正交於字元線117。在方塊804，形成沿第一方向延伸的脈衝線或板線(PL)115。PL 115係耦接至電晶體MN的源極或汲極。在方塊805，形成相鄰於源極或汲極區域並耦接至PL 115的柱狀電容器結構(例如，圖1A、圖3-4)。
圖9根據一些實施例繪示形成用於1T-1C位元胞之柱狀電容器的流程圖900。雖然在流程圖900之方塊係以特定順序繪示，但是順序是不確定的。例如，一些方塊或製程可在其它方塊或製程之前執行，並且一些方塊或製程可以同時執行。在方塊901，形成包含第一金屬間折射(例如，111)的第一結構。第一結構係相鄰於電晶體MN的源極或汲極區域。在方塊902，形成包含第一導電氧化物112的第二結構。第二結構包含第一112a、第二112b、及第三112c區段。第一區段112a在正交於第一方向(例如，沿x軸)的第二方向(例如，沿z軸)上延伸，其中第二區段112b係平行於第一區段112a。第三區段112b係相鄰於第一和第二區段，使得第三區段在第一方向(例如，沿x軸)上延伸，其中第一區段的一部分與第二區段的一部分相鄰於第一結構111a。形成區段112c，使其相鄰於金屬間111b。
在方塊903，形成包含鐵電材料(例如，鈣鈦礦、六方晶鐵電、瑕鐵電)的第三結構113。第三結構包含第一、第二、及第三區段(沿z軸和x軸的113的區段)，其中第一區段係相鄰於第二結構的第一區段(112a)，其中第二區段係相鄰於第二結構的第二區段(112b)，以及其中第三區段係相鄰於第二結構的第三區段(112c)，其中第三結構之第一與第二區段係彼此平行並沿該第二方向延伸。
在方塊904，該方法包含形成第四結構，其中第四區段包含第二導電氧化物，其中第四結構係介於第三結構之第一與第二區段之間，以及其中第四結構的一部分係相鄰於第三結構之第三區段的一部分。
在方塊904，方法包含形成包含第二導電氧化物114的第四結構。第二導電氧化物係介於第三結構的第一113與第二113區段之間。雖然流程圖900係繪示形成圖1A-D之電容性柱狀結構，相同的製程可用於形成圖3-4之電容性柱狀結構。
圖10根據一些實施例繪示具有1T-1C位元胞陣列及邏輯之記憶體晶片1000的流程圖。晶片1000包含具有非揮發性鐵電DRAM(FE-DRAM)陣列1002的記憶體模組1001，其中陣列包含位元胞，如在此參考各個實施例所敘述的。記憶體模組1001進一步包含CMOS邏輯1003，諸如解碼器、多工器、及用以驅動BL、WL、PL的驅動器。記憶體模組1001進一步包括輸入-輸出(IO)介面1004，其用於與諸如人工智慧(AI)處理器1005(例如，專用AI處理器、組態為AI處理器的圖形處理器)的其它裝置通訊。
參照說明書中的「實施例，」、「一實施例，」、「一些實施例，」、或「其它實施例」指的是與實施例有關所描述之特別特徵、結構、或特性可被包括在至少一些實施例中，但不一定為所有實施例。不同表現形式之「實施例，」、「一實施例，」、或「一些實施例，」不一定全指相同的實施例。如果說明書說明組件、特徵、結構、或特性包括「可(may)，」、「可能(might)」，或「可以(could)」，那特別的組件、特徵、結構、或特性不要求被包括。如果說明書中指出「一」或「一個」元件，其不代表僅有一個元件。如果說明書或申請專利範圍中指出「額外的」元件，其並不排除存在一個以上額外的元件。
再者，特定特徵、結構、功能或特性可以合適的方式結合在一或多個實施例中。例如，第一實施例可與第二實施例可在任何地方被結合，與兩個實施例關聯的獨特的特徵、結構、功能或特性為不相互互斥的。
雖然本揭示已經與其特定實施例一同描述，鑑於前面的描述，此種實施例的許多替代、修改及變化對本發明領域技術之熟悉者而言將會是顯而易見的。本揭示的實施例意圖包含關於所附的申請專利範圍的最廣範疇之所有如此之替代、修改及變化。
此外，為了說明和討論的簡潔及不模糊本揭示，連接至積體電路(IC)晶片及其它組件的已知電源/接地可或可能不顯示在所呈現的圖式內。再者，為了避免模糊本揭示，配置可以方塊圖的形式被顯示，以及鑑於關於如此之方塊圖配置的實施詳情係高度取決於本揭示將被實施(即，如此之詳情應在本發明所屬領域具通常知識者的視界內)之平台內的事實。其中為了描述本揭示的實例實施例而被提出之特定細節(例如，電路)，對本發明所屬領域具通常知識者而言，本揭示可不以這些特定細節或這些特定細節的變化來被實踐將會是顯而易見的。敘述因此被視為說明性而非限制性。
提供下列實例來說明各種實施例。該等實例可與其它實例組合。如此一來，各種實施例可與其它實施例組合，而不需改變本發明的範圍。
實例1：一種設備，包含：電晶體，其具有源極、汲極、和閘極；字元線，其耦接至該閘極；位元線，其在第一方向上延伸，該位元線耦接至該電晶體之該源極或該汲極中的一者；板線，其在該第一方向上延伸；以及電容性結構，其相鄰於該電晶體之該源極或該汲極中的一者並且相鄰於該板線，其中該電容性結構包含：第一結構，其包含金屬間折射，其中該第一結構係相鄰於該電晶體之該源極或該汲極；第二結構，其包含第一導電氧化物，其中該第二結構包含第一、第二、及第三區段，其中該第一區段在正交於該第一方向的第二方向上延伸，其中該第二區段係平行於該第一區段，並且其中該第三區段相鄰於該第一及第二區段使得該第三區段在該第一方向上延伸，其中該第一區段的一部分與該第二區段的一部分相鄰於該第一結構；第三結構，其包含鈣鈦礦，其中該第三結構包含第一、第二、及第三區段，其中該第一區段係相鄰於該第二結構的該第一區段，其中該第二區段係相鄰於該第二結構的該第二區段，並且其中該第三區段係相鄰於該第二結構的該第三區段，其中該第三結構之該第一與該第二區段係彼此平行並沿該第二方向延伸；以及第四結構，其包含第二導電氧化物，其中該第四結構係在該第三結構之該第一與第二區段之間，並且其中該第四結構的一部分係相鄰於該第三結構之該第三區段的一部分。
實例2：如實例1之設備，其中該電容性結構包含：第五結構，其相鄰於該第二結構之該第一區段的一側；以及第六層，其相鄰於該第二結構之該第二區段的一側，其中該第六與該第七結構包含絕緣材料。
實例3：如實例2之設備，其中該絕緣材料包括下列中的一或多個的氧化物：Ti、Al、或Mg。
實例4：如實例2之設備，其中該電晶體係平面或非平面電晶體中的一者。
實例5：如實例2之設備，其中該鈣鈦礦係摻雜有La或鑭系。
實例6：如實例2之設備，其中該金屬間折射係導電材料，其包括下列中的一或多者：Ti、V、Cr、Mn、Zr、Nb、Mo、Tc、Ru、Rh、Hf、Ta、W、Re、Os、Ir、Al、或Co。
實例7：如實例2之設備，其中該電晶體係位於晶粒之後端，或其中該電晶體係位於該晶粒之前端。
實例8：如實例1之設備，其中該第一或第二導電氧化物包括下列中一或多個的氧化物：Ir、Ru、Pd、Ps、或Re。
實例9：如實例1之設備，其中該鈣鈦礦包括下列中的一者：LaCoO3、SrCoO3、SrRuO3、LaMnO3、SrMnO3、YBa2Cu3O7、Bi2Sr2CaCu2O8、或LaNiO3。
實例10：如實例1之設備，其中該鈣鈦礦包括下列中的一者：La、Sr、Co、Ru、Mn、Y、Na、Cu、或Ni。
實例11：如實例1之設備，其中該電容性結構係圓柱形。
實例12：如實例1之設備，其中該鈣鈦礦係摻雜Sc或Mn，以控制通過該第三結構的洩漏。
實例13：一種形成記憶體位元胞的方法，該方法包含：形成具有源極、汲極、和閘極的電晶體；形成耦接至該閘極的字元線；形成在第一方向上延伸的位元線，該位元線耦接至該電晶體之該源極或該汲極中的一者；形成在該第一方向上延伸的板線；以及形成相鄰於該電晶體之該源極或該汲極中的一者並且相鄰於該板線的電容性結構，其中形成該電容性結構包含：形成包含金屬間折射的第一結構，其中該第一結構係相鄰於該電晶體之該源極或該汲極；形成包含第一導電氧化物的第二結構，其中該第二結構包含第一、第二、及第三區段，其中該第一區段在正交於該第一方向的第二方向上延伸，其中該第二區段係平行於該第一區段，並且其中該第三區段相鄰於該第一及第二區段使得該第三區段在該第一方向上延伸，其中該第一區段的一部分與該第二區段的一部分相鄰於該第一結構；形成包含鈣鈦礦的第三結構，其中該第三結構包含第一、第二、及第三區段，其中該第一區段係相鄰於該第二結構的該第一區段，其中該第二區段係相鄰於該第二結構的該第二區段，並且其中該第三區段係相鄰於該第二結構的該第三區段，其中該第三結構之該第一與該第二區段係彼此平行並沿該第二方向延伸；以及形成包含第二導電氧化物的第四結構，其中該第四結構係該第三結構之該第一與第二區段之間，並且其中該第四結構的一部分係相鄰於該第三結構之該第三區段的一部分。
實例14：如實例13之設備，形成該電容性結構包含：形成相鄰於該第二結構之該第一區段之一側的第五結構；以及形成相鄰於該第二結構之該第二區段之一側的第六層，其中該第六與該第七結構包含絕緣材料。
實例15：如實例14之方法，該阻障材料包括下列中的一或多個的氧化物：Ti、Al、或Mg；該電晶體係平面或非平面電晶體中的一者；該鈣鈦礦係摻雜La或鑭系；該金屬間折射包括下列中的一或多個：Ti、V、Cr、Mn、Zr、Nb、Mo、Tc、Ru、Rh、Hf、Ta、W、Re、Os、Ir、Al、或Co；以及該電晶體係位於晶粒之後端，或其中該電晶體係位於該晶粒之前端。
實例16：如實例13之方法，其中該第一或第二導電氧化物包括下列中一或多個的氧化物：Ir、Ru、Pd、Ps、或Re。
實例17：如實例13之方法，其中該鈣鈦礦包括下列中的一者：LaCoO3、SrCoO3、SrRuO3、LaMnO3、SrMnO3、YBa2Cu3O7、Bi2Sr2CaCu2O8、或LaNiO3。
實例18：如實例13之方法，其中該鈣鈦礦包括下列中的一者：La、Sr、Co、Ru、Mn、Y、Na、Cu、或Ni。
實例19：如實例13之方法，其中該電容性結構係圓柱形。
實例20：如實例13之方法，其中該鈣鈦礦係摻雜Sc或Mn，以控制通過該第三結構的洩漏。
實例21：一種系統，包含：人工智慧處理器；以及非揮發性記憶體，其耦接至該AI處理器，其中該非揮發性記憶體包括位元胞，其中該等位元胞之一者包括：電晶體，其具有源極、汲極、和閘極；字元線，其耦接至該閘極；位元線，其在第一方向上延伸，該位元線耦接至該電晶體之該源極或該汲極中的一者；板線，其在該第一方向上延伸；以及電容性結構，其相鄰於該電晶體之該源極或該汲極中的一者並且相鄰於該板線，其中該電容性結構包含：第一結構，其包含金屬間折射，其中該第一結構係相鄰於該電晶體之該源極或該汲極；第二結構，其包含第一導電氧化物，其中該第二結構包含第一、第二、及第三區段，其中該第一區段在正交於該第一方向的第二方向上延伸，其中該第二區段係平行於該第一區段，並且其中該第三區段相鄰於該第一及第二區段使得該第三區段在該第一方向上延伸，其中該第一區段的一部分與該第二區段的一部分相鄰於該第一結構；第三結構，其包含鈣鈦礦，其中該第三結構包含第一、第二、及第三區段，其中該第一區段係相鄰於該第二結構的該第一區段，其中該第二區段係相鄰於該第二結構的該第二區段，並且其中該第三區段係相鄰於該第二結構的該第三區段，其中該第三結構之該第一與該第二區段係彼此平行並沿該第二方向延伸；以及第四結構，其包含第二導電氧化物，其中該第四結構係在該第三結構之該第一與第二區段之間，並且其中該第四結構的一部分係相鄰於該第三結構之該第三區段的一部分。
實例22：如實例21之系統，其中該電容性結構包含：第五結構，其相鄰於該第二結構之該第一區段的一側；以及第六層，其相鄰於該第二結構之該第二區段的一側，其中該第六與該第七結構包含絕緣材料。
實例23：如實例22之系統，其中該絕緣材料包括下列中的一或多個的氧化物：Ti、Al、或Mg；該電晶體係平面或非平面電晶體中的一者；該鈣鈦礦係摻雜La或鑭系；該金屬間折射包括下列中的一或多個：Ti、V、Cr、Mn、Zr、Nb、Mo、Tc、Ru、Rh、Hf、Ta、W、Re、Os、Ir、Al、或Co；以及該電晶體係位於晶粒之後端，或其中該電晶體係位於該晶粒之前端。
實例24：一種設備，包含：電晶體，其具有源極、汲極、和閘極；字元線，其耦接至該閘極；位元線，其在第一方向上延伸，該位元線耦接至該電晶體之該源極或該汲極中的一者；板線，其在該第一方向上延伸；以及電容性結構，其相鄰於該電晶體之該源極或該汲極中的一者，其中該電容性結構包含：包含金屬間折射的第一結構，其中該第一結構係相鄰於該電晶體之該源極或該汲極；包含第一導電氧化物的第二結構，其中該第二結構包含第一、第二、及第三區段，其中該第一區段在正交於該第一方向的第二方向上延伸，其中該第二區段係平行於該第一區段，並且其中該第三區段相鄰於該第一及第二區段使得該第三區段在該第一方向上延伸，其中該第一區段的一部分與該第二區段的一部分相鄰於該第一結構；包含六方晶鐵電的第三結構，其中該第三結構包含第一、第二、及第三區段，其中該第一區段係相鄰於該第二結構的該第一區段，其中該第二區段係相鄰於該第二結構的該第二區段，並且其中該第三區段係相鄰於該第二結構的該第三區段，其中該第三結構之該第一與該第二區段係彼此平行並沿該第二方向延伸；以及包含第二導電氧化物的第四結構，其中該第四結構係該第三結構之該第一與第二區段之間，並且其中該第四結構的一部分係相鄰於該第三結構之該第三區段的一部分。
實例25：如實例24之設備，其中該電容性結構包含：第五結構，其相鄰於該第二結構之該第一區段的一側；以及第六層，其相鄰於該第二結構之該第二區段的一側，其中該第六與該第七結構包含絕緣阻障材料。
實例26：如範例25之設備，其中該絕緣阻障材料包括下列中的一或多個的氧化物：Ti、Al、Hf、或Mg。
實例27：如實例25之設備，其中該電晶體係平面或非平面電晶體中的一者。
實例28：如實例2之設備，其中該導電金屬間折射包括下列中的一或多者：Ti、V、Cr、Mn、Zr、Nb、Mo、Tc、Ru、Rh、Hf、Ta、W、Re、Os、Ir、Al、或Co。
實例29：如實例25之設備，其中該電晶體係位於晶粒之後端，或其中該電晶體係位於該晶粒之前端。
實例30：如實例24之設備，其中該第一或第二導電氧化物包括下列中一或多個的氧化物：Ir、Ru、Pd、Ps、或Re。
實例31：如實例24之設備，其中該第一或第二導電氧化物包括：In2O3、Fe2O3、Fe3O4、PtCoO3、PdCoO2、Al摻雜ZnO、或摻雜In2O3的Sn。
實例32：如實例24之設備，其中該電容性結構係圓柱形。
實例33：如實例24之設備，其中該六方晶鐵電包括下列中的一者：YMnO3或LuFeO3。
實例34：如實例24之設備，其中六方晶鐵電係h-RMnO3類型，其中R係稀土元素，其包括下列中的一者：鈰(Ce)、鏑(Dy)、鉺(Er)、銪(Eu)、釓(Gd)、鈥(Ho)、鑭(La)、鎦(Lu)、釹(Nd)、鐠(Pr)、鉅(Pm)、釤(Sm)、鈧(Sc)、鋱(Tb)、銩(Tm)、鐿(Yb)、或釔(Y)。
實例35：一種形成差動鐵電記憶體的方法，該方法包含：形成具有源極、汲極、和閘極的電晶體；形成耦接至該閘極的字元線；形成在第一方向上延伸的位元線，該位元線耦接至該電晶體之該源極或該汲極中的一者；形成在該第一方向上延伸的板線；以及形成相鄰於該電晶體之該源極或該汲極中的一者並且相鄰於該板線的電容性結構，其中該電容性結構包含：形成包含金屬間折射的第一結構，其中該第一結構係相鄰於該電晶體之該源極或該汲極；形成包含第一導電氧化物的第二結構，其中該第二結構包含第一、第二、及第三區段，其中該第一區段在正交於該第一方向的第二方向上延伸，其中該第二區段係平行於該第一區段，並且其中該第三區段相鄰於該第一及第二區段使得該第三區段在該第一方向上延伸，其中該第一區段的一部分與該第二區段的一部分相鄰於該第一結構；形成包含六方晶鐵電的第三結構，其中該第三結構包含第一、第二、及第三區段，其中該第一區段係相鄰於該第二結構的該第一區段，其中該第二區段係相鄰於該第二結構的該第二區段，並且其中該第三區段係相鄰於該第二結構的該第三區段，其中該第三結構之該第一與該第二區段係彼此平行並沿該第二方向延伸；以及形成包含第二導電氧化物的第四結構，其中該第四結構係該第三結構之該第一與第二區段之間，並且其中該第四結構的一部分係相鄰於該第三結構之該第三區段的一部分。
實例36：如實例35之方法，其中形成該電容性結構包含：第五結構，其相鄰於該第二結構之該第一區段之一側；以及第六層，其相鄰於該第二結構之該第二區段之一側，其中該第六與該第七結構包含阻障材料。
實例37：如實例36之方法，其中該阻障材料包括下列中的一或多個的氧化物：Ti、Al、或Mg。
實例38：如實例36之方法，其中形成該電晶體係包含形成平面或非平面電晶體中的一者。
實例39：如實例36之方法，其中金屬間折射包括下列中的一或多個：Ti、V、Cr、Mn、Zr、Nb、Mo、Tc、Ru、Rh、Hf、Ta、W、Re、Os、Ir、Al、或Co。
實例40：如實例36之方法，其中形成該電晶體包含將該電晶體定位在晶粒之後端，或其中形成該電晶體包含將該電晶體定位在該晶粒之前端。
實例41：如實例36之方法，其中該第一或第二導電氧化物包括下列中一或多個的氧化物：Ir、Ru、Pd、Ps、或Re。
實例42：如實例36之方法，其中該第一或第二導電氧化物包括：In2O3、Fe2O3、Fe3O4、PtCoO3、PdCoO2、Al摻雜ZnO、或摻雜In2O3的Sn。
實例43：如實例36之方法，其中該電容性結構係圓柱形。
實例44：如實例36之方法，其中該六方晶鐵電包括下列中的一者：YMnO3或LuFeO3。
實例45：如實例36之方法，其中六方晶鐵電係h-RMnO3類型，其中R係稀土元素，其包括下列中的一者：鈰(Ce)、鏑(Dy)、鉺(Er)、銪(Eu)、釓(Gd)、鈥(Ho)、鑭(La)、鎦(Lu)、釹(Nd)、鐠(Pr)、鉅(Pm)、釤(Sm)、鈧(Sc)、鋱(Tb)、銩(Tm)、鐿(Yb)、或釔(Y)。
實例46：一種系統，包含：人工智慧處理器；以及非揮發性記憶體，其耦接至該AI處理器，其中該非揮發性記憶體包括位元胞，其中該等位元胞之一者包括：電晶體，其具有源極、汲極、和閘極；字元線，其耦接至該閘極；位元線，其在第一方向上延伸，該位元線耦接至該電晶體之該源極或該汲極中的一者；板線，其在該第一方向上延伸；以及電容性結構，其相鄰於該電晶體之該源極或該汲極中的一者並且相鄰於該板線，其中該電容性結構包含：包含金屬間折射的第一結構，其中該第一結構係相鄰於該電晶體之該源極或該汲極；包含第一導電氧化物的第二結構，其中該第二結構包含第一、第二、及第三區段，其中該第一區段在正交於該第一方向的第二方向上延伸，其中該第二區段係平行於該第一區段，並且其中該第三區段相鄰於該第一及第二區段使得該第三區段在該第一方向上延伸，其中該第一區段的一部分與該第二區段的一部分相鄰於該第一結構；包含六方晶鐵電的第三結構，其中該第三結構包含第一、第二、及第三區段，其中該第一區段係相鄰於該第二結構的該第一區段，其中該第二區段係相鄰於該第二結構的該第二區段，並且其中該第三區段係相鄰於該第二結構的該第三區段，其中該第三結構之該第一與該第二區段係彼此平行並沿該第二方向延伸；以及包含第二導電氧化物的第四結構，其中該第四結構係該第三結構之該第一與第二區段之間，並且其中該第四結構的一部分係相鄰於該第三結構之該第三區段的一部分。
實例47：如實例45之系統，其中該六方晶鐵電包括下列中的一者：YMnO3或LuFeO3。
實例48：如實例45之系統，其中六方晶鐵電係h-RMnO3類型，其中R係稀土元素，其包括下列中的一者：鈰(Ce)、鏑(Dy)、鉺(Er)、銪(Eu)、釓(Gd)、鈥(Ho)、鑭(La)、鎦(Lu)、釹(Nd)、鐠(Pr)、鉅(Pm)、釤(Sm)、鈧(Sc)、鋱(Tb)、銩(Tm)、鐿(Yb)、或釔(Y)。
實例49：一種設備，包含：電晶體，其具有源極、汲極、和閘極；字元線，其耦接至該閘極；位元線，其在第一方向上延伸，該位元線耦接至該電晶體之該源極或該汲極中的一者；板線，其在該第一方向上延伸；以及電容性結構，其相鄰於該電晶體之該源極或該汲極中的一者，其中該電容性結構包含：包含金屬間折射的第一結構，其中該第一結構係相鄰於該電晶體之該源極或該汲極；包含第一導電氧化物的第二結構，其中該第二結構包含第一、第二、及第三區段，其中該第一區段在正交於該第一方向的第二方向上延伸，其中該第二區段係平行於該第一區段，並且其中該第三區段相鄰於該第一及第二區段使得該第三區段在該第一方向上延伸，其中該第一區段的一部分與該第二區段的一部分相鄰於該第一結構；包含瑕鐵電的第三結構，其中該第三結構包含第一、第二、及第三區段，其中該第一區段係相鄰於該第二結構的該第一區段，其中該第二區段係相鄰於該第二結構的該第二區段，並且其中該第三區段係相鄰於該第二結構的該第三區段，其中該第三結構之該第一與該第二區段係彼此平行並沿該第二方向延伸；以及包含第二導電氧化物的第四結構，其中該第四結構係該第三結構之該第一與第二區段之間，並且其中該第四結構的一部分係相鄰於該第三結構之該第三區段的一部分。
實例50：如實例49之設備，其中該電容性結構包含：第五結構，其相鄰於該第二結構之該第一區段的一側；以及第六層，其相鄰於該第二結構之該第二區段的一側，其中該第六與該第七結構包含阻障材料。
實例51：如實例50之設備，其中該阻障材料包括下列中的一或多個的氧化物：Ti、Al、或Mg。
實例52：如實例50之設備，其中該電晶體係平面或非平面電晶體中的一者。
實例53：如實例50之設備，其中該金屬間折射包括下列中的一或多者：Ti、Al、Ta、W、或Co。
實例54：如實例50之設備，其中該電晶體係位於晶粒之後端，或其中該電晶體係位於該晶粒之前端。
實例55：如實例49之設備，其中該第一或第二導電氧化物包括下列中一或多個的氧化物：Ir、Ru、Pd、Ps、或Re。
實例56：如實例49之設備，其中該電容性結構係圓柱形。
實例57：如實例49之設備，其中該瑕鐵電包括下列中的一者：[PTO/STO]n或[LAO/STO]n，其中「n」係在1至100之間。
實例58：一種形成鐵電記憶體的方法，其中該方法包含：形成具有源極、汲極、和閘極的電晶體；形成耦接至該閘極的字元線；形成在第一方向上延伸的位元線，該位元線耦接至該電晶體之該源極或該汲極中的一者；形成在該第一方向上延伸的板線；以及形成相鄰於該電晶體之該源極或該汲極中的一者並且相鄰於該板線的電容性結構，其中該電容性結構包含：形成包含金屬間折射的第一結構，其中該第一結構係相鄰於該電晶體之該源極或該汲極；形成包含第一導電氧化物的第二結構，其中該第二結構包含第一、第二、及第三區段，其中該第一區段在正交於該第一方向的第二方向上延伸，其中該第二區段係平行於該第一區段，並且其中該第三區段相鄰於該第一及第二區段使得該第三區段在該第一方向上延伸，其中該第一區段的一部分與該第二區段的一部分相鄰於該第一結構；形成包含瑕鐵電的第三結構，其中該第三結構包含第一、第二、及第三區段，其中該第一區段係相鄰於該第二結構的該第一區段，其中該第二區段係相鄰於該第二結構的該第二區段，並且其中該第三區段係相鄰於該第二結構的該第三區段，其中該第三結構之該第一與該第二區段係彼此平行並沿該第二方向延伸；以及形成包含第二導電氧化物的第四結構，其中該第四結構係該第三結構之該第一與第二區段之間，並且其中該第四結構的一部分係相鄰於該第三結構之該第三區段的一部分。
實例59：如實例48之方法，其中形成該電容性結構包含：第五結構，其相鄰於該第二結構之該第一區段之一側；以及第六層，其相鄰於該第二結構之該第二區段之一側，其中該第六與該第七結構包含阻障材料。
實例60：如實例59之方法，其中該阻障材料包括下列中的一或多個的氧化物：Ti、Al、或Mg。
實例61：如實例59之方法，其中形成該電晶體係包含形成平面或非平面電晶體中的一者。
實例62：如實例59之方法，其中該金屬間折射包括下列中的一或多者：Ti、Al、Ta、W、或Co。
實例63：如實例59之方法，其中形成該電晶體包含將該電晶體定位在晶粒之後端，或其中形成該電晶體包含將該電晶體定位在該晶粒之前端。
實例64：如實例59之方法，其中該第一或第二導電氧化物包括下列中一或多個的氧化物：Ir、Ru、Pd、Ps、或Re。
實例65：如實例59之方法，其中該電容性結構係圓柱形。
實例66：如實例59之設備，其中該瑕鐵電包括下列中的一者：[PTO/STO]n或[LAO/STO]n，其中「n」係在1至100之間。
實例67：一種系統，包含：人工智慧處理器；以及非揮發性記憶體，其耦接至該AI處理器，其中該非揮發性記憶體包括位元胞，其中該等位元胞之一者包括：電晶體，其具有源極、汲極、和閘極；字元線，其耦接至該閘極；位元線，其在第一方向上延伸，該位元線耦接至該電晶體之該源極或該汲極中的一者；板線，其在該第一方向上延伸；以及電容性結構，其相鄰於該電晶體之該源極或該汲極中的一者並且相鄰於該板線，其中該電容性結構包含：包含金屬間折射的第一結構，其中該第一結構係相鄰於該電晶體之該源極或該汲極；包含第一導電氧化物的第二結構，其中該第二結構包含第一、第二、及第三區段，其中該第一區段在正交於該第一方向的第二方向上延伸，其中該第二區段係平行於該第一區段，並且其中該第三區段相鄰於該第一及第二區段使得該第三區段在該第一方向上延伸，其中該第一區段的一部分與該第二區段的一部分相鄰於該第一結構；包含瑕鐵電的第三結構，其中該第三結構包含第一、第二、及第三區段，其中該第一區段係相鄰於該第二結構的該第一區段，其中該第二區段係相鄰於該第二結構的該第二區段，並且其中該第三區段係相鄰於該第二結構的該第三區段，其中該第三結構之該第一與該第二區段係彼此平行並沿該第二方向延伸；以及包含第二導電氧化物的第四結構，其中該第四結構係該第三結構之該第一與第二區段之間，並且其中該第四結構的一部分係相鄰於該第三結構之該第三區段的一部分。
實例68：如實例67之系統，其中該瑕鐵電包括下列中的一者：[PTO/STO]n或[LAO/STO]n，其中「n」係在1至100之間。
實例69：一種電容性結構，包含：第一結構，其包含金屬間折射，其中該第一結構係相鄰於該電晶體之該源極或該汲極；第二結構，其包含第一導電氧化物，其中該第二結構包含第一、第二、及第三區段，其中該第一區段在正交於該第一方向的第二方向上延伸，其中該第二區段係平行於該第一區段，並且其中該第三區段相鄰於該第一及第二區段使得該第三區段在該第一方向上延伸，其中該第一區段的一部分與該第二區段的一部分相鄰於該第一結構；以及第三結構，其包含鐵電材料，其中該第三結構包含第一、第二、及第三區段，其中該第一區段係相鄰於該第二結構的該第一區段，其中該第二區段係相鄰於該第二結構的該第二區段，並且其中該第三區段係相鄰於該第二結構的該第三區段，其中該第三結構之該第一與該第二區段係彼此平行並沿該第二方向延伸。
實例70：如實例69之電容性結構，其包含第四結構，該第四結構包含第二導電氧化物，其中該第四結構係該第三結構之該第一與第二區段之間，並且其中該第四結構的一部分係相鄰於該第三結構之該第三區段的一部分。
實例71：如實例69之電容性結構，其包含第四結構，該第四結構包含：第一材料與第二材料的層堆疊，其中該第一材料包括下列中的一者：Cu、Co、Ru、Ta、或W，並且該第二材料包括下列中的一者：Cu、Co、Ru、Ta、W、TaN或WN；以及圍繞該堆疊之三區段的一層，其中該層包含Ti和Al，其中該第四結構係在該第三結構之該第一與第二區段之間。
實例72：如請求項69之電容性結構，其中該折射結構係第一折射結構，並且其中該電容性結構包含第五結構，該第五結構包含第二金屬間折射，其中該第五結構係相鄰於該板線且相鄰於該第四結構。
實例73：如實例69之電容性結構，包含：第六結構，其相鄰於該第二結構之該第一區段的一側；以及第七層，其相鄰於該第二結構之該第二區段的一側，其中該第六與該第七結構包含阻障材料。
實例74：如實例73之電容性結構，其中該鐵電材料係下列中的一者：鈣鈦礦、六方晶鐵電、或瑕鐵電。
實例75：如實例74之電容性結構，其中：該鐵電材料包括下列中的一者：該鈣鈦礦包括下列中的一者：LaCoO3、SrCoO3、SrRuO3、LaMnO3、SrMnO3、YBa2Cu3O7、Bi2Sr2CaCu2O8、或LaNiO3；該六方晶鐵電包括下列中的一者：YMnO3、或LuFeO3；或六方晶鐵電係h-RMnO3類型，其中R係稀土元素，即，鈰(Ce)、鏑(Dy)、鉺(Er)、銪(Eu)、釓(Gd)、鈥(Ho)、鑭(La)、鎦(Lu)、釹(Nd)、鐠(Pr)、鉅(Pm)、釤(Sm)、鈧(Sc)、鋱(Tb)、銩(Tm)、鐿(Yb)、或釔(Y)；或瑕鐵電包括下列中的一者：[PTO/STO]n或[LAO/STO]n，其中「n」係在1至100之間。
實例76：如實例74之電容性結構，其中該阻障材料包括下列中的一或多個的氧化物：Ti、Al、或Mg。
實例77：如實例74之電容性結構，其中該第一或第二折射材料包括下列中一或多個：Ti、Al、Ta、W、或Co。
實例78：如實例74之電容性結構，其中該第一及第二導電氧化物包括下列中一者的氧化物：當該鐵電材料係鈣鈦礦時為Ir、Ru、Pd、Ps、或Re；當鐵電材料係六方晶鐵電時為PtCo、PdCo銅鐵礦結構的六方晶金屬；Fe、LiV；或InTi。
實例79：如實例74之電容性結構，其中該鐵電材料係摻雜Sc或Mn，以控制通過該鐵電材料的洩漏。
實例80：一種形成電容性結構的方法，該方法包含：形成包含金屬間折射的第一結構，其中該第一結構係相鄰於該電晶體之該源極或該汲極；形成包含第一導電氧化物的第二結構，其中該第二結構包含第一、第二、及第三區段，其中該第一區段在正交於該第一方向的第二方向上延伸，其中該第二區段係平行於該第一區段，並且其中該第三區段相鄰於該第一及第二區段使得該第三區段在該第一方向上延伸，其中該第一區段的一部分與該第二區段的一部分相鄰於該第一結構；以及形成包含鐵電材料的第三結構，其中該第三結構包含第一、第二、及第三區段，其中該第一區段係相鄰於該第二結構的該第一區段，其中該第二區段係相鄰於該第二結構的該第二區段，並且其中該第三區段係相鄰於該第二結構的該第三區段，其中該第三結構之該第一與該第二區段係彼此平行並沿該第二方向延伸。
實例81：如實例80之方法，其包含形成第四結構，該第四結構包含第二導電氧化物，其中該第四結構係該第三結構之該第一與第二區段之間，並且其中該第四結構的一部分係相鄰於該第三結構之該第三區段的一部分。
實例82：如實例81之方法，其中包含形成第四結構，該第四結構包括：形成第一材料與第二材料的層堆疊，其中該第一材料包括下列中的一者：Cu、Co、Ru、Ta、或W，並且該第二材料包括下列中的一者：Cu、Co、Ru、Ta、W、TaN或WN；以及形成圍繞該堆疊之三區段的一層，其中該層包含Ti和Al，其中該第四結構係在該第三結構之該第一與第二區段之間。
實例83：如請求項81之方法，其中該折射結構係第一折射結構，並且其中該方法進一步包含形成第五結構，該第五結構包含第二金屬間折射，其中該第五結構係相鄰於該板線且相鄰於該第四結構。
實例84：如實例81之方法，包含：形成相鄰於該第二結構之該第一區段的一側的第六結構；以及形成相鄰於該第二結構之該第二區段的一側的第七層，其中該第六與該第七結構包含阻障材料。
實例85：如實例84之方法，其中該鐵電材料係下列中的一者：鈣鈦礦、六方晶鐵電、或瑕鐵電。
實例86：如實例85之方法，其中：該鐵電材料包括下列中的一者：該鈣鈦礦包括下列中的一者：LaCoO3、SrCoO3、SrRuO3、LaMnO3、SrMnO3、YBa2Cu3O7、Bi2Sr2CaCu2O8、或LaNiO3；該六方晶鐵電包括下列中的一者：YMnO3、或LuFeO3；六方晶鐵電係h-RMnO3類型，其中R係稀土元素，即，鈰(Ce)、鏑(Dy)、鉺(Er)、銪(Eu)、釓(Gd)、鈥(Ho)、鑭(La)、鎦(Lu)、釹(Nd)、鐠(Pr)、鉅(Pm)、釤(Sm)、鈧(Sc)、鋱(Tb)、銩(Tm)、鐿(Yb)、或釔(Y)；或瑕鐵電包括下列中的一者：[PTO/STO]n或[LAO/STO]n，其中「n」係在1至100之間。
實例87：如實例86之方法，其中該阻障材料包括下列中的一或多個的氧化物：Ti、Al、或Mg。
實例88：如實例86之方法，其中該第一或第二折射材料包括下列中一或多個：Ti、Al、Ta、W、或Co。
實例89：如實例86之方法，其中該第一及第二導電氧化物包括下列中一者的氧化物：當該鐵電材料係鈣鈦礦時為Ir、Ru、Pd、Ps、或Re；當鐵電材料係六方晶鐵電時為PtCo、PdCo銅鐵礦結構的六方晶金屬；Fe、LiV；或InTi。
實例90：如實例86之方法，其中該鐵電材料係摻雜Sc或Mn，以控制通過該鐵電材料的洩漏。
實例91：一種系統，包含：記憶體，其包含電容性結構；以及人工智能(AI)處理器，其耦接至該記憶體，其中該電容性結構包含：包含金屬間折射的第一結構，其中該第一結構係相鄰於該電晶體之該源極或該汲極；包含第一導電氧化物的第二結構，其中該第二結構包含第一、第二、及第三區段，其中該第一區段在正交於該第一方向的第二方向上延伸，其中該第二區段係平行於該第一區段，並且其中該第三區段相鄰於該第一及第二區段使得該第三區段在該第一方向上延伸，其中該第一區段的一部分與該第二區段的一部分相鄰於該第一結構；包含鐵電材料的第三結構，其中該第三結構包含第一、第二、及第三區段，其中該第一區段係相鄰於該第二結構的該第一區段，其中該第二區段係相鄰於該第二結構的該第二區段，並且其中該第三區段係相鄰於該第二結構的該第三區段，其中該第三結構之該第一與該第二區段係彼此平行並沿該第二方向延伸；以及包含第二導電氧化物的第四結構，其中該第四結構係該第三結構之該第一與第二區段之間，並且其中該第四結構的一部分係相鄰於該第三結構之該第三區段的一部分。
實例92：如實例91之系統，其中該鐵電材料係下列中的一者：鈣鈦礦、六方晶鐵電、或瑕鐵電。
實例93：如實例92之系統，其中：該鐵電材料包括下列中的一者：該鈣鈦礦包括下列中的一者：LaCoO3、SrCoO3、SrRuO3、LaMnO3、SrMnO3、YBa2Cu3O7、Bi2Sr2CaCu2O8、或LaNiO3；該六方晶鐵電包括下列中的一者：YMnO3、或LuFeO3；六方晶鐵電係h-RMnO3類型，其中R係稀土元素，即，鈰(Ce)、鏑(Dy)、鉺(Er)、銪(Eu)、釓(Gd)、鈥(Ho)、鑭(La)、鎦(Lu)、釹(Nd)、鐠(Pr)、鉅(Pm)、釤(Sm)、鈧(Sc)、鋱(Tb)、銩(Tm)、鐿(Yb)、或釔(Y)；或異常鐵電包括下列中的一者：[PTO/STO]n或[LAO/STO]n，其中「n」係在1至100之間。
摘要被提供為將允許讀者確定本技術公開的性質和要點。摘要是在能被了解其將不被用來限制申請專利範圍的範圍和意義被提交。下面的申請專利範圍由此被結合到詳細描述中，每個申請專利範圍本身作為單獨的實施例。
100,500,700:3D視圖 101:基材 102,502:源極 103,503:汲極 104:通道區域 105:閘極 106a,106b:閘極間隔物 107:閘極金屬 108a:源極接觸 108b:汲極接觸 109,109a,109b:通孔 110:金屬層 111a,111b:金屬間折射 112,114:導電氧化物 112a,112b,112c,112d:區段 113,113a,113b:FE材料 115:板線(PL) 116:閘極接觸 117:金屬線 120,130,140,520:橫截面 200,600:高密度佈局 300,320,400,420:柱狀電容器 301,301a,301b,321a,321b:側壁阻障密封件 321:側壁阻障 401,402:層 411a,411b,411c:金屬塗層 413a,413b,413c:FE材料區段 421,422:材料 800,900:流程圖 801,802,803,804,805,901,902,903,904:方塊 1000:記憶體晶片 1001:記憶體模組 1002:非揮發性鐵電DRAM(FE-DRAM)陣列 1003:CMOS邏輯 1004:輸入-輸出(IO)介面 1005:人工智慧(AI)處理器
本揭露實施例從下面給定之詳細的敘述以及從本揭露各種實施例伴隨的圖式將更完整地了解，然而，其不應限制本揭露為具體實施例，但其僅用為解釋和了解。
[圖1A-B]根據一些實施例分別繪示包含具有鐵電材料之柱狀電容器及作為電極之導電氧化物的1T-1C(一個平面電晶體及一個電容器)記憶體位元胞的三維(3D)視圖及相應的橫截面，其中導電氧化物中的一者環繞柱狀電容器。
[圖1C]根據一些實施例繪示1T-1C記憶體位元胞的橫截面，其中具有FE材料的柱狀電容器形成在板線(PL)與位元線(BL)之間。
[圖1D]根據一些實施例繪示1T-1C記憶體位元胞的橫截面，其中具有FE材料的兩個柱狀電容器形成在板線(PL)與位元線(BL)之間。
[圖2]根據一些實施例繪示圖1之1T-1C位元胞的高密度佈局。
[圖3A-B]分別繪示具有側壁阻障密封件之柱狀電容器的3D視圖。
[圖4A]根據一些實施例繪示具有作為在鐵電結構上方之第一電極的環繞導電氧化物及在柱狀內作為第二電極的金屬間折射之柱狀電容器的3D視圖。
[圖4B]根據一些實施例繪示具有作為在鐵電結構上方之第一電極的環繞導電氧化物及在柱狀內作為第二電極的金屬間折射堆疊之柱狀電容器的3D視圖，其中堆疊具有金屬塗層。
[圖5A-B]根據一些實施例分別繪示包含具有鐵電材料之柱狀電容器與作為電極之導電氧化物的1T-1C(一個鰭片式FET及一個電容器)記憶體位元胞3D視圖及相應的橫截面，其中導電氧化物之一者環繞柱狀電容器。
[圖6]根據一些實施例繪示圖5A之1T-1C位元胞的高密度佈局。
[圖7]根據一些實施例繪示包含具有鐵電材料之柱狀電容器與作為電極之導電氧化物的1T-1C(一個後端鰭片式FET及一個電容器)記憶體位元胞3D視圖，其中導電氧化物之一者環繞柱狀電容器。
[圖8]根據一些實施例繪示形成1T-1C位元胞的流程圖。
[圖9]根據一些實施例繪示形成用於1T-1C位元胞之柱狀電容器的流程圖。
[圖10]根據一些實施例繪示具有1T-1C位元胞陣列及邏輯之記憶體晶片的流程圖。
101:基材
102:源極
103:汲極
105:閘極
106a,106b:閘極間隔物
107:閘極金屬
108a:源極接觸
108b:汲極接觸
109a,109b:通孔
110:金屬層
111a,111b:金屬間折射
114:導電氧化物
112a,112b,112c:區段
113,113b:FE材料
115:板線(PL)
116:閘極接觸
117:金屬線
130:橫截面

Claims (30)

  1. 一種具有單向板線和位元線及柱狀電容器的高密度低電壓非揮發性記憶體的設備，該設備包含：電晶體，其具有源極、汲極、和閘極；字元線，其耦接至該閘極；位元線，其在第一方向上延伸，該位元線耦接至該電晶體之該源極或該汲極中的一者；板線，其在該第一方向上延伸；以及電容性結構，其透過一或多個通孔耦接至該電晶體之該源極或該汲極中的一者並且相鄰於該板線，其中該電容性結構係該柱狀電容器，其中該電容性結構包含：第一結構，其包含金屬間折射，其中該第一結構係透過該一或多個通孔耦接至該電晶體之該源極或該汲極；第二結構，其包含第一導電氧化物，其中該第二結構包含第一、第二、及第三區段，其中該第一區段在正交於該第一方向的第二方向上延伸，其中該第二區段係平行於該第一區段，並且其中該第三區段相鄰於該第一及第二區段使得該第三區段在該第一方向上延伸，其中該第一區段的一部分與該第二區段的一部分相鄰於該第一結構；第三結構，其包含鈣鈦礦，其中該第三結構包含第一、第二、及第三區段，其中該第一區段係相鄰於該第二結構的該第一區段，其中該第二區段係相鄰於該第二結構的該第二區段，並且其中該第三區段係相鄰於該第二結構的該第三區段，其中該第三結構之該第一與該第二區段係 彼此平行並沿該第二方向延伸；以及第四結構，其包含第二導電氧化物，其中該第四結構係在該第三結構之該第一與第二區段之間，並且其中該第四結構的一部分係相鄰於該第三結構之該第三區段的一部分；以及第五結構，其耦接至該第二結構之該第一區段的一側，其中該側在該第一方向上延伸，其中該第五結構包含絕緣材料，其中該第五結構係耦接至該一或多個通孔。
  2. 如請求項1之設備，其中該電容性結構包含：第六結構，其相鄰於該第二結構之該第二區段的一側，其中該第六結構包含絕緣材料。
  3. 如請求項2之設備，其中該絕緣材料包括下列中的一或多個的氧化物：Ti、Al、或Mg。
  4. 如請求項2之設備，其中該電晶體係平面或非平面電晶體中的一者。
  5. 如請求項2之設備，其中該鈣鈦礦係摻雜有La或鑭系。
  6. 如請求項2之設備，其中該金屬間折射係導電材料，其包括下列中的一或多者：Ti、V、Cr、Mn、Zr、Nb、Mo、Tc、Ru、Rh、Hf、Ta、W、Re、Os、Ir、Al、或Co。
  7. 如請求項2之設備，其中該電晶體係位於晶粒之後端，或其中該電晶體係位於該晶粒之前端。
  8. 如請求項1至7中任一項之設備，其中該第一或第二導電氧化物包括下列中一或多個的氧化物：Ir、Ru、Pd、Ps、或Re。
  9. 如請求項1之設備，其中該鈣鈦礦包括下列中的一者：LaCoO3、SrCoO3、SrRuO3、LaMnO3、SrMnO3、YBa2Cu3O7、Bi2Sr2CaCu2O8、或LaNiO3。
  10. 如請求項1之設備，其中該鈣鈦礦包括下列中的一者：La、Sr、Co、Ru、Mn、Y、Na、Cu、或Ni。
  11. 如請求項1之設備，其中該電容性結構係圓柱形。
  12. 如請求項1之設備，其中該鈣鈦礦係摻雜Sc或Mn，以控制通過該第三結構的洩漏。
  13. 一種形成記憶體位元胞的方法，該方法包含：形成具有源極、汲極、和閘極的電晶體；形成耦接至該閘極的字元線；形成在第一方向上延伸的位元線，該位元線耦接至該電晶體之該源極或該汲極中的一者；形成在該第一方向上延伸的板線；以及形成透過一或多個通孔耦接至該電晶體之該源極或該汲極中的一者的電容性結構，其中形成該電容性結構包含：形成包含金屬間折射的第一結構，其中該第一結構係 透過該一或多個通孔耦接至該電晶體之該源極或該汲極；形成包含第一導電氧化物的第二結構，其中該第二結構包含第一、第二、及第三區段，其中該第一區段在正交於該第一方向的第二方向上延伸，其中該第二區段係平行於該第一區段，並且其中該第三區段相鄰於該第一及第二區段使得該第三區段在該第一方向上延伸，其中該第一區段的一部分與該第二區段的一部分相鄰於該第一結構；形成包含鈣鈦礦的第三結構，其中該第三結構包含第一、第二、及第三區段，其中該第一區段係相鄰於該第二結構的該第一區段，其中該第二區段係相鄰於該第二結構的該第二區段，並且其中該第三區段係相鄰於該第二結構的該第三區段，其中該第三結構之該第一與該第二區段係彼此平行並沿該第二方向延伸；以及形成包含第二導電氧化物的第四結構，其中該第四結構係在該第三結構之該第一與第二區段之間，並且其中該第四結構的一部分係相鄰於該第三結構之該第三區段的一部分；以及形成第五結構；將該第五結構耦接至該第二結構之該第一區段的一側，其中該側在該第一方向上延伸，其中該第五結構包含絕緣材料；以及將該第五結構耦接至該一或多個通孔。
  14. 如請求項13之方法，其中形成該電容性結構包含： 形成相鄰於該第二結構之該第二區段之一側的第六結構，其中該第六結構包含阻障材料。
  15. 如請求項14之方法，其中：該阻障材料包括下列中的一或多個的氧化物：Ti、Al、或Mg；該電晶體係平面或非平面電晶體中的一者；該鈣鈦礦係摻雜La或鑭系；該金屬間折射包括下列中的一或多個：Ti、V、Cr、Mn、Zr、Nb、Mo、Tc、Ru、Rh、Hf、Ta、W、Re、Os、Ir、Al、或Co；以及該電晶體係位於晶粒之後端，或其中該電晶體係位於該晶粒之前端。
  16. 如請求項13之方法，其中該鈣鈦礦包括下列中的一者：LaCoO3、SrCoO3、SrRuO3、LaMnO3、SrMnO3、YBa2Cu3O7、Bi2Sr2CaCu2O8、或LaNiO3。
  17. 如請求項13之方法，其中該鈣鈦礦包括下列中的一者：La、Sr、Co、Ru、Mn、Y、Na、Cu、或Ni。
  18. 如請求項13之方法，其中該電容性結構係圓柱形。
  19. 如請求項13之方法，其中該鈣鈦礦係摻雜Sc或Mn，以控制通過該第三結構的洩漏。
  20. 如請求項13至19中任一項之方法，其中該第一或第二導電氧化物包括下列中一或多個的氧化物： Ir、Ru、Pd、Ps、或Re。
  21. 一種具有單向板線和位元線及柱狀電容器的高密度低電壓非揮發性記憶體的系統，該系統包含：人工智慧處理器；以及非揮發性記憶體，其耦接至該AI處理器，其中該非揮發性記憶體包括位元胞，其中該等位元胞之一者包括：電晶體，其具有源極、汲極、和閘極；字元線，其耦接至該閘極；位元線，其在第一方向上延伸，該位元線耦接至該電晶體之該源極或該汲極中的一者；板線，其在該第一方向上延伸；以及電容性結構，其相鄰於該電晶體之該源極或該汲極中的一者，其中該電容性結構係該柱狀電容器，其中該電容性結構包含：第一結構，其包含金屬間折射，其中該第一結構係相鄰於該電晶體之該源極或該汲極；第二結構，其包含第一導電氧化物，其中該第二結構包含第一、第二、及第三區段，其中該第一區段在正交於該第一方向的第二方向上延伸，其中該第二區段係平行於該第一區段，並且其中該第三區段相鄰於該第一及第二區段使得該第三區段在該第一方向上延伸，其中該第一區段的一部分與該第二區段的一部分相鄰於該第一結構；第三結構，其包含鈣鈦礦，其中該第三結構包含第一、第二、及第三區段，其中該第一區段係相鄰於該第二 結構的該第一區段，其中該第二區段係相鄰於該第二結構的該第二區段，並且其中該第三區段係相鄰於該第二結構的該第三區段，其中該第三結構之該第一與該第二區段係彼此平行並沿該第二方向延伸；以及第四結構，其包含第二導電氧化物，其中該第四結構係在該第三結構之該第一與第二區段之間，並且其中該第四結構的一部分係相鄰於該第三結構之該第三區段的一部分；以及第五結構，其耦接至該第二結構之該第一區段的一側，其中該側在該第一方向上延伸，其中該第五結構包含絕緣材料，其中該第五結構係耦接至該一或多個通孔。
  22. 如請求項21之系統，其中該電容性結構係如請求項2至12中的任一項。
  23. 一種具有單向板線和位元線及柱狀電容器的高密度低電壓非揮發性記憶體的設備，該設備包含：電晶體，其具有源極、汲極、和閘極；字元線，其耦接至該閘極；位元線，其在第一方向上延伸，該位元線耦接至該電晶體之該源極或該汲極中的一者；板線，其在該第一方向上延伸；以及電容性結構，其透過一或多個通孔耦接至該電晶體之該源極或該汲極中的一者，其中該電容性結構包含：第一結構，其包含金屬間折射，其中該第一結構係透過該一或多個通孔耦接至該電晶體之該源極或該汲極； 第二結構，其包含第一導電氧化物，其中該第二結構包含第一、第二、及第三區段，其中該第一區段在正交於該第一方向的第二方向上延伸，其中該第二區段係平行於該第一區段，並且其中該第三區段相鄰於該第一及第二區段使得該第三區段在該第一方向上延伸，其中該第一區段的一部分與該第二區段的一部分相鄰於該第一結構；第三結構，其包含六方晶鐵電，其中該第三結構包含第一、第二、及第三區段，其中該第一區段係相鄰於該第二結構的該第一區段，其中該第二區段係相鄰於該第二結構的該第二區段，並且其中該第三區段係相鄰於該第二結構的該第三區段，其中該第三結構之該第一與該第二區段係彼此平行並沿該第二方向延伸；以及第四結構，其包含第二導電氧化物，其中該第四結構係在該第三結構之該第一與第二區段之間，並且其中該第四結構的一部分係相鄰於該第三結構之該第三區段的一部分；以及第五結構，其耦接至該第二結構之該第一區段的一側，其中該側在該第一方向上延伸，其中該第五結構包含絕緣材料，其中該第五結構係耦接至該一或多個通孔。
  24. 如請求項23之設備，其中：該六方晶鐵電包括下列中的一者：YMnO3或LuFeO3；或六方晶鐵電係h-RMnO3類型，其中R係稀土元素，其包括下列中的一者：鈰(Ce)、鏑(Dy)、鉺(Er)、銪(Eu)、 釓(Gd)、鈥(Ho)、鑭(La)、鎦(Lu)、釹(Nd)、鐠(Pr)、鉅(Pm)、釤(Sm)、鈧(Sc)、鋱(Tb)、銩(Tm)、鐿(Yb)、或釔(Y)。
  25. 一種電容性結構，包含：第一結構，其包含金屬間折射，其中該第一結構在第一方向上延伸；第二結構，其包含第一導電氧化物，其中該第二結構包含第一、第二、及第三區段，其中該第一區段在正交於該第一方向的第二方向上延伸，其中該第二區段係平行於該第一區段，並且其中該第三區段相鄰於該第一及第二區段使得該第三區段在該第一方向上延伸，其中該第一區段的一部分與該第二區段的一部分直接耦接至該第一結構；以及第三結構，其包含鐵電材料，其中該第三結構包含第一、第二、及第三區段，其中該第一區段係相鄰於該第二結構的該第一區段，其中該第二區段係相鄰於該第二結構的該第二區段，並且其中該第三區段係相鄰於該第二結構的該第三區段，其中該第三結構之該第一與該第二區段係彼此平行並沿該第二方向延伸。
  26. 如請求項25之電容性結構，其中該鐵電材料係下列中的一者：鈣鈦礦、六方晶鐵電、或瑕鐵電。
  27. 如請求項26之電容性結構，其中：該鈣鈦礦包括下列中的一者：LaCoO3、SrCoO3、SrRuO3、LaMnO3、SrMnO3、YBa2Cu3O7、Bi2Sr2CaCu2O8 、或LaNiO3；該六方晶鐵電包括下列中的一者：YMnO3或LuFeO3；或六方晶鐵電係h-RMnO3類型，其中R係稀土元素，即，鈰(Ce)、鏑(Dy)、鉺(Er)、銪(Eu)、釓(Gd)、鈥(Ho)、鑭(La)、鎦(Lu)、釹(Nd)、鐠(Pr)、鉅(Pm)、釤(Sm)、鈧(Sc)、鋱(Tb)、銩(Tm)、鐿(Yb)、或釔(Y)；或該瑕鐵電包括下列中的一者：[PTO/STO]n或[LAO/STO]n，其中「n」係在1至100之間。
  28. 如請求項25之電容性結構，包含：第四結構，其包含第二導電氧化物，其中該第四結構係在該第三結構之該第一與第二區段之間，並且其中該第四結構的一部分係相鄰於該第三結構之該第三區段的一部分。
  29. 如請求項25之電容性結構，其包含第四結構，該第四結構包含：第一材料與第二材料的層堆疊，其中該第一材料包括下列中的一者：Cu、Co、Ru、Ta、或W，並且該第二材料包括下列中的一者：Cu、Co、Ru、Ta、W、TaN、或WN；以及圍繞該堆疊之三個區段的一層，其中該層包含Ti和Al，其中該第四結構係在該第三結構之該第一與第二區段之間。
  30. 如請求項28或29之電容性結構，其中該折射結構係第一折射結構，並且其中該電容性結構包含第五結構，該第五結構包含第二金屬間折射，其中該第五結構係相鄰於該第四結構。
TW109106095A 2019-02-27 2020-02-25 具有單向板線和位元線及柱狀電容器的高密度低電壓非揮發性記憶體（ｎｖｍ） TWI738226B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/287,953 US11476260B2 (en) 2019-02-27 2019-02-27 High-density low voltage non-volatile memory with unidirectional plate-line and bit-line and pillar capacitor
US16/287,953 2019-02-27

Publications (2)

Publication Number Publication Date
TW202105686A TW202105686A (zh) 2021-02-01
TWI738226B true TWI738226B (zh) 2021-09-01

Family

ID=72140509

Family Applications (3)

Application Number Title Priority Date Filing Date
TW110129115A TWI791259B (zh) 2019-02-27 2020-02-25 具有單向板線和位元線及柱狀電容器的高密度低電壓非揮發性記憶體（ｎｖｍ）
TW109106095A TWI738226B (zh) 2019-02-27 2020-02-25 具有單向板線和位元線及柱狀電容器的高密度低電壓非揮發性記憶體（ｎｖｍ）
TW111150380A TW202316636A (zh) 2019-02-27 2020-02-25 具有單向板線和位元線及柱狀電容器的高密度低電壓非揮發性記憶體（ｎｖｍ）

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW110129115A TWI791259B (zh) 2019-02-27 2020-02-25 具有單向板線和位元線及柱狀電容器的高密度低電壓非揮發性記憶體（ｎｖｍ）

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW111150380A TW202316636A (zh) 2019-02-27 2020-02-25 具有單向板線和位元線及柱狀電容器的高密度低電壓非揮發性記憶體（ｎｖｍ）

Country Status (6)

Country Link
US (5) US11482529B2 (zh)
JP (2) JP7420822B2 (zh)
KR (2) KR102561137B1 (zh)
DE (1) DE112020000955T5 (zh)
TW (3) TWI791259B (zh)
WO (1) WO2020176311A1 (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11251365B2 (en) 2018-03-30 2022-02-15 Intel Corporation High blocking temperature spin orbit torque electrode
US11257613B2 (en) 2018-03-31 2022-02-22 Intel Corporation Spin orbit torque (SOT) memory devices with enhanced tunnel magnetoresistance ratio and their methods of fabrication
US11575083B2 (en) 2018-04-02 2023-02-07 Intel Corporation Insertion layer between spin hall effect or spin orbit torque electrode and free magnet for improved magnetic memory
US11502188B2 (en) 2018-06-14 2022-11-15 Intel Corporation Apparatus and method for boosting signal in magnetoelectric spin orbit logic
US11245068B2 (en) 2018-06-14 2022-02-08 Intel Corporation Transition metal dichalcogenide based magnetoelectric memory device
US11398562B2 (en) 2018-06-14 2022-07-26 Intel Corporation Magnetoelectric spin orbit logic transistor with a spin filter
US11393515B2 (en) 2018-06-14 2022-07-19 Intel Corporation Transition metal dichalcogenide based spin orbit torque memory device
US11476412B2 (en) 2018-06-19 2022-10-18 Intel Corporation Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory
US11374163B2 (en) 2018-06-19 2022-06-28 Intel Corporation Spin orbit memory with multiferroic material
US11665975B2 (en) 2018-06-19 2023-05-30 Intel Corporation Spin orbit coupling memory device with top spin orbit coupling electrode and selector
US11367749B2 (en) 2018-06-28 2022-06-21 Intel Corporation Spin orbit torque (SOT) memory devices and their methods of fabrication
US11508903B2 (en) 2018-06-28 2022-11-22 Intel Corporation Spin orbit torque device with insertion layer between spin orbit torque electrode and free layer for improved performance
US11616192B2 (en) 2018-06-29 2023-03-28 Intel Corporation Magnetic memory devices with a transition metal dopant at an interface of free magnetic layers and methods of fabrication
US11380838B2 (en) 2018-06-29 2022-07-05 Intel Corporation Magnetic memory devices with layered electrodes and methods of fabrication
US11362263B2 (en) 2018-06-29 2022-06-14 Intel Corporation Spin orbit torque (SOT) memory devices and methods of fabrication
US11444237B2 (en) 2018-06-29 2022-09-13 Intel Corporation Spin orbit torque (SOT) memory devices and methods of fabrication
US11502103B2 (en) 2018-08-28 2022-11-15 Intel Corporation Memory cell with a ferroelectric capacitor integrated with a transtor gate
US11411047B2 (en) 2018-09-11 2022-08-09 Intel Corporation Stacked transistor bit-cell for magnetic random access memory
US11264558B2 (en) 2018-09-11 2022-03-01 Intel Corporation Nano-rod spin orbit coupling based magnetic random access memory with shape induced perpendicular magnetic anisotropy
US11411046B2 (en) 2018-09-11 2022-08-09 Intel Corporation Semiconductor device heat extraction by spin thermoelectrics
US11387404B2 (en) 2018-09-13 2022-07-12 Intel Corporation Magnetoelectric spin orbit logic based minority gate
US11581417B2 (en) 2018-09-13 2023-02-14 Intel Corporation Improper ferroelectric active and passive devices
US11411172B2 (en) 2018-09-13 2022-08-09 Intel Corporation Magnetoelectric spin orbit logic based full adder
US11594270B2 (en) 2018-09-25 2023-02-28 Intel Corporation Perpendicular spin injection via spatial modulation of spin orbit coupling
US11476408B2 (en) 2018-09-27 2022-10-18 Intel Corporation Spin orbit torque (SOT) memory devices with enhanced magnetic anisotropy and methods of fabrication
US11557717B2 (en) 2018-11-16 2023-01-17 Intel Corporation Transition metal dichalcogenide based spin orbit torque memory device with magnetic insulator
US11276730B2 (en) 2019-01-11 2022-03-15 Intel Corporation Spin orbit torque memory devices and methods of fabrication
US11574666B2 (en) 2019-01-11 2023-02-07 Intel Corporation Spin orbit torque memory devices and methods of fabrication
US11482529B2 (en) 2019-02-27 2022-10-25 Kepler Computing Inc. High-density low voltage non-volatile memory with unidirectional plate-line and bit-line and pillar capacitor
US11557629B2 (en) 2019-03-27 2023-01-17 Intel Corporation Spin orbit memory devices with reduced magnetic moment and methods of fabrication
US11594673B2 (en) 2019-03-27 2023-02-28 Intel Corporation Two terminal spin orbit memory devices and methods of fabrication
KR20210149162A (ko) * 2019-04-08 2021-12-08 케플러 컴퓨팅 인크. 도핑된 극성 층 및 이를 포함하는 반도체 장치
US11063131B2 (en) * 2019-06-13 2021-07-13 Intel Corporation Ferroelectric or anti-ferroelectric trench capacitor with spacers for sidewall strain engineering
US20210111179A1 (en) * 2019-10-11 2021-04-15 Intel Corporation 3d-ferroelectric random access memory (3d-fram)
US11462282B2 (en) * 2020-04-01 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure
US11980037B2 (en) 2020-06-19 2024-05-07 Intel Corporation Memory cells with ferroelectric capacitors separate from transistor gate stacks
US11805657B2 (en) * 2020-06-23 2023-10-31 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric tunnel junction memory device using a magnesium oxide tunneling dielectric and methods for forming the same
JP2022052505A (ja) * 2020-09-23 2022-04-04 キオクシア株式会社 メモリデバイス
US20220199833A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Field-effect transistor (fet) with self-aligned ferroelectric capacitor and methods of fabrication
JP2022118667A (ja) * 2021-02-02 2022-08-15 キオクシア株式会社 半導体記憶装置
US11527277B1 (en) 2021-06-04 2022-12-13 Kepler Computing Inc. High-density low voltage ferroelectric memory bit-cell
US11849578B2 (en) 2021-07-29 2023-12-19 Sandisk Technologies Llc Three-dimensional memory device with a columnar memory opening arrangement and method of making thereof
US11737283B1 (en) 2021-11-01 2023-08-22 Kepler Computing Inc. Method of forming a stack of non-planar capacitors including capacitors with non-linear polar material and linear dielectric for common mode compensation in a memory bit-cell
US11482270B1 (en) 2021-11-17 2022-10-25 Kepler Computing Inc. Pulsing scheme for a ferroelectric memory bit-cell to minimize read or write disturb effect and refresh logic
US11741428B1 (en) 2022-12-23 2023-08-29 Kepler Computing Inc. Iterative monetization of process development of non-linear polar material and devices

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043526A (en) * 1996-12-26 2000-03-28 Sony Corporation Semiconductor memory cell using a ferroelectric thin film and a method for fabricating it
US20040129961A1 (en) * 2001-11-29 2004-07-08 Symetrix Corporation Ferroelectric and high dielectric constant integrated circuit capacitors with three-dimensional orientation for high-density memories, and method of making the same
TW200718237A (en) * 2005-06-16 2007-05-01 Qualcomm Inc Link assignment messages in lieu of assignment acknowledgement messages
US20080073680A1 (en) * 2006-09-21 2008-03-27 Fujitsu Limited Semiconductor device and fabrication process thereof
TW200935151A (en) * 2008-02-13 2009-08-16 Wintek Corp Pixel structure having a storage capacitor and its fabrication method and active matrix liquid crystal display having the same
TW201227879A (en) * 2010-07-16 2012-07-01 Magnachip Semiconductor Ltd Semiconductor device with MIM capacitor and method for manufacturing the same
WO2013147295A2 (en) * 2012-03-30 2013-10-03 Canon Kabushiki Kaisha Piezoelectric ceramics, piezoelectric element, liquid ejection head, ultrasonic motor, and dust removing device
TW201725736A (zh) * 2016-01-11 2017-07-16 艾馬克科技公司 半導體積體電路的電容器以及其製造方法

Family Cites Families (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4809225A (en) 1987-07-02 1989-02-28 Ramtron Corporation Memory cell with volatile and non-volatile portions having ferroelectric capacitors
US4853893A (en) 1987-07-02 1989-08-01 Ramtron Corporation Data storage device and method of using a ferroelectric capacitance divider
US5086412A (en) 1990-11-21 1992-02-04 National Semiconductor Corporation Sense amplifier and method for ferroelectric memory
US5270967A (en) 1991-01-16 1993-12-14 National Semiconductor Corporation Refreshing ferroelectric capacitors
US5218566A (en) 1991-08-15 1993-06-08 National Semiconductor Corporation Dynamic adjusting reference voltage for ferroelectric circuits
JP3222243B2 (ja) 1993-01-25 2001-10-22 株式会社日立製作所 半導体記憶装置とそれを用いた情報処理システム
US5381364A (en) 1993-06-24 1995-01-10 Ramtron International Corporation Ferroelectric-based RAM sensing scheme including bit-line capacitance isolation
US5424975A (en) 1993-12-30 1995-06-13 Micron Technology, Inc. Reference circuit for a non-volatile ferroelectric memory
US5760432A (en) 1994-05-20 1998-06-02 Kabushiki Kaisha Toshiba Thin film strained layer ferroelectric capacitors
US5640030A (en) 1995-05-05 1997-06-17 International Business Machines Corporation Double dense ferroelectric capacitor cell memory
JP3274326B2 (ja) * 1995-09-08 2002-04-15 株式会社東芝 半導体装置およびその製造方法
US5638318A (en) 1995-09-11 1997-06-10 Micron Technology, Inc. Ferroelectric memory using ferroelectric reference cells
US5969380A (en) 1996-06-07 1999-10-19 Micron Technology, Inc. Three dimensional ferroelectric memory
CA2290370A1 (en) 1997-06-09 1998-12-17 Telcordia Technologies, Inc. Annealing of a crystalline perovskite ferroelectric cell and cells exhibiting improved barrier properties
JP3003628B2 (ja) 1997-06-16 2000-01-31 日本電気株式会社 強誘電体メモリとその書き込み方法
TW421858B (en) * 1997-06-30 2001-02-11 Texas Instruments Inc Integrated circuit capacitor and memory
JP3196824B2 (ja) 1997-07-16 2001-08-06 日本電気株式会社 強誘電体メモリ装置
US5917746A (en) 1997-08-27 1999-06-29 Micron Technology, Inc. Cell plate structure for a ferroelectric memory
US6346741B1 (en) 1997-11-20 2002-02-12 Advanced Technology Materials, Inc. Compositions and structures for chemical mechanical polishing of FeRAM capacitors and method of fabricating FeRAM capacitors using same
US6028784A (en) 1998-05-01 2000-02-22 Texas Instruments Incorporated Ferroelectric memory device having compact memory cell array
US6358810B1 (en) 1998-07-28 2002-03-19 Applied Materials, Inc. Method for superior step coverage and interface control for high K dielectric capacitors and related electrodes
US6031754A (en) 1998-11-02 2000-02-29 Celis Semiconductor Corporation Ferroelectric memory with increased switching voltage
JP2000174224A (ja) 1998-12-01 2000-06-23 Hitachi Ltd 誘電体キャパシタ及び半導体装置並びに混載ロジック
US6194754B1 (en) 1999-03-05 2001-02-27 Telcordia Technologies, Inc. Amorphous barrier layer in a ferroelectric memory cell
US6147895A (en) 1999-06-04 2000-11-14 Celis Semiconductor Corporation Ferroelectric memory with two ferroelectric capacitors in memory cell and method of operating same
KR100309077B1 (ko) * 1999-07-26 2001-11-01 윤종용 삼중 금속 배선 일 트랜지스터/일 커패시터 및 그 제조 방법
US6838718B2 (en) 1999-09-28 2005-01-04 Rohm Co., Ltd. Ferroelectric capacitor and ferroelectric memory
US6515957B1 (en) 1999-10-06 2003-02-04 International Business Machines Corporation Ferroelectric drive for data storage
US6548343B1 (en) 1999-12-22 2003-04-15 Agilent Technologies Texas Instruments Incorporated Method of fabricating a ferroelectric memory cell
DE10000005C1 (de) 2000-01-03 2001-09-13 Infineon Technologies Ag Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
US6617206B1 (en) 2000-06-07 2003-09-09 Micron Technology, Inc. Method of forming a capacitor structure
JP4634580B2 (ja) 2000-07-03 2011-02-16 富士通株式会社 酸化物誘電体膜用電極構造およびそれを用いたキャパシタ素子及びそれらの製造方法
JP2002057300A (ja) 2000-08-14 2002-02-22 Toshiba Corp 半導体装置の製造方法及び半導体装置
US6366489B1 (en) 2000-08-31 2002-04-02 Micron Technology, Inc. Bi-state ferroelectric memory devices, uses and operation
JP2002093154A (ja) 2000-09-11 2002-03-29 Oki Electric Ind Co Ltd 強誘電体メモリ
JP2004526268A (ja) 2000-09-25 2004-08-26 シメトリックス・コーポレーション 強誘電体メモリおよびその動作方法
JP4047531B2 (ja) 2000-10-17 2008-02-13 株式会社東芝 強誘電体メモリ装置
JP2002158339A (ja) 2000-11-20 2002-05-31 Sharp Corp 半導体装置およびその製造方法
KR100407575B1 (ko) 2001-04-18 2003-12-01 삼성전자주식회사 강유전체 메모리 장치 및 그 형성 방법
US6734477B2 (en) 2001-08-08 2004-05-11 Agilent Technologies, Inc. Fabricating an embedded ferroelectric memory cell
US6635498B2 (en) 2001-12-20 2003-10-21 Texas Instruments Incorporated Method of patterning a FeRAM capacitor with a sidewall during bottom electrode etch
US6500678B1 (en) 2001-12-21 2002-12-31 Texas Instruments Incorporated Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing
US6713342B2 (en) 2001-12-31 2004-03-30 Texas Instruments Incorporated FeRAM sidewall diffusion barrier etch
US20030143853A1 (en) 2002-01-31 2003-07-31 Celii Francis G. FeRAM capacitor stack etch
US6656748B2 (en) 2002-01-31 2003-12-02 Texas Instruments Incorporated FeRAM capacitor post stack etch clean/repair
JP2003229541A (ja) 2002-01-31 2003-08-15 Sony Corp 半導体記憶装置及びその製造方法
JP2003243621A (ja) 2002-02-15 2003-08-29 Fujitsu Ltd 半導体装置及びその製造方法
JP2003263886A (ja) 2002-03-08 2003-09-19 Fujitsu Ltd ビット線容量を最適化できる強誘電体メモリ
US6587367B1 (en) 2002-03-19 2003-07-01 Texas Instruments Incorporated Dummy cell structure for 1T1C FeRAM cell array
US6809949B2 (en) 2002-05-06 2004-10-26 Symetrix Corporation Ferroelectric memory
US6856534B2 (en) 2002-09-30 2005-02-15 Texas Instruments Incorporated Ferroelectric memory with wide operating voltage and multi-bit storage per cell
US6940111B2 (en) 2002-11-29 2005-09-06 Infineon Technologies Aktiengesellschaft Radiation protection in integrated circuits
KR100500944B1 (ko) 2002-12-11 2005-07-14 주식회사 하이닉스반도체 전류 이득 트랜지스터의 크기 조절을 통해 기준 전압을생성하는 강유전체 메모리 장치
JP4901105B2 (ja) 2003-04-15 2012-03-21 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100492781B1 (ko) 2003-05-23 2005-06-07 주식회사 하이닉스반도체 멀티비트 제어 기능을 갖는 불휘발성 강유전체 메모리 장치
US7291878B2 (en) 2003-06-03 2007-11-06 Hitachi Global Storage Technologies Netherlands B.V. Ultra low-cost solid-state memory
US6984857B2 (en) 2003-07-16 2006-01-10 Texas Instruments Incorporated Hydrogen barrier for protecting ferroelectric capacitors in a semiconductor device and methods for fabricating the same
JP2005057103A (ja) * 2003-08-06 2005-03-03 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4475919B2 (ja) 2003-11-06 2010-06-09 富士通株式会社 デカップリングキャパシタ及びその製造方法
US7001821B2 (en) 2003-11-10 2006-02-21 Texas Instruments Incorporated Method of forming and using a hardmask for forming ferroelectric capacitors in a semiconductor device
JP4365712B2 (ja) 2004-03-25 2009-11-18 富士通株式会社 半導体装置の製造方法
US20050230725A1 (en) 2004-04-20 2005-10-20 Texas Instruments Incorporated Ferroelectric capacitor having an oxide electrode template and a method of manufacture therefor
KR100601953B1 (ko) 2004-05-03 2006-07-14 삼성전자주식회사 메모리 소자의 캐패시터 및 그 제조 방법
JP2006019571A (ja) 2004-07-02 2006-01-19 Toshiba Corp 半導体記憶装置及びその製造方法
KR100645041B1 (ko) * 2004-07-12 2006-11-10 삼성전자주식회사 엠아이엠 캐패시터를 갖는 반도체 소자 및 그 형성 방법
US20060073613A1 (en) 2004-09-29 2006-04-06 Sanjeev Aggarwal Ferroelectric memory cells and methods for fabricating ferroelectric memory cells and ferroelectric capacitors thereof
JP4562482B2 (ja) 2004-10-04 2010-10-13 Ｏｋｉセミコンダクタ株式会社 強誘電体キャパシタ構造およびその作製方法
US8093070B2 (en) 2004-12-17 2012-01-10 Texas Instruments Incorporated Method for leakage reduction in fabrication of high-density FRAM arrays
US7220600B2 (en) 2004-12-17 2007-05-22 Texas Instruments Incorporated Ferroelectric capacitor stack etch cleaning methods
JP5024046B2 (ja) * 2005-09-30 2012-09-12 富士通セミコンダクター株式会社 半導体装置とその製造方法
US7842990B2 (en) 2006-02-17 2010-11-30 Hynix Semiconductor Inc. Nonvolatile ferroelectric memory device including trench capacitor
US7723199B2 (en) 2006-06-21 2010-05-25 Texas Instruments Incorporated Method for cleaning post-etch noble metal residues
US20080107885A1 (en) 2006-07-12 2008-05-08 Alpay S P High-capacity, low-leakage multilayer dielectric stacks
JP2008108355A (ja) 2006-10-25 2008-05-08 Toshiba Corp 強誘電体半導体記憶装置及び強誘電体半導体記憶装置の読み出し方法
JP5215552B2 (ja) 2006-11-29 2013-06-19 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
JP5109394B2 (ja) 2007-02-14 2012-12-26 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4382103B2 (ja) 2007-02-26 2009-12-09 富士通株式会社 キャパシタ素子、半導体装置、およびキャパシタ素子の製造方法
KR100862183B1 (ko) 2007-06-29 2008-10-09 고려대학교 산학협력단 강자성 물질의 도메인 구조 및 다중 상태를 이용한 자기기억 소자
JP2009071241A (ja) 2007-09-18 2009-04-02 Seiko Epson Corp 半導体装置及びその製造方法
KR100902581B1 (ko) 2007-10-16 2009-06-11 주식회사 동부하이텍 반도체 소자의 스택 커패시터 및 그의 형성방법
JP5507097B2 (ja) 2008-03-12 2014-05-28 富士フイルム株式会社 ペロブスカイト型酸化物とその製造方法、圧電体、圧電素子、液体吐出装置
JP2010021544A (ja) 2008-07-09 2010-01-28 Samsung Electronics Co Ltd 異なる静電容量の積層キャパシタを有するｄｒａｍ
US8416598B2 (en) 2009-05-21 2013-04-09 Texas Instruments Incorporated Differential plate line screen test for ferroelectric latch circuits
JP5633346B2 (ja) 2009-12-25 2014-12-03 株式会社リコー 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム
JP5500051B2 (ja) 2010-11-22 2014-05-21 富士通セミコンダクター株式会社 強誘電体メモリ
US8760907B2 (en) 2010-11-30 2014-06-24 Radiant Technologies, Inc. Analog memories utilizing ferroelectric capacitors
US8508974B2 (en) 2010-12-30 2013-08-13 Texas Instruments Incorporated Ferroelectric memory with shunt device
US8717800B2 (en) 2010-12-30 2014-05-06 Texas Instruments Incorporated Method and apparatus pertaining to a ferroelectric random access memory
US20120307545A1 (en) 2011-06-01 2012-12-06 Texas Instruments Incorporated Interleaved Bit Line Architecture for 2T2C Ferroelectric Memories
JP2012256702A (ja) 2011-06-08 2012-12-27 Rohm Co Ltd 強誘電体キャパシタ
JP5809551B2 (ja) 2011-12-13 2015-11-11 アスモ株式会社 モータの軸受構造及びこれを備えたモータ
KR102062841B1 (ko) * 2012-09-19 2020-01-07 삼성디스플레이 주식회사 캐패시터 및 이를 포함하는 유기 발광 표시 장치
US9442854B2 (en) 2012-11-15 2016-09-13 Elwha Llc Memory circuitry including computational circuitry for performing supplemental functions
US9117535B2 (en) 2013-03-04 2015-08-25 Texas Instruments Incorporated Single sided bit line restore for power reduction
US9318315B2 (en) * 2013-07-15 2016-04-19 Globalfoundries Inc. Complex circuit element and capacitor utilizing CMOS compatible antiferroelectric high-k materials
US9006808B2 (en) 2013-09-09 2015-04-14 Cypress Semiconductor Corporation Eliminating shorting between ferroelectric capacitors and metal contacts during ferroelectric random access memory fabrication
KR102154076B1 (ko) 2014-04-10 2020-09-10 에스케이하이닉스 주식회사 전자 장치
US9768181B2 (en) 2014-04-28 2017-09-19 Micron Technology, Inc. Ferroelectric memory and methods of forming the same
US9589727B2 (en) * 2014-05-12 2017-03-07 Capacitor Sciences Incorporated Capacitor and method of production thereof
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9558804B2 (en) 2014-07-23 2017-01-31 Namlab Ggmbh Charge storage ferroelectric memory hybrid and erase scheme
US9876018B2 (en) * 2015-12-03 2018-01-23 Micron Technology, Inc. Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material
DE102015015854B4 (de) 2015-12-03 2021-01-28 Namlab Ggmbh Integrierte Schaltung mit einer ferroelektrischen Speicherzelle und Verwendung der integrierten Schaltung
TWI622176B (zh) * 2015-12-04 2018-04-21 力晶科技股份有限公司 Ｍｉｍ電容之結構及其製造方法
US9851914B2 (en) 2016-03-24 2017-12-26 Texas Instruments Incorporated Random number generation in ferroelectric random access memory (FRAM)
JP6756134B2 (ja) 2016-03-30 2020-09-16 Tdk株式会社 薄膜部品シート、電子部品内蔵基板、及び薄膜部品シートの製造方法
WO2017171837A1 (en) 2016-04-01 2017-10-05 Intel Corporation Layer transferred ferroelectric memory devices
US20170345831A1 (en) 2016-05-25 2017-11-30 Micron Technology, Inc. Ferroelectric Devices and Methods of Forming Ferroelectric Devices
WO2018044485A1 (en) 2016-08-31 2018-03-08 Micron Technology, Inc. Ferroelectric memory cells
US10050143B2 (en) 2016-09-13 2018-08-14 International Business Machines Corporation Integrated ferroelectric capacitor/ field effect transistor structure
US10068879B2 (en) 2016-09-19 2018-09-04 General Electric Company Three-dimensional stacked integrated circuit devices and methods of assembling the same
US9812204B1 (en) 2016-10-28 2017-11-07 AUCMOS Technologies USA, Inc. Ferroelectric memory cell without a plate line
DE102016015010A1 (de) 2016-12-14 2018-06-14 Namlab Ggmbh Integrierte Schaltung, die eine ferroelektrische Speicherzelle enthält, und ein Herstellungsverfahren dafür
US11158642B2 (en) * 2017-02-09 2021-10-26 Texas Instruments Incorporated Capacitor comprising a bismuth metal oxide-based lead titanate thin film
KR102356125B1 (ko) 2017-03-31 2022-01-28 티디케이가부시기가이샤 전자 부품 내장 기판
KR20180111304A (ko) 2017-03-31 2018-10-11 에스케이하이닉스 주식회사 강유전성 메모리 장치
JP6881148B2 (ja) 2017-08-10 2021-06-02 Tdk株式会社 磁気メモリ
US10600808B2 (en) 2017-09-05 2020-03-24 Namlab Ggmbh Ferroelectric memory cell for an integrated circuit
US11307892B2 (en) * 2018-06-27 2022-04-19 Optum Services (Ireland) Limited Machine-learning for state determination and prediction
US10600468B2 (en) 2018-08-13 2020-03-24 Wuxi Petabyte Technologies Co, Ltd. Methods for operating ferroelectric memory cells each having multiple capacitors
US10963776B2 (en) 2018-08-24 2021-03-30 Namlab Ggmbh Artificial neuron based on ferroelectric circuit element
US11348909B2 (en) 2018-09-28 2022-05-31 Intel Corporation Multi-die packages with efficient memory storage
US11138499B2 (en) 2018-09-28 2021-10-05 Intel Corporation Applications of back-end-of-line (BEOL) capacitors in compute-in-memory (CIM) circuits
US11482529B2 (en) 2019-02-27 2022-10-25 Kepler Computing Inc. High-density low voltage non-volatile memory with unidirectional plate-line and bit-line and pillar capacitor
US11205467B2 (en) 2019-05-09 2021-12-21 Namlab Ggmbh Ferroelectric memory and logic cell and operation method
US20210111179A1 (en) 2019-10-11 2021-04-15 Intel Corporation 3d-ferroelectric random access memory (3d-fram)
US11450370B2 (en) 2020-06-19 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric field-effect transistor (FeFET) memory
US11309034B2 (en) 2020-07-15 2022-04-19 Ferroelectric Memory Gmbh Memory cell arrangement and methods thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043526A (en) * 1996-12-26 2000-03-28 Sony Corporation Semiconductor memory cell using a ferroelectric thin film and a method for fabricating it
US20040129961A1 (en) * 2001-11-29 2004-07-08 Symetrix Corporation Ferroelectric and high dielectric constant integrated circuit capacitors with three-dimensional orientation for high-density memories, and method of making the same
TW200718237A (en) * 2005-06-16 2007-05-01 Qualcomm Inc Link assignment messages in lieu of assignment acknowledgement messages
US20080073680A1 (en) * 2006-09-21 2008-03-27 Fujitsu Limited Semiconductor device and fabrication process thereof
TW200935151A (en) * 2008-02-13 2009-08-16 Wintek Corp Pixel structure having a storage capacitor and its fabrication method and active matrix liquid crystal display having the same
TW201227879A (en) * 2010-07-16 2012-07-01 Magnachip Semiconductor Ltd Semiconductor device with MIM capacitor and method for manufacturing the same
WO2013147295A2 (en) * 2012-03-30 2013-10-03 Canon Kabushiki Kaisha Piezoelectric ceramics, piezoelectric element, liquid ejection head, ultrasonic motor, and dust removing device
TW201725736A (zh) * 2016-01-11 2017-07-16 艾馬克科技公司 半導體積體電路的電容器以及其製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
張潤蘭, 邢輝, 陳長樂, 段萌萌, 羅炳成, 金克新, "YMnO3薄膜的鐵電行為及其納米尺度鐵電疇的研究," 物理學報, 2014, Vol. 63, No. 18, pages 187701-1~6. *

Also Published As

Publication number Publication date
US20200273866A1 (en) 2020-08-27
WO2020176311A1 (en) 2020-09-03
US11482529B2 (en) 2022-10-25
US20200273867A1 (en) 2020-08-27
US20200273864A1 (en) 2020-08-27
KR102561137B1 (ko) 2023-07-31
KR20230117254A (ko) 2023-08-07
JP2024040171A (ja) 2024-03-25
TWI791259B (zh) 2023-02-01
JP7420822B2 (ja) 2024-01-23
US20220392907A1 (en) 2022-12-08
TW202316636A (zh) 2023-04-16
US20230116235A1 (en) 2023-04-13
DE112020000955T5 (de) 2021-12-02
US11476261B2 (en) 2022-10-18
TW202145516A (zh) 2021-12-01
JP2022525725A (ja) 2022-05-19
TW202105686A (zh) 2021-02-01
KR20210110894A (ko) 2021-09-09
US11476260B2 (en) 2022-10-18

Similar Documents

Publication Publication Date Title
TWI738226B (zh) 具有單向板線和位元線及柱狀電容器的高密度低電壓非揮發性記憶體（ｎｖｍ）
US11758738B2 (en) Integration of ferroelectric memory devices with transistors
US10998025B2 (en) High-density low voltage non-volatile differential memory bit-cell with shared plate-line
US11532342B1 (en) Non-linear polar material based differential multi-memory element bit-cell
KR20220120666A (ko) 강유전체 커패시터 및 그 패턴화 방법
US11785782B1 (en) Embedded memory with encapsulation layer adjacent to a memory stack