JP7056646B2 - 電子部品内蔵基板 - Google Patents
電子部品内蔵基板 Download PDFInfo
- Publication number
- JP7056646B2 JP7056646B2 JP2019509301A JP2019509301A JP7056646B2 JP 7056646 B2 JP7056646 B2 JP 7056646B2 JP 2019509301 A JP2019509301 A JP 2019509301A JP 2019509301 A JP2019509301 A JP 2019509301A JP 7056646 B2 JP7056646 B2 JP 7056646B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- layer
- main surface
- conductor layer
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010410 layer Substances 0.000 claims description 469
- 239000004020 conductor Substances 0.000 claims description 258
- 239000000758 substrate Substances 0.000 claims description 126
- 239000012790 adhesive layer Substances 0.000 claims description 25
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 15
- 239000011889 copper foil Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 7
- 230000000644 propagated effect Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 230000001902 propagating effect Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052702 rhenium Inorganic materials 0.000 description 2
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 2
- 239000010948 rhodium Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- -1 and for example Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 230000009291 secondary effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
- H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Ceramic Capacitors (AREA)
Description
本発明は、電子部品内蔵基板に関する。
電子製品の小型化に伴い、電子部品内蔵基板についても低背化を含む小型化が求められている。例えば、特許文献１では、配線基板内に電子部品としてチップキャパシタが収容された構成が示されている。
しかしながら、チップキャパシタではなく、薄膜キャパシタ等の薄膜の電子部品を上記のように基板内に内蔵しようとすると、以下の問題が生じる。すなわち、薄膜キャパシタは、チップキャパシタと比較して剛性が低いため、電子部品内蔵基板をハンドリングした際などに生じる外力が電子部品に働き、電子部品が変形するおそれがある。
本発明は上記を鑑みてなされたものであり、電子部品が外力の影響を受けることを抑制可能な電子部品内蔵基板を提供することを目的とする。
上記目的を達成するため、本発明の一形態に係る電子部品内蔵基板は、第１絶縁層と、前記第１絶縁層の一方側の主面である第１主面上に設けられた導体層と、前記第１絶縁層の前記第１主面上に設けられ、一対の電極層と誘電体層とが積層された電子部品と、前記第１絶縁層上に積層される第２絶縁層と、を有し、前記第１絶縁層及び前記第２絶縁層の積層方向と、前記電子部品における前記電極層と前記誘電体層との積層方向が同じであり、前記積層方向において、前記電子部品における前記第１主面側とは逆側の主面の高さ位置と、前記電子部品に隣接する前記導体層における前記第１主面側とは逆側の主面の高さ位置と、が互いに異なる。
上記の電子部品内蔵基板では、外力を受けたとき、特に、電子部品内蔵基板の主面方向に沿って、一方側の主面と他方側の主面との間で位置ズレが起きるような外力を受けたときに、第１絶縁層上の導体層に沿って外力が伝搬する場合がある。これに対して、電子部品の一方側の主面の高さ位置が、電子部品に隣接する導体層における主面の高さ位置と異なる構成を有することにより、導体層に沿って伝搬した外力により電子部品が影響を受けることを抑制することができる。したがって、上記の電子部品内蔵基板によれば、電子部品が外力の影響を受けることを抑制できる。
ここで、前記電子部品は、前記第１絶縁層の前記第１主面上に設けられた接着層の上に設けられる態様とすることができる。
上記のように、電子部品が、第１絶縁層の第１主面上の接着層の上に設けられていることで、電子部品内蔵基板が外力を受けた場合に、電子部品が受ける外力を接着層により緩和させることができる。したがって、上記の電子部品内蔵基板によれば、電子部品が外力の影響を受けることをさらに抑制できる。
また、前記積層方向において、前記電子部品における前記第１主面側の主面の高さ位置と、前記電子部品に隣接する前記導体層における前記第１主面側の主面の高さ位置と、が互いに異なる態様とすることができる。
上記のように、電子部品における第１主面側の主面の高さ位置と、電子部品に隣接する導体層における第１主面側の主面の高さ位置と、が互いに異なる構成を有することで、導体層に沿って伝搬した外力により電子部品が影響を受けることをより効果的に抑制することができる。
また、前記導体層の厚さが略均一である態様とすることができる。
上記のように、導体層の厚さが略均一であると、導体層の延在方向に沿って伝搬する外力の他の方向への分散が抑制されるため、電子部品が外力の影響を大きく受ける可能性があるが、上記のように主面の高さ位置を制御することで、電子部品が外力の影響を受けることを抑制できる。
また、前記電子部品の前記電極層の一部は、導電ペーストにより前記導体層と接続されている態様とすることができる。
上記のように、電子部品の電極層と導体層とを接続する導電ペーストが設けられることで、配線の取り回しを柔軟に変更することができる。また、配線の取り回しの変更を柔軟に行うことができることで、例えば、配線に用いられるビア導体等の配置等も柔軟に変更することができる。
本発明によれば、電子部品が外力の影響を受けることを抑制可能な電子部品内蔵基板が提供される。
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。
図１は、本発明の一実施形態に係る電子部品内蔵基板を概略的に示す断面図である。図１に示す電子部品内蔵基板１は、例えば、通信端末などの電子機器に使用される基板である。図１に示すように、電子部品内蔵基板１は、基板１０と、基板１０に内蔵された電子部品３０と、を有している。電子部品２０が基板１０に「内蔵されている」とは、電子部品２０が基板１０の主面から露出していない状態をいう。電子部品３０は、キャパシタ等として機能する部品である。
基板１０は、第１絶縁層１１と、第２絶縁層１２と、を有している。第１絶縁層１１及び第２絶縁層１２は積層方向（厚さ方向）に積層されている。第１絶縁層１１及び第２絶縁層１２は、例えばエポキシ樹脂、ポリイミド樹脂、アクリル樹脂、またはフェノール樹脂などの絶縁性材料によって構成さる。基板１０の全体の厚みは、例えば４０μｍ～３００μｍ程度とすることができる。また、第１絶縁層１１及び第２絶縁層１２の厚みをそれぞれ１５μｍ～１００μｍ程度とすることができる。なお、基板１０の全体の厚み、第１絶縁層１１の厚み、及び、第２絶縁層１２の厚みは特に限定されない。
また、基板１０には、第１絶縁層１１と第２絶縁層１２とに挟み込まれた第１導体層１３と、基板１０の主面に設けられた第２導体層１４及び第３導体層１５と、を有している。第１導体層１３、第２導体層１４及び第３導体層１５は、例えば銅（Ｃｕ）などの導電性材料により構成されている。
第１導体層１３は、第１絶縁層１１において第２絶縁層１２が積層される側の第１主面１１ａ上に形成される。したがって、第１絶縁層１１の第１主面１１ａは、平坦な状態であって、その上に、第１導体層１３が設けられる。
第２導体層１４は、第１絶縁層１１において第１主面１１ａとは逆側の第２主面１１ｂにおいて導体部分が露出するように設けられる。図１に示す電子部品内蔵基板１では、第２導体層１４の表面が第２主面１１ｂと共に平坦面を形成しているが、第２導体層１４は、第２主面１１ｂから突出するように設けられていてもよい。第２導体層１４の表面の一部は、ソルダーレジスト等の絶縁材料２１により覆われていてもよい。
第３導体層１５は、第２絶縁層１２において第１絶縁層１１側の主面とは逆側の主面において導体部分が露出するように設けられる。図１に示す電子部品内蔵基板１では、第３導体層１５の表面が第２絶縁層１２の主面から突出しているが、第２絶縁層１２の主面と共に平坦面を形成していてもよい。第３導体層１５の表面の一部は、ソルダーレジスト等の絶縁材料２２により覆われていてもよい。
第１導体層１３、第２導体層１４及び第３導体層１５は、それぞれ厚さが略均一となっている。導体層の厚さが略均一であるとは、厚さの変動幅が３０％以内であることをいう。第１導体層１３、第２導体層１４及び第３導体層１５の厚さは、５μｍ～２０μｍ程度とされる。
また、第１絶縁層１１には、厚さ方向に貫通する開口が設けられ、第１導体層１３と第２導体層１４との間を接続するビア導体１６が設けられる。同様に、第２絶縁層１２には、厚さ方向に貫通する開口が設けられ、第１導体層１３と第３導体層１５との間を接続するビア導体１７が設けられる。
電子部品３０は、第１絶縁層１１の第１主面１１ａ上において、第２絶縁層１２に埋め込まれるように設けられる。電子部品３０は、一対の電極層である第１電極層３１Ａ及び第２電極層３１Ｂと、誘電体層３２を有する。電子部品３０は、誘電体層３２と一対の電極層と積層構造を有しているが、その積層方向は、電子部品内蔵基板１における第１絶縁層１１及び第２絶縁層１２の積層方向と同じである。
本実施形態では、一対の電極層である第１電極層３１Ａ及び第２電極層３１Ｂは、誘電体層３２の一方側（第１絶縁層１１に対して遠い側）の主面上に設けられている。すなわち、誘電体層３２上の互いに異なる位置に、第１電極層３１Ａ及び第２電極層３１Ｂが積層されている構造となっている。この結果、電子部品３０の一方側の主面である第１主面３０ａは、第１電極層３１Ａ及び第２電極層３１Ｂの主面により形成されると共に、他方側の主面である第２主面３０ｂは、誘電体層３２の他方側（第１絶縁層１１に対して近い側）の主面により形成されている。なお、電子部品３０の第１電極層３１Ａ及び第２電極層３１Ｂは、誘電体層３２を挟み込むように設けられていてもよい。また、いずれかの電極層と誘電体層とが交互に複数回積層された多層構造としてもよい。
電子部品３０は、合計の厚みが１μｍ～１５０μｍ程度である。また、第１電極層３１Ａ及び第２電極層３１Ｂの厚みを０．５μｍ～５０μｍ程度とし、誘電体層３２の厚みを０．５μｍ～１００μｍ程度とすることができる。
第１電極層３１Ａ及び第２電極層３１Ｂの材料としては、主成分がニッケル（Ｎｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、これらの金属を含有する合金、又は金属間化合物である材料が好適に用いられる。ただし、第１電極層３１Ａ及び第２電極層３１Ｂの材料は、導電性材料であれば特に限定されない。なお、「主成分」であるとは、当該成分の占める割合が５０質量％以上であることをいう。また、第１電極層３１Ａ及び第２電極層３１Ｂの態様としては、合金や金属間化合物を形成する場合のほか、二種類以上からなる積層体の構造体である場合も含む。なお、第１電極層３１Ａ及び／又は第２電極層３１Ｂとして純Ｎｉを使用する場合、そのＮｉの純度は９９．９９％以上が好ましい。更に、Ｎｉを含有する合金の場合、Ｎｉ以外の金属として含まれる金属は、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、レニウム（Ｒｅ）、タングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、銀（Ａｇ）、銅（Ｃｕ）からなる群より選ばれる少なくとも一種とすれば好適である。
なお、電子部品３０の第１電極層３１Ａ及び第２電極層３１Ｂは、ビア導体等を介して他の導体層等と電気的に接続される。電子部品内蔵基板１の場合は、第１電極層３１Ａ及び第２電極層３１Ｂは、それぞれ第２絶縁層１２を貫通するビア導体１８Ａ，１８Ｂを介して、第３導体層１５と電気的に接続されている。
誘電体層３２は、ペロブスカイト系の誘電体材料から構成される。ここで、本実施形態におけるペロブスカイト系の誘電体材料としては、ＢａＴｉＯ３（チタン酸バリウム）、（Ｂａ１－ｘＳｒｘ）ＴｉＯ３（チタン酸バリウムストロンチウム）、（Ｂａ１－ｘＣａｘ）ＴｉＯ３、ＰｂＴｉＯ３、Ｐｂ（ＺｒｘＴｉ１－ｘ）Ｏ３、などのペロブスカイト構造を持った（強）誘電体材料や、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ３などに代表される複合ペロブスカイトリラクサー型強誘電体材などが含まれる。ここで、上記のペロブスカイト構造、ペロブスカイトリラクサー型誘電体材料において、ＡサイトとＢサイトとの比は、通常整数比であるが、特性向上のために意図的に整数比からずらしてもよい。なお、誘電体層３２の特性制御のため、誘電体層３２に適宜、副成分として添加物質が含有されていてもよい。
上記の電子部品３０は、第１絶縁層１１の第１主面１１ａ上に接着層４０を介して積層されている。接着層４０は、第１絶縁層１１に対して電子部品３０を固定することが可能な構成であれば特に限定されないが、例えば、熱硬化前の樹脂（プリプレグ、フィラー含有複合材等）、粘着剤（接着剤付シート、金属粉入りペースト等）等を用いることができる。上記の材料を接着層４０として用いた場合、接着層４０は、電子部品３０よりも弾性を有する構成となる。接着層４０の厚みは０．５μｍ～３０μｍ程度とすることができる。
電子部品３０は、第１導体層１３と同様に、第１絶縁層１１の第１主面１１ａ上に配置されるが、第１導体層１３とは離間して配置される。図２は、平面視における電子部品３０及び第１導体層１３の配置を模式的に示した平面図である。図２に示すように、第１導体層１３（導体層１３Ａ，１３Ｂ）は、電子部品３０の第１電極層３１Ａ、第２電極層３１Ｂ及び誘電体層３２を取り囲み且つ離間して設けられる。電子部品内蔵基板１においては、電子部品３０と第１導体層１３との間には第２絶縁層１２が配置される。したがって、電子部品３０と第１導体層１３との間は絶縁が確保される。
電子部品内蔵基板１の場合には、第１電極層３１Ａは、ビア導体１８Ａ、第３導体層１５（導体層１５Ａ）及びビア導体１７を介して、第１電極層３１Ａ側の第１導体層１３（導体層１３Ａ）と接続される。また、第２電極層３１Ｂは、ビア導体１８Ｂ、第３導体層１５（導体層１５Ｂ）及びビア導体１７を介して、第２電極層３１Ｂ側の第１導体層１３（導体層１３Ｂ）と接続される。図２に示すように、第１電極層３１Ａ側の第１導体層１３である導体層１３Ａ及び第２電極層３１Ｂ側の第１導体層１３である導体層１３Ｂのいずれも、凹型状を呈し、電子部品３０が導体層の凹部に入り込んだ状態となっている。このように、第１導体層１３は、電子部品３０を取り囲むように配置されていると、第１絶縁層１１上の電子部品３０の周囲を導体層として有効利用できる。なお、電子部品３０と第１導体層１３とは、絶縁性を確保するために３μｍ以上離間していることが好ましい。
また、図２では、ビア導体１８Ａ，１８Ｂ及びビア導体１７を破線で示しているが、ビア導体１８Ａ，１８Ｂ及びビア導体１７は、それぞれが接続する電極層又は導体層の上方に設けられる。このような構成とすることで、隣接するビア導体間の絶縁も第２絶縁層１２により確保される。
図１に戻り、電子部品３０の第１主面３０ａは、第１導体層１３の上面（第３導体層１５側の主面）よりも高くなっている。また、電子部品３０は、第１絶縁層の第１主面１１ａ上に接着層４０を介して積層されているため、第２主面３０ｂは、第１導体層１３の下面、すなわち、第１絶縁層１１の第１主面１１ａよりも高くなっている。このように、電子部品内蔵基板１は、厚さ方向（積層方向）に見たときに、電子部品３０の第１主面３０ａ及び第２主面３０ｂの高さ位置が、第１導体層１３の一対の主面の高さ位置と異なっている。
図３は、電子部品内蔵基板の電子部品近傍の拡大図である。ただし、図３に示す電子部品内蔵基板の電子部品５０は、図１等で示す電子部品３０とは異なり、第１電極層３１Ａ及び第２電極層３１Ｂが誘電体層３２を挟み込むように設けられている。すなわち、図３に示す電子部品内蔵基板の電子部品５０では、第２電極層３１Ｂが第１絶縁層（図３では図示せず、図１等参照）の第１主面１１ａ側に配置されている点が電子部品３０と相違する。この場合には、第２絶縁層１２を貫通するビア導体１８Ａのみが設けられ、ビア導体１８Ａを介して第１電極層３１Ａと第３導体層１５とが電気的に接続される。なお、第２電極層３１Ｂについては、図示しない領域において、第２電極層３１Ｂと導体層とを接続する導体配線が設けられる。
図３においても、電子部品５０の第１主面３０ａは、第１導体層１３の上面（第３導体層１５側の主面）よりも高くなっている。また、電子部品５０は、第１絶縁層の第１主面１１ａ上に接着層４０を介して積層されているため、第２主面３０ｂは、第１導体層１３の下面、すなわち、第１絶縁層１１の第１主面１１ａよりも高くなっている。
本実施形態に係る電子部品内蔵基板１は、図１、図３等に示すように、厚さ方向で見たときに、電子部品の主面の高さ位置が、隣接する第１導体層１３の主面の高さ位置と互いに異なることを特徴とする。この結果、電子部品内蔵基板１に対して外力が加わった場合に、電子部品が外力の影響を受けることを防ぐことができる。この点については後述する。
次に、電子部品内蔵基板１の製造方法について、図４及び図５を参照しながら説明する。本実施形態で説明する電子部品内蔵基板１の製造方法は、キャリア付き銅箔の一対の主面上において２つの電子部品内蔵基板を同時に製造する方法であるが、一方の主面上においてのみ電子部品内蔵基板を製造してもよい。
まず、図４（Ａ）に示すように、キャリア付き銅箔６０を準備し、キャリア付き銅箔６０上に所定のパターンを有する第２導体層１４を形成する。キャリア付き銅箔６０とは、基材６１の両方の主面に剥離層６２を介して極薄銅箔６３が積層されたものである。第２導体層１４の形成方法は特に限定されないが、例えば、極薄銅箔６３上に導体層を形成した後にパターニングを行うことで形成することができる。なお、以降の製造工程においても、キャリア付き銅箔６０の両面において同様の処理を行うが、両面において同様の処理を行う点については説明を省略する場合がある。
次に、図４（Ｂ）に示すように、第２導体層１４上に、第１絶縁層１１を積層する。さらに、第１絶縁層１１の所定の位置にレーザ等により開口を設けて、導体材料を導入することでビア導体１６を形成する。さらに、第１絶縁層１１の第１主面１１ａ上に、所定の配線パターンを有する第１導体層１３を形成する。
その後、図４（Ｃ）に示すように、第１絶縁層１１の第１主面１１ａ上に、接着層４０を形成すると共に、接着層４０上に電子部品３０を積層する。電子部品３０は、第１電極層３１Ａ、第２電極層３１Ｂ及び誘電体層３２が所望の形状に加工された状態で、接着層４０上に積層される。
次に、第１絶縁層１１の第１主面１１ａ、第１導体層１３、及び電子部品３０を全て覆うように、第２絶縁層１２を積層する。そして、第２絶縁層１２の所定の位置にレーザ等により開口を設けて、導体材料を導入することで、ビア導体１７，１８Ａ，１８Ｂを形成する。また、第２絶縁層１２の主面上に所定の配線パターンを有する第３導体層１５を形成する。さらに、第２絶縁層１２及び第３導体層１５の表面の所定位置に絶縁材料２２を設ける。その結果、図５（Ａ）に示すように、キャリア付き銅箔６０の両面に、第１絶縁層１１、第２絶縁層１２が積層されて、その内部に電子部品３０が内蔵された積層体が得られる。
次に、キャリア付き銅箔６０の剥離層６２においてキャリア付き銅箔６０の基材６１と極薄銅箔６３とを分離する。その結果、第１絶縁層１１、第２絶縁層１２が積層されて、その内部に電子部品３０が内蔵された積層体が基材６１から分離される。その後、研磨等により第１絶縁層１１及び第２導体層１４の表面に付着する極薄銅箔６３を除去する。その結果、図５（Ｂ）に示すように、下面側において第１絶縁層１１及び第２導体層１４が露出した状態となる。その後、第１絶縁層１１及び第２導体層１４の表面の所定位置に絶縁材料２１を設けると、図１に示す電子部品内蔵基板１が得られる。
本実施形態に係る電子部品内蔵基板１は、上述の通り、電子部品内蔵基板１は、厚さ方向（積層方向）に見たときに、電子部品３０の第１主面３０ａ及び第２主面３０ｂの高さ位置が、隣接する第１導体層１３の一対の主面の高さ位置と異なっている。より具体的には、電子部品３０の第１主面３０ａは、第１導体層１３の上方（第３導体層１５側）の主面よりも高く、電子部品３０の第２主面３０ｂは、第１導体層１３の下方（第２導体層１４側）の主面（すなわち第１絶縁層１１の第１主面１１ａに対応する）よりも高くなっている。この結果、電子部品内蔵基板１が外力を受けた場合も、電子部品３０が外力の影響を受けて破損することを防ぐことができる。
本実施形態に係る電子部品内蔵基板１は、近年の電子機器の低背化の要求等に伴って低背化されたものである。すなわち、電子部品内蔵基板１としての厚みが、従来の電子部品内蔵基板と比較して非常に小さい。そのため、電子部品内蔵基板１は、外力の影響を受けやすい。電子部品内蔵基板１が外力を受ける位置、外力の方向、及びその大きさによって、電子部品内蔵基板１が受ける影響は変化する。しかしながら、電子部品３０が内蔵されている領域及びその周辺は、外力の影響が集中しがちな場所である。特に電子部品内蔵基板１のように、第１絶縁層１１及び第２絶縁層１２が積層されていて、その界面近傍に第１導体層１３が形成されている場合には、第１絶縁層１１と第２絶縁層１２との界面をずらす力を受けると、第１絶縁層１１と第２絶縁層１２との界面に配置される電子部品３０はその影響を受けやすい。より具体的には、電子部品内蔵基板１の主面方向に沿った、一方側の主面と他方側の主面との間で位置ズレが起きるような外力を受けると、電子部品内蔵基板１では、第１絶縁層１１の第１主面１１ａと、第１主面１１ａに対向する第２絶縁層１２の主面との間が最も影響を受けやすく、これらの相対位置が変化するように外力を受ける。この結果、第１絶縁層１１の第１主面１１ａ上に設けられている第１導体層１３が外力を受けることになる。そして、第１導体層１３を介して外力が第１主面１１ａに沿って伝搬され、電子部品３０もその影響を受けると考えられる。第１導体層１３は、周辺の第１絶縁層１１及び第２絶縁層１２より剛性が高い場合が多く、その場合は特に外力の伝搬能力が高くなると考えられる。ここで、電子部品３０と隣接する第１導体層１３とが積層方向で見たときに同一の高さ位置にあると、第１導体層１３により伝搬された外力が電子部品３０にも伝搬される。電子部品３０は、誘電体層３２を有する構造であるため、第１導体層１３と比較して剛性が低く、外力の影響を受けると破損する可能性が高い。特に、本実施形態に係る電子部品３０のように、第１電極層３１Ａ及び第２電極層３１Ｂと、誘電体層３２と、の積層方向が、第１絶縁層１１と第２絶縁層１２との積層方向が同じであると、電子部品３０が外力の影響を大きく受ける可能性が考えられる。
これに対して、本実施形態に係る電子部品内蔵基板１では、電子部品３０の第１主面３０ａ及び第２主面３０ｂの高さ位置の両方が、隣接する第１導体層１３の一対の主面の高さ位置と異なっている。このような構成を有していることで、電子部品内蔵基板１の主面方向に沿った、一方側の主面と他方側の主面との間で位置ズレが起きるような外力を受けた場合に、上記のように第１導体層１３により外力が伝搬されたとしても、高さ位置の違いによって電子部品３０が受ける外力を低減することができる。すなわち、電子部品３０の一対の主面（第１主面１１ａ及び第２主面１１ｂ）の高さ位置と、隣接する第１導体層１３の一対の主面と、が同じ場合と比較して、第１導体層１３による外力の伝搬方向と電子部品３０の一対の主面の延在方向とを異ならせることができる。したがって、電子部品３０が受ける第１導体層１３により伝搬された外力の影響を低減することができる。したがって、電子部品が外力の影響を受けることを抑制することができる。
また、本実施形態に係る電子部品内蔵基板１において、電子部品３０は、第１絶縁層１１の第１主面１１ａ上に接着層４０を介して積層されている。そして、このような構成を有することで、第１導体層１３の下面の高さ位置と、電子部品３０の第２主面３０ｂの高さ位置とが互いに異なっている。このように、電子部品３０が、第１絶縁層１１の第１主面１１ａ上の接着層４０の上に設けられていることで、第１絶縁層１１の第１主面１１ａと、第１主面１１ａに対向する第２絶縁層１２の主面との間に位置ズレを生じさせるような力を接着層４０により緩和させることができる。また、外力に由来して、電子部品３０の積層方向（電子部品内蔵基板１の積層方向）の力が電子部品３０にかかった場合でも、接着層４０によりこれを緩和させることができる。したがって、電子部品３０が外力の影響を受けることをさらに抑制することができる。
また、上記の電子部品３０において外力の影響を抑制することができるという効果は、電子部品内蔵基板１のように、第１導体層１３の厚さが略均一である場合に顕著となる。第１導体層１３の厚さが略均一である場合、第１導体層１３の延在方向に沿って伝搬する外力の他の方向への分散が抑制される。したがって、第１導体層１３により外力の大きさが維持された状態で電子部品３０まで伝搬される可能性がある。そのため、第１導体層１３の厚さが略均一である場合に、電子部品３０の主面の高さ位置を隣接する第１導体層１３の一対の主面の高さ位置とは異ならせることで、電子部品３０が受ける第１導体層１３により伝搬された外力の影響を低減する効果が顕著となる。
本実施形態の電子部品内蔵基板１では、第１導体層１３の上面よりも電子部品３０の第１主面１１ａが高く（第３導体層１５側である）、且つ、第１導体層１３の下面（第１絶縁層の第１主面１１ａ）よりも電子部品３０の第２主面１１ｂが高い例を示している。しかしながら、電子部品３０の主面の高さ位置と隣接する第１導体層１３の一対の主面の高さ位置とが互いに異なっていれば、電子部品３０が受ける外力の影響を抑制する効果は得られる。したがって、例えば、第１導体層１３の主面の上面よりも電子部品３０の第１主面１１ａが低い（第２導体層１４側である）場合であっても、電子部品３０が受ける外力の影響を抑制する効果は得られる。
また、少なくとも電子部品３０の第１主面１１ａの高さ位置と隣接する第１導体層１３の上面の高さ位置とが互いに異なっていれば、電子部品３０が受ける外力の影響を抑制する効果は得られる。すなわち、電子部品３０の第２主面１１ｂの高さ位置と隣接する第１導体層１３の下面の高さ位置とが同じであったとしても、電子部品３０の第１主面１１ａの高さ位置と隣接する第１導体層１３の上面の高さ位置とが異なることで、電子部品３０が受ける外力の影響を抑制することができる。
電子部品３０の第１主面３０ａの高さ位置と、第１導体層の主面（上面）の高さ位置との差は、１０μｍ以下であることが好ましい。上述のように、電子部品内蔵基板１及び内蔵される電子部品３０はどちらも非常に薄いため、電子部品３０の第１主面１１ａの高さ位置と、第１導体層の主面（上面）の高さ位置との差が大きくなると、電子部品３０に対して外力に由来する応力が集中する可能性がある。また、電子部品内蔵基板１を製造する際にも、第２絶縁層１２の厚さが電子部品３０上部とその周囲で大きく異なることとなり、電子部品３０に応力が集中する可能性がある。したがって、電子部品３０の第１主面１１ａの高さ位置と、第１導体層の主面（上面）の高さ位置との差を１０μｍ以下とすることで、電子部品３０に対する応力の集中を抑制することができる。
また、電子部品３０の第２主面３０ｂの高さ位置と、第１導体層の主面（下面）の高さ位置とが互いに異なる場合も、その差は１０μｍ以下であることが好ましい。電子部品３０の第２主面３０ｂの高さ位置と、第１導体層の主面（下面）の高さ位置を大きく異ならせる構成とした場合にも、電子部品３０に対して外力に由来する応力が集中する可能性がある。したがって、高さ位置の差を１０μｍ以下とすることで、電子部品３０に対する応力の集中を抑制することができる。
（変形例）
次に、図６及び図７を参照しながら、変形例に係る電子部品内蔵基板について説明する。図６（Ａ）～図６（Ｃ）は、電子部品内蔵基板の電子部品と他の導体層等の接続を変更した例である。また、図７は、電子部品及び第１導体層の配置に関する変形例である。
次に、図６及び図７を参照しながら、変形例に係る電子部品内蔵基板について説明する。図６（Ａ）～図６（Ｃ）は、電子部品内蔵基板の電子部品と他の導体層等の接続を変更した例である。また、図７は、電子部品及び第１導体層の配置に関する変形例である。
図６（Ａ）に示す電子部品内蔵基板１Ａは、電子部品３０の電極層と第１導体層１３とが導電ペーストによって接続されている。より具体的には、電子部品３０の第１電極層３１Ａと、第１導体層１３のうち電子部品３０の第１電極層３１Ａ側で隣接する導体層１３Ａとの間に、これらを接続するように導電ペースト４５Ａが充填されている。また、電子部品３０の第２電極層３１Ｂと、第１導体層１３のうち電子部品３０の第２電極層３１Ｂ側で隣接する導体層１３Ｂとの間に、これらを接続するように導電ペースト４５Ｂが充填されている。導電ペースト４５Ａ，４５Ｂは、導電性を有する材料であれば特に限定されず、例えば、Ｓｎ（スズ）を主成分とする材料等を用いることができる。導電ペースト４５Ａ，４５Ｂは、第１絶縁層１１の第１主面１１ａ上に第１導体層１３を形成すると共に接着層４０を介して電子部品３０を配置した後に、第１導体層１３（導体層１３Ａ又は導体層１３Ｂ）と電子部品３０の電極層（第１電極層３１Ａ又は第２電極層２１Ｂ）とを接続するように導入される。
電子部品内蔵基板１Ａのように、第１導体層１３（導体層１３Ａ又は導体層１３Ｂ）と電子部品３０の電極層（第１電極層３１Ａ又は第２電極層２１Ｂ）とが導電ペースト４５Ａ，４５Ｂにより接続される構成であると、第３導体層１５のうち第１電極層３１Ａと電気的に接続される導体層１５Ａと、導体層１３Ａとを接続するビア導体を省略することができる。すなわち、図１に示す電子部品内蔵基板１の場合、導体層１３Ａと導体層１５Ａとを接続するビア導体１７が設けられていたが、電子部品内蔵基板１Ａでは、導電ペースト４５Ａにより第１電極層３１Ａと導体層１３Ａとが電気的に接続されているため、上記のビア導体１７を省略できる。同様に、電子部品内蔵基板１Ａでは、導電ペースト４５Ｂにより第２電極層３１Ｂと導体層１３Ｂとが電気的に接続されているため、導体層１３Ｂと導体層１５Ｂとを接続するビア導体１７を省略することができる。このように、電子部品内蔵基板１Ａでは、電子部品３０の電極層と第１導体層１３とを接続する導電ペースト４５Ａ，４５Ｂを用いることで、配線の取り回しを簡略化することができる。なお、電子部品内蔵基板１Ａでは、配線の取り回しが簡略化されているが、簡略化されていない場合でも、配線の取り回しを柔軟に変更することができる。
図６（Ｂ）に示す電子部品内蔵基板１Ｂは、図６（Ａ）に示す電子部品内蔵基板１Ａと同様に導電ペースト４５Ａ，４５Ｂにより、電子部品３０の電極層と第１導体層１３とが電気的に接続されている。さらに、電子部品内蔵基板１Ｂでは、電子部品３０の第１電極層３１Ａと、第３導体層１５の導体層１５Ａとを接続するビア導体１８Ａ、及び、第２電極層３１Ｂと、第３導体層１５の導体層１５Ｂとを接続するビア導体１８Ｂが設けられていない。電子部品内蔵基板１Ｂでは、ビア導体１８Ａ，１８Ｂに代えて、導体層１３Ａと導体層１５Ａとを接続するビア導体１７、及び、導体層１３Ｂと導体層１５Ｂとを接続するビア導体１７が設けられている。導体層１３Ａ，１３Ｂが導電ペースト４５Ａ，４５Ｂによって第１電極層３１Ａ及び第２電極層３１Ｂとそれぞれ接続されているため、導体層１３Ａ，１３Ｂと導体層１５Ａ，１５Ｂとを接続することで、第１電極層３１Ａ，導体層１３Ａ及び導体層１５Ａを同電位とすることができると共に、第２電極層３１Ｂ，導体層１３Ｂ及び導体層１５Ｂを同電位とすることができる。したがって、電子部品内蔵基板１Ｂにおいても、電子部品３０の電極層と第１導体層１３とを接続する導電ペースト４５Ａ，４５Ｂを用いることで、配線の取り回しを簡略化することができる。
また、電子部品内蔵基板１Ｂのように、電子部品３０の第１電極層３１Ａ及び第２電極層３１Ｂの主面に対して電気的に接続するビア導体１８Ａ，１８Ｂが設けられていない構成とすることで、電子部品内蔵基板１Ｂが外力を受けた場合に、電子部品３０の積層方向（電子部品内蔵基板１の積層方向）の力がビア導体１８Ａ，１８Ｂを経て電子部品３０にかかることを抑制することができる。したがって、電子部品３０が受ける外力の影響をさらに抑制することができる。
図６（Ｃ）に示す電子部品内蔵基板１Ｃは、図６（Ｂ）に示す電子部品内蔵基板１Ｂと比較して、電子部品３０の上下方向が逆転している。すなわち、電子部品３０の第１電極層３１Ａ及び第２電極層３１Ｂが誘電体層３２よりも第１絶縁層１１側に配置されている。ただし、第１絶縁層１１の第１主面１１ａと電子部品３０の第１電極層３１Ａ及び第２電極層３１Ｂとは離間していて、第１絶縁層１１の第１主面１１ａと第１電極層３１Ａとの間には、導電ペースト４５Ａ及び第２絶縁層１２が介在している。また、第１絶縁層１１の第１主面１１ａと第２電極層３１Ｂとの間には、導電ペースト４５Ｂ及び第２絶縁層１２が介在している。また、誘電体層３２の上方（第３導体層１５側）には、接着層４０が設けられている。ただし、接着層４０は設けられていなくてもよい。
電子部品内蔵基板１Ｃを製造する場合には、第１絶縁層１１の第１主面１１ａ上に第１導体層１３を形成すると共に所定の位置に導電ペースト４５Ａ，４５Ｂを配置する。その後、導電ペースト４５Ａ，４５Ｂ上に電子部品３０を配置する。また、必要に応じて接着層４０を電子部品３０上に配置する。
電子部品内蔵基板１Ｃのように、電子部品３０の天地が逆転している場合であっても、導電ペースト４５Ａ，４５Ｂにより、電子部品３０の電極層と第１導体層１３とが電気的に接続されている。また、導体層１３Ａと導体層１５Ａとを接続するビア導体１７、及び、導体層１３Ｂと導体層１５Ｂとを接続するビア導体１７により、第１電極層３１Ａ，導体層１３Ａ及び導体層１５Ａを同電位とすると共に、第２電極層３１Ｂ，導体層１３Ｂ及び導体層１５Ｂを同電位としている。
また、電子部品内蔵基板１Ｃでは、導電ペースト４５Ａ，４５Ｂが接着層として機能し、導電ペースト４５Ａ，４５Ｂにより電子部品３０が第１絶縁層１１に対して離間した状態とされている。したがって、電子部品内蔵基板１，１Ａ，１Ｂと同様に、電子部品３０が第１絶縁層１１の第１主面１１ａ上に接着層を介して積層された状態となり、電子部品３０が外力の影響を受けることをさらに抑制することができる。
図７は、電子部品３０が複数設けられている場合の第１導体層１３の配置の例を示す図であり、図２に対応する平面図である。図７に示す例では、２つの電子部品３０が、第１導体層１３と同様に、第１絶縁層１１の第１主面１１ａ上に配置される。このとき、２つの電子部品３０は、いずれも第１導体層１３とは離間して配置される。このとき、図２に示すように、第１導体層１３（導体層１３Ａ，１３Ｂ）は、２つの電子部品３０それぞれの第１電極層３１Ａ、第２電極層３１Ｂ及び誘電体層３２を取り囲み且つ離間して設けられる。電子部品内蔵基板では、電子部品３０と第１導体層１３との間には第２絶縁層１２が配置されるため、電子部品３０と第１導体層１３との間は絶縁が確保される。
また、図７に示す第１導体層１３（導体層１３Ａ，１３Ｂ）は、それぞれ隣接する電子部品３０の間に突出する突出部１３Ｃを有している。このような形状を呈している場合、第１導体層１３が２つの電子部品３０それぞれの周囲に設けられていることで、電子部品内蔵基板が大きな外力を受けた場合に、２つの電子部品３０同士が当接することを防ぐことができる。また、電子部品内蔵基板の製造時には、第１導体層１３の形状を電子部品３０の配置の目安として利用することができるため、製造効率の向上にも寄与すると考えられる。
以上、本発明の実施形態について説明してきたが、本発明は上記の実施形態に限定されず、種々の変更を行うことができる。
例えば、電子部品内蔵基板１に含まれる電子部品３０、ビア導体１６，１７，１８Ａ，１８Ｂ等の形状及び配置は適宜変更することができる。また、第１導体層１３、第２導体層１４、及び第３導体層１５の形状についても適宜変更することができる。また、第２導体層１４及び第３導体層１５は設けられなくてもよく、いずれか一方のみが設けられていてもよい。また、絶縁材料２１，２２についても、形状を適宜変更することができるし、設けられていなくてもよい。
また、上記実施形態では、絶縁層が第１絶縁層１１及び第２絶縁層１２の２層である場合について説明したが、絶縁層は３層以上であってもよい。絶縁層が３層以上であっても、電子部品及び導体層が２層の絶縁層の間が設けられている構成であれば、本実施形態で説明した構成、すなわち、導体層の主面と電子部品の主面との高さ位置が異なる構成を有することで、電子部品が外力を受けることを抑制することができる。
図８から図１１に、本発明の電子部品内蔵基板をＩＣ内蔵基板と組み合わせたパッケージ基板に係る実施形態を示す。
図８は、ＩＣ５４が絶縁層５５に内蔵されたＩＣ内蔵基板５６と、本発明の実施形態に係る電子部品内蔵基板１Ｄとを、第３絶縁層５１を介して接続したパッケージ基板２Ａを概略的に示す断面図である。
電子部品内蔵基板１Ｄは、電子部品内蔵基板１等と概略構造は同じであるが、電子部品３０の構造が第１電極層３１Ａ及び第２電極層３１Ｂが誘電体層３２を挟み込むように設けられている。また、絶縁材料２１，２２は除去された状態となっている。さらに、電子部品内蔵基板１Ｄは、上下を逆転した状態となっている。すなわち、第２導体層１４側に第３絶縁層５１及びＩＣ内蔵基板５６が積層されている。
電子部品内蔵基板１Ｄと、ＩＣ内蔵基板５６とは、第３絶縁層５１に設けられたビア導体５２及び接続用の導体層５３を介して電気的に接続することができる。ただし、電子部品内蔵基板１Ｄにおける導体層とＩＣ５４とを電気的に接続するビア導体及び導体層の形状及び配置等は適宜変更することができる。したがって、導体層５３とは別の配線層等が設けられていてもよい。
図８に示すパッケージ基板２Ａは、例えば以下の方法で製造することができる。まず、絶縁層５５内にＩＣ５４を埋め込むことでＩＣ内蔵基板５６を製造する。このとき、ＩＣ５４を絶縁層５５の表面に露出させた上で当該表面（ＩＣ内蔵基板５６の下面側に対応する面）を平坦にする。その後、ＩＣ５４が露出する表面上に導体層５３を形成した後に、第３絶縁層５１を設けて、内部にビア導体５２を形成する。その後、電子部品内蔵基板１Ｄの各部を形成することで、パッケージ基板２Ａを得ることができる。なお、ＩＣ内蔵基板５６の製造は、ＩＣ５４表面に予め半導体プロセス等により再配線の導体層５３を形成した後、絶縁層５５内に埋め込む手順で行われてもよい。
図８のようにＩＣ内蔵基板と組み合わせたパッケージ基板２Ａの構造とした場合、外力により電子部品３０が影響を受けることをさらに効果的に抑制することができる。
図９は、パッケージ基板２Ａに対して電子部品５８を追加したパッケージ基板２Ｂを示している。パッケージ基板２Ｂでは、第３絶縁層５１内にＩＣ５４に対して直接接続される電子部品５８が設けられている。電子部品５８は、一対の電極層が誘電体層を挟み込む電子部品３０と同様の構造を有していてもよいが特に限定されない。電子部品５８は、導電性材料５７を介してＩＣ５４と電気的に接続されていてもよい。図９に示すパッケージ基板２Ｂのように、ＩＣ内蔵基板５６と電子部品内蔵基板１Ｄとの間に設けられる第３絶縁層５１には、電子部品内蔵基板１Ｄ内の電子部品３０とは別の電子部品５８を設けることができる。このように、電子部品３０と、電子部品５８とを組み合わせることにより、ＩＣ２３への電源供給がより安定するという副次的な効果が得られる。
図１０は、パッケージ基板２Ａに対して電子部品５８を追加したパッケージ基板２Ｃを示している。パッケージ基板２Ｃでは、電子部品５８が第３導体層１５に対して外側に、外付けの状態で電気的に接続された例を示している。電子部品５８を取り付ける際には必要に応じて導電性材料５７が設けられていてもよい。図１０に示すパッケージ基板２Ｃのように、電子部品内蔵基板１Ｄ内の電子部品３０とは別の電子部品５８を外付けする構造としてもよい。
図１１は、図９に示すパッケージ基板２Ｂと図１０に示すパッケージ基板２Ｃとを組み合わせたパッケージ基板２Ｄを示している。すなわち、電子部品内蔵基板１Ｄ内の電子部品３０とは別の電子部品５８が、第３絶縁層５１内と、第３導体層１５の外側と、の両方に設けられている。このように、パッケージ基板２Ｄに含まれる電子部品の数や配置等は適宜変更することができる。
１，１Ａ～１Ｃ…電子部品内蔵基板、２Ａ～２Ｄ…パッケージ基板、１０…基板、１１…第１絶縁層、１２…第２絶縁層、１３…第１導体層、１４…第２導体層、１５…第３導体層、１６，１７，１８Ａ，１８Ｂ…ビア導体、２１，２２…絶縁材料、３０，５０…電子部品、３１Ａ…第１電極層、３１Ｂ…第２電極層、４０…接着層、５１…第３絶縁層、５４…ＩＣ、５６…ＩＣ内蔵基板、５８…電子部品。
Claims (5)
- 第１絶縁層と、
前記第１絶縁層の一方側の主面である第１主面上に設けられた導体層と、
前記第１絶縁層の前記第１主面上に設けられ、一対の電極層と誘電体層とが積層された電子部品と、
前記第１絶縁層上に積層される第２絶縁層と、を有し、
前記第１絶縁層及び前記第２絶縁層の積層方向と、前記電子部品における前記電極層と前記誘電体層との積層方向が同じであり、
前記電子部品における前記一対の電極層は、どちらも、前記誘電体層の前記第１絶縁層から遠い側の主面上の互いに異なる位置に設けられていて、
前記積層方向において、前記電子部品における前記第１主面側とは逆側の主面の高さ位置と、前記電子部品に隣接する前記導体層における前記第１主面側とは逆側の主面の高さ位置と、が互いに異なる、電子部品内蔵基板。 - 前記電子部品は、前記第１絶縁層の前記第１主面上に設けられた接着層の上に設けられる、請求項１に記載の電子部品内蔵基板。
- 前記積層方向において、前記電子部品における前記第１主面側の主面の高さ位置と、前記電子部品に隣接する前記導体層における前記第１主面側の主面の高さ位置と、が互いに異なる、請求項１又は２に記載の電子部品内蔵基板。
- 前記導体層の厚さが略均一である、請求項１～３のいずれか一項に記載の電子部品内蔵基板。
- 前記電子部品の前記電極層の一部は、導電ペーストにより前記導体層と接続されている、請求項１～４のいずれか一項に記載の電子部品内蔵基板。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017070578 | 2017-03-31 | ||
| JP2017070578 | 2017-03-31 | ||
| PCT/JP2018/010552 WO2018180628A1 (ja) | 2017-03-31 | 2018-03-16 | 電子部品内蔵基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2018180628A1 JPWO2018180628A1 (ja) | 2020-02-06 |
| JP7056646B2 true JP7056646B2 (ja) | 2022-04-19 |
Family
ID=63677428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019509301A Active JP7056646B2 (ja) | 2017-03-31 | 2018-03-16 | 電子部品内蔵基板 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11367626B2 (ja) |
| JP (1) | JP7056646B2 (ja) |
| KR (1) | KR102356125B1 (ja) |
| WO (1) | WO2018180628A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11476261B2 (en) * | 2019-02-27 | 2022-10-18 | Kepler Computing Inc. | High-density low voltage non-volatile memory with unidirectional plate-line and bit-line and pillar capacitor |
| US11277917B2 (en) | 2019-03-12 | 2022-03-15 | Advanced Semiconductor Engineering, Inc. | Embedded component package structure, embedded type panel substrate and manufacturing method thereof |
| US10950551B2 (en) | 2019-04-29 | 2021-03-16 | Advanced Semiconductor Engineering, Inc. | Embedded component package structure and manufacturing method thereof |
| US11296030B2 (en) | 2019-04-29 | 2022-04-05 | Advanced Semiconductor Engineering, Inc. | Embedded component package structure and manufacturing method thereof |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002260960A (ja) | 2001-03-01 | 2002-09-13 | Shinko Electric Ind Co Ltd | キャパシタ、キャパシタ内蔵回路基板及びそれらの製造方法 |
| WO2003028418A1 (fr) | 2001-09-21 | 2003-04-03 | Sony Corporation | Systeme de carte a circuits imprimes a couche mince et son procede de realisation |
| JP2003152340A (ja) | 2001-11-12 | 2003-05-23 | Shinko Electric Ind Co Ltd | 多層配線基板の製造方法 |
| JP2007517385A (ja) | 2003-12-15 | 2007-06-28 | モトローラ・インコーポレイテッド | プリント回路埋め込みコンデンサ |
| US20080030965A1 (en) | 2006-08-04 | 2008-02-07 | Phoenix Precision Technology Corporation | Circuit board structure with capacitors embedded therein and method for fabricating the same |
| JP2010251530A (ja) | 2009-04-16 | 2010-11-04 | Cmk Corp | キャパシタ内蔵型多層プリント配線板及びその製造方法 |
| US20150195905A1 (en) | 2014-01-03 | 2015-07-09 | Samsung Electro-Mechanics Co., Ltd. | Package board, method of manufacturing the same, and semiconductor package using the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008159820A (ja) | 2006-12-22 | 2008-07-10 | Tdk Corp | 電子部品の一括実装方法、及び電子部品内蔵基板の製造方法 |
| JP2014045092A (ja) | 2012-08-27 | 2014-03-13 | Fujikura Ltd | 部品内蔵基板 |
| KR102235811B1 (ko) | 2014-02-27 | 2021-04-02 | 가부시키가이샤 앰코테크놀로지재팬 | 반도체 장치, 반도체 적층모듈구조, 적층모듈구조 및 이들의 제조방법 |
| JP6462480B2 (ja) | 2015-04-28 | 2019-01-30 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
-
2018
- 2018-03-16 WO PCT/JP2018/010552 patent/WO2018180628A1/ja active Application Filing
- 2018-03-16 KR KR1020197031907A patent/KR102356125B1/ko active IP Right Grant
- 2018-03-16 JP JP2019509301A patent/JP7056646B2/ja active Active
- 2018-03-16 US US16/499,501 patent/US11367626B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002260960A (ja) | 2001-03-01 | 2002-09-13 | Shinko Electric Ind Co Ltd | キャパシタ、キャパシタ内蔵回路基板及びそれらの製造方法 |
| WO2003028418A1 (fr) | 2001-09-21 | 2003-04-03 | Sony Corporation | Systeme de carte a circuits imprimes a couche mince et son procede de realisation |
| JP2003152340A (ja) | 2001-11-12 | 2003-05-23 | Shinko Electric Ind Co Ltd | 多層配線基板の製造方法 |
| JP2007517385A (ja) | 2003-12-15 | 2007-06-28 | モトローラ・インコーポレイテッド | プリント回路埋め込みコンデンサ |
| US20080030965A1 (en) | 2006-08-04 | 2008-02-07 | Phoenix Precision Technology Corporation | Circuit board structure with capacitors embedded therein and method for fabricating the same |
| JP2010251530A (ja) | 2009-04-16 | 2010-11-04 | Cmk Corp | キャパシタ内蔵型多層プリント配線板及びその製造方法 |
| US20150195905A1 (en) | 2014-01-03 | 2015-07-09 | Samsung Electro-Mechanics Co., Ltd. | Package board, method of manufacturing the same, and semiconductor package using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20200043751A1 (en) | 2020-02-06 |
| KR102356125B1 (ko) | 2022-01-28 |
| JPWO2018180628A1 (ja) | 2020-02-06 |
| WO2018180628A1 (ja) | 2018-10-04 |
| KR20190133037A (ko) | 2019-11-29 |
| US11367626B2 (en) | 2022-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7056646B2 (ja) | 電子部品内蔵基板 | |
| US9947466B2 (en) | Electronic component | |
| JP4912992B2 (ja) | キャパシタ内蔵基板及びその製造方法 | |
| JP2018011047A (ja) | 積層型キャパシタ及びその実装基板並びにその製造方法 | |
| JP2012235080A (ja) | チップ型コイル部品 | |
| JP2012235080A5 (ja) | ||
| JP6380726B1 (ja) | 貫通電極基板、半導体装置及び貫通電極基板の製造方法 | |
| JP2018074116A (ja) | 薄膜コンデンサ及び電子部品内蔵基板 | |
| JP2017085095A (ja) | キャパシタ及びその製造方法 | |
| US9220168B2 (en) | Wiring board with built-in electronic component | |
| US9374908B2 (en) | Electronic component and selection method | |
| US10278290B2 (en) | Electronic component embedded substrate | |
| JP6897139B2 (ja) | 電子部品内蔵基板及び基板実装構造体 | |
| JP5958454B2 (ja) | 部品内蔵モジュール | |
| JP6756134B2 (ja) | 薄膜部品シート、電子部品内蔵基板、及び薄膜部品シートの製造方法 | |
| TWI677071B (zh) | 電子零件搭載封裝體 | |
| JP5445357B2 (ja) | 電子部品及び電子デバイス | |
| JP2013073951A (ja) | 貫通コンデンサ内蔵多層基板及び貫通コンデンサ内蔵多層基板の実装構造 | |
| JP6312256B2 (ja) | 電子部品収納用パッケージ | |
| WO2024150492A1 (ja) | 薄膜キャパシタ及びこれを備える回路基板 | |
| WO2024150493A1 (ja) | 薄膜キャパシタ及びこれを備える回路基板 | |
| JP6904085B2 (ja) | 電子部品内蔵基板 | |
| JP2024101984A (ja) | コンデンサ、コンデンサ装置および通信装置 | |
| JP2023071579A (ja) | 複合電子部品 | |
| JP6585707B2 (ja) | コンデンサ内蔵基板およびインターポーザ並びに実装基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210810 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211011 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220321 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7056646 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |