TWI666865B - 電荷泵電路 - Google Patents

電荷泵電路 Download PDF

Info

Publication number
TWI666865B
TWI666865B TW106125243A TW106125243A TWI666865B TW I666865 B TWI666865 B TW I666865B TW 106125243 A TW106125243 A TW 106125243A TW 106125243 A TW106125243 A TW 106125243A TW I666865 B TWI666865 B TW I666865B
Authority
TW
Taiwan
Prior art keywords
terminal
type transistor
charge pump
coupled
clock signal
Prior art date
Application number
TW106125243A
Other languages
English (en)
Other versions
TW201902096A (zh
Inventor
張武昌
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Publication of TW201902096A publication Critical patent/TW201902096A/zh
Application granted granted Critical
Publication of TWI666865B publication Critical patent/TWI666865B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H03K5/134—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices with field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0042—Read using differential sensing, e.g. bit line [BL] and bit line bar [BLB]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/4013—Memory devices with multiple cells per bit, e.g. twin-cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0041—Control circuits in which a clock signal is selectively enabled or disabled
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007—Plural converter units in cascade
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/075—Charge pumps of the Schenkel-type including a plurality of stages and two sets of clock signals, one set for the odd and one set for the even numbered stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/159—Applications of delay lines not covered by the preceding subgroups
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Read Only Memory (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Memories (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

電荷泵電路包含第一電荷泵單元及第二電荷泵單元。第一電荷泵單元根據第一時脈訊號、第二時脈訊號及第三時脈訊號抬升輸入電壓以輸出第一抬升電壓。第二電荷泵單元根據第一時脈訊號、第四時脈訊號及第三時脈訊號抬升第一抬升電壓以輸出第二抬升電壓。第一時脈訊號及第三時脈訊號為非重疊的兩個時脈訊號。第二時脈訊號的負緣領先第一時脈訊號的正緣。第四時脈訊號的負緣領先第三時脈訊號的正緣。

Description

電荷泵電路
本發明是有關於一種電荷泵電路，特別是指一種低逆向電流的電荷泵電路。
基於電子產品對低耗電的需求，積體電路的電力規格也被重新設計成能夠在低電壓的環境下操作以節省電能消耗。舉例來說，先前積體電路的電力規格常為5V，現今則大多改為3.3V或甚至低於2V。雖然低電壓可用來減少電能消耗，然而在某些情況下仍會需要較大的電壓。舉例來說，快閃記憶體的寫入或清除操作就需要較大的電壓來完成。較大的電壓通常可利用電荷泵電路來提供。
先前技術的電荷泵電路常由不同的時脈訊號控制。然而，由於時脈訊號並非完美的方波，因此在時脈訊號的電壓變換期間，電荷泵中的開關可能會被不預期地導通或截止。在這種情況下，多餘的逆向電流就可能產生，進而增加電能的耗損。
本發明之一實施例提供一種電荷泵電路，電荷泵電路包含第一電荷泵單元及第二電荷泵單元。
第一電荷泵單元接收輸入電壓、第一時脈訊號、第二時脈訊號及第三時脈訊號，並根據第一時脈訊號、第二時脈訊號及第三時脈訊號抬升輸入電壓以輸出第一抬升電壓。第二電荷泵單元耦接於第一電荷泵單元，並接收第一抬升電壓、第一時脈訊號、第四時脈訊號及第三時脈訊號，及根據第一時脈訊號、第四時脈訊號及第三時脈訊號抬升第一抬升電壓以輸出第二抬升電壓。
第一時脈訊號及第三時脈訊號為非重疊的兩個時脈訊號。第二時脈訊號的負緣領先第一時脈訊號的正緣。接續在第二時脈訊號的負緣之後的第二時脈訊號的正緣領先接續在第一時脈訊號的正緣之後的第一時脈訊號的負緣。第四時脈訊號的負緣領先第三時脈訊號的正緣。接續在第四時脈訊號的負緣之後的第四時脈訊號的正緣領先接續在第三時脈訊號的正緣之後的第三時脈訊號的負緣。
本發明之另一實施例提供一種電荷泵電路，電荷泵電路包含電壓輸入埠、電壓輸出埠及M個電荷泵單元。M個電荷泵單元包含第i電荷泵及第(i+1)電荷泵。其中M為大於1的正整數，且i為小於M的正整數。
第i電荷泵包含輸入端、輸出端、第一N型電晶體、第二N型電晶體、第三N型電晶體、第一電容、第一P型電晶體、第二P型電晶體、第二電容及第三電容。
在第i電荷泵中，第一N型電晶體具有第一端、第二端及控制端，第一N型電晶體的第一端耦接於第i電荷泵單元的輸入端。第二N型電晶體具有第一端、第二端及控制端，第二N型電晶體的第一端耦接於第i電荷泵單元的輸入端，第二N型電晶體的第二端耦接於第i電荷泵單元的第一N型電晶體的控制端，而第二N型電晶體的控制端耦接於第i電荷泵單元的第一N型電晶體的第二端。第三N型電晶體具有第一端、第二端及控制端，第三N型電晶體的第一端耦接於第i電荷泵單元的輸入端，第三N型電晶體的第二端耦接於第i電荷泵單元的第一N型電 晶體的第二端，而第三N型電晶體的控制端耦接於第i電荷泵單元的第三N型電晶體的第一端。
第一電容具有第一端及第二端，第一電容的第一端接收第一時脈訊號，而第一電容的第二端耦接於第i電荷泵單元的第一N型電晶體的第二端。第一P型電晶體具有第一端、第二端、控制端及基極端，第一P型電晶體的第一端耦接於第i電荷泵單元的第一N型電晶體的第二端，第一P型電晶體的第二端耦接於第i電荷泵單元的輸出端，而第一P型電晶體的基極端耦接於第i電荷泵單元的第一P型電晶體的第二端。第二P型電晶體具有第一端、第二端、控制端及基極端，第二P型電晶體的第一端耦接於第i電荷泵單元的第一P型電晶體的控制端，第二P型電晶體的第二端耦接於第i電荷泵單元的輸出端，第二P型電晶體的控制端耦接於第i電荷泵單元的第一P型電晶體的第一端，而第二P型電晶體的基極端耦接於第i電荷泵單元的第二P型電晶體的第二端。第二電容具有第一端及第二端，第二電容的第一端接收第二時脈訊號，而第二電容的第二端耦接於第i電荷泵單元的第一P型電晶體的控制端。第三電容具有第一端及第二端，第三電容的第一端接收第三時脈訊號，而第三電容的第二端耦接於第i電荷泵單元的第一N型電晶體的控制端。
第(i+1)電荷泵包含輸入端、輸出端、第一N型電晶體、第二N型電晶體、第三N型電晶體、第一電容、第一P型電晶體、第二P型電晶體、第二電容及第三電容。
在第(i+1)電荷泵中，第(i+1)電荷泵的輸入端耦接於第i電荷泵單元的輸出端。第一N型電晶體具有第一端、第二端及控制端，第一N型電晶體的第一端耦接於第(i+1)電荷泵單元的輸入端。第二N型電晶體具有第一端、第二端及控制端，第二N型電晶體的第一端耦接於第(i+1)電荷泵單元的輸入端，第二N型電晶體的第二端耦接於第(i+1)電荷泵單元的第一N型電晶體的控制端，而第二N型 電晶體的控制端耦接於第(i+1)電荷泵單元的第一N型電晶體的第二端。第三N型電晶體具有第一端、第二端及控制端，第三N型電晶體的第一端耦接於第(i+1)電荷泵單元的輸入端，第三N型電晶體的第二端耦接於第(i+1)電荷泵單元的第一N型電晶體的第二端，而第三N型電晶體的控制端耦接於第(i+1)電荷泵單元的第三N型電晶體的第一端。
第一電容具有第一端及第二端，第一電容的第一端接收第三時脈訊號，而第一電容的第二端耦接於第(i+1)電荷泵單元的第一N型電晶體的第二端。第一P型電晶體具有第一端、第二端、控制端及基極端，第一P型電晶體的第一端耦接於第(i+1)電荷泵單元的第一N型電晶體的第二端，第一P型電晶體的第二端耦接於第(i+1)電荷泵單元的輸出端，而第一P型電晶體的基極端耦接於第(i+1)電荷泵單元的第一P型電晶體的第二端。第二P型電晶體具有第一端、第二端、控制端及基極端，第二P型電晶體的第一端耦接於第(i+1)電荷泵單元的第一P型電晶體的控制端，第二P型電晶體的第二端耦接於第(i+1)電荷泵單元的輸出端，第二P型電晶體的控制端耦接於第(i+1)電荷泵單元的第一P型電晶體的第一端，而第二P型電晶體的基極端耦接於第(i+1)電荷泵單元的第二P型電晶體的第二端。第二電容具有第一端及第二端，第二電容的第一端接收第四時脈訊號，而第二電容的第二端耦接於第(i+1)電荷泵單元的第一P型電晶體的控制端。第三電容具有第一端及第二端，第三電容的第一端接收第一時脈訊號，而第三電容的第二端耦接於第(i+1)電荷泵單元的第一N型電晶體的控制端。
第一時脈訊號及第三時脈訊號為非重疊的兩個時脈訊號。
10、20‧‧‧電荷泵電路
1001、1002、100i、100(i+1)、100M‧‧‧電荷泵單元
VIN‧‧‧電壓輸入埠
VOUT‧‧‧電壓輸出埠
110A、110B‧‧‧基極開關
N1A、N1B‧‧‧第一N型電晶體
N2A、N2B‧‧‧第二N型電晶體
N3A、N3B‧‧‧第三N型電晶體
N4A、N4B‧‧‧第四N型電晶體
N5A、N5B‧‧‧第五N型電晶體
N6A、N6B‧‧‧第六N型電晶體
N7A、N7B‧‧‧第七N型電晶體
P1A、P1B‧‧‧第一P型電晶體
P2A、P2B‧‧‧第二P型電晶體
C1A、C1B‧‧‧第一電容
C2A、C2B‧‧‧第二電容
C3A、C3B‧‧‧第三電容
INA、INB‧‧‧輸入端
OUTA、OUTB‧‧‧輸出端
SIGCLK1‧‧‧第一時脈訊號
SIGCLK2‧‧‧第二時脈訊號
SIGCLK3‧‧‧第三時脈訊號
SIGCLK4‧‧‧第四時脈訊號
SIGctrl‧‧‧控制訊號
Vbias‧‧‧偏壓電壓
VDD‧‧‧第一電壓
VSS‧‧‧第二電壓
VBSTA、VBSTB‧‧‧端電壓
120A、120B‧‧‧放電電路
130‧‧‧系統電壓端
2VDD‧‧‧第三電壓
3VDD‧‧‧第四電壓
TA、TB、TC、T1至T8‧‧‧時段
RECLK1、RECLK2、RECLK3、RECLK4‧‧‧正緣
FECLK1、FECLK2、FECLK3、FECLK4‧‧‧負緣
12、22‧‧‧時脈產生電路
CG‧‧‧非重疊時脈產生器
CLK‧‧‧時脈輸入端
SIGCLK0‧‧‧主要時脈訊號
SIGCLKA‧‧‧第一中介時脈訊號
SIGCLKB‧‧‧第二中介時脈訊號
INV1‧‧‧第一反向器
INV2‧‧‧第二反向器
INV3‧‧‧第三反向器
INV4‧‧‧第四反向器
DE1‧‧‧第一延遲元件
DE2‧‧‧第二延遲元件
第1圖為本發明一實施例之電荷泵電路的示意圖。
第2圖為本發明一實施例之第1圖之時脈訊號及第一電容之端電壓的波型圖。
第3圖為本發明一實施例之時脈訊號產生電路的示意圖。
第4圖為本發明另一實施例之時脈訊號產生電路的示意圖。
第5圖為本發明另一實施例之電荷泵電路的示意圖。
第1圖為本發明一實施例之電荷泵電路10的示意圖。電荷泵電路10包含電壓輸入埠VIN、電壓輸出埠VOUT、第一電荷泵單元1001及第二電荷泵單元1002。第一電荷泵單元1001及第二電荷泵單元1002可具有相同的結構但可接收相異的訊號。
第一電荷泵單元1001包含輸入端INA、輸出端OUTA、第一N型電晶體N1A、第二N型電晶體N2A、第三N型電晶體N3A、第一P型電晶體P1A、第二P型電晶體P2A、第一電容C1A、第二電容C2A及第三電容C3A。
輸入端INA耦接於電壓輸入埠VIN以接收第一電壓VDD作為其輸入電壓。第一N型電晶體N1A具有第一端、第二端及控制端，第一N型電晶體N1A的第一端耦接於輸入端INA。第二N型電晶體N2A具有第一端、第二端及控制端，第二N型電晶體N2A的第一端耦接於輸入端INA，第二N型電晶體N2A的第二端耦接於第一N型電晶體N1A的控制端，而第二N型電晶體N2A的控制端耦接於第一N型電晶體N1A的第二端。
第三N型電晶體N3A具有第一端、第二端及控制端，第三N型電晶體N3A的第一端耦接於輸入端INA，第三N型電晶體N3A的第二端耦接於第一N型電晶體N1A的第二端，而第三N型電晶體N3A的控制端耦接於第三N型電晶體N3A的第一端。此外，第三N型電晶體N3A的基極端可耦接於，但不限於，第一N型電晶體N1A的基極端。
第一P型電晶體P1A具有第一端、第二端、控制端及基極端，第一P型電晶體P1A的第一端耦接於第一N型電晶體N1A的第二端，第一P型電晶體P1A的第二端耦接於輸出端OUTA，而第一P型電晶體P1A的基極端耦接於第一P型電晶體P1A的第二端。
第二P型電晶體P2A具有第一端、第二端、控制端及基極端，第二P型電晶體P2A的第一端耦接於第一P型電晶體P1A的控制端，第二P型電晶體P2A的第二端耦接於輸出端OUTA，第二P型電晶體P2A的控制端耦接於第一P型電晶體P1A的第一端，而第二P型電晶體P2A的基極端耦接於第二P型電晶體P2A的第二端。
第一電容C1A具有第一端及第二端，第一電容C1A的第一端可接收第一時脈訊號SIGCLK1，而第一電容C1A的第二端耦接於第一N型電晶體N1A的第二端。第二電容C2A，具有第一端及第二端，第二電容C2A的第一端可接收第二時脈訊號SIGCLK2，而第二電容C2A的第二端耦接於第一P型電晶體P1A的控制端。第三電容C3A具有第一端及第二端，第三電容C3A的第一端可接收第三時脈訊號SIGCLK3，而第三電容C3A的第二端耦接於第一N型電晶體N1A的控制端。
第二電荷泵單元1002可與第一電荷泵單元1001具有相同的結構。也就是說，第二電荷泵單元1002可包含輸入端INB、輸出端OUTB、第一N型電晶體N1B、第二N型電晶體N2B、第三N型電晶體N3B、第一P型電晶體P1B、第二P型電晶體P2B、第一電容C1B、第二電容C2B及第三電容C3B。第二電荷泵單元1002的輸入端INB可耦接於第一電荷泵單元1001的輸出端OUTA。再者，第一電容C1B的第一端可接收第三時脈訊號SIGCLK3，第二電容C2B的第一端可接收第四時脈訊號SIGCLK4，而第三電容C3B的第一端可接收第一時脈訊號SIGCLK1。此外，第三N型電晶體N3B的基極端可耦接於，但不限於，第一N型電晶體N1B的基極端。
第2圖為本發明一實施例之第一時脈訊號SIGCLK1、第二時脈訊號SIGCLK2、第三時脈訊號SIGCLK3、第四時脈訊號SIGCLK4、第一電容C1A之第二端的端電壓VBSTA及第一電容C1B之第二端的端電壓VBSTB的波型圖。
在第2圖中，第一時脈訊號SIGCLK1及第三時脈訊號SIGCLK3為非重疊的兩個時脈訊號，也就是說，第一時脈訊號SIGCLK1及第三時脈訊號SIGCLK3會在不同的時點切換電位。更進一步說，當第一時脈訊號SIGCLK1為第一電壓VDD時，第三時脈訊號SIGCLK3為較第一電壓VDD低的第二電壓VSS，且當第三時脈訊號SIGCLK3為第一電壓VDD時，第一時脈訊號SIGCLK1為較第一電壓VDD低的第二電壓VSS。
再者，第二時脈訊號SIGCLK2的負緣FECLK2會領先第一時脈訊號SIGCLK1的正緣RECLK1，而接續在第二時脈訊號SIGCLK2的負緣FECLK2之後的第二時脈訊號SIGCLK2的正緣RECLK2領先接續在第一時脈訊號SIGCLK1的正緣RECLK1之後的第一時脈訊號SIGCLK1的負緣FECLK1。
並且，第四時脈訊號SIGCLK4的負緣FECLK4會領先第三時脈訊號SIGCLK3的正緣RECLK3，而接續在第四時脈訊號SIGCLK4的負緣FECLK4之後的第四時脈訊號SIGCLK4的正緣RECLK4會領先接續在第三時脈訊號SIGCLK3的正緣RECLK3之後的第三時脈訊號SIGCLK3的負緣FECLK3。
第2圖所示的波型圖係在電荷泵電路10已進入穩定輸出抬升電壓的情況下所擷取的。然而，在第一電荷泵單元1001的初始操作中，當第一時脈訊號SIGCLK1為第二電壓VSS時，第三N型電晶體N3A可將第一電容C1A的第二端充電至相當於VDD-Vthn的電壓，其中Vthn為第三N型電晶體N3A的臨界電壓，使得第一電荷泵單元1001能夠快速進入穩定階段並進行後續操作。
為方便理解電荷泵單元1001及1002在時段T1至T8的操作，可先觀察 第一電荷泵單元1001自時段TA至TC的操作。
在時段TA，第一時脈訊號SIGCLK1為第一電壓VDD，第二時脈訊號SIGCLK2為第二電壓VSS，而第三時脈訊號SIGCLK3為第二電壓VSS。由於第一電容C1A的第二端在第一時脈訊號SIGCLK1為第二電壓VSS時，就已經被充電至第一電壓VDD，因此當第一時脈訊號SIGCLK1變為第一電壓VDD時，第一電容C1A的第二端電壓將被提升至第三電壓2VDD。因此，第二N型電晶體N2A將被導通，而第三電容C3A的第二端會在時段TA中，經由第二N型電晶體N2A被充電至第一電壓VDD。
第二時脈訊號SIGCLK2在時段TB變為第一電壓VDD，而第一時脈訊號SIGCLK1在時段TC變為第二電壓VSS。因此在時段TB及TC中，第一P型電晶體P1A將被截止，接著第二P型電晶體P2A將被導通，而第一電荷泵單元1001可停止將內部儲存的電荷分享給第二電荷泵單元1002。
在時段T1，第三時脈訊號SIGCLK3變為第一電壓VDD，第一時脈訊號SIGCLK1為第二電壓VSS，而第二時脈訊號SIGCLK2為第一電壓VDD。由於在先前第三時脈訊號SIGCLK3仍為第二電壓VSS時，第三電容C3A的第二端已被充電至第一電壓VDD，因此當第三時脈訊號SIGCLK3自第二電壓VSS變為第一電壓VDD時，第三電容C3A的第二端將被抬升至第三電壓2VDD，亦即兩倍的第一電壓VDD。
如此一來，第一N型電晶體N1A將被導通，而第一電容C1A的第二端也將隨著第一時脈訊號SIGCLK1變為第二電壓VSS而被充電至第一電壓VDD。在此情況下，第二P型電晶體P2A可被導通，而第二電容C2A的第二端可處於第三電壓2VDD，使得第一P型電晶體P1A被截止。也就是說，在時段T1中，第一電荷泵單元1001會對第一電容C1A充電，且不會將儲存的電荷分享給第二電荷泵單元1002。
在時段T2中，第三時脈訊號SIGCLK3變為第二電壓VSS，而第一時脈訊號SIGCLK1、第二時脈訊號SIGCLK2及第四時脈訊號SIGCLK4則維持前一時段T1的電位。因此，第一N型電晶體N1A會被截止。由於沒有周圍沒有可放電的路徑，因此第一電容C1A之第二端的端電壓VBSTA保持在第一電壓VDD。
在時段T3中，第二時脈訊號SIGCLK2變為第二電壓VSS，而第一時脈訊號SIGCLK1、第三時脈訊號SIGCLK3及第四時脈訊號SIGCLK4則維持前一時段T2的電位。在時段T4中，第一時脈訊號SIGCLK1變為第一電壓VDD，而第二時脈訊號SIGCLK2、第三時脈訊號SIGCLK3及第四時脈訊號SIGCLK4則維持前一時段T3的電位。也就是說，在端電壓VBSTA隨著第一時脈訊號SIGCLK1在時段T4的抬升而被抬升到第三電壓2VDD之前，第一P型電晶體P1A可先在時段T3被導通。因此，第一電荷泵單元1001的輸出端OUTA可在時段T4中，經由第一P型電晶體P1A輸出第三電壓2VDD。
同時，在時段T4中，第二電荷泵單元1002的第一N型電晶體N1B會隨著被導通第一時脈訊號SIGCLK1的電壓抬升而被導通，因此第一電容C1B的第二端的端電壓VBSTB會被第一電荷泵單元1001充電至第三電壓2VDD。然而，第一P型電晶體P1A的閘極所需的導通延遲時間可能會減少第一電荷泵單元1001與第二電荷泵單元1002之間的電荷傳遞，進而降低效率。因此第一電荷泵單元1001的第一P型電晶體P1A可在時段T4之前的時段T3先開始導通，以確保在第一時脈訊號SIGCLK1變為第一電壓VDD時，可立即對第二電荷泵單元1002的第一電容C1B進行充電。
然而，在部分實施例中，若閘極延遲的時間甚短，則第二時脈訊號SIGCLK2也可在第一時脈訊號SIGCLK1自第二電壓VSS變為第一電壓VDD時，同步自第一電壓VDD變為第二電壓VSS。
再者，當第一電容C1A的第二端的端電壓VBSTA為第三電壓2VDD 時，第二N型電晶體N2A可被導通，使得第三電容C3A的第二端的電壓維持在第一電壓VDD。因此，第一N型電晶體N1A可被截止，以避免逆向電流自第一電容C1A的第二端流向輸入端INA。
在時段T5中，第二時脈訊號SIGCLK2變為第一電壓VDD，而第一時脈訊號SIGCLK1、第三時脈訊號SIGCLK3及第四時脈訊號SIGCLK4則維持前一時段T4的電位。在時段T6中，第一時脈訊號SIGCLK1變為第二電壓VSS，而第二時脈訊號SIGCLK2、第三時脈訊號SIGCLK3及第四時脈訊號SIGCLK4則維持前一時段T5的電位。
也就是說，在第一時脈訊號SIGCLK1於時段T6中降低電位，使得第一電荷泵單元1001之第一電容C1A的第二端端電壓VBSTA的電位也隨著降低之前，第一P型電晶體P1A可在時段T5先被截止。因此，第二電荷泵單元1002的第一電容C1B的第二端不會因為第一P型電晶體P1A及第N型電晶體N1B的截止延遲，而從第一電荷泵單元1001接收到第一電壓VDD，進而避免逆向電流。此外，第二P型電晶體P2A可在時段T6中被導通，使得第一P型電晶體P1A的第二端及控制端之間被電性短路，而此時第一P型電晶體P1A的操作狀態將形同以二極體方式電性連接的電晶體，以避免逆向電流流經第一P型電晶體P1A。
在時段T7，第四時脈訊號SIGCLK4變為第二電壓VSS，而第一時脈訊號SIGCLK1、第二時脈訊號SIGCLK2及第三時脈訊號SIGCLK3則維持前一時段T6的電位。在時段T8，第三時脈訊號SIGCLK3變為第一電壓VDD，而第一時脈訊號SIGCLK1、第二時脈訊號SIGCLK2及第四時脈訊號SIGCLK4則維持前一時段T7的電位。
也就是說，在端電壓VBSTB隨著第三時脈訊號SIGCLK3於時段T8的電壓抬升而自第三電壓2VDD抬升至第四電壓3VDD之前，第一P型電晶體P1B可在時段T7中先導通。因此第二電荷泵單元1002的輸出端OUTB即可在時段T8中經 由第一P型電晶體P1B輸出第四電壓3VDD，而不會受到第一P型電晶體P1B的閘極延遲所影響。
總而言之，電荷泵電路的主要功能是在將電壓輸入埠所接收到的輸入電壓提高並經由電壓輸出埠輸出高電壓。本發明的電荷泵電路可以在較長的時段中(例如時段TA、T1、T4及T8)中進行電位提升及分享電荷的操作，同時也可在較短的時段中(例如時段TB、TC、T2、T3、T5、T6及T7)導通或截止電荷分享的路徑以避免逆電流產生。
如此一來，兩段式的電荷泵電路10便可以根據第一電壓VDD產生第四電壓3VDD。此外，透過四個時脈訊號SIGCLK1、SIGCLK2、SIGCLK3及SIGCLK4，還可避免逆向電流。
根據先前所述的操作，由於第二電容C2A及第三電容C3A主要可用來控制電晶體的閘極，因此第二電容C2A及第三電容C3A雖然需要耐高壓，但無須具有大的電容值。因此，在部分實施例中，第二電容C2A及第三電容C3A可為MOM(metal-oxide-metal)電容，以確保能夠電容能夠承受高壓，同時也無須過大的面積。
然而，由於第一電容C1A中所儲存的電荷將被分享至下一級的電荷泵單元，因此第一電容C1A的電容值應該要足夠大到能夠維持輸出電壓。在此情況下，第一電容C1A可為電晶體電容以減少所需的面積。
再者，在第1圖中，第一電荷泵單元1001可另包含基極開關110A及放電電路120A。基極開關110A可以確保第一N型電晶體N1A的基極端處於較低的電壓，以減少基體效應(body effect)及漏電流。在第一電荷泵單元1001停止輸出電壓時，放電電路120A可對第三電容C3A的第二端進行放電，以提升第一電荷泵單元1001的可信賴度。
相似地，第二電荷泵單元1002也可包含基極開關110B及放電電路 120B。
在第1圖中，基極開關110A可包含第四N型電晶體N4A及第五N型電晶體N5A。第四N型電晶體N4A具有第一端、第二端、控制端及基極端，第四N型電晶體N4A的第一端耦接於第一N型電晶體N1A的第一端，第四N型電晶體N4A的第二端耦接於第一N型電晶體N1A的基極端，第四N型電晶體N4A的控制端耦接於第一N型電晶體N1A的第二端，而第四N型電晶體N4A的基極端耦接於第一N型電晶體N1A的基極端。
第五N型電晶體N5A具有第一端、第二端、控制端及基極端，第五N型電晶體N5A的第一端耦接於第一N型電晶體N1A的基極端，第五N型電晶體N5A的第二端耦接於第一N型電晶體N1A的第二端，第五N型電晶體N5A的控制端耦接於第一N型電晶體N1A的第一端，而第五N型電晶體N5A的基極端耦接於第一N型電晶體N1A的基極端。
透過基極開關110A，第一N型電晶體N1A之基極端的電壓就能夠被控制在不大於第一N型電晶體N1A之第一端及第二端的電壓。如此一來，就能夠減少第一N型電晶體N1A的基極端所產生的基體效應及漏電流。
放電電路120耦接於第一N型電晶體N1A的控制端及系統電壓端130之間，以接收第二電壓VSS。
在第1圖中，放電電路120A可包含第六N型電晶體N6A及第七N型電晶體N7A。
第六N型電晶體N6A具有第一端、第二端、控制端及基極端，第六N型電晶體N6A的第一端耦接於第一N型電晶體N1A的控制端，而第六N型電晶體N6A的控制端可接收偏壓電壓Vbias，而第六N型電晶體N6A的基極端耦接於第六N型電晶體N6A的第二端。
第七N型電晶體N7A具有第一端、第二端、控制端及基極端，第七N 型電晶體N7A的第一端耦接於第六N型電晶體N6A的第二端，第七N型電晶體N7A的第二端耦接於系統電壓端130，第七N型電晶體N7A的控制端可接收控制訊號SIGctrl，而第七N型電晶體N7A的基極端耦接於第七N型電晶體N7A的第二端。
當電荷泵單元停止產生輸出電壓時，偏壓電壓Vbias及控制訊號SIGctrl可導通第六N型電晶體N6A及第七N型電晶體N7A。然而，第三電容C3A的第二端電壓可能相對較高，例如為第三電壓2VDD。此外，第二電荷泵單元1002所需要放電的電壓還可能更高。因此，在部分實施例中，第六N型電晶體N6A可為N型橫向擴散金氧半電晶體(Laterally Diffused Metal Oxide Semiconductor，LDMOS)，以承受較高的耐壓。在此情況下，第七N型電晶體N7A則可為一般低耐壓的金氧半電晶體，以避免增加不必要的電路面積。然而，根據系統的需求，放電電路也包含其他數量及/或其他種類的電晶體。
在部分實施例中，電荷泵電路10還可包含時脈產生電路12以產生所需的時脈訊號。第3圖為本發明一實施例之時脈訊號產生電路12的示意圖。
時脈產生電路12包含時脈輸入端CLK、非重疊時脈產生器CG、第一反向器INV1、第二反向器INV2、第三反向器INV3及第四反向器INV4。
時脈輸入端可接收主要時脈訊號SIGCLK0。在部分實施例中，主要時脈訊號SIGCLK0可由所應用系統中的時脈產生器產生。非重疊時脈產生器CG耦接於時脈輸入端CLK，並可製造第一中介時脈訊號SIGCLKA及第二中介時脈訊號SIGCLKB。非重疊時脈產生器CG可由任何現今技術領域所習知或未知的非重疊時脈產生器來實作，並能使得第一中介時脈訊號SIGCLKA及第二中介時脈訊號SIGCLKB為非重疊的兩個時脈訊號。
第一反向器INV1具有輸入端及輸出端，第一反向器INV1的輸入端可接收第一中介時脈訊號SIGCLKA，而第一反向器INV1的輸出端可輸出第二時脈訊 號SIGCLK2。
第二反向器INV2具有輸入端及輸出端，第二反向器INV2的輸入端耦接於第一反向器INV1的輸出端，而第二反向器INV2的輸出端可輸出第一時脈訊號SIGCLK1。
第三反向器INV3具有輸入端及輸出端，第三反向器INV3的輸入端可接收第二中介時脈訊號SIGCLKB，而第三反向器INV3的輸出端可輸出第四時脈訊號SIGCLK4。
第四反向器INV4具有輸入端及輸出端，第四反向器INV4的輸入端耦接於第三反向器INV3的輸出端，而第四反向器INV4的輸出端可輸出第三時脈訊號SIGCLK3。
利用時脈產生電路12，就能夠產生電荷泵電路10所需的四個時脈訊號SIGCLK1、SIGCLK2、SIGCLK3及SIGCLK4，以避免產生逆向電流，並可增加電荷泵電路10的效率。
第4圖為本發明另一實施例之時脈產生電路22的示意圖。時脈產生電路22與時脈產生電路12具有相似的結構，然而時脈產生電路22還包含兩個延遲元件DE1及DE2。
第一延遲元件DE1具有輸入端及輸出端，第一延遲元件DE1的輸入端耦接於第一反向器INV1的輸出端。第二反向器INV2具有輸入端及輸出端，第二反向器INV2的輸入端耦接於第一延遲元件DE1的輸出端，而第二反向器INV2的輸出端可輸出第一時脈訊號SIGCLK1。
第二延遲元件DE2具有輸入端及輸出端，第二延遲元件DE2的輸入端耦接於第三反向器INV3的輸出端。第四反向器INV4具有輸入端及輸出端，第四反向器INV4的輸入端耦接於第二延遲元件DE2的輸出端，而第四反向器INV4的輸出端可輸出第三時脈訊號SIGCLK3。
也就是說，第一延遲元件DE1可以設置在第一反向器INV1及第二反向器INV2之間，以根據系統的需求使第一時脈訊號SIGCLK1及第二時脈訊SIGCLK2之間產生適當的延遲。相似地，第二延遲元件DE2可以設置在第三反向器INV3及第四反向器INV4之間，以使第三時脈訊號SIGCLK3及第四時脈訊SIGCLK4之間產生適當的延遲。
雖然電荷泵電路10包含兩級的電荷泵單元1001及1002，然而在其他的實施例中，電荷泵電路也可包含更多級的電荷泵單元以產生更高的電壓。
第5圖為本發明另一實施例之電荷泵電路20的示意圖。電荷泵電路20包含M個電荷泵單元1001至100M，其中M為大於1的正整數。電荷泵電路20可自電壓輸入埠VIN接收第一電壓VDD，並產生第五電壓(M+1)VDD，亦即第一電壓VDD的(M+1)倍的電壓。電荷泵單元1001至100M可具有相同的結構，然而，每兩個相鄰的電荷泵單元可接收相異組的時脈訊號。
舉例來說，在第5圖中，第i電荷泵單元100i的第一電容C1A的第一端會接收第一時脈訊號SIGCLK1，第i電荷泵單元100i的第二電容C2A的第一端會接收第二時脈訊號SIGCLK2，而第i電荷泵單元100i的第三電容C3A的第一端會接收第三時脈訊號SIGCLK3，其中i為小於M的正整數。
在此情況下，第(i+1)電荷泵單元100(i+1)的第一電容C1B的第一端會接收第三時脈訊號SIGCLK3，第(i+1)電荷泵單元100(i+1)的第二電容C2B的第一端會接收第四時脈訊號SIGCLK4，而第(i+1)電荷泵單元100(i+1)的第三電容C3B的第一端會接收第一時脈訊號SIGCLK1。
也就是說，連續兩級電荷泵單元中的第一電容的第二端會在相異的時段充電，並在相異的時段被抬升，使得在前一級電荷泵單元中的儲存的電荷能夠穩定地與下一級的電荷泵單元分享。此外，電荷泵電路20可利用四個時脈訊號SIGCLK1、SIGCLK2、SIGCLK3及SIGCLK4來產生高輸出電壓(M+1)VDD，同時也 可減少逆向電流，並可增加電能效率。電荷泵單元20以可利用第3圖中的時脈產生電路12或第4圖中的時脈產生電路22來產生所需的時脈訊號。
綜上所述，本發明之實施例所提供的電荷泵電路可以利用四個時脈訊號來產生高電壓。透過精確設計過的四個時脈訊號，相連兩級的電荷泵單元就能夠在相異的時段充電，並可在相異的時段被抬升，使得前一級電荷泵單元中的儲存的電荷能夠穩定地與下一級的電荷泵單元分享。透過在停止輸出抬升電壓之前，先將第一P型電晶體截止，就能夠避免因為第一P型電晶體的閘極延遲所導致的逆向電流。此外，透過在輸出抬升電壓之前，先將第一P型電晶體導通，就能夠避免因為第一P型電晶體的閘極延遲所導致的電能效率不彰。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

Claims (20)

  1. 一種電荷泵電路，包含：一第一電荷泵單元，用以接收一輸入電壓、一第一時脈訊號、一第二時脈訊號及一第三時脈訊號，並用以根據該第一時脈訊號、該第二時脈訊號及該第三時脈訊號抬升該輸入電壓以輸出一第一抬升電壓；及一第二電荷泵單元，耦接於該第一電荷泵單元，用以接收該第一抬升電壓、該第一時脈訊號、一第四時脈訊號及該第三時脈訊號，並用以根據該第一時脈訊號、該第四時脈訊號及該第三時脈訊號抬升該第一抬升電壓以輸出一第二抬升電壓；其中：該第一時脈訊號及該第三時脈訊號為非重疊的兩個時脈訊號；該第二時脈訊號的一負緣領先該第一時脈訊號的一正緣；接續在該第二時脈訊號的該負緣之後的該第二時脈訊號的一正緣領先接續在該第一時脈訊號的該正緣之後的該第一時脈訊號的一負緣；該第四時脈訊號的一負緣領先該第三時脈訊號的一正緣；及接續在該第四時脈訊號的該負緣之後的該第四時脈訊號的一正緣領先接續在該第三時脈訊號的該正緣之後的該第三時脈訊號的一負緣。
  2. 如請求項1所述的電荷泵電路，其中該第一電荷泵單元包含：一輸入端，用以接收該輸入電壓；一輸出端，用以輸出該第一抬升電壓；一第一N型電晶體，具有一第一端耦接於該輸入端，一第二端，及一控制端；一第二N型電晶體，具有一第一端耦接於該輸入端，一第二端耦接於該第一N型電晶體的該控制端，及一控制端耦接於該第一N型電晶體的該第二端；一第三N型電晶體，具有一第一端耦接於該輸入端，一第二端耦接於該第一N型電晶體的該第二端，及一控制端耦接於該第三N型電晶體的該第一端；一第一電容，具有一第一端用以接收該第一時脈訊號，及一第二端耦接於該第一N型電晶體的該第二端；一第一P型電晶體，具有一第一端耦接於該第一N型電晶體的該第二端，一第二端耦接於該輸出端，一控制端，及一基極端耦接於該第一P型電晶體的該第二端；一第二P型電晶體，具有一第一端耦接於該第一P型電晶體的該控制端，一第二端耦接於該輸出端，一控制端耦接於該第一P型電晶體的該第一端，及一基極端耦接於該第二P型電晶體的該第二端；一第二電容，具有一第一端用以接收該第二時脈訊號，及一第二端耦接於該第一P型電晶體的該控制端；及一第三電容，具有一第一端用以接收該第三時脈訊號，及一第二端耦接於該第一N型電晶體的該控制端。
  3. 如請求項2所述的電荷泵電路，其中該第一電荷泵單元另包含：一第四N型電晶體，具有一第一端耦接於該第一N型電晶體的該第一端，一第二端耦接於該第一N型電晶體的一基極端，一控制端耦接於該第一N型電晶體的該第二端，及一基極端耦接於該第一N型電晶體的該基極端；及一第五N型電晶體，具有一第一端耦接於該第一N型電晶體的該基極端，一第二端耦接於該第一N型電晶體的該第二端，一控制端耦接於該第一N型電晶體的該第一端，及一基極端耦接於該第一N型電晶體的該基極端。
  4. 如請求項2所述的電荷泵電路，其中該第一電荷泵單元另包含一放電電路，耦接於該第一N型電晶體的該控制端及一系統電壓端之間，用以接收一第二電壓、一偏壓電壓及一控制訊號。
  5. 如請求項4所述的電荷泵電路，其中該放電電路包含：一第六N型電晶體，具有一第一端耦接於該第一N型電晶體的該控制端，一第二端，及一控制端用以接收該偏壓電壓；及一第七N型電晶體，具有一第一端耦接於該第六N型電晶體的該第二端，一第二端耦接於該系統電壓端，及一控制端用以接收該控制訊號，及一基極端耦接於該第七N型電晶體的該第二端。
  6. 如請求項5所述的電荷泵電路，其中該第六N型電晶體係為一N型橫向擴散金氧半電晶體(Laterally Diffused Metal Oxide Semiconductor，LDMOS)。
  7. 如請求項2所述的電荷泵電路，其中該第二電容及該第三電容係為MOM(Metal-Oxide-Metal)電容。
  8. 一種電荷泵電路，包含：一電壓輸入埠；一電壓輸出埠；及M個電荷泵單元，包含：一第i電荷泵，包含：一輸入端；一輸出端；一第一N型電晶體，具有一第一端耦接於該第i電荷泵單元的該輸入端，一第二端，及一控制端；一第二N型電晶體，具有一第一端耦接於該第i電荷泵單元的該輸入端，一第二端耦接於該第i電荷泵單元的該第一N型電晶體的該控制端，及一控制端耦接於該第i電荷泵單元的該第一N型電晶體的該第二端；一第三N型電晶體，具有一第一端耦接於該第i電荷泵單元的該輸入端，一第二端耦接於該第i電荷泵單元的該第一N型電晶體的該第二端，及一控制端耦接於該第i電荷泵單元的該第三N型電晶體的該第一端；一第一電容，具有一第一端用以接收一第一時脈訊號，及一第二端耦接於該第i電荷泵單元的該第一N型電晶體的該第二端；一第一P型電晶體，具有一第一端耦接於該第i電荷泵單元的該第一N型電晶體的該第二端，一第二端耦接於該第i電荷泵單元的該輸出端，一控制端，及一基極端耦接於該第i電荷泵單元的該第一P型電晶體的該第二端；一第二P型電晶體，具有一第一端耦接於該第i電荷泵單元的該第一P型電晶體的該控制端，一第二端耦接於該第i電荷泵單元的該輸出端，一控制端耦接於該第i電荷泵單元的該第一P型電晶體的該第一端，及一基極端耦接於該第i電荷泵單元的該第二P型電晶體的該第二端；一第二電容，具有一第一端用以接收一第二時脈訊號，及一第二端耦接於該第i電荷泵單元的該第一P型電晶體的該控制端；及一第三電容，具有一第一端用以接收一第三時脈訊號，及一第二端耦接於該第i電荷泵單元的該第一N型電晶體的該控制端；及一第(i+1)電荷泵，包含：一輸入端，耦接於該第i電荷泵單元的該輸出端；一輸出端；一第一N型電晶體，具有一第一端耦接於該第(i+1)電荷泵單元的該輸入端，一第二端，及一控制端；一第二N型電晶體，具有一第一端耦接於該第(i+1)電荷泵單元的該輸入端，一第二端耦接於該第(i+1)電荷泵單元的該第一N型電晶體的該控制端，及一控制端耦接於該第(i+1)電荷泵單元的該第一N型電晶體的該第二端；一第三N型電晶體，具有一第一端耦接於該第(i+1)電荷泵單元的該輸入端，一第二端耦接於該第(i+1)電荷泵單元的該第一N型電晶體的該第二端，及一控制端耦接於該第(i+1)電荷泵單元的該第三N型電晶體的該第一端；一第一電容，具有一第一端用以接收該第三時脈訊號，及一第二端耦接於該第(i+1)電荷泵單元的該第一N型電晶體的該第二端；一第一P型電晶體，具有一第一端耦接於該第(i+1)電荷泵單元的該第一N型電晶體的該第二端，一第二端耦接於該第(i+1)電荷泵單元的該輸出端，一控制端，及一基極端耦接於該第(i+1)電荷泵單元的該第一P型電晶體的該第二端；一第二P型電晶體，具有一第一端耦接於該第(i+1)電荷泵單元的該第一P型電晶體的該控制端，一第二端耦接於該第(i+1)電荷泵單元的該輸出端，一控制端耦接於該第(i+1)電荷泵單元的該第一P型電晶體的該第一端，及一基極端耦接於該第(i+1)電荷泵單元的該第二P型電晶體的該第二端；一第二電容，具有一第一端用以接收一第四時脈訊號，及一第二端耦接於該第(i+1)電荷泵單元的該第一P型電晶體的該控制端；及一第三電容，具有一第一端用以接收該第一時脈訊號，及一第二端耦接於該第(i+1)電荷泵單元的該第一N型電晶體的該控制端；其中：M係為大於1的正整數；i係為小於M的正整數；及該第一時脈訊號及該第三時脈訊號為非重疊的兩個時脈訊號。
  9. 如請求項8所述的電荷泵電路，其中：該第二時脈訊號的一負緣領先該第一時脈訊號的一正緣；接續在該第二時脈訊號的該負緣之後的該第二時脈訊號的一正緣領先接續在該第一時脈訊號的該正緣之後的該第一時脈訊號的一負緣；該第四時脈訊號的一負緣領先該第三時脈訊號的一正緣；及接續在該第四時脈訊號的該負緣之後的該第四時脈訊號的一正緣領先接續在該第三時脈訊號的該正緣之後的該第三時脈訊號的一負緣。
  10. 如請求項1或9所述的電荷泵電路，另包含一時脈產生電路，包含：一時脈輸入端，用以接收一主要時脈訊號；一非重疊時脈產生器，耦接於該時脈輸入端，用以製造一第一中介時脈訊號及一第二中介時脈訊號，其中該第一中介時脈訊號及該第二中介時脈訊號為非重疊的兩個時脈訊號；一第一反向器，具有一輸入端用以接收該第一中介時脈訊號，及一輸出端用以輸出該第二時脈訊號；一第二反向器，具有一輸入端耦接於該第一反向器的該輸出端，及一輸出端用以輸出該第一時脈訊號；一第三反向器，具有一輸入端用以接收該第二中介時脈訊號，及一輸出端用以輸出該第四時脈訊號；及一第四反向器，具有一輸入端耦接於該第三反向器的該輸出端，及一輸出端用以輸出該第三時脈訊號。
  11. 如請求項1或9所述的電荷泵電路，另包含一時脈產生電路，包含：一時脈輸入端，用以接收一主要時脈訊號；一非重疊時脈產生器，耦接於該時脈輸入端，用以製造一第一中介時脈訊號及一第二中介時脈訊號，其中該第一中介時脈訊號及該第二中介時脈訊號為非重疊的兩個時脈訊號；一第一反向器，具有一輸入端用以接收該第一中介時脈訊號，及一輸出端用以輸出該第二時脈訊號；一第一延遲元件，具有一輸入端耦接於該第一反向器的該輸出端，及一輸出端；一第二反向器，具有一輸入端耦接於該第一延遲元件的該輸出端，及一輸出端用以輸出該第一時脈訊號；一第三反向器，具有一輸入端用以接收該第二中介時脈訊號，及一輸出端用以輸出該第四時脈訊號；一第二延遲元件，具有一輸入端耦接於該第三反向器的該輸出端，及一輸出端；及一第四反向器，具有一輸入端耦接於該第二延遲元件的該輸出端，及一輸出端用以輸出該第三時脈訊號。
  12. 如請求項8所述的電荷泵電路，其中該第i電荷泵單元另包含：一第四N型電晶體，具有一第一端耦接於該第i電荷泵單元的該第一N型電晶體的該第一端，一第二端耦接於該第i電荷泵單元的該第一N型電晶體的一基極端，一控制端耦接於該第i電荷泵單元的該第一N型電晶體的該第二端，及一基極端耦接於該第i電荷泵單元的該第一N型電晶體的該基極端；及一第五N型電晶體，具有一第一端耦接於該第i電荷泵單元的該第一N型電晶體的該基極端，一第二端耦接於該第i電荷泵單元的該第一N型電晶體的該第二端，一控制端耦接於該第i電荷泵單元的該第一N型電晶體的該第一端，及一基極端耦接於該第i電荷泵單元的該第一N型電晶體的該基極端。
  13. 如請求項8所述的電荷泵電路，其中該第i電荷泵單元另包含一放電電路，耦接於該第i電荷泵單元的該第一N型電晶體的該控制端及一系統電壓端之間，用以接收一第二電壓、一偏壓電壓及一控制訊號。
  14. 如請求項13所述的電荷泵電路，其中該放電電路包含：一第六N型電晶體，具有一第一端耦接於該第i電荷泵單元的該第一N型電晶體的該控制端，一第二端，及一控制端用以接收該偏壓電壓；及一第七N型電晶體，具有一第一端耦接於該第i電荷泵單元的該第六N型電晶體的該第二端，一第二端耦接於該系統電壓端，及一控制端用以接收該控制訊號，及一基極端耦接於該第i電荷泵單元的該第七N型電晶體的該第二端。
  15. 如請求項14所述的電荷泵電路，其中該第i電荷泵單元的該第六N型電晶體係為一N型橫向擴散金氧半電晶體(Laterally Diffused Metal Oxide Semiconductor，LDMOS)。
  16. 如請求項8所述的電荷泵電路，其中該第(i+1)電荷泵單元另包含：一第四N型電晶體，具有一第一端耦接於該第(i+1)電荷泵單元的該第一N型電晶體的該第一端，一第二端耦接於該第(i+1)電荷泵單元的該第一N型電晶體的一基極端，一控制端耦接於該第(i+1)電荷泵單元的該第一N型電晶體的該第二端，及一基極端耦接於該第(i+1)電荷泵單元的該第一N型電晶體的該基極端；及一第五N型電晶體，具有一第一端耦接於該第(i+1)電荷泵單元的該第一N型電晶體的該基極端，一第二端耦接於該第(i+1)電荷泵單元的該第一N型電晶體的該第二端，一控制端耦接於該第(i+1)電荷泵單元的該第一N型電晶體的該第一端，及一基極端耦接於該第(i+1)電荷泵單元的該第一N型電晶體的該基極端。
  17. 如請求項8所述的電荷泵電路，其中該第(i+1)電荷泵單元另包含一放電電路，耦接於該第(i+1)電荷泵單元的該第一N型電晶體的該控制端及一系統電壓端之間，用以接收一第二電壓、一偏壓電壓及一控制訊號。
  18. 如請求項17所述的電荷泵電路，其中該放電電路包含：一第六N型電晶體，具有一第一端耦接於該第(i+1)電荷泵單元的該第一N型電晶體的該控制端，一第二端，及一控制端用以接收該偏壓電壓；及一第七N型電晶體，具有一第一端耦接於該第(i+1)電荷泵單元的該第六N型電晶體的該第二端，一第二端耦接於該系統電壓端，及一控制端用以接收該控制訊號，及一基極端耦接於該第(i+1)電荷泵單元的該第七N型電晶體的該第二端。
  19. 如請求項18所述的電荷泵電路，其中該第(i+1)電荷泵單元的該第六N型電晶體係為一N型橫向擴散金氧半電晶體(Laterally Diffused Metal Oxide Semiconductor，LDMOS)。
  20. 如請求項8所述的電荷泵電路，其中該第i電荷泵單元的該第二電容及該第三電容以及該第(i+1)電荷泵單元的該第二電容及該第三電容係為MOM(Metal-Oxide-Metal)電容。
TW106125243A 2016-05-25 2017-07-27 電荷泵電路 TWI666865B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662341105P 2016-05-25 2016-05-25
US15/604,664 2017-05-25
US15/604,664 US10003258B2 (en) 2016-05-25 2017-05-25 Charge pump circuit with a low reverse current

Publications (2)

Publication Number Publication Date
TW201902096A TW201902096A (zh) 2019-01-01
TWI666865B true TWI666865B (zh) 2019-07-21

Family

ID=60418184

Family Applications (4)

Application Number Title Priority Date Filing Date
TW106125243A TWI666865B (zh) 2016-05-25 2017-07-27 電荷泵電路
TW106127886A TWI636652B (zh) 2016-05-25 2017-08-17 電荷泵單元及電荷泵電路
TW106133409A TWI630708B (zh) 2016-05-25 2017-09-28 非揮發性記憶體及程式化具有非揮發性記憶體之記憶體陣列的方法
TW106134435A TWI630621B (zh) 2016-05-25 2017-10-06 記憶體系統及感測裝置

Family Applications After (3)

Application Number Title Priority Date Filing Date
TW106127886A TWI636652B (zh) 2016-05-25 2017-08-17 電荷泵單元及電荷泵電路
TW106133409A TWI630708B (zh) 2016-05-25 2017-09-28 非揮發性記憶體及程式化具有非揮發性記憶體之記憶體陣列的方法
TW106134435A TWI630621B (zh) 2016-05-25 2017-10-06 記憶體系統及感測裝置

Country Status (5)

Country Link
US (5) US10090027B2 (zh)
EP (1) EP3407355B1 (zh)
JP (2) JP6389925B1 (zh)
CN (4) CN108964444B (zh)
TW (4) TWI666865B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11641161B1 (en) 2021-11-17 2023-05-02 Gutschsemi Limited Charge pump circuit

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11625523B2 (en) 2016-12-14 2023-04-11 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips
TWI765944B (zh) 2016-12-14 2022-06-01 成真股份有限公司 標準大宗商品化現場可編程邏輯閘陣列（ｆｐｇａ）積體電路晶片組成之邏輯驅動器
US10447274B2 (en) 2017-07-11 2019-10-15 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips using non-volatile memory cells
US10957679B2 (en) 2017-08-08 2021-03-23 iCometrue Company Ltd. Logic drive based on standardized commodity programmable logic semiconductor IC chips
US10630296B2 (en) 2017-09-12 2020-04-21 iCometrue Company Ltd. Logic drive with brain-like elasticity and integrality based on standard commodity FPGA IC chips using non-volatile memory cells
US10608642B2 (en) 2018-02-01 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile radom access memory cells
US10623000B2 (en) 2018-02-14 2020-04-14 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US10608638B2 (en) 2018-05-24 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
KR102577262B1 (ko) 2018-08-14 2023-09-11 삼성전자주식회사 확산 방지 영역을 갖는 반도체 소자
US11309334B2 (en) 2018-09-11 2022-04-19 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US10892011B2 (en) 2018-09-11 2021-01-12 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US10937762B2 (en) 2018-10-04 2021-03-02 iCometrue Company Ltd. Logic drive based on multichip package using interconnection bridge
US11616046B2 (en) 2018-11-02 2023-03-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US11056197B2 (en) 2018-11-08 2021-07-06 Samsung Electronics Co., Ltd. Charge pump and memory device including the same
KR20200053324A (ko) * 2018-11-08 2020-05-18 삼성전자주식회사 차지 펌프 및 차지 펌프를 포함하는 메모리 장치
TWI708253B (zh) 2018-11-16 2020-10-21 力旺電子股份有限公司 非揮發性記憶體良率提升的設計暨測試方法
US11211334B2 (en) 2018-11-18 2021-12-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US11360704B2 (en) 2018-12-21 2022-06-14 Micron Technology, Inc. Multiplexed signal development in a memory device
US10818592B1 (en) * 2019-04-29 2020-10-27 Nanya Technology Corporation Semiconductor memory device including decoupling capacitor array arranged overlying one-time programmable device
US10985154B2 (en) 2019-07-02 2021-04-20 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cryptography circuits
US11227838B2 (en) 2019-07-02 2022-01-18 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cooperating or supporting circuits
US11404415B2 (en) * 2019-07-05 2022-08-02 Globalfoundries U.S. Inc. Stacked-gate transistors
CN110299173B (zh) * 2019-07-05 2021-05-04 合肥联诺科技股份有限公司 一种用于nor flash编程处理的可控放电模块
US11887930B2 (en) 2019-08-05 2024-01-30 iCometrue Company Ltd. Vertical interconnect elevator based on through silicon vias
US11637056B2 (en) 2019-09-20 2023-04-25 iCometrue Company Ltd. 3D chip package based on through-silicon-via interconnection elevator
US10957701B1 (en) * 2019-11-11 2021-03-23 Globalfoundries U.S. Inc. Fin-based anti-fuse device for integrated circuit (IC) products, methods of making such an anti-fuse device and IC products comprising such an anti-fuse device
US11600526B2 (en) 2020-01-22 2023-03-07 iCometrue Company Ltd. Chip package based on through-silicon-via connector and silicon interconnection bridge
US11328957B2 (en) 2020-02-25 2022-05-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11270780B2 (en) * 2020-03-31 2022-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. Memory readout circuit and method
US11183502B1 (en) * 2020-08-20 2021-11-23 Nanya Technology Corporation Memory cell and Method for reading out data therefrom
CN112039335A (zh) * 2020-08-21 2020-12-04 厦门半导体工业技术研发有限公司 一种电压发生器和半导体器件
US20220199622A1 (en) * 2020-12-18 2022-06-23 Ememory Technology Inc. Resistive memory cell and associated cell array structure
US20230016311A1 (en) * 2021-12-03 2023-01-19 Wuxi Esiontech Co., Ltd. Clock skew-adjustable chip clock architecture of progarmmable logic chip

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020122324A1 (en) * 2001-02-16 2002-09-05 Shi-Ho Kim High voltage generating charge pump circuit
US20080116958A1 (en) * 2006-11-21 2008-05-22 Hynix Semiconductor Inc. Voltage pumping device
US20130207716A1 (en) * 2012-02-14 2013-08-15 Industry-Academic Cooperation Foundation, Yonsei University Charge pumping device and unit cell thereof
TWI580163B (zh) * 2016-04-18 2017-04-21 Solomon Systech (Shenzhen) Ltd 電荷泵電路

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2537264B2 (ja) 1988-04-13 1996-09-25 株式会社東芝 半導体記憶装置
JP3076606B2 (ja) 1990-12-14 2000-08-14 富士通株式会社 半導体記憶装置およびその検査方法
US5126590A (en) * 1991-06-17 1992-06-30 Micron Technology, Inc. High efficiency charge pump
JP3178946B2 (ja) 1993-08-31 2001-06-25 沖電気工業株式会社 半導体記憶装置及びその駆動方法
JPH0778465A (ja) 1993-09-10 1995-03-20 Oki Micro Design Miyazaki:Kk 半導体集積回路
EP0696839B1 (en) 1994-08-12 1998-02-25 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Voltage elevator of the charge pump type
KR0142403B1 (ko) * 1994-12-20 1998-07-15 김광호 반도체 메모리장치의 전원승압회로
KR0149220B1 (ko) 1994-12-27 1998-12-01 김주용 챠지 펌프 회로
US5729493A (en) 1996-08-23 1998-03-17 Motorola Inc. Memory suitable for operation at low power supply voltages and sense amplifier therefor
JP3378457B2 (ja) * 1997-02-26 2003-02-17 株式会社東芝 半導体装置
JP3557090B2 (ja) 1998-03-31 2004-08-25 株式会社東芝 半導体記憶装置
US6483377B2 (en) 2001-01-10 2002-11-19 Texas Instruments Incorporated Low slew rate charge pump
US6501325B1 (en) * 2001-01-18 2002-12-31 Cypress Semiconductor Corp. Low voltage supply higher efficiency cross-coupled high voltage charge pumps
JP2003077282A (ja) 2001-08-31 2003-03-14 Fujitsu Ltd 不揮発性半導体記憶装置
KR100454144B1 (ko) * 2001-11-23 2004-10-26 주식회사 하이닉스반도체 멀티 뱅크 구조의 플래쉬 메모리 장치
KR100404001B1 (ko) * 2001-12-29 2003-11-05 주식회사 하이닉스반도체 차지 펌프 회로
KR100538883B1 (ko) * 2003-04-29 2005-12-23 주식회사 하이닉스반도체 반도체 메모리 장치
CN1455574A (zh) * 2003-05-30 2003-11-12 无敌科技(西安)有限公司 选择性信息储存系统及其实现方法
US7411840B2 (en) * 2004-03-02 2008-08-12 Via Technologies, Inc. Sense mechanism for microprocessor bus inversion
US6995603B2 (en) * 2004-03-03 2006-02-07 Aimtron Technology Corp. High efficiency charge pump with prevention from reverse current
JP4727261B2 (ja) * 2005-03-16 2011-07-20 三菱電機株式会社 分周回路、電源回路及び表示装置
US7551503B2 (en) * 2005-06-24 2009-06-23 Macronix International Co., Ltd. Method for refreshing a flash memory
JP4728726B2 (ja) * 2005-07-25 2011-07-20 株式会社東芝 半導体記憶装置
JP2007034943A (ja) * 2005-07-29 2007-02-08 Sony Corp 共有メモリ装置
US7301380B2 (en) 2006-04-12 2007-11-27 International Business Machines Corporation Delay locked loop having charge pump gain independent of operating frequency
CN101154683B (zh) * 2006-09-29 2011-03-30 旺宏电子股份有限公司 晶体管结构及其制造方法
KR20080029696A (ko) * 2006-09-29 2008-04-03 주식회사 하이닉스반도체 리던던시 회로를 구비한 반도체 메모리 장치
JP4883780B2 (ja) * 2006-11-14 2012-02-22 ルネサスエレクトロニクス株式会社 チャージポンプ回路
TWI331447B (en) 2007-03-20 2010-10-01 Novatek Microelectronics Corp Charge pump circuit
JP4498374B2 (ja) * 2007-03-22 2010-07-07 株式会社東芝 半導体記憶装置
US7656731B2 (en) * 2007-03-30 2010-02-02 Qualcomm, Incorporated Semi-shared sense amplifier and global read line architecture
US7446596B1 (en) 2007-05-25 2008-11-04 Atmel Corporation Low voltage charge pump
CN101409554B (zh) * 2007-10-11 2012-05-16 北京朗波芯微技术有限公司 用于电荷泵锁相环的环路滤波电路
KR101102776B1 (ko) 2008-02-13 2012-01-05 매그나칩 반도체 유한회사 비휘발성 메모리 소자의 단위 셀 및 이를 구비한 비휘발성메모리 소자
US7859043B2 (en) * 2008-02-25 2010-12-28 Tower Semiconductor Ltd. Three-terminal single poly NMOS non-volatile memory cell
CN101685677A (zh) * 2008-09-27 2010-03-31 英华达（上海）科技有限公司 闪存检测装置及其方法
US8144537B2 (en) 2008-11-11 2012-03-27 Stmicroelectronics Pvt. Ltd. Balanced sense amplifier for single ended bitline memory architecture
US8742833B2 (en) 2008-12-02 2014-06-03 Himax Technologies Limited Charge pump circuit and method thereof
US8154936B2 (en) * 2008-12-30 2012-04-10 Stmicroelectronics Pvt. Ltd. Single-ended bit line based storage system
US8305790B2 (en) 2009-03-16 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical anti-fuse and related applications
US9042173B2 (en) 2010-01-29 2015-05-26 Texas Instruments Incorporated Efficient memory sense architecture
TW201203253A (en) 2010-07-06 2012-01-16 Maxchip Electronics Corp One time programmable memory and the manufacturing method and operation method thereof
JP5673935B2 (ja) * 2010-12-28 2015-02-18 セイコーエプソン株式会社 不揮発性記憶装置、電子機器
CN102646387B (zh) * 2011-05-19 2014-09-17 京东方科技集团股份有限公司 移位寄存器及行扫描驱动电路
FR2988535B1 (fr) * 2012-03-23 2014-03-07 Soitec Silicon On Insulator Circuit de pompage de charge a transistors munis de portes doubles en phase, et procédé de fonctionnement dudit circuit.
JP5444414B2 (ja) 2012-06-04 2014-03-19 株式会社東芝 磁気ランダムアクセスメモリ
CN103456711B (zh) * 2012-06-05 2016-03-23 中芯国际集成电路制造(上海)有限公司 鳍型反熔丝结构及其制造方法
US9070424B2 (en) 2012-06-29 2015-06-30 Samsung Electronics Co., Ltd. Sense amplifier circuitry for resistive type memory
US9536883B2 (en) * 2012-07-12 2017-01-03 Broadcom Corporation Dual anti-fuse
US9337318B2 (en) * 2012-10-26 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with dummy gate on non-recessed shallow trench isolation (STI)
US9601499B2 (en) * 2013-05-16 2017-03-21 Ememory Technology Inc. One-time programmable memory cell capable of reducing leakage current and preventing slow bit response, and method for programming a memory array comprising the same
TWI502722B (zh) 2013-07-24 2015-10-01 Ememory Technology Inc 改善讀取特性的反熔絲單次可程式記憶胞及記憶體的操作方法
US20150078103A1 (en) * 2013-09-13 2015-03-19 Lsi Corporation Sensing technique for single-ended bit line memory architectures
US20150194433A1 (en) * 2014-01-08 2015-07-09 Broadcom Corporation Gate substantial contact based one-time programmable device
CN104979362B (zh) * 2014-04-10 2019-11-19 三星电子株式会社 具有翅片式有源图案和栅极节点的半导体装置
US9171752B1 (en) 2014-08-12 2015-10-27 Globalfoundries Inc. Product comprised of FinFET devices with single diffusion break isolation structures, and methods of making such a product
US9460761B2 (en) * 2014-08-14 2016-10-04 Stmicroelectronics (Rousset) Sas Lower power sense amplifier for reading non-volatile memory cells
KR102179169B1 (ko) * 2014-09-02 2020-11-18 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조방법
DE102014115433A1 (de) * 2014-10-23 2016-05-12 Infineon Technologies Ag Ladungspumpe
US9491151B2 (en) * 2015-01-07 2016-11-08 Ememory Technology Inc. Memory apparatus, charge pump circuit and voltage pumping method thereof
US9620176B2 (en) 2015-09-10 2017-04-11 Ememory Technology Inc. One-time programmable memory array having small chip area
US10109364B2 (en) 2015-10-21 2018-10-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Non-volatile memory cell having multiple signal pathways to provide access to an antifuse of the memory cell
US9613714B1 (en) * 2016-01-19 2017-04-04 Ememory Technology Inc. One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method
JP6200983B2 (ja) * 2016-01-25 2017-09-20 力旺電子股▲ふん▼有限公司ｅＭｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ワンタイムプログラマブルメモリセル、該メモリセルを含むメモリアレイのプログラム方法及び読み込み方法
US9536991B1 (en) 2016-03-11 2017-01-03 Globalfoundries Inc. Single diffusion break structure
CN205883044U (zh) * 2016-07-06 2017-01-11 西安紫光国芯半导体有限公司 电荷泵电路及其单级电路
US9589970B1 (en) 2016-08-02 2017-03-07 United Microelectronics Corp. Antifuse one-time programmable memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020122324A1 (en) * 2001-02-16 2002-09-05 Shi-Ho Kim High voltage generating charge pump circuit
US20080116958A1 (en) * 2006-11-21 2008-05-22 Hynix Semiconductor Inc. Voltage pumping device
US20130207716A1 (en) * 2012-02-14 2013-08-15 Industry-Academic Cooperation Foundation, Yonsei University Charge pumping device and unit cell thereof
TWI580163B (zh) * 2016-04-18 2017-04-21 Solomon Systech (Shenzhen) Ltd 電荷泵電路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11641161B1 (en) 2021-11-17 2023-05-02 Gutschsemi Limited Charge pump circuit

Also Published As

Publication number Publication date
JP2018198105A (ja) 2018-12-13
TWI630708B (zh) 2018-07-21
JP6389925B1 (ja) 2018-09-12
US10090027B2 (en) 2018-10-02
US9935113B2 (en) 2018-04-03
EP3407355B1 (en) 2020-04-29
US10714155B2 (en) 2020-07-14
CN108962332B (zh) 2021-03-23
US20190147922A1 (en) 2019-05-16
US20170346394A1 (en) 2017-11-30
TW201902096A (zh) 2019-01-01
CN108964446A (zh) 2018-12-07
CN108964444B (zh) 2020-05-29
JP2018201002A (ja) 2018-12-20
US20170346393A1 (en) 2017-11-30
TW201901674A (zh) 2019-01-01
TW201902097A (zh) 2019-01-01
CN108932965B (zh) 2020-12-01
US20170345828A1 (en) 2017-11-30
US20170345464A1 (en) 2017-11-30
TWI636652B (zh) 2018-09-21
EP3407355A1 (en) 2018-11-28
US10003258B2 (en) 2018-06-19
CN108964446B (zh) 2020-08-25
CN108964444A (zh) 2018-12-07
CN108932965A (zh) 2018-12-04
CN108962332A (zh) 2018-12-07
TW201901929A (zh) 2019-01-01
US10224079B2 (en) 2019-03-05
TWI630621B (zh) 2018-07-21

Similar Documents

Publication Publication Date Title
TWI666865B (zh) 電荷泵電路
CN106941317B (zh) 电荷泵单元及电荷泵电路
US6359798B1 (en) Charge pump voltage converter
US8547168B2 (en) High current drive switched capacitor charge pump
US7902909B2 (en) Charge pump circuit
JP5013603B2 (ja) チャージポンプ駆動回路、及びそれを用いた半導体装置
US7969231B2 (en) Internal voltage generating circuit
TWI427906B (zh) 具有低雜訊及高輸出電壓電流之電子幫浦系統及用於具有低雜訊及高輸出電壓電流之電子幫浦之四相時脈系統和產生器
CN101951144A (zh) 高效电荷泵及其工作方法
CN115940631A (zh) 一种低波纹电荷泵电路
CN112769319B (zh) 电平转换模块、驱动电路及控制芯片
CN110912401B (zh) 一种电压倍增电路
KR20180057510A (ko) 승압 회로 및 그것을 구비한 불휘발성 메모리
CN110601528A (zh) 电荷泵及存储设备
CN107968563B (zh) 电荷泵
CN102545589A (zh) 直流电压转换电路
TWI602386B (zh) 電荷泵浦電路
CN103684380A (zh) 一种开关电容电路
Singh et al. Transient response and dynamic power dissipation comparison of various Dickson charge pump configurations based on charge transfer switches
CN114710026A (zh) 一种交叉耦合电荷泵电路
CN108233702B (zh) 电荷泵电路
US20240097684A1 (en) Level shift circuitry
CN107395012B (zh) 一种电荷泵电路及其控制方法
KR20120136123A (ko) 펌프 회로 및 반도체 장치의 전압 펌핑 방법
JP5338445B2 (ja) パルス昇圧回路と出力電圧コントロール回路