JP5673935B2 - 不揮発性記憶装置、電子機器 - Google Patents

Description

本発明は、不揮発性記憶装置、電子機器等に関する。

安全性が求められる自動車、飛行機、船舶、鉄道等に搭載される電子機器には高い信頼性が必要である。このような電子機器では、同じデータ（又は、０と１を反転させたデータ）を記憶した複数の不揮発性記憶装置を含む場合がある。データとは例えば数十ビットのアナログ回路調整用のデータ（以下、調整用データ）である。このとき、データを読み出す際には、異なった不揮発性記憶装置からのデータの全ビットを互いに照合することでデータの信頼性を高めることが可能になる。

そして、データの不一致がある場合には、例えば故障診断信号を出力するような故障診断機能を備えることで適切な対応が可能になる。例えば、特許文献１は、エリア毎に算出されたチェックサムに基づいて二重にチェックを行う正確な故障診断機能を開示する。

特開２００６−１８３４１号公報

しかし、不揮発性記憶装置の容量の増加に伴い、扱うデータが大きくなると（例えば数百ビット）データの全ビットを照合するための回路の規模が増大する。また、不揮発性記憶装置の高集積化に伴い、上記の複数の不揮発性記憶装置を合わせた容量を１つの不揮発性記憶装置に含むことも可能になってきている。そのため、故障診断機能を備え、高い信頼性を有するデータを出力できる１チップの不揮発性記憶装置が求められている。

このとき、データを複数のメモリーブロックに記憶させることで、互いに照合することが可能な複数のデータを用意することができる。しかし、メモリーブロックが含む個々のメモリーセルの故障を正確に診断するためには、センスアンプといった読み出し回路の故障診断を最初に行う必要がある。また、自動車等に搭載される電子機器に用いられる不揮発性記憶装置では、故障が発生した場合には故障箇所を特定することが求められる。そのため、センスアンプの故障とメモリーセルの故障とは区別して診断される必要がある。

本発明はこのような問題点に鑑みてなされたものである。本発明のいくつかの態様によれば、センスアンプの故障とメモリーセルの故障とを区別できる信頼性の高い故障診断を行う不揮発性記憶装置等を提供する。

（１）本発明は、不揮発性記憶装置であって、テストデータを含む第１のデータ群を、１ビット毎に記憶する第１のメモリーセルで構成される第１のブロックと、前記第１のデータ群の各データを相補するデータから成る第２のデータ群を、１ビット毎に記憶する第２のメモリーセルで構成される第２のブロックと、第１の入力信号と第２の入力信号とを受け取り、これらの差に基づく出力値を生成する、少なくとも１つの差動センスアンプと、前記差動センスアンプの出力値を用いて故障診断を行う診断回路と、前記第１の入力信号と前記第２の入力信号の選択、および前記診断回路の制御を行う制御回路と、を含み、前記制御回路は、前記テストデータに基づく信号を前記第１の入力信号とし、前記第２のデータ群のうち前記テストデータを相補するデータに基づく信号を前記第２の入力信号として、前記診断回路が前記差動センスアンプの故障診断であるセンスアンプテストを実行するように制御し、前記診断回路は、前記差動センスアンプの全ての出力値を用いて前記センスアンプテストを実行する。

（２）この不揮発性記憶装置において、前記テストデータは固定値であってもよい。

これらの発明によれば、センスアンプテストを実行することで、センスアンプの故障とメモリーセルの故障とを区別できる。また、第１のデータ群のテストデータと、第２のデータ群のうちテストデータを相補するデータを用いてセンスアンプテストを実行するので信頼性の高い故障診断ができる。このとき、テストデータは書き換えが行われることがない固定値であって、論理値の真に対応する１、又は偽に対応する０であってもよい。

第１のデータ群は、１ビット単位で第１のメモリーセルに記憶されている。つまり、第１のメモリーセルの１つに記憶されている値は０又は１である。そして、第２のデータ群は、第１のデータ群の各データを相補する。相補とは０に対しては１を、１に対しては０を組み合わせることである。第１のメモリーセルのそれぞれには対応する第２のメモリーセルがあり、例えば第１のメモリーセルに０が記憶されていれば、対応する第２のメモリーセルには１が記憶されている。従って、第１のブロックと第２のブロックとによって実質的にデータの多重化（二重化）が行われている。二重化によって信頼性の高い故障診断が可能になる。

差動センスアンプは１以上含まれており、センスアンプテストではその全てについて、テストデータに基づく信号が第１の入力信号となり、テストデータを相補するデータに基づく信号が第２の入力信号となる。第２の入力信号として相補データに基づく信号が入力されるため、参照信号を用いる場合に比べて動作マージンを大きくすることができる。なお、入力信号は例えば電流であってもよいし、電圧であってもよい。

診断回路は、全ての差動センスアンプの出力値を用いてセンスアンプテストを実行する。具体例としては、差動センスアンプからの出力の期待値が１であるとして、ＮＡＮＤ回路によって診断を行ってもよい。

このセンスアンプテストによって、メモリーセルの故障診断よりも前にセンスアンプの故障診断を行うことができる。つまり、本発明によるとセンスアンプの故障とメモリーセルの故障とを区別できる。そして、例えばセンスアンプが故障と診断された場合にはメモリーセルの故障診断を行わずに故障診断信号を出力してもよい。また、テストデータについても相補データを用いることで、データの二重化を行っており、差動センスアンプの動作マージンも大きくとれるため、信頼性の高い差動センスアンプの故障診断ができる。

（３）この不揮発性記憶装置において、参照信号を出力する参照信号源を含み、前記制御回路は、前記診断回路が、前記センスアンプテストの実行後に、第１〜第３のメモリーセルテストを実行するように制御し、前記第１のメモリーセルテストの場合に、前記第１のデータ群のうち前記テストデータ以外の１ビットのデータである注目データに基づく信号を前記第１の入力信号とし、前記参照信号を前記第２の入力信号とし、前記第２のメモリーセルテストの場合に、前記参照信号を前記第１の入力信号とし、前記第２のデータ群のうち前記注目データを相補するデータである相補データに基づく信号を前記第２の入力信号とし、前記第３のメモリーセルテストの場合に、前記注目データに基づく信号を前記第１の入力信号とし、前記相補データに基づく信号を前記第２の入力信号とし、所与の条件を満たすまで前記第１〜第３のメモリーセルテストが繰り返されるように、前記注目データを変更し、前記診断回路は、前記注目データを記憶する第１のメモリーセルの故障診断である第１のメモリーセルテストを実行し、前記相補データを記憶する第２のメモリーセルの故障診断である第２のメモリーセルテストを実行し、前記第１のメモリーセルテストおよび前記第２のメモリーセルテストの実行後に、前記注目データを記憶する第１のメモリーセルおよび前記相補データを記憶する第２のメモリーセルの故障診断である第３のメモリーセルテストを実行してもよい。

本発明によれば、センスアンプテストの実行後に第１〜第３のメモリーセルテストを実行することで、センスアンプの故障と区別してメモリーセルの故障診断ができる。３つのメモリーセルテストによって信頼性の高い故障診断ができる。そして、メモリーセルテストにおいてはデータの全ビットを比較するのではなく１ビット毎に比較するので、回路規模の増大を抑制することができる。なお、メモリーセルテストとはメモリーセルの故障診断をすることを意味し、以下においては第１〜第３のメモリーセルテストの総称としても用いる。

なお、以下において診断対象となる第１のメモリーセルに記憶されている１ビットのデータを注目データと呼び、それを相補する第２のメモリーセルに記憶されている１ビットのデータを相補データと呼ぶものとする。注目データと同じデータではなく相補データを用いるのは、読み出し回路として差動センスアンプを用いるためである。

第１〜第３のメモリーセルテストのうち、第１および第２のメモリーセルテストでは差動センスアンプの入力信号の一方に参照信号を用いる。参照信号はメモリーセルに記憶されているデータが０であるか１であるかを判断するための基準信号である。例えば参照信号は定電流源である参照信号源から与えられる。差動センスアンプは、参照信号とメモリーセルからの信号とを比較し、メモリーセルに記憶されたデータが０であるか１であるかを判断し、その結果に応じた値を出力する。

第１のメモリーセルとそれを相補する第２のメモリーセルは独立したメモリーセルである。従って、これらのメモリーセルに共に１が記憶されている、又は共に０が記憶されている、といった故障があり得る。このとき、これらのメモリーセルのデータを比較するだけだと、微小な信号差によって差動センスアンプが偶然に期待する値を出力する可能性があり、メモリーセルの故障が検知されないことになる。そのため、第１および第２のメモリーセルテストを行って、確実なメモリーセルの故障診断を行う。

第１のメモリーセルテストでは第１のデータ群の注目データに基づく信号を前記第１の入力信号とし、参照信号を前記第２の入力信号とする。このとき、注目データを記憶する第１のメモリーセルの故障診断ができる。第２のメモリーセルテストでは参照信号を前記第１の入力信号とし、第２のデータ群のうち注目データを相補する相補データに基づく信号を前記第２の入力信号とする。このとき、相補データを記憶する第２のメモリーセルの故障診断ができる。これらのメモリーセルテストでは入力信号の一方のみにメモリーセルに記憶されたデータが読まれるシングル読み出しが行われる。なお、第１のメモリーセルテストと第２のメモリーセルテストとで異なる参照信号を用いてもよい。

第１〜第３のメモリーセルテストのうち、第３のメモリーセルテストでは注目データに基づく信号を第１の入力信号とし、相補データに基づく信号を第２の入力信号とする。第３のメモリーセルテストでは、前記注目データを記憶する第１のメモリーセルおよび前記相補データを記憶する第２のメモリーセルの故障診断ができると共に、このとき差動センスアンプから出力された値を後段の回路が用いることができる。つまり、第３のメモリーセルテストでは、通常のデータ読み出しが行われている。

第３のメモリーセルテストでは、例えば故障によるデータの反転などを検出することができる。このとき、以前に読み出されたデータなどが比較に用いられてもよい。第３のメモリーセルテストは、注目データと相補データとに基づく信号のそれぞれを参照信号と比較した第１〜第２のメモリーセルテストの後で実行されることが好ましい。

このように、１ビットのデータを表す注目データと相補データとを記憶するメモリーセルについて、第１〜第３のメモリーセルテストによって確実で信頼性の高い故障診断ができる。

また、第１〜第３のメモリーセルテストの注目データは、センスアンプテストで用いたテストデータではない。例えば、後段の回路で用いられる調整用データ（および、これを相補したデータ）を記憶しているメモリーセルを直接に故障診断する。センスアンプテストとは独立した故障診断であり、センスアンプの故障と区別してメモリーセルの故障診断ができる。

メモリーセルテストでは、注目データを変更しながら第１〜第３のメモリーセルテストが繰り返される。このとき、１ビットのデータ毎に比較、判断を行うので、例えば調整用データの量が多くなっても比例して回路規模が増大するようなこともない。なお、この例では調整用データの全てを故障診断したことをメモリーセルテストの終了条件（所与の条件）としてもよい。また、常に故障診断をする用途においては、電源がオフになることを終了条件としてもよい。この場合には、最後の調整用データを故障診断した後に、最初のデータに戻って再び故障診断を行うような繰り返し処理が実行されてもよい。

（４）この不揮発性記憶装置において、前記診断回路は、前記第１〜第３のメモリーセルテストのそれぞれを１クロックサイクルで実行してもよい。

（５）この不揮発性記憶装置において、前記診断回路は、前記センスアンプテスト、および前記第１〜第３のメモリーセルテストのいずれか１つにおいて故障が生じたと診断した場合に、故障診断信号を変化させてもよい。

これらの発明によれば、診断回路によって故障診断を実行する時間を短縮することができる。通常動作を行う前にこのような故障診断を実行する用途においては、電源投入から通常動作までの時間を早めることができる。まず、第１〜第３のメモリーセルテストを１クロックサイクル毎に実行することで、３クロックで１ビットのデータを記憶するメモリーセル（注目データを記憶するメモリーセル、および相補データを記憶するメモリーセル）の故障診断を行うことができる。そのため、故障診断の実行時間を短縮することができる。また、診断回路がセンスアンプテスト、および第１〜第３のメモリーセルテストのいずれか１つにおいて故障が生じたと診断した場合に、例えば０から１へと変化する故障診断信号を出力してもよい。故障診断信号の変化を例えばユーザーや不揮発性記憶装置の外部に存在するＣＰＵなどが検知することで、再度の故障診断を行わせたり、リセットをしたりといった適切な対応をとることが可能になる。また、直ちに故障診断信号を変化させた後は、その後の故障診断を停止してもよい。なお、故障診断信号は必ずしも出力される必要はなく、例えばステータスレジスターにマッピングされていてもよい。

（６）この不揮発性記憶装置において、前記第３のメモリーセルテストが実行される場合に、前記差動センスアンプの出力値に基づく値を保持するレジスターを含み、前記診断回路は、前記レジスターに保持された値を用いて故障診断をしてもよい。

（７）この不揮発性記憶装置において、前記診断回路は、前記差動センスアンプの出力値および前記レジスターに保持された値の一方を選択して前記第３のメモリーセルテストを実行し、電源投入後に、前記レジスターに保持されたそれぞれの値を１度だけ用いて前記第３のメモリーセルテストを行ってもよい。

これらの発明によれば、実際に後段の回路によって用いられるデータを保持するレジスターの故障までも診断することができる。例えば後段の回路で用いられる調整用データとして、通常のデータ読み出しを行う第３のメモリーセルテストが実行される場合に、差動センスアンプから出力された値がレジスターに保持される。この値は注目データと同一であることが好ましいが、反転した値であってもかまわない。そして、このレジスターに保持された値の中から注目データに対応する１つの値を選択して診断回路に入力する。そして、診断回路はレジスターも含めた故障診断が可能になる。なお、レジスターは不揮発性記憶装置の外部にあってもよい。

このとき、診断回路は選択されたレジスターの値と差動センスアンプからの値を制御回路からの制御信号に基づいて選択してもよい。例えば、レジスターに保持された値が比較的ノイズの影響を受けにくい場合がある。このとき、電源投入後に診断回路は１度だけレジスターの値を用いて故障診断を実行し、全ビットについて診断が終了した後は、差動センスアンプからの値を用いて故障診断を実行するように切り換えてもよい。ここで、切り換えのタイミングはどの時点でもよく、複数回切り換えが行われてもよい。また、先に差動センスアンプからの値を用いてもよい。

（８）本発明は、前記不揮発性記憶装置を含む電子機器であってもよい。

本発明によれば、電子機器に含まれる不揮発性記憶装置は、センスアンプの故障とメモリーセルの故障とを区別できる信頼性の高い故障診断を行うことができる。そのため、正確な故障検出ができ、不良解析も容易である電子機器を提供することができる。

第１実施形態における不揮発性記憶装置のブロック図。 図２（Ａ）、図２（Ｂ）は第１のブロックと第２のブロックの説明図、図２（Ｃ）は参照信号を説明する図。 第１実施形態における診断回路のブロック図。 図４（Ａ）、図４（Ｂ）はメモリーマップの例を示す図。 第１実施形態におけるセンスアンプテストにおける接続状態を示す図。 図６（Ａ）〜図６（Ｃ）は第１実施形態における第１〜第３のメモリーセルテストにおける接続状態を示す図。 図７（Ａ）は第１実施形態における不揮発性記憶装置の電源投入後におけるテストの実行状況を示す図。図７（Ｂ）は、メモリーセルテスト実行時の拡大図。 図８（Ａ）、図８（Ｂ）は変形例におけるメモリーセルテスト回路の図。 適用例における電子機器の一例であるドライブレコーダーの図。

以下、本発明の実施形態について図面を参照して説明する。なお、変形例や適用例の説明において、第１実施形態と同様の構成については同一符号を付し、説明を省略する。

１．第１実施形態
１．１．不揮発性記憶装置の構成
本発明の第１実施形態について図１〜図７（Ｂ）を参照して説明する。図１は、本実施形態の不揮発性記憶装置１のブロック図である。不揮発性記憶装置１は、第１のブロック１０−１、第２のブロック１０−２、スイッチ２０、第１の差動センスアンプ３０−１〜第Ｎの差動センスアンプ３０−Ｎ、診断回路４０、参照信号源５０、レジスター６０、制御回路９０を含む。不揮発性記憶装置１は、差動センスアンプを少なくとも１つ含み、上記のＮは自然数である。Ｎ＝１の場合には、第１の差動センスアンプ３０−１と第Ｎの差動センスアンプ３０−Ｎとは同一の差動センスアンプとなる。本実施形態では、Ｎ＝４であるとする。

第１のブロック１０−１、第２のブロック１０−２は、メモリーセルの集合であるメモリーブロックである。第１のブロック１０−１に含まれる第１のメモリーセルは、テストデータを含む第１のデータ群を１ビット毎に記憶する。本実施形態ではテストデータは固定値１であって、差動センスアンプの数（Ｎ）以上のテストデータが用意されている。本実施形態ではＮ＝４であり、例えば１２８個のテストデータが用意されている。本実施形態では、第１のデータ群はテストデータ以外に例えば５１２ビットの調整用データを含む。調整用データは５１２ビットを一括で更新する場合があるが、更新されるデータも第１のメモリーセルに書き込まれる。

第２のブロック１０−２に含まれる第２のメモリーセルは、テストデータを含めて第１のデータ群を相補するデータを記憶する。相補するとは値を反転することをいい、例えば０に対して１をとることをいう。本実施形態においてテストデータを相補する相補データは０である。また、第１のデータ群に含まれる調整用データのそれぞれを相補したデータも１ビット毎に第２のメモリーセルに記憶される。調整用データが更新される場合には、更新されるデータを相補するデータも第２のメモリーセルに書き込まれる。

本実施形態の不揮発性記憶装置１はＭＯＮＯＳ（Metal Oxide Nitride Oxide Silicon）型不揮発性メモリーであるとするがフローティングゲート型不揮発性メモリーであってもよい。ここで、第１のメモリーセルの１つに記憶された注目データと対応する第２のメモリーセルに記憶された相補データとを同時に読み出すペア読み出しが行われる場合を考える。このとき、第１のブロック１０−１と第２のブロック１０−２の内部でワード線、ビット線、ソース線が制御されて注目データを記憶するメモリーセルが選択され、注目データが０であるか１であるかに応じた電流がビット線に流れる。注目データに応じた電流は内部信号１０１−１〜１０１−Ｎのいずれかとして第１〜第Ｎの差動センスアンプ３０−１〜３０−Ｎのいずれかに入力される。そして、相補データに応じた電流も内部信号１０２−１〜１０２−Ｎのいずれかとして同じ差動センスアンプに入力される。なお、注目データおよび相補データのアドレスに応じて、どの内部信号と差動センスアンプとが選択されるかは一意に定まる。

参照信号源５０は、差動センスアンプがメモリーセルに記憶されたデータが０であるか１であるかを判断できる参照信号１０５を供給する。本実施形態では、参照信号源５０は定電流源であり、参照信号１０５は定電流である。

スイッチ２０は、内部信号１０１−１〜１０１−Ｎ、内部信号１０２−１〜１０２−Ｎ、参照信号１０５から、第１〜第Ｎの差動センスアンプ３０−１〜３０−Ｎの入力信号を選択する。第１〜第Ｎの差動センスアンプ３０−１〜３０−Ｎのそれぞれは、入力信号として、第１の入力信号１１１−１〜１１１−Ｎ、第２の入力信号１１２−１〜１１２−Ｎを受け取る。なお、スイッチ２０に含まれるそれぞれのスイッチは、制御回路９０によって適宜オン、オフが切り換えられる。

第１〜第Ｎの差動センスアンプ３０−１〜３０−Ｎのそれぞれは、２つの入力信号の差に基づく出力値１０３−１〜１０３−Ｎを生成する。例えば、第１の差動センスアンプ３０−１は、第１の入力信号１１１−１と第２の入力信号１１２−１の差に基づいて出力値１０３−１を生成する。本実施形態では差動センスアンプの出力値とは０又は１である。そして、例えば注目データが１であって相補データが０であり故障が無い場合には、差動センスアンプの出力値は１である。すなわち、注目データと同じ値が出力されるものとする。

診断回路４０は、第１〜第Ｎの差動センスアンプ３０−１〜３０−Ｎの出力値１０３−１〜１０３−Ｎに基づいてセンスアンプテスト、第１〜第３のメモリーセルテストを行う。そして、これらのテストのいずれかで故障であると診断した場合には、０から１へと変化する故障診断信号１０４を出力する。また、レジスター６０から注目データに対応する値である診断対象レジスター値１０９を受け取り、レジスター６０の故障検出を行ってもよい。

レジスター６０は、診断回路４０から注目データに対応する値である読み出しデータ１０８を受け取る。そして、古いデータを読み出しデータ１０８で置き換えて、後段の回路に対してレジスター値１１０を出力する。本実施形態ではレジスター値１１０は例えば５１２ビットのデータである。このうち、読み出しデータ１０８に対応するレジスター値が診断対象レジスター値１０９として別途出力される。

制御回路９０は、故障診断が適切に行われるように、第１の入力信号１１１−１〜１１１−Ｎと第２の入力信号１１２−１〜１１２−Ｎの選択、および診断回路４０の制御を行う。制御回路９０は、制御信号１０６によってスイッチ２０に含まれるそれぞれのスイッチのオン、オフを制御し、制御信号１０７によって診断回路４０を制御する。また、図外の制御信号によって、直接的に又は間接的に第１のブロック１０−１、第２のブロック１０−２、参照信号源５０を制御してもよい。第１のブロック１０−１、第２のブロック１０−２に対する制御とは、例えば故障診断に必要な注目データ、相補データ、テストデータ等に基づく信号が適切に出力されるようにすることであってもよい。また、参照信号源５０に対する制御とは、例えば故障診断の種類に応じて参照信号のレベルを変化させることであってもよい。制御回路９０は、診断回路４０に含まれてもよいし、不揮発性記憶装置１の外部にあって制御信号のみが入力されてもよい。

１．２．第１のブロックと第２のブロック
図２（Ａ）、図２（Ｂ）は第１のブロック１０−１と第２のブロック１０−２とを説明する図である。なお、図１と同じ要素には同じ番号を付しており説明を省略する。

図２（Ａ）は、メモリーセル４５が配置されていて、第１のブロック１０−１と第２のブロック１０−２とに区分されている様子を表す。第１のブロック１０−１と第２のブロック１０−２とは、物理的に区分されたブロックであってもよいし、論理的に区分されたブロックであってもよい。メモリーセル４５は、Ｎ本のビット線Ｂ_０〜Ｂ_Ｎ−１とＭ本のワード線Ｗ_０〜Ｗ_Ｍ−１の交差位置に対応して配置されている。また、Ｍ本のソース線Ｓ_０〜Ｓ_Ｍ−１もワード線Ｗ_０〜Ｗ_Ｍ−１と平行して配線されておりメモリーセル４５と接続されている。ビット線Ｂ_０〜Ｂ_Ｎ−１、ワード線Ｗ_０〜Ｗ_Ｍ−１、ソース線Ｓ_０〜Ｓ_Ｍ−１は例えば図外の駆動回路によって駆動されて、選択されたメモリーセル４５に記憶された値に応じた電流がビット線に流れてもよい。

第１のブロック１０−１と第２のブロック１０−２とは同数のメモリーセルを含む。例えば、第１のブロック１０−１に含まれる第１のメモリーセルが１０２４ビット分あれば、第２のブロック１０−１に含まれる第２のメモリーセルも１０２４ビット分ある。図２（Ａ）において、ビット線の添え字として用いられているｋは、ｋ＝Ｎ／２を満たす。そして、第１のメモリーセルのそれぞれと対になる第２のメモリーセルが存在する。第１のメモリーセルの１つにデータ（注目データ）が記憶されているとすると、対応する第２のメモリーセルには注目データを相補する相補データが記憶されている。そして、注目データが読み出される場合には、同時に相補データも読み出されることになる。

ここで、メモリーセル４５のうちの１つをメモリーセル４５Ａとする。メモリーセル４５Ａは第１のブロック１０−１に含まれ、注目データとして１を記憶している。そして、メモリーセル４５Ａと対になるメモリーセルをメモリーセル４５Ｂとする。メモリーセル４５Ｂは第２のブロック１０−２に含まれ、相補データとして０を記憶している。図２（Ａ）の例では、１つのメモリーセル４５Ａについて図示しているが、０又は１のデータを記憶する第１のメモリーセルの全てについて、相補するデータを記憶する第２のメモリーセルが存在する。

図２（Ｂ）は、図２（Ａ）の一部を拡大して、メモリーセル４５の具体例を示したものである。本実施形態では、不揮発性記憶装置１はＭＯＮＯＳ型不揮発性メモリーであり、酸化膜に挟まれた絶縁膜（チッ化膜）中のトラップに電荷を蓄積して記憶を保持する。ＭＯＮＯＳ型不揮発性メモリーは、基板とチッ化膜との間の酸化膜に欠陥があってもチッ化膜が絶縁膜であるために電荷がほとんど漏れることはない。そのため、酸化膜を薄くすることができ微細化に適している。なお、フローティングゲート型不揮発性メモリーを用いることも可能である。

図２（Ｃ）は、差動センスアンプ３０−１〜３０−Ｎのそれぞれにおいて、第１の入力信号と第２の入力信号との差に基づいてメモリーセル４５に記憶されているデータを判断する方法を表す。本実施形態では、差動センスアンプ３０−１〜３０−Ｎは差動電流型センスアンプであり、正の入力端子に第１の入力信号が入力され、負の入力端子に第２の入力信号が入力される。ここで、１が記憶されているメモリーセルからデータを読み出した場合にはリファレンスレベルＩ_ｒｅｆよりも大きな電流がビット線に流れる。また、０が記憶されているメモリーセルからデータを読み出した場合にはリファレンスレベルＩ_ｒｅｆよりも小さな電流がビット線に流れる。例えば、リファレンスレベルＩ_ｒｅｆの定電流を第２の入力信号とし、選択されたメモリーセルに接続されたビット線の電流を第１の入力信号としてもよい。このとき、データとして１が記憶されていれば差動センスアンプの出力値は１となり、データとして０が記憶されていれば差動センスアンプの出力値は０となる。

本実施形態では、注目データを記憶する第１のメモリーセルには、相補データを記憶する第２のメモリーセルが存在しており、注目データが読みだされる場合には同時に相補データも読みだされる。そこで、第１の入力信号として注目データに基づく信号を、第２の入力信号として相補データに基づく信号を入力する。このとき、メモリーセルに故障がない場合には、差動センスアンプは注目データに対応する出力値を生成する。つまり、注目データが０であれば差動センスアンプの出力値は０となり、注目データが１であれば差動センスアンプの出力値は１となる。

本実施形態では、故障診断に応じて制御回路９０が第１の入力信号と第２の入力信号とをスイッチ２０で選択することができる。そのため、これらの入力信号の組み合わせを適宜変更して、信頼性の高い故障診断を行うことが可能である。

１．３．診断回路
図３は、本実施形態の診断回路４０のブロック図である。診断回路４０は、センスアンプの故障診断を行うセンスアンプテスト回路４１とメモリーセルの故障診断を行うメモリーセルテスト回路４２とを含む。なお、制御信号１０７Ａ〜１０７Ｅは、図１の制御信号１０７を機能別に分離したものである。

センスアンプテスト回路４１は、差動センスアンプ３０−１〜３０−Ｎの出力値１０３−１〜１０３−Ｎの全てが期待値と一致するか否かを診断する。ここで、差動センスアンプ３０−１〜３０−Ｎの出力値１０３−１〜１０３−Ｎの期待値が１であるとする。このとき、期待値通りであればＮＡＮＤ回路７２の出力であるセンスアンプ故障診断信号１１３が０となる。そして、差動センスアンプ３０−１〜３０−Ｎのいずれかに故障があれば、センスアンプ故障診断信号１１３が１となる。なお、差動センスアンプ３０−１〜３０−Ｎの出力値１０３−１〜１０３−Ｎの期待値が０である場合には、インバーター７０−１〜７０−Ｎによって反転してもよい。このとき、センスアンプテスト回路４１は、例えば制御信号１０７Ａによって選択されるスイッチ７１−１〜７１−Ｎを含んでいてもよい。

メモリーセルテスト回路４２は、後述する第１〜第３のメモリーセルテストで用いる差動センスアンプの出力値をそれぞれ保持するフリップフロップ８１〜８３を含む。本実施形態では、フリップフロップ８１〜８３に保持された値に基づいて排他的論理和回路８４〜８６により故障の有無を判断する。そして、ＯＲ回路８７によって１つでも故障があればメモリーセル故障診断信号１１４を１に変化させる。なお、メモリーセルテストでは特定のメモリーセルの故障診断を行う。そのため、差動センスアンプ３０−１〜３０−Ｎの出力値１０３−１〜１０３−Ｎのうち故障診断に必要な出力値がセレクター８０によって選択される。このとき、制御信号１０７Ｂが選択信号であってもよい。制御信号１０７Ｃ〜１０７Ｅは、それぞれフリップフロップ８１〜８３の入力タイミングを制御する。そのため、第１〜第３のメモリーセルテストを時分割で行うことが可能になる。

メモリーセルテスト回路４２は、第３のメモリーセルテストにおいて故障診断を行うと同時に、フリップフロップ８３に保持された差動センスアンプからの出力値を後段のレジスター６０（図１参照）へと出力する。このときのフリップフロップ８３の値は、故障診断の対象であるメモリーセルが記憶する注目データに対応する。すなわち、故障がない場合には、読み出しデータ１０８は注目データと同じ値となる。読み出しデータ１０８は、レジスター６０に書き込まれてから、故障診断対象である診断対象レジスター値１０９としてメモリーセルテスト回路４２に入力される（図１参照）。そのため、排他的論理和回路８６はレジスター６０への書き込みが正しいか否かを診断できる。なお、排他的論理和回路８４〜８５については後述する。

診断回路４０は、ＯＲ回路４３によって、センスアンプ故障診断信号１１３とメモリーセル故障診断信号１１４との一方で故障と診断されたときに１に変化する故障診断信号１０４を出力する。なお、センスアンプ故障診断信号１１３、メモリーセル故障診断信号１１４、故障診断信号１０４はいずれも１度フリップフロップに保持されてもよい。つまり、図３のこれらの信号に対して、フリップフロップが挿入されてもよい。

次に、本実施形態の不揮発性記憶装置１による、センスアンプテストと第１〜第３のメモリーセルテストとを順に説明する。

１．４．センスアンプテスト
１．４．１．テストデータ
図４（Ａ）〜図４（Ｂ）はテストデータ等のメモリーマップの例を示す図である。テストデータはセンスアンプテストで用いるデータであって、テストデータを相補するデータと合わせて用いられる。本実施形態では、テストデータは固定値の１であり、その相補データは固定値の０となる。

本実施形態では、１つのアドレスには１度しかデータを書き込まないことで信頼性の高い不揮発性記憶装置を実現している。本実施形態ではメモリーセルから例えば５１２ビットの調整用データが読み出されて、後段の回路で用いられる。このとき、任意の１ビットのデータは、メモリーセルに二重化されて記憶されているために、２ビットのデータ（注目データと相補データ）領域を必要とする。そのため、この例では１０２４ビットのデータ領域を用いて、５１２ビットの調整用データを記憶する。そして、書き換えを行う際には、現在とは異なる１０２４ビットの領域に新たなデータが書き込まれる。

図４（Ａ）は、本実施形態の固定データ（テストデータとその相補データとの集合）のメモリー上の位置を表している。例えば５１２ビットの調整用データを用いる場合、固定データはアドレス０ｘ００００〜０ｘ０３ＦＦにマッピングされていてもよい。このとき、半分のデータ領域（５１２ビット分）は相補データ用である。そして、調整用データは、図４（Ａ）の１回目の使用領域と書かれたアドレス０ｘ０４００〜０ｘ０７ＦＦにマッピングされていてもよい。次に調整用データが更新される場合には、アドレス０ｘ０８００〜０ｘ０ＢＦＦの領域に新たなデータが書き込まれる。

図４（Ｂ）は、固定データの別のマッピング例を表している。調整用データが５１２ビットよりも例えば４ビット少ない場合には、そこに固定データを埋め込む。例えば、差動センスアンプの数がＮ＝４であるとする。すると４ビットのテストデータ（例えば図４（Ｂ）の固定データ１）と、４ビットの相補データ（例えば図４（Ｂ）の固定データ２）とを用意すればセンスアンプテストが可能である。

そこで、図４（Ｂ）のように調整用データの空き領域に固定データを書くことで、図４（Ａ）の例よりも多くの使用領域を確保することができる。例えば０ｘ２４００〜０ｘ２７ＦＦの領域は、図４（Ａ）では調整用データの９回目の書き込みで使用されてしまうが、図４（Ｂ）では１０回目で使用される。

１．４．２．センスアンプテストの例
図５は、センスアンプテストによって差動センスアンプ３０−１〜３０−４の故障診断が行われる様子を示す図である。本実施形態では、不揮発性記憶装置１は差動センスアンプを４つ含む（Ｎ＝４）。ここでは、図４（Ａ）のように固定データがアドレス０ｘ００００〜０ｘ０３ＦＦにマッピングされているものとする。図外の制御信号等によりセンスアンプテストが実行されることが第１のブロック１０−１、第２のブロック１０−２に伝わると、例えばアドレス０ｘ００００〜０ｘ０３ＦＦの一部に対応する０番のワード線Ｗ_０（以下、ワード０）が選択される。このとき、図５のＴＤのように、第１のブロック１０−１のワード０に接続されたメモリーセルには１が記憶されている。そして、第２のブロック１０−２のワード０に接続されたメモリーセルには０が記憶されている。

センスアンプテストでは、４つの差動センスアンプ３０−１〜３０−４の故障診断が同時に行われる。差動センスアンプ３０−１〜３０−４には、それぞれテストデータ（固定値の１）とその相補データ（固定値の０）が入力される必要があるので、複数のビット線が選択される。例えばビット０、ビット３２、ビット６４、ビット９６、ビット１２８、ビット１６０、ビット１９２、ビット２２４（Ｂ_０、Ｂ_３２、Ｂ_６４、Ｂ_９６、Ｂ_１２８、Ｂ_１６０。Ｂ_１９２、Ｂ_２２４）が選択される。

そして、第１のブロック１０−１から出力される内部信号１０１−１〜１０１−４にはテストデータに基づく電流が流れ、スイッチ２０によって第１の入力信号１１１−１〜１１１−４として差動センスアンプ３０−１〜３０−４に入力される。また、第２のブロック１０−２から出力される内部信号１０２−１〜１０２−４には相補データに基づく電流が流れ、スイッチ２０によって第２の入力信号１１２−１〜１１２−４として差動センスアンプ３０−１〜３０−４に入力される。

本実施形態の差動センスアンプ３０−１〜３０−４は、正の入力端子に第１の入力信号を入力し、負の入力端子に第２の入力信号を入力する。そのため、差動センスアンプ３０−１〜３０−４の全てに故障がなければ、差動センスアンプ３０−１〜３０−４の出力値は１である。このとき、ＮＡＮＤ回路７２の出力であるセンスアンプ故障診断信号１１３は故障がないことを示す０となる。なお、メモリーセル故障診断信号１１４、ＯＲ回路４３、故障診断信号１０４は図３と同じ要素であり説明を省略する。

ここで、センスアンプ故障診断信号１１３が１であれば、選択されたメモリーセルが記憶しているのは固定値であるため、差動センスアンプ３０−１〜３０−４のいずれかが故障していると診断することができる。

そして、センスアンプテストは選択するビット線を変更して繰り返し実行されてもよい。例えば、上記の選択されたビット線の番号を１ずつインクリメントして、全てのビット線が選択されるまで繰り返してもよい。このような、センスアンプテストをメモリーセルテストとは独立して行うことで、センスアンプの故障とメモリーセルの故障とを区別できる。なお、センスアンプテストにおいてセンスアンプが故障と診断された場合には、続くメモリーセルの故障診断を中止してもよい。

１．５．メモリーセルテスト
図６（Ａ）〜図６（Ｃ）は、本実施形態における第１〜第３のメモリーセルテストを説明するもので、特にスイッチ２０による接続状態を示している。なお、ここでは第１の差動センスアンプ３０−１について例示するが、他の差動センスアンプについても同様である。第１〜第３のメモリーセルテストはセンスアンプテストに続いて行われる。故障診断の対象となるメモリーセルは、調整用データを記憶しているメモリーセルであり、例えば書き換えが行われていないとすると図４（Ａ）のアドレス０ｘ０４００〜０ｘ０７ＦＦに対応するそれぞれのメモリーセルである。このとき、調整用データの１ビットのデータ（注目データ）を記憶する第１のメモリーセルと、注目データを相補する相補データを記憶する第２のメモリーセルとを第１〜第３のメモリーセルテストによって故障診断する。そして、注目データを更新しながら、調整用データ（および相補するデータ）を記憶する全てのメモリーセルの故障診断を実行する。

第１〜第２のメモリーセルテストは、注目データと相補データとが互いに０、又は互いに１であるような故障を診断するために行われる。例えば、注目データと相補データとが互いに０であっても、これらのデータに基づく信号が差動センスアンプに入力されたときにその微小な差によって偶然に期待する値が出力される可能性がある。このような場合には故障が検出されずに、故障したセルを含む不揮発性記憶装置１が使用され続けることになり、信頼性に問題が生じる。

図６（Ａ）は、第１のメモリーセルテストが実行されている場合を図示している。第１のブロック１０−１に含まれる、注目データ（この例では１）を記憶している第１のメモリーセル４５Ａの故障診断を行っている。制御回路９０はスイッチ２０によって（図１参照）、第１の入力信号１１１−１として注目データに基づく電流を入力し、第２の入力信号１１２−１として参照信号源５０からリファレンスレベルＩ_ｒｅｆをもつ電流を入力する。第１の差動センスアンプ３０−１はこれらの差分に基づく出力値１０３−１を生成するが、この例では故障がなければフリップフロップ８１の出力は１である。なお、制御信号１０７Ｃとフリップフロップ８１は図３と同じ要素であり説明を省略する。

図６（Ｂ）は、第２のメモリーセルテストが実行されている場合を図示している。第２のブロック１０−２に含まれる、相補データ（この例では０）を記憶している第２のメモリーセル４５Ｂの故障診断を行っている。制御回路９０はスイッチ２０によって（図１参照）、第１の入力信号１１１−１として参照信号源５０からリファレンスレベルＩ_ｒｅｆをもつ電流を入力し、第２の入力信号１１２−１として相補データに基づく電流を入力する。第１の差動センスアンプ３０−１はこれらの差分に基づく出力値１０３−１を生成するが、この例では故障がなければフリップフロップ８２の出力は１である。なお、制御信号１０７Ｄとフリップフロップ８２は図３と同じ要素であり説明を省略する。

ここで、フリップフロップ８１とフリップフロップ８２とに保持された値が共に１であれば、排他的論理和回路８４（図３参照）の出力は０となる。これにより、注目データと相補データとが互いに１（又は０）であるような故障を診断することができる。なお、注目データが０の場合には、故障がなければフリップフロップ８１とフリップフロップ８２とに保持された値が共に０になる。このときにも、排他的論理和回路８４（図３参照）の出力によって故障診断を行うことが可能である。

図６（Ｃ）は、第３のメモリーセルテストが実行されている場合を図示している。第３のメモリーセルテストでは、注目データと相補データとを記憶する２つのメモリーセル４５Ａ、４５Ｂの故障、例えばデータが反転しているという故障を診断する。制御回路９０はスイッチ２０によって（図１参照）、第１の入力信号１１１−１として注目データに基づく電流を入力し、第２の入力信号１１２−１として相補データに基づく電流を入力する。第１の差動センスアンプ３０−１はこれらの差分に基づく出力値１０３−１を生成するが、この例では故障がなければフリップフロップ８３の出力は１である。なお、制御信号１０７Ｅとフリップフロップ８３は図３と同じ要素であり説明を省略する。

フリップフロップ８１とフリップフロップ８３とに保持された値が共に１であれば、排他的論理和回路８５（図３参照）の出力は０となる。つまり、注目データ（１）が正しく読み出されているために故障はない。また、フリップフロップ８３の値は、故障がない場合には注目データ（１）と同じであるため後段のレジスター６０（図１参照）に入力される。レジスター６０への書き込みが正しいか否かは、排他的論理和回路８６（図３参照）によって診断可能である。

１．６．故障診断の実行タイミング
図７（Ａ）は、本実施形態における不揮発性記憶装置１の電源投入後におけるテストの実行状況を示す図である。電源投入後には、データの読み出しの際に共通に用いられるセンスアンプの故障診断であるセンスアンプテストがまず実行される（ｔ_０〜ｔ_１）。その後、メモリーセルテストが実行される。メモリーセルテストは調整用データのビット０から順に実行される。調整用データの１ビット分のデータに対して第１〜第３のメモリーセルテストが１サイクル毎に実行される（ｔ_１〜ｔ_２）。そして、調整用データのビット１（ｔ_２〜ｔ_３）、ビット２（ｔ_３〜ｔ_４）、ビット３（ｔ_４〜ｔ_５）、ビット４（ｔ_５〜ｔ_６）、のように順にメモリーセルテストが実行される。そして、調整用データの最後のビット５１１についてメモリーセルテストが実行され（ｔ_７〜ｔ_８）、その後にビット０に戻って２回目のメモリーセルテストが繰り返される（ｔ_８〜ｔ_９）。これにより、電源投入後に常時メモリーセルテストを実行する信頼性の高い故障診断を実現できる。なお、２回目のメモリーセルテストの開始前に、再びセンスアンプテストが実行されてもよい。

故障と診断された場合には故障診断信号１０４（図１参照）が１に変化する。センスアンプテスト実行中（ｔ_０〜ｔ_１）に故障診断信号１０４が１に変化した場合には、第１〜第４の差動センスアンプ３０−１〜３０−４のいずれかに故障があることを示す。

図７（Ｂ）は、図７（Ａ）のメモリーセルテスト実行中の一部（ｔ_１〜ｔ_３）を拡大して制御信号１０７Ｃ〜１０７Ｅを示した図である。制御信号１０７Ｃ〜１０７Ｅはそれぞれフリップフロップ８１〜８３の更新タイミングを制御する。ここで、第１のメモリーセルテストと第２のメモリーセルテストの結果は、排他的論理和回路８４で対にして診断する必要がある。図７（Ｂ）の例では、第２のメモリーセルテストが完了するｔ_１０やｔ_１１のタイミングで故障診断信号１０４によって判断することが好ましい。そして、第３のメモリーセルテストは、ｔ_２やｔ_３のタイミングで判断することが好ましい。

このように故障診断を実行することにより、センスアンプの故障とメモリーセルの故障とを区別でき、常時メモリーセルテストを実行する信頼性の高い故障診断を実現できる。また、１ビット毎に故障診断を行うので、比較のための回路規模が増大する問題も生じない。

２．変形例
第１実施形態の変形例について図８を参照して説明する。なお、第１実施形態と同様の構成については、図１〜図７（Ｂ）と同一符号を付して説明を省略し相違点についてのみ説明する。

第１実施形態のメモリーセルテスト回路４２を図８（Ａ）のメモリーセルテスト回路４２Ａのように変形してもよい。第１実施形態では、排他的論理和回路８６によって診断対象レジスター値１０９と、その元データであるフリップフロップ８３に保持された値との比較を行っている。しかし、本変形例では、診断対象レジスター値１０９とフリップフロップ８１に保持された値、すなわち第１のメモリーセルテストでの差動センスアンプの出力値とを直接比較することでレジスター６０への書き込みが正しいか否かを診断している（排他的論理和回路８５Ａ）。このとき、排他的論理和回路８６を省略できるため、回路規模を小さくすることができる。

逆に、故障診断の信頼性をさらに高めるために、第１実施形態の排他的論理和回路８５、８６（図３参照）と排他的論理和回路８５Ａの全てを用いて診断してもよい。このとき、ＯＲ回路８９は排他的論理和回路８４、８５、８６および８５Ａの出力を受け取り、１つでも故障があればメモリーセル故障診断信号１１４Ａを１に変化させる。回路規模は大きくなるが、信頼性を最大限に高めることが可能である。

また、第１実施形態のメモリーセルテスト回路４２を図８（Ｂ）のメモリーセルテスト回路４２Ｂのように変形してもよい。セレクター８８によって、診断対象レジスター値１０９とフリップフロップ８３に保持された値の一方を選択して、フリップフロップ８１に保持された値と比較できるようにしてもよい（排他的論理和回路８５Ｂ）。このとき、例えば電源投入後の最初のメモリーセルテストではレジスター６０への書き込みの正しさを判断し、その後は差動センスアンプの出力値について故障診断を行うことができる。この構成により、必要に応じてレジスターも含めた故障診断を行うことが可能になる。なお、制御信号１０７Ｆがセレクター８８の選択信号であってもよい。制御信号１０７Ｆは、例えば制御回路９０におけるメモリーセルテストの回数を数えるカウンターの値に基づいて変化してもよい。なお、図８（Ａ）、図８（Ｂ）のメモリーセル故障診断信号１１４Ａ、１１４Ｂは、第１実施形態のメモリーセル故障診断信号１１４に対応する。

３．適用例
第１実施形態の適用例について図９を参照して説明する。不揮発性記憶装置１は信頼性の高い故障診断が可能であり、安全性が求められる自動車、飛行機、船舶、鉄道等に搭載される電子機器にも適用が可能である。

図９は、適用例における電子機器の一例であるドライブレコーダー２００を表す図である。ドライブレコーダー２００は、例えば自動車に取り付けられた前方カメラ２０１や後方カメラ２０２の映像を処理して必要な情報を記憶する装置である。例えば、前方カメラ２０１や後方カメラ２０２からの映像を最適な明るさや色彩にするために、アナログ回路調整用のデータ（調整用データ）が必要な場合がある。このとき、ドライブレコーダー２００に本実施形態の不揮発性記憶装置１を用いて調整用データを画像処理部等に出力すれば、信頼性の高い調整用データを供給することができる。

また、ドライブレコーダー２００に限らず、自動車の安全性に直接的に関わるブレーキシステムやエアバッグシステムなどに用いられる電子機器においても、不揮発性記憶装置１を用いることが可能である。

これらの例示に限らず、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法および結果が同一の構成、あるいは目的および効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

１…不揮発性記憶装置、１０−１…第１のブロック、１０−２…第２のブロック、２０…スイッチ、３０−１〜３０−Ｎ…差動センスアンプ、４０…診断回路、４１…センスアンプテスト回路、４２…メモリーセルテスト回路、４２Ａ…メモリーセルテスト回路、４２Ｂ…メモリーセルテスト回路、４３…ＯＲ回路、４５…メモリーセル、４５Ａ…メモリーセル、４５Ｂ…メモリーセル、５０…参照信号源、６０…レジスター、７０−１〜７０−Ｎ…インバーター、７１−１〜７１−Ｎ…スイッチ、７２…ＮＡＮＤ回路、８０…セレクター、８１…フリップフロップ、８２…フリップフロップ、８３…フリップフロップ、８４…排他的論理和回路、８５…排他的論理和回路、８５Ａ…排他的論理和回路、８５Ｂ…排他的論理和回路、８６…排他的論理和回路、８７…ＯＲ回路、８８…セレクター、８９…ＯＲ回路、９０…制御回路、１０１−１〜１０１−Ｎ…内部信号、１０２−１〜１０２−Ｎ…内部信号、１０３−１〜１０３−Ｎ…（差動センスアンプの）出力値、１０４…故障診断信号、１０５…参照信号、１０６…制御信号、１０７…制御信号、１０７Ａ〜１０７Ｆ…制御信号、１０８…読み出しデータ、１０９…診断対象レジスター値、１１０…レジスター値、１１１−１〜１１１−Ｎ…第１の入力信号、１１２−１〜１１２−Ｎ…第２の入力信号、１１３…センスアンプ故障診断信号、１１４…メモリーセル故障診断信号、１１４Ａ…メモリーセル故障診断信号、１１４Ｂ…メモリーセル故障診断信号、２００…ドライブレコーダー、２０１…前方カメラ、２０２…後方カメラ

Claims (7)

1. テストデータを含む第１のデータ群を、１ビット毎に記憶する第１のメモリーセルで構成される第１のブロックと、
   前記第１のデータ群の各データを相補するデータから成る第２のデータ群を、１ビット毎に記憶する第２のメモリーセルで構成される第２のブロックと、
   第１の入力信号と第２の入力信号とを受け取り、これらの差に基づく出力値を生成する、少なくとも１つの差動センスアンプと、
   前記差動センスアンプの出力値を用いて故障診断を行う診断回路と、
   前記第１の入力信号と前記第２の入力信号の選択、および前記診断回路の制御を行う制御回路と、
   参照信号を出力する参照信号源と、
   レジスターと、を含み、
   前記制御回路は、
   前記テストデータに基づく信号を前記第１の入力信号とし、前記第２のデータ群のうち前記テストデータを相補するデータに基づく信号を前記第２の入力信号として、前記診断回路が前記差動センスアンプの故障診断であるセンスアンプテストを実行するように制御し、
   前記診断回路が、第１〜第３のメモリーセルテストを実行するように制御し、
   前記第１のメモリーセルテストの場合に、前記第１のデータ群のうち前記テストデータ以外の１ビットのデータである注目データに基づく信号を前記第１の入力信号とし、前記参照信号を前記第２の入力信号とし、
   前記第２のメモリーセルテストの場合に、前記参照信号を前記第１の入力信号とし、前記第２のデータ群のうち前記注目データを相補するデータである相補データに基づく信号を前記第２の入力信号とし、
   前記第３のメモリーセルテストの場合に、前記注目データに基づく信号を前記第１の入力信号とし、前記相補データに基づく信号を前記第２の入力信号とし、
   所与の条件を満たすまで前記第１〜第３のメモリーセルテストが繰り返されるように、前記注目データを変更し、
   前記レジスターは、
   前記第３のメモリーセルテストが実行される場合に、前記差動センスアンプの出力値に基づく値を保持し、
   前記診断回路は、
   前記差動センスアンプの全ての出力値を用いて前記センスアンプテストを実行し、
   前記注目データを記憶する第１のメモリーセルの故障診断である前記第１のメモリーセルテストを実行し、
   前記相補データを記憶する第２のメモリーセルの故障診断である前記第２のメモリーセルテストを実行し、
   前記レジスターに保持された値を用いて、前記注目データを記憶する第１のメモリーセルおよび前記相補データを記憶する第２のメモリーセルの故障診断である前記第３のメモリーセルテストを実行する不揮発性記憶装置。
2. 請求項１に記載の不揮発性記憶装置において、
   前記制御回路は、
   前記診断回路が、前記センスアンプテストの実行後に、前記第１〜第３のメモリーセルテストを実行するように制御し、
   前記診断回路は、
   前記第１のメモリーセルテストおよび前記第２のメモリーセルテストの実行後に、前記第３のメモリーセルテストを実行する不揮発性記憶装置。
3. 請求項１又は２に記載の不揮発性記憶装置において、
   前記テストデータは固定値である不揮発性記憶装置。
4. 請求項１乃至３のいずれかに記載の不揮発性記憶装置において、
   前記診断回路は、
   前記第１〜第３のメモリーセルテストのそれぞれを１クロックサイクルで実行する不揮発性記憶装置。
5. 請求項１乃至４のいずれかに記載の不揮発性記憶装置において、
   前記診断回路は、
   前記センスアンプテスト、および前記第１〜第３のメモリーセルテストのいずれか１つにおいて故障が生じたと診断した場合に、故障診断信号を変化させる不揮発性記憶装置。
6. 請求項１乃至５のいずれかに記載の不揮発性記憶装置において、
   前記診断回路は、
   前記差動センスアンプの出力値および前記レジスターに保持された値の一方を選択して前記第３のメモリーセルテストを実行し、
   電源投入後に、前記レジスターに保持されたそれぞれの値を１度だけ用いて前記第３のメモリーセルテストを行う不揮発性記憶装置。
7. 請求項１乃至６のいずれかに記載の不揮発性記憶装置を含む電子機器。

Images