CN114113971A - 集成电路及其测试方法 - Google Patents

集成电路及其测试方法 Download PDF

Info

Publication number
CN114113971A
CN114113971A CN202110189249.1A CN202110189249A CN114113971A CN 114113971 A CN114113971 A CN 114113971A CN 202110189249 A CN202110189249 A CN 202110189249A CN 114113971 A CN114113971 A CN 114113971A
Authority
CN
China
Prior art keywords
test
signal
circuit
address
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110189249.1A
Other languages
English (en)
Inventor
郑升炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN114113971A publication Critical patent/CN114113971A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318321—Generation of test inputs, e.g. test vectors, patterns or sequences for combinational circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318502—Test of Combinational circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本申请涉及集成电路及其测试方法。集成电路包括测试控制电路、驱动电路和测试检测电路。测试控制电路生成与测试操作相对应的测试地址信号和测试命令信号。驱动电路通过利用基于测试命令信号生成的测试内部电压来执行测试操作。测试检测电路将测试地址信号与目标地址信息进行比较以输出测试内部电压。

Description

集成电路及其测试方法
技术领域
各种实施方式总体上涉及集成电路及其测试方法，并且更具体地，涉及能够根据测试操作来检测测试结果的集成电路及集成电路的测试方法。
背景技术
通常，在诸如半导体存储器装置之类的集成电路发布到市场之前对其执行各种测试。传统上，利用自动测试设备(ATE)对集成电路进行测试操作。自动测试设备是为了确定集成电路是否设计良好而开发的单一产品。因为自动测试设备的成本相对高，所以集成电路的成本取决于是否由自动测试设备对集成电路进行测试。随着用自动测试设备测试集成电路所花费的时间越多，集成电路的成本增加。
为了解决上述问题，将更多的注意力放在内置的自测电路上。内置的自测电路安装在集成电路内，并代替自动测试设备对集成电路执行测试操作。内置的自测电路减少了原本自动测试设备要使用的时间，从而降低了集成电路的最终成本。
然而，内置的自测电路通常具有复杂的配置，并且需要大量空间。复杂的配置使内置的自测电路易受噪声的影响，并且可能导致内置的自测电路由于噪声而输出错误的测试结果值。增加空间的需求是将内置的自测电路安装在集成电路内的缺点。
发明内容
根据实施方式，提供了能够用最小配置根据测试操作来检测测试结果的集成电路以及该集成电路的测试方法。
根据实施方式，提供了能够检测在对集成电路的测试操作期间出现的中间测试结果值的集成电路以及该集成电路的测试方法。
在实施方式中，集成电路可以包括测试控制电路、驱动电路和测试检测电路。测试控制电路可以被配置为生成与测试操作相对应的测试地址信号和测试命令信号。驱动电路可以被配置为通过利用基于测试命令信号生成的测试内部电压来执行测试操作。测试检测电路可以被配置为将测试地址信号与目标地址信息进行比较以输出测试内部电压。
在实施方式中，集成电路可以包括测试控制电路、驱动电路和测试检测电路。测试控制电路可以被配置为生成与测试操作相对应的测试地址信号和测试命令信号。驱动电路可以被配置为通过利用基于测试命令信号生成的多个测试内部电压来执行测试操作。测试检测电路可以被配置为将测试地址信号与目标地址信息进行比较，以输出多个测试内部电压当中的与目标电压信息相对应的测试内部电压。
在实施方式中，一种集成电路的测试方法可以包括：存储用于执行测试操作的测试地址信号和测试命令信号；设置与测试地址信号相对应的目标地址信息，以便选择测试操作当中的特定测试操作；设置与多个测试内部电压中的每一个相对应的目标电压信息，以便选择在特定测试操作期间所利用的多个测试内部电压当中的特定测试内部电压；以及基于目标地址信息和目标电压信息，检测多个测试内部电压当中的至少一个测试内部电压。
根据实施方式，可以在不利用自动测试设备的情况下检测测试结果，因此，可以降低集成电路的成本。
根据实施方式，可以检测在测试操作期间发生的中间测试结果值，并且因此，可以深度分析测试操作，并且可以提高测试结果的可靠性。
本公开的目的不限于上述目的，并且根据以下描述，本公开所属领域的技术人员可以清楚地理解以上未描述的其它目的。
附图说明
图1是例示根据实施方式的集成电路的配置的框图。
图2是例示图1所示的测试控制电路的配置的框图。
图3是例示存储在图2所示的测试存储电路中的测试地址信号和测试命令信号之间的关系的表。
图4是例示根据实施方式的集成电路的配置的框图。
图5是例示图4所示的测试检测电路的配置的框图。
图6是例示图4所示的集成电路的测试方法的流程图。
图7是例示图4所示的测试检测电路的配置的框图。
具体实施方式
本公开的描述仅是用于结构性描述和/或功能性描述的实施方式。本公开的权利范围不应被解释为限于说明书中描述的实施方式。也就是说，因为可以以各种方式修改实施方式并且实施方式可以具有各种形式，所以本公开的权利范围应当被理解为包括可以实现技术精神的等同形式。此外，本公开中提出的目的或效果并不意味着特定实施方式应包括所有目的或效果或仅包括这样的效果。因此，本公开的权利范围不应被理解为受其限制。
在本申请中描述的术语的含义应理解如下。
诸如“第一”和“第二”之类的术语用于将一个元件与另一个元件区分开，并且本公开的范围不应受到这些术语的限制。例如，第一元件可以被命名为第二元件。同样，第二元件可以命名为第一个元件。
除非在上下文中另外明确表示，否则单数的表达应理解为包括复数表达。诸如“包括”或“具有”之类的术语应理解为指示存在设定的特性、数量、步骤、操作、元件、部件或其组合，但不排除存在或添加一个或更多个其它特征、数量、步骤、操作、元件、部件或其组合的可能性。
在每个步骤中，为了便于描述，使用符号(例如，a、b和c)，并且这些符号不描述步骤的顺序。除非在上下文中清楚地描述了特定顺序，否则可以按照与上下文中描述的顺序不同的顺序来执行步骤。也就是说，这些步骤可以根据所描述的顺序执行，可以与所描述的顺序基本同时执行，或者可以以与所描述的顺序相反的顺序执行。
除非另外定义，否则本文中使用的所有术语(包括技术术语或科学术语)具有与本领域技术人员通常理解的含义相同的含义。除非在本申请中明确定义，否则常用字典中定义的术语应被解释为具有与相关技术的上下文中的含义相同的含义，并且不应被解释为具有理想或过分形式的含义。
图1是例示根据实施方式的集成电路的配置的框图。
参照图1，集成电路可以包括测试控制电路100、驱动电路200和测试检测电路300。
测试控制电路100可以被配置为生成与测试操作相对应的测试命令信号T_CMD和测试地址信号T_ADD。对于一些实施方式，测试操作是预设的测试操作。测试命令信号T_CMD可以是与驱动电路200内所执行的各种测试操作当中的一个测试操作相对应的信号。测试地址信号T_ADD可以是指示各种测试操作当中的一个测试操作的标志信号。将参照图3描述测试命令信号T_CMD和测试地址信号T_ADD。
驱动电路200可以被配置为基于测试命令信号T_CMD执行测试操作。在测试操作期间，驱动电路200可以生成测试内部电压V_INN，并且可以通过利用测试内部电压V_INN来执行测试操作。测试操作可以是半导体存储器装置的主要操作，诸如存储数据、读取所存储的数据等的操作。
测试检测电路300可以将测试地址信号T_ADD与目标地址信息INF_ADD进行比较，以输出测试内部电压V_INN作为测试结果值V_KR。
通过如上所述的配置，根据实施方式的集成电路可以基于测试命令信号T_CMD对驱动电路200执行测试操作。此外，根据实施方式的集成电路可以基于目标地址信息INF_ADD检测由驱动电路200生成的测试内部电压V_INN作为测试结果值V_KR。
图2是例示图1所示的测试控制电路100的配置的框图。
参照图2，测试控制电路100可以包括信号发生电路110和测试存储电路120。
信号发生电路110可以被配置为生成用于控制测试操作的控制信号CTR_D。测试存储电路120可以被配置为存储测试命令信号T_CMD和测试地址信号T_ADD。测试存储电路120可以用只读存储器(ROM)实现。测试存储电路120可以在测试操作之前存储测试命令信号T_CMD和测试地址信号T_ADD。测试存储电路120可以基于从信号发生电路110输出的控制信号CTR_D来输出测试命令信号T_CMD和测试地址信号T_ADD。
图3是例示存储在图2所示的测试存储电路120中的测试地址信号T_ADD和测试命令信号T_CMD之间的关系的表。
根据实施方式，集成电路可以是NAND闪存装置。NAND闪存装置可以执行将数据存储到存储器单元中的编程操作，并且可以执行读出存储器单元中所存储的数据的读取操作。NAND闪存装置可以在对存储器单元进行编程操作之前执行擦除存储器单元中所存储的数据的擦除操作。
图2所示的测试存储电路120可以针对NAND闪存装置的擦除操作、编程操作和读取操作中的每一个生成测试命令信号T_CMD和测试地址信号T_ADD。测试存储电路120可以向驱动电路200提供测试命令信号T_CMD。测试存储电路120可以向测试检测电路300提供测试地址信号T_ADD。在下文中，为了方便描述，测试地址信号T_ADD的数量可以被定义为15，并且测试命令信号T_CMD的数量可以被定义为15。测试命令信号T_CMD和测试地址信号T_ADD的数量可以取决于要设置的测试操作。
参照图3，与为“0”的测试地址信号T_ADD相对应的测试命令信号T_CMD可以指示“擦除”操作。此外，与为“1”到“13”的测试地址信号T_ADD相对应的测试命令信号T_CMD可以指示“编程”操作。此外，与为“14”的测试地址信号T_ADD相对应的测试命令信号T_CMD可以指示“读取”操作。“擦除”操作可以对应于为“0”的单个测试地址信号T_ADD，“读取”操作可以对应于为“14”的单个测试地址信号T_ADD。也就是说，单个测试操作可以对应于单个测试地址信号T_ADD。“编程”操作可以对应于13个测试地址信号，即为“1”至“13”的T_ADD。也就是说，单个测试操作可以对应于多个测试地址信号T_ADD。
具体地，“编程”操作可以对应于多个测试地址信号T_ADD。为“1”的测试地址信号T_ADD可以对应于“编程”操作内的“编程初始化”操作。为“2”的测试地址信号T_ADD可以对应于“编程”操作内的“第一编程脉冲施加”操作。为“3”的测试地址信号T_ADD可以对应于“编程”操作内的“第二编程脉冲施加”操作。尽管未示出，但是为“4”到“12”的测试地址信号T_ADD可以对应于“编程”操作内的特定操作。为“13”的测试地址信号T_ADD可以对应于“编程”操作内的“编程完成”操作。“编程完成”操作可以对应于“验证”操作。
返回参照图2，测试存储电路120可以存储与每个测试操作相对应的测试地址信号T_ADD和测试命令信号T_CMD。测试存储电路120可以基于控制信号CTR_D顺序地输出测试命令信号T_CMD和测试地址信号T_ADD。因此，图1中所示的驱动电路200可以在与为“0”至“14”的测试地址信号T_ADD中的每一个相对应的测试操作期间生成测试内部电压V_INN以执行测试操作。具体地，驱动电路200可以基于为“1”至“12”的测试地址信号T_ADD来生成与“编程”操作相对应的测试内部电压V_INN。此外，测试检测电路300可以基于为“1”至“12”的测试地址信号T_ADD中的每一个，来检测测试内部电压V_INN作为关于“编程”操作的中间测试结果值。
根据实施方式，集成电路可以检测与测试地址信号T_ADD相对应的测试内部电压V_INN。因此，测试操作者可以通过测试内部电压V_INN自己分析集成电路的内部操作。根据实施方式，集成电路可以检测中间测试结果值。因此，测试操作者可以更深入地分析集成电路。
图4是例示根据实施方式的集成电路的配置的框图。
参照图4，集成电路可以包括测试控制电路100A、驱动电路200A和测试检测电路300A。
测试控制电路100A可以被配置为生成与测试操作相对应的测试命令信号T_CMD和测试地址信号T_ADD。对于一些实施方式，测试操作是预设的测试操作。
驱动电路200A可以被配置为通过利用基于测试命令信号T_CMD生成的多个测试内部电压(例如，第一测试内部电压V1、第二测试内部电压V2和第三测试内部电压V3)来执行测试操作。第一测试内部电压V1、第二测试内部电压V2和第三测试内部电压V3可以包括在擦除操作、编程操作和读取操作期间使用的至少一个测试内部电压。
测试检测电路300A可以将测试地址信号T_ADD与目标地址信息INF_ADD进行比较，以输出多个测试内部电压(即，第一测试内部电压V1、第二测试内部电压V2和第三测试内部电压V3)当中与目标电压信息INF_V相对应的测试内部电压。
通过如上所述的配置，根据实施方式的集成电路可以基于目标地址信息INF_ADD和目标电压信息INF_V，来选择性地检测在特定测试操作期间所利用的多个测试内部电压当中的特定测试内部电压。
图5是例示图4所示的测试检测电路300A的配置的框图。
参照图5，测试检测电路300A可以包括测试目标存储电路510、激活电路520、电压选择电路530和模数转换电路540。
测试目标存储电路510可以接收并在其内存储目标地址信息INF_ADD和目标电压信息INF_V。目标地址信息INF_ADD可以是与特定测试操作相对应的信息。目标电压信息INF_V可以是与在特定测试操作期间所利用的多个测试内部电压当中的特定测试内部电压相对应的信息。测试目标存储电路510可以输出与目标地址信息INF_ADD相对应的所存储的目标地址信息S_ADD，并且可以输出与目标电压信息INF_V相对应的所存储的目标电压信息S_V。
激活电路520可以被配置为将从测试目标存储电路510输出的所存储的目标地址信息S_ADD与测试地址信号T_ADD进行比较，以生成激活信号EN。当所存储的目标地址信息S_ADD和测试地址信号T_ADD彼此相同时，激活电路520可以使能激活信号EN。激活信号EN可以被提供给稍后将描述的模数转换电路540。
电压选择电路530可以被配置为基于从测试目标存储电路510输出的所存储的目标电压信息S_V，选择性地输出第一测试内部电压V1、第二测试内部电压V2和第三测试内部电压V3当中的至少一个。所存储的目标电压信息S_V可以是与第一测试内部电压V1、第二测试内部电压V2和第三测试内部电压V3中的每一个相对应的代码型信号。
模数转换电路540可以接收电压选择电路530的输出电压V_O，并且可以基于激活信号EN将输出电压V_O转换为数字型信号。也就是说，模数转换电路540可以将作为模拟型信号输入其内的输出电压V_O转换为数字型信号，以输出数字型信号。
根据实施方式，集成电路可以选择性地检测在与目标地址信息INF_ADD相对应的特定测试操作期间所生成的测试内部电压当中的与目标电压信息INF_V相对应的测试内部电压。
测试检测电路300A可以还包括结果存储电路550。结果存储电路550可以被配置为存储从模数转换电路540输出的电压值。也就是说，结果存储电路550可以存储与目标地址信息INF_ADD和目标电压信息INF_V相对应的测试内部电压的数字值。因此，测试操作者可以通过结果存储电路550中所存储的测试内部电压的电压值来分析集成电路。
图6是例示图4所示的集成电路的测试方法的流程图。
参照图4至图6，集成电路的测试方法可以包括以下步骤：存储测试地址/命令信号(S610)、设置目标地址信息(S620)、设置目标电压信息(S630)、转换测试内部电压(S640)、以及检测测试内部电压(S650)。
存储测试地址/命令信号的步骤S610可以是存储用于执行各种测试操作的测试地址信号T_ADD和测试命令信号T_CMD的步骤。存储测试地址/命令信号的步骤S610可以包括将测试地址信号T_ADD和测试命令信号T_CMD存储在图2所示的测试存储电路120中的步骤。
设置目标地址信息的步骤S620可以是设置与测试地址信号T_ADD相对应的目标地址信息INF_ADD，以便选择测试操作当中的特定测试操作的步骤。设置目标地址信息的步骤S620可以包括将目标地址信息INF_ADD存储到图5所示的测试目标存储电路510中的步骤。
设置目标电压信息的步骤S630可以是设置与多个测试内部电压中的每一个相对应的目标电压信息INF_V以便选择在特定测试操作期间所利用的多个测试内部电压当中的特定测试内部电压的步骤。设置目标电压信息的步骤S630可以包括将目标电压信息INF_V存储在图5所示的测试目标存储电路510中。图5例示了第一测试内部电压V1、第二测试内部电压V2和第三测试内部电压V3作为多个测试内部电压的示例。例如，测试目标存储电路510可以存储包括第一测试内部电压V1、第二测试内部电压V2和第三测试内部电压V3当中之一的目标电压信息INF_V。尽管举例说明了在为三个的多个测试内部电压V1、V2和V3当中选择一个，但是根据实施方式，可以在不同的多个测试内部电压当中选择一个测试内部电压。
转换测试内部电压的步骤S640可以是转换与目标电压信息INF_V相对应的测试内部电压的步骤。转换测试内部电压的步骤S640可以包括在图5所示的模数转换电路540中将模拟型的输出电压V_O转换为数字型信号的步骤。
检测测试内部电压的步骤S650可以是基于目标地址信息INF_ADD和目标电压信息INF_V检测多个测试内部电压当中的至少一个测试内部电压的步骤。检测测试内部电压的步骤S650可以包括：基于目标地址信息INF_ADD和目标电压信息INF_V，输出第一测试内部电压V1、第二测试内部电压V2和第三测试内部电压V3当中的至少一个测试内部电压作为测试结果值V_KR的步骤，该步骤由图4所示的测试检测电路300A执行。
根据实施方式，集成电路可以选择性地检测在与目标地址信息INF_ADD相对应的特定测试操作期间所生成的多个测试内部电压当中的与目标电压信息INF_V相对应的测试内部电压。
图7是例示图4所示的测试检测电路300A的配置的框图。
参照图7，测试检测电路300A可以包括地址存储电路710、选择控制电路720、模数转换电路730和电压值存储电路740。
地址存储电路710可以被配置为存储测试地址信号T_ADD。地址存储电路710可以配置有多个寄存器。多个寄存器可以存储依次输入的各个测试地址信号T_ADD。
选择控制电路720可以被配置为将从地址存储电路710输出的输出地址信号ADD_O与目标地址信息INF_ADD进行比较，以生成选择控制信号CTR_S。当目标地址信息INF_ADD与存储在地址存储电路710中的测试地址信号T_ADD当中的一个测试地址信号相同时，选择控制电路720可以输出与存储与目标地址信息INF_ADD相同的测试地址信号T_ADD的寄存器相对应的信息作为选择控制信号CTR_S。例如，当目标地址信息INF_ADD与地址存储电路710内的第三寄存器中所存储的测试地址信号T_ADD相同时，选择控制信号CTR_S可以具有与第三寄存器相对应的信息。
模数转换电路730可以被配置为将作为多个测试内部电压的第一测试内部电压V1、第二测试内部电压V2和第三测试内部电压V3转换为数字型信号。从图4所示的驱动电路200A输出的第一测试内部电压V1、第二测试内部电压V2和第三测试内部电压V3可以是模拟型信号。因此，模数转换电路730可以将作为模拟型信号输入的第一测试内部电压V1、第二测试内部电压V2和第三测试内部电压V3转换为数字型信号，以输出数字型信号。
电压值存储电路740可以被配置为存储来自模数转换电路730的输出值。电压值存储电路740与地址存储电路710相似，可以由多个寄存器来配置。多个寄存器可以存储从模数转换电路730顺序输入的各个输出值。基于选择控制信号CTR_S和目标电压信息INF_V，电压值存储电路740可以被配置为输出所存储的输出值当中的至少一个作为测试结果值V_KR。
在下文中，将参照图7描述集成电路的测试方法。
图4所示的驱动电路200A可以基于测试命令信号T_CMD执行测试操作。驱动电路200A可以生成第一测试内部电压V1、第二测试内部电压V2和第三测试内部电压V3，并且为图7所示的模数转换电路730提供第一测试内部电压V1、第二测试内部电压V2和第三测试内部电压V3。模数转换电路730可以将第一测试内部电压V1、第二测试内部电压V2和第三测试内部电压V3转换成数字型信号。电压值存储电路740可以将被转换成数字型信号的第一测试内部电压V1、第二测试内部电压V2和第三测试内部电压V3分别存储到多个寄存器中。多个寄存器可以被设置为逻辑上区分开的阵列。阵列中的行可以指示第一测试内部电压V1、第二测试内部电压V2和第三测试内部电压V3当中的任何一个。阵列中的列可以指示每个测试操作。因此，电压值存储电路740可以基于目标地址信息INF_ADD选择阵列中的列，并且可以基于目标电压信息INF_V选择阵列中的行。
在下文中，为了便于描述，假设目标地址信息INF_ADD与地址存储电路710内的第三寄存器中所存储的测试地址信号T_ADD相同。在这种情况下，根据与地址存储电路710内的第三寄存器相对应的测试操作，第一测试内部电压V1、第二测试内部电压V1和第三测试内部电压V3可以存储在电压值存储电路740内的第三寄存器中。因此，电压值存储电路740可以基于与目标地址信息INF_ADD和目标电压信息INF_V相对应的选择控制信号CTR_S，输出第一测试内部电压V1、第二测试内部电压V2和第三测试内部电压V3当中的测试内部电压来作为测试结果值V_KR。
如上所述，根据图7的实施方式，与图5的实施方式相同，可以基于目标地址信息INF_ADD和目标电压信息INF_V输出测试结果值V_KR。测试操作者可以通过测试结果值V_KR分析集成电路。
虽然上面已经描述了一些实施方式，但是本领域技术人员将理解，所描述的实施方式仅是示例。因此，不应基于所描述的实施方式来限制集成电路及其测试方法。而是，本文所描述的集成电路及其测试方法应仅根据结合以上描述和附图的所附权利要求书来限制。
相关申请的交叉引用
本申请要求于2020年8月25日向韩国知识产权局提交的韩国专利申请No.10-2020-0107399，其全部公开内容通过引用合并于此。

Claims (12)

1.一种集成电路，该集成电路包括：
测试控制电路，所述测试控制电路被配置为生成与测试操作相对应的测试地址信号和测试命令信号；
驱动电路，所述驱动电路被配置为通过利用基于所述测试命令信号生成的测试内部电压来执行所述测试操作；以及
测试检测电路，所述测试检测电路被配置为将所述测试地址信号与目标地址信息进行比较以输出所述测试内部电压。
2.根据权利要求1所述的集成电路，其中，所述测试控制电路包括：
信号发生电路，所述信号发生电路被配置为生成用于控制所述测试操作的控制信号；以及
测试存储电路，所述测试存储电路被配置为存储所述测试命令信号和所述测试地址信号并且被配置为基于所述控制信号输出所述测试命令信号和所述测试地址信号。
3.根据权利要求2所述的集成电路，其中，所述测试存储电路被配置为存储与至少一个测试操作相对应的至少一个测试地址信号。
4.一种集成电路，该集成电路包括：
测试控制电路，所述测试控制电路被配置为生成与测试操作相对应的测试地址信号和测试命令信号；
驱动电路，所述驱动电路被配置为通过利用基于所述测试命令信号生成的多个测试内部电压来执行所述测试操作；以及
测试检测电路，所述测试检测电路被配置为将所述测试地址信号与目标地址信息进行比较以输出所述多个测试内部电压当中的与目标电压信息相对应的测试内部电压。
5.根据权利要求4所述的集成电路，其中，所述测试控制电路包括：
信号发生电路，所述信号发生电路被配置为生成用于控制所述测试操作的控制信号；以及
测试存储电路，所述测试存储电路被配置为存储所述测试命令信号和所述测试地址信号并且被配置为基于所述控制信号输出所述测试命令信号和所述测试地址信号。
6.根据权利要求5所述的集成电路，其中，所述测试存储电路被配置为存储与至少一个测试操作相对应的至少一个测试地址信号。
7.根据权利要求4所述的集成电路，其中，所述测试检测电路包括：
测试目标存储电路，所述测试目标存储电路被配置为接收并存储所述目标地址信息和所述目标电压信息；
激活电路，所述激活电路被配置为将从所述测试目标存储电路输出的所存储的目标地址信息与所述测试地址信号进行比较以生成激活信号；
电压选择电路，所述电压选择电路被配置为基于从所述测试目标存储电路输出的所存储的目标电压信息，选择性地输出所述多个测试内部电压当中的至少一个测试内部电压；以及
模数转换电路，所述模数转换电路被配置为接收所述电压选择电路的输出电压并且基于所述激活信号将所述输出电压转换为数字型信号。
8.根据权利要求7所述的集成电路，该集成电路还包括：结果存储电路，所述结果存储电路被配置为存储作为所述数字型信号从所述模数转换电路输出的电压值。
9.根据权利要求4所述的集成电路，其中，所述测试检测电路包括：
地址存储电路，所述地址存储电路被配置为存储所述测试地址信号；
选择控制电路，所述选择控制电路被配置为将从所述地址存储电路输出的输出地址信号与所述目标地址信息进行比较以生成选择控制信号；
模数转换电路，所述模数转换电路被配置为将所述多个测试内部电压转换为数字型信号；以及
电压值存储电路，所述电压值存储电路被配置为存储来自所述模数转换电路的输出值，并且基于所述选择控制信号和所述目标电压信息，输出所存储的输出值当中的至少一个输出值作为测试结果值。
10.一种集成电路的测试方法，该测试方法包括以下步骤：
存储用于执行测试操作的测试地址信号和测试命令信号；
设置与所述测试地址信号相对应的目标地址信息，以便选择所述测试操作当中的特定测试操作；
设置与多个测试内部电压中的每一个相对应的目标电压信息，以便选择在所述特定测试操作期间所利用的所述多个测试内部电压当中的特定测试内部电压；以及
基于所述目标地址信息和所述目标电压信息检测所述多个测试内部电压当中的至少一个测试内部电压。
11.根据权利要求10所述的测试方法，该测试方法还包括以下步骤：将与所述目标电压信息相对应的测试内部电压转换为数字型信号。
12.根据权利要求10所述的测试方法，其中，存储所述测试地址信号的步骤包括以下步骤：存储与至少一个测试操作相对应的至少一个测试地址信号。
CN202110189249.1A 2020-08-25 2021-02-19 集成电路及其测试方法 Pending CN114113971A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0107399 2020-08-25
KR1020200107399A KR20220026420A (ko) 2020-08-25 2020-08-25 집적 회로와 그의 테스트 방법

Publications (1)

Publication Number Publication Date
CN114113971A true CN114113971A (zh) 2022-03-01

Family

ID=80357773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110189249.1A Pending CN114113971A (zh) 2020-08-25 2021-02-19 集成电路及其测试方法

Country Status (3)

Country Link
US (1) US11631469B2 (zh)
KR (1) KR20220026420A (zh)
CN (1) CN114113971A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220026419A (ko) 2020-08-25 2022-03-04 에스케이하이닉스 주식회사 집적 회로와 그의 테스트 동작 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030116763A1 (en) * 2001-12-20 2003-06-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device
CN1525187A (zh) * 2003-02-26 2004-09-01 ��ʽ���������Ƽ� 半导体集成电路测试装置及半导体集成电路制造方法
CN101163977A (zh) * 2005-03-18 2008-04-16 英沛科技公司 集成电路测试模块
JP2008538045A (ja) * 2005-03-18 2008-10-02 イナパック テクノロジー インコーポレイテッド 集積回路試験モジュール
US20130015915A1 (en) * 2011-07-14 2013-01-17 Kabushiki Kaisha Toshiba Semiconductor device
US20170053712A1 (en) * 2015-08-18 2017-02-23 Samsung Electronics Co., Ltd. Test devices and test systems

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060135230A (ko) 2005-06-24 2006-12-29 상명대학교 전류측정장치
KR20120089391A (ko) 2010-11-10 2012-08-10 에스케이하이닉스 주식회사 내부전압 테스트 장치 및 이를 구비하는 이미지 센서
CN105988075B (zh) * 2015-02-17 2019-12-20 恩智浦美国有限公司 用于扫描测试的增强状态监视器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030116763A1 (en) * 2001-12-20 2003-06-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device
CN1525187A (zh) * 2003-02-26 2004-09-01 ��ʽ���������Ƽ� 半导体集成电路测试装置及半导体集成电路制造方法
CN101163977A (zh) * 2005-03-18 2008-04-16 英沛科技公司 集成电路测试模块
JP2008538045A (ja) * 2005-03-18 2008-10-02 イナパック テクノロジー インコーポレイテッド 集積回路試験モジュール
US20130015915A1 (en) * 2011-07-14 2013-01-17 Kabushiki Kaisha Toshiba Semiconductor device
US20170053712A1 (en) * 2015-08-18 2017-02-23 Samsung Electronics Co., Ltd. Test devices and test systems

Also Published As

Publication number Publication date
US11631469B2 (en) 2023-04-18
US20220068417A1 (en) 2022-03-03
KR20220026420A (ko) 2022-03-04

Similar Documents

Publication Publication Date Title
US5132937A (en) Semiconductor memory device having on-chip test circuit and operating method thereof
US5742615A (en) Non-volatile semiconductor memory
US8201037B2 (en) Semiconductor integrated circuit and method for controlling semiconductor integrated circuit
US20100008170A1 (en) Semiconductor tester and testing method of semiconductor memory
US8006146B2 (en) Test apparatus and test method for testing a plurality of devices under test
US20120079330A1 (en) Test device and test method for resistive random access memory and resistive random access memory device
KR102409926B1 (ko) 테스트 장치 및 이를 포함하는 테스트 시스템
US7791967B2 (en) Semiconductor memory device and method of testing the same
CN114113971A (zh) 集成电路及其测试方法
US8407406B2 (en) Semiconductor memory device and method of testing the same
US8341477B2 (en) Test board having a plurality of test modules and a test system having the same
US6907385B2 (en) Memory defect redress analysis treating method, and memory testing apparatus performing the method
KR100541048B1 (ko) 반도체 메모리 장치 및 이 장치의 테스트 방법
US6781398B2 (en) Circuit for testing an integrated circuit
US20110019492A1 (en) Test device and test method for resistive random access memory and resistive random access memory device
CN111292795B (zh) 存储器的内建自测试系统
US8310881B2 (en) Semiconductor device testing memory cells and test method
US7187586B1 (en) Flash memory erase verification systems and methods
US20240120014A1 (en) Test circuit and semiconductor apparatus including the same
US6772379B1 (en) Apparatus for verifying the data retention in non-volatile memories
US8120977B2 (en) Test method for nonvolatile memory device
WO2009058148A1 (en) Mram testing
KR20090123509A (ko) 불휘발성 메모리 소자의 테스트 방법
JP2023181864A (ja) 試験システム、試験方法、及び試験プログラム
CN114113972A (zh) 集成电路及其测试操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination