KR20090123509A - 불휘발성 메모리 소자의 테스트 방법 - Google Patents

불휘발성 메모리 소자의 테스트 방법 Download PDF

Info

Publication number
KR20090123509A
KR20090123509A KR1020080049631A KR20080049631A KR20090123509A KR 20090123509 A KR20090123509 A KR 20090123509A KR 1020080049631 A KR1020080049631 A KR 1020080049631A KR 20080049631 A KR20080049631 A KR 20080049631A KR 20090123509 A KR20090123509 A KR 20090123509A
Authority
KR
South Korea
Prior art keywords
bit line
memory
voltage
memory cells
test
Prior art date
Application number
KR1020080049631A
Other languages
English (en)
Inventor
김창일
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080049631A priority Critical patent/KR20090123509A/ko
Publication of KR20090123509A publication Critical patent/KR20090123509A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 불휘발성 메모리 소자의 테스트에 관한 것으로, 테스트를 위해 모든 메모리 블록의 메모리 셀들을 프로그램하는 단계; 둘 이상의 메모리 블록을 인에이블 하는 단계; 상기 인에이블된 메모리 블록의 워드라인을 차례로 선택하고, 상기 선택된 워드라인에 연결된 메모리 셀들의 프로그램 상태에 따라 프리차지된 비트라인의 전압이 변경되도록 하는 단계; 및 상기 비트라인의 전압레벨에 따른 데이터 상태를 확인하고, 해당 비트라인의 페일 여부를 확인하는 단계를 포함한다.
테스트, 메모리 블록, 비트라인

Description

불휘발성 메모리 소자의 테스트 방법{Method of testing a non volatile memory device}
본 발명은 불휘발성 메모리 소자의 테스트에 관한 것으로, 두개 이상의 메모리 블록을 인에이블 시켜 테스트를 수행할 수 있는 불휘발성 메모리 소자의 테스트 방법에 관한 것이다.
불휘발성 메모리 소자는 공정 과정에서 패키지를 하기 전에 메모리 소자가 정상적으로 동작하는지 여부를 테스트 하는 과정을 반드시 거친다. 이를 위해서 보통 웨이퍼 상에 형성되어 있는 메모리 소자들에 테스트를 위한 장치가 연결되어 테스트를 수행한다.
상기의 테스트를 수행할 때 한 번에 많은 메모리 소자의 테스트를 수행하는 것은 전체 테스트 시간을 줄이는데 중요한 요소이다. 이를 위해서 테스트 장치는 여러 개의 데이터 입출력을 위한 채널을 가지고 있으며, 이러한 채널이 각각의 메모리 소자에 데이터 입출력 패드에 연결됨으로써 테스트를 위한 데이터를 입력하고, 테스트 결과를 테스트 장치로 가져온다.
그러나 테스트 장치가 가지는 채널의 개수는 일정 개수로 한정되어 있기 때 문에 보다 많은 메모리 소자의 테스트를 한 번에 수행하기 위해서는 하나의 메모리 소자에 연결되는 채널의 개수가 작아져야 한다. 채널의 수가 작아지면 한 번에 테스트 할 수 있는 메모리 소자의 숫자가 늘어나므로 테스트 시간을 단축시킬 수 있다.
또한 테스트 시간을 줄이기 위해서 페이지 버퍼의 래치를 사용해서 데이터를 출력하는 시간을 제어하기도 한다.
따라서 본 발명이 이루고자 하는 기술적 과제는 불휘발성 메모리 소자의 테스트를 수행할 때, 다수의 메모리 블록을 한 번에 인에이블하여 테스트를 수행하여 테스트 시간을 줄일 수 있는 불휘발성 메모리 소자의 테스트 방법을 제공하는데 있다.
본 발명의 특징에 따른 불휘발성 메모리 소자의 테스트 방법은,
테스트를 위해 모든 메모리 블록의 메모리 셀들을 프로그램하는 단계; 둘 이상의 메모리 블록을 인에이블하는 단계; 상기 인에이블된 메모리 블록의 워드라인을 차례로 선택하고, 상기 선택된 워드라인에 연결된 메모리 셀들의 프로그램 상태에 따라 프리차지된 비트라인의 전압이 변경되도록 하는 단계; 및 상기 비트라인의 전압레벨에 따른 데이터 상태를 확인하고, 해당 비트라인의 페일 여부를 확인하는 단계를 포함한다.
상기 선택된 워드라인에 연결된 메모리 셀들 중 어느 하나라도 프로그램되지 않은 경우, 상기 비트라인 전압이 0V로 변경되는 것을 특징으로 한다.
상기 페일이 발생한 비트라인에 대한 리페어를 수행하는 것을 특징으로 한다.
본 발명의 다른 특징에 따른 불휘발성 메모리 소자의 테스트 방법은,
테스트를 위해 모든 메모리 블록의 메모리 셀들을 프로그램하는 단계; 두 개 의 메모리 블록을 인에이블하는 단계; 상기 인에이블된 메모리 블록의 워드라인을 차례로 선택하고, 상기 선택된 워드라인에 연결된 메모리 셀들의 프로그램 상태에 따라 프리차지된 비트라인의 전압이 변경되도록 하는 단계; 및 상기 비트라인의 전압레벨에 따른 데이터 상태를 확인하고, 해당 비트라인의 페일 여부를 확인하는 단계를 포함한다.
상기 선택된 워드라인에 연결된 메모리 셀들 중 어느 하나라도 프로그램되지 않은 경우, 상기 비트라인 전압이 0V로 변경되는 것을 특징으로 한다.
상기 페일이 발생한 비트라인에 대한 리페어를 수행하는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 불휘발성 메모리 소자의 테스트 방법은 동시에 여러 개의 메모리 블록을 인에이블 시켜 테스트를 수행하여 테스트 시간을 단축시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 블록도이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 불휘발성 메모리 소자(100)는 메모리 셀 어레이(110), 페이지 버퍼부(120) 및 X 디코더(130)를 포함한다.
메모리 셀 어레이(110)는 제 1 내지 제 N 메모리 블록(111-1 내지 111-N)을 포함한다. 제 1 내지 제 N 메모리 블록(111-1 내지 111-N)은 각각 데이터 저장을 위한 메모리 셀들을 포함하고, 메모리 셀들은 비트라인과 워드라인으로 연결된다. 이때 비트라인은 제 1 내지 제 N 메모리 블록(111-1 내지 111-N)에 공통으로 연결된다.
페이지 버퍼부(120)는 메모리 셀 어레이(110)의 비트라인에 연결되어, 메모리 셀에 프로그램할 데이터를 래치하거나, 메모리 셀에 프로그램된 데이터를 독출 하여 저장하는 페이지 버퍼회로(PB)들을 포함한다.
X 디코더(130)는 제어신호에 따라서 메모리 셀 어레이(110)의 블록을 인에이블시키고, 또한 각각의 워드라인들과 동작 전압 라인을 연결한다.
또한 불휘발성 메모리 소자(100)는 동작 제어를 위한 제어부, 동작 전압 생성을 위한 전압 생성부 및 페이지 버퍼부(120)의 데이터 입출력 경로 제공을 위한 Y 디코더 등을 포함한다. 도 1은 본 발명의 실시 예에서 설명하고자 하는 일부분만을 도시하였다.
상기와 같은 본 발명의 실시 예에 따른 불휘발성 메모리 소자(100)는 비트라인별로 테스트를 수행하고, 그 결과에 따라 비트라인을 리페어 한다.
도 2는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 테스트 방법의 동작 순서도이다.
이때, 도 2의 테스트 과정에 앞서서 모든 메모리 셀에 데이터를 프로그램하는 프로그램 동작이 선행된다. 그리고 각각의 비트라인별로 선택하여 데이터가 정상적으로 프로그램되었는지 여부를 확인한다.
상기 비트라인별로 데이터가 정상적으로 프로그램되었는지를 확인하는 방법을 도 2를 참조하여 설명하면 다음과 같다.
테스트를 위한 데이터의 프로그램이 완료된 후, 블록 인에이블 신호에 의해서 두개의 블록을 선택한다. 만약 제 1 메모리 블록(111-1)에서 제 N 메모리 블록(111-N)으로 순차적으로 메모리 블록을 선택한다면, 처음에는 제 1 및 제 2 메모리 블록(111-1, 111-2)을 인에이블한다(S201).
이후에는 워드라인 선택신호에 의해서 제 1 워드라인(WL<1>)으로부터 제 M 워드라인(WL<M>)으로 차례로 워드라인을 선택하고, 비트라인 전압 센싱을 하여(S203), 페일 또는 패스 여부를 판단한다(S207).
상기 비트라인 전압 센싱까지의 과정을 좀 더 상세히 설명하면 다음과 같다.
제 1 메모리 블록(111-1)과 제 2 메모리 블록(111-2)을 인에이블한 상태에서, 만약 제 1 워드라인(WL<1>)을 선택하는 워드라인 선택 신호가 입력되면 제 1 메모리 블록(111-1)의 제 1 워드라인(WL<1>_1)과 제 2 메모리 블록(111-1)의 제 1 워드라인(WL<1>_2)이 동시에 선택된다. 그리고 비트라인들은 앞서 언급한 바와 같이 제 1 내지 제 N 메모리 블록(111-1 내지 111-N)에 공통적으로 연결되어 있다.
그리고 비트라인을 프리차지한 후에, 상기 선택된 제 1 워드라인들(WL<1>_1, WL<1>_2)에는 독출전압(Vread)을 인가하고, 다른 워드라인들에는 패스전압(Vpass) 을 인가하여 비트라인 전압이 변경되도록 한다.
이후에 페이지 버퍼부(120)의 페이지 버퍼회로(PB)들이 비트라인의 전압을 센싱 하여 데이터를 저장한다. 본 발명의 실시 예에서는 테스트를 위해서 모든 메모리 셀들을 프로그램한 상태이므로 페이지 버퍼회로(PB)에는 프로그램 데이터가 저장되어야 정상이다. 그러나 페이지 버퍼회로(PB)에 프로그램 데이터가 저장되지 않은 비트라인은 페일이 발생한 것으로 판단할 수 있다.
정상적으로 프로그램된 메모리 셀의 문턱전압은 독출전압보다 높다. 따라서 정상적으로 프로그램된 메모리 셀이 연결된 비트라인은 프리차지된 전압레벨을 그대로 유지한다. 그러나 정상적으로 프로그램되지 못한 메모리 셀의 문턱전압은 독출전압보다 낮기 때문에 비트라인의 전압이 0V로 변경된다. 따라서 동일한 비트라인에 두 개의 메모리 셀이 연결된 상태에서 어느 하나의 메모리 셀이라도 프로그램이 되지 않았다면 경우에는 비트라인 전압이 변경되어 페일이 발생한 것으로 판단할 수 있다.
상기 페일이 발생한 것으로 판단된 비트라인에 대한 정보는 별도로 저장하여 이후에 리페어 동작을 수행하도록 한다.
상기의 단계 S205 내지 S207의 동작은 제 1 워드라인(WL<1>)부터 제 M 워드라인(WL<M>)까지 차례로 진행된다(S205 내지 S211). 그리고 모든 워드라인에 대한 테스트가 끝나면, 다음의 두개의 메모리 블록을 인에이블시키기 위해 블록 어드레스를 2 증가시킨다.
즉 제 1 및 제 2 메모리 블록(211-1, 211-2)을 테스트 한 후에는 제 3 및 제 4 메모리 블록(211-3, 211-4)을 인에이블 시켜 단계S203 내지 S211의 동작을 수행한다.
또한 본 발명의 다른 실시 예에서는 4개의 메모리 블록을 동시에 인에이블 시켜 테스트를 한다.
도 3은 본 발명의 제 2 실시 예에 따른 불휘발성 메모리 소자의 테스트 방법의 동작 순서도이다.
도 3의 동작에 앞서 테스트를 위해 모든 메모리 블록의 메모리 셀들을 프로그램하는 과정이 선행된다.
그리고 도 3에 나타난 바와 같이, 먼저 4 개의 메모리 블록을 인에이블시킨다(S301). 그리고 워드라인을 선택한다(S303).
이후에는 상기 도 2에서 설명한 바와 같이 비트라인 전압을 메모리 셀의 프로그램 상태에 따라 변경시켜 센싱 한다(S305). 그리고 센싱 결과에 따라 페일 또는 패스 비트라인을 판단한다(S307).
상기 단계S305 및 S307의 동작은 모든 워드라인에 대해서 수행된다(S305 내지 S3111). 모든 워드라인에 대한 패스/페일 판단이 완료되면 메모리 블록의 어드레스를 4 증가시켜(S315), 다시 단계S303 내지 S311을 수행한다.
본 발명의 제 2 실시 예는 4개의 메모리 블록을 한 번에 인에이블 시켜 수행하는 방식이다. 필요에 따라서는 그 이상의 메모리 블록을 한 번에 인에이블 시켜 테스트를 할 수 있다.
이를 위해서 테스트 동작을 수행할 때, 메모리 블록을 복수개 인에이블시킬 수 있는 알고리즘을 포함하고 있어야 한다. 또한 비트라인 전압을 센싱 하는 방식에서도 비트라인의 누설전류가 있느냐에 따라서 결과에 영향을 미칠 수 있기 때문에 비트라인 전압을 센싱 하는 방법이외에, 비트라인에 전류 미러 회로를 연결하여 이를 이용하는 방법을 적용할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 블록도이다.
도 2는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 테스트 방법의 동작 순서도이다.
도 3은 본 발명의 제 2 실시 예에 따른 불휘발성 메모리 소자의 테스트 방법의 동작 순서도이다.
*도면의 주요 부분의 간단한 설명*
110 : 메모리 셀 어레이 120 : 페이지 버퍼부
130 : X 디코더

Claims (6)

  1. 테스트를 위해 모든 메모리 블록의 메모리 셀들을 프로그램하는 단계;
    둘 이상의 메모리 블록을 인에이블하는 단계;
    상기 인에이블된 메모리 블록의 워드라인을 차례로 선택하고, 상기 선택된 워드라인에 연결된 메모리 셀들의 프로그램 상태에 따라 프리차지된 비트라인의 전압이 변경되도록 하는 단계; 및
    상기 비트라인의 전압레벨에 따른 데이터 상태를 확인하고, 해당 비트라인의 페일 여부를 확인하는 단계
    를 포함하는 불휘발성 메모리 소자의 테스트 방법.
  2. 제 1항에 있어서,
    상기 선택된 워드라인에 연결된 메모리 셀들 중 어느 하나라도 프로그램되지 않은 경우, 상기 비트라인 전압이 0V로 변경되는 것을 특징으로 하는 불휘발성 메모리 소자의 테스트 방법.
  3. 제 1항에 있어서,
    상기 페일이 발생한 비트라인에 대한 리페어를 수행하는 것을 특징으로 하는 불휘발성 메모리 소자의 테스트 방법.
  4. 테스트를 위해 모든 메모리 블록의 메모리 셀들을 프로그램하는 단계;
    두 개의 메모리 블록을 인에이블하는 단계;
    상기 인에이블된 메모리 블록의 워드라인을 차례로 선택하고, 상기 선택된 워드라인에 연결된 메모리 셀들의 프로그램 상태에 따라 프리차지된 비트라인의 전압이 변경되도록 하는 단계; 및
    상기 비트라인의 전압레벨에 따른 데이터 상태를 확인하고, 해당 비트라인의 페일 여부를 확인하는 단계
    를 포함하는 불휘발성 메모리 소자의 테스트 방법.
  5. 제 4항에 있어서,
    상기 선택된 워드라인에 연결된 메모리 셀들 중 어느 하나라도 프로그램되지 않은 경우, 상기 비트라인 전압이 0V로 변경되는 것을 특징으로 하는 불휘발성 메모리 소자의 테스트 방법.
  6. 제 4항에 있어서,
    상기 페일이 발생한 비트라인에 대한 리페어를 수행하는 것을 특징으로 하는 불휘발성 메모리 소자의 테스트 방법.
KR1020080049631A 2008-05-28 2008-05-28 불휘발성 메모리 소자의 테스트 방법 KR20090123509A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080049631A KR20090123509A (ko) 2008-05-28 2008-05-28 불휘발성 메모리 소자의 테스트 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080049631A KR20090123509A (ko) 2008-05-28 2008-05-28 불휘발성 메모리 소자의 테스트 방법

Publications (1)

Publication Number Publication Date
KR20090123509A true KR20090123509A (ko) 2009-12-02

Family

ID=41685738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080049631A KR20090123509A (ko) 2008-05-28 2008-05-28 불휘발성 메모리 소자의 테스트 방법

Country Status (1)

Country Link
KR (1) KR20090123509A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9189174B2 (en) 2012-07-24 2015-11-17 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of operating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9189174B2 (en) 2012-07-24 2015-11-17 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of operating the same

Similar Documents

Publication Publication Date Title
KR101926603B1 (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 번-인 테스트 방법
KR101890820B1 (ko) 어레이 일렉트릭 퓨즈를 구비하는 반도체 집적회로 및 그의 구동방법
US10839932B2 (en) Semiconductor device and operating method thereof
US7739560B2 (en) Nonvolatile semiconductor memory device and method of self-testing the same
US20130326295A1 (en) Semiconductor memory device including self-contained test unit and test method thereof
US8913451B2 (en) Memory device and test method thereof
KR100898039B1 (ko) 불휘발성 반도체 메모리 장치 및 그것의 프로그램 방법
US7480195B2 (en) Internal data comparison for memory testing
US8867288B2 (en) Memory device and test method thereof
KR20130024304A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20170099410A (ko) 고속 및 저전력 감지 증폭기
KR20100011751A (ko) 테스트 시스템 및 방법
KR20150086933A (ko) 반도체 메모리 장치
KR20140124545A (ko) 비휘발성 메모리 및 이의 부트업 동작 방법
KR102389722B1 (ko) 반도체 메모리 장치
JP2006040421A (ja) 半導体メモリ
JP2008052841A (ja) 自動セル閾値電圧測定に関する方法、装置及びシステム
KR20090123509A (ko) 불휘발성 메모리 소자의 테스트 방법
KR20060023632A (ko) 오픈 비트라인 셀 구조의 번인 테스트 스킴을 갖는 메모리장치 및 그 방법
JP4937219B2 (ja) 不揮発性半導体記憶装置
US9761329B2 (en) Built-in self-test (BIST) circuit and associated BIST method for embedded memories
KR20150093086A (ko) 반도체장치 및 반도체시스템
US20210312999A1 (en) Test device for memory, method for detecting hardware failure in memory device, and test apparatus of memory array
CN110751975B (zh) 存储器件及其测试电路
KR20100087310A (ko) Ｍｒａｍ 테스팅

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination