TWI609221B - 液晶顯示裝置的驅動方法 - Google Patents

液晶顯示裝置的驅動方法 Download PDF

Info

Publication number
TWI609221B
TWI609221B TW106111407A TW106111407A TWI609221B TW I609221 B TWI609221 B TW I609221B TW 106111407 A TW106111407 A TW 106111407A TW 106111407 A TW106111407 A TW 106111407A TW I609221 B TWI609221 B TW I609221B
Authority
TW
Taiwan
Prior art keywords
film
oxide semiconductor
transistor
liquid crystal
semiconductor film
Prior art date
Application number
TW106111407A
Other languages
English (en)
Other versions
TW201734615A (zh
Inventor
三宅博之
宍戶英明
荒澤亮
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201734615A publication Critical patent/TW201734615A/zh
Application granted granted Critical
Publication of TWI609221B publication Critical patent/TWI609221B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3265—Power saving in display device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

液晶顯示裝置的驅動方法
本發明係關於一種在像素中包括電晶體的主動矩陣型液晶顯示裝置的驅動方法。
近年來，作為兼有多晶矽或微晶矽所具有的高遷移率和非晶矽所具有的均勻的元件特性的新的用於半導體元件的材料，被稱為氧化物半導體的呈現半導體特性的金屬氧化物引人注目。金屬氧化物用於多種用途，例如作為眾所周知的金屬氧化物的氧化銦用於液晶顯示裝置中的像素電極材料。作為呈現半導體特性的金屬氧化物，例如有氧化鎢、氧化錫、氧化銦、氧化鋅等，並且已知將上述呈現半導體特性的金屬氧化物用於通道形成區的電晶體(專利文獻1以及專利文獻2)。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
低功耗是半導體顯示裝置的性能評價上的重要點中之一，並且液晶顯示裝置也根據相同的點進行評價。特別是，至於行動電話等的可攜式電子設備，因為如果液晶顯示裝置的功耗高，則導致連續使用時間縮短的缺點，所以需要低功耗。
而且，由於在透過型液晶顯示裝置中，藉由提高像素中的透過光的區域佔有的比例，即提高孔徑比，可以有效地利用從背光燈發射的光，因此可以減少功耗。但是，當優先孔徑比的提高地決定像素的佈局時，需要縮小構成像素的電晶體及電容元件等的半導體元件的尺寸。因為如果電容元件的電容值變小，則能夠保持圖像信號的電位的期間變短，所以所顯示的影像品質降低。
鑒於上述課題，本發明的一個實施例的課題是提供一種液晶顯示裝置的驅動方法，其中可以防止影像品質的降低並實現功耗的降低。
在本發明的一個實施例中，像素包括液晶元件以及控制向該液晶元件的圖像信號的供給的電晶體。本發明的一個實施例的特徵在於：上述電晶體是截止電流極小的絕緣閘極場效應電晶體(下面，簡單地稱為電晶體)；上述電晶體的通道形成區包括其能隙寬於矽半導體的能隙，且其本徵載子密度低於矽的本徵載子密度的半導體材料。藉由 在通道形成區中包括具有上述特性的半導體材料，可以實現截止電流顯著低，且耐壓性高的的電晶體。作為這種半導體材料，例如可舉出具有大能隙，即矽的能隙的2倍以上的能隙的氧化物半導體。
在本發明的一個實施例中，藉由將截止電流顯著低的電晶體用於像素，與使用一般的由矽或鍺等的半導體材料形成的電晶體的情況相比，可以在較長的時間內保持圖像信號的電位。因此，即使不將電容元件連接到液晶元件以保持圖像信號的電位，也可以防止所顯示的影像品質降低。
另外，在液晶元件所具有的像素電極和用來向像素輸入圖像信號的信號線之間形成寄生電容。而且，在不將電容元件連接到液晶元件時，像素電極的電位容易受到上述寄生電容的影響。因此，被稱為串擾的現象容易發生，其中當在保持圖像信號的電位的期間中信號線的電位變化時，隨著該變化而上述像素電極的電位也變動。當發生串擾時，對比度降低。
於是，在本發明的一個實施例中，當使像素進行反轉驅動時，向以在其間夾有像素電極的方式配置的一對信號線輸入具有相反的極性的圖像信號。注意，具有彼此相反的極性的圖像信號是指：當將液晶元件的對置電極的電位設定為基準電位時，一方是具有高於基準電位的電位的圖像信號，而另一方是具有低於基準電位的電位的圖像信號。
明確而言，進行源極線反轉，其中向連接到一個信號線的多個像素及連接到與上述信號線相鄰的一個信號線的多個像素輸入在任意一個訊框期間具有相反的極性的圖像信號。或者，進行點反轉，其中向連接到一個信號線的多個像素及分別與所述多個像素相鄰並連接到與所述一個信號線相鄰的其他信號線的多個像素輸入在任意一個訊框期間具有相反的極性的圖像信號，且在連接到同一信號線的多個像素中向相鄰的像素輸入具有相反的極性的圖像信號。
由於藉由進行上述反轉驅動，相鄰的一對信號線的電位變動到彼此相反的方向，因此消除任意的像素電極所受到的電位的變動。由此，可以抑制串擾的發生。
另外，減少成為電子給體(施體)的水分或氫等的雜質而被高純度化的氧化物半導體(purified OS)是i型(本徵半導體)或無限趨近於i型。因此，使用上述氧化物半導體的電晶體具有截止電流顯著低的特性。明確而言，利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測量的被高純度化的氧化物半導體的氫濃度值為5×1019/cm3以下，較佳為5×1018/cm3以下，還較佳為5×1017/cm3以下，更佳為1×1016/cm3以下。由此，可以藉由霍爾效應測量進行測量的氧化物半導體膜的載子密度低於1×1014/cm3、低於1×1012/cm3或低於1×1011/cm3。此外，氧化物半導體的能隙為2eV以上、2.5eV以上或3eV以上。藉由使用充分地減少水分或氫等的雜質濃度而 被高純度化的氧化物半導體膜，可以降低電晶體的截止電流。
在此，說明氧化物半導體膜中的氫濃度的分析。使用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測量氧化物半導體膜中及導電膜中的氫濃度。已知的是：在SIMS分析中，由於其原理而難以獲得樣品表面附近或材質不同的膜的疊層介面附近的準確資料。因此，當使用SIMS來分析膜中的厚度方向上的氫濃度分佈時，採用在物件的膜所存在的範圍中沒有值的極端變動且可以獲得大致一定的值的區域中的平均值作為氫濃度。另外，當測定物件的膜的厚度小時，有時因受到相鄰的膜內的氫濃度的影響而找不到可以獲得大致一定的值的區域。此時，採用該膜所存在的區域中的氫濃度的最大值或最小值作為該膜中的氫濃度。再者，當在該膜所存在的區域中沒有最大值的峰值、最小值的谷形時，採用拐點的值作為氫濃度。
明確而言，根據各種實驗可以證明將被高純度化的氧化物半導體膜用作啟動層的電晶體的截止電流低。例如，通道寬度為1×106μm，且通道長度為10μm的元件也可以在源極電極和汲極電極之間的電壓(汲極電壓)為1V至10V的範圍內獲得截止電流(閘極電極和源極電極之間的電壓為0V以下時的汲極電極)為半導體參數分析儀的測量極限以下，即1×10-13A以下的特性。在此情況下，可知相當於截止電流除以電晶體的通道寬度的數值的截止電流 密度為100zA/μm以下。此外，藉由使用使電容元件和電晶體連接，並由該電晶體控制流入到電容元件的電荷或從電容元件流出的電荷的電路，來進行截止電流密度的測量。在該測量時，將被高純度化的氧化物半導體膜用於上述電晶體的通道形成區，且根據電容元件的每個單位時間的電荷量推移測量該電晶體的截止電流密度。其結果是，可知當電晶體的源極電極和汲極電極之間的電壓為3V時，可以獲得更低的截止電流密度，即幾十yA/μm。因此，在根據本發明的一個實施例的半導體裝置中，取決於源極電極和汲極電極之間的電壓，而可以將以被高純度化的氧化物半導體膜為啟動層的電晶體的截止電流密度設定為100yA/μm以下，較佳設定為10yA/μm以下，更佳設定為1yA/μm以下。由此，以被高純度化的氧化物半導體膜為啟動層的電晶體的截止電流比使用具有晶性的矽的電晶體的截止電流顯著低。
另外，在使用被高純度化的氧化物半導體形成的電晶體中，幾乎不呈現截止電流的溫度依賴性。可以認為這原因是：藉由去除在氧化物半導體中成為電子給體(施體)的雜質使氧化物半導體高純度化，而導電型無限趨近於本徵型，費米能階位於禁止帶中央。此外，氧化物半導體的能隙為3eV以上，且熱激發載子極少也是沒有呈現溫度依賴性的原因之一。此外，源極電極及汲極電極處於退化狀態也是沒有呈現溫度依賴性的原因之一。電晶體主要根據從退化狀態的源極電極注入到氧化物半導體中的載子而工 作，且載子密度沒有的溫度依賴性，因此可以解釋截止電流不呈現溫度依賴性的現象。
另外，作為氧化物半導體，可以使用：四元金屬氧化物的In-Sn-Ga-Zn-O類氧化物半導體；三元金屬氧化物的In-Ga-Zn-O類氧化物半導體、In-Sn-Zn-O類氧化物半導體、In-Al-Zn-O類氧化物半導體、Sn-Ga-Zn-O類氧化物半導體、Al-Ga-Zn-O類氧化物半導體、Sn-Al-Zn-O類氧化物半導體；二元金屬氧化物的In-Zn-O類氧化物半導體、Sn-Zn-O類氧化物半導體、Al-Zn-O類氧化物半導體、Zn-Mg-O類氧化物半導體、Sn-Mg-O類氧化物半導體、In-Mg-O類氧化物半導體、In-Ga-O類氧化物半導體；或者In-O類氧化物半導體、Sn-O類氧化物半導體、Zn-O類氧化物半導體等。另外，在本發明說明中，例如In-Sn-Ga-Zn-O類氧化物半導體是指具有銦(In)、錫(Sn)、鎵(Ga)、鋅(Zn)的金屬氧化物，而對其化學計量組成比沒有特別的限制。另外，上述氧化物半導體也可以包含矽。
或者，可以利用化學式InMO3(ZnO)m(m>0，m不一定是自然數)表示氧化物半導體。這裏，M表示選自Ga、Al、Mn及Co中的一種或多種金屬元素。
在本發明的一個實施例中，藉由將截止電流顯著低的電晶體用於像素，即使不將電容元件連接到液晶元件也可以防止所顯示的影像品質的降低。因此，可以提高孔徑比而減少功耗。而且，在本發明的一個實施例中，藉由使用 源極線反轉或點反轉，即使不使用電容元件也可以抑制串擾，來提高影像品質。
100‧‧‧像素
101‧‧‧像素部
102‧‧‧電晶體
103‧‧‧液晶元件
104‧‧‧像素電極
106‧‧‧寄生電容
107‧‧‧寄生電容
200‧‧‧基板
201‧‧‧絕緣膜
202‧‧‧導電膜
204‧‧‧閘極絕緣膜
205‧‧‧半導體膜
206‧‧‧導電膜
207‧‧‧導電膜
208‧‧‧絕緣膜
210‧‧‧遮罩膜
600‧‧‧液晶顯示裝置
601‧‧‧信號線驅動電路
602‧‧‧移位暫存器
603‧‧‧儲存電路
604‧‧‧儲存電路
605‧‧‧電位轉移器
606‧‧‧DAC
607‧‧‧類比緩衝器
608‧‧‧掃描線驅動電路
609‧‧‧移位暫存器
610‧‧‧數位緩衝器
611‧‧‧像素部
700‧‧‧基板
701‧‧‧絕緣膜
702‧‧‧閘極電極
703‧‧‧閘極絕緣膜
704‧‧‧氧化物半導體膜
705‧‧‧導電膜
706‧‧‧導電膜
707‧‧‧絕緣膜
708‧‧‧電晶體
801‧‧‧測量系統
811‧‧‧電晶體
812‧‧‧電晶體
813‧‧‧電容元件
814‧‧‧電晶體
815‧‧‧電晶體
1400‧‧‧基板
1401‧‧‧電晶體
1402‧‧‧閘極電極
1403‧‧‧閘極絕緣膜
1404‧‧‧氧化物半導體膜
1405‧‧‧導電膜
1406‧‧‧導電膜
1407‧‧‧絕緣膜
1408‧‧‧絕緣膜
1410‧‧‧像素電極
1411‧‧‧取向膜
1413‧‧‧對置電極
1414‧‧‧取向膜
1415‧‧‧液晶
1416‧‧‧密封材料
1417‧‧‧間隔物
1420‧‧‧基板
1430‧‧‧遮罩膜
1601‧‧‧面板
1602‧‧‧擴散板
1603‧‧‧稜鏡片
1604‧‧‧擴散板
1605‧‧‧導光板
1606‧‧‧反射板
1607‧‧‧光源
1608‧‧‧電路基板
1609‧‧‧COF膠帶
1610‧‧‧FPC
1611‧‧‧基板
2400‧‧‧基板
2401‧‧‧閘極電極
2402‧‧‧閘極絕緣膜
2403‧‧‧氧化物半導體膜
2405a‧‧‧源極電極
2405b‧‧‧汲極電極
2406‧‧‧通道保護膜
2407‧‧‧絕緣膜
2409‧‧‧絕緣膜
2411‧‧‧閘極電極
2412‧‧‧背閘極電極
2413‧‧‧閘極絕緣膜
2414‧‧‧閘極絕緣膜
2436‧‧‧基底膜
2450‧‧‧電晶體
2460‧‧‧電晶體
2470‧‧‧電晶體
2480‧‧‧電晶體
7011‧‧‧外殼
7012‧‧‧顯示部
7013‧‧‧支撐台
7031‧‧‧外殼
7032‧‧‧外殼
7033‧‧‧顯示部
7034‧‧‧顯示部
7035‧‧‧麥克風
7036‧‧‧揚聲器
7037‧‧‧操作鍵
7038‧‧‧觸控筆
7041‧‧‧外殼
7042‧‧‧顯示部
7043‧‧‧音頻輸入部
7044‧‧‧音頻輸出部
7045‧‧‧操作鍵
7046‧‧‧光接收部
7051‧‧‧外殼
7052‧‧‧顯示部
7053‧‧‧操作鍵
在附圖中：圖1A是像素部的電路圖，而圖1B示意性地示出其驅動方法的圖；圖2A和2B是示意性地示出當利用源極線反轉驅動時供給到各像素的圖像信號的極性的圖；圖3A和3B是示意性地示出當利用點反轉驅動時供給到各像素的圖像信號的極性的圖；圖4是利用源極線反轉驅動使像素部工作時的時序圖；圖5A是像素的俯視圖，而圖5B是像素的剖面圖；圖6A至6C是示出電晶體的製造方法的剖面圖；圖7A至7D是電晶體的剖面圖；圖8是特性評價電路的電路圖；圖9是特性評價電路的時序圖；圖10是示出特性評價電路中的經過時間Time和輸出信號的電位Vout之間的關係的圖；圖11是示出特性評價電路中的經過時間Time和根據該測量計算了的洩漏電流之間的關係的圖；圖12是示出特性評價電路中的節點A的電位和洩漏電流之間的關係的圖； 圖13是液晶顯示裝置的方塊圖；圖14是像素的剖面圖；圖15是示出液晶顯示裝置的結構的透視圖；圖16A至16D是電子設備的圖；以及圖17A是像素的俯視圖，而圖17B是像素的剖面圖。
下面，關於本發明的實施例模式參照附圖給予詳細說明。但是，所屬技術領域的普通技術人員可以很容易地理解一個事實就是本發明不侷限於下面的說明，而其方式和詳細內容在不脫離其宗旨及其範圍內可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在以下所示的實施例模式所記載的內容中。
[實施例模式1]
在用於根據本發明的一個實施例的驅動方法的液晶顯示裝置中，多個像素分別包括液晶元件以及控制向該液晶元件的圖像信號的供給的電晶體。而且，用來選擇上述多個像素的多個掃描線及用來向被選擇的像素供給圖像信號的多個信號線分別連接到上述多個像素。
圖1A示出設置有多個像素100的像素部101的結構作為一例。在圖1A中，各像素100包括信號線S1至信號線Sx中的至少一個以及掃描線G1至掃描線Gy中的至 少一個。此外，像素100包括用作切換元件的電晶體102以及液晶元件103。液晶元件103包括像素電極、對置電極及被施加像素電極和對置電極之間的電壓的液晶。
電晶體102控制是否向液晶元件103的像素電極供給信號線的電位，即圖像信號的電位。液晶元件103的對置電極被施加預定的基準電位。
而且，本發明的一個實施例的特徵在於：在上述電晶體102的通道形成區包括其能隙寬於矽半導體的能隙，且其本徵載子密度低於矽的本徵載子密度的半導體。作為上述半導體的一例，可以應用由碳化矽(SiC)、氮化鎵(GaN)等的化合物半導體、氧化鋅(ZnO)等的金屬氧化物等構成的氧化物半導體等。尤其是，氧化物半導體具有如下優點，即可以藉由濺射法、濕式法(印刷法等)形成，且量產性高等。此外，碳化矽的處理溫度大致是1500℃，氮化鎵的處理溫度大致為1100℃，但是也可以在室溫下形成氧化物半導體膜。因此，可以在容易以廉價得到的玻璃基板上形成氧化物半導體。此外，也可以在使用不能耐受以1500℃至2000℃的高溫進行的熱處理的半導體的積體電路上層疊使用氧化物半導體的半導體元件。另外，可以對應於基板的大型化。由此，特別是，在上述半導體中，氧化物半導體具有高量產性的優點。此外，在為了提高電晶體的性能(例如，場效應遷移率)而想要獲得結晶氧化物半導體的情況下，也可以藉由250℃至800℃的熱處理容易獲得結晶氧化物半導體。
在下面的說明中，以作為能隙寬的半導體，使用具有上述優點的氧化物半導體的情況為例子而描述。
藉由在通道形成區中包括具有如上所述的特性的半導體材料，可以實現截止電流極低且耐壓性高的電晶體102。而且，藉由將具有上述結構的電晶體102用作切換元件，可以與使用一般的由矽或鍺等的半導體材料形成的電晶體的情況相比防止積累在液晶元件103中的電荷洩漏。因此可以在更長的期間保持圖像信號的電位，由此即使不將電容元件連接到液晶元件103以保持圖像信號的電位，也可以防止所顯示的影像品質的降低。因此，因為藉由不設置電容元件或藉由使電容元件的尺寸抑制為小，可以提高孔徑比，所以可以減少液晶顯示裝置的功耗。
另外，在本發明說明中，電容元件與液晶元件本身所具有的電容區別。
此外，在沒有特別的說明的情況下，至於n通道型電晶體，本發明說明中的截止電流是指在使汲極電極的電位高於源極電極及閘極電極的電位的狀態下，當以源極電極的電位為標準時的閘極電極的電位為0以下時流過在源極電極和汲極電極之間的電流。或者，至於p通道型電晶體，本發明說明中的截止電流是指在使汲極電極的電位低於源極電極及閘極電極的電位的狀態下，當以源極電極的電位為標準時的閘極電極的電位為0以上時流過在源極電極和汲極電極之間的電流。
另外，根據電晶體的極性及供給到各電極的電位的差 異而電晶體所具有的源極電極和汲極電極的術語被互換地使用。一般而言，在n通道型電晶體中，將被供給低電位的電極稱為源極電極，而將被供給高電位的電極稱為汲極電極。另外，在p通道型電晶體中，將被供給低電位的電極稱為汲極電極，而將被供給高電位的電極稱為源極電極。下面，以源極電極和汲極電極中的任一個為第一端子，以另一方為第二端子，而說明電晶體102和液晶元件103之間的具體連接關係。
電晶體102的閘極電極連接到掃描線G1至掃描線Gy中任一個。電晶體102的第一端子連接到信號線S1至信號線Sx中任一個，電晶體102的第二端子連接到液晶元件103的像素電極。
另外，根據需要，像素100還可以包括電晶體、二極體、電阻元件、電容元件、電感器等的其他電路元件。
雖然圖1A示出在像素100中將一個電晶體102用作切換元件的情況，但是本發明不侷限於該結構。也可以使用用作一個切換元件的多個電晶體。當多個電晶體用作一個切換元件的情況下，上述多個電晶體可以並聯連接，串聯連接或組合串聯和並聯而連接。
在本發明說明中，電晶體串聯連接的狀態例如是指僅第一電晶體的第一端子和第二端子中的任一個連接到第二電晶體的第一端子和第二端子中任一個的狀態。此外，電晶體並聯連接的狀態是指第一電晶體的第一端子連接到第二電晶體的第一端子，而第一電晶體的第二端子連接到第 二電晶體的第二端子的狀態。
注意，在本發明說明中，連接是指電連接，並相當於能夠供應或傳送電流、電壓或電位的狀態。因此，連接狀態不一定必須是指直接連接的狀態，而在其範疇內還包括以能夠供應或傳送電流、電壓或電位的方式藉由佈線、電阻、二極體、電晶體等的電路元件間接地連接的狀態。
此外，當在電路圖上獨立的構成要素彼此連接時，也在實際上，有一個導電膜兼具有多個構成要素的功能的情況，例如佈線的一部分用作電極的情況等。本發明說明中的連接的範疇內包括這種一個導電膜兼具有多個構成要素的功能的情況。
圖1B示出連接到任意的信號線Si(i是1至x-1中的任一個)的一行像素100的結構。但是與圖1A不同地，圖1B圖示液晶元件103所具有的像素電極104代替液晶元件103。
在連接到信號線Si的像素100中，以被信號線Si和與信號線Si相鄰的信號線Si+1夾住的方式配置有像素電極104。在電晶體102處於截止狀態時，在理想上像素電極104和信號線Si電分離。此外，在理想上像素電極104和信號線Si+1也電分離。但是，在實際上，在像素電極104和信號線Si之間有寄生電容106，並且在像素電極104和信號線Si+1之間有寄生電容107。
在不將液晶元件103連接到電容元件的情況下，或連接到液晶元件103的電容元件的電容值小的情況下，像素 電極104的電位容易受到上述寄生電容106和寄生電容107的影響。因此，容易發生所謂的串擾的現象，其中即使在保持圖像信號的電位的期間中電晶體102處於截止狀態，也隨著信號線Si或信號線Si+1的電位的變化而上述像素電極104的電位變動。由此，當作為液晶元件103使用常白的液晶元件時，影像成為泛白色，而對比度降低。
於是，在本發明的一個實施例中，在任意的一個訊框期間中，向以在其間夾有像素電極104的方式配置的信號線Si和信號線Si+1輸入具有彼此相反的極性的圖像信號。
例如，如圖1B所示，首先在第一訊框期間中，向信號線Si輸入具有正(+)的極性的圖像信號，向信號線Si+1輸入負(-)的極性的圖像信號。接著，在第二訊框期間中，向信號線Si輸入具有負(-)的極性的圖像信號，向信號線Si+1輸入正(+)的極性的圖像信號。接著，在第三訊框期間中，向信號線Si輸入具有正(+)的極性的圖像信號，向信號線Si+1輸入負(-)的極性的圖像信號。
像這樣，藉由向信號線Si及信號線Si+1輸入具有彼此相反的極性的圖像信號，信號線Si的電位變化所引起的像素電極104的電位變動和信號線Si+1的電位變化所引起的像素電極104的電位變動在相反方向上起作用而彼此消除。由此，在不將電容元件連接到液晶元件103的情況下，或連接到液晶元件103的電容元件的電容值小的情 況下，也可以將像素電極104的電位變動抑制為小。因此，可以抑制串擾的發生來提高影像品質。
注意，作為向相鄰的信號線輸入具有彼此相反的極性的圖像信號的驅動方法，有源極線反轉驅動法及點反轉驅動法。
圖2A和2B示意性地示出使用源極線反轉驅動時的供給到各像素的像素信號的極性。在圖2A中，由符號+表示在任意一個訊框期間被供給的圖像信號的極性為正的像素。在圖2A中，由符號-表示在任意一個訊框期間被供給的圖像信號的極性為負的像素。此外，在圖2B中，由符號+表示在圖2A的下一個訊框期間被供給的圖像信號的極性為正的像素。在圖2B中，由符號-表示在圖2A的下一個訊框期間被供給的圖像信號的極性為負的像素。
如圖2A和2B所示，在源極線反轉中，向所有連接到同一信號線的多個像素供給具有同一極性的圖像信號。而且，向所有連接到相鄰的信號線的多個像素供給具有與上述極性相反的極性的圖像信號。
此外，圖3A和3B示意性地示出使用點反轉驅動時的供給到各像素的像素信號的極性。在圖3A中，由符號+表示在任意一個訊框期間被供給的圖像信號的極性為正的像素，由符號-表示在任意一個訊框期間被供給的圖像信號的極性為負的像素。此外，在圖3B中，由符號+表示在圖3A的下一個訊框期間被供給的圖像信號的極性為正的像素，由符號-表示在圖3A的下一個訊框期間被供給的 圖像信號的極性為負的像素。
如圖3A和3B所示，在點反轉驅動中，向連接到一個信號線的多個像素和分別與所述多個像素相鄰並連接到與所述一個信號線相鄰的其他信號線的多個像素供給具有相反的極性的圖像信號。並且，在連接到同一信號線的多個像素中，向彼此相鄰的像素供給具有相反的極性的圖像信號。換言之，當關注一個訊框期間時，輸入到一個信號線的圖像信號的極性交替反轉。
接著，圖4示出藉由源極線反轉驅動使圖1A所示的像素部101工作時的時序圖。明確而言，在圖4中示出供給到掃描線G1的信號的電位的時間變化、供給到信號線S1至信號線Sx的圖像信號的電位以及連接到掃描線G1的各像素所具有的像素電極的電位的時間變化。
首先，藉由向掃描線G1輸入具有脈衝的信號，掃描線G1被選擇。在連接到被選擇的掃描線G1的多個像素中的各像素100中，電晶體102導通。然後，當在電晶體102處於導通狀態下向信號線S1至信號線Sx供給圖像信號的電位時，藉由導通狀態的電晶體102將圖像信號的電位供給到液晶元件103的像素電極。
圖4所示的時序圖示出在第一訊框期間的掃描線G1被選擇的期間中，向第奇數個信號線S1、信號線S3...依次輸入有具有正的極性的圖像信號，向第偶數個信號線S2、信號線S4...信號線Sx輸入有具有負的極性的圖像信號的例子。因此，向連接到第奇數個信號線S1、信號線 S3...信號線Sx-1的像素100中的像素電極(S1)、像素電極(S3)...像素電極(Sx-1)供給有具有正的極性的圖像信號。此外，向連接到第偶數個信號線S2、信號線S4...信號線Sx的像素100中的像素電極(S2)、像素電極(S4)...像素電極(Sx)供給有具有負的極性的圖像信號。
在液晶元件103中，根據供給到像素電極和對置電極之間的電壓值而液晶分子的取向變化，且透射率變化。因此藉由根據圖像信號的電位控制液晶元件103的透射率，液晶元件103可以顯示灰度。
當向信號線S1至信號線Sx的圖像信號的輸入結束時，掃描線G1的選擇也結束。當掃描線的選擇結束時，在具有該掃描線的像素100中，電晶體102截止。於是，液晶元件103保持供給到像素電極和對置電極之間的電壓來維持灰度的顯示。然後，掃描線G2至掃描線Gy依次被選擇，且在連接到上述各掃描線的像素中，進行與掃描線G1被選擇的期間同樣的工作。
接著，在第二訊框期間中，掃描線G1再次被選擇。而且在第二訊框期間的掃描線G1被選擇的期間中，與第一訊框期間的掃描線G1被選擇的期間不同地，向第奇數個信號線S1、信號線S3...信號線Sx-1依次輸入有具有負的極性的圖像信號，向第偶數個信號線S2、信號線S4...信號線Sx輸入有具有正的極性的圖像信號。因此，向連接到第奇數個信號線S1、信號線S3...的像素100中的像 素電極(S1)、像素電極(S3)...像素電極(Sx-1)供給有具有負的極性的圖像信號。此外，向連接到第偶數個信號線S2、信號線S4...信號線Sx的像素100中的像素電極(S2)、像素電極(S4)...像素電極(Sx)供給有具有正的極性的圖像信號。
在第二訊框期間中，當向信號線S1至信號線Sx的圖像信號的輸入結束時，掃描線G1的選擇也結束。然後，從掃描線G2至掃描線Gy依次被選擇，且在連接到上述各掃描線的像素中，進行與掃描線G1被選擇的期間同樣的工作。
然後，在第三訊框期間和第四訊框期間中也同樣地反復上述工作。
注意，雖然圖4所示的時序圖例示從信號線S1至信號線Sx依次輸入有圖像信號的情況，但是本發明不侷限於該結構。既可以向信號線S1至信號線Sx一齊輸入圖像信號，也可以向多個信號線的每個依次輸入有圖像信號。
此外，雖然在本實施例模式中說明了採用逐行掃描方式選擇掃描線的情況，但是也可以採用隔行掃描方式選擇掃描線。
另外，藉由進行以對置電極的參考電位為標準使圖像信號的電位的極性反轉的反轉驅動，可以防止被稱為殘影的液晶的劣化。但是，由於在進行反轉驅動的情況下，當圖像信號的極性變化時供給到信號線的電位的變化變大，因此用作切換元件的電晶體102的源極電極和汲極電極之 間的電位差也變大。因此，在電晶體102中容易發生特性劣化諸如臨界值電壓的遷移等。此外，為了維持液晶元件103所保持的電壓，需要即使源極電極和汲極電極之間的電位差大，也截止電流低。在本發明的一個實施例中，由於將其能隙寬於矽或鍺的能隙，且其本徵載子密度低於矽或鍺的本徵載子密度的氧化物半導體等的半導體用於電晶體102，因此可以提高電晶體102的耐壓性，且顯著地減少截止電流。由此，與使用一般的由矽或鍺等的半導體材料形成的電晶體的情況相比，可以防止電晶體102的劣化，並維持液晶元件103所保持的電壓。
注意，一般而言，液晶的從被施加電壓到其透射率收斂的回應時間為幾十msec左右。由此，液晶的緩慢的回應容易作為動態影像的模糊被人眼察覺。於是，本發明的一個實施例也可以採用過驅動，其中暫時增大施加到液晶元件103的電壓來快速地使液晶取向變化。藉由採用過驅動，提高液晶的回應速度並防止動態影像的模糊，從而可以改善動態影像的影像品質。
此外，由於當在電晶體102截止之後也液晶元件的透射率不收斂而繼續變化時，液晶的相對介電常數也發生變化，因此液晶元件所保持的電壓容易發生變化。特別是，在如本發明的一個實施例那樣，不將電容元件並聯連接到液晶元件的情況下或者即使將電容元件並聯連接到液晶元件也其電容值小的情況下，上述液晶元件所保持的電壓顯著容易發生變化。但是，由於藉由使用上述過驅動可以縮 短回應時間，因此可以降低電晶體102截止之後的液晶元件的透射率的變化。由此，在不將電容元件並聯連接到液晶元件的情況下或者即使將電容元件並聯連接到液晶元件也其電容值小的情況下，也在電晶體102截止之後防止液晶元件所保持的電壓的變化。
接著，說明本發明的一個實施例中的像素的具體結構。圖5A示出本發明的一個實施例中的像素的俯視圖的一例。此外，圖5B示出沿著圖5A的虛線A1-A2的剖面圖。
在圖5A所示的像素100中，在基板200上形成有絕緣膜201，且在絕緣膜201上形成有導電膜202。導電膜202用作掃描線及電晶體102的閘極電極。此外，在導電膜202上形成有閘極絕緣膜204，在閘極絕緣膜204上的與導電膜202重疊的位置上形成有半導體膜205。半導體膜205包括其能隙比矽半導體的能隙寬，且其本徵載子密度比矽的載子密度低的半導體，例如包括氧化物半導體。並且，半導體膜205用作電晶體102的啟動層。
此外，在半導體膜205上形成有導電膜206和導電膜207。藉由利用蝕刻等將形成在閘極絕緣膜204及半導體膜205上的一個導電膜加工為所希望的形狀，來可以形成導電膜206和導電膜207。導電膜206用作信號線及電晶體102的第一端子。此外，導電膜207用作電晶體102的第二端子。
在半導體膜205、導電膜206及導電膜207上形成有 絕緣膜208，在絕緣膜208上形成有液晶元件103所具有的像素電極104。像素電極104藉由形成在絕緣膜208中的接觸孔連接到導電膜207。
如圖5A所示，在本發明的一個實施例中，不將電容元件並聯連接到液晶元件。換言之，導電膜207只電連接到像素電極104和半導體膜205。因此可以大幅度地提高像素100的孔徑比。
另外，雖然在圖5A中，作為一例示出反交錯型電晶體102，但是電晶體102也可以具有其他電晶體結構，諸如底閘型或頂閘型。
作為像素電極104，使用具有透光性的導電膜。藉由濺射法、真空蒸鍍法等使用氧化銦、氧化銦氧化錫混合氧化物(下面縮寫為ITO)等，來形成具有透光性的導電膜。作為具有透光性的導電膜的其他材料，也可以使用包含氮的Al-Zn-O類氧化物半導體、包含氮的Zn-O類氧化物半導體、包含氮的Sn-Zn-O類氧化物半導體。
另外，在實際上，在像素部配置有多個上述像素100。多個像素100也可以採用條形配置、三角配置或拜爾(Bayer)配置排列在像素部中。
此外，在進行彩色顯示時使用的顏色不侷限於RGB(R是紅，G是綠，B是藍)的三種顏色，而也可以使用更多種顏色。例如還可以使用RGBW(W是白)或對RGB加上黃色、青色、品紅色等的一種以上顏色來進行彩色顯示。
另外，也可以在圖5A和5B所示的像素中設置有能夠遮罩光的遮罩膜。圖17A示出使遮罩膜210與圖5A和5B所示的像素100重疊的情況下的俯視圖的一例。此外，圖17B示出沿著圖17A的虛線A1-A2的剖面圖。如圖17A和17B所示，在遮罩膜210與像素電極104重疊的區域中具有開口部。由此，由遮罩膜210對半導體膜205進行遮光，從而可以防止半導體膜205所包括的氧化物半導體的光劣化，並防止引起特性的劣化諸如電晶體102的臨界值電壓的遷移等。此外，藉由將遮罩膜210設置在像素之間，可以防止視覺確認到像素之間的液晶的取向錯亂所引起的旋錯(disclination)。
此外，如圖17A和17B所示，藉由將半導體膜205形成在與用作閘極電極的導電膜202完全重疊的位置上，可以防止從基板200一側入射到半導體膜205中的光。因此，可以防止半導體膜205所包括的氧化物半導體的光劣化，並防止引起特性劣化諸如電晶體102的臨界值電壓的遷移等。
另外，在將驅動電路形成在面板時，藉由還對用於驅動電路的電晶體進行利用閘極電極或遮罩膜的遮光，可以防止引起特性劣化諸如電晶體的臨界值電壓的遷移等。
接著，估計藉由採用本發明的一個實施例的使用氧化物半導體膜的電晶體，而液晶顯示裝置中的各像素的孔徑比有多大提高。
在用來估計像素的孔徑比的參數中，將使用氧化物半 導體膜的電晶體的截止電流假定為1yA，將像素部的尺寸假定為3.4英寸，將所顯示的灰度假定為256灰度，將所輸入的電壓假定為10V，將一個訊框期間假定為1.66×10-2sec。此外，將閘極絕緣膜的相對介電常數假定為3.7，將其厚度假定為100nm。
首先，對將上述參數應用於像素數為540×RGB×960的面板(稱為第一面板)時的電容元件的面積及孔徑比進行估計。在該面板中，像素尺寸為26μm×78μm，即像素面積為2.03×10-9m2。其中，除了佈線及電晶體所占的區域之外的面積為1.43×10-9m2，佈線及電晶體所占的區域的面積為6.00×10-10m2。
在第一面板中，電容元件所需要的最低電容值在具備具有氧化物半導體膜的電晶體的像素中為4.25×10-25F。在此情況下，所需要的電容器面積為1.30×10-21m2，在像素中電容元件所占的面積的比例為6.4×10-11%，孔徑比為70.4%。
此外，對將上述參數應用於像素數為480×RGB×640的面板(稱為第二面板)時的電容元件的面積及孔徑比進行估計。在該面板中，像素尺寸為36μm×108μm，即像素面積為3.89×10-9m2。其中，除了佈線及電晶體所占的區域之外的面積為3.29×10-9m2，佈線及電晶體所占的區域的面積為6.00×10-10m2。
在第二面板中，電容元件所需要的最低電容值在具備具有氧化物半導體膜的電晶體的像素中為4.25×10-25F。在 此情況下，所需要的電容器面積為1.30×10-21m2，在像素中電容元件所占的面積的比例為3.3×10-11%，孔徑比為84.6%。
因此，藉由將本發明的一個實施例的截止電流低的電晶體用於第一面板及第二面板，可以使具有其需要的最低電容值的電容元件的面積減少到不用顧及的程度。由此，可以得到高孔徑比，即第一面板得到70.4%的孔徑比，第二面板得到84.6%的孔徑比。
[實施例模式2]
在本實施例模式中，說明使用氧化物半導體的電晶體的製造方法。
首先，如圖6A所示，在基板700的絕緣表面上形成絕緣膜701，並且在絕緣膜701上形成閘極電極702。
對可以用作基板700的基板只要具有透光性而沒有其他的大限制，但是需要至少具有能夠承受後面的加熱處理的程度的耐熱性。例如，作為基板700，可以使用熔融法或浮法而製造的玻璃基板、石英基板、陶瓷基板等。另外，當後面的加熱處理的溫度較高時，作為玻璃基板較佳使用應變點為730℃以上的玻璃基板。儘管有一種傾向，即，由諸如塑膠的具有撓性的合成樹脂構成的基板的耐熱性比通常比上述基板低，但是當能夠承受製造製程中的處理溫度時，可以採用上述由合成樹脂構成的基板。
作為絕緣膜701，使用可耐受後面的製造製程中的加 熱處理的溫度的材料。明確而言，作為絕緣膜701，較佳使用氧化矽、氮化矽、氮氧化矽、氧氮化矽、氮化鋁、氧化鋁等。
另外，在本發明說明中，氧氮化物是指在其組成中含氧量多於含氮量的物質。此外，氮氧化物是指在其組成中含氮量多於含氧量的物質。
作為閘極電極702的材料，可以使用鉬、鈦、鉻、鉭、鎢、釹、鈧等金屬材料、以這些金屬材料為主要成分的合金材料的導電膜或這些金屬的氮化物的單層或疊層。另外，若能夠耐受後面的製程中進行的加熱處理的溫度，則作為上述金屬材料可以使用鋁、銅。鋁或銅為了避免耐熱性或腐蝕性的問題，較佳與高熔點金屬材料組合而使用。作為高熔點金屬材料，可以使用鉬、鈦、鉻、鉭、鎢、釹、鈧等。
例如，作為具有兩層結構的閘極電極702，較佳採用：在鋁膜上層疊有鉬膜的兩層結構；在銅膜上層疊有鉬膜的兩層結構；在銅膜上層疊有氮化鈦膜或氮化鉭膜的兩層結構；或者層疊有氮化鈦膜和鉬膜的兩層結構。作為具有三層結構的閘極電極702，較佳採用將鋁膜、鋁和矽的合金膜、鋁和鈦的合金膜或鋁和釹的合金膜用作中間層，且將鎢膜、氮化鎢膜、氮化鈦膜或鈦膜用作上方和下方的層而層疊的結構。
另外，作為閘極電極702，也可以使用氧化銦、氧化銦氧化錫混合氧化物、氧化銦氧化鋅混合氧化物、氧化 鋅、氧化鋅鋁、氧氮化鋅鋁或氧化鋅鎵等的具有透光性的氧化物導電膜。
閘極電極702的厚度為10nm至400nm，較佳為100nm至200nm。在本實施例模式中，在藉由使用鎢靶材的濺射法形成150nm的用於閘極電極的導電膜之後，藉由蝕刻將該導電膜加工(構圖)為所希望的形狀，來形成閘極電極702。另外，若所形成的閘極電極的端部的形狀為錐形形狀，則層疊在其上的閘極絕緣膜的覆蓋性提高，因此是較佳的。另外，也可以藉由噴墨法形成抗蝕劑掩模。當藉由噴墨法形成抗蝕劑掩模時不使用光掩模，因此可以縮減製造成本。
接下來，如圖6B所示，在閘極電極702上形成閘極絕緣膜703，然後在閘極絕緣膜703上的與閘極電極702重疊的位置上形成島狀的氧化物半導體膜704。
閘極絕緣膜703使用電漿CVD法或濺射法等並使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜、氧化鉿膜或氧化鉭膜的單層或疊層形成。閘極絕緣膜703較佳儘量不包含水分、氫、氧等的雜質。在藉由濺射法形成氧化矽膜時，作為靶材使用矽靶材或石英靶材，並且作為濺射氣體使用氧或氧及氬的混合氣體。
由於藉由去除雜質實現i型化或實質上i型化的氧化物半導體(被高純度化的氧化物半導體)對介面能階或介面電荷非常敏感，所以被高純度化的氧化物半導體與閘極 絕緣膜703之間的介面很重要。由此，要求與被高純度化的氧化物半導體接觸的閘極絕緣膜(GI)的高品質化。
例如，使用微波(頻率為2.45GHz)的高密度電漿CVD可以形成緻密且絕緣耐壓高的高品質絕緣膜，所以是較佳的。這原因是：藉由使被高純度化的氧化物半導體與高品質的閘極絕緣膜密接，可以降低介面能階並使介面特性為良好。
當然，只要作為閘極絕緣膜703可以形成良好的絕緣膜，就可以適當地使用濺射法或電漿CVD法等其他成膜方法。另外，也可以使用藉由成膜後的熱處理改善膜性質及與氧化物半導體之間的介面特性的絕緣膜。無論在哪一種情況下，使用如下閘極絕緣膜即可：不僅作為閘極絕緣膜的膜性質良好，而且降低閘極絕緣膜與氧化物半導體之間的介面態密度，並可以形成良好的介面。
也可以形成層疊有使用高阻擋性的材料形成的絕緣膜和氮的含有比率低的絕緣膜諸如氧化矽膜及氧氮化矽膜等的閘極絕緣膜703。在此情況下，將氧化矽膜、氧氮化矽膜等的絕緣膜形成在高阻擋性的絕緣膜和氧化物半導體膜之間。作為高阻擋性的絕緣膜，例如可以舉出氮化矽膜、氮氧化矽膜、氮化鋁膜或氮氧化鋁膜等。藉由使用高阻擋性的絕緣膜，可以防止水分或氫等的氣圍中的雜質或包含在基板內的鹼金屬、重金屬等的雜質侵入到氧化物半導體膜內、閘極絕緣膜703內或者氧化物半導體膜和其他絕緣膜的介面及其近旁。另外，藉由以與氧化物半導體膜接觸 的方式形成氮的含有比率低的氧化矽膜、氧氮化矽膜等的絕緣膜，可以防止高阻擋性的絕緣膜直接接觸於氧化物半導體膜。
例如，也可以作為第一閘極絕緣膜藉由濺射法形成厚度為50nm以上且200nm以下的氮化矽膜(SiNy(y>0))，在第一閘極絕緣膜上作為第二閘極絕緣膜層疊厚度為5nm以上且300nm以下的氧化矽膜(SiOx(x>0))，來形成閘極絕緣膜703。閘極絕緣膜703的厚度根據電晶體被要求的特性適當地設定即可，也可以為350nm至400nm左右。
在本實施例模式中形成閘極絕緣膜703，該閘極絕緣膜703具有在藉由濺射法形成的厚度為50nm的氮化矽膜上層疊藉由濺射法形成的厚度為100nm的氧化矽膜的結構。
注意，閘極絕緣膜703與後面形成的氧化物半導體接觸。因為當氧化物半導體含有氫時對特性造成不良影響，所以閘極絕緣膜703較佳不包含氫、羥基及水分。為了使閘極絕緣膜703中儘量不包含氫、羥基及水分，作為成膜的預處理，較佳在濺射裝置的預熱室中對形成有閘極電極702的基板700進行預熱，使吸附到基板700的水分或氫等雜質脫離且進行排氣。注意，預熱的溫度是100℃以上且400℃以下，較佳是150℃以上且300℃以下。注意，作為設置在預熱室中的排氣單元，較佳使用低溫泵。另外，也可以省略該預熱處理。
藉由將形成在閘極絕緣膜703上的氧化物半導體膜加工為所希望的形狀，可以形成島狀的氧化物半導體膜704。將上述氧化物半導體膜的厚度設定為2nm以上且200nm以下，較佳設定為3nm以上且50nm以下，更佳設定為3nm以上且20nm以下。將氧化物半導體用作靶材並使用濺射法形成氧化物半導體膜。另外，氧化物半導體膜可以在稀有氣體(例如氬)氣圍下、在氧氣圍下或在稀有氣體(例如氬)及氧的混合氣圍下藉由濺射法形成。
另外，較佳在使用濺射法形成氧化物半導體膜之前，進行引入氬氣體並產生電漿的反濺射，而去除附著在閘極絕緣膜703的表面上的灰塵。反濺射是指一種方法，其中不對靶一側施加電壓而在氬氣圍下使用RF電源對基板一側施加電壓來在基板近旁形成電漿，以對表面進行改性。注意，也可以使用氮、氦等代替氬氣圍。另外，也可以在對氬氣圍添加氧、一氧化二氮等的氣圍下進行反濺射。另外，也可以在對氬氣圍添加氯、四氟化碳等的氣圍下進行反濺射。
如上所述，作為氧化物半導體膜，可以使用：四元金屬氧化物的In-Sn-Ga-Zn-O類氧化物半導體；三元金屬氧化物的In-Ga-Zn-O類氧化物半導體、In-Sn-Zn-O類氧化物半導體、In-Al-Zn-O類氧化物半導體、Sn-Ga-Zn-O類氧化物半導體、Al-Ga-Zn-O類氧化物半導體、Sn-Al-Zn-O類氧化物半導體；二元金屬氧化物的In-Zn-O類氧化物半導體、Sn-Zn-O類氧化物半導體、Al-Zn-O類氧化物半導 體、Zn-Mg-O類氧化物半導體、Sn-Mg-O類氧化物半導體、In-Mg-O類氧化物半導體、In-Ga-O類氧化物半導體；或者In-O類氧化物半導體、Sn-O類氧化物半導體、Zn-O類氧化物半導體等。
在本實施例模式中，將藉由使用包含In(銦)、Ga(鎵)及Zn(鋅)的靶材的濺射法而得到的厚度為30nm的In-Ga-Zn-O類氧化物半導體的薄膜用作氧化物半導體膜。作為上述靶材，例如可以使用組成比為In2O3：Ga2O3：ZnO=1：1：1[莫耳數比]的靶材。此外，可以使用組成比為In2O3：Ga2O3：ZnO=1：1：2[莫耳數比]的靶材或組成比為In2O3：Ga2O3：ZnO=1：1：4[莫耳數比]的靶材。另外，包含In、Ga及Zn的靶材的填充率為90%以上且100%以下，較佳為95%以上且低於100%。藉由採用填充率高的靶材，可以形成緻密的氧化物半導體膜。
在本實施例模式中，將基板放置在保持為減壓狀態的處理室內，去除處理室內的殘留水分並引入被去除了氫及水分的濺射氣體，使用上述靶材在基板700上形成氧化物半導體膜。在進行成膜時，也可以將基板溫度設定為100℃以上且600℃以下，較佳為200℃以上且400℃以下。藉由邊加熱基板邊進行成膜，可以降低所形成的氧化物半導體膜所包含的雜質濃度。另外，可以減少因濺射產生的損傷。為了去除殘留在處理室中的水分，較佳使用吸附型真空泵。例如，較佳使用低溫泵、離子泵、鈦昇華泵。另外，作為排氣單元，也可以使用設置有冷阱的渦輪泵。在 採用低溫泵來對沉積室進行排氣時，排出氫原子、水(H2O)等的包含氫原子的化合物(更佳地，還有包含碳原子的化合物)等，由此可降低該沉積室中形成的氧化物半導體膜所包含的雜質濃度。
作為成膜條件的一例，應用如下條件，即基板和靶材之間的距離為100mm，壓力為0.6Pa，直流(DC)電源為0.5kW，採用氧(氧流量比率為100%)氣圍。另外，脈衝直流(DC)電源是較佳的，因為可以減少在成膜時發生的灰塵並可以實現均勻的膜厚度分佈。
另外，為了使氧化物半導體膜中儘量不包含氫、羥基及水分，作為成膜的預處理，較佳在濺射裝置的預熱室中對形成到閘極絕緣膜703的基板700進行預熱，使吸附到基板700的水分或氫等的雜質脫離且進行排氣。注意，預熱的溫度是100℃以上且400℃以下，較佳是150℃以上且300℃以下。另外，設置在預熱室中的排氣單元較佳是低溫泵。注意，可以省略該預熱處理。另外，該預熱也可以在後面進行的形成絕緣膜707之前，對形成了導電膜705、導電膜706的基板700同樣地進行。
另外，作為用來形成島狀的氧化物半導體膜704的蝕刻，可以採用乾蝕刻及濕蝕刻中的一方或兩者。作為用於乾蝕刻的蝕刻氣體，較佳使用包括氯的氣體(氯類氣體，例如，氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)、四氯化碳(CCl4)等)。另外，還可以使用含氟的氣體(氟類氣體，例如四氟化碳(CF4)、六氟化硫 (SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等)、溴化氫(HBr)、氧(O2)或對上述氣體添加了氦(He)或氬(Ar)等的稀有氣體的氣體等。
作為乾蝕刻法，可以使用平行平板型RIE(Reactive Ion Etching：反應離子蝕刻)法或ICP(Inductively Coupled Plasma：感應耦合電漿)蝕刻法。適當地調節蝕刻條件(施加到線圈型電極的電力量、施加到基板一側的電極的電力量、基板一側的電極溫度等)，以可以蝕刻為所希望的加工形狀。
作為用於濕蝕刻的蝕刻液，也可以使用ITO-07N(日本關東化學公司製造)。
也可以藉由噴墨法形成用來形成島狀的氧化物半導體膜704的抗蝕劑掩模。由於當藉由噴墨法形成抗蝕劑掩模時不使用光掩模，因此可以縮減製造成本。
另外，較佳在下一個製程中形成導電膜之前進行反濺射，去除附著在島狀的氧化物半導體膜704及閘極絕緣膜703的表面的抗蝕劑殘渣等。
另外，有時在藉由濺射等形成的氧化物半導體膜中包含多量的水分或氫等的雜質。由於水分或氫容易形成施體能階，因此對於氧化物半導體來說水分或氫是雜質。於是，在本發明的一個實施例中，為了減少氧化物半導體膜中的水分或氫等的雜質，在氮、氧、超乾燥空氣或者稀有氣體(氬、氦等)的氣圍下對島狀的氧化物半導體膜704進行加熱處理。上述氣體的含水量較佳為20ppm以下， 較佳為1ppm以下，更佳為10ppb以下。
藉由對島狀的氧化物半導體膜704進行加熱處理，可以使島狀的氧化物半導體膜704中的水分或氫脫離。明確而言，在300℃以上且700℃以下，較佳在300℃以上且500℃以下進行加熱處理，即可。例如，以500℃進行3分鐘以上且6分鐘以下左右的加熱處理即可。藉由使用RTA法作為加熱處理，可以在短時間內進行脫水化或脫氫化，由此也可以以超過玻璃基板的應變點的溫度進行處理。
在本實施例模式中，使用加熱處理裝置中之一的電爐。
注意，加熱處理裝置不侷限於電爐而可以具備利用電阻發熱體等的發熱體所產生的熱傳導或熱輻射對被處理物進行加熱的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是藉由利用從鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈或者高壓汞燈等的燈發射的光(電磁波)的輻射來加熱被處理物的裝置。GRTA裝置是指使用高溫氣體進行加熱處理的裝置。作為氣體，使用即使進行加熱處理也不與被處理物產生反應的惰性氣體如氬等的稀有氣體或氮。
另外，在加熱處理中，較佳在氮或氦、氖、氬等的稀有氣體中不包含水分或氫等。或者，較佳將引入到加熱處 理裝置中的氮或氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)以上，更佳設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳設定為0.1ppm以下)。
藉由上述製程可以降低島狀的氧化物半導體膜704中的氫濃度，來實現高純度化。由此可以實現氧化物半導體膜的特性的穩定化。另外，藉由玻璃轉變溫度以下的加熱處理，可以形成載子密度極少，且能隙寬的氧化物半導體膜。由此，可以使用大面積基板製造電晶體，而可以提高量產性。另外，藉由使用該氫濃度降低而高純度化的氧化物半導體膜，可以製造耐壓性高且截止電流顯著低的電晶體。
另外，當加熱氧化物半導體膜時，雖然根據氧化物半導體膜的材料或加熱條件，但是有時在其表面上形成板狀結晶。板狀結晶較佳是進行了大致垂直於氧化物半導體膜的表面的c軸取向的單晶體。此外，即使不是單晶體，也較佳是各結晶是進行了大致垂直於氧化物半導體膜的表面的c軸取向的多晶體。再者，較佳的是，上述多晶體不僅進行c軸取向，而且各結晶的ab面一致，或者a軸或b軸一致。另外，在氧化物半導體膜的基底表面具有凹凸的情況下，板狀結晶成為多晶體。因此，基底表面較佳儘量為平坦。
接著，如圖6C所示，形成用作源極電極、汲極電極的導電膜705和導電膜706以及上述導電膜705、導電膜 706及島狀的氧化物半導體膜704上的絕緣膜707。
在藉由濺射法或真空蒸鍍法覆蓋島狀的氧化物半導體膜704地形成導電膜之後，藉由蝕刻等對該導電膜進行構圖，來可以形成導電膜705、導電膜706。
導電膜705及導電膜706與島狀的氧化物半導體膜704接觸。作為成為導電膜705、706的導電膜材料，可以舉出選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的元素、以上述元素為主要成分的合金或組合上述元素而成的合金膜等。此外，還可以採用在鋁、銅等的金屬膜的下側或上側層疊鉻、鉭、鈦、鉬、鎢等的高熔點金屬膜的結構。另外，鋁或銅為了避免耐熱性或腐蝕性的問題，較佳與高熔點金屬材料組合而使用。作為高熔點金屬材料，可以使用鉬、鈦、鉻、鉭、鎢、釹、鈧、釔等。
另外，導電膜可以採用單層結構或兩層以上的疊層結構。例如，可以舉出：包含矽的鋁膜的單層結構；在鋁膜上層疊鈦膜的兩層結構；以及鈦膜、層疊在該鈦膜上的鋁膜、還在其上層疊的鈦膜的三層結構等。
此外，也可以使用導電金屬氧化物形成成為導電膜705、導電膜706的導電膜。作為導電金屬氧化物，可以使用氧化銦、氧化錫、氧化鋅、氧化銦氧化錫混合氧化物、氧化銦氧化鋅混合氧化物或使所述金屬氧化物材料包含矽或氧化矽的材料。
在形成導電膜之後進行加熱處理的情況下，較佳使導電膜具有承受該加熱處理的耐熱性。
另外，在對導電膜進行蝕刻時，以儘量不去除島狀的氧化物半導體膜704的方式適當地調節各個材料及蝕刻條件。根據蝕刻條件，有時藉由島狀的氧化物半導體膜704中的露出的一部分被部分地蝕刻，形成槽部(凹部)。
在本實施例模式中，作為導電膜使用鈦膜。因此，使用包含氨和過氧化氫水的溶液(過氧化氫)，對導電膜選擇性地進行濕蝕刻，但是島狀的氧化物半導體膜704的一部分也被蝕刻。明確而言，使用以5：2：2的體積比混合31wt%的過氧化氫水、28wt%的氨水和水的過氧化氫氨水。或者，也可以使用包含氯(Cl2)、三氯化硼(BCl3)等的氣體對導電膜進行乾蝕刻。
另外，為了縮減在光微影製程中使用的光掩模數及製程數，還可以使用由多色調掩模形成的抗蝕劑掩模來進行蝕刻製程，該多色調掩模是使透過光具有多種強度的掩模。由於使用多色調掩模形成的抗蝕劑掩模成為具有多種厚度的形狀，且藉由進行蝕刻可以進一步改變形狀，因此可以用於加工為不同圖案的多個蝕刻製程。由此，可以使用一個多色調掩模形成至少對應於兩種以上的不同圖案的抗蝕劑掩模。從而，可以縮減曝光掩模數，並還可以縮減與其對應的光微影製程，所以可以實現製程的簡化。
另外，在形成絕緣膜707之前，使用N2O、N2或Ar等的氣體對島狀的氧化物半導體膜704進行電漿處理。藉由該電漿處理去除附著到露出的島狀的氧化物半導體膜704表面的吸著水等。另外，也可以使用氧和氬的混合氣 體進行電漿處理。
絕緣膜707較佳儘量不包含水分、氫、氧等的雜質，既可以是單層的絕緣膜又可以是由層疊的多個絕緣膜構成的絕緣膜。當在絕緣膜707中包含氫時。該氫侵入到氧化物半導體膜中或者該氫抽出氧化物半導體膜中的氧，從而有可能島狀的氧化物半導體膜704的背通道部低電阻化(n型化)而形成寄生通道。因此，為了使絕緣膜707儘量地不含有氫，作為成膜方法，不使用氫是重要的。上述絕緣膜707較佳使用高阻擋性的材料。例如，作為高阻擋性的絕緣膜，可以使用氮化矽膜、氮氧化矽膜、氮化鋁膜或氮氧化鋁膜等。當使用多個層疊的絕緣膜時，將氮的含有比率低的氧化矽膜、氧氮化矽膜等的絕緣膜形成在與上述高阻擋性的絕緣膜相比接近於島狀的氧化物半導體膜704的一側。然後，以在其間夾著氮的含有比率低的絕緣膜且與導電膜705、導電膜706及島狀的氧化物半導體膜704重疊的方式形成高阻擋性的絕緣膜。藉由使用高阻擋性的絕緣膜，可以防止水分或氫等的雜質侵入到島狀的氧化物半導體膜704中、閘極絕緣膜703中或者島狀的氧化物半導體膜704和其他絕緣膜的介面及其近旁。另外，藉由以與島狀的氧化物半導體膜704接觸的方式形成氮比率低的氧化矽膜、氧氮化矽膜等的絕緣膜，可以防止使用高阻擋性的材料的絕緣膜直接接觸於島狀的氧化物半導體膜704。
在本實施例模式中，形成具有在藉由濺射法形成的厚 度為200nm的氧化矽膜上層疊藉由濺射法形成的厚度為100nm的氮化矽膜的結構的絕緣膜707。進行成膜時的基板溫度為室溫以上且300℃以下，即可。在本實施例模式中採用100℃。
另外，也可以在形成絕緣膜707之後進行加熱處理。該加熱處理在氮、超乾燥空氣或稀有氣體(氬、氦等)的氣圍下較佳以200℃以上且400℃以下，例如250℃以上且350℃以下進行。上述氣體的含水量為20ppm以下，較佳為1ppm以下，更佳為10ppb以下。在本實施例模式中，例如在氮氣圍下以250℃進行1小時的加熱處理。或者，在形成導電膜705、導電膜706之前，也可以與為了減少水分或氫對氧化物半導體膜進行的上述加熱處理同樣地在短時間進行高溫的RTA處理。藉由在設置包含氧的絕緣膜707之後進行加熱處理，即使因上述加熱處理而在島狀的氧化物半導體膜704中產生氧缺陷，也從絕緣膜707將氧供應到島狀的氧化物半導體膜704。並且，藉由將氧供應到島狀的氧化物半導體膜704，可以在島狀的氧化物半導體膜704中降低成為施體的氧缺陷，並滿足化學計量組成比。其結果是，可以使島狀的氧化物半導體膜704趨近於i型，降低因氧缺陷而導致的電晶體的電特性的偏差，從而實現電特性的提高。進行該加熱處理的時序只要是形成絕緣膜707之後就沒有特別的限制，而藉由兼作該加熱處理與其他製程例如形成樹脂膜時的加熱處理、用來使具有透光性的導電膜低電阻化的加熱處理，可以不 增加製程數地使島狀的氧化物半導體膜704趨近於i型。
另外，也可以藉由在氧氣圍下對島狀的氧化物半導體膜704進行加熱處理，對氧化物半導體添加氧，而減少在島狀的氧化物半導體膜704中成為施體的氧缺陷。加熱處理的溫度例如是100℃以上且低於350℃，較佳是150℃以上且低於250℃。上述用於氧氣圍下的加熱處理的氧氣體較佳不包含水、氫等。或者，較佳將引入到加熱處理裝置中的氧氣體的純度設定為6N(99.9999%)以上，更佳設定為7N(99.99999%)以上(也就是說，將氧中的雜質濃度為1ppm以下，較佳為0.1ppm以下)。
或者，也可以藉由採用離子植入法或離子摻雜法等對島狀的氧化物半導體膜704添加氧，來減少成為施體的氧缺陷。例如，將以2.45GHz的微波電漿化了的氧添加到島狀的氧化物半導體膜704中，即可。
另外，也可以藉由在絕緣膜707上形成導電膜之後對該導電膜進行構圖，在與島狀的氧化物半導體膜704重疊的位置上形成背閘極電極。當形成背閘極電極時，較佳覆蓋背閘極電極地形成絕緣膜。可以使用與閘極電極702或導電膜705和導電膜706同樣的材料、結構來形成背閘極電極。
背閘極電極的厚度為10nm至400nm，較佳為100nm至200nm。例如，較佳的是，在形成具有鈦膜、鋁膜和鈦膜的層疊結構的導電膜之後，藉由光微影法等形成抗蝕劑掩模，並且藉由蝕刻去除不需要的部分來將該導電膜加工 (構圖)為所希望的形狀，從而形成背閘極電極。
藉由上述製程，形成電晶體708。
電晶體708包括閘極電極702、閘極電極702上的閘極絕緣膜703、閘極絕緣膜703上的與閘極電極702重疊的島狀的氧化物半導體膜704以及形成在島狀的氧化物半導體膜704上的一對導電膜705或導電膜706。再者，電晶體708也可以包括絕緣膜707作為其構成要素。圖6C所示的電晶體708具有在導電膜705和導電膜706之間，島狀的氧化物半導體膜704的一部分被蝕刻的通道蝕刻結構。
注意，作為電晶體708使用單閘結構的電晶體而進行說明，但是根據需要，藉由具有電連接的多個閘極電極702，可以形成具有多個通道形成區的多閘結構的電晶體。
本實施例模式可以與上述實施例模式組合而實施。
[實施例模式3]
在本實施例模式中，說明電晶體的結構例。注意，可以與上述實施例模式同樣地形成與上述實施例模式相同的部分或具有相同功能的部分，並且可以與上述實施例模式同樣地進行與上述實施例模式相同的製程，而在本實施例模式中省略反復說明。此外，還省略對相同的部分的詳細說明。
在圖7A所示的電晶體2450中，在基板2400上形成 有閘極電極2401，在閘極電極2401上形成有閘極絕緣膜2402，在閘極絕緣膜2402上形成有氧化物半導體膜2403，在氧化物半導體膜2403上形成主動電極2405a及汲極電極2405b。此外，在氧化物半導體膜2403、源極電極2405a及汲極電極2405b上形成有絕緣膜2407。此外，也可以在絕緣膜2407上形成絕緣膜2409。電晶體2450是底柵結構的電晶體中之一種，也是反交錯型電晶體中之一種。
在圖7B所示的電晶體2460中，在基板2400上形成有閘極電極2401，在閘極電極2401上形成有閘極絕緣膜2402，在閘極絕緣膜2402上形成有氧化物半導體膜2403，在氧化物半導體膜2403上形成有通道保護膜2406，在通道保護膜2406及氧化物半導體膜2403上形成主動電極2405a及汲極電極2405b。此外，也可以在源極電極2405a及汲極電極2405b上形成有絕緣膜2409。電晶體2460是被稱為通道保護型(也被稱為通道停止型)的底閘結構的電晶體中之一種，也是反交錯型電晶體中之一種。藉由使用與其他絕緣膜同樣的材料及方法可以形成通道保護膜2406。
在圖7C所示的電晶體2470中，在基板2400上形成有基底膜2436，在基底膜2436上形成有氧化物半導體膜2403，在氧化物半導體膜2403及基底膜2436上形成主動電極2405a及汲極電極2405b，在氧化物半導體膜2403、源極電極2405a及汲極電極2405b上形成有閘極絕緣膜 2402，在閘極絕緣膜2402上形成有閘極電極2401。此外，也可以在閘極電極2401上形成絕緣膜2409。電晶體2470是頂閘結構的電晶體中之一種。
在圖7D所示的電晶體2480中，在基板2400上形成有閘極電極2411，在閘極電極2411上形成有第一閘極絕緣膜2413，在第一閘極絕緣膜2413上形成有氧化物半導體膜2403，在氧化物半導體膜2403及第一閘極絕緣膜2413上形成主動電極2405a及汲極電極2405b。此外，在氧化物半導體膜2403、源極電極2405a及汲極電極2405b上形成有第二絕緣膜2414，並且在第二閘極絕緣膜2414上形成有背閘極電極2412。此外，也可以在背閘極電極2412上形成絕緣膜2409。
電晶體2480具有組合電晶體2450的結構和電晶體2470的結構。
藉由改變背閘極電極的電位，可以改變電晶體的臨界值電壓。以與氧化物半導體膜2403的通道形成區重疊的方式形成背閘極電極。背閘極電極處於電絕緣的浮動狀態或供給有電位的狀態。在背閘極電極處於供給有電位的狀態時，向該背閘極電極供給與閘極電極相同位準的電位或接地電位等的固定電位。藉由控制供給到背閘極電極的電位的高度，可以控制電晶體的臨界值電壓。
此外，藉由由背閘極電極和源極電極2405a及汲極電極2405b完全覆蓋氧化物半導體膜2403，可以防止光從背閘極電極一側入射到氧化物半導體膜2403。因此可以 防止氧化物半導體膜2403的光劣化，並防止引起特性劣化諸如電晶體102的臨界值電壓的遷移等。
作為與氧化物半導體膜2403接觸的絕緣膜(在本實施例模式中，相當於閘極絕緣膜2402、絕緣膜2407、通道保護膜2406、基底膜2436、第一閘極絕緣膜2413、第二閘極絕緣膜2414。)，較佳使用包含第13族元素及氧的絕緣材料。較多氧化物半導體材料包含第13族元素，包含第13族元素的絕緣材料與氧化物半導體搭配，並且藉由將它用於與氧化物半導體接觸的絕緣膜，可以保持與氧化物半導體之間的介面的良好狀態。
包含第13族元素的絕緣材料是指包含一種或多種第13族元素的絕緣材料。作為包含第13族元素的絕緣材料，例如有氧化鎵、氧化鋁、氧化鋁鎵、氧化鎵鋁等的金屬氧化物等。在此，氧化鋁鎵是指含鋁量(at.%)多於含鎵量(at.%)的物質，氧化鎵鋁是指含鎵量(at.%)等於或多於含鋁量(at.%)的物質。
例如，當以與包含鎵的氧化物半導體膜接觸的方式形成絕緣膜時，藉由將包含氧化鎵的材料用於絕緣膜，可以保持氧化物半導體膜和絕緣膜之間的良好的介面特性。例如，藉由以彼此接觸的方式設置氧化物半導體膜和包含氧化鎵的絕緣膜，可以減少在氧化物半導體膜和絕緣膜之間產生的氫的沉積(pileup)。另外，在作為絕緣膜使用屬於與氧化物半導體的成分元素相同的族的元素時，可以獲得同樣效果。例如，使用包含氧化鋁的材料形成絕緣膜是 有效的。另外，由於氧化鋁具有不容易透過水的特性，因此從防止水侵入到氧化物半導體膜中的角度來看，使用該材料是較佳的。
此外，作為與氧化物半導體膜2403接觸的絕緣膜，較佳採用藉由進行氧氣圍下的熱處理或氧摻雜等包含多於化學計量組成比(化學計量值)的氧的絕緣材料。氧摻雜是指對塊體添加氧的處理。為了明確表示不僅對薄膜表面添加氧，而且對薄膜內部添加氧，使用該“塊體”。此外，氧摻雜包括將電漿化了的氧添加到塊體中的氧電漿摻雜。另外，也可以藉由離子植入法或離子摻雜法進行氧摻雜。
例如，當作為與氧化物半導體膜2403接觸的絕緣膜使用氧化鎵時，藉由進行氧氣圍下的熱處理或氧摻雜，可以將氧化鎵的組成成為Ga2Ox(X=3+α，0〈α〈1)。
此外，作為與氧化物半導體膜2403接觸的絕緣膜使用氧化鋁時，藉由進行氧氣圍下的熱處理或氧摻雜，可以將氧化鋁的組成成為Al2Ox(X=3+α，0〈α〈1)。
此外，作為與氧化物半導體膜2403接觸的絕緣膜使用氧化鎵鋁(氧化鋁鎵)時，藉由進行氧氣圍下的熱處理或氧摻雜，可以將氧化鎵鋁(氧化鋁鎵)的組成成為GaxAl2-xO3+α(0〈X〈2，0〈α〈1)。
藉由進行氧摻雜處理，可以形成包括包含多於化學計量組成比的氧的區域的絕緣膜。藉由使具備這種區域的絕緣膜和氧化物半導體膜接觸，絕緣膜中的過剩的氧被供給 到氧化物半導體膜中，減少氧化物半導體膜中或氧化物半導體膜和絕緣膜之間的介面中的氧缺陷，來可以使氧化物半導體膜成為i型化或無限趨近於i型的氧化物半導體。
也可以將包括包含多於化學計量組成比的氧的區域的絕緣膜僅用於與氧化物半導體膜2403接觸的絕緣膜中的位置於上層的絕緣膜及位置於下層的絕緣膜中的一方，但是較佳用於兩者絕緣膜。藉由將包括包含多於化學計量組成比的氧的區域的絕緣膜用於與氧化物半導體膜2403接觸的絕緣膜中的位置於上層及下層的絕緣膜，而實現夾住氧化物半導體膜2403的結構，來可以進一步提高上述效果。
此外，對於用於氧化物半導體膜2403的上層或下層的絕緣膜而言，既可以是使用具有相同的構成要素的絕緣膜，又可以是使用具有不同的構成要素的絕緣膜。例如，上層和下層都可以是其組成為Ga2Ox(X=3+α，0〈α〈1)的氧化鎵，或者上層和下層中的一方可以是其組成為Ga2Ox(X=3+α，0〈α〈1)的氧化鎵，另一方可以是其組成為Al2Ox(X=3+α，0〈α〈1)的氧化鋁。
另外，與氧化物半導體膜2403接觸的絕緣膜也可以是包括包含多於化學計量組成比的氧的區域的絕緣膜的疊層。例如，作為氧化物半導體膜2403的上層，可以形成組成為Ga2Ox(X=3+α，0〈α〈1)的氧化鎵，且在其上形成GaxAl2-xO3+α(0〈X〈2，0〈α〈1)的氧化鎵鋁(氧化鋁鎵)。此外，氧化物半導體膜2403的下層可以是包 括包含多於化學計量組成比的氧的區域的絕緣膜的疊層。氧化物半導體膜2403的上層及下層都可以是包括包含多於化學計量組成比的氧的區域的絕緣膜的疊層。
本實施例模式可以與其他實施例模式適當地組合而實施。
[實施例模式4]
在本實施例模式中說明電晶體的截止電流的計算例。
首先，參照圖8說明用於截止電流的計算的特性評價電路的結構。在本實施例模式中，特性評價電路具備彼此並聯連接的多個測量系統801。明確而言，在圖8中例示八個測量系統801並聯連接的特性評價電路。
測量系統801包括電晶體811、電晶體812、電容元件813、電晶體814及電晶體815。
電晶體811是電荷注入用電晶體。並且在電晶體811中，第一端子連接到供給有電位V1的節點，第二端子連接到電晶體812的第一端子。電晶體811的閘極電極連接到供給有電位Vext_a的節點。
電晶體812是洩漏電流評價用電晶體。注意，在本實施例模式中，洩漏電流包括電晶體的截止電流。並且，在電晶體812中，第一端子連接到電晶體811的第二端子，第二端子連接到供給有電位V2的節點。電晶體812的閘極電極連接到供給有電位Vext_b的節點。
電容元件813的第一電極連接到電晶體811的第二端 子及電晶體812的第一端子。電容元件813的第二電極連接到供給有電位V2的節點。
在電晶體814中，第一端子連接到供給有電位V3的節點，第二端子連接到電晶體815的第一端子。電晶體814的閘極電極連接到電晶體811的第二端子、電晶體812的第一端子、電容元件813的第一電極。另外，以該電晶體814的閘極電極的連接部分為節點A。
在電晶體815中，第一端子連接到電晶體814的第二端子，第二端子連接到供給有電位V4的節點。電晶體815的閘極電極連接到供給有電位Vext_c的節點。
而且，測量系統801輸出連接有電晶體814的第二端子和電晶體815的第一端子的節點的電位作為輸出信號的電位Vout。
而且，在本實施例模式中，作為電晶體811使用一種電晶體，其中在啟動層包括氧化物半導體，且包括在啟動層中的通道形成區的尺寸為：通道長度L=10μm，通道寬度W=10μm。
注意，通道形成區相當於如下區域，即半導體膜中的在源極電極和汲極電極之間，在其間夾著閘極絕緣膜與閘極電極重疊的區域。
此外，作為電晶體814及電晶體815使用一種電晶體，其中在啟動層包括氧化物半導體，且包括在啟動層中的通道形成區的尺寸為：通道長度L=3μm，通道寬度W=100μm。
另外，作為電晶體812使用一種底閘結構的電晶體，其中在啟動層包括氧化物半導體，在啟動層的上部與源極電極及汲極電極接觸，不設置源極電極及汲極電極與閘極電極重疊的重疊區，且具有寬度為1μm的偏移區。藉由設置偏移區，可以減少寄生電容。再者，作為電晶體812使用一種電晶體，其中包括在啟動層中的通道形成區使用如下述表1的條件1至條件6所示的具有不同尺寸。
另外，當在測量系統801中不設置電荷注入用電晶體811時，需要在對電容元件813注入電荷時，使洩漏電流評價用電晶體812成為一次導通狀態。在此情況下，如果洩漏電流評價用電晶體812是從導通狀態到成為截止的穩定狀態需要時間的元件，則測量需要時間。如圖8所示，藉由將電荷注入用電晶體811及洩漏電流評價用電晶體812分別設置在測量系統801中，可以在注入電荷時，一直保持洩漏電流評價用電晶體812的截止狀態。因此，可 以縮短測量所需要的時間。
藉由將電荷注入用電晶體811及洩漏電流評價用電晶體812分別設置在測量系統801中，可以以適當的尺寸形成各電晶體。此外，藉由使洩漏電流評價用電晶體812的通道寬度W大於電荷注入用電晶體811的通道寬度W，可以使洩漏電流評價用電晶體812的洩漏電流之外的特性評價電路中的洩漏電流成分為相對小。其結果是，可以以高精度測量洩漏電流評價用電晶體812的洩漏電流。在同時，由於不需要當注入電荷時使洩漏電流評價用電晶體812成為一次導通狀態，因此不發生通道形成區的電荷的一部分流入到節點A中所導致的節點A的電位變動的影響。
另一方面，藉由使電荷注入用電晶體811的通道寬度W小於洩漏電流評價用電晶體812的通道寬度W，可以使洩漏電流評價用電晶體812的洩漏電流為相對小。此外，當注入電荷時，通道形成區的電荷的一部分流入到節點A中所導致的節點A的電位變動的影響也小。
此外，如圖8所示，藉由採用使多個測量系統801並聯連接的結構，更正確地計算特性評價電路的洩漏電流。
接著，說明使用圖8所示的特性評價電路來計算電晶體的截止電流的具體方法。
首先，參照圖9說明利用圖8所示的特性評價電路測量洩漏電流的方法。圖9是用來說明使用圖8所示的特性評價電路測量洩漏電流的方法的時序圖。
使用圖8所示的特性評價電路測量洩漏電流的方法被劃分為寫入期間和保持期間。下面說明各期間中的工作。注意，在寫入期間及保持期間的兩者期間中，電位V2及電位V4為0V，電位V3為5V，電位Vext_c為0.5V。
首先，在寫入期間中，將電位Vext_b設定為電晶體812成為截止狀態的電位VL(-3V)。此外，在將電位V1設定為寫入電位Vw之後，將電位Vext_a設定為電晶體811在一定期間中處於導通狀態的電位VH(5V)。藉由採用上述結構，電荷積累到節點A中，且節點A的電位得到與寫入電位Vw同等的值。接著，將電位Vext_a設定為電晶體811成為截止狀態的電位VL。然後，將電位V1設定為電位VSS(0V)。
接著，在保持期間中，測量因節點A所保持的電荷量的變化而發生的節點A的電位變化量。根據電位變化量，可以計算流過在電晶體812的源極電極和汲極電極之間的電流值。由此，可以進行節點A的電荷積累或節點A的電位變化量的測量。
反復進行節點A的電荷積累及節點A的電位變化量的測量(也稱為積累及測量工作)。首先，反復15次第一積累及測量工作。在第一積累及測量工作中，在寫入期間中作為寫入電位Vw輸入5V的電位，且在保持期間中進行1小時的保持。接著，反復2次第二積累及測量工作。在第二積累及測量工作中，在寫入期間中作為寫入電位Vw輸入3.5V的電位，且在保持期間中進行50小時的 保持。接著，進行1次第三積累及測量工作。在第三積累及測量工作中，在寫入期間中作為寫入電位Vw輸入4.5V的電位，且在保持期間中進行10小時的保持。藉由反復積累及測量工作，可以確認所測量的電流值是穩定狀態下的值。換言之，可以去除流過在節點A中的電流IA中的暫態電流(在開始測量之後，隨著時間經過而減少的電流成分)。其結果是，以更高的精度測量洩漏電流。
一般而言，作為輸出信號的電位Vout的函數，可以由下述算式表示節點A的電位VA。
[算式1]V A =F(Vout)
此外，由節點A的電位VA、連接到節點A的電容CA、常數(const)表示節點A的電荷QA。連接到節點A的電容CA是電容元件813的電容值和電容元件813之外的電容器所具有的電容值的總和。
[算式2]Q A =C A V A +const
因為節點A的電流IA是流入到節點A的電荷(或從節點A流出的電荷)的時間積分，所以由下述算式表示節點A的電流IA。
例如，將△t大致設定為54000sec。由於可以根據連 接到節點A的電容CA和輸出信號的電位Vout求得節點A的電流IA，因此可以求得特性評價電路的洩漏電流。
接著，表示利用使用上述特性評價電路的測量方法得到的輸出信號的電位Vout的測量結果及根據該測量結果算出了的特性評價電路的洩漏電流的值。
圖10示出根據在條件1、條件2及條件3下進行的上述測量(第一積累及測量工作)的經過時間Time和輸出信號的電位Vout之間的關係作為一例。圖11示出根據上述測量的經過時間Time和藉由該測量算出的洩漏電流之間的關係。可知的是，在開始測量之後，輸出信號的電位Vout開始變動，並且為得到穩定狀態需要10小時以上。
此外，圖12示出根據上述測量估計的條件1至條件6下的節點A的電位和洩漏電流之間的關係。在圖12中，例如在條件4下，當節點A的電位為3.0V時，洩漏電流為28yA/μm。因為洩漏電流包括電晶體812的截止電流，所以電晶體812的截止電流也可以被認為是28yA/μm以下。
如上所述，確認到：在使用包括具有通道形成層的功能且被高純度化的氧化物半導體層的電晶體的特性評價電路中，因為洩漏電流充分低，所以該電晶體的截止電流充分小。
[實施例模式5]
在本實施例模式中說明使用根據本發明的一個實施例的驅動方法的液晶顯示裝置的驅動電路的結構。
圖13示出液晶顯示裝置的結構的方塊圖作為一例。此外，雖然在方塊圖中，根據每個功能劃分構成要素而表示為互相獨立的方塊，但是實際上的構成要素難以根據每個功能完全劃分，且一個構成要素可能會關於多個功能。
圖13所示的液晶顯示裝置600包括像素部611、信號線驅動電路601及掃描線驅動電路608。信號線驅動電路601包括移位暫存器602、第一儲存電路603、第二儲存電路604、電位轉移器605、DAC606及類比緩衝器607。此外，掃描線驅動電路608包括移位暫存器609及數位緩衝器610。
接著，說明圖13所示的液晶顯示裝置600的工作。當向移位暫存器602輸入起始信號SSP、時鐘信號SCK時，移位暫存器602產生脈衝依次轉移的時序信號。
向第一儲存電路603輸入圖像信號IMG。圖像信號IMG具有正的極性的脈衝和負的極性的脈衝。而且，當向第一儲存電路603輸入時序信號時，根據該時序信號的脈衝，圖像信號IMG被採樣，且它依次被寫入到第一儲存電路603所具有的多個記憶元件中。換言之，將以串列方式被寫入到信號線驅動電路601中的圖像信號IMG以並行方式寫入到第一儲存電路603中。寫入到第一儲存電路603中的圖像信號IMG被保持。
另外，雖然可以向第一儲存電路603所具有的多個記 憶元件依次寫入圖像信號IMG，但是也可以將第一儲存電路603所具有的多個記憶元件劃分為幾個組，而進行所謂的分割驅動，其中向該組的每個在同時輸入圖像信號IMG。另外，將此時的組中的記憶元件數稱為分割數。例如，在劃分為每四個記憶元件時，以四分割的方式進行分割驅動。
向第二儲存電路604輸入鎖存信號LP。在向第一儲存電路603的圖像信號IMG的寫入都完成之後，在回歸期間中，根據輸入到第二儲存電路604中的鎖存信號LP的脈衝，保持在第一儲存電路603中的圖像信號IMG一齊被寫入到第二儲存電路604中，而被保持在其中。在將圖像信號IMG傳送到第二儲存電路604中之後的第一儲存電路603中，再次根據來自移位暫存器602的時序信號依次進行下一個圖像信號IMG的寫入。在該第二週期的一行期間中，被寫入到第二儲存電路604中並被保持的圖像信號IMG在電位轉移器605中調整其電壓的振幅，然後該圖像信號IMG被傳送到DAC606中。在DAC606中，將被輸入的圖像信號IMG從數位方式轉換為類比方式。然後，將被轉換為類比方式的圖像信號IMG傳送到類比緩衝器607中。將從DAC606被傳送的圖像信號IMG從類比緩衝器607藉由信號線傳送到像素部611中。
另一方面，在掃描線驅動電路608中，當起始信號GSP、時鐘信號GCK被輸入時，移位暫存器609產生脈衝依次轉移的掃描信號SCN。將從移位暫存器602輸出的 掃描信號SCN從數位緩衝器610藉由掃描線傳送到像素部611中。
像素部611所具有的像素從掃描線驅動電路608被輸入的掃描信號SCN選擇。從信號線驅動電路601藉由信號線傳送到像素部611中的圖像信號IMG被輸入到上述被選擇的像素中。
在圖13所示的液晶顯示裝置600中，起始信號SSP、時鐘信號SCK、鎖存信號LP等相當於信號線驅動電路601的驅動信號。此外，起始信號GSP、時鐘信號GCK等相當於掃描線驅動電路608的驅動信號。
另外，在顯示靜態影像的期間中，也可以停止驅動信號及電源電位的供給。藉由採用上述結構，可以減少向像素部611的圖像信號IMG的寫入次數，來減少液晶顯示裝置的功耗。
本實施例模式可以與上述實施例模式適當地組合而實施。
[實施例模式6]
在本實施例模式中，對根據本發明的一個實施例的液晶顯示裝置的結構進行說明。
圖14示出根據本發明的一個實施例的液晶顯示裝置的像素的剖面圖作為一例。圖14所示的電晶體1401包括：形成在具有絕緣表面的基板1400上的閘極電極1402；閘極電極1402上的閘極絕緣膜1403；在閘極絕緣 膜1403上與閘極電極1402重疊的氧化物半導體膜1404；以及依次疊層在氧化物半導體膜1404上的用作源極電極或汲極電極的導電膜1405及導電膜1406。另外，作為電晶體1401的構成要素，還可以包括形成在氧化物半導體膜1404上的絕緣膜1407。絕緣膜1407以覆蓋閘極電極1402、閘極絕緣膜1403、氧化物半導體膜1404、導電膜1405及導電膜1406的方式形成。
在絕緣膜1407上形成有絕緣膜1408。在絕緣膜1407、絕緣膜1408的一部分中設置有開口部，在該開口部中以與導電膜1406接觸的方式形成有像素電極1410。
另外，在絕緣膜1408上形成有用來控制液晶元件的液晶盒間隙的間隔物1417。間隔物1417可以藉由將絕緣膜蝕刻為所希望的形狀而形成，但是也可以藉由在絕緣膜1408上分散填料來控制液晶盒間隙。
而且，在像素電極1410上形成有取向膜1411。另外，與像素電極1410相對的位置設置有對置電極1413，在對置電極1413的接近於像素電極1410一側形成有取向膜1414。取向膜1411、取向膜1414可以使用聚醯亞胺、聚乙烯醇等有機樹脂形成，並且對其表面進行如摩擦處理等的用來使液晶分子按一定方向排列的取向處理。藉由在對取向膜施加壓力的同時，使纏繞有尼龍等的布的滾筒轉動，而沿一定方向擦磨上述取向膜的表面，可以進行摩擦處理。另外，也可以不進行取向處理而使用氧化矽等無機材料並藉由蒸鍍法來直接形成具有取向特性的取向膜 1411、取向膜1414。
而且，在像素電極1410和對置電極1413之間的被密封材料1416圍繞的區域中設置有液晶1415。作為液晶1415的注入，既可以使用分配器方式(滴落方式)也可以使用浸漬方式(泵浦方式)。另外，密封材料1416中也可以混入填料。
另外，使用像素電極1410、對置電極1413、液晶1415形成的液晶元件也可以與能夠透過特定波長區域的光的濾色片重疊。將濾色片形成在形成有對置電極1413的基板(對置基板)1420上即可。也可以在將分散有顏料的丙烯酸類樹脂等有機樹脂塗在基板1420上之後，使用光微影法選擇性地形成濾色片。另外，也可以在將分散有顏料的聚醯亞胺類樹脂塗在基板1420上之後，使用蝕刻選擇性地形成濾色片。或者，也可以藉由使用噴墨法等液滴噴射法來選擇性地形成濾色片。
此外，在基板1420上形成可以遮罩光的遮罩膜1430。如圖14所示，藉由以與氧化物半導體膜1404重疊的方式設置遮罩膜1430，可以防止光從基板1420一側入射到氧化物半導體膜1404中。因此，可以防止因氧化物半導體膜1404的光劣化而引起特性劣化諸如電晶體1401的臨界值電壓的遷移等。此外，藉由將遮罩膜1430設置在像素之間，可以防止視覺確認到像素之間的液晶1415的取向錯亂所引起的旋錯(disclination)。作為遮擋膜可以使用碳黑、其氧化數比二氧化鈦小的低價氧化鈦等的包 含黑色顏料的有機樹脂。或者，也可以利用使用鉻的膜形成遮蔽膜。
此外，如圖14所示，藉由將氧化物半導體膜1404形成在與閘極電極1402完全重疊的位置上，可以防止光從基板1400一側入射到氧化物半導體膜1404中。因此，可以防止因氧化物半導體膜1404的光劣化而引起特性劣化諸如電晶體1401的臨界值電壓的遷移等。
作為像素電極1410和對置電極1413，例如可以使用含有氧化矽的氧化銦錫混合氧化物(ITSO)、氧化銦錫合金混合氧化物、氧化鋅(ZnO)、氧化銦鋅(IZO)、添加有鎵的氧化鋅(GZO)等的透明導電材料。
此外，作為液晶的驅動方法，有TN(Twisted Nematic；扭轉向列)模式、STN(Super Twisted Nematic：超扭曲向列)模式、VA(Vertical Alignment：垂直定向)模式、MVA(Multi-domain Vertical Alignment：多疇垂直排列)模式、IPS(In-Plane Switching：平面內切換)模式、OCB(Optically Compensated Birefringence：光學補償雙折射)模式、ECB(Electrically Controlled Birefringence：電控雙折射)模式、FLC(Ferroelectric Liquid Crystal：鐵電液晶)模式、AFLC(AntiFerroelectric Liquid Crystal：反鐵電液晶)模式、PDLC(Polymer Dispersed Liquid Crystal：聚合物分散型液晶)模式、PNLC(Polymer Network Liquid Crystal：聚合物網路型液晶)模式、賓主 模式等。
或者，作為液晶1415，可以使用呈現使取向膜不必要的藍相的液晶。藍相是液晶相中之一種，當使膽固醇相液晶的溫度升高時，在即將由膽固醇相液晶轉變成均質相之前呈現。由於藍相只出現在較窄的溫度範圍內，所以添加手性試劑或紫外線固化樹脂來改善溫度範圍。包含顯示為藍相的液晶和手性試劑的液晶組成物的回應速度短，即為10μsec以上100μsec以下，並且由於其具有光學各向同性而不需要取向處理從而視角依賴性小，所以是較佳的。
圖15是示出本發明的一個實施例的液晶顯示裝置的結構的透視圖的一例。圖15所示的液晶顯示裝置包括：在一對基板之間形成有像素部的面板1601、第一擴散板1602、稜鏡片1603、第二擴散板1604、導光板1605、反射板1606、光源1607、電路基板1608以及第一基板1611。
依次層疊有面板1601、第一擴散板1602、稜鏡片1603、第二擴散板1604、導光板1605、反射板1606。在導光板1605的端部提供有光源1607。從光源1607擴散到導光板1605內部的的光由第一擴散板1602、稜鏡片1603和第二擴散板1604均勻地照射到面板1601。
注意，雖然在本實施例模式中使用第一擴散板1602和第二擴散板1604，但是擴散板的數量不侷限於此，還可以是單數或者三個以上。擴散板可以提供在導光板 1605與面板1601之間，即可。因此，擴散板可以僅提供在比稜鏡片1603更接近於面板1601的一側，或可以僅提供在比稜鏡片1603更接近於導光板1605的一側。
此外，稜鏡片1603的剖面不侷限於圖15所示的鋸齒狀的形狀，而只要是具有能夠將來自導光板1605的光聚焦到面板1601一側的形狀，即可。
在電路基板1608中設置有產生輸入到面板1601中的各種信號的電路或者對這些信號進行處理的電路等。而且，在圖15中，電路基板1608和面板1601藉由COF膠帶1609連接。此外，第一基板1611藉由COF(Chip On Film)法與COF膠帶1609連接。
在圖15中示出在電路基板1608上設置有控制光源1607的驅動的控制類電路，並且該控制類電路與光源1607藉由FPC1610連接的例子。但是，上述控制類電路也可以形成在面板1601上，並且在這種情況下，使面板1601和光源1607藉由FPC等相互連接。
注意，雖然圖15例示在面板1601的端部配置光源1607的邊緣照光型的光源，但是本發明的液晶顯示裝置也可以是在面板1601的正下方配置光源1607的正下型。
本實施例模式可以與上述實施例模式適當地組合而實施。
[實施例1]
藉由使用採用根據本發明的一個實施例的驅動方法的 液晶顯示裝置，可以提供低功耗的電子設備以及能夠顯示高品質影像的電子設備。
液晶顯示裝置可用於顯示裝置、筆記本型個人電腦或者提供有記錄媒體的影像再現裝置(典型的是，再現記錄媒體諸如DVD(數位多功能光碟)等並且具有用於顯示再現影像的顯示器的裝置)。除此之外，作為可以使用採用根據本發明的一個實施例的驅動方法的液晶顯示裝置的電子設備，可給出行動電話、可攜式遊戲機、可攜式資訊終端、電子書閱讀器、攝像機、數位靜態照相機、護目鏡型顯示器(頭盔顯示器)、導航系統、音頻再現裝置(例如，汽車音響和數位音頻播放器)、影印機、傳真機、印表機、多功能印表機、自動櫃員機(ATM)、自動售貨機等。圖16A到16D示出這些電子設備的具體例。
圖16A是一種可攜式遊戲機，包括外殼7031、外殼7032、顯示部7033、顯示部7034、麥克風7035、揚聲器7036、操作鍵7037、觸控筆7038等。可以將採用根據本發明的一個實施例的驅動方法的液晶顯示裝置用於顯示部7033或顯示部7034。藉由將採用根據本發明的一個實施例的驅動方法的液晶顯示裝置用於顯示部7033或顯示部7034，可以提供低功耗的可攜式遊戲機、能夠顯示高品質影像的可攜式遊戲機。注意，雖然圖16A所示的可攜式遊戲機包括兩個顯示部7033和7034，但是可攜式遊戲機所包括的顯示部的數量不侷限於此。
圖16B是一種行動電話，包括外殼7041、顯示部 7042、音頻輸入部7043、音頻輸出部7044、操作鍵7045、光接收部7046等。藉由將由光接收部7046接收的光轉換為電信號，可以提取外部的影像。採用根據本發明的一個實施例的驅動方法的液晶顯示裝置可以用於顯示部7042。藉由將採用根據本發明的一個實施例的驅動方法的液晶顯示裝置用於顯示部7042，可以提供低功耗的行動電話、能夠顯示高品質影像的行動電話。
圖16C是一種可攜式資訊終端，包括外殼7051、顯示部7052、操作鍵7053等。在圖16C所示的可攜式資訊終端中，也可以將數據機安裝在外殼7051的內部。可以將採用根據本發明的一個實施例的驅動方法的液晶顯示裝置用於顯示部7052。藉由將採用根據本發明的一個實施例的驅動方法的液晶顯示裝置用於顯示部7052，可以提供低功耗的可攜式資訊終端、能夠顯示高品質影像的可攜式資訊終端。
圖16D是一種顯示裝置，包括外殼7011、顯示部7012、支撐台7013等。採用根據本發明的一個實施例的驅動方法的液晶顯示裝置可以用於顯示部7012。藉由將採用根據本發明的一個實施例的驅動方法的液晶顯示裝置用於顯示部7012，可以提供低功耗的顯示裝置、能夠顯示高品質影像的顯示裝置。另外，顯示裝置包括用於個人電腦、TV播放接收、廣告顯示等的所有資訊顯示用顯示裝置。
本實施例可以與上述實施例模式適當地組合而實施。
100‧‧‧像素
101‧‧‧像素部
102‧‧‧電晶體
103‧‧‧液晶元件

Claims (9)

  1. 一種包含在基板上的多個像素之液晶顯示裝置，該多個像素的至少一個包含：在該基板上的信號線；在該基板上的閘極電極；在該閘極電極上的閘極絕緣膜，該閘極絕緣膜包含第13族元素的金屬氧化物；在該閘極絕緣膜上的氧化物半導體膜，該氧化物半導體膜具有大於矽半導體的能隙；在該氧化物半導體膜上的第一導電膜和第二導電膜；以及包含像素電極的液晶元件，其中該第一導電膜電連接至該信號線，且該第二導電膜電連接至該像素電極，以及其中該金屬氧化物經組構以當加熱該金屬氧化物時，提供氧至該氧化物半導體膜。
  2. 根據申請專利範圍第1項所述的液晶顯示裝置，其中該氧化物半導體膜包含結晶，其c軸垂直於該氧化物半導體膜的上表面。
  3. 根據申請專利範圍第1項所述的液晶顯示裝置，其中該金屬氧化物的氧比例高於化學計量值。
  4. 根據申請專利範圍第1項所述的液晶顯示裝置，其中該氧化物半導體膜具有本質載子密度，其低於該矽半導體的本質載子密度。
  5. 根據申請專利範圍第1項所述的液晶顯示裝置，其中該氧化物半導體膜包含鋅。
  6. 根據申請專利範圍第1項所述的液晶顯示裝置，其中該氧化物半導體膜包含鎵。
  7. 根據申請專利範圍第1項所述的液晶顯示裝置，其中該氧化物半導體膜包含鋅和鎵。
  8. 根據申請專利範圍第1項所述的液晶顯示裝置，其中該氧化物半導體膜包含以In-Ga-Zn-O為基的氧化物半導體。
  9. 根據申請專利範圍第1項所述的液晶顯示裝置，其中該第二導電膜僅電連接至該像素電極和該氧化物半導體膜。
TW106111407A 2010-07-01 2011-05-13 液晶顯示裝置的驅動方法 TWI609221B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010150889 2010-07-01

Publications (2)

Publication Number Publication Date
TW201734615A TW201734615A (zh) 2017-10-01
TWI609221B true TWI609221B (zh) 2017-12-21

Family

ID=45399341

Family Applications (3)

Application Number Title Priority Date Filing Date
TW105100942A TWI588578B (zh) 2010-07-01 2011-05-13 液晶顯示裝置的驅動方法
TW106111407A TWI609221B (zh) 2010-07-01 2011-05-13 液晶顯示裝置的驅動方法
TW100116766A TWI544467B (zh) 2010-07-01 2011-05-13 液晶顯示裝置的驅動方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW105100942A TWI588578B (zh) 2010-07-01 2011-05-13 液晶顯示裝置的驅動方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW100116766A TWI544467B (zh) 2010-07-01 2011-05-13 液晶顯示裝置的驅動方法

Country Status (5)

Country Link
US (2) US9734780B2 (zh)
JP (4) JP5211208B2 (zh)
KR (2) KR101350751B1 (zh)
TW (3) TWI588578B (zh)
WO (1) WO2012002040A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102598280B (zh) 2009-10-21 2016-05-18 株式会社半导体能源研究所 液晶显示器件及包括该液晶显示器件的电子设备
KR102261505B1 (ko) * 2010-02-26 2021-06-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
US20140014951A1 (en) * 2011-01-13 2014-01-16 Sharp Kabushiki Kaisha Semiconductor device
TWI443429B (zh) * 2011-09-28 2014-07-01 Au Optronics Corp 製作液晶顯示面板之方法
TWI493518B (zh) * 2012-02-01 2015-07-21 Mstar Semiconductor Inc 以顯示面板實現觸控螢幕的方法與相關裝置
KR102099262B1 (ko) * 2012-07-11 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치, 및 액정 표시 장치의 구동 방법
JP2014095897A (ja) * 2012-10-12 2014-05-22 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP6290576B2 (ja) 2012-10-12 2018-03-07 株式会社半導体エネルギー研究所 液晶表示装置及びその駆動方法
SG11201505858VA (en) 2013-01-28 2015-09-29 St Jude Childrens Res Hospital A chimeric receptor with nkg2d specificity for use in cell therapy against cancer and infectious disease
TWI621270B (zh) * 2013-02-07 2018-04-11 群創光電股份有限公司 薄膜電晶體元件與薄膜電晶體顯示裝置
US9035301B2 (en) * 2013-06-19 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Imaging device
US9183800B2 (en) * 2013-07-22 2015-11-10 Shenzhen China Star Optoelectronics Technology Co., Ltd Liquid crystal device and the driven method thereof
US9583063B2 (en) 2013-09-12 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Display device
US10141453B2 (en) * 2014-12-25 2018-11-27 Sharp Kabushiki Kaisha Semiconductor device
US10444877B2 (en) * 2015-12-27 2019-10-15 Lg Display Co., Ltd. Display device with touch sensor
US10033361B2 (en) * 2015-12-28 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Level-shift circuit, driver IC, and electronic device
CN109313870B (zh) * 2016-06-09 2021-03-09 夏普株式会社 有源矩阵基板、显示装置以及附触摸面板的显示装置
JP7083675B2 (ja) 2018-03-23 2022-06-13 株式会社ジャパンディスプレイ 表示装置
JP7218467B2 (ja) * 2018-03-23 2023-02-06 株式会社ジャパンディスプレイ 表示装置
TWI732626B (zh) * 2020-07-14 2021-07-01 友達光電股份有限公司 顯示面板及其製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW544936B (en) * 2000-12-19 2003-08-01 Sharp Kk Thin-film transistor, method for fabricating the same, and liquid crystal display device
TWI228630B (en) * 1999-12-28 2005-03-01 Matsushita Electric Ind Co Ltd TFT array substrate, producing method thereof, and liquid crystal display device utilizing the substrate
TW200744216A (en) * 2006-05-19 2007-12-01 Mikuni Electoron Co Ltd Method of manufacturing LCD apparatus by using halftone exposure method
TW200827892A (en) * 2006-09-05 2008-07-01 Future Vision Inc Liquid crystal display panel and method for manufacturing the same
US20090194766A1 (en) * 2008-02-05 2009-08-06 Jin-Seong Park Thin film transistor, method of manufacturing the same, and flat panel display device having the same

Family Cites Families (171)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS60156095A (ja) 1984-11-22 1985-08-16 ソニー株式会社 液晶デイスプレイ装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH04121712A (ja) 1990-09-12 1992-04-22 Oki Electric Ind Co Ltd 液晶表示装置
JP2814752B2 (ja) 1991-01-21 1998-10-27 松下電器産業株式会社 液晶表示装置およびそれを用いた投写型表示装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5798746A (en) 1993-12-27 1998-08-25 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JPH07219484A (ja) * 1994-02-02 1995-08-18 Fujitsu Ltd 液晶表示装置
JP3067949B2 (ja) 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10274782A (ja) * 1997-03-31 1998-10-13 Sharp Corp 液晶表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
JP2001147446A (ja) 1999-11-19 2001-05-29 Hitachi Ltd 液晶表示装置とその製造方法
CN1220098C (zh) 2000-04-28 2005-09-21 夏普株式会社 显示器件、显示器件驱动方法和装有显示器件的电子设备
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP3510876B2 (ja) 2002-01-22 2004-03-29 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7777825B2 (en) 2004-12-14 2010-08-17 Sharp Kabushiki Kaisha Liquid crystal display and a defect correcting method for the same
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP2007081632A (ja) * 2005-09-13 2007-03-29 Nec Tokin Corp 無線ｉｃタグ
KR100729043B1 (ko) * 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
JP5395994B2 (ja) 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4379457B2 (ja) 2006-01-19 2009-12-09 セイコーエプソン株式会社 光学デバイス、波長可変フィルタ、波長可変フィルタモジュール、および光スペクトラムアナライザ
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015473B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
TWI312219B (en) 2006-07-20 2009-07-11 Holtek Semiconductor Inc Power supply apparatus for field emission display
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5116277B2 (ja) 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP4432056B2 (ja) 2006-12-26 2010-03-17 日本ビクター株式会社 液晶表示素子及びこの液晶表示素子を用いた液晶表示装置
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US9577137B2 (en) 2007-01-25 2017-02-21 Au Optronics Corporation Photovoltaic cells with multi-band gap and applications in a low temperature polycrystalline silicon thin film transistor panel
US7857907B2 (en) 2007-01-25 2010-12-28 Au Optronics Corporation Methods of forming silicon nanocrystals by laser annealing
US20080179762A1 (en) 2007-01-25 2008-07-31 Au Optronics Corporation Layered structure with laser-induced aggregation silicon nano-dots in a silicon-rich dielectric layer, and applications of the same
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5196870B2 (ja) * 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5043499B2 (ja) 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
JP4496237B2 (ja) * 2007-05-14 2010-07-07 株式会社 日立ディスプレイズ 液晶表示装置
JP5261979B2 (ja) 2007-05-16 2013-08-14 凸版印刷株式会社 画像表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8461583B2 (en) 2007-12-25 2013-06-11 Idemitsu Kosan Co., Ltd. Oxide semiconductor field effect transistor and method for manufacturing the same
TWI372379B (en) 2007-12-31 2012-09-11 Au Optronics Corp Liquid crystal display apparatus and bandgap reference circuit thereof
JP5305696B2 (ja) 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5305731B2 (ja) 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の閾値電圧の制御方法
KR20090124527A (ko) 2008-05-30 2009-12-03 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI711182B (zh) 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI462307B (zh) 2008-09-02 2014-11-21 Au Optronics Corp 具備多重能隙的矽奈米晶體光電池及其在一低溫多晶矽薄膜電晶體面板內之應用
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR102150275B1 (ko) 2008-09-19 2020-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101660327B1 (ko) 2008-09-19 2016-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI475544B (zh) 2008-10-24 2015-03-01 Semiconductor Energy Lab 顯示裝置
KR101515468B1 (ko) 2008-12-12 2015-05-06 삼성전자주식회사 표시장치 및 그 동작방법
KR101609727B1 (ko) 2008-12-17 2016-04-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
EP2449593B1 (en) 2009-07-03 2019-08-28 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102598280B (zh) 2009-10-21 2016-05-18 株式会社半导体能源研究所 液晶显示器件及包括该液晶显示器件的电子设备
CN102668096B (zh) 2009-10-30 2015-04-29 株式会社半导体能源研究所 半导体装置及其制造方法
CN107886916B (zh) 2009-12-18 2021-09-21 株式会社半导体能源研究所 液晶显示装置及其驱动方法
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
WO2011108381A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101748404B1 (ko) 2010-04-23 2017-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20150088324A (ko) 2010-04-23 2015-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101877377B1 (ko) 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011132556A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN103500709B (zh) 2010-04-23 2015-09-23 株式会社半导体能源研究所 半导体装置的制造方法
KR102220873B1 (ko) 2010-07-02 2021-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8519387B2 (en) 2010-07-26 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI228630B (en) * 1999-12-28 2005-03-01 Matsushita Electric Ind Co Ltd TFT array substrate, producing method thereof, and liquid crystal display device utilizing the substrate
TW544936B (en) * 2000-12-19 2003-08-01 Sharp Kk Thin-film transistor, method for fabricating the same, and liquid crystal display device
TW200744216A (en) * 2006-05-19 2007-12-01 Mikuni Electoron Co Ltd Method of manufacturing LCD apparatus by using halftone exposure method
TW200827892A (en) * 2006-09-05 2008-07-01 Future Vision Inc Liquid crystal display panel and method for manufacturing the same
US20090194766A1 (en) * 2008-02-05 2009-08-06 Jin-Seong Park Thin film transistor, method of manufacturing the same, and flat panel display device having the same

Also Published As

Publication number Publication date
US10008169B2 (en) 2018-06-26
TWI544467B (zh) 2016-08-01
TW201612612A (en) 2016-04-01
US20170309239A1 (en) 2017-10-26
WO2012002040A1 (en) 2012-01-05
JP2017126070A (ja) 2017-07-20
KR101350751B1 (ko) 2014-01-10
TWI588578B (zh) 2017-06-21
JP6084670B2 (ja) 2017-02-22
KR20130094218A (ko) 2013-08-23
US9734780B2 (en) 2017-08-15
US20120001881A1 (en) 2012-01-05
JP2016001340A (ja) 2016-01-07
JP5211208B2 (ja) 2013-06-12
TW201734615A (zh) 2017-10-01
JP2013101404A (ja) 2013-05-23
JP2012032799A (ja) 2012-02-16
TW201203220A (en) 2012-01-16
KR20130082150A (ko) 2013-07-18
KR101801960B1 (ko) 2017-11-27
JP6215494B2 (ja) 2017-10-18

Similar Documents

Publication Publication Date Title
TWI609221B (zh) 液晶顯示裝置的驅動方法
JP7065223B2 (ja) 表示装置
JP6321872B2 (ja) 表示装置の作製方法
JP2018180562A (ja) 液晶表示装置
TWI536347B (zh) 顯示裝置的驅動方法和液晶顯示裝置
US20110267331A1 (en) Liquid crystal display device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees