TWI534996B - 半導體裝置與其製法 - Google Patents

半導體裝置與其製法 Download PDF

Info

Publication number
TWI534996B
TWI534996B TW102111824A TW102111824A TWI534996B TW I534996 B TWI534996 B TW I534996B TW 102111824 A TW102111824 A TW 102111824A TW 102111824 A TW102111824 A TW 102111824A TW I534996 B TWI534996 B TW I534996B
Authority
TW
Taiwan
Prior art keywords
wafer
transistor
image sensing
bonding pad
layer
Prior art date
Application number
TW102111824A
Other languages
English (en)
Other versions
TW201344892A (zh
Inventor
王子睿
陳思瑩
劉人誠
楊敦年
劉丙寅
趙蘭璘
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201344892A publication Critical patent/TW201344892A/zh
Application granted granted Critical
Publication of TWI534996B publication Critical patent/TWI534996B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體裝置與其製法
本發明係有關於一種影像感測元件，且特別是有關於一種背照式影像感測元件。
隨著科技的進步，互補式金屬氧化物半導體(Complementary metal-oxide semiconductor,CMOS)影像感測元件由於本身特有的優點，因此比傳統的電荷耦合元件(charged-coupled devices,CCDs)更為普及。特別是，互補式金屬氧化物半導體(CMOS)影像感測元件具有高影像擷取速度(high image acquisition rate)、低操作電壓(lower operating voltage)、低功耗(lower power consumption)以及高雜訊免除力(higher noise immunity)。此外，互補式金屬氧化物半導體(CMOS)影像感測元件可使用與邏輯與記憶體元件相同之高容量晶圓製程(high volume wafer processing lines)所形成。如此一來，互補式金屬氧化物半導體(CMOS)影像晶片可包括影像感測元件與所有必須的邏輯元件，例如放大器(amplifiers)、A/D轉換器(A/D converters)與類似之元件。
互補式金屬氧化物半導體(CMOS)影像感測元件為畫素化金屬氧化物半導體(pixelated metal oxide semiconductors)。互補式金屬氧化物半導體(CMOS)影像感測元 件一般包括光感測影像元件(畫素)陣列，其中每一個元件可包括電晶體(切換電晶體(switching transistor)與重置電晶體(reset transistor))、電容與光感測元件(例如光二極體)。CMOS影像感測元件利用光敏感性CMOS電路將光子轉換成電子。感光CMOS電路一般包括光二極體(photodiode)形成於矽基板中。當光二極體曝露於光線下時，會產生電荷於光二極體中。當光從目標物(subject scene)入射到畫素時，每一個畫素所產生的電子正比於入射到畫素中的光含量。再者，電子在畫素中轉換成電壓訊號，且進一步藉由A/D轉換器(A/Dconverters)將其轉變成數位訊號。複數個周邊電路可接受數位訊號且處理數位訊號，以顯示目標物(subject scene)的影像。
互補式金屬氧化物半導體(CMOS)影像感測元件可包括複數個額外的層狀構造，例如介電層與內連線層形成於基板的頂部之上，其中內連線層用於將光二極體耦合到周邊電路。在互補式金屬氧化物半導體(CMOS)影像感測元件中，具有額外層狀構造的一側一般稱為前側，而另一側稱為背側。依據光路徑的不同，互補式金屬氧化物半導體(CMOS)影像感測元件可進一步分成兩種類型，稱為前照式(front-side illuminated,FSI)影像感測元件與背照式(back-side illuminated,BSI)影像感測元件。
對於前照式影像感測元件(front-side illuminated(FSI)image sensor)，光從目標物(subject scene)入射到互補式金屬氧化物半導體(CMOS)影像感測元件的前側，穿過介電層與內連線層，且最後落入光二極體。在光的路經中，額外的層 狀構造(例如，光學與反射金屬層)會降低入射光被光二極體吸收的量，使得量子效率(quantum efficiency)被降低。相對而言，在背照式感測元件(back-side illuminated(BSI)sensor)中，不會有來自於額外之層狀構造(例如金屬層)的阻礙(obstructions)。光入射到互補式金屬氧化物半導體(CMOS)影像感測元件的背側。如此一來，光經由直接路徑(direct path)撞擊到二極體。此直接路徑有助於提高光子轉換成電子的數量。
本發明提供一種半導體裝置之製法，包括以下步驟：提供一第一晶片，其中該第一晶片包括一光主動區域與耦合到該光主動區域之一影像感測元件之一第一電晶體；形成一第一接合墊於該第一晶片之一第一側上；提供一第二晶片，其中該第二晶片包括：該影像感測元件之一第二電晶體；一第二接合墊於該第二晶片之一第一側上；一輸入/輸出端(input/output terminal)於該第二晶片之一第二側上；以及一導通孔(through via)耦合該輸入/輸出端與該第二接合墊；堆疊該第一晶片於該第二晶片之上，其中該第一接合墊對準於該第二接合墊；以及接合該第一晶片與該第二晶片，其中：位於該第一晶片之該第一側上的該第一接合墊電性耦合到該第二晶片之該第一側上的該第二接合墊；以及該影像感測元件之該第一電晶體電性耦合到該影像感測元件之該第二電晶體。
本發明另提供一種半導體裝置，包括：一背照式影像感測晶片，其中該背照式影像感測晶片包括：一第一電晶體相鄰於該背照式影像感測晶片之一第一側；一第一接合墊形 成於該背照式影像感測晶片之該第一側中；以及一光主動區域相鄰於該背照式影像感測晶片之一第二側；以及一第二晶片，其中該第二晶片包括：一第二電晶體；一輸入/輸出墊(input/output pad)形成於該第二晶片之一第二側上；一第二導通孔(through via)耦合該第二電晶體與該輸入/輸出墊；以及一第二接合墊形成於該第二晶片之一第一側，其中該第二晶片與該背照式影像感測晶片面對面接合在一起，且其中該第一接合墊電性耦合該第二接合墊。
本發明另提供一種半導體裝置，包括：一光二極體位於一第一晶片中，其中該光二極體相鄰於該第一晶片之一第二側；一第一電晶體形成於該第一晶片中且電性耦合到該光二極體，其中該第一電晶體耦合到形成於該第一晶片之一第一側之一第一接合墊；一第二電晶體形成於該第二晶片中且耦合到形成於該第二晶片之一第一側之第二接合墊；其中：該第二晶片接合該第一晶片；以及該第二接合墊電性耦合該第一接合墊；以及一邏輯電路形成於一第三晶片中且藉由複數個內連線元件耦合到該第二晶片之該第二電晶體，其中該第三晶片堆疊於該第二晶片之上。
100‧‧‧背照式影像感測元件
100A‧‧‧第一部份
100B‧‧‧第二部分
100C‧‧‧邏輯電路
102‧‧‧基板
103‧‧‧磊晶層
104‧‧‧n型光主動區域
105‧‧‧p型光主動區域
110‧‧‧第一半導體晶圓
111‧‧‧接合墊
113‧‧‧接合墊
114‧‧‧隔離區域
120‧‧‧第二半導體晶圓
121‧‧‧接合墊
123‧‧‧接合墊
125‧‧‧內連線元件(interconnect components)
130‧‧‧第三晶圓
132‧‧‧鋁銅墊片
134‧‧‧內連線金屬線
136‧‧‧矽通孔(through silicon vias)
152‧‧‧矽通孔
154‧‧‧內連線金屬線(interconnect metal lines)
200‧‧‧背照式影像感測元件
202‧‧‧閘極介電層
204‧‧‧閘極電極
206‧‧‧汲極/源極
208‧‧‧層間介電層(inter-layer dielectric(ILD)layer)
210‧‧‧接觸插塞(contacts)
212‧‧‧第一內連線層
214、216‧‧‧金屬線
222‧‧‧第二內連線層
224、226‧‧‧接合墊
228‧‧‧導通孔(through vias)
250‧‧‧載體(carrier)
254、256‧‧‧接合墊
280‧‧‧第三晶圓
300、400、500、600‧‧‧背照式影像感測元件
802‧‧‧p+離子層
902‧‧‧彩色濾光層(color filter layer)
1002‧‧‧微透鏡層
2202‧‧‧前側佈植
2204‧‧‧薄化基板
2206‧‧‧背側p型佈植
2208‧‧‧雷射退火
PD‧‧‧光二極體
RST‧‧‧重置線
VDD‧‧‧電壓源
SEL‧‧‧選擇線
第1圖顯示依據本發明之實施例之四電晶體背照式影像感測元件之示意圖。
第2圖顯示依據本發明之實施例之背照式影像感測元件之剖面圖。
第3圖依據本發明另一實施例之背照式影像感測元件之剖面圖。
第4圖顯示依據本發明一實施例之畫素詳細剖面圖，以及與畫素對應之第2圖中的背照式影像感測元件之邏輯電路。
第5圖顯示依據本發明一實施例之畫素詳細剖面圖，以及與畫素對應之第3圖中的背照式影像感測元件之邏輯電路。
第6圖顯示依據本發明一實施例之背照式影像感測元件進行前側離子佈值製程時的剖面圖。
第7圖顯示依據本發明一實施例之其他前側的各層形成於第6圖光主動區域之上的半導體元件之剖面圖。
第8圖顯示依據本發明一實施例之晶圓被反轉且接合到載體上之後之背照式影像感測晶圓之剖面圖。
第9圖顯示依據本發明一實施例之對晶圓背側施加薄化製程之後的第8圖背照式影像感測晶圓之剖面圖。
第10圖顯示依據本發明一實施例之p+離子薄層形成在第9圖晶圓的背側之後的背照式影像感測晶圓之剖面圖。
第11圖顯示依據本發明一實施例之彩色濾光層(color filter layer)形成於第10圖之後之背照式影像感測晶圓之剖面圖。
第12圖顯示依據本發明一實施例之微透鏡層(mircolens layer)形成於第11圖之後之背照式影像感測晶圓之剖面圖。
第13圖顯示依據本發明一實施例之第3圖之背照式影像感測元件之製法。
第14-21圖顯示依據本發明一實施例之第3圖之背照式影像感測元件之另一製法。
第22圖顯示依據本發明一實施例之背照式影像感測元件之製法之流程圖。
本發明將會討論於特定內文中的實施例，一種垂直積體背照式影像感測元件(vertically integrated backside illuminated image sensor)。本發明之實施例可適用於各種影像感測元件與半導體元件。後續段落會搭配圖式討論各種實施例。
依據本發明之實施例，第1圖顯示四電晶體背照式影像感測元件(our-transistor backside illuminated image sensor)。四電晶體背照式影像感測元件100包括一第一部份100A製備於第一晶圓中(圖中並未顯示)以及一第二部份100B製備於第二晶圓中(圖中並未顯示)。特別是，藉由堆疊第二晶圓於第一晶圓頂部之上，且經由複數個內連線結構(例如接合墊)接合兩晶圓，可使第一晶圓中的電路電性耦合至第二晶圓中的電路。
第一部份100A包括光二極體PD與第一電晶體M1串連連接。特別是，光二極體PD具有一陽極耦合到接地，以及一陰極耦合到第一電晶體M1之源極。依據本發明之一實施例，第一電晶體為傳輸電晶體(transfer transistor)且其具有一閘極耦合到一傳輸線(transfer line)。第一電晶體M1之汲極藉由複數個接合墊(並未顯示於第2圖中)耦合到第二部份100B。
第二部分100B包括第二電晶體M2、第三電晶體M3與第四電晶體M4。第一電晶體M1之汲極(drain)耦合到第二電 晶體之源極(source)與第三電晶體M3之閘極(gate)。第二電晶體M2作為重置電晶體(reset transistor)，其具有閘極(gate)耦合到重置線(reset line,RST)。第二電晶體M2之汲極(drain)耦合到電壓源VDD(voltage source)。第二電晶體M2用於預先調整(preset)第三電晶體M3之閘極的電壓。第三電晶體M3之汲極(drain)耦合到電壓源VDD(voltage source)、且第三電晶體M3之源極(source)耦合到第四電晶體M4。第三電晶體M3為源極隨耦器(source follower)，其提供高阻抗輸出(high impedance output)給四電晶體影像感測器100。第四電晶體M4作為選擇電晶體。第四電晶體M4之閘極(gate)耦合到選擇線(select line,SEL)。第四電晶體M4之源極耦合到輸出線，輸出線耦合到資料處理電路(data processing circuits)(圖中未顯示)。
在操作上，光撞擊光二極體(PD)的光主動區域。結果造成光二極體(PD)所產生的電荷(electrical charge)正比於光的強度或亮度。透過施加於第一電晶體M1之閘極的傳輸訊號，以啟動(enable)第一電晶體M1，藉此傳輸電荷。來自於光二極體(PD)且藉由第一電晶體M1所傳輸之電荷，能夠啟動第三電晶體M3，進而使電荷能夠從電壓源VDD穿過第三電晶體M3而到達第四電晶體M4，其中通過的電荷數量正比於光二極體所產生的電荷數量。當需要收集訊號時，啟動選擇線SEL(select line)，允許電荷流經第四電晶體M4到資料處理電路(data process circuits)(圖中未顯示)，其中資料處理電路耦合到第四電晶體M4之輸出端。
需注意的是，第1圖為背照式影像感測元件中的單 一畫素之示意圖。顯示於第1圖中的畫素可以是增為兩倍(duplicated)，並且可以增加電路，以提供具有多重畫素之背照式影像感測元件。需注意的是，第1圖中顯示四電晶體結構中的畫素，然而，熟知本領域之人士應可知道，其僅用於舉例說明，並非用以限定本發明。熟知本領域之人士可理解許多變化例、替換例與修飾例。舉例而言，本發明亦可包括各種實施例但不限於此，例如三電晶體、五電晶體或類似之結構。
依據本發明之實施例，第2圖顯示背照式影像感測元件(backside illuminated image sensor)之剖面圖。背照式影像感測元件200包括四個畫素。每一個畫素包括第一部分100A與第二部分100B。第一部分100A與第二部分100B兩者統稱為影像感測元件100。如第2圖所示，影像感測元件100埋設於第一半導體晶圓110中。
如第2圖所示，第二半導體晶圓120堆疊於第一半導體晶圓110的頂部之上。複數個接合墊分別形成於第一半導體晶圓110與第二半導體晶圓120之上。再者，座落於第二半導體晶圓120第一側之接合墊(例如接合墊123)以面對面(face-to-face)的方式對準於座落在第一半導體晶圓110並且與其相對應之接合墊(例如接合墊113)。藉由合適的接合技術，例如直接接合(direct bonding)，接合第一半導體晶圓110與第二半導體晶圓120。直接接合製程會敘述於後續第8圖中。
依據本發明之實施例，顯示於第2圖中的接合墊可以是圓形。接合墊(例如接合墊113)的直徑小於影像感測元件畫素(第一部份110A)之間距(pitch)。然而，接合墊之直徑也可以 大於影像感測元件畫素之間距。舉例而言，相鄰之影像感測元件畫素的接合墊可以放置在不同列(rows)中，以形成交錯安排的接合墊(staggering bonding pads)。此種交錯安排的接合墊可允許接合墊之直徑大於影像感測元件畫素之間距。
第二半導體晶圓120可包括邏輯電路100C。邏輯電路100C可以是類比-數位轉換器(analog-to-digital converter)。然而，邏輯電路100C亦可以是應用於背照式影像感測元件(backside illuminated image sensor)的許多類型之功能電路。舉例而言，邏輯電路100C可以資料處理電路(data processing circuit)，在本發明之各種實施例中，邏輯電路100C亦可包括連接到背照式影像感測元件之其他電路，例如記憶體電路(memory circuit)、偏壓電路(bias circuit)、參考電路或類似之電路。
第二半導體晶圓120可包括複數個矽通孔(through silicon vias)152。可藉由合適的微影與蝕刻製程形成矽通孔(through silicon vias)152於第二半導體晶圓120中。一般而言，這些微影製程牽涉到沉積光阻材料，其中光阻材料經過遮蔽、曝光與顯影，以使晶圓120將被移除之部份曝露出來。剩餘的光阻材料保護位於其下方的材料免受後續製程(例如蝕刻)之影響。
蝕刻製程可產生複數個開口。依據本發明之實施例，開口的直徑為約10μm-100μm。依據矽通孔之製程，製程步驟中可包括沉積晶種層(seed layer)，電鍍導電材料於晶種層之上，以及施加化學機械研磨(chemical mechanical polishing, CMP)製程。
邏輯電路100C可耦合到複數個輸入/輸出端(input/output terminals)，例如鋁銅墊片(aluminum copper pads)132。如第2圖所示，鋁銅墊片132形成於第二半導體晶圓120之第二側上。鋁銅墊片132可藉由導電路徑(conductive path)電性耦合到邏輯電路100C，其中導電路徑由矽通孔152與內連線金屬線(interconnect metal lines)154所形成。傳統背照式感測元件之輸入/輸出端(input/output terminals)相鄰於光二極體而形成，相較之下，顯示於第2圖中的結構藉由形成鋁銅墊片132在第二半導體晶圓120之第二側上，可進一步降低背照式感測元件之產品尺寸(form factor)。輸入/輸出端形成於第二半導體晶圓120之上的優點在於可提升背照式感測元件200的密度與量子效率(quantum efficiency)。
依據本發明另一實施例，第3圖顯示背照式感測元件之剖面圖。除了邏輯元件100C形成於第三晶圓130中之外，背照式感測元件300類似於第2圖中的背照式感測元件200。如第3圖所示，第三晶圓130堆疊於第二晶圓120的頂部之上。特別是，第三晶圓130之第一側經由複數個內連線元件(interconnect components)125耦合到第二晶圓120之第二側。依據本發明之實施例，內連線元件(interconnect components)可由複數個微凸塊(micro bumps)所組成。
邏輯電路100C可耦合到複數個輸入/輸出端132。依據本發明之實施例，輸入/輸出端132可為複數個鋁銅墊片。如第3圖所示，鋁銅墊片132形成於第三晶圓130的第二側之 上。鋁銅墊片132可經由導電路徑(conductive path)電性耦合到邏輯電路100C，其中導電路徑由矽通孔136與內連線金屬線134所組成。另言之，鋁銅墊片132對於第二晶圓120之電路提供一訊號通道(signal channel)。如第3圖所示，此訊號通道由位於第三晶圓130中的矽通孔136、形成於第二晶圓120與第三晶圓130之間的微凸塊125，以及位於第二晶圓120中的矽通孔所組成。
依據本發明之一實施例，第4圖顯示畫素以及與其對應之邏輯電路詳細剖面圖，其中畫素與邏輯電路屬於第2圖中背照式影像感測元件200的一部份。背照式影像感測元件400形成於一包括第一半導體晶圓110與第二半導體晶圓120之堆疊結構之中。第一半導體晶圓110由本領域人士所熟知之CMOS製程技術而形成。特別是，第一半導體晶圓110包括一磊晶層形成於矽基板之上。依據背照式影像感測元件之製程，矽基板於背側薄化製程(backside thinning process)中被移除，直到曝露出磊晶層為止。如第4圖所示，殘留一部份的磊晶層103。p型光主動區域105與n型光主動區域104形成於殘留的磊晶層103中。
光主動區域例如p型光主動區域105與n型光主動區域104可形成PN介面(PN junction)，其功能如同第1圖中的光二極體PD。依據本發明之實施例，光主動區域(例如n型光主動區域104與p型光主動區域105)形成於磊晶層103之上，其中磊晶層103由p型半導體基板(圖中未顯示)成長而形成。
第一半導體晶圓110尚包括隔離區域114形成於磊晶層103之中。如第4圖所示，光主動區域104與105被隔離區域 所包圍(enclosed)。特別是，隔離區域有助於避免相鄰畫素(圖中未顯示)之串音(crosstalk)與干擾(interference)。依據本發明之實施例，隔離區域114由p型材料所形成，例如硼(boron)、氟化硼(BF2)與類似之材料。此外，隔離區域114可包括淺溝隔離結構(shallow trench isolation,STI)(圖中未顯示)。依據本發明之實施例，隔離區域114具有摻雜濃度為約1012/cm3。隔離區域114具有摻雜深度為約0 μm-2 μm。
第一半導體晶圓110可包括一電晶體對應於第1圖之第一電晶體M1。電晶體包括閘極電極204。特別是，電晶體可產生一訊號，此訊號與撞擊到光主動區域104與105上的光之強度或亮度相關。依據本發明之實施例，電晶體可以是傳輸電晶體(transfer transistor)。然而，電晶體亦可以是其他可應用於背照式影像感測元件之功能性電晶體。舉例而言，第4圖中的電晶體為傳輸電晶體，其他實施例可包括其他電晶體位於背照式影像感測元件300之中，例如重置電晶體(reset transistor)、源極隨耦電晶體(source follower transistor)或選擇電晶體(select transistor)。所有適合的電晶體與設置方式皆在本發明的保護範圍內。
顯示於第4圖中的電晶體包括閘極介電層202形成於磊晶層103之上，以及閘極電極204形成於閘極介電層202之上。閘極介電層202與閘極電極204由本領域人士所熟知之任何適合的製程形成與圖案化。閘極介電層202可以是高介電常數材料(high-K dielectric material)，例如氧化矽、氮氧化矽、氮化矽、氧化物、含氮之氧化物、氧化鋁、氧化鑭(lanthanum oxide)、氧化鉿、氧化鋯(zirconium oxide)、氮氧化鉿、上述之組合或類似之材料。
依據本發明之實施例，閘極介電層202包括氧化層，此氧化層可由任何氧化製程而形成，例如濕式或乾式熱氧化或藉由化學氣相沉積法(chemical vapor deposition,CVD)，利用四乙基矽酸鹽(tetra-ethyl-ortho-silicate,TEOS)與氧氣作為前驅物(precursor)。
閘極電極204可包括導電材料，例如金屬(例如鉭(tantalum)、鈦(titanium)、鉬(molybdenum)、鎢(tungsten)、鉑(platinum)、鋁(aluminum)、鉿(hafnium)、釕(ruthenium))、金屬矽化物(例如矽化鈦(titanium silicide)、矽化鈷(cobalt silicide)、矽化鎳(nickel silicide)、矽化鉭(tantalum silicide)、金屬氮化物(例如氮化鈦(titanium nitride)、氮化鉭(tantalum nitride))、摻雜多晶矽、其他導電材料或上述之組合。依據本發明之實施例，閘極電極204可由多晶矽所組成，藉由低壓化學氣相沉積法(low-pressure chemical vapor deposition,LPCVD)沉積摻雜或未摻雜之多晶矽而形成。
汲極/源極區域206形成於磊晶層103中，且汲極/源極區域206與光主動區域104及105分別位於閘極介電層202之相對兩側。依據本發明之實施例，汲極/源極區域206藉由佈植合適的n型摻雜物而形成，例如磷(phosphorous)、砷(arsenic)、銻(antimony)或類似之材料。
如第4圖所示，層間介電層(inter-layer dielectric(ILD)layer)208形成於具有光二極體的基板之上。層間介電層 (ILD layer)208可包括一材料，例如硼磷矽酸鹽玻璃(boron phosphorous silicate glass,BPSG)，亦可採用用於其他層之適合的介電材料。層間介電層(ILD layer)208可使用一製程而形成，例如電漿增強型化學氣相沉積製程(PECVD)，亦可使用其他製程，例如低壓化學氣相沉積製程(LPCVD)。
複數個接觸插塞(contacts)210耦合到閘極電極204與汲極/源極206。藉由使用合適的微影製程(photolithography)與蝕刻製程穿過層間介電層(ILD layer)208而形成接觸插塞(contacts)210。一般而言，微影製程包括沉積光阻材料，其中光阻材料被遮蔽、曝光且顯影，以曝露出需要移除之層間介電層(ILD layer)208的部份。剩餘的光阻材料保護位於其下方的材料免受後續製程(例如蝕刻製程)之干擾。
接觸插塞(contacts)210可包括阻障層/黏著層(圖中未顯示)，以避免擴散並且提供接觸插塞210較佳的黏著力。在一實施例中，阻障層可由一層或多層鈦(titanium)、氮化鈦(titanium nitride)、鉭(tantalum)、氮化鉭(tantalum nitride)或類似之材料所形成。阻障層可由化學氣相沉積法而形成，亦可使用其他方法。
接觸插塞(contacts)210可由任何合適的導電材料而形成，例如高導電性、低電阻金屬、元素金屬、過渡金屬或類似之材料。依據本發明之實施例，接觸插塞(contacts)210由鎢(tungsten)所形成，亦可使用其他材料，例如銅。於一實施例中，接觸插塞210由鎢(tungsten)所形成，且接觸插塞210藉由本領域人士所熟知之化學氣相沉積製程(CVD)而形成，亦可使用 其他形成方法。
當接觸插塞210形成之後，複數個內連線層(interconnect layers)形成層間介電層(ILD layer)208之上。為了簡化說明，本發明之各實施例僅顯示兩層內連線層。第一內連線層212形成於層間介電層(ILD layer)208之上。如第4圖所示，第一內連線層212可包括金屬線214與216分別耦合到閘極電極204與汲極/源極區域206。金屬線214與216可由任何適合的製程而形成(例如微影與蝕刻製程、鑲嵌製程(damascene)、雙鑲嵌製程(dual damascene)或類似之製程)，且可由合適的導電材料所形成，例如銅(copper)、鋁(aluminum)、鋁合金(aluminum alloys)、銅合金(copper alloys)或類似之材料。
第二內連線層222形成於第一內連線層212之上。第二內連線層222可包括接合墊224與226。依據本發明之實施例，接合墊224與226可由導電材料所形成，例如銅或類似之材料。如第3圖所示，接合墊224與226經由導通孔(through vias)228分別電性耦合到金屬線214與216。
顯示於第4圖中的第二半導體晶圓120堆疊於第一半導體晶圓110的頂部之上。第二半導體晶圓120可包括邏輯電路100C。邏輯電路100C可包括各種適用於影像製程之邏輯電路。依據本發明之實施例，第二半導體晶圓120可包括數位電路。為了進一步降低產品尺寸(form factor)與增加電路密度，第二半導體晶圓120可於較小製程節點(process node)所形成。
第二半導體晶圓120尚包括接合墊254與256。如第4圖所示，接合墊254與256可面對面分別對準於接合墊224與 226。再者，接合墊(例如254)與接合墊(例如224)接合在一起，以形成一致的接合結構(uniform bonded structure)。另言之，接合墊(例如254與224)為堆疊半導體結構之接合媒介(bonding medium)。第一半導體晶圓110與第二半導體晶圓120將會於第8圖詳細討論之。
顯示於第4圖中的堆疊半導體結構之優點在於，光二極體與邏輯電路(例如訊號處理電路(data processing circuits))可由不同的製程節點形成。舉例而言，邏輯電路可用較小的製程節點製作，可因此而改善邏輯電路的價格與密度。此外，光二極體與邏輯電路垂直堆疊成三維(three dimensional)晶片。此種三維晶片有助於進一步降低產品尺寸(form factor)。再者，以三維晶片為主的影像感測元件有助於減少功率消耗(power consumption)且避免寄生電容(parasitic capacitance)干擾。
依據本發明之一實施例，第5圖顯示畫素以及其對應之邏輯電路，其中畫素與邏輯電路屬於第3圖中的背照式影像感測元件300的一部份。除了邏輯元件100C形成於第三晶圓130之中以外，背照式感測元件500類似於第4圖中的背照式感測元件400。如第5圖所示，第三晶圓130堆疊於第二晶圓120的頂部之上。複數個內連線元件125形成於第二晶圓120與第三晶圓130之間。
依據本發明之實施例，第6-12圖顯示背照式影像感測元件之製法。依據本發明之實施例，第6圖顯示背照式影像感測元件進行前側離子佈值製程時的剖面圖。背照式影像感測 元件600包括具有第一導電度之基板102。依據本發明之實施例，基板12為p型基板。基板102可由矽(silicon)、鍺(germanium)、矽化鍺(silicon germanium)、漸進式矽化鍺(graded silicon germanium)、絕緣層上覆矽(semiconductor-on-insulator)、碳(carbon)、石英(quartz)、藍寶石(sapphire)、玻璃(glass)或類似之材料所形成，亦可由多層結構(例如應變層(strained layers))所形成。p型磊晶層103成長於p型基板102之上。
顯示於第6圖之光主動區域可藉由本領域人士所熟知之離子佈植製程或擴散製程形成。依據本發明之實施例，p型佈植離子從晶圓之前側佈植到p型磊晶層103中，以形成p型主動區域105。此外，n型佈植離子從晶圓之前側進行佈植，以形成n型主動區域104。
背照式影像感測元件600可包括複數個畫素(圖中未顯示)，每一個畫素各自包括由p型光主動區域(例如光主動區域105)與n型光主動區域(例如光主動區域104)所形成之PN介面(PN junction)。為了避免相鄰畫素之串音(crosstalk)與干擾(interference)，使用隔離區域114包圍光主動區域104與105。
依據本發明之實施例，隔離區域114可包括淺溝隔離結構(shallow trench isolation,STI)(圖中未顯示)。藉由蝕刻基板之一部分，以形成溝槽並且填充氧化物及/或其他介電材料，以形成淺溝隔離結構。淺溝隔離結構114有助於避免來自於相鄰畫素所的反射光接觸到光主動區域104與光主動區域105。
依據本發明之實施例，當其他前側的各層形成於光主動區域上之後，第7圖顯示第6圖之半導體元件之剖面圖。層間介電層(ILD layer)208形成於磊晶層103之上。第一內連線層212可形成於層間介電層(ILD layer)208之上。第二內連線層222形成於第一內連線層212之上。第一內連線層212之金屬線與第二內連線層222之接合墊可藉由電漿蝕刻或鑲嵌製程進行圖案化，且其可由適用於特定應用之其他導電材料所形成。合適的材料包括，例如鋁、銅、摻雜多晶矽或類似之材料。為了提供內連線層212與位於其下方之電路(例如閘極電極204與汲極/源極區域206)之間的電性連接，可形成接觸插塞(contacts)210與導電通孔(vias)228。
依據本發明之實施例，當晶圓被反轉且接合到載體(carrier)250上之後，第8圖顯示背照式影像感測晶圓之剖面圖。當形成內連線層212與222時，背照式影像感測元件600被反轉且接合到載體(carrier)250之上。特別是，背照式影像感測元件600之前側面向載體(carrier)250之前側。依據本發明之實施例，載體(carrier)250為包括背照式影像感測元件的邏輯電路之半導體晶圓。特別是，各種邏輯電路裝配於載體(carrier)250中，例如畫素電路之重置電晶體(reset transistors of pixel circuitry)、記憶體電路(memory circuits)、資料處理電路(data processing circuits)或類似之電路。
可使用各種接合技術，進行背照式影像感測元件600與載體250之間的接合。依據本發明之實施例，合適的接合技術可包括直接接合(direct bonding)、混合接合(hybrid bonding)與類似之方法。依據本發明之實施例，藉由一接合結構，例如接合夾盤(bonding chuck)(圖中未顯示)，於一腔體中，背照式影像感測元件600堆疊於載體250的頂部之上。特別是，背照式影像感測元件600之接合墊(例如接合墊224與226)面對面(face-to-face)對準於其位於載體250中所對應的接合墊(接合墊254與256)。
可對堆疊晶圓結構進行熱壓縮製程(thermo-compression process)。此種熱壓縮製程可導致銅相互擴散(inter-diffusion)。特別是，接合墊的銅原子獲得足夠的能量，得以在兩相鄰的接合墊之間進行擴散。如此一來，均勻的銅層形成於兩相鄰的接合墊之間。此種均勻的銅層有助於使接合墊(例如224)與接合墊(例如254)形成均勻的接合結構特徵。此種均勻的接合結構特徵使背照式影像感測元件600與載體250之間建立導電路徑(conductive path)。此外，此種均勻的接合結構特徵亦提供機械接合作用，支撐背照式影像感測元件600與載體250。
依據本發明之實施例，介於兩個接合墊之間的對準準確度小於0.9 μm。對準準確度可由X軸偏移、Y軸偏移與旋轉角度(rotation angle)所定義。依據本發明之實施例，介於兩個接合墊之間的X軸偏移小於0.8 μm。介於兩個接合墊之間的Y軸偏移小於0.8 μm。介於兩個接合墊之間的旋轉角度(rotation angle)為約1度-2度。
可在具有惰性氣體(例如氬氣、氮氣、氦氣與類似之氣體)的腔體中，對堆疊半導體結構進行後接合退火製程 (post bonding anneal process)。在大於150度的溫度下，對堆疊半導體結構烘烤接近3小時。如此一來，經過後接合退火製程(post bonding anneal process)處理之後，背照式影像感測元件600之接合墊與載體250之接合墊可靠地(reliably)接合在一起。
載體250可包括各種功能性電路(functional circuits)。藉由接合製程，功能性電路耦合到影像感測畫素，使得由影像感測畫素產生之電子受到功能性電路的處理。此外，載體250可提供足夠的機械支撐，以對抗來自於薄化製程之研磨步驟所產生的作用力。下述第9圖將會討論薄化製程。
依據本發明之實施例，對晶圓背側施加薄化製程之後，第9圖顯示第8圖之背照式影像感測晶圓之剖面圖。依據背照式影像感測元件之製程，薄化基板，直到基板102(顯示於第8圖中)被移除，並且曝露出磊晶層103。特別是，背照式影像感測元件600之基板之背側(例如殘留的p型磊晶層103)可被薄化至厚度為約2μm-2.15μm。此薄化後的基板層可讓光穿過(圖中未顯示)基板，且讓光撞擊到埋設於基板中的光二極體，而不會被基板所吸收。
可藉由使用適合的製程，例如磨平(grinding)、研磨(polishing)、及/或化學蝕刻(chemical etching)等技術進行薄化製程。依據本發明之實施例，藉由使用化學機械研磨製程(chemical mechanical polishing(CMP)process)以進行薄化製程。在化學機械研磨製程(CMP process)中，蝕刻材料與研磨材料(abrading materials)之組合放置並接觸基板之背側，且利用研磨墊片(grinding pad)(圖中未顯示)移除基板之背側，直到達 到所需厚度為止。
依據本發明之實施例，當p+離子薄層形成在晶圓的背側之後，第10圖顯示第9圖之背照式影像感測晶圓之剖面圖。再者，p+離子薄層802可形成於薄化基板之背側上，以增加光子轉換成電子之數量。p+離子佈植製程可能導致晶體缺陷(crystal defects)。為了修復晶體缺陷與達到活化佈植p+離子的目的，可對背照式影像感測元件600的背側進行雷射退火製程。
依據本發明之實施例，當彩色濾光層(color filter layer)形成後，第11圖顯示第10圖之背照式影像感測晶圓之剖面圖。彩色濾光層902用於讓特定波長的光通過，並且反射其他波長的光，因此讓影像感測元件能偵測到被光主動區域104所接受的光的顏色。可改變彩色濾光層902，例如紅色濾光層、綠色濾光層與藍色濾光層。亦可使用其他彩色濾光層的結合，例如青綠色(cyan)、黃色(yellow)與洋紅色(magenta)。也可改變不同顏色之彩色濾光層902之數目。
依據本發明之實施例，彩色濾光層902可包括色素或染料材料，例如丙烯酸類材料(acrylic)。舉例而言，聚甲基丙烯酸甲酯(polymethyl-methacrylate,PMMA)或聚甲基丙烯酸環氧丙酯(polyglycidylmethacrylate,PGMS)為適合之材料，添加色素或染料於其中，可形成彩色濾光層902。然而，亦可使用其他材料。彩色濾光層902可藉由本領域人士所熟知之任何方法而形成。
依據本發明之實施例，當微透鏡層(mircolens layer)形成後，第12圖顯示第11圖之背照式影像感測晶圓之剖面圖。 可圖案化並形成透鏡之任何材料皆可用於形成微透鏡層1002，例如高透光性，丙烯酸高分子。微透鏡層1002之厚度為約0.1μm-2.5μm。依據本發明之實施例，可使用一液態材料與本領域人士所熟知之旋塗式技術(spin-on techniques)，形成微透鏡層1002。此方法可產生大致上平坦的表面，且微透鏡層1002具有大致上均勻的厚度，因而提供微透鏡層較高的均勻性(uniformity)。亦可使用其他方法，例如沉積技術，如化學氣相沉積(chemical vapor deposition,CVD)、物理氣相沉積(physical vapor deposition,PVD)或類似之方法。
依據本發明之實施例，第13圖顯示第3圖之背照式影像感測元件300之製法。請再次參見第12圖，在第一晶圓與第二晶圓藉由直接接合技術結合在一起形成背照式影像感測元件600之後。第三晶圓280經由複數個內連線元件125接合到第二晶圓之上。依據本發明之實施例，內連線元件125為形成於第二晶圓與第三晶圓之間的複數個微凸塊。
依據本發明之實施例，第14-21圖顯示第3圖之背照式影像感測元件300之另一製法。除了第17圖中的第三晶圓280接合到第二晶圓之步驟先於第18圖之背側薄化製程之外，第14-21圖類似於第6-12圖。其他製程，例如前側離子佈植、前側內連線層之形成、薄化製程如同第6-12圖所述，為了避免不必要的重複，於此不再贅述。
依據本發明之實施例，第22圖顯示背照式影像感測元件的製法之流程圖。在步驟2202中，對CMOS影像感測晶圓進行前側離子佈植，以形成各種摻雜區域，例如光主動區域 與隔離區域。依據本發明之實施例，光主動區域可具有深度為約2μm。
在步驟2204中，CMOS影像感測晶圓被翻轉且接合到載體上，其中載體包括使用於CMOS影像感測元件的邏輯電路。依據背照式影像感測晶圓之製法，對基板之背側進行基板薄化製程，以使基板之厚度降低至約2μm。此種薄化基板有助於使光從基板的背側進行傳導。
在步驟2206中，經由離子佈植製程，p+離子薄層形成於薄化基板之上，以提升量子效率(quantum efficiency)。依據本發明之實施例，p+離子薄層具有厚度為約100埃(Å)-1μm。在步驟2208中，對基板之背側進行雷射退火製程(laser annealing process)，以修復因為p+離子佈植所造成之缺陷，且活化p+離子。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
103‧‧‧磊晶層
104‧‧‧n型光主動區域
105‧‧‧p型光主動區域
114‧‧‧隔離區域
125‧‧‧內連線元件(interconnect components)
206‧‧‧汲極/源極
212‧‧‧第一內連線層
214、216‧‧‧金屬線
222‧‧‧第二內連線層
224、226‧‧‧接合墊
250‧‧‧載體(carrier)
254、256‧‧‧接合墊
280‧‧‧第三晶圓
600‧‧‧背照式影像感測元件
802‧‧‧p+離子層
902‧‧‧彩色濾光層(color filter layer)
1002‧‧‧微透鏡層

Claims (9)

  1. 一種半導體裝置之製法，包括以下步驟：提供一第一晶片，其中該第一晶片包括該光主動區域與耦合到該光主動區域之一影像感測元件之一第一電晶體；形成一第一接合墊於該第一晶片之一第一側上；提供一第二晶片，其中該第二晶片包括：該影像感測元件之一第二電晶體；一第二接合墊於該第二晶片之一第一側上；一輸入/輸出端(input/output terminal)於該第二晶片之一第二側上；以及一導通孔(through via)耦合該輸入/輸出端與該第二接合墊；堆疊該第一晶片於該第二晶片之上，其中該第一接合墊對準於該第二接合墊；以及接合該第一晶片與該第二晶片，其中：位於該第一晶片之該第一側上的該第一接合墊電性耦合到該第二晶片之該第一側上的該第二接合墊；該影像感測元件之該第一電晶體電性耦合到該影像感測元件之該第二電晶體；以及藉由複數個微凸塊，堆疊一第三晶片於該第二晶片之上。
  2. 如申請專利範圍第1項所述之半導體裝置之製法，尚包括：形成一第三接合墊於該第二晶片之該第一側上，其中該第三接合墊耦合到該第二晶片之一邏輯電路；以及形成一第四接合墊於該第一晶片之該第一側上，其中當接合該第一晶片與該第二晶片之後，該第四接合墊電性耦合 到該第三接合墊。
  3. 如申請專利範圍第1項所述之半導體裝置之製法，尚包括：接合該第一晶片與該第二晶片之後，薄化該第一晶片之一第二側至一第一厚度。
  4. 如申請專利範圍第1項所述之半導體裝置之製法，尚包括：於一基板上成長具有一第一導電類型之一磊晶層；佈植一具有第二導電性類型之離子於該磊晶層中，以形成一第一光主動區域；佈植具有該第一導電類型之離子於該磊晶層中，以形成一第二光主動區域；以及薄化該基板之一背側，直到曝露該磊晶層。
  5. 一種半導體裝置，包括：一背照式影像感測晶片，其中該背照式影像感測晶片包括：一第一電晶體相鄰於該背照式影像感測晶片之一第一側；一第一接合墊形成於該背照式影像感測晶片之該第一側中；以及一光主動區域相鄰於該背照式影像感測晶片之一第二側；以及一第二晶片，其中該第二晶片包括：一第二電晶體；一輸入/輸出墊(input/output pad)形成於該第二晶片之一第二側上；一第二導通孔(through via)耦合該第二電晶體與該輸入/輸出墊；以及 一第二接合墊形成於該第二晶片之一第一側，其中該第二晶片與該背照式影像感測晶片面對面接合在一起，且其中該第一接合墊電性耦合該第二接合墊；以及一第三晶片堆疊於該第二晶片之上，其中該第三晶片藉由複數個微凸塊堆疊於該第二晶片之上。
  6. 如申請專利範圍第5項所述之半導體裝置，尚包括：一p+層形成於該背照式影像感測晶片之該第二側；一彩色濾光層形成於該p+層上；以及一微透鏡層形成於該彩色濾光層之上。
  7. 如申請專利範圍第5項所述之半導體裝置，其中該第一電晶體藉由該第一接合墊與該第二接合墊電性耦合到該第二電晶體。
  8. 如申請專利範圍第5項所述之半導體裝置，其中該第一電晶體為四電晶體影像感測電路(four-transistor image sensor circuit)之傳輸電晶體。
  9. 如申請專利範圍第5項所述之半導體裝置，其中該第二電晶體為四電晶體影像感測電路(four-transistor image sensor circuit)之重置電晶體。
TW102111824A 2012-04-27 2013-04-02 半導體裝置與其製法 TWI534996B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/458,812 US8629524B2 (en) 2012-04-27 2012-04-27 Apparatus for vertically integrated backside illuminated image sensors

Publications (2)

Publication Number Publication Date
TW201344892A TW201344892A (zh) 2013-11-01
TWI534996B true TWI534996B (zh) 2016-05-21

Family

ID=49462990

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102111824A TWI534996B (zh) 2012-04-27 2013-04-02 半導體裝置與其製法

Country Status (5)

Country Link
US (2) US8629524B2 (zh)
JP (2) JP2013232647A (zh)
KR (1) KR101432889B1 (zh)
CN (1) CN103378109B (zh)
TW (1) TWI534996B (zh)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4047647A3 (en) 2011-05-24 2023-03-08 Sony Group Corporation Semiconductor device
US9024397B2 (en) * 2012-01-07 2015-05-05 Texas Instruments Incorporated Thermally-insulated micro-fabricated atomic clock structure and method of forming the atomic clock structure
US8629524B2 (en) 2012-04-27 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for vertically integrated backside illuminated image sensors
US9153565B2 (en) 2012-06-01 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensors with a high fill-factor
US8957358B2 (en) 2012-04-27 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
US10090349B2 (en) 2012-08-09 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
US8878325B2 (en) * 2012-07-31 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Elevated photodiode with a stacked scheme
US9024406B2 (en) 2012-09-25 2015-05-05 Semiconductor Components Industries, Llc Imaging systems with circuit element in carrier wafer
US9287312B2 (en) * 2013-03-15 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Imaging sensor structure and method
JP6424610B2 (ja) 2014-04-23 2018-11-21 ソニー株式会社 半導体装置、および製造方法
US10522380B2 (en) * 2014-06-20 2019-12-31 Applied Materials, Inc. Method and apparatus for determining substrate placement in a process chamber
FR3023066B1 (fr) * 2014-06-30 2017-10-27 Aledia Dispositif optoelectronique comprenant des diodes electroluminescentes et un circuit de commande
FR3025359B1 (fr) * 2014-09-01 2016-11-04 Soc Francaise De Detecteurs Infrarouges - Sofradir Procede de positionnement d'elements, notamment optiques sur la face arriere d'un detecteur infrarouge de type hybride
CN104332480A (zh) * 2014-09-01 2015-02-04 豪威科技(上海)有限公司 堆栈式传感器芯片结构及其制备方法
US9525001B2 (en) * 2014-12-30 2016-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9515002B2 (en) 2015-02-09 2016-12-06 Micron Technology, Inc. Bonding pads with thermal pathways
US9706092B1 (en) * 2015-03-09 2017-07-11 Amazon Technologies, Inc. Imager module with castellated interposer chip
US10355039B2 (en) * 2015-05-18 2019-07-16 Sony Corporation Semiconductor device and imaging device
US10020336B2 (en) 2015-12-28 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device using three dimentional (3D) integration
US10121812B2 (en) * 2015-12-29 2018-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked substrate structure with inter-tier interconnection
US9923011B2 (en) 2016-01-12 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with stacked semiconductor dies
CN107851654B (zh) 2016-02-22 2022-12-16 索尼公司 摄像装置和摄像装置制造方法
JP6708464B2 (ja) * 2016-04-01 2020-06-10 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
EP3267484B1 (en) * 2016-07-04 2021-09-01 ams International AG Sensor chip stack and method of producing a sensor chip stack
US10998373B2 (en) 2016-07-11 2021-05-04 Sony Semiconductor Solutions Corporation Imaging element and imaging device
KR102460077B1 (ko) 2016-08-05 2022-10-28 삼성전자주식회사 스택 이미지 센서 패키지 및 이를 포함하는 스택 이미지 센서 모듈
JP2018078274A (ja) 2016-11-10 2018-05-17 サムソン エレクトロ−メカニックス カンパニーリミテッド． イメージセンサー装置及びそれを含むイメージセンサーモジュール
US10163952B2 (en) * 2016-12-14 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Backside illuminated image sensor device structure
TWI745582B (zh) * 2017-04-13 2021-11-11 美商光程研創股份有限公司 鍺矽光偵測裝置
US10672820B2 (en) 2017-11-23 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonded structure
WO2019130702A1 (ja) * 2017-12-27 2019-07-04 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP7046678B2 (ja) * 2018-03-30 2022-04-04 キヤノン株式会社 半導体装置、機器
CN112189260A (zh) * 2018-05-28 2021-01-05 索尼半导体解决方案公司 成像装置
CN109390303B (zh) * 2018-09-28 2022-01-04 长江存储科技有限责任公司 三维存储器结构的制造方法
JP7452962B2 (ja) * 2018-11-16 2024-03-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置
EP3667721A1 (en) * 2018-12-10 2020-06-17 IMEC vzw Method for fabricating an optical device
WO2020179494A1 (ja) * 2019-03-07 2020-09-10 ソニーセミコンダクタソリューションズ株式会社 半導体装置および撮像装置
JP6957559B2 (ja) 2019-06-24 2021-11-02 キヤノン株式会社 半導体装置および機器
CN110491851A (zh) * 2019-08-22 2019-11-22 武汉新芯集成电路制造有限公司 第一晶圆及其形成方法、晶圆堆叠结构
US11211348B2 (en) 2019-08-22 2021-12-28 Wuhan Xinxin Semiconductor Manufacturing Co., Ltd. First wafer, fabricating method thereof and wafer stack
US11227847B2 (en) * 2020-03-04 2022-01-18 Cisco Technology, Inc. Integrated decoupling capacitors
TW202137499A (zh) * 2020-03-17 2021-10-01 聯華電子股份有限公司 半導體元件及其製作方法
US11626433B2 (en) * 2020-03-25 2023-04-11 Omnivision Technologies, Inc. Transistors having increased effective channel width
WO2021200174A1 (ja) * 2020-03-31 2021-10-07 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
WO2022158379A1 (ja) * 2021-01-22 2022-07-28 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
WO2022175712A1 (en) * 2021-02-17 2022-08-25 Teledyne Digital Imaging, Inc. Back illuminated image sensor with a dielectric layer that neutralizes effects of illumination induced oxide charge in ultraviolet imaging conditions
KR20220129381A (ko) * 2021-03-16 2022-09-23 삼성전자주식회사 이미지 센서
JPWO2023106308A1 (zh) * 2021-12-10 2023-06-15
CN114284306A (zh) * 2021-12-15 2022-04-05 武汉新芯集成电路制造有限公司 深度兼图像传感器器件及制作方法、深度兼图像传感器芯片
WO2023131994A1 (ja) * 2022-01-05 2023-07-13 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
US20230268372A1 (en) * 2022-02-21 2023-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked cmos image sensor
US20230299109A1 (en) * 2022-03-18 2023-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked image sensors and methods of manufacturing thereof

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7382142B2 (en) 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
JP4123682B2 (ja) * 2000-05-16 2008-07-23 セイコーエプソン株式会社 半導体装置及びその製造方法
US7579848B2 (en) 2000-05-23 2009-08-25 Nanonexus, Inc. High density interconnect system for IC packages and interconnect assemblies
JP3713418B2 (ja) * 2000-05-30 2005-11-09 光正 小柳 ３次元画像処理装置の製造方法
JP4012743B2 (ja) 2002-02-12 2007-11-21 浜松ホトニクス株式会社 光検出装置
JP4123415B2 (ja) 2002-05-20 2008-07-23 ソニー株式会社 固体撮像装置
US7470893B2 (en) 2003-05-23 2008-12-30 Hamamatsu Photonics K.K. Photo-detection device
KR100568223B1 (ko) * 2003-06-18 2006-04-07 삼성전자주식회사 고체 촬상용 반도체 장치
US7115855B2 (en) 2003-09-05 2006-10-03 Micron Technology, Inc. Image sensor having pinned floating diffusion diode
KR100574957B1 (ko) 2003-11-21 2006-04-28 삼성전자주식회사 수직으로 적층된 다기판 집적 회로 장치 및 그 제조방법
JP4099141B2 (ja) 2003-12-19 2008-06-11 パロマ工業株式会社 温水機器
JP2006032688A (ja) 2004-07-16 2006-02-02 Fujitsu Ltd 固体撮像装置
KR100732846B1 (ko) 2004-07-30 2007-06-27 매그나칩 반도체 유한회사 시모스 이미지센서
JP4691939B2 (ja) * 2004-09-27 2011-06-01 ソニー株式会社 裏面照射型固体撮像素子の製造方法
KR100610481B1 (ko) * 2004-12-30 2006-08-08 매그나칩 반도체 유한회사 수광영역을 넓힌 이미지센서 및 그 제조 방법
KR20070093450A (ko) * 2005-02-08 2007-09-18 나노넥서스, 인코포레이티드 Ｉｃ 패키지용 고밀도 상호접속 시스템 및 상호접속 조립체
EP1858082A4 (en) 2005-03-11 2011-01-19 Fujitsu Semiconductor Ltd IMAGE SENSOR WHERE A PHOTODIODE REGION IS EMBEDDED AND MANUFACTURING METHOD THEREFOR
TW201101476A (en) * 2005-06-02 2011-01-01 Sony Corp Semiconductor image sensor module and method of manufacturing the same
CN101228631A (zh) * 2005-06-02 2008-07-23 索尼株式会社 半导体图像传感器模块及其制造方法
US7215032B2 (en) * 2005-06-14 2007-05-08 Cubic Wafer, Inc. Triaxial through-chip connection
KR100718878B1 (ko) 2005-06-28 2007-05-17 (주)실리콘화일 3차원 구조를 갖는 이미지 센서의 분리형 단위화소 및 그제조방법
KR100621438B1 (ko) * 2005-08-31 2006-09-08 삼성전자주식회사 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
JP2007228460A (ja) 2006-02-27 2007-09-06 Mitsumasa Koyanagi 集積センサを搭載した積層型半導体装置
KR100801447B1 (ko) * 2006-06-19 2008-02-11 (주)실리콘화일 배면 광 포토다이오드를 이용한 이미지센서 및 그 제조방법
JP2008066410A (ja) * 2006-09-05 2008-03-21 Sony Corp 固体撮像素子及びその製造方法、並びに半導体装置及びその製造方法
US8049256B2 (en) * 2006-10-05 2011-11-01 Omnivision Technologies, Inc. Active pixel sensor having a sensor wafer connected to a support circuit wafer
KR100825808B1 (ko) 2007-02-26 2008-04-29 삼성전자주식회사 후면 조명 구조의 이미지 센서 및 그 이미지 센서 제조방법
US7829998B2 (en) * 2007-05-04 2010-11-09 Stats Chippac, Ltd. Semiconductor wafer having through-hole vias on saw streets with backside redistribution layer
KR20090065980A (ko) 2007-12-18 2009-06-23 삼성전자주식회사 이미지 센서의 제조 방법 및 그에 의해 제조된 이미지 센서
US8101978B2 (en) 2008-02-08 2012-01-24 Omnivision Technologies, Inc. Circuit and photo sensor overlap for backside illumination image sensor
US7965329B2 (en) 2008-09-09 2011-06-21 Omnivision Technologies, Inc. High gain read circuit for 3D integrated pixel
JP5330863B2 (ja) * 2009-03-04 2013-10-30 パナソニック株式会社 半導体装置の製造方法
JP4835710B2 (ja) * 2009-03-17 2011-12-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP5985136B2 (ja) * 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
KR20110055980A (ko) * 2009-11-20 2011-05-26 주식회사 하이닉스반도체 리버스 이미지 센서 모듈 및 이의 제조 방법
JP2011134836A (ja) * 2009-12-24 2011-07-07 Toshiba Corp 裏面照射型撮像素子の製造方法
JP5412316B2 (ja) * 2010-02-23 2014-02-12 パナソニック株式会社 半導体装置、積層型半導体装置及び半導体装置の製造方法
US8278690B2 (en) 2010-04-27 2012-10-02 Omnivision Technologies, Inc. Laser anneal for image sensors
JP5553693B2 (ja) 2010-06-30 2014-07-16 キヤノン株式会社 固体撮像装置及び撮像システム
JP5693060B2 (ja) * 2010-06-30 2015-04-01 キヤノン株式会社 固体撮像装置、及び撮像システム
US8890047B2 (en) * 2011-09-21 2014-11-18 Aptina Imaging Corporation Stacked-chip imaging systems
US8686342B2 (en) 2012-04-09 2014-04-01 Omnivision Technologies, Inc. Double-sided image sensor formed on a single semiconductor wafer die
US10090349B2 (en) 2012-08-09 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
US8629524B2 (en) 2012-04-27 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for vertically integrated backside illuminated image sensors
US8957358B2 (en) 2012-04-27 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
US9153565B2 (en) 2012-06-01 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensors with a high fill-factor
US9601538B2 (en) 2012-05-03 2017-03-21 Semiconductor Components Industries, Llc Image sensors with photoelectric films

Also Published As

Publication number Publication date
JP2013232647A (ja) 2013-11-14
US20140113398A1 (en) 2014-04-24
US8629524B2 (en) 2014-01-14
CN103378109B (zh) 2016-12-21
US20130285180A1 (en) 2013-10-31
CN103378109A (zh) 2013-10-30
KR101432889B1 (ko) 2014-08-21
JP6259418B2 (ja) 2018-01-10
JP2015179859A (ja) 2015-10-08
TW201344892A (zh) 2013-11-01
US9136302B2 (en) 2015-09-15
KR20130121647A (ko) 2013-11-06

Similar Documents

Publication Publication Date Title
TWI534996B (zh) 半導體裝置與其製法
US9406711B2 (en) Apparatus and method for backside illuminated image sensors
US10943940B2 (en) Image sensor comprising reflective guide layer and method of forming the same
US9786707B2 (en) Image sensor isolation region and method of forming the same
KR100610481B1 (ko) 수광영역을 넓힌 이미지센서 및 그 제조 방법
US20210335861A1 (en) Back-side deep trench isolation structure for image sensor
CN107046043A (zh) 具有层间互连件的堆叠衬底结构
TW202005068A (zh) 像素感測器、其形成方法及影像感測器
JP2022169429A (ja) イメージセンサ及びその形成方法
TWI548074B (zh) 影像感測元件及其形成方法
TWI476911B (zh) 半導體裝置及其製造方法
US9812482B2 (en) Frontside illuminated (FSI) image sensor with a reflector
TWI540688B (zh) 半導體裝置、背照式影像感測器裝置及其形成方法
TWI815124B (zh) 影像感測器及其形成方法
TW202322376A (zh) 影像感測器及其製造方法