WO2021200174A1 - 撮像装置および電子機器 - Google Patents

撮像装置および電子機器 Download PDF

Info

Publication number
WO2021200174A1
WO2021200174A1 PCT/JP2021/010927 JP2021010927W WO2021200174A1 WO 2021200174 A1 WO2021200174 A1 WO 2021200174A1 JP 2021010927 W JP2021010927 W JP 2021010927W WO 2021200174 A1 WO2021200174 A1 WO 2021200174A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
transistor
imaging device
pixel
semiconductor substrate
Prior art date
Application number
PCT/JP2021/010927
Other languages
English (en)
French (fr)
Inventor
孝司 横山
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to DE112021002028.5T priority Critical patent/DE112021002028T5/de
Priority to JP2022511857A priority patent/JPWO2021200174A1/ja
Priority to CN202180024198.5A priority patent/CN115335999A/zh
Priority to US17/911,531 priority patent/US20230139176A1/en
Publication of WO2021200174A1 publication Critical patent/WO2021200174A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Definitions

  • the present disclosure relates to an image pickup device having a three-dimensional structure and an electronic device equipped with the image pickup device.
  • an image pickup device having a three-dimensional structure has been developed in order to further reduce the size of the image pickup device and increase the density of pixels.
  • an image pickup apparatus having a three-dimensional structure for example, a first substrate on which a photoelectric conversion unit PD is formed and a second substrate on which a charge storage capacitance portion and a plurality of MOS transistors are formed are bonded together (for example,). See Patent Document 1).
  • the image pickup apparatus has a first surface and a second surface, and a first semiconductor substrate having a sensor pixel for performing photoelectric conversion, and a third surface and a fourth surface.
  • the second semiconductor substrate has a first transistor that constitutes a pixel circuit that outputs a pixel signal based on the charge output from the sensor pixel, and has the first surface and the third surface.
  • a second substrate which is laminated on the first substrate so as to face each other, has a fifth surface and a sixth surface, and has a second transistor which constitutes a pixel circuit on the third semiconductor substrate, and has a fourth. It is provided with a third substrate laminated on a second substrate with a surface and a fifth surface facing each other.
  • the electronic device is provided with the image pickup apparatus according to the embodiment of the present disclosure.
  • the first transistor and the second transistor constituting the pixel circuit are formed on different substrates (second substrate and third substrate), respectively.
  • the second substrate and the third substrate are laminated in this order on the first substrate having the sensor pixels for photoelectric conversion. As a result, the formation area of the pixel circuit in the plan view is reduced.
  • FIG. 5 is a schematic plan view showing an example of the layout of the first substrate shown in FIG. It is a plan schematic diagram which shows an example of the layout of the lower layer wiring layer of the 2nd substrate shown in FIG.
  • FIG. 5 is a schematic plan view showing an example of the layout of the upper wiring layer of the second substrate shown in FIG.
  • FIG. 5 is a schematic plan view showing an example of the layout of the lower wiring layer of the third substrate shown in FIG.
  • FIG. 5 is a schematic plan view showing an example of the layout of the upper wiring layer of the third substrate shown in FIG.
  • FIG. 9A It is sectional drawing which shows the process following FIG. 9B. It is sectional drawing which shows the process following FIG. 9C. It is sectional drawing which shows the process following FIG. 9D. It is sectional drawing which shows the process following FIG. 9E. It is sectional drawing which shows the process following FIG. 9F. It is sectional drawing which describes another example of the manufacturing process of the image pickup apparatus shown in FIG. It is sectional drawing which shows the process following FIG. 10A. It is sectional drawing which shows the process following FIG. 10B.
  • FIG. 10C It is sectional drawing which shows the process following FIG. 10C. It is sectional drawing which shows the process following FIG. 10D. It is sectional drawing which shows the process following FIG. 10E. It is sectional drawing which shows the structure of the image pickup apparatus which concerns on 2nd Embodiment of this disclosure. It is a figure which shows an example of the equivalent circuit of the image pickup apparatus shown in FIG. It is sectional drawing which shows the structure of the image pickup apparatus which concerns on 3rd Embodiment of this disclosure. It is a figure which shows an example of the equivalent circuit of the image pickup apparatus shown in FIG. It is sectional drawing which shows the structure of the image pickup apparatus which concerns on 4th Embodiment of this disclosure.
  • FIG. 27 It is an exploded perspective view which shows the schematic structure of the image pickup apparatus which has the circuit structure shown in FIG. 27. It is a figure which shows an example of the schematic structure of the image pickup system provided with the image pickup apparatus which concerns on the 1st to 7th Embodiments and the modification 1-5. It is a figure which shows an example of the imaging procedure in the imaging system of FIG. It is a block diagram which shows an example of the schematic structure of a vehicle control system. It is explanatory drawing which shows an example of the installation position of the vehicle exterior information detection unit and the image pickup unit. It is a figure which shows an example of the schematic structure of the endoscopic surgery system. It is a block diagram which shows an example of the functional structure of a camera head and a CCU. It is sectional drawing which shows an example of the cross-sectional structure of the image pickup apparatus as a modification of this disclosure.
  • Second Embodiment Example of an image pickup apparatus in which an amplification transistor is provided on a second substrate and a reset transistor and a selection transistor are provided on a third substrate. 3. 3. Third Embodiment (Example of an image pickup apparatus in which an amplification transistor, a reset transistor, and a selection transistor are separately provided on a second substrate, a third substrate, and a fourth substrate). 4. Fourth Embodiment (Example of an image pickup apparatus in which the gate electrode of a pixel transistor is made of metal) 5. Fifth Embodiment (Example in which the gate electrode of the amplification transistor and the source / drain region of the reset transistor are directly connected to each pad electrode) 6.
  • FIG. 1 schematically shows an example of a cross-sectional configuration of an imaging device (imaging device 1) according to the first embodiment of the present disclosure.
  • FIG. 2 shows an example of the equivalent circuit of the image pickup apparatus 1 shown in FIG.
  • FIG. 3 shows an example of the layout of the first substrate 100 of the image pickup apparatus 1 shown in FIG. 4 and 5 show an example of the wiring layout on the second substrate 200 side of the image pickup apparatus 1 shown in FIG. 6 and 7 show an example of the wiring layout on the second substrate 200 side shown in FIG.
  • FIG. 1 shows a cross section of the image pickup apparatus 1 corresponding to the lines II shown in FIGS. 4 to 7.
  • the image pickup apparatus 1 includes, for example, three substrates (first substrate 100, second substrate 200, and third substrate 300).
  • the image pickup device 1 is an image pickup device having a three-dimensional structure in which the first substrate 100, the second substrate 200, and the third substrate 300 are laminated in this order.
  • the first substrate 100 has a semiconductor substrate 10 and a wiring layer 40.
  • the semiconductor substrate 10 has a first surface (front surface) 10A and a second surface (back surface) 10B facing each other, and the wiring layer 40 is provided on the first surface 10A of the semiconductor substrate 10.
  • the second substrate 200 has a semiconductor substrate 20 and a wiring layer 50.
  • the semiconductor substrate 20 has a first surface (front surface) 20A and a second surface (back surface) 20B facing each other, and as a wiring layer 50, a lower layer wiring layer 50A is provided on the first surface 20A side of the semiconductor substrate 20 as a second surface.
  • An upper wiring layer 50B is provided on the 20B side, respectively.
  • the third substrate 300 has a semiconductor substrate 30 and a wiring layer 60.
  • the semiconductor substrate 30 has a first surface (front surface) 30A and a second surface (back surface) 30B facing each other, and as a wiring layer 60, a lower layer wiring layer 60A is provided on the first surface 30A side of the semiconductor substrate 10 as a second surface. An upper wiring layer 60B is provided on the 30B side, respectively.
  • the first substrate 100 and the second substrate 200 are a wiring layer 40 provided on the first surface 10A of the semiconductor substrate 10 and a lower layer wiring provided on the first surface 20A of the semiconductor substrate 20. It is laminated with the layer 50A in between. That is, the first substrate 100 and the second substrate 200 are laminated face-to-face.
  • the second substrate 200 and the third substrate 300 include an upper layer wiring layer 50B provided on the second surface 20B of the semiconductor substrate 20 and a lower layer wiring layer 60A provided on the first surface 30A of the semiconductor substrate 30. It is stacked in between. That is, the second substrate 200 and the third substrate 300 are laminated face-to-back.
  • the first substrate 100 has a plurality of sensor pixels 11 that perform photoelectric conversion on the semiconductor substrate 10.
  • the first substrate 100 is provided with a photodiode PD (light receiving element 12), a floating diffusion FD, a well tap 13, and a transfer transistor TR.
  • Each of the second substrate 200 and the third substrate is provided with a pixel circuit that outputs a pixel signal based on the electric charge output from the sensor pixel 11.
  • the pixel circuit has, for example, three transistors, specifically, an amplification transistor AMP, a reset transistor RST, and a selection transistor SEL.
  • the transfer transistor TR transfers the electric charge of the photodiode PD to the floating diffusion FD when the transfer transistor TR is turned on.
  • the reset transistor RST resets the potential of the floating diffusion FD to a predetermined potential.
  • the reset transistor RST is turned on, the potential of the floating diffusion FD is reset to the power supply line VDD.
  • the selection transistor SEL controls the output timing of the pixel signal from the pixel circuit.
  • the amplification transistor AMP generates a voltage signal as a pixel signal according to the level of the electric charge held in the floating diffusion FD.
  • the amplification transistor AMP constitutes a source follower type amplifier, and outputs a pixel signal having a voltage corresponding to the level of electric charge generated by the photodiode PD (light receiving element 12).
  • the selection transistor SEL When the selection transistor SEL is turned on, the amplification transistor AMP amplifies the potential of the floating diffusion FD and outputs a voltage corresponding to the potential to, for example, a logic circuit described later via the vertical signal line VSL.
  • the amplification transistor AMP and the reset transistor RST are selected as the semiconductor substrate 20 of the second substrate 200.
  • Transistors SEL are provided on the semiconductor substrate 30 of the third substrate 300, respectively.
  • the semiconductor substrate 10 corresponds to a specific example of the "first semiconductor substrate” of the present disclosure
  • the first surface 10A corresponds to a specific example of the "first surface” of the present disclosure
  • the second surface 10B corresponds to a book. It corresponds to a specific example of the "second aspect” of the disclosure.
  • the semiconductor substrate 20 corresponds to a specific example of the "second semiconductor substrate” of the present disclosure
  • the first surface 20A corresponds to a specific example of the "third surface” of the present disclosure
  • the second surface 20B corresponds to the present disclosure.
  • the semiconductor substrate 30 corresponds to a specific example of the "third semiconductor substrate” of the present disclosure
  • the first surface 30A corresponds to a specific example of the "fifth surface” of the present disclosure
  • the second surface 30B corresponds to the present disclosure.
  • the amplification transistor AMP and the reset transistor correspond to a specific example of the "first transistor” of the present disclosure
  • the selection transistor SEL corresponds to a specific example of the "second transistor” of the present disclosure.
  • a plurality of sensor pixels 11 are repeatedly arranged in an array on the semiconductor substrate 10 constituting the first substrate 100.
  • a pixel sharing unit including a plurality of sensor pixels 11 is a repeating unit, which is repeatedly arranged in an array consisting of a row direction and a column direction.
  • the pixel sharing unit is composed of four sensor pixels 11, and the four sensor pixels 11 share one floating diffusion FD.
  • One pixel circuit is formed for every four sensor pixels 11.
  • Each sensor pixel 11 has a component common to each other.
  • an identification number (1, 2, 3, 4) is added to the end of the photodiode PD constituting the light receiving element 12 provided on each sensor pixel 11. It has been granted.
  • an identification number (1,) corresponding to the identification number at the end of the photodiode PD is added to the end of the code of the component of each sensor pixel 11. 2, 3 and 4) are given, but when it is not necessary to distinguish the components of each sensor pixel 11 from each other, the identification number at the end of the code of the component of each sensor pixel 11 is omitted.
  • each sensor pixel 11 for example, the cathode of the photodiode PD (light receiving element 12) is electrically connected to the source of the transfer transistor TR, and the anode of the photodiode PD (light receiving element 12) is a reference potential line (for example, ground). ) Is electrically connected.
  • the drain of the transfer transistor TR is electrically connected to the floating diffusion FD.
  • the floating diffusion FD shared by the four sensor pixels 11 is electrically connected to the input end of a common pixel circuit. Specifically, the floating diffusion FD is electrically connected to the gate of the amplification transistor AMP and the source of the reset transistor RST.
  • the drain of the reset transistor RST is connected to the power supply line VDD, and the gate of the reset transistor RST is connected to, for example, a drive signal line (not shown).
  • the drain of the amplification transistor AMP is connected to the power supply line VDD, and the source of the amplification transistor AMP is connected to the drain of the selection transistor SEL.
  • the source of the selection transistor SEL is connected to the vertical signal line VSL, and the gate of the selection transistor SEL is connected to, for example, a drive signal line (not shown).
  • the semiconductor substrate 10 is composed of, for example, a silicon substrate.
  • the semiconductor substrate 10 has, for example, a photodiode PD (light receiving element 12), a floating diffusion FD, a well tap 13, and a transfer transistor TR on the first surface 10A side.
  • the semiconductor substrate 20 is composed of, for example, a silicon substrate. Although not shown, the semiconductor substrate 20 is divided into a plurality of devices by, for example, an element separation region having an STI (Shallow Trench Isolation) structure, a DTI (Deep Trench Isolation) or an FTI (Full Trench Isolation) structure. As described above, the amplification transistor AMP and the reset transistor RST are provided on each of the semiconductor substrates 20 divided by STI or the like. The amplification transistor AMP and the reset transistor RST each have, for example, a planar structure, and have a gate electrode 52G, a source region 21S, and a drain region 21D, respectively.
  • STI Shallow Trench Isolation
  • DTI Deep Trench Isolation
  • FTI Full Trench Isolation
  • the gate electrode 52G is provided on the first surface 20A side of the semiconductor substrate 20 via, for example, a gate insulating film 51 made of silicon oxide (SiO 2) or the like.
  • the gate electrode 52G is formed using, for example, polysilicon (Poly-Si).
  • the source region 21S and the drain region 21D are provided so as to sandwich a channel region facing the gate electrode 52G.
  • the source region 21S and the drain region 21D are each provided with a diffusion layer 211 provided on the semiconductor substrate 20, for example, a diffusion layer 211 in which impurities are diffused, and a salicide (Self Aligned Silicide) such as cobalt silicide (CoSi2) or nickel silicide (NiSi). It has a laminated structure with a low resistance layer 212 made of silicide formed by using the process.
  • the semiconductor substrate 30 is made of, for example, a silicon substrate, and is divided into a plurality of parts by, for example, an STI structure or an element separation region having a DTI or FTI structure, like the semiconductor substrate 20.
  • the semiconductor substrate 30 is provided with the selection transistor SEL.
  • the selection transistor SEL has, for example, a planar structure, and has a gate electrode 62G, a source region 31S, and a drain region 31D.
  • the gate electrode 62G is provided on the first surface 30A side of the semiconductor substrate 30 via, for example, a gate insulating film 61 made of silicon oxide (SiO 2) or the like.
  • the gate electrode 62G is formed using, for example, polysilicon (Poly-Si).
  • the source region 31S and the drain region 31D are provided so as to sandwich a channel region facing the gate electrode 62G.
  • the source region 31S and the drain region 31D are formed by using, for example, a diffusion layer 311 provided on the semiconductor substrate 20, for example, a diffusion layer 311 in which impurities are diffused, and a salicide process such as cobalt silicide (CoSi2) or nickel silicide (NiSi). It has a laminated structure with a low resistance layer 312 made of the above-mentioned silicide.
  • the amplification transistor AMP, the reset transistor RST, and the selection transistor SEL are not limited to the planar structure, and may have a three-dimensional structure.
  • FIG. 8 shows a Fin-FET as an example of a transistor having a three-dimensional transistor structure.
  • the Fin-FET has, for example, a fin 1110X having a source region 1110S and a drain region 1110D made of silicon (Si), and a gate electrode 1120.
  • the fins 1110X have a flat plate shape, and a plurality of fins 1110X are erected on, for example, a silicon substrate 1110.
  • the plurality of fins 1110X extend in the X direction and are arranged in the Y-axis direction, for example.
  • An insulating film 1130 made of, for example, SiO 2 is provided on the silicon substrate 1110, and the fins 110X are erected so as to penetrate the insulating film 1130. In other words, a part of the fin 110X is embedded by the insulating film 1130.
  • the side surfaces and the upper surface of the fins 1110X exposed from the insulating film 1130 are covered with a gate insulating film 1140 composed of, for example, HfSiO, HfSiON, TaO, TaON, or the like.
  • the gate electrode 1120 is stretched so as to straddle the fin 1110X in the Z direction intersecting the stretching direction (X direction) of the fin 1110X.
  • a channel region 1110C is formed in the fin 1110X at an intersection with the gate electrode 1120, and a source region 1110A and a drain region 1110D are formed at both ends of the channel region 1110C.
  • the Fin-FET can gain the channel width (W) and channel length (L) of the transistor depending on the height of the fin 1110X. Therefore, by using the amplification transistor AMP, the reset transistor RST, and the selection transistor SEL as transistors having a three-dimensional structure such as a Fin-FET, the channel width (W) has the same layout area as compared with the case of the planar structure. ) And the channel length (L) can be earned.
  • the amplification transistor AMP, the reset transistor RST, and the selection transistor SEL may have a Full-depletion transistor structure. As a result, a pixel transistor having good voltage linearity can be formed.
  • the wiring 42 including the wiring 41 connected to the floating diffusion FD and the gate of the transfer transistor TR (for example, TRG1, TRG2, TRG3, TRG4) is formed in the layer of the interlayer insulating layer 43. There is.
  • the wiring 41 and the wiring 42 are provided in the layer of the interlayer insulating layer 43 in this order from the first surface 10A side of the semiconductor substrate 10.
  • On the surface of the interlayer insulating layer 43 for example, one or a plurality of pad electrodes 44 used for bonding with the second electrode are exposed.
  • the wiring 41 and the wiring 42 and the wiring 42 and one pad electrode 44 (pad electrode 441) are electrically connected to each other via, for example, vias.
  • the lower layer wiring layer 50A is provided on the first surface 20A side of the semiconductor substrate 20, and has, for example, a wiring 52 including the gate electrodes 52G of the amplification transistor AMP and the reset transistor RST in the interlayer insulating layer 53.
  • a wiring 52 including the gate electrodes 52G of the amplification transistor AMP and the reset transistor RST in the interlayer insulating layer 53 On the surface of the interlayer insulating layer 53 facing the first substrate 100, for example, one or more pad electrodes 54 used for bonding with the first substrate 100 are exposed.
  • the gate electrode 52G of the amplification transistor AMP and the source region 21S of the reset transistor RST are connected to one pad electrode 54 (pad electrode 541) via vias, respectively. That is, the gate electrode 52G of the amplification transistor AMP and the source region 21S of the reset transistor RST are electrically connected via the pad electrode 541 and vias.
  • the upper wiring layer 50B is provided on the second surface 20B side of the semiconductor substrate 20.
  • the upper wiring layer 50B is, for example, one or a plurality of pads used for joining the interlayer insulating layer 53 continuous from the lower wiring layer 50A and the surface of the interlayer insulating layer 53 facing the third substrate 300, for example, the third substrate 300. It has an electrode 55.
  • the source region 21S of the amplification transistor AMP and one pad electrode 55 (pad electrode 551) are electrically connected via vias.
  • one pad electrode 55 is used as, for example, a power supply line VDD, and the drain region 21D of the amplification transistor AMP and the drain region 21D of the reset transistor RST are electrically connected via vias, respectively.
  • the lower wiring layer 60A is provided on the first surface 30A side of the semiconductor substrate 30, and has, for example, a wiring 62 including a gate electrode 62G of the selection transistor SEL in the interlayer insulating layer 63. On the surface of the interlayer insulating layer 63 facing the second substrate 200, for example, one or a plurality of pad electrodes 64 used for bonding with the second substrate 200 are exposed. In the lower wiring layer 60A, the source region 31S of the selection transistor SEL is connected to one pad electrode 64 (pad electrode 641) via a via.
  • the upper wiring layer 60B is provided on the second surface 30B side of the semiconductor substrate 30.
  • the upper wiring layer 60B has, for example, an interlayer insulating layer 63 continuous from the lower wiring layer 60A and one or more pad electrodes 65 exposed on the surface opposite to the surface facing the third substrate 300. There is.
  • One pad electrode 65 is used, for example, as a vertical signal line VSL, and the drain region 31D of the selection transistor SEL is electrically connected via vias.
  • the wiring 41 and the pad electrodes 44, 54, 55, 64, and 65 provided in the wiring layers 40, 50A, 50B, 60A, and 60B are each formed by using, for example, a metal material mainly made of copper (Cu). can do.
  • the pad electrodes 44, 54, 55, 64, 65 are formed as, for example, copper electrodes, and a barrier metal such as titanium nitride (TiN) is formed around the pad electrodes 44, 54, 55, 64, 65.
  • TiN titanium nitride
  • the pad electrodes 44, 54, 55, 64, 65 may contain other metals as long as the performance as a copper electrode is not deteriorated.
  • the via connecting the wirings and the like can be formed by using, for example, tungsten (W) or copper (Cu).
  • the first substrate 100 and the second substrate 200, and the second substrate 200 and the third substrate 300 are connected by joining the pad electrodes to each other.
  • the first substrate 100 and the second substrate 200 face the first surface 10A of the semiconductor substrate 10 and the first surface 20A of the semiconductor substrate 20, and are on the surfaces of the first surfaces 10A and 20A, respectively.
  • One or a plurality of pad electrodes 44 exposed on the surfaces of the wiring layer 40 and the lower layer wiring layer 50A provided in the above are bonded to each other by joining the one or a plurality of pad electrodes 54.
  • the second substrate 200 and the third substrate 300 are provided so that the second surface 20B of the semiconductor substrate 20 and the first surface 30A of the semiconductor substrate 30 face each other and are provided on the surfaces of the second surface 20B and the first surface 30A, respectively.
  • One or more pad electrodes 45 exposed on the surfaces of the upper layer wiring layer 50B and the lower layer wiring layer 60A are bonded to each other by joining the one or more pad electrodes 64.
  • the image pickup apparatus 1 of the present embodiment can be manufactured, for example, as follows.
  • the wiring layer 40 of the first substrate 100, the lower layer wiring layer 50A, and the lower layer wiring layer 61A are formed on different substrates (semiconductor substrates 10, 20, 30), respectively, and the temperature is high. Perform activation treatment.
  • the pad electrode 44 exposed on the surface of the wiring layer 40 and the pad electrode 54 exposed on the surface of the lower wiring layer 50A are joined by a face-down method.
  • the semiconductor substrate 20 is thinned from the second surface 20B side by, for example, chemical mechanical polishing (CMP).
  • the upper wiring layer 50B is formed on the second surface 20B of the semiconductor substrate 20.
  • the second substrate 200 is formed.
  • the pad electrode 55 exposed on the surface of the upper wiring layer 50B and the pad electrode 64 exposed on the surface of the lower wiring layer 60A are joined by a face-down method.
  • the semiconductor substrate 30 is thinned from the second surface 30B side by, for example, CMP.
  • the upper wiring layer 60B is formed on the second surface 30B of the semiconductor substrate 30.
  • the third substrate 300 is formed.
  • the image pickup apparatus 1 shown in FIG. 1 is completed.
  • the silicon substrate can be reused by using, for example, the following method.
  • the wiring layer 40 is on the first surface 10A of the semiconductor substrate 10
  • the lower layer wiring layer 50A is on the first surface 20A of the semiconductor substrate 20
  • the lower layer is on the first surface 30A of the semiconductor substrate 30.
  • Each of the wiring layers 61A is formed and subjected to a high temperature activation treatment.
  • the pad electrode 44 exposed on the surface of the wiring layer 40 of the first substrate 100 and the pad electrode 54 exposed on the surface of the lower wiring layer 50A are joined by a face-down method. do.
  • the semiconductor substrate 20 on the release layer 20X is peeled off.
  • the remaining semiconductor substrate 20 is thinned to a predetermined thickness by, for example, CMP.
  • the pad electrode 64 exposed on the surface of the layer 60A is joined.
  • the remaining semiconductor substrate 30 is thinned to a predetermined thickness by, for example, CMP.
  • the upper wiring layer 60B is formed on the second surface 30B of the semiconductor substrate 30. As described above, the image pickup apparatus 1 shown in FIG. 1 is completed.
  • the amplification transistor AMP and the reset transistor RST are on the second substrate 200, and the selection transistor SEL is on the third substrate. It was made to form at 300. As a result, the formation area of the pixel circuit in the plan view is reduced. This will be described below.
  • an image pickup device having a three-dimensional structure has been developed in order to further reduce the size of the image pickup device and increase the density of pixels.
  • a study is underway to mount a pixel transistor on a substrate different from the sensor substrate as the pixel size is reduced due to the increase in the number of pixels.
  • the ratio (W / L) of the channel width (W) and the channel length (L) of the pixel transistor is large, so that there is a problem that a large area reduction is not desirable. ..
  • a plurality of transistors constituting the pixel circuit are formed separately on different substrates. Specifically, the amplification transistor AMP and the reset transistor RST are formed on the second substrate 200, and the selection transistor SEL is formed on the third substrate 300. This makes it possible to reduce the formation area of the pixel circuit in a plan view.
  • the pixel size can be reduced without reducing the forming area of the amplification transistor AMP, the reset transistor RST, and the selection transistor SEL constituting the pixel circuit.
  • the transistor when a pixel transistor is formed on a plurality of substrates and each is laminated as in the present embodiment, the transistor is generally activated for each multilayer. Since the activation of this transistor is performed in a high temperature process, there is a risk that the characteristics of the sensor pixels and the transistor formed on the underlying substrate may deteriorate.
  • the amplification transistor AMP, the reset transistor RST, and the selection transistor SEL are formed in advance on the respective semiconductor substrates 20 and 30, and after the activation treatment, the pad electrodes are joined to each other.
  • the first substrate 100, the second substrate 200, and the third substrate 300 are connected to each other. Thereby, it is possible to prevent deterioration of the characteristics of the sensor pixel 11 formed on the first substrate 100 and the transistor formed on the lower substrate (for example, the transfer transistor TR and the amplification transistor AMP in the present embodiment). It becomes.
  • the first substrate 100 and the second substrate 200 are joined to the pad electrode 44 and the pad electrode 54, and the second substrate 200 and the third substrate 300 are joined to the pad electrode 55 and the pad electrode 64. And were joined and connected. Therefore, as compared with the case where each substrate is electrically connected by using a connection wiring such as a through wiring, the electrical connection between the substrates becomes possible more easily. In addition, since the formation area of the connection wiring is not required, the degree of freedom in layout is improved.
  • FIG. 11 schematically shows an example of the cross-sectional configuration of the image pickup apparatus (imaging apparatus 1A) according to the second embodiment of the present disclosure.
  • FIG. 12 shows an example of the equivalent circuit of the image pickup apparatus 1A shown in FIG.
  • the amplification transistor AMP is attached to the semiconductor substrate 20 of the second substrate 200, and the reset transistor RST and the selection transistor RST are selected.
  • the point that the transistor SEL is provided on the semiconductor substrate 30 of the third substrate 300 is different from the first embodiment.
  • the amplification transistor AMP has a short distance from the floating diffusion FD from the viewpoint of parasitic capacitance. Further, from the viewpoint of noise, it is preferable that the amplification transistor AMP has a larger ratio (W / L) between the channel width (W) and the channel length (L) of the transistor than the reset transistor RST and the selection transistor SEL.
  • the amplification transistor AMP is provided on the semiconductor substrate 20 of the second substrate 200, and the reset transistor RST and the selection transistor SEL are provided on the semiconductor substrate 30 of the third substrate 300. Therefore, in addition to the effect of the first embodiment, it is possible to secure a sufficient area for forming the amplification transistor AMP.
  • FIG. 13 schematically shows an example of the cross-sectional configuration of the image pickup apparatus (imaging apparatus 1B) according to the third embodiment of the present disclosure.
  • FIG. 14 shows an example of the equivalent circuit of the image pickup apparatus 1B shown in FIG.
  • the amplification transistor AMP, the reset transistor RST, and the selection transistor SEL constituting the pixel circuit are separately provided on the second substrate 200, the third substrate 300, and the fourth substrate 400, respectively.
  • the first and second embodiments it is different from the first and second embodiments.
  • the amplification transistor AMP is attached to the semiconductor substrate 20 of the second substrate 200
  • the reset transistor RST is attached to the semiconductor substrate 30 of the third substrate 300
  • the selection transistor SEL is attached to the semiconductor substrate 70 of the fourth substrate 400.
  • the pixel size can be further reduced.
  • FIG. 15 schematically shows an example of the cross-sectional configuration of the image pickup apparatus (imaging apparatus 1C) according to the fourth embodiment of the present disclosure.
  • the gate wirings TRG1, TRG2, TRG3, TRG4 of the transfer transistor TR and the gate electrodes 52G and 62G of the amplification transistor AMP, the reset transistor RST and the selection transistor SEL are made of polysilicon (Poly). It differs from the first to third embodiments in that a metal material is used instead of -Si).
  • Examples of the metal material constituting the gate wiring TRG1, TRG2, TRG3, TRG4 of the transfer transistor TR and the gate electrodes 52G and 62G of the amplification transistor AMP, the reset transistor RST and the selection transistor SEL include titanium (Ti).
  • Examples thereof include metals having a high work function (WF) such as tantalum (Ta), titanium nitride (TiN) and tantalum nitride (TaN).
  • WF high work function
  • Ti tantalum
  • TiN titanium nitride
  • TaN tantalum nitride
  • TaN tantalum nitride
  • TaN tantalum nitride
  • TaN tantalum nitride
  • TaN tantalum nitride
  • TaN tantalum nitride
  • TaN tantalum nitride
  • TaN tantalum nitride
  • TaN tantalum nitride
  • TaN tantalum
  • the gate insulating films 51 and 61 are each made of a high dielectric material (High-K) such as hafnium oxide (HfO 2). Material) is preferably used.
  • High-K high dielectric material
  • HfO 2 hafnium oxide
  • the gate wiring TRG1, TRG2, TRG3, TRG4 of the transfer transistor TR and the gate electrodes 52G, 62G of the amplification transistor AMP, the reset transistor RST, and the selection transistor SEL, respectively, are used.
  • the effect of IR drop on each transistor TR, AMP, RST, and SEL can be reduced.
  • the gate wirings TRG1, TRG2, TRG3, and TRG4 of the transfer transistor TR are formed by using a metal material. Therefore, as shown in FIG. 15, the gate wirings TRG1, TRG2, TRG3, The TRG4 can be routed as it is. Therefore, it is possible to reduce the total number of wirings in the wiring layer 40 of the first substrate 100. This makes it possible to reduce the parasitic capacitance with respect to the amplification transistor AMP. In addition, the man-hours in the manufacturing process can be reduced.
  • FIG. 16 schematically shows an example of the cross-sectional configuration of the image pickup apparatus (imaging apparatus 1D) according to the fifth embodiment of the present disclosure.
  • the image pickup apparatus 1D of the present embodiment is an electrical connection between the source region 21S of the amplification transistor AMP and the pad electrode 55 (pad electrode 551) in the upper wiring layer 50B of the second substrate 200, and the amplification transistor AMP and the reset transistor.
  • the difference from the first to fourth embodiments is that the electrical connection between each drain region 21D of the RST and the power supply line VDD is directly connected without via vias.
  • the source region 21S of the amplification transistor AMP and the pad electrode 551 are directly connected, and the drain regions 21D of the amplification transistor AMP and the reset transistor RST and the power supply line VDD are directly connected to each other. bottom. Therefore, in addition to the effect of the first embodiment, it is possible to reduce the man-hours in the manufacturing process.
  • FIG. 17 shows an example of an equivalent circuit of the imaging device (imaging device 1E) according to the sixth embodiment of the present disclosure.
  • FIG. 18 schematically shows an example of the cross-sectional configuration of the image pickup apparatus 1E shown in FIG.
  • the image pickup apparatus 1E of the present embodiment is different from the first to fifth embodiments in that a capacitance element C and a switching transistor TRX are provided between the floating diffusion FD and the amplification transistor AMP.
  • the capacitance element C and the switching transistor TRX are provided on the second substrate 200 together with the amplification transistor AMP and the reset transistor RST, respectively.
  • the capacitive element C includes, for example, a diffusion layer 211 formed by diffusing impurities on the semiconductor substrate 20, an insulating film 511 having the same configuration as the gate insulating film 51 such as an amplification transistor AMP, and an amplification transistor AMP. Similar to the gate electrode 52G, the conductive film 521 made of polysilicon (Poly-Si), for example, is laminated in this order.
  • the switching transistor TRX is for switching the presence / absence of connection between the pixel circuit and the capacitance element C.
  • the switching transistor TRX has, for example, the same configuration as the amplification transistor AMP and the like.
  • the switching transistor TRX has, for example, a planar structure, and has a gate electrode 52G, a source region 21S, and a drain region 21D.
  • the gate electrode 52G is provided on the first surface 20A side of the semiconductor substrate 20 via, for example, a gate insulating film 51 made of silicon oxide (SiO 2 ) or the like, and is formed by using, for example, polysilicon (Poly-Si). Has been done.
  • the source region 21S and the drain region 21D are provided so as to sandwich a channel region facing the gate electrode 52G. It has a laminated structure with a low resistance layer 212 made of VDD formed by using a salicide process.
  • the capacitance element C and the switching transistor TRX are, for example, one pad electrode 55 (pad electrode 552) exposed on the surface facing the third substrate 300 in the upper layer wiring layer 50B, and the pad electrode 552 and the capacitance element C. They are electrically connected to each other via vias and vias provided between the pad electrode 552 and the source region 21S of the switching transistor TRX.
  • the source region 21S of the switching transistor TRX is further combined with one pad electrode 541 in the lower layer wiring layer 50A, which is exposed on the surface facing the first substrate 100 and is joined to the pad electrode 441 on the first substrate 100 side. It is electrically connected via vias.
  • the drain region 21D of the switching transistor TRX is electrically connected to one pad electrode 54 (pad electrode 542), which is not used for bonding to the first substrate 100, via a via.
  • the gate electrode 52G of the amplification transistor AMP and the source region 21S of the reset transistor RST are electrically connected to the pad electrode 542 via vias, respectively. That is, the drain region 21D of the switching transistor TRX is electrically connected to the gate electrode 51G of the amplification transistor AMP and the source region 21S of the reset transistor RST, respectively.
  • the capacitance element C and the switching transistor TRX are provided between the floating diffusion FD and the amplification transistor AMP, the capacitance of the floating diffusion FD can be made variable. Therefore, in addition to the effect of the first embodiment, the so-called global shutter function can be realized.
  • the amplification transistor AMP, the reset transistor RST, and the selection transistor SEL constituting the pixel circuit are formed separately on a plurality of substrates, so that the capacitance element C and the switching transistor TRX are formed. Can be added.
  • the capacitive element C is used to realize the global shutter function, but the capacitive element C is also used for adding capacitance to prevent signal fluctuation of the circuit. Can be used.
  • the capacitive element C a diffusion layer 211 in which impurities are diffused in the semiconductor substrate 20, an insulating film 511 made of, for example, silicon oxide (SiO 2 ), and for example polysilicon (Poly-Si).
  • the conductive film 521 made of () is laminated in this order, the capacitive element C may have another configuration.
  • FIG. 19 schematically shows an example of the cross-sectional configuration of the image pickup apparatus 1E according to the first modification of the present disclosure.
  • the image pickup apparatus 1E of the present modification is different from the sixth embodiment in that the capacitance element C1 having a laminated structure of metal-insulator-metal is provided as the capacitance element C.
  • the capacitive element C1 has, for example, a metal film 522, an insulating film 523, and a metal film 524 on the conductive film 521 in which the insulating film 511 and the conductive film 521 are laminated in this order on the first surface 20A side of the semiconductor substrate 20. It has a so-called MIM structure that is laminated.
  • the metal films 522 and 524 can be formed by using, for example, titanium nitride (TiN), respectively.
  • the insulating film 523 can be formed by using, for example, a high-dielectric material (High-K material).
  • the metal film 524 extends in the plane direction, for example, and is electrically connected to a via that electrically connects the source region 21S of the switching transistor TRX and the pad electrode 44.
  • the capacitive element C (capacitive element C1) may have a MIM structure and may be electrically connected to the source region 21S of the switching transistor TRX in the layer of the lower layer wiring layer 50A, for example. This makes it possible to form the capacitive element C1 in advance before the joining step with the first substrate 100.
  • FIG. 20 schematically shows an example of the cross-sectional configuration of the image pickup apparatus 1E according to the second modification of the present disclosure.
  • the point that the capacitive element C2 having a laminated structure of metal-insulator-metal is exposed on the surface of the upper wiring layer 50B facing the third substrate 300 is the above-mentioned modification 1. Is different.
  • the capacitive element C2 has a so-called MIM structure like the capacitive element C1.
  • the capacitive element C2 has a configuration in which one pad electrode 55 (pad electrode 553) exposed on the surface facing the third substrate 300, an insulating film 523, and a metal film 524 are laminated. ing.
  • the metal film 524 is electrically connected to the source region 21S of the switching transistor TRX via, for example, vias.
  • the capacitance element C (capacitate element C2) has a MIM structure, and for example, one of the plurality of pad electrodes 54 (pad electrode 553) exposed on the surface of the interlayer insulating layer 53 of the upper wiring layer 50B is used in the capacitance element C2. It may be used as a metal film. This makes it possible to easily manufacture the capacitance element C as compared with the capacitance element C of the first modification.
  • FIG. 21 shows an example of an equivalent circuit of the image pickup apparatus 1E according to the third modification of the present disclosure.
  • FIG. 22 schematically shows an example of the cross-sectional configuration of the image pickup apparatus 1E shown in FIG.
  • the image pickup apparatus 1E of the present modification is different from the sixth embodiment and the modifications 1 and 2 in that the capacitive element C3 is provided on the third substrate 300.
  • the capacitive element C3 is similar to, for example, the diffusion layer 311 formed by diffusing impurities on the semiconductor substrate 30 and the gate insulating film 61 such as the selective transistor SEL, similarly to the capacitive element C in the sixth embodiment.
  • the insulating film 611 having the above configuration and the conductive film 621 made of polysilicon (Poly-Si), for example, are laminated in this order, similarly to the gate electrode 62G of the selection transistor SEL.
  • the diffusion layer 311 is electrically connected to one pad electrode 65 (pad electrode 651) exposed on the surface of the interlayer insulating layer 63 opposite to the second substrate 200 side via vias. ing.
  • the conductive film 621 includes one pad electrode 64 (pad electrode 642) exposed on the surface of the interlayer insulating layer 63 facing the second substrate 200, a via provided between them, and an upper layer wiring of the second substrate 200.
  • the source of the switching transistor TRX via the one pad electrode 552 exposed on the surface of the layer 50B facing the third substrate 300 and the via provided between the pad electrode 552 and the source region 20S of the switching transistor TRX. It is electrically connected to the region 20S.
  • the capacitive element C (capacitive element C3) may be provided on the third substrate 300.
  • the capacitance of the capacitive element C3 can be increased without pressing the forming region of each transistor constituting the pixel circuit.
  • FIG. 23 schematically shows an example of the cross-sectional configuration of the image pickup apparatus 1E according to the modified example 4 of the present disclosure.
  • the image pickup apparatus 1E of the present modification is different from the modification 3 in that the switching transistor TRX (switching transistor TRX1) is provided on the third substrate 300 together with the capacitance element C3.
  • the switching transistor TRX1 of this modification has the same configuration as the switching transistor TRX of the sixth embodiment. Specifically, the switching transistor TRX1 has, for example, a planar structure, and has a gate electrode 62G, a source region 31S, and a drain region 31D, similarly to the selection transistor SEL.
  • the capacitive element C3 and the switching transistor TRX1 are, for example, in the upper wiring layer 60B, one pad electrode 652, between the pad electrode 652 and the capacitive element C3, and the pad electrode 652 and the source region 31S of the switching transistor TRX1. They are electrically connected to each other via vias provided between them.
  • the source region 31S of the switching transistor TRX1 is further electrically connected to the pad electrode 643 exposed on the surface facing the second substrate 200 in the lower layer wiring layer 60A via vias.
  • the drain region 31D of the switching transistor TRX1 is electrically connected to the pad electrode 644 exposed on the surface facing the second substrate 200 via vias.
  • the pad electrode 643 and the pad electrode 644 are the pad electrode 541 and the pad electrode 542 exposed on the surface facing the first substrate, the via and the diffusion layer 211, and the low resistance in the lower wiring layer 50A of the second substrate 200, respectively. It is electrically connected via the laminated film of the layer 212.
  • the source region 31S of the switching transistor TRX1 is electrically connected to the floating diffusion FD
  • the drain region 31D of the switching transistor TRX1 is electrically connected to the gate electrode 51G of the amplification transistor AMP and the source region 21S of the reset transistor RST, respectively. ing.
  • the switching transistor TRX (switching transistor TRX1) may be provided on the third substrate 300.
  • FIG. 24 schematically shows an example of the cross-sectional configuration of the image pickup apparatus 1E according to the modified example 5 of the present disclosure.
  • the capacitance element C5 having a MIM structure is exposed on the surface of the lower layer wiring layer 60A of the third substrate 300 facing the second substrate 200, which is the above-mentioned modification 2. Is different.
  • the capacitance element C5 has the same configuration as the capacitance element C2. Specifically, the capacitive element C5 has a configuration in which one pad electrode 645 exposed on the surface facing the second substrate 200, an insulating film 661, and a metal film 662 are laminated. There is.
  • the pad electrode 645 is electrically connected to the source region 21S of the switching transistor TRX via the pad electrode 551 and vias of the second substrate 200.
  • the metal film 662 extends in the plane direction, for example, and is electrically connected to one pad electrode 646 exposed on the surface facing the second substrate 200, like the pad electrode 645, for example. There is.
  • the capacitive element C (capacitive element C5) is provided with, for example, one of a plurality of pad electrodes 64 (pad electrode 645) exposed on the surface of the interlayer insulating layer 63 of the lower layer wiring layer 60A. It may be used as a metal film of C2.
  • the sixth embodiment and the modified examples 1 to 5 can be combined as appropriate.
  • the capacitive elements C3 and C4 including the diffusion layer 311, the insulating film 611, and the conductive film 621 have been described. Similar to the capacitive elements C1 and C2 shown in 2, the MIM structure may be used.
  • the capacitance element C and the switching transistor TRX are further provided, but a resistance element or the like may be further provided.
  • FIG. 25 is an exploded perspective view showing a schematic configuration of an imaging device (imaging device 2) according to the seventh embodiment of the present disclosure.
  • FIG. 26 schematically shows an example of the cross-sectional configuration of the image pickup apparatus 2 shown in FIG. 25.
  • the image pickup apparatus 2 of the present embodiment includes a first substrate 100 having pixel portions 110 in which a plurality of sensor pixels 11 are arranged in an array, an amplification transistor AMP and a reset transistor RST (pixel transistor 210) constituting a pixel circuit.
  • the logic circuit 510 is further provided on the third substrate 300 in which the second substrate 200 provided with the above and the third substrate 300 provided with the selection transistor SEL (pixel transistor 310) constituting the pixel circuit are laminated in this order. It is different from the first to sixth embodiments and the modified examples 1 to 5 in that the fifth substrate 500 provided with the above is laminated.
  • the fifth substrate 500 is formed on, for example, a semiconductor substrate 90 having a first surface 90A and a second surface 90B facing which the logic circuit 510 faces as described above.
  • the logic circuit 510 controls the amplification transistor AMP, the reset transistor RST, and the selection transistor SEL constituting the pixel unit 110 and the pixel transistors 210 and 310, and processes the pixel signal obtained from each pixel circuit.
  • the logic circuit 510 includes, for example, a logic unit 512 (SC, IO, CPU, IF), an analog unit 513 (ADC, CM, DAC) and a memory unit 514 (static RAM (SRAM), dynamic RAM (RAM), magnetic resistance memory). (MRAM), resistance change memory (ReRAM), ferroelectric memory (FeRAM), phase change memory (PCRAM), flash memory) and the like.
  • a logic circuit 510 is further provided on the fifth substrate 500 on the third substrate 300, and these are laminated.
  • the image pickup device 1 can be miniaturized.
  • the amplification transistor AMP, the reset transistor RST, and the selection transistor SEL constituting the pixel circuit are formed separately on the second substrate 200 and the third substrate 300, and the third substrate 300 thereof.
  • An example in which the fifth substrate 500 is laminated is shown above, but the present invention is not limited to this.
  • the amplification transistor AMP, the reset transistor RST, and the selection transistor SEL are divided into three substrates of the second substrate 200, the third substrate 300, and the fourth substrate 400.
  • the fifth substrate 500 may be laminated on the fourth substrate.
  • the logic circuit 510 is mounted on one board (fifth board 500) is shown, but the logic circuit 510 is divided into a plurality of boards as in the pixel circuit of the present disclosure. , They may be laminated on, for example, the third substrate 300.
  • an ADC circuit including a memory (MEM) is provided in a pixel circuit provided for each sensor pixel 11 or each pixel sharing unit, and the ADC circuit is formed on the fifth substrate 500. It may be. Since the formation area of the ADC circuit portion including the MEM can be reduced by applying the state-of-the-art core, it can be mounted for each sensor pixel 11. Further, the MEM portion of the ADC circuit is formed by using the above-mentioned MRAM, ReRAM, FeRAM, PCRAM, flash memory, or the like, and thus, as shown in FIG. 28, for example, one sensor pixel provided on the first substrate 100.
  • MRAM memory
  • the pixel transistors 210A and 310A corresponding to one sensor pixel 11A provided on the 11A, the second substrate 200 and the third substrate 300, respectively, and the ADC circuit 520A provided on the fifth substrate 500 can be formed in substantially the same area. It will be possible.
  • FIG. 29 shows an example of a schematic configuration of an image pickup system 3 provided with an image pickup apparatus (for example, an image pickup apparatus 1) according to the first to seventh embodiments and modifications 1 to 5.
  • an image pickup apparatus for example, an image pickup apparatus 1
  • the imaging system 3 is, for example, an imaging device such as a digital still camera or a video camera, or an electronic device such as a mobile terminal device such as a smartphone or a tablet terminal.
  • the image pickup system 3 includes, for example, an image pickup device 1, an optical system 241 and a shutter device 242, a DSP circuit 243, a frame memory 244, a display unit 245, a storage unit 246, an operation unit 247, and a power supply according to the above embodiment and a modification thereof.
  • the part 248 is provided.
  • the image pickup device 1 the DSP circuit 243, the frame memory 244, the display unit 245, the storage unit 246, the operation unit 247, and the power supply unit 248 according to the above-described embodiment and its modification are via the bus line 249. They are interconnected.
  • the image pickup apparatus 1 outputs image data according to the incident light.
  • the optical system 241 is configured to have one or a plurality of lenses, guides light (incident light) from a subject to an image pickup device 1, and forms an image on a light receiving surface of the image pickup device 1.
  • the shutter device 242 is arranged between the optical system 241 and the image pickup device 1, and controls the light irradiation period and the light shielding period to the image pickup device 1 according to the control of the drive circuit.
  • the DSP circuit 243 is a signal processing circuit that processes a signal (image data) output from the image pickup apparatus 1 according to the above embodiment and its modification.
  • the frame memory 244 temporarily holds the image data processed by the DSP circuit 243 in frame units.
  • the display unit 245 comprises a panel-type display device such as a liquid crystal panel or an organic EL (Electro Luminescence) panel, and displays a moving image or a still image captured by the image pickup device 1 according to the above embodiment and its modified example. ..
  • the storage unit 246 records image data of a moving image or a still image captured by the imaging device 1 according to the above embodiment and its modified example on a recording medium such as a semiconductor memory or a hard disk.
  • the operation unit 247 issues operation commands for various functions of the imaging system 3 according to the operation by the user.
  • the power supply unit 248 supplies various power sources that serve as operating power sources for the image pickup device 1, the DSP circuit 243, the frame memory 244, the display unit 245, the storage unit 246, and the operation unit 247 according to the above embodiment and its modification. Supply to the subject as appropriate.
  • FIG. 30 shows an example of a flowchart of the imaging operation in the imaging system 3.
  • the user instructs the start of imaging by operating the operation unit 247 (step S101).
  • the operation unit 247 transmits an imaging command to the imaging device 1 (step S102).
  • the imaging device 1 specifically, the system control circuit
  • the image pickup device 1 outputs the image data obtained by the image pickup to the DSP circuit 243.
  • the image data is data for all pixels of the pixel signal generated based on the electric charge temporarily held in the floating diffusion FD.
  • the DSP circuit 243 performs predetermined signal processing (for example, noise reduction processing) based on the image data input from the image pickup apparatus 1 (step S104).
  • the DSP circuit 243 stores the image data subjected to the predetermined signal processing in the frame memory 244, and the frame memory 244 stores the image data in the storage unit 246 (step S105). In this way, imaging in the imaging system 3 is performed.
  • the image pickup apparatus 1 according to the above embodiment and its modification is applied to the image pickup system 3.
  • the imaging device 1 can be miniaturized or high-definition, so that a small-sized or high-definition imaging system 3 can be provided.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure is realized as a device mounted on a moving body of any kind such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility, an airplane, a drone, a ship, and a robot. You may.
  • FIG. 31 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technique according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via the communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside information detection unit 12030, an in-vehicle information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio image output unit 12052, and an in-vehicle network I / F (interface) 12053 are shown as a functional configuration of the integrated control unit 12050.
  • the drive system control unit 12010 controls the operation of the device related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 provides a driving force generator for generating the driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism for adjusting and a braking device for generating a braking force of a vehicle.
  • the body system control unit 12020 controls the operation of various devices mounted on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as a head lamp, a back lamp, a brake lamp, a winker, or a fog lamp.
  • the body system control unit 12020 may be input with radio waves transmitted from a portable device that substitutes for the key or signals of various switches.
  • the body system control unit 12020 receives inputs of these radio waves or signals and controls a vehicle door lock device, a power window device, a lamp, and the like.
  • the vehicle outside information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the imaging unit 12031 is connected to the vehicle exterior information detection unit 12030.
  • the vehicle outside information detection unit 12030 causes the image pickup unit 12031 to capture an image of the outside of the vehicle and receives the captured image.
  • the vehicle exterior information detection unit 12030 may perform object detection processing or distance detection processing such as a person, a vehicle, an obstacle, a sign, or a character on the road surface based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electric signal according to the amount of the light received.
  • the image pickup unit 12031 can output an electric signal as an image or can output it as distance measurement information. Further, the light received by the imaging unit 12031 may be visible light or invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects the in-vehicle information.
  • a driver state detection unit 12041 that detects the driver's state is connected to the in-vehicle information detection unit 12040.
  • the driver state detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 determines the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether the driver is dozing.
  • the microcomputer 12051 calculates the control target value of the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the outside information detection unit 12030 or the inside information detection unit 12040, and the drive system control unit.
  • a control command can be output to 12010.
  • the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions including vehicle collision avoidance or impact mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, and the like. It is possible to perform cooperative control for the purpose of.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generator, the steering mechanism, the braking device, and the like based on the information around the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, so that the driver can control the vehicle. It is possible to perform coordinated control for the purpose of automatic driving, etc., which runs autonomously without depending on the operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the vehicle exterior information detection unit 12030.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the external information detection unit 12030, and performs coordinated control for the purpose of anti-glare such as switching the high beam to the low beam. It can be carried out.
  • the audio image output unit 12052 transmits the output signal of at least one of the audio and the image to the output device capable of visually or audibly notifying the passenger or the outside of the vehicle of the information.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an onboard display and a heads-up display.
  • FIG. 32 is a diagram showing an example of the installation position of the imaging unit 12031.
  • the vehicle 12100 has imaging units 12101, 12102, 12103, 12104, 12105 as imaging units 12031.
  • the imaging units 12101, 12102, 12103, 12104, 12105 are provided at positions such as the front nose, side mirrors, rear bumpers, back doors, and the upper part of the windshield in the vehicle interior of the vehicle 12100, for example.
  • the image pickup unit 12101 provided on the front nose and the image pickup section 12105 provided on the upper part of the windshield in the vehicle interior mainly acquire an image in front of the vehicle 12100.
  • the imaging units 12102 and 12103 provided in the side mirrors mainly acquire images of the side of the vehicle 12100.
  • the imaging unit 12104 provided on the rear bumper or the back door mainly acquires an image of the rear of the vehicle 12100.
  • the images in front acquired by the imaging units 12101 and 12105 are mainly used for detecting a preceding vehicle or a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, or the like.
  • FIG. 32 shows an example of the photographing range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • the imaging range 12114 indicates the imaging range of the imaging units 12102 and 12103.
  • the imaging range of the imaging unit 12104 provided on the rear bumper or the back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, a bird's-eye view image of the vehicle 12100 as viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the image pickup units 12101 to 12104 may be a stereo camera composed of a plurality of image pickup elements, or an image pickup element having pixels for phase difference detection.
  • the microcomputer 12051 has a distance to each three-dimensional object within the imaging range 12111 to 12114 based on the distance information obtained from the imaging units 12101 to 12104, and a temporal change of this distance (relative velocity with respect to the vehicle 12100). By obtaining can. Further, the microcomputer 12051 can set an inter-vehicle distance to be secured in front of the preceding vehicle in advance, and can perform automatic braking control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform coordinated control for the purpose of automatic driving or the like in which the vehicle travels autonomously without depending on the operation of the driver.
  • automatic braking control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the microcomputer 12051 converts three-dimensional object data related to a three-dimensional object into two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, electric poles, and other three-dimensional objects based on the distance information obtained from the imaging units 12101 to 12104. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles that can be seen by the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines the collision risk indicating the risk of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, the microcomputer 12051 is used via the audio speaker 12061 or the display unit 12062. By outputting an alarm to the driver and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be provided.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian is present in the captured image of the imaging units 12101 to 12104.
  • pedestrian recognition includes, for example, a procedure for extracting feature points in an image captured by an imaging unit 12101 to 12104 as an infrared camera, and a pattern matching process for a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian. It is done by the procedure to determine.
  • the audio image output unit 12052 When the microcomputer 12051 determines that a pedestrian is present in the captured images of the imaging units 12101 to 12104 and recognizes the pedestrian, the audio image output unit 12052 outputs a square contour line for emphasizing the recognized pedestrian.
  • the display unit 12062 is controlled so as to superimpose and display. Further, the audio image output unit 12052 may control the display unit 12062 so as to display an icon or the like indicating a pedestrian at a desired position.
  • the above is an example of a mobile control system to which the technology according to the present disclosure can be applied.
  • the technique according to the present disclosure can be applied to the imaging unit 12031 among the configurations described above.
  • the image pickup apparatus 1 according to the above embodiment and its modification can be applied to the image pickup unit 12031.
  • the technique according to the present disclosure to the imaging unit 12031, a high-definition captured image with less noise can be obtained, so that highly accurate control using the captured image can be performed in the mobile control system.
  • the technology according to the present disclosure (the present technology) can be applied to various products.
  • the techniques according to the present disclosure may be applied to endoscopic surgery systems.
  • FIG. 33 is a diagram showing an example of a schematic configuration of an endoscopic surgery system to which the technique according to the present disclosure (the present technique) can be applied.
  • FIG. 33 illustrates how the surgeon (doctor) 11131 is performing surgery on patient 11132 on patient bed 11153 using the endoscopic surgery system 11000.
  • the endoscopic surgery system 11000 includes an endoscope 11100, other surgical tools 11110 such as an abdominal tube 11111 and an energy treatment tool 11112, and a support arm device 11120 that supports the endoscope 11100.
  • a cart 11200 equipped with various devices for endoscopic surgery.
  • the endoscope 11100 is composed of a lens barrel 11101 in which a region having a predetermined length from the tip is inserted into the body cavity of the patient 11132, and a camera head 11102 connected to the base end of the lens barrel 11101.
  • the endoscope 11100 configured as a so-called rigid mirror having a rigid barrel 11101 is illustrated, but the endoscope 11100 may be configured as a so-called flexible mirror having a flexible barrel. good.
  • An opening in which an objective lens is fitted is provided at the tip of the lens barrel 11101.
  • a light source device 11203 is connected to the endoscope 11100, and the light generated by the light source device 11203 is guided to the tip of the lens barrel by a light guide extending inside the lens barrel 11101, and is an objective. It is irradiated toward the observation target in the body cavity of the patient 11132 through the lens.
  • the endoscope 11100 may be a direct endoscope, a perspective mirror, or a side endoscope.
  • An optical system and an image pickup element are provided inside the camera head 11102, and the reflected light (observation light) from the observation target is focused on the image pickup element by the optical system.
  • the observation light is photoelectrically converted by the image sensor, and an electric signal corresponding to the observation light, that is, an image signal corresponding to the observation image is generated.
  • the image signal is transmitted as RAW data to the camera control unit (CCU: Camera Control Unit) 11201.
  • CCU Camera Control Unit
  • the CCU11201 is composed of a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), and the like, and comprehensively controls the operations of the endoscope 11100 and the display device 11202. Further, the CCU 11201 receives an image signal from the camera head 11102, and performs various image processing on the image signal for displaying an image based on the image signal, such as development processing (demosaic processing).
  • a CPU Central Processing Unit
  • GPU Graphics Processing Unit
  • the display device 11202 displays an image based on the image signal processed by the CCU 11201 under the control of the CCU 11201.
  • the light source device 11203 is composed of, for example, a light source such as an LED (Light Emitting Diode), and supplies irradiation light to the endoscope 11100 when photographing an operating part or the like.
  • a light source such as an LED (Light Emitting Diode)
  • LED Light Emitting Diode
  • the input device 11204 is an input interface for the endoscopic surgery system 11000.
  • the user can input various information and input instructions to the endoscopic surgery system 11000 via the input device 11204.
  • the user inputs an instruction to change the imaging conditions (type of irradiation light, magnification, focal length, etc.) by the endoscope 11100.
  • the treatment tool control device 11205 controls the drive of the energy treatment tool 11112 for cauterizing, incising, sealing a blood vessel, or the like of a tissue.
  • the pneumoperitoneum device 11206 uses a gas in the pneumoperitoneum tube 11111 to inflate the body cavity of the patient 11132 for the purpose of securing the field of view by the endoscope 11100 and securing the work space of the operator.
  • the recorder 11207 is a device capable of recording various information related to surgery.
  • the printer 11208 is a device capable of printing various information related to surgery in various formats such as texts, images, and graphs.
  • the light source device 11203 that supplies the irradiation light to the endoscope 11100 when photographing the surgical site can be composed of, for example, an LED, a laser light source, or a white light source composed of a combination thereof.
  • a white light source is configured by combining RGB laser light sources, the output intensity and output timing of each color (each wavelength) can be controlled with high accuracy. Therefore, the light source device 11203 adjusts the white balance of the captured image. It can be carried out.
  • the laser light from each of the RGB laser light sources is irradiated to the observation target in a time-divided manner, and the drive of the image sensor of the camera head 11102 is controlled in synchronization with the irradiation timing to support each of RGB. It is also possible to capture the image in a time-divided manner. According to this method, a color image can be obtained without providing a color filter on the image sensor.
  • the drive of the light source device 11203 may be controlled so as to change the intensity of the output light at predetermined time intervals.
  • the drive of the image sensor of the camera head 11102 in synchronization with the timing of changing the light intensity to acquire an image in a time-divided manner and synthesizing the image, so-called high dynamic without blackout and overexposure. Range images can be generated.
  • the light source device 11203 may be configured to be able to supply light in a predetermined wavelength band corresponding to special light observation.
  • special light observation for example, by utilizing the wavelength dependence of light absorption in body tissue to irradiate light in a narrow band as compared with the irradiation light (that is, white light) in normal observation, the surface layer of the mucous membrane.
  • a so-called narrow band imaging is performed in which a predetermined tissue such as a blood vessel is photographed with high contrast.
  • fluorescence observation may be performed in which an image is obtained by fluorescence generated by irradiating with excitation light.
  • the body tissue is irradiated with excitation light to observe the fluorescence from the body tissue (autofluorescence observation), or a reagent such as indocyanine green (ICG) is locally injected into the body tissue and the body tissue is injected. It is possible to obtain a fluorescence image by irradiating excitation light corresponding to the fluorescence wavelength of the reagent.
  • the light source device 11203 may be configured to be capable of supplying narrow band light and / or excitation light corresponding to such special light observation.
  • FIG. 34 is a block diagram showing an example of the functional configuration of the camera head 11102 and CCU11201 shown in FIG. 33.
  • the camera head 11102 includes a lens unit 11401, an imaging unit 11402, a driving unit 11403, a communication unit 11404, and a camera head control unit 11405.
  • CCU11201 has a communication unit 11411, an image processing unit 11412, and a control unit 11413.
  • the camera head 11102 and CCU11201 are communicably connected to each other by a transmission cable 11400.
  • the lens unit 11401 is an optical system provided at a connection portion with the lens barrel 11101.
  • the observation light taken in from the tip of the lens barrel 11101 is guided to the camera head 11102 and incident on the lens unit 11401.
  • the lens unit 11401 is configured by combining a plurality of lenses including a zoom lens and a focus lens.
  • the image pickup unit 11402 is composed of an image pickup element.
  • the image sensor constituting the image pickup unit 11402 may be one (so-called single plate type) or a plurality (so-called multi-plate type).
  • each image pickup element may generate an image signal corresponding to each of RGB, and a color image may be obtained by synthesizing them.
  • the image pickup unit 11402 may be configured to have a pair of image pickup elements for acquiring image signals for the right eye and the left eye corresponding to 3D (Dimensional) display, respectively.
  • the 3D display enables the operator 11131 to more accurately grasp the depth of the biological tissue in the surgical site.
  • a plurality of lens units 11401 may be provided corresponding to each image pickup element.
  • the imaging unit 11402 does not necessarily have to be provided on the camera head 11102.
  • the imaging unit 11402 may be provided inside the lens barrel 11101 immediately after the objective lens.
  • the drive unit 11403 is composed of an actuator, and the zoom lens and focus lens of the lens unit 11401 are moved by a predetermined distance along the optical axis under the control of the camera head control unit 11405. As a result, the magnification and focus of the image captured by the imaging unit 11402 can be adjusted as appropriate.
  • the communication unit 11404 is composed of a communication device for transmitting and receiving various information to and from the CCU11201.
  • the communication unit 11404 transmits the image signal obtained from the image pickup unit 11402 as RAW data to the CCU 11201 via the transmission cable 11400.
  • the communication unit 11404 receives a control signal for controlling the drive of the camera head 11102 from the CCU 11201 and supplies the control signal to the camera head control unit 11405.
  • the control signal includes, for example, information to specify the frame rate of the captured image, information to specify the exposure value at the time of imaging, and / or information to specify the magnification and focus of the captured image, and the like. Contains information about the condition.
  • the imaging conditions such as the frame rate, exposure value, magnification, and focus may be appropriately specified by the user, or may be automatically set by the control unit 11413 of CCU11201 based on the acquired image signal. good.
  • the so-called AE (Auto Exposure) function, AF (Auto Focus) function, and AWB (Auto White Balance) function are mounted on the endoscope 11100.
  • the camera head control unit 11405 controls the drive of the camera head 11102 based on the control signal from the CCU 11201 received via the communication unit 11404.
  • the communication unit 11411 is composed of a communication device for transmitting and receiving various information to and from the camera head 11102.
  • the communication unit 11411 receives an image signal transmitted from the camera head 11102 via the transmission cable 11400.
  • the communication unit 11411 transmits a control signal for controlling the drive of the camera head 11102 to the camera head 11102.
  • Image signals and control signals can be transmitted by telecommunications, optical communication, or the like.
  • the image processing unit 11412 performs various image processing on the image signal which is the RAW data transmitted from the camera head 11102.
  • the control unit 11413 performs various controls related to the imaging of the surgical site and the like by the endoscope 11100 and the display of the captured image obtained by the imaging of the surgical site and the like. For example, the control unit 11413 generates a control signal for controlling the drive of the camera head 11102.
  • control unit 11413 causes the display device 11202 to display an image captured by the surgical unit or the like based on the image signal processed by the image processing unit 11412.
  • the control unit 11413 may recognize various objects in the captured image by using various image recognition techniques. For example, the control unit 11413 detects the shape, color, and the like of the edge of an object included in the captured image to remove surgical tools such as forceps, a specific biological part, bleeding, and mist when using the energy treatment tool 11112. Can be recognized.
  • the control unit 11413 may superimpose and display various surgical support information on the image of the surgical unit by using the recognition result. By superimposing and displaying the surgical support information and presenting it to the surgeon 11131, it is possible to reduce the burden on the surgeon 11131 and to allow the surgeon 11131 to proceed with the surgery reliably.
  • the transmission cable 11400 that connects the camera head 11102 and CCU11201 is an electric signal cable that supports electric signal communication, an optical fiber that supports optical communication, or a composite cable thereof.
  • the communication is performed by wire using the transmission cable 11400, but the communication between the camera head 11102 and the CCU11201 may be performed wirelessly.
  • the technique according to the present disclosure can be suitably applied to the imaging unit 11402 provided on the camera head 11102 of the endoscope 11100.
  • the imaging unit 11402 can be miniaturized or have high definition, so that a compact or high-definition endoscope 11100 can be provided.
  • each substrate for example, the first substrate 100, the second substrate 200, and the third substrate 300
  • each substrate is electrically connected by joining the pad electrodes to each other.
  • the first substrate 100 and the second substrate 200 specifically, the floating diffusion FD provided on the first substrate 100 and the amplification transistor AMP provided on the second substrate 200.
  • it may be electrically connected via the through wiring 86.
  • the substrate 300 and the fourth substrate 400 may be electrically connected to each other via through wiring.
  • the present disclosure may also have the following structure.
  • the first transistor and the second transistor constituting the pixel circuit are formed on different substrates (second substrate and third substrate), and have sensor pixels that perform photoelectric conversion.
  • the second substrate and the third substrate are laminated on the first substrate in this order.
  • the formation area of the pixel circuit in the plan view is reduced, and the pixel size can be reduced.
  • the first transistor having a third surface and a fourth surface and forming a pixel circuit for outputting a pixel signal based on the electric charge output from the sensor pixel on the second semiconductor substrate is provided.
  • the third semiconductor substrate has a fifth surface and a sixth surface, and a second transistor constituting the pixel circuit is provided, and the fourth surface and the fifth surface are opposed to each other.
  • An imaging device including a third substrate laminated on a second substrate. (2) The first transistor is arranged so that the gate surface faces the first surface of the first substrate. The imaging device according to (1), wherein the second transistor is arranged so that the gate surface faces the fourth surface of the second substrate. (3) The sensor pixel and the first transistor are electrically connected by joining pad electrodes formed on the first surface and the third surface, respectively.
  • the first transistor and the second transistor are electrically connected by bonding pad electrodes formed on the fourth surface and the fifth surface, respectively, according to the above (1) or (1) or ( The imaging device according to 2).
  • the sensor pixel has a light receiving element, a transfer transistor electrically connected to the light receiving element, and a floating diffusion that temporarily holds the electric charge output from the light receiving element via the transfer transistor.
  • the pixel circuit includes a reset transistor that resets the potential of the floating diffusion to a predetermined position, an amplification transistor that generates a voltage signal corresponding to the level of electric charge held in the floating diffusion as the pixel signal, and the above.
  • the imaging apparatus according to any one of (1) to (4), further comprising a selection transistor for controlling the output timing of the pixel signal from the amplification transistor.
  • the amplification transistor and the reset transistor are formed on the second substrate.
  • the imaging device according to (5) above, wherein the selection transistor is formed on the third substrate.
  • the amplification transistor is formed on the second substrate, and the amplification transistor is formed on the second substrate.
  • the imaging device according to (5), wherein the reset transistor and the selection transistor are formed on the third substrate.
  • It has a seventh surface and an eighth surface, and has a third transistor constituting the pixel circuit on a fourth semiconductor substrate, and the sixth surface and the seventh surface are opposed to each other.
  • the imaging device Further having a substrate of a fourth substrate laminated with a third substrate, The amplification transistor is formed on the second substrate, and the amplification transistor is formed on the second substrate.
  • the reset transistor is formed on the third substrate, and the reset transistor is formed on the third substrate.
  • the imaging device according to (5) above, wherein the selection transistor is formed.
  • Each of the gate electrodes of the transfer transistor, the reset transistor, the amplification transistor, and the selection transistor is formed of polysilicon or a metal material, and is any one of (5) to (8).
  • the imaging apparatus according to.
  • the gate of the transfer transistor is formed of a metal material, and the gate of the transfer transistor and the floating diffusion are directly connected to any one of (5) to (9).
  • the imaging apparatus according to.
  • any one of the gate electrode, the source region, and the drain region of the first transistor and the pad electrode formed on the fourth surface are directly connected.
  • the imaging apparatus according to any one. (12) The imaging apparatus according to any one of (1) to (11), wherein the first transistor and the second transistor have a planar structure or a three-dimensional structure.
  • a capacitive element is further provided on the second substrate or the third substrate.
  • the sensor pixel has a light receiving element, a transfer transistor electrically connected to the light receiving element, and a floating diffusion that temporarily holds the electric charge output from the light receiving element via the transfer transistor.
  • the pixel circuit includes a reset transistor that resets the potential of the floating diffusion to a predetermined position, an amplification transistor that generates a voltage signal corresponding to the level of electric charge held in the floating diffusion as the pixel signal, and the above. It has a selection transistor that controls the output timing of the pixel signal from the amplification transistor.
  • a resistance element is further provided on the second substrate or the third substrate.
  • the fifth semiconductor substrate has a ninth surface and a tenth surface, and has a logic circuit for processing the pixel signal on the fifth semiconductor substrate, so that the ninth surface and the sixth surface face each other. 3.
  • the imaging device further includes an ADC circuit that converts an analog signal into a digital signal and holds the ADC circuit, and the ADC circuit is provided on the fifth substrate.
  • the sensor pixel provided on the first substrate, the first transistor provided on the second substrate, the second transistor provided on the third substrate, and the ADC circuit provided on the fifth substrate.
  • the imaging apparatus according to (19) above, which has substantially the same forming area as each other.
  • the ADC circuit includes any one of a magnetic resistance memory, a resistance change memory, a ferroelectric memory, a phase change memory, and a flash memory.
  • any of the first substrate and the second substrate, the first substrate and the third substrate, the second substrate and the third substrate is any one of the second semiconductor substrate and the third semiconductor substrate, or The imaging device according to any one of (1) to (21) above, which is electrically connected to each other via a through wiring penetrating both of them.
  • a first substrate having a first surface and a second surface, and having a sensor pixel for performing photoelectric conversion on the first semiconductor substrate, The first transistor having a third surface and a fourth surface and forming a pixel circuit for outputting a pixel signal based on the electric charge output from the sensor pixel on the second semiconductor substrate is provided.
  • the third semiconductor substrate has a fifth surface and a sixth surface, and a second transistor constituting the pixel circuit is provided, and the fourth surface and the fifth surface are opposed to each other.
  • An electronic device having an imaging device including a third substrate laminated on a second substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本開示の一実施形態の撮像装置は、第１の面および第２の面を有すると共に、第１半導体基板に、光電変換を行うセンサ画素を有する第１基板と、第３の面および第４の面を有すると共に、第２半導体基板に、センサ画素から出力された電荷に基づく画素信号を出力する画素回路を構成する第１のトランジスタを有し、第１の面と第３の面とを対向させて第１基板に積層された第２基板と、第５の面および第６の面を有すると共に、第３半導体基板に、画素回路を構成する第２のトランジスタを有し、第４の面と第５の面とを対向させて第２基板に積層された第３基板と備える。

Description

撮像装置および電子機器
　本開示は、３次元構造を有する撮像装置およびこれを備えた電子機器に関する。
　２次元構造の撮像装置における１画素あたりの面積の微細化は、微細プロセスの導入と実装密度の向上によって実現されてきた。近年、撮像装置のさらなる小型化および画素の高密度化を実現するため、３次元構造の撮像装置が開発されている。３次元構造の撮像装置では、例えば、光電変換部ＰＤが形成された第１の基板と、電荷蓄積容量部および複数のＭＯＳトランジスタが形成された第２の基板とが貼り合わされている（例えば、特許文献１参照）。
特開２０１０－２１９３３９号公報
　ところで、撮像装置では、さらなる画素サイズの縮小が望まれている。
　画素サイズを縮小することが可能な撮像装置およびこれを備えた電子機器を提供することが望ましい。
　本開示の一実施形態の撮像装置は、第１の面および第２の面を有すると共に、第１半導体基板に、光電変換を行うセンサ画素を有する第１基板と、第３の面および第４の面を有すると共に、第２半導体基板に、センサ画素から出力された電荷に基づく画素信号を出力する画素回路を構成する第１のトランジスタを有し、第１の面と第３の面とを対向させて第１基板に積層された第２基板と、第５の面および第６の面を有すると共に、第３半導体基板に、画素回路を構成する第２のトランジスタを有し、第４の面と第５の面とを対向させて第２基板に積層された第３基板とを備えたものである。
　本開示の一実施形態の電子機器は、上記本開示の一実施形態の撮像装置を備えたものである。
　本開示の一実施形態の撮像装置および一実施形態の電子機器では、画素回路を構成する第１のトランジスタおよび第２のトランジスタを、それぞれ異なる基板（第２基板および第３基板）に形成し、光電変換を行うセンサ画素を有する第１基板に、第２基板および第３基板の順に積層するようにした。これにより、平面視における画素回路の形成面積を削減する。
本開示の第１の実施の形態に係る撮像装置の構成を表す断面模式図である。 図１に示した撮像装置の等価回路の一例を表す図である。 図１に示した第１基板のレイアウトの一例を表す平面模式図である。 図１に示した第２基板の下層配線層のレイアウトの一例を表す平面模式図である。 図１に示した第２基板の上層配線層のレイアウトの一例を表す平面模式図である。 図１に示した第３基板の下層配線層のレイアウトの一例を表す平面模式図である。 図１に示した第３基板の上層配線層のレイアウトの一例を表す平面模式図である。 ３次元構造を有するトランジスタを表す斜視図である。 図１に示した撮像装置の製造工程の一例を説明する断面模式図である。 図９Ａに続く工程を表す断面模式図である。 図９Ｂに続く工程を表す断面模式図である。 図９Ｃに続く工程を表す断面模式図である。 図９Ｄに続く工程を表す断面模式図である。 図９Ｅに続く工程を表す断面模式図である。 図９Ｆに続く工程を表す断面模式図である。 図１に示した撮像装置の製造工程の他の例を説明する断面模式図である。 図１０Ａに続く工程を表す断面模式図である。 図１０Ｂに続く工程を表す断面模式図である。 図１０Ｃに続く工程を表す断面模式図である。 図１０Ｄに続く工程を表す断面模式図である。 図１０Ｅに続く工程を表す断面模式図である。 本開示の第２の実施の形態に係る撮像装置の構成を表す断面模式図である。 図１１に示した撮像装置の等価回路の一例を表す図である。 本開示の第３の実施の形態に係る撮像装置の構成を表す断面模式図である。 図１３に示した撮像装置の等価回路の一例を表す図である。 本開示の第４の実施の形態に係る撮像装置の構成を表す断面模式図である。 本開示の第５の実施の形態に係る撮像装置の構成を表す断面模式図である。 本開示の第６の実施の形態に係る撮像装置の等価回路の一例を表す図である。 図１７に示した撮像装置の断面構成の一例を表す断面模式図である。 変形例１として、図１６に示した撮像装置の断面構成の他の例を表す断面模式図である。 変形例２として、図１６に示した撮像装置の断面構成の他の例を表す断面模式図である。 変形例３として、図１６に示した撮像装置の断面構成の他の例を表す断面模式図である。 変形例３として、図１６に示した撮像装置の断面構成の他の例を表す断面模式図である。 変形例４として、図１６に示した撮像装置の断面構成の他の例を表す断面模式図である。 変形例５として、図１６に示した撮像装置の断面構成の他の例を表す断面模式図である。 本開示の第７の実施の形態に係る撮像装置の概略構成を表す分解斜視図である。 図２５に示した撮像装置の構成の一例を表す断面模式図である。 図２５に示した撮像装置の回路構成の他の例を表す図である。 図２７に示した回路構成を有する撮像装置の概略構成を表す分解斜視図である。 上記第１～第７の実施の形態および変形例１～５に係る撮像装置を備えた撮像システムの概略構成の一例を表す図である。 図２９の撮像システムにおける撮像手順の一例を表す図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 本開示の変形例としての撮像装置の断面構成の一例を表す断面模式図である。
　以下、本開示における一実施形態について、図面を参照して詳細に説明する。以下の説明は本開示の一具体例であって、本開示は以下の態様に限定されるものではない。また、本開示は、各図に示す各構成要素の配置や寸法、寸法比等についても、それらに限定されるものではない。なお、説明する順序は、下記の通りである。
　１．第１の実施の形態（画素回路を構成する複数の画素トランジスタを第２基板および第３基板に分割形成した撮像装置の例）
　　　１－１．撮像装置の概略構成
　　　１－２．撮像装置の具体的な構成
　　　１－３．撮像装置の製造方法
　　　１－４．作用・効果
　２．第２の実施の形態（第２基板に増幅トランジスタを、第３基板にリセットトランジスタおよび選択トランジスタを設けた撮像装置の例）
　３．第３の実施の形態（増幅トランジスタ、リセットトランジスタおよび選択トランジスタを、第２基板、第３基板および第４基板にそれぞれ分けて設けた撮像装置の例）
　４．第４の実施の形態（画素トランジスタのゲート電極を金属で形成した撮像装置の例）
　５．第５の実施の形態（増幅トランジスタのゲート電極およびリセットトランジスタのソース／ドレイン領域と各パッド電極とを直接接続した例）
　６．第６の実施の形態（更に、容量素子および容量素子の接続の有無を切り替える切替トランジスタを形成した撮像装置の例）
　７．変形例
　　　７－１．変形例１（ＭＩＭ構造を有する容量素子を設けた例）
　　　７－２．変形例２（ＭＩＭ構造を有する容量素子を設けた例）
　　　７－３．変形例３（容量素子を第３基板に設けた例）
　　　７－４．変形例４（容量素子および切替トランジスタを第３基板に設けた例）
　　　７－５．変形例５（容量素子を第３基板の第２基板の接合面に設けた例）
　８．第７の実施の形態（ロジック回路が設けられた第５基板をさらに積層した撮像装置の例）
　９．適用例
　１０．応用例
＜１．第１の実施の形態＞
（１－１．撮像装置の概略構成）
　図１は、本開示の第１の実施の形態に係る撮像装置（撮像装置１）の断面構成の一例を模式的に表したものである。図２は、図１に示した撮像装置１の等価回路の一例を表したものである。図３は、図１に示した撮像装置１の第１基板１００のレイアウトの一例を表したものである。図４および図５は、図１に示した撮像装置１の第２基板２００側の配線レイアウトの一例を表したものである。図６および図７は、図１に示した第２基板２００側の配線レイアウトの一例を表したものである。なお、図１では、図４～図７に示したＩ－Ｉ線に対応する撮像装置１の断面を表している。撮像装置１は、例えば３つの基板（第１基板１００、第２基板２００および第３基板３００）を備えている。撮像装置１は、第１基板１００、第２基板２００および第３基板３００がこの順に積層された３次元構造を有する撮像装置である。
　第１基板１００は、半導体基板１０と配線層４０とを有している。半導体基板１０は、対向する第１面（表面）１０Ａおよび第２面（裏面）１０Ｂを有し、配線層４０は、半導体基板１０の第１面１０Ａ上に設けられている。第２基板２００は、半導体基板２０と配線層５０とを有している。半導体基板２０は、対向する第１面（表面）２０Ａおよび第２面（裏面）２０Ｂを有し、配線層５０として、半導体基板２０の第１面２０Ａ側に下層配線層５０Ａが、第２面２０Ｂ側に上層配線層５０Ｂがそれぞれ設けられている。第３基板３００は、半導体基板３０と配線層６０とを有している。半導体基板３０は、対向する第１面（表面）３０Ａおよび第２面（裏面）３０Ｂを有し、配線層６０として、半導体基板１０の第１面３０Ａ側に下層配線層６０Ａが、第２面３０Ｂ側に上層配線層６０Ｂがそれぞれ設けられている。
　撮像装置１では、第１基板１００と第２基板２００とは、半導体基板１０の第１面１０Ａ上に設けられた配線層４０と、半導体基板２０の第１面２０Ａ上に設けられた下層配線層５０Ａとを間にして積層されている。即ち、第１基板１００と第２基板２００とは、フェイストゥーフェイスで積層されている。第２基板２００と第３基板３００とは、半導体基板２０の第２面２０Ｂ上に設けられた上層配線層５０Ｂと、半導体基板３０の第１面３０Ａ上に設けられた下層配線層６０Ａとを間にして積層されている。即ち、第２基板２００と第３基板３００とは、フェイストゥーバックで積層されている。
　第１基板１００は、半導体基板１０に、光電変換を行う複数のセンサ画素１１を有している。具体的には、第１基板１００には、フォトダイオードＰＤ（受光素子１２）、フローティングディフュージョンＦＤ、ウェルタップ１３および転送トランジスタＴＲが設けられている。第２基板２００および第３基板には、それぞれ、センサ画素１１から出力された電荷に基づく画素信号を出力する画素回路が設けられている。画素回路は、例えば３つのトランジスタ、具体的には、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴおよび選択トランジスタＳＥＬを有している。
　転送トランジスタＴＲは、転送トランジスタＴＲがオン状態となると、フォトダイオードＰＤの電荷をフローティングディフュージョンＦＤに転送する。
　リセットトランジスタＲＳＴは、フローティングディフュージョンＦＤの電位を所定の電位にリセットする。リセットトランジスタＲＳＴがオン状態となると、フローティングディフュージョンＦＤの電位を電源線ＶＤＤにリセットする。
　選択トランジスタＳＥＬは、画素回路からの画素信号の出力タイミングを制御する。
　増幅トランジスタＡＭＰは、画素信号として、フローティングディフュージョンＦＤに保持された電荷のレベルに応じた電圧の信号を生成する。増幅トランジスタＡＭＰは、ソースフォロア型のアンプを構成しており、フォトダイオードＰＤ（受光素子１２）で発生した電荷のレベルに応じた電圧の画素信号を出力する。増幅トランジスタＡＭＰは、選択トランジスタＳＥＬがオン状態となると、フローティングディフュージョンＦＤの電位を増幅して、その電位に応じた電圧を、垂直信号線ＶＳＬを介して、例えば後述するロジック回路に出力する。
　本実施の形態の撮像装置１では、画素回路を構成する増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴおよび選択トランジスタＳＥＬのうち、例えば、増幅トランジスタＡＭＰおよびリセットトランジスタＲＳＴが第２基板２００の半導体基板２０に、選択トランジスタＳＥＬが第３基板３００の半導体基板３０に、それぞれ設けられている。
　この半導体基板１０が本開示の「第１半導体基板」の一具体例に相当し、第１面１０Ａが本開示の「第１の面」の一具体例に相当し、第２面１０Ｂが本開示の「第２の面」の一具体例に相当する。半導体基板２０が本開示の「第２半導体基板」の一具体例に相当し、第１面２０Ａが本開示の「第３の面」の一具体例に相当し、第２面２０Ｂが本開示の「第４の面」の一具体例に相当する。半導体基板３０が本開示の「第３半導体基板」の一具体例に相当し、第１面３０Ａが本開示の「第５の面」の一具体例に相当し、第２面３０Ｂが本開示の「第６の面」の一具体例に相当する。増幅トランジスタＡＭＰおよびリセットトランジスタが本開示の「第１のトランジスタ」の一具体例に相当し、選択トランジスタＳＥＬが本開示の「第２のトランジスタ」の一具体例に相当する。
（１－２．撮像装置の具体的な構成）
　撮像装置１では、例えば、第１基板１００を構成する半導体基板１０に、複数のセンサ画素１１がアレイ状に繰り返し配置されている。例えば、複数のセンサ画素１１を含む画素共有ユニットが繰り返し単位となり、これが、行方向および列方向からなるアレイ状に繰り返し配置されている。本実施の形態では、画素共有ユニットは、４つのセンサ画素１１からなり、４つのセンサ画素１１は、１つのフローティングディフュージョンＦＤを共有している。画素回路は、４つのセンサ画素１１ごとに１つずつ形成されている。各センサ画素１１は、互いに共通の構成要素を有している。図３では、各センサ画素１１の構成要素を互いに区別するために、各センサ画素１１に設けられた受光素子１２を構成するフォトダイオードＰＤの末尾に識別番号（１，２，３，４）を付与している。以下では、各センサ画素１１の構成要素を互いに区別する必要がある場合には、各センサ画素１１の構成要素の符号の末尾に、フォトダイオードＰＤの末尾の識別番号に即した識別番号（１，２，３，４）を付与するが、各センサ画素１１の構成要素を互いに区別する必要がない場合には、各センサ画素１１の構成要素の符号の末尾の識別番号を省略するものとする。
　各センサ画素１１では、例えば、フォトダイオードＰＤ（受光素子１２）のカソードは転送トランジスタＴＲのソースに電気的に接続されており、フォトダイオードＰＤ（受光素子１２）のアノードは基準電位線（例えばグラウンド）に電気的に接続されている。転送トランジスタＴＲのドレインはフローティングディフュージョンＦＤに電気的に接続されている。
　４つのセンサ画素１１が共有するフローティングディフュージョンＦＤは、共通の画素回路の入力端に電気的に接続されている。具体的には、フローティングディフュージョンＦＤは、増幅トランジスタＡＭＰのゲートおよびリセットトランジスタＲＳＴのソースに電気的に接続されている。リセットトランジスタＲＳＴのドレインは電源線ＶＤＤに接続され、リセットトランジスタＲＳＴのゲートは、図示していないが例えば駆動信号線に接続されている。増幅トランジスタＡＭＰのドレインは電源線ＶＤＤに接続され、増幅トランジスタＡＭＰのソースは選択トランジスタＳＥＬのドレインに接続されている。選択トランジスタＳＥＬのソースは垂直信号線ＶＳＬに接続され、選択トランジスタＳＥＬのゲートは、図示していないが例えば駆動信号線に接続されている。
　半導体基板１０は、例えば、シリコン基板で構成されている。半導体基板１０は、例えば第１面１０Ａ側に、フォトダイオードＰＤ（受光素子１２）、フローティングディフュージョンＦＤおよびウェルタップ１３および転送トランジスタＴＲを有している。
　半導体基板２０は、例えば、シリコン基板で構成されている。半導体基板２０は、図示していないが、例えばＳＴＩ（Shallow Trench Isolation）構造や、ＤＴＩ（Deep Trench Isolation）あるいはＦＴＩ（Full Trench Isolation）構造を有する素子分離領域によって複数に分割されている。ＳＴＩ等によって分割された各半導体基板２０には、それぞれ、上記のように、増幅トランジスタＡＭＰおよびリセットトランジスタＲＳＴが設けられている。増幅トランジスタＡＭＰおよびリセットトランジスタＲＳＴは、それぞれ、例えばプレーナ構造を有しており、ゲート電極５２Ｇと、ソース領域２１Ｓおよびドレイン領域２１Ｄとを有している。
　ゲート電極５２Ｇは、半導体基板２０の第１面２０Ａ側に、例えば酸化シリコン（ＳｉＯ２）等よりなるゲート絶縁膜５１を介して設けられている。ゲート電極５２Ｇは、例えばポリシリコン（Poly-Si）を用いて形成されている。ソース領域２１Ｓおよびドレイン領域２１Ｄは、ゲート電極５２Ｇと対向するチャネル領域を挟んで設けられている。ソース領域２１Ｓおよびドレイン領域２１Ｄは、それぞれ、半導体基板２０に設けられた、例えば不純物が拡散された拡散層２１１と、例えばコバルトシリサイド（ＣｏＳｉ２）やニッケルシリサイド（ＮｉＳｉ）等のサリサイド（Self Aligned Silicide）プロセスを用いて形成されたシリサイドからなる低抵抗層２１２との積層構造を有している。
　半導体基板３０は、例えば、シリコン基板で構成されているており、上記半導体基板２０と同様に、例えばＳＴＩ構造や、ＤＴＩあるいはＦＴＩ構造を有する素子分離領域によって複数に分割されている。半導体基板３０には、上記のように、選択トランジスタＳＥＬが設けられている。選択トランジスタＳＥＬは、増幅トランジスタＡＭＰおよびリセットトランジスタＲＳＴと同様に、例えばプレーナ構造を有しており、ゲート電極６２Ｇと、ソース領域３１Ｓおよびドレイン領域３１Ｄとを有している。
　ゲート電極６２Ｇは、半導体基板３０の第１面３０Ａ側に、例えば酸化シリコン（ＳｉＯ２）等よりなるゲート絶縁膜６１を介して設けられている。ゲート電極６２Ｇは、例えばポリシリコン（Poly-Si）を用いて形成されている。ソース領域３１Ｓおよびドレイン領域３１Ｄは、ゲート電極６２Ｇと対向するチャネル領域を挟んで設けられている。ソース領域３１Ｓおよびドレイン領域３１Ｄは、それぞれ、半導体基板２０に設けられた、例えば不純物が拡散された拡散層３１１と、例えばコバルトシリサイド（ＣｏＳｉ２）やニッケルシリサイド（ＮｉＳｉ）等のサリサイドプロセスを用いて形成されたシリサイドからなる低抵抗層３１２との積層構造を有している。
　なお、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴおよび選択トランジスタＳＥＬは、プレーナ構造に限らず、３次元構造を有していてもよい。図８は、３次元トランジスタ構造を有するトランジスタの一例としてＦｉｎ－ＦＥＴを表したものである。Ｆｉｎ－ＦＥＴは、例えば、シリコン（Ｓｉ）よりなるソース領域１１１０Ｓおよびドレイン領域１１１０Ｄを有するフィン１１１０Ｘと、ゲート電極１１２０とを有している。
　フィン１１１０Ｘは、平板状をなし、例えばシリコン基板１１１０上に複数立設されている。複数のフィン１１１０Ｘは、例えばＸ方向にそれぞれ延在すると共にＹ軸方向に並んでいる。シリコン基板１１１０上には、例えばＳｉＯ２からなる絶縁膜１１３０が設けられており、フィン１１０Ｘは、この絶縁膜１１３０を貫通するように立設している。換言すると、フィン１１０Ｘの一部は、絶縁膜１１３０によって埋め込まれている。絶縁膜１１３０から露出するフィン１１１０Ｘの側面および上面は、例えばＨｆＳｉＯ、ＨｆＳｉＯＮ、ＴａＯあるいはＴａＯＮ等によって構成されたゲート絶縁膜１１４０によって覆われている。ゲート電極１１２０は、フィン１１１０Ｘの延伸方向（Ｘ方向）と交差するＺ方向にフィン１１１０Ｘを跨ぐように延伸している。フィン１１１０Ｘには、ゲート電極１１２０との交差部分にチャネル領域１１１０Ｃが形成され、このチャネル領域１１１０Ｃを挟んだ両端にソース領域１１１０Ａおよびドレイン領域１１１０Ｄが形成されている。
　Ｆｉｎ－ＦＥＴは、フィン１１１０Ｘの高さによってトランジスタのチャネル幅（Ｗ）およびチャネル長（Ｌ）を稼ぐことができる。このため、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴおよび選択トランジスタＳＥＬをＦｉｎ－ＦＥＴ等の３次元構造を有するトランジスタとすることにより、プレーナ構造の場合と比較して、同一のレイアウト面積で、チャネル幅（Ｗ）およびチャネル長（Ｌ）を稼ぐことが可能となる。
　この他、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴおよび選択トランジスタＳＥＬは、Ｆｕｌｌ－ｄｅｐｌｅｔｉｏｎトランジスタ構造としてもよい。これにより、電圧リニアリティのよい画素トランジスタを形成することができる。
　配線層４０は、例えば、フローティングディフュージョンＦＤと接続される配線４１および転送トランジスタＴＲのゲート（例えば、ＴＲＧ１，ＴＲＧ２，ＴＲＧ３，ＴＲＧ４）等を含む配線４２が層間絶縁層４３の層内に形成されている。配線４１および配線４２は、層間絶縁層４３の層内において、半導体基板１０の第１面１０Ａ側からこの順に設けられている。層間絶縁層４３の表面には、例えば第２電極との接合に用いられる１または複数のパッド電極４４が露出している。配線４１と配線４２および配線４２と１つのパッド電極４４（パッド電極４４１）は、例えば、ビアを介して互いに電気的に接続されている。
　下層配線層５０Ａは、半導体基板２０の第１面２０Ａ側に設けられ、例えば、増幅トランジスタＡＭＰおよびリセットトランジスタＲＳＴのそれぞれのゲート電極５２Ｇを含む配線５２を層間絶縁層５３内に有している。層間絶縁層５３の第１基板１００と対向する表面には、例えば第１基板１００との接合に用いられる１または複数のパッド電極５４が露出している。下層配線層５０Ａ内では、増幅トランジスタＡＭＰのゲート電極５２ＧおよびリセットトランジスタＲＳＴのソース領域２１Ｓが、それぞれビアを介して１つのパッド電極５４（パッド電極５４１）に接続されている。つまり、増幅トランジスタＡＭＰのゲート電極５２ＧとリセットトランジスタＲＳＴのソース領域２１Ｓとは、パッド電極５４１およびビアを介して電気的に接続されている。
　上層配線層５０Ｂは、半導体基板２０の第２面２０Ｂ側に設けられている。上層配線層５０Ｂは、例えば、下層配線層５０Ａから連続する層間絶縁層５３と、その第３基板３００と対向する表面に露出した、例えば第３基板３００との接合に用いられる１または複数のパッド電極５５を有している。上層配線層５０Ｂ内では、増幅トランジスタＡＭＰのソース領域２１Ｓと１つのパッド電極５５（パッド電極５５１）とがビアを介して電気的に接続されている。また、１つのパッド電極５５は、例えば電源線ＶＤＤとして用いられており、増幅トランジスタＡＭＰのドレイン領域２１ＤおよびリセットトランジスタＲＳＴのドレイン領域２１Ｄが、それぞれビアを介して電気的に接続されている。
　下層配線層６０Ａは、半導体基板３０の第１面３０Ａ側に設けられ、例えば、選択トランジスタＳＥＬのゲート電極６２Ｇを含む配線６２を層間絶縁層６３内に有している。層間絶縁層６３の第２基板２００と対向する表面には、例えば第２基板２００との接合に用いられる１または複数のパッド電極６４が露出している。下層配線層６０Ａ内では、選択トランジスタＳＥＬのソース領域３１Ｓが、ビアを介して１つのパッド電極６４（パッド電極６４１）に接続されている。
　上層配線層６０Ｂは、半導体基板３０の第２面３０Ｂ側に設けられている。上層配線層６０Ｂは、例えば、下層配線層６０Ａから連続する層間絶縁層６３と、その第３基板３００と対向する面とは反対側の表面に露出した１または複数のパッド電極６５を有している。１つのパッド電極６５は、例えば垂直信号線ＶＳＬとして用いられており、選択トランジスタＳＥＬのドレイン領域３１Ｄがビアを介して電気的に接続されている。
　各配線層４０，５０Ａ，５０Ｂ，６０Ａ，６０Ｂに設けられた配線４１およびパッド電極４４，５４，５５，６４，６５は、それぞれ、例えば銅（Ｃｕ）を主材料とする金属材料を用いて形成することができる。パッド電極４４，５４，５５，６４，６５は、例えば、銅電極として形成されており、その周囲には、例えば窒化チタン（ＴｉＮ）等のバリアメタルが形成されている。なお、パッド電極４４，５４，５５，６４，６５は、銅電極としての性能を低下させない範囲で、他の金属を含んでいてもよい。各配線間等を接続するビアは、例えば、タングステン（Ｗ）や銅（Ｃｕ）を用いて形成することができる。
　本実施の形態では、第１基板１００と第２基板２００および第２基板２００と第３基板３００は、それぞれ、パッド電極同士の接合によって接続されている。具体的には、第１基板１００と第２基板２００とは、半導体基板１０の第１面１０Ａと半導体基板２０の第１面２０Ａとが対向し、それぞれの第１面１０Ａ，２０Ａの面上に設けられた配線層４０および下層配線層５０Ａの、それぞれの表面に露出した１または複数のパッド電極４４と１または複数のパッド電極５４とを接合することで貼り合わされている。第２基板２００と第３基板３００とは、半導体基板２０の第２面２０Ｂと半導体基板３０の第１面３０Ａとが対向し、それぞれの第２面２０Ｂおよび第１面３０Ａの面上に設けられた上層配線層５０Ｂおよび下層配線層６０Ａの、それぞれの表面に露出した１または複数のパッド電極４５と１または複数のパッド電極６４とを接合することで貼り合わされている。
（１－３．撮像装置の製造方法）
　本実施の形態の撮像装置１は、例えば次のようにして製造することができる。
　まず、図９Ａに示したように、第１基板１００の配線層４０を、下層配線層５０Ａを下層配線層６１Ａを、それぞれ、別の基板（半導体基板１０，２０，３０）に形成し、高温活性化処理を行う。
　続いて、図９Ｂに示したように、フェイスダウン方式にて、配線層４０の表面に露出したパッド電極４４と、下層配線層５０Ａの表面に露出したパッド電極５４とを接合する。次に、図９Ｃに示したように、例えば化学機械研磨（ＣＭＰ）によって半導体基板２０を第２面２０Ｂ側から薄膜化する。
　続いて、図９Ｄに示したように、半導体基板２０の第２面２０Ｂ上に上層配線層５０Ｂを形成する。これにより、第２基板２００が形成される。次に、図９Ｅに示したように、フェイスダウン方式にて、上層配線層５０Ｂの表面に露出したパッド電極５５と、下層配線層６０Ａの表面に露出したパッド電極６４とを接合する。
　次に、図９Ｆに示したように、例えばＣＭＰによって半導体基板３０を第２面３０Ｂ側から薄膜化する。その後、図９Ｇに示したように、半導体基板３０の第２面３０Ｂ上に、上層配線層６０Ｂを形成する。これにより、第３基板３００が形成される。以上により、図１に示した撮像装置１が完成する。
　なお、上記方法では、半導体基板２０，３０を、例えばＣＭＰによって薄膜化する例を示したが、例えば以下の方法を用いることで、シリコン基板を再利用することができる。
　まず、図１０Ａに示したように、半導体基板２０，３０に、例えば水素イオンを注入して基板内にそれぞれ剥離層２０Ｘ，３０Ｘを形成する。続いて、図１０Ｂに示したように、半導体基板１０の第１面１０Ａに配線層４０を、半導体基板２０の第１面２０Ａに下層配線層５０Ａを、半導体基板３０の第１面３０Ａに下層配線層６１Ａをそれぞれ形成し、高温活性化処理を行う。
　次に、図１０Ｃに示したように、フェイスダウン方式にて、第１基板１００の配線層４０の表面に露出したパッド電極４４と、下層配線層５０Ａの表面に露出したパッド電極５４とを接合する。続いて、図１０Ｄに示したように、剥離層２０Ｘ上の半導体基板２０を剥離する。次に、図１０Ｅに示したように、残った半導体基板２０を、例えばＣＭＰにより所定の厚みまで薄膜化する。
　その後、図１０Ｆに示したように、上記製造方法と同様の方法を用いて上層配線層５０Ｂを形成した後、第２基板２００の上層配線層５０Ｂの表面に露出したパッド電極５５と、下層配線層６０Ａの表面に露出したパッド電極６４とを接合する。続いて、半導体基板２０と同様に、剥離層３０Ｘ上の半導体基板３０を剥離した後、残った半導体基板３０を、例えばＣＭＰにより所定の厚みまで薄膜化する。次に、半導体基板３０の第２面３０Ｂ上に、上層配線層６０Ｂを形成する。以上により、図１に示した撮像装置１が完成する。
（１－４．作用・効果）
　本実施の形態の撮像装置１では、画素回路を構成する増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴおよび選択トランジスタＳＥＬのうち、増幅トランジスタＡＭＰおよびリセットトランジスタＲＳＴを第２基板２００に、選択トランジスタＳＥＬを第３基板３００に形成するようにした。これにより、平面視における画素回路の形成面積が削減される。以下、これについて説明する。
　前述したように、２次元構造の撮像装置における１画素あたりの面積の微細化は、微細プロセスの導入と実装密度の向上によって実現されてきた。近年、撮像装置のさらなる小型化および画素の高密度化を実現するため、３次元構造の撮像装置が開発されている。３次元構造の撮像装置では、多画素化に伴う画素サイズの縮小に伴い、画素トランジスタをセンサ基板とは別の基板に搭載する検討が進められている。
　しかしながら、今後さらに画素の微細化が進んだ場合、画素使用の電源減圧を下げることが難しいため、一般的なスケーリング則のように画素トランジスタの面積を縮小することは難しい。また、ノイズ観点からも、画素トランジスタのチャネル幅（Ｗ）とチャネル長（Ｌ）との比（Ｗ／Ｌ）は面積が大きい方が有利なため、大幅な面積縮小は望ましくないという課題がある。
　これに対して、本実施の形態では、画素回路を構成する複数のトランジスタを、異なる基板に分けて形成するようにした。具体的には、増幅トランジスタＡＭＰおよびリセットトランジスタＲＳＴを第２基板２００に、選択トランジスタＳＥＬを第３基板３００に形成するようにした。これにより、平面視における画素回路の形成面積を削減できるようになる。
　以上により、本実施の形態の撮像装置１では、画素回路を構成する増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴおよび選択トランジスタＳＥＬの形成面積を削減することなく、画素サイズを縮小することが可能となる。
　また、本実施の形態のように、画素トランジスタを複数の基板に形成してそれぞれを積層する場合、一般的には、多層化ごとにトランジスタの活性化が行われる。このトランジスタの活性化は高温プロセスで行われるため、下層の基板に形成されたセンサ画素やトランジスタの特性が劣化する虞がある。
　これに対して、本実施の形態では、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴおよび選択トランジスタＳＥＬをそれぞれの半導体基板２０，３０に予め形成し、活性化処理を行った後、パッド電極同士を接合することで第１基板１００、第２基板２００および第３基板３００を接続するようにした。これにより、第１基板１００に形成されたセンサ画素１１や、下層の基板に形成されたトランジスタ（例えば、本実施の形態では転送トランジスタＴＲや増幅トランジスタＡＭＰ等）の特性の劣化を防ぐことが可能となる。
　更に、本実施の形態では、第１基板１００とおよび第２基板２００を、パッド電極４４とパッド電極５４とを接合し、第２基板２００と第３基板３００を、パッド電極５５とパッド電極６４とを接合して接続するようにした。よって、貫通配線等の接続配線を用いて各基板を電気的に接続する場合と比較して、より簡易に基板間の電気的な接続が可能となる。また、接続配線の形成領域が不要となるため、レイアウトの自由度が向上する。
　以下に、第２～第７の実施の形態および変形例１～５について説明する。なお、以下の説明において上記第１の実施の形態と同一構成部分については同一符号を付してその説明は適宜省略する。
＜２．第２の実施の形態＞
　図１１は、本開示の第２の実施の形態に係る撮像装置（撮像装置１Ａ）の断面構成の一例を模式的に表したものである。図１２は、図１１に示した撮像装置１Ａの等価回路の一例を表したものである。本実施の形態の撮像装置１Ａは、画素回路を構成する増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴおよび選択トランジスタＳＥＬのうち、例えば、増幅トランジスタＡＭＰを第２基板２００の半導体基板２０に、リセットトランジスタＲＳＴおよび選択トランジスタＳＥＬが第３基板３００の半導体基板３０に、それぞれ設けた点が、上記第１の実施の形態とは異なる。
　一般に、増幅トランジスタＡＭＰは、寄生容量の観点から、フローティングディフュージョンＦＤとの距離が短い方が好ましい。また、ノイズの観点からも、増幅トランジスタＡＭＰは、リセットトランジスタＲＳＴや選択トランジスタＳＥＬよりもトランジスタのチャネル幅（Ｗ）とチャネル長（Ｌ）との比（Ｗ／Ｌ）が大きい方が好ましい。
　これに対して、本実施の形態では、第２基板２００の半導体基板２０に増幅トランジスタＡＭＰのみを設け、第３基板３００の半導体基板３０にリセットトランジスタＲＳＴおよび選択トランジスタＳＥＬを設けるようにした。よって、上記第１の実施の形態の効果に加えて、増幅トランジスタＡＭＰの形成面積を十分に確保することが可能となるという効果を奏する。
＜３．第３の実施の形態＞
　図１３は、本開示の第３の実施の形態に係る撮像装置（撮像装置１Ｂ）の断面構成の一例を模式的に表したものである。図１４は、図１３に示した撮像装置１Ｂの等価回路の一例を表したものである。本実施の形態の撮像装置１Ｂは、画素回路を構成する増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴおよび選択トランジスタＳＥＬを、それぞれ、第２基板２００、第３基板３００および第４基板４００に分けて設けた点が、上記第１，２の実施の形態とは異なる。
　このように、本実施の形態では、第２基板２００の半導体基板２０に増幅トランジスタＡＭＰを、第３基板３００の半導体基板３０にリセットトランジスタＲＳＴを、第４基板４００の半導体基板７０に選択トランジスタＳＥＬを、それぞれ設けるようにした。よって、上記第１の実施の形態の効果に加えて、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴおよび選択トランジスタのそれぞれの形成面積を十分に確保することが可能となるという効果を奏する。また、画素サイズをさらに縮小することが可能となる。
＜４．第４の実施の形態＞
　図１５は、本開示の第４の実施の形態に係る撮像装置（撮像装置１Ｃ）の断面構成の一例を模式的に表したものである。本実施の形態の撮像装置１Ｃは、転送トランジスタＴＲのゲート配線ＴＲＧ１，ＴＲＧ２，ＴＲＧ３，ＴＲＧ４と、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴおよび選択トランジスタＳＥＬのそれぞれのゲート電極５２Ｇ，６２Ｇとをポリシリコン（Poly-Si）に代えて金属材料を用いた点が上記第１～第３の実施の形態とは異なる。
　転送トランジスタＴＲのゲート配線ＴＲＧ１，ＴＲＧ２，ＴＲＧ３，ＴＲＧ４と、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴおよび選択トランジスタＳＥＬのそれぞれのゲート電極５２Ｇ，６２Ｇとを構成する金属材料としては、例えば、チタン（Ｔｉ）、タンタル（Ｔａ）、窒化チタン（ＴｉＮ）および窒化タンタル（ＴａＮ）等の仕事関数（ＷＦ）の高い金属が挙げられる。この他、タングステン（Ｗ）およびアルミニウム（Ａｌ）等も用いることができる。
　なお、上記のように、金属材料を用いてゲート電極５２Ｇ，６２Ｇを形成する場合には、ゲート絶縁膜５１，６１は、それぞれ、酸化ハフニウム（ＨｆＯ２）等の高誘電体材料（Ｈｉｇｈ－Ｋ材料）を用いることが好ましい。
　このように、本実施の形態では、金属材料を用いて、転送トランジスタＴＲのゲート配線ＴＲＧ１，ＴＲＧ２，ＴＲＧ３，ＴＲＧ４と、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴおよび選択トランジスタＳＥＬのそれぞれのゲート電極５２Ｇ，６２Ｇとを形成するようにしたので、上記第１の実施の形態の効果に加えて、各トランジスタＴＲ，ＡＭＰ，ＲＳＴ，ＳＥＬに対するＩＲドロップの影響を低減することが可能となるという効果を奏する。
　また、本実施の形態では、金属材料を用いて転送トランジスタＴＲのゲート配線ＴＲＧ１，ＴＲＧ２，ＴＲＧ３，ＴＲＧ４を形成するようにしたので、図１５に示したように、ゲート配線ＴＲＧ１，ＴＲＧ２，ＴＲＧ３，ＴＲＧ４をそのまま引き回すことが可能となる。よって、第１基板１００の配線層４０内における配線の総数を削減することが可能となる。これにより、増幅トランジスタＡＭＰに対する寄生容量を低減することが可能となる。また、製造工程の工数を削減することが可能となる。
＜５．第５の実施の形態＞
　図１６は、本開示の第５の実施の形態に係る撮像装置（撮像装置１Ｄ）の断面構成の一例を模式的に表したものである。本実施の形態の撮像装置１Ｄは、第２基板２００の上層配線層５０Ｂ内における増幅トランジスタＡＭＰのソース領域２１Ｓとパッド電極５５（パッド電極５５１）との電気的な接続および増幅トランジスタＡＭＰおよびリセットトランジスタＲＳＴのそれぞれのドレイン領域２１Ｄと電源線ＶＤＤとの電気的な接続を、ビアを介さずに直接接続した点が、上記第１～第４の実施の形態とは異なる。
　このように、本実施の形態では、増幅トランジスタＡＭＰのソース領域２１Ｓとパッド電極５５１とを、増幅トランジスタＡＭＰおよびリセットトランジスタＲＳＴのそれぞれのドレイン領域２１Ｄと電源線ＶＤＤとを、それぞれ直接接続するようにした。よって、上記第１の実施の形態の効果に加えて、製造工程の工数を削減することが可能となるという効果を奏する。
＜６．第６の実施の形態＞
　図１７は、本開示の第６の実施の形態に係る撮像装置（撮像装置１Ｅ）の等価回路の一例を表したものである。図１８は、図１７に示した撮像装置１Ｅの断面構成の一例を模式的に表したものである。本実施の形態の撮像装置１Ｅは、フローティングディフュージョンＦＤと増幅トランジスタＡＭＰとの間に容量素子Ｃおよび切替トランジスタＴＲＸを設けた点が上記第１～第５の実施の形態とは異なる。
　本実施の形態では、容量素子Ｃおよび切替トランジスタＴＲＸは、それぞれ、増幅トランジスタＡＭＰおよびリセットトランジスタＲＳＴと共に、第２基板２００に設けられている。
　容量素子Ｃは、例えば、半導体基板２０に不純物を拡散することによって形成された拡散層２１１と、増幅トランジスタＡＭＰ等のゲート絶縁膜５１と同様の構成を有する絶縁膜５１１と、増幅トランジスタＡＭＰ等のゲート電極５２Ｇと同様に、例えばポリシリコン（Poly-Si）からなる導電膜５２１とがこの順に積層された構成を有している。
　切替トランジスタＴＲＸは、画素回路と容量素子Ｃとの接続の有無を切り替えるためのものである。切替トランジスタＴＲＸは、例えば、増幅トランジスタＡＭＰ等と同様の構成を有している。具体的には、切替トランジスタＴＲＸは、例えばプレーナ構造を有しており、ゲート電極５２Ｇと、ソース領域２１Ｓおよびドレイン領域２１Ｄとを有している。ゲート電極５２Ｇは、半導体基板２０の第１面２０Ａ側に、例えば酸化シリコン（ＳｉＯ２）等よりなるゲート絶縁膜５１を介して設けられており、例えばポリシリコン（Poly-Si）を用いて形成されている。ソース領域２１Ｓおよびドレイン領域２１Ｄは、ゲート電極５２Ｇと対向するチャネル領域を挟んで設けられており、例えば不純物が拡散された拡散層２１１と、例えばコバルトシリサイド（ＣｏＳｉ２）やニッケルシリサイド（ＮｉＳｉ）等のサリサイドプロセスを用いて形成されたシリサイドからなる低抵抗層２１２との積層構造を有している。
　容量素子Ｃと切替トランジスタＴＲＸは、例えば、上層配線層５０Ｂ内において、第３基板３００と対向する表面に露出した１つのパッド電極５５（パッド電極５５２）と、パッド電極５５２と容量素子Ｃとの間およびパッド電極５５２と切替トランジスタＴＲＸのソース領域２１Ｓとの間にそれぞれ設けられたビアとを介して互いに電気的に接続されている。切替トランジスタＴＲＸのソース領域２１Ｓは、さらに、下層配線層５０Ａ内において、第１基板１００との対向する面に露出した、第１基板１００側のパッド電極４４１と接合される１つのパッド電極５４１とビアを介して電気的に接続されている。切替トランジスタＴＲＸのドレイン領域２１Ｄは、第１基板１００との接合には用いられない１つのパッド電極５４（パッド電極５４２）とビアを介して電気的に接続されている。このパッド電極５４２には、増幅トランジスタＡＭＰのゲート電極５２ＧおよびリセットトランジスタＲＳＴのソース領域２１Ｓが、それぞれビアを介して電気的に接続されている。つまり、切替トランジスタＴＲＸのドレイン領域２１Ｄは、増幅トランジスタＡＭＰのゲート電極５１ＧおよびリセットトランジスタＲＳＴのソース領域２１Ｓと、それぞれ、電気的に接続されている。
　以上、本実施の形態では、フローティングディフュージョンＦＤと増幅トランジスタＡＭＰとの間に容量素子Ｃおよび切替トランジスタＴＲＸを設けるようにしたので、フローティングディフュージョンＦＤの容量を可変にすることができるようになる。よって、上記第１の実施の形態の効果に加えて、所謂グローバルシャッタ機能を実現することが可能となる。
　このように、本開示の撮像装置１等では、画素回路を構成する増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴおよび選択トランジスタＳＥＬを複数の基板に分けて形成するようにしたので、容量素子Ｃや切替トランジスタＴＲＸを追加することが可能となる。
　なお、本実施の形態では、グローバルシャッタ機能を実現するために容量素子Ｃを用いた例を示したが、容量素子Ｃは、この他に回路の信号揺れ等を防ぐための容量付加等にも用いることができる。
＜７．変形例＞
　上記第６の実施の形態では、容量素子Ｃとして、半導体基板２０に不純物が拡散された拡散層２１１と、例えば酸化シリコン（ＳｉＯ２）等からなる絶縁膜５１１と、例えばポリシリコン（Poly-Si）からなる導電膜５２１とがこの順に積層された例を示したが、容量素子Ｃは、他の構成を有していてもよい。
（７－１．変形例１）
　図１９は、本開示の変形例１に係る撮像装置１Ｅの断面構成の一例を模式的に表したものである。本変形例の撮像装置１Ｅでは、容量素子Ｃとして、金属－絶縁体－金属の積層構造する容量素子Ｃ１を設けた点が上記第６の実施の形態とは異なる。
　容量素子Ｃ１は、例えば、半導体基板２０の第１面２０Ａ側に絶縁膜５１１および導電膜５２１の順に積層された導電膜５２１上に、金属膜５２２、絶縁膜５２３および金属膜５２４をこの準位積層した、所謂ＭＩＭ構造を有するものである。金属膜５２２，５２４は、それぞれ、例えば窒化チタン（ＴｉＮ）を用いて形成することができる。絶縁膜５２３は、例えば高誘電体材料（Ｈｉｇｈ－Ｋ材料）を用いて形成することができる。金属膜５２４は、例えば平面方向に延在しており、切替トランジスタＴＲＸのソース領域２１Ｓとパッド電極４４とを電気的に接続するビアと電気的に接続されている。
　このように、容量素子Ｃ（容量素子Ｃ１）をＭＩＭ構造とし、例えば下層配線層５０Ａの層内において切替トランジスタＴＲＸのソース領域２１Ｓと電気的に接続するようにしてもよい。これにより、第１基板１００との接合工程の前に、予め容量素子Ｃ１を形成しておくことが可能となる。
（７－２．変形例２）
　図２０は、本開示の変形例２に係る撮像装置１Ｅの断面構成の一例を模式的に表したものである。本変形例の撮像装置１Ｅでは、金属－絶縁体－金属の積層構造する容量素子Ｃ２が上層配線層５０Ｂの、第３基板３００と対向する表面に露出して設けられた点が上記変形例１とは異なる。
　容量素子Ｃ２は、容量素子Ｃ１と同様に、所謂ＭＩＭ構造を有するものである。本変形例では、容量素子Ｃ２は、第３基板３００と対向する表面に露出した１つのパッド電極５５（パッド電極５５３）と、絶縁膜５２３と、金属膜５２４とが積層された構成を有している。金属膜５２４は、例えばビアを介して切替トランジスタＴＲＸのソース領域２１Ｓと電気的に接続されている。
　このように、容量素子Ｃ（容量素子Ｃ２）をＭＩＭ構造とし、例えば上層配線層５０Ｂの層間絶縁層５３の表面に露出した複数のパッド電極５４の１つ（パッド電極５５３）を容量素子Ｃ２の金属膜として用いるようにしてもよい。これにより、上記変形例１の容量素子Ｃと比較して容易に製造することが可能となる。
（７－３．変形例３）
　図２１は、本開示の変形例３に係る撮像装置１Ｅの等価回路の一例を表したものである。図２２は、図２１に示した撮像装置１Ｅの断面構成の一例を模式的に表したものである。本変形例の撮像装置１Ｅでは、容量素子Ｃ３を第３基板３００に設けた点が上記第６の実施の形態および変形例１，２とは異なる。
　容量素子Ｃ３は、例えば上記第６の実施の形態における容量素子Ｃと同様に、半導体基板３０に不純物を拡散することによって形成された拡散層３１１と、選択トランジスタＳＥＬ等のゲート絶縁膜６１と同様の構成を有する絶縁膜６１１と、選択トランジスタＳＥＬのゲート電極６２Ｇと同様に、例えばポリシリコン（Poly-Si）からなる導電膜６２１とがこの順に積層された構成を有している。本変形例では、拡散層３１１は、層間絶縁層６３の、第２基板２００側とは反対側の表面に露出した１つのパッド電極６５（パッド電極６５１）とビアを介して電気的に接続されている。また、導電膜６２１は、層間絶縁層６３の、第２基板２００と対向する表面に露出した１つのパッド電極６４（パッド電極６４２）およびその間に設けられたビアと、第２基板２００の上層配線層５０Ｂの、第３基板３００と対向する表面に露出した１つのパッド電極５５２およびパッド電極５５２と切替トランジスタＴＲＸのソース領域２０Ｓとの間に設けられたビアとを介して、切替トランジスタＴＲＸのソース領域２０Ｓと電気的に接続されている。
　このように、容量素子Ｃ（容量素子Ｃ３）は、第３基板３００に設けるようにしてもよい。これにより、容量素子Ｃ３の容量を、画素回路を構成する各トランジスタの形成領域を圧迫することなく増やすことが可能となる。
（７－４．変形例４）
　図２３は、本開示の変形例４に係る撮像装置１Ｅの断面構成の一例を模式的に表したものである。本変形例の撮像装置１Ｅでは、切替トランジスタＴＲＸ（切替トランジスタＴＲＸ１）を、容量素子Ｃ３と共に第３基板３００に設けた点が上記変形例３とは異なる。
　本変形例の切替トランジスタＴＲＸ１は、上記第６の実施の形態の切替トランジスタＴＲＸと同様の構成を有している。具体的には、切替トランジスタＴＲＸ１は、例えばプレーナ構造を有しており、選択トランジスタＳＥＬと同様に、ゲート電極６２Ｇと、ソース領域３１Ｓおよびドレイン領域３１Ｄとを有している。
　容量素子Ｃ３と切替トランジスタＴＲＸ１とは、例えば、上層配線層６０Ｂ内において、１つのパッド電極６５２と、パッド電極６５２と容量素子Ｃ３との間およびパッド電極６５２と切替トランジスタＴＲＸ１のソース領域３１Ｓとの間にそれぞれ設けられたビアとを介して互いに電気的に接続されている。切替トランジスタＴＲＸ１のソース領域３１Ｓは、さらに、下層配線層６０Ａにおいて、第２基板２００との対向する面に露出したパッド電極６４３とビアを介して電気的に接続されている。切替トランジスタＴＲＸ１のドレイン領域３１Ｄは、第２基板２００との対向する面に露出したパッド電極６４４とビアを介して電気的に接続されている。パッド電極６４３およびパッド電極６４４は、それぞれ、第２基板２００の下層配線層５０Ａにおいて、第１基板との対向する面に露出したパッド電極５４１およびパッド電極５４２と、ビアおよび拡散層２１１および低抵抗層２１２の積層膜を介して電気的に接続されている。これにより、切替トランジスタＴＲＸ１のソース領域３１Ｓは、フローティングディフュージョンＦＤと、切替トランジスタＴＲＸ１のドレイン領域３１Ｄは、増幅トランジスタＡＭＰのゲート電極５１ＧおよびリセットトランジスタＲＳＴのソース領域２１Ｓと、それぞれ、電気的に接続されている。
　このように、切替トランジスタＴＲＸ（切替トランジスタＴＲＸ１）は、第３基板３００に設けるようにしてもよい。
（７－５．変形例５）
　図２４は、本開示の変形例５に係る撮像装置１Ｅの断面構成の一例を模式的に表したものである。本変形例の撮像装置１Ｅでは、例えばＭＩＭ構造を有する容量素子Ｃ５を、第３基板３００の下層配線層６０Ａの、第２基板２００と対向する表面に露出して設けた点が上記変形例２とは異なる。
　容量素子Ｃ５は、容量素子Ｃ２と同様の構成を有している。具体的には、容量素子Ｃ５は、第２基板２００と対向する表面に露出して設けられた１つのパッド電極６４５と、絶縁膜６６１と、金属膜６６２とが積層された構成を有している。パッド電極６４５は、第２基板２００のパッド電極５５１およびビアを介して切替トランジスタＴＲＸのソース領域２１Ｓと電気的に接続されている。金属膜６６２は、例えば平面方向に延在しており、例えばパッド電極６４５と同様に、第２基板２００と対向する表面に露出して設けられた１つのパッド電極６４６と電気的に接続されている。
　このように、容量素子Ｃ（容量素子Ｃ５）は、例えば下層配線層６０Ａの層間絶縁層６３の表面に露出して設けられた、複数のパッド電極６４の１つ（パッド電極６４５）を容量素子Ｃ２の金属膜として用いるようにしてもよい。
　なお、上記第６の実施の形態および変形例１～５は、適宜組み合わせることができる。例えば、変形例３，４では、拡散層３１１と、絶縁膜６１１と、導電膜６２１とからなる容量素子Ｃ３，Ｃ４を挙げて説明したが、容量素子Ｃ３，Ｃ４は、例えば、変形例１，２に示した容量素子Ｃ１，Ｃ２と同様にＭＩＭ構造としてもよい。
　また、上記第６の実施の形態および変形例１～５では、容量素子Ｃおよび切替トランジスタＴＲＸをさらに設けた例を示したが、さらに抵抗素子等を設けるようにしてもよい。
＜８．第７の実施の形態＞
　図２５は、本開示の第７の実施の形態に係る撮像装置（撮像装置２）の概略構成を表す分解斜視図である。図２６は、図２５に示した撮像装置２の断面構成の一例を模式的に表したものである。本実施の形態の撮像装置２は、複数のセンサ画素１１がアレイ状に配置された画素部１１０を有する第１基板１００と、画素回路を構成する増幅トランジスタＡＭＰおよびリセットトランジスタＲＳＴ（画素トランジスタ２１０）が設けられた第２基板２００と、画素回路を構成する選択トランジスタＳＥＬ（画素トランジスタ３１０）が設けられた第３基板３００とがこの順に積層された第３基板３００上に、さらに、ロジック回路５１０が設けられた第５基板５００を積層した点が上記第１～第６の実施の形態および変形例１～５とは異なる。
　第５基板５００には、例えば上記のようにロジック回路５１０が対向する第１面９０Ａおよび第２面９０Ｂを有する半導体基板９０に形成されている。ロジック回路５１０は、画素部１１０および画素トランジスタ２１０，３１０を構成する増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴおよび選択トランジスタＳＥＬを制御すると共に、各画素回路からえられた画素信号を処理する。ロジック回路５１０は、例えば、ロジック部５１２（ＳＣ、ＩＯ、ＣＰＵ、ＩＦ）、アナログ部５１３（ＡＤＣ、ＣＭ、ＤＡＣ）およびメモリ部５１４（スタティックＲＡＭ（ＳＲＡＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、磁気抵抗メモリ（ＭＲＡＭ）、抵抗変化メモリ（ＲｅＲＡＭ）、強誘電体メモリ（ＦｅＲＡＭ）、相変化メモリ（ＰＣＲＡＭ）またはフラッシュメモリ）等を有している。
　以上のように、本実施の形態の撮像装置２では、第３基板３００上に、さらにロジック回路５１０を第５基板５００に設け、これを積層するようにした。これにより、上記第１の実施の形態の効果に加えて、撮像装置１を小型化することが可能となるという効果を奏する。
　また、本実施の形態では、画素回路を構成する増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴおよび選択トランジスタＳＥＬが、第２基板２００および第３基板３００の２つの基板に分けて形成され、その第３基板３００上に第５基板５００を積層した例を示したが、これに限らない。例えば、上記第３の実施の形態における撮像装置１Ｂのように、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴおよび選択トランジスタＳＥＬが、第２基板２００、第３基板３００および第４基板４００の３つの基板に分けて形成され、その第４基板上に第５基板５００を積層するようにしてもよい。
　更に、本実施の形態では、１つの基板（第５基板５００）にロジック回路５１０が搭載された例を示したが、ロジック回路５１０は、本開示の画素回路と同様に、複数の基板に分け、それらを、例えば第３基板３００上に積層するようにしてもよい。
　更にまた、例えば図２７に示したように、例えばセンサ画素１１ごとあるいは画素共有ユニットごとに設けられる画素回路内にメモリ（ＭＥＭ）を含むＡＤＣ回路を設け、これを第５基板５００に形成するようにしてもよい。ＭＥＭを含むＡＤＣ回路部分は、最先端コアを適用することにより形成面積を縮小することができるため、センサ画素１１ごとに実装することができる。また、ＡＤＣ回路のＭＥＭ部分は、上記ＭＲＡＭ、ＲｅＲＡＭ、ＦｅＲＡＭ、ＰＣＲＡＭまたはフラッシュメモリ等を用いて形成することにより、例えば図２８に示したように、第１基板１００に設けられた１つのセンサ画素１１Ａ、第２基板２００および第３基板３００にそれぞれ設けられた１つのセンサ画素１１Ａに対応する画素トランジスタ２１０Ａ，３１０Ａおよび第５基板５００に設けられたＡＤＣ回路５２０Ａを略同じ面積で形成することが可能となる。
＜９．適用例＞
　図２９は、上記第１～第７の実施の形態および変形例１～５に係る撮像装置（例えば、撮像装置１）を備えた撮像システム３の概略構成の一例を表したものである。
　撮像システム３は、例えば、デジタルスチルカメラやビデオカメラ等の撮像装置や、スマートフォンやタブレット型端末等の携帯端末装置などの電子機器である。撮像システム３は、例えば、上記実施の形態およびその変形例に係る撮像装置１、光学系２４１、シャッタ装置２４２、ＤＳＰ回路２４３、フレームメモリ２４４、表示部２４５、記憶部２４６、操作部２４７および電源部２４８を備えている。撮像システム３において、上記実施の形態およびその変形例に係る撮像装置１、ＤＳＰ回路２４３、フレームメモリ２４４、表示部２４５、記憶部２４６、操作部２４７および電源部２４８は、バスライン２４９を介して相互に接続されている。
　上記実施の形態およびその変形例に係る撮像装置１は、入射光に応じた画像データを出力する。光学系２４１は、１枚または複数枚のレンズを有して構成され、被写体からの光（入射光）を撮像装置１に導き、撮像装置１の受光面に結像させる。シャッタ装置２４２は、光学系２４１および撮像装置１の間に配置され、駆動回路の制御に従って、撮像装置１への光照射期間および遮光期間を制御する。ＤＳＰ回路２４３は、上記実施の形態およびその変形例に係る撮像装置１から出力される信号（画像データ）を処理する信号処理回路である。フレームメモリ２４４は、ＤＳＰ回路２４３により処理された画像データを、フレーム単位で一時的に保持する。表示部２４５は、例えば、液晶パネルや有機EL（Electro Luminescence）パネル等のパネル型表示装置からなり、上記実施の形態およびその変形例に係る撮像装置１で撮像された動画又は静止画を表示する。記憶部２４６は、上記実施の形態およびその変形例に係る撮像装置１で撮像された動画又は静止画の画像データを、半導体メモリやハードディスク等の記録媒体に記録する。操作部２４７は、ユーザによる操作に従い、撮像システム３が有する各種の機能についての操作指令を発する。電源部２４８は、上記実施の形態およびその変形例に係る撮像装置１、ＤＳＰ回路２４３、フレームメモリ２４４、表示部２４５、記憶部２４６および操作部２４７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
　次に、撮像システム３における撮像手順について説明する。
　図３０は、撮像システム３における撮像動作のフローチャートの一例を表す。ユーザは、操作部２４７を操作することにより撮像開始を指示する（ステップＳ１０１）。すると、操作部２４７は、撮像指令を撮像装置１に送信する（ステップＳ１０２）。撮像装置１（具体的にはシステム制御回路）は、撮像指令を受けると、所定の撮像方式での撮像を実行する（ステップＳ１０３）。
　撮像装置１は、撮像により得られた画像データをＤＳＰ回路２４３に出力する。ここで、画像データとは、フローティングディフュージョンＦＤに一時的に保持された電荷に基づいて生成された画素信号の全画素分のデータである。ＤＳＰ回路２４３は、撮像装置１から入力された画像データに基づいて所定の信号処理（例えばノイズ低減処理など）を行う（ステップＳ１０４）。ＤＳＰ回路２４３は、所定の信号処理がなされた画像データをフレームメモリ２４４に保持させ、フレームメモリ２４４は、画像データを記憶部２４６に記憶させる（ステップＳ１０５）。このようにして、撮像システム３における撮像が行われる。
　本適用例では、上記実施の形態およびその変形例に係る撮像装置１が撮像システム３に適用される。これにより、撮像装置１を小型化もしくは高精細化することができるので、小型もしくは高精細な撮像システム３を提供することができる。
　＜１０．応用例＞
（移動体への応用例）
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図３１は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図３１に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ　Ｄｒｉｖｅｒ　Ａｓｓｉｓｔａｎｃｅ　Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図５７の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図３２は、撮像部１２０３１の設置位置の例を示す図である。
　図３２では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図３２には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、上記実施の形態およびその変形例に係る撮像装置１は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、ノイズの少ない高精細な撮影画像を得ることができるので、移動体制御システムにおいて撮影画像を利用した高精度な制御を行うことができる。
（内視鏡手術システムへの応用例）
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
　図３３は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
　図３３では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１５３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
　内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
　鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
　カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ：　Ｃａｍｅｒａ　Ｃｏｎｔｒｏｌ　Ｕｎｉｔ）１１２０１に送信される。
　ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
　表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
　光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
　入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
　処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
　なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
　また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
　また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ　Ｂａｎｄ　Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
　図３４は、図３３に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
　カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
　レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
　撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
　また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
　駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
　通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
　また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
　なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ　Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ　Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ　Ｗｈｉｔｅ　Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。
　カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
　通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
　また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
　画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
　制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
　また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
　カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
　ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
　以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、内視鏡１１１００のカメラヘッド１１１０２に設けられた撮像部１１４０２に好適に適用され得る。撮像部１１４０２に本開示に係る技術を適用することにより、撮像部１１４０２を小型化もしくは高精細化することができるので、小型もしくは高精細な内視鏡１１１００を提供することができる。
　以上、第１～第７の実施の形態およびその変形例１～５、適用例ならびに応用例を挙げて本開示を説明したが、本開示は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態等では、パッド電極同士を接合することで各基板（例えば、第１基板１００、第２基板２００および第３基板３００）を電気的に接続した例を示したがこれに限らない。例えば図３５に示したように、例えば第１基板１００と第２基板２００とが（具体的には、第１基板１００に設けられたフローティングディフュージョンＦＤと第２基板２００に設けられた増幅トランジスタＡＭＰとが）、貫通配線８６を介して電気的に接続されていてもよい。また、図示していないが、例えば、第１基板１００と第３基板、第１基板１００と第４基板、第２基板２００と第３基板３００、第２基板２００と第４基板４００あるいは第３基板３００と第４基板４００とが、貫通配線を介して互いに電気的に接続されていてもよい。
　なお、本明細書中に記載された効果は、あくまで例示である。本開示の効果は、本明細書中に記載された効果に限定されるものではない。本開示が、本明細書中に記載された効果以外の効果を持っていてもよい。
　なお、本開示は以下のような構成をとることも可能である。以下の構成の本技術によれば、画素回路を構成する第１のトランジスタおよび第２のトランジスタを、それぞれ異なる基板（第２基板および第３基板）に形成し、光電変換を行うセンサ画素を有する第１基板に、第２基板および第３基板の順に積層するようにした。これにより、平面視における画素回路の形成面積が削減され、画素サイズを縮小することが可能となる。
（１）
　第１の面および第２の面を有すると共に、第１半導体基板に、光電変換を行うセンサ画素を有する第１基板と、
　第３の面および第４の面を有すると共に、第２半導体基板に、前記センサ画素から出力された電荷に基づく画素信号を出力する画素回路を構成する第１のトランジスタを有し、前記第１の面と前記第３の面とを対向させて前記第１基板に積層された第２基板と、
　第５の面および第６の面を有すると共に、第３半導体基板に、前記画素回路を構成する第２のトランジスタを有し、前記第４の面と前記第５の面とを対向させて前記第２基板に積層された第３基板と
　を備えた撮像装置。
（２）
　前記第１のトランジスタは、前記第１基板の前記第１の面に対してゲート面を対向して配置されており、
　前記第２のトランジスタは、前記第２基板の前記第４の面に対してゲート面を対向して配置されている、前記（１）に記載の撮像装置。
（３）
　前記センサ画素と前記第１のトランジスタとは、前記第１の面および前記第３の面にそれぞれ形成されたパッド電極同士の接合によって電気的に接続されており、
　前記第１のトランジスタと前記第２のトランジスタとは、前記第４の面および前記第５の面にそれぞれ形成されたパッド電極同士の接合によって電気的に接続されている、前記（１）または（２）に記載の撮像装置。
（４）
　前記パッド電極は、銅を主材料として形成されている、前記（３）に記載の撮像装置。
（５）
　前記センサ画素は、受光素子と、前記受光素子と電気的に接続された転送トランジスタと、前記転送トランジスタを介して前記受光素子から出力された電荷を一時的に保持するフローティングディフュージョンとを有し、
　前記画素回路は、前記フローティングディフュージョンの電位を所定の位置にリセットするリセットトランジスタと、前記画素信号として、前記フローティングディフュージョンに保持された電荷のレベルに応じた電圧の信号を生成する増幅トランジスタと、前記増幅トランジスタからの前記画素信号の出力タイミングを制御する選択トランジスタとを有する、前記（１）乃至（４）のうちのいずれか１つに記載の撮像装置。
（６）
　前記第２基板には、前記増幅トランジスタおよび前記リセットトランジスタが形成され、
　前記第３基板には、前記選択トランジスタが形成されている、前記（５）に記載の撮像装置。
（７）
　前記第２基板には、前記増幅トランジスタが形成され、
　前記第３基板には、前記リセットトランジスタおよび前記選択トランジスタが形成されている、前記（５）に記載の撮像装置。
（８）
　第７の面および第８の面を有すると共に、第４半導体基板に、前記画素回路を構成する第３のトランジスタを有し、前記第６の面と前記第７の面とを対向させて前記第３基板と積層された第４基板の基板をさらに有し、
　前記第２基板には、前記増幅トランジスタが形成され、
　前記第３基板には、前記リセットトランジスタが形成され、
　前記選択トランジスタが形成されている、前記（５）に記載の撮像装置。
（９）
　前記転送トランジスタ、前記リセットトランジスタ、前記増幅トランジスタおよび前記選択トランジスタのそれぞれのゲート電極は、ポリシリコンまたは金属材料を用いて形成されている、前記（５）乃至（８）のうちのいずれか１つに記載の撮像装置。
（１０）
　前記転送トランジスタのゲートは金属材料を用いて形成されており、前記転送トランジスタの前記ゲートと前記フローティングディフュージョンとは、直接接続されている、前記（５）乃至（９）のうちのいずれか１つに記載の撮像装置。
（１１）
　前記第１のトランジスタのゲート電極、ソース領域およびドレイン領域のいずれかと、前記第４の面に形成された前記パッド電極とは、直接接続されている、前記（３）乃至（１０）のうちのいずれか１つに記載の撮像装置。
（１２）
　前記第１のトランジスタおよび前記第２のトランジスタは、プレーナ構造または３次元構造を有している、前記（１）乃至（１１）のうちのいずれか１つに記載の撮像装置。
（１３）
　前記第２基板または前記第３基板には容量素子がさらに設けられている、前記（１）乃至（１２）のうちのいずれか１つに記載の撮像装置。
（１４）
　前記センサ画素は、受光素子と、前記受光素子と電気的に接続された転送トランジスタと、前記転送トランジスタを介して前記受光素子から出力された電荷を一時的に保持するフローティングディフュージョンとを有し、
　前記画素回路は、前記フローティングディフュージョンの電位を所定の位置にリセットするリセットトランジスタと、前記画素信号として、前記フローティングディフュージョンに保持された電荷のレベルに応じた電圧の信号を生成する増幅トランジスタと、前記増幅トランジスタからの前記画素信号の出力タイミングを制御する選択トランジスタとを有し、
　前記容量素子は、前記フローティングディフュージョンと前記増幅トランジスタとの間に配置されている、前記（１３）に記載の撮像装置。
（１５）
　前記容量素子と画素回路との接続の有無を切り替える切替トランジスタをさらに有する、前記（１４）に記載の撮像装置。
（１６）
　前記容量素子は、金属－絶縁体－金属の積層構造または金属－酸化物－金属の積層構造を有している、前記（１４）または（１５）に記載の撮像装置。
（１７）
　前記第２基板または前記第３基板には抵抗素子がさらに設けられている、前記（１）乃至（１６）のうちのいずれか１つに記載の撮像装置。
（１８）
　第９の面および第１０の面を有すると共に、第５半導体基板に、前記画素信号を処理するロジック回路を有し、前記第９の面と前記第６の面とが対向するように前記第３基板の上方に積層された第５基板をさらに有する、前記（１）乃至（１７）のうちのいずれか１つに記載の撮像装置。
（１９）
　前記画素回路は、アナログ信号をデジタル信号に変換して保持するＡＤＣ回路をさらに有し、前記ＡＤＣ回路は前記第５基板に設けられている、前記（１８）に記載の撮像装置。
（２０）
　前記第１基板に設けられた前記センサ画素、前記第２基板に設けられた第１のトランジスタ、前記第３基板に設けられた第２のトランジスタおよび前記第５基板に設けられた前記ＡＤＣ回路は、互いに略同じ形成面積を有している、前記（１９）に記載の撮像装置。
（２１）
　前記ＡＤＣ回路は、磁気抵抗メモリ、抵抗変化メモリ、強誘電体メモリ、相変化メモリおよびフラッシュメモリのいずれかを含んで構成されている、前記（１９）または（２０）に記載の撮像装置。
（２２）
　前記第１基板と前記第２基板、前記第１基板と前記第３基板および前記第２基板と前記第３基板のうちいずれかは、前記第２半導体基板および前記第３半導体基板のいずれかまたは両方を貫通する貫通配線を介して互いに電気的に接続されている、前記（１）乃至（２１）のうちのいずれか１つに記載の撮像装置。
（２３）
　第１の面および第２の面を有すると共に、第１半導体基板に、光電変換を行うセンサ画素を有する第１基板と、
　第３の面および第４の面を有すると共に、第２半導体基板に、前記センサ画素から出力された電荷に基づく画素信号を出力する画素回路を構成する第１のトランジスタを有し、前記第１の面と前記第３の面とを対向させて前記第１基板に積層された第２基板と、
　第５の面および第６の面を有すると共に、第３半導体基板に、前記画素回路を構成する第２のトランジスタを有し、前記第４の面と前記第５の面とを対向させて前記第２基板に積層された第３基板と
　を備えた撮像装置を有する電子機器。
　本出願は、日本国特許庁において２０２０年３月３１日に出願された日本特許出願番号２０２０－０６４０１９号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (23)

  1. 　第１の面および第２の面を有すると共に、第１半導体基板に、光電変換を行うセンサ画素を有する第１基板と、
    　第３の面および第４の面を有すると共に、第２半導体基板に、前記センサ画素から出力された電荷に基づく画素信号を出力する画素回路を構成する第１のトランジスタを有し、前記第１の面と前記第３の面とを対向させて前記第１基板に積層された第２基板と、
    　第５の面および第６の面を有すると共に、第３半導体基板に、前記画素回路を構成する第２のトランジスタを有し、前記第４の面と前記第５の面とを対向させて前記第２基板に積層された第３基板と
    　を備えた撮像装置。
  2. 　前記第１のトランジスタは、前記第１基板の前記第１の面に対してゲート面を対向して配置されており、
    　前記第２のトランジスタは、前記第２基板の前記第４の面に対してゲート面を対向して配置されている、請求項１に記載の撮像装置。
  3. 　前記センサ画素と前記第１のトランジスタとは、前記第１の面および前記第３の面にそれぞれ形成されたパッド電極同士の接合によって電気的に接続されており、
    　前記第１のトランジスタと前記第２のトランジスタとは、前記第４の面および前記第５の面にそれぞれ形成されたパッド電極同士の接合によって電気的に接続されている、請求項１に記載の撮像装置。
  4. 　前記パッド電極は、銅を主材料として形成されている、請求項３に記載の撮像装置。
  5. 　前記センサ画素は、受光素子と、前記受光素子と電気的に接続された転送トランジスタと、前記転送トランジスタを介して前記受光素子から出力された電荷を一時的に保持するフローティングディフュージョンとを有し、
    　前記画素回路は、前記フローティングディフュージョンの電位を所定の位置にリセットするリセットトランジスタと、前記画素信号として、前記フローティングディフュージョンに保持された電荷のレベルに応じた電圧の信号を生成する増幅トランジスタと、前記増幅トランジスタからの前記画素信号の出力タイミングを制御する選択トランジスタとを有する、請求項１に記載の撮像装置。
  6. 　前記第２基板には、前記増幅トランジスタおよび前記リセットトランジスタが形成され、
    　前記第３基板には、前記選択トランジスタが形成されている、請求項５に記載の撮像装置。
  7. 　前記第２基板には、前記増幅トランジスタが形成され、
    　前記第３基板には、前記リセットトランジスタおよび前記選択トランジスタが形成されている、請求項５に記載の撮像装置。
  8. 　第７の面および第８の面を有すると共に、第４半導体基板に、前記画素回路を構成する第３のトランジスタを有し、前記第６の面と前記第７の面とを対向させて前記第３基板と積層された第４基板の基板をさらに有し、
    　前記第２基板には、前記増幅トランジスタが形成され、
    　前記第３基板には、前記リセットトランジスタが形成され、
    　前記選択トランジスタが形成されている、請求項５に記載の撮像装置。
  9. 　前記転送トランジスタ、前記リセットトランジスタ、前記増幅トランジスタおよび前記選択トランジスタのそれぞれのゲート電極は、ポリシリコンまたは金属材料を用いて形成されている、請求項５に記載の撮像装置。
  10. 　前記転送トランジスタのゲートは金属材料を用いて形成されており、前記転送トランジスタの前記ゲートと前記フローティングディフュージョンとは、直接接続されている、請求項５に記載の撮像装置。
  11. 　前記第１のトランジスタのゲート電極、ソース領域およびドレイン領域のいずれかと、前記第４の面に形成された前記パッド電極とは、直接接続されている、請求項３に記載の撮像装置。
  12. 　前記第１のトランジスタおよび前記第２のトランジスタは、プレーナ構造または３次元構造を有している、請求項１に記載の撮像装置。
  13. 　前記第２基板または前記第３基板には容量素子がさらに設けられている、請求項１に記載の撮像装置。
  14. 　前記センサ画素は、受光素子と、前記受光素子と電気的に接続された転送トランジスタと、前記転送トランジスタを介して前記受光素子から出力された電荷を一時的に保持するフローティングディフュージョンとを有し、
    　前記画素回路は、前記フローティングディフュージョンの電位を所定の位置にリセットするリセットトランジスタと、前記画素信号として、前記フローティングディフュージョンに保持された電荷のレベルに応じた電圧の信号を生成する増幅トランジスタと、前記増幅トランジスタからの前記画素信号の出力タイミングを制御する選択トランジスタとを有し、
    　前記容量素子は、前記フローティングディフュージョンと前記増幅トランジスタとの間に配置されている、請求項１３に記載の撮像装置。
  15. 　前記容量素子と前記画素回路との接続の有無を切り替える切替トランジスタをさらに有する、請求項１４に記載の撮像装置。
  16. 　前記容量素子は、金属－絶縁体－金属の積層構造または金属－酸化物－金属の積層構造を有している、請求項１４に記載の撮像装置。
  17. 　前記第２基板または前記第３基板には抵抗素子がさらに設けられている、請求項１に記載の撮像装置。
  18. 　第９の面および第１０の面を有すると共に、第５半導体基板に、前記画素信号を処理するロジック回路を有し、前記第９の面と前記第６の面とが対向するように前記第３基板の上方に積層された第５基板をさらに有する、請求項１に記載の撮像装置。
  19. 　前記画素回路は、アナログ信号をデジタル信号に変換して保持するＡＤＣ回路をさらに有し、前記ＡＤＣ回路は前記第５基板に設けられている、請求項１８に記載の撮像装置。
  20. 　前記第１基板に設けられた前記センサ画素、前記第２基板に設けられた第１のトランジスタ、前記第３基板に設けられた第２のトランジスタおよび前記第５基板に設けられた前記ＡＤＣ回路は、互いに略同じ形成面積を有している、請求項１９に記載の撮像装置。
  21. 　前記ＡＤＣ回路は、磁気抵抗メモリ、抵抗変化メモリ、強誘電体メモリ、相変化メモリおよびフラッシュメモリのいずれかを含んで構成されている、請求項１９に記載の撮像装置。
  22. 　前記第１基板と前記第２基板、前記第１基板と前記第３基板および前記第２基板と前記第３基板のうちいずれかは、前記第２半導体基板および前記第３半導体基板のいずれかまたは両方を貫通する貫通配線を介して互いに電気的に接続されている、請求項１に記載の撮像装置。
  23. 　第１の面および第２の面を有すると共に、第１半導体基板に、光電変換を行うセンサ画素を有する第１基板と、
    　第３の面および第４の面を有すると共に、第２半導体基板に、前記センサ画素から出力された電荷に基づく画素信号を出力する画素回路を構成する第１のトランジスタを有し、前記第１の面と前記第３の面とを対向させて前記第１基板に積層された第２基板と、
    　第５の面および第６の面を有すると共に、第３半導体基板に、前記画素回路を構成する第２のトランジスタを有し、前記第４の面と前記第５の面とを対向させて前記第２基板に積層された第３基板と
    　を備えた撮像装置を有する電子機器。
PCT/JP2021/010927 2020-03-31 2021-03-17 撮像装置および電子機器 WO2021200174A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112021002028.5T DE112021002028T5 (de) 2020-03-31 2021-03-17 Abbildungsvorrichtung und elektronische vorrichtung
JP2022511857A JPWO2021200174A1 (ja) 2020-03-31 2021-03-17
CN202180024198.5A CN115335999A (zh) 2020-03-31 2021-03-17 成像装置和电子设备
US17/911,531 US20230139176A1 (en) 2020-03-31 2021-03-17 Imaging device and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-064019 2020-03-31
JP2020064019 2020-03-31

Publications (1)

Publication Number Publication Date
WO2021200174A1 true WO2021200174A1 (ja) 2021-10-07

Family

ID=77927237

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/010927 WO2021200174A1 (ja) 2020-03-31 2021-03-17 撮像装置および電子機器

Country Status (5)

Country Link
US (1) US20230139176A1 (ja)
JP (1) JPWO2021200174A1 (ja)
CN (1) CN115335999A (ja)
DE (1) DE112021002028T5 (ja)
WO (1) WO2021200174A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220103772A1 (en) * 2019-01-29 2022-03-31 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
WO2023106023A1 (ja) * 2021-12-10 2023-06-15 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
WO2023112769A1 (ja) * 2021-12-15 2023-06-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
WO2024176641A1 (ja) * 2023-02-24 2024-08-29 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012248952A (ja) * 2011-05-25 2012-12-13 Olympus Corp 固体撮像装置、撮像装置、および信号読み出し方法
JP2013110566A (ja) * 2011-11-21 2013-06-06 Olympus Corp 固体撮像装置、固体撮像装置の制御方法、および撮像装置
WO2018135194A1 (ja) * 2017-01-20 2018-07-26 ソニーセミコンダクタソリューションズ株式会社 半導体装置
WO2020059335A1 (ja) * 2018-09-18 2020-03-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6914227B2 (en) * 2001-06-25 2005-07-05 Canon Kabushiki Kaisha Image sensing apparatus capable of outputting image by converting resolution by adding and reading out a plurality of pixels, its control method, and image sensing system
JP4752447B2 (ja) * 2005-10-21 2011-08-17 ソニー株式会社 固体撮像装置およびカメラ
JP4835710B2 (ja) 2009-03-17 2011-12-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
US9257468B2 (en) * 2012-11-21 2016-02-09 Olympus Corporation Solid-state imaging device, imaging device, and signal reading medium that accumulates an amplified signal without digitization
US8629524B2 (en) * 2012-04-27 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for vertically integrated backside illuminated image sensors
US9654712B2 (en) * 2015-10-07 2017-05-16 Semiconductor Components Industries, Llc Pixels with a global shutter and high dynamic range
KR102380823B1 (ko) * 2017-08-16 2022-04-01 삼성전자주식회사 발열체를 포함하는 칩 구조체
JP2020064019A (ja) 2018-10-19 2020-04-23 株式会社ミツトヨ 測定データ収集装置及びプログラム
US10791292B1 (en) * 2019-04-30 2020-09-29 Semiconductor Components Industries, Llc Image sensors having high dynamic range imaging pixels

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012248952A (ja) * 2011-05-25 2012-12-13 Olympus Corp 固体撮像装置、撮像装置、および信号読み出し方法
JP2013110566A (ja) * 2011-11-21 2013-06-06 Olympus Corp 固体撮像装置、固体撮像装置の制御方法、および撮像装置
WO2018135194A1 (ja) * 2017-01-20 2018-07-26 ソニーセミコンダクタソリューションズ株式会社 半導体装置
WO2020059335A1 (ja) * 2018-09-18 2020-03-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220103772A1 (en) * 2019-01-29 2022-03-31 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US12035061B2 (en) * 2019-01-29 2024-07-09 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
WO2023106023A1 (ja) * 2021-12-10 2023-06-15 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
WO2023112769A1 (ja) * 2021-12-15 2023-06-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
WO2024176641A1 (ja) * 2023-02-24 2024-08-29 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器

Also Published As

Publication number Publication date
JPWO2021200174A1 (ja) 2021-10-07
US20230139176A1 (en) 2023-05-04
DE112021002028T5 (de) 2023-01-12
CN115335999A (zh) 2022-11-11

Similar Documents

Publication Publication Date Title
WO2021200174A1 (ja) 撮像装置および電子機器
JPWO2019131965A1 (ja) 撮像素子
WO2020189534A1 (ja) 撮像素子および半導体素子
WO2018074250A1 (ja) 半導体装置、製造方法、および電子機器
WO2021106732A1 (ja) 撮像装置および電子機器
US11901392B2 (en) Semiconductor device and method of manufacturing semiconductor device
JPWO2020158515A1 (ja) 固体撮像素子、電子機器、および固体撮像素子の製造方法
WO2021100332A1 (ja) 半導体装置、固体撮像装置及び電子機器
JPWO2020170936A1 (ja) 撮像装置
JPWO2020080327A1 (ja) 撮像素子および電子機器
WO2020261817A1 (ja) 固体撮像素子、固体撮像素子の製造方法
WO2021124974A1 (ja) 撮像装置
JP2021040048A (ja) 撮像装置
WO2021193266A1 (ja) 固体撮像装置
JPWO2019138924A1 (ja) 半導体装置およびその製造方法、並びに電子機器
WO2020189473A1 (ja) 撮像装置および撮像装置の製造方法ならびに半導体装置
WO2022080125A1 (ja) 撮像装置および電子機器
JPWO2019135333A1 (ja) 半導体装置
WO2022172711A1 (ja) 光電変換素子および電子機器
WO2023243669A1 (ja) 半導体装置および撮像装置
WO2024095751A1 (ja) 光検出装置及び電子機器
WO2024024573A1 (ja) 撮像装置及び電子機器
WO2023058484A1 (ja) 撮像装置
US20240038807A1 (en) Solid-state imaging device
WO2019097949A1 (ja) 半導体装置および半導体の製造方法、並びに撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21780448

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022511857

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 21780448

Country of ref document: EP

Kind code of ref document: A1