CN112189260A - 成像装置 - Google Patents

成像装置 Download PDF

Info

Publication number
CN112189260A
CN112189260A CN201980034099.8A CN201980034099A CN112189260A CN 112189260 A CN112189260 A CN 112189260A CN 201980034099 A CN201980034099 A CN 201980034099A CN 112189260 A CN112189260 A CN 112189260A
Authority
CN
China
Prior art keywords
chip
support substrate
wiring layer
imaging
imaging apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980034099.8A
Other languages
English (en)
Inventor
津川英信
中邑良一
石川喜一
高桥洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN112189260A publication Critical patent/CN112189260A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H01L27/1465—Infrared imagers of the hybrid type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种成像装置包括第一芯片、支撑基板和第二芯片，所述支撑基板具有在与所述第一芯片相对的区域中的凹入的形状或洞的形状的挖掘部，所述第二芯片被布置在所述支撑基板的所述挖掘部中并且电连接至所述第一芯片，所述第一芯片和/或所述第二芯片具有光电转换功能。

Description

成像装置
技术领域
本发明涉及包含多个芯片的成像装置。
背景技术
已经开发了各自具有多个层叠的芯片的层叠型成像装置(例如，参见专利文献1)。在这类成像装置中，层叠有设置有针对各个像素的光电转换器的芯片和设置有处理由各个像素获取的信号的电路的芯片。这些芯片例如通过使用凸块(bump)等彼此电连接。
引用列表
专利文献
专利文献1：日本待审查专利申请第2016-171297号公报
发明内容
这类层叠型成像装置需要在堆叠方向上布置的芯片之间的更加简便的电气连接。
因此期望提供能够使在堆叠方向上布置的芯片之间的电气连接更加简便的成像装置。
根据本发明的实施例的成像装置包括：第一芯片、支撑基板和第二芯片。所述支撑基板包括在与所述第一芯片相对的区域中的挖掘部。所述挖掘部具有凹入的形状或者洞的形状。所述第二芯片被布置在所述支撑基板的所述挖掘部中。所述第二芯片电连接至所述第一芯片。所述第一芯片或所述第二芯片中的至少一者具有光电转换功能。
在根据本发明的实施例的成像装置中，所述第二芯片被布置在所述支撑基板的所述挖掘部中。与所述第二芯片被布置在没有挖掘部的支撑基板上的情况相比，这减小了在所述第二芯片的前表面与挖掘部外侧的所述支撑基板的前表面之间的水平差。即，在设置有所述第二芯片的所述支撑基板的前表面更容易形成平坦化表面。
根据本发明的实施例的成像装置具有被布置在所述支撑基板的所述挖掘部中的所述第二芯片。这使得能够容易地在设置有所述第二芯片的所述支撑基板的前表面形成平坦化表面。所述第一芯片连接至所述第二芯片，且在它们之间具有该平坦化表面。这使得能够更加简化在堆叠方向上布置的芯片之间的电连接。
需要注意的是，上述内容是本发明的示例。本发明的效果不局限于上述内容，而是可以是其它不同的效果或者还可以包括其它效果。
附图说明
[图1]图1是示出了根据本发明的第一实施例的成像装置的主要部分的构造的横截面示意图。
[图2]图2是示出了图1所示的传感器芯片的平面构造的示例的示意图。
[图3]图3是示出了图1所示的布线层、逻辑芯片和支撑基板的平面构造的示例的示意图。
[图4]图4是图1所示的成像装置的构造的另一示例(1)的横截面示意图。
[图5]图5是图1所示的成像装置的构造的另一示例(2)的横截面示意图。
[图6A]图6A是示出了图1所示的成像装置的制造方法的步骤的立体图。
[图6B]图6B是示出了沿着图6A所示的B-B’线的横截面构造的示意图。
[图7A]图7A是示出了图6A之后的步骤的立体图。
[图7B]图7B是示出了沿着图7A所示的B-B’线的横截面构造的示意图。
[图8]图8是示出了图7B之后的步骤的横截面示意图。
[图9]图9是示出了图8之后的步骤的横截面示意图。
[图10]图10是示出了图9之后的步骤的立体图。
[图11]图11是示出了根据变型例1的成像装置的主要部分的构造的横截面示意图。
[图12]图12是示出了根据变型例2的成像装置的主要部分的构造的横截面示意图。
[图13]图13是示出了根据变型例3的成像装置的主要部分的构造的横截面示意图。
[图14]图14是示出了根据本发明的第二实施例的成像装置的主要部分的构造的横截面示意图。
[图15]图15是示出了图14所示的支撑基板的平面构造的示例的示意图。
[图16]图16是示出了图14所示的成像装置的构造的另一示例的横截面示意图。
[图17]图17是示出了图14所示的成像装置的制造方法的步骤的横截面示意图。
[图18]图18是示出了图17之后的步骤的横截面示意图。
[图19]图19是示出了图18之后的步骤的横截面示意图。
[图20A]图20A是示出了图19之后的步骤的横截面示意图。
[图20B]图20B是示出了图20A中所示的步骤的平面构造的示意图。
[图21A]图21A是示出了图20A之后的步骤的横截面示意图。
[图21B]图21B是示出了图21A中所示的步骤的平面构造的示意图。
[图22A]图22A是示出了图21A之后的步骤的横截面示意图。
[图22B]图22B是示出了图22A中所示的步骤的平面构造的示意图。
[图23]图23是示出了根据变型例4的成像装置的主要单元的构造的横截面示意图。
[图24]图24是示出了图23所示的支撑基板的后表面侧的平面构造的示例的示意图。
[图25]图25是示出了图23所示的成像装置的构造的另一示例的横截面示意图。
[图26]图26是示出了根据本发明的第三实施例的成像装置的主要部分的构造的分解立体图。
[图27]图27是示出了图26所示的成像装置的构造的另一示例的分解立体图。
[图28]图28的(A)是示出了图26和图27中所示的支撑基板的平面构造的示意图，并且图28的(B-1)和(B-2)是分别示出了沿(A)中所示的B-B’线的横截面构造的示意图。
[图29]图29是示出了图26所示的支撑基板的制造方法的步骤的横截面示意图。
[图30]图30是示出了图29之后的步骤的横截面示意图。
[图31]图31是示出了图26中所示的逻辑芯片的制造方法的步骤的立体图。
[图32]图32是示出了图31之后的步骤的立体图。
[图33]图33是示出了图32之后的步骤的立体图。
[图34]图34是示出了图33之后的步骤的立体图。
[图35]图35是示出了图27所示的支撑基板的制造方法的步骤的横截面示意图。
[图36]图36是示出了图35之后的步骤的横截面示意图。
[图37]图37是示出了图27所示的逻辑芯片的制造方法的步骤的立体图。
[图38]图38是示出了图26和图27的各者中所示的支撑基板的构造的另一示例(1)的平面示意图。
[图39]图39是示出了图26和图27的各者中所示的支撑基板的构造的另一示例(2)的平面示意图。
[图40]图40是示出了图26和图27的各者中所示的支撑基板的构造的另一示例(3)的平面示意图。
[图41]图41是示出了图26和图27的各者中所示的支撑基板的构造的另一示例(4)的平面示意图。
[图42]图42是示出了图26和图27的各者中所示的支撑基板的构造的另一示例(5)的平面示意图。
[图43]图43是示出了包含图1等中所示的成像装置的电子设备的示例的功能性框图。
[图44]图44是说明体内信息获取系统的示意性构造的示例的框图。
[图45]图45是说明内窥镜手术系统的示意性构造的示例的图。
[图46]图46是说明摄像头和相机控制单元(CCU)的功能性构造的示例的框图。
[图47]图47是说明车辆控制系统的示意性构造的示例的框图。
[图48]图48是帮助说明车外信息检测部和成像部的安装位置的示例的图。
具体实施方式
下文中将参照附图详细说明本发明的实施例。需要注意的是，将按以下顺序给出说明。
1.第一实施例(成像装置，其支撑基板包括挖掘部(excavated portion))
2.变型例1(传感器芯片布置在挖掘部中的示例)
3.变型例2(包含CSP(芯片尺寸封装)结构的示例)
4.变型例3(包含三个或更多个芯片的堆叠结构的示例)
5.第二实施例(成像装置，其支撑基板包含多个挖掘部)
6.变型例4(包含CSP结构的示例)
7.第三实施例(在挖掘部中设置有位置限定器的成像装置)
8.变型例5(凸出部的平面构造的示例)
9.变型例6(包含除凸出部之外的位置限定器的示例)
10.适用示例(电子设备)
11.应用示例
<第一实施例>
(成像装置1的构造)
图1示意性示出了根据本发明的第一实施例的固体成像装置的横截面构造的示例。该成像装置1例如是背面照明型CMOS(互补金属氧化物半导体)图像传感器。成像装置1具有传感器芯片11(第一芯片)和逻辑芯片21(第二芯片)的层叠结构。传感器芯片11包括半导体基板11S和多层布线层11W。在传感器芯片11的多层布线层11W与逻辑芯片21之间设置有布线层22(第一布线层)。成像装置1在布线层22和多层布线层11W之间具有接合面S。逻辑芯片21由支撑基板31支撑。传感器芯片11在受光面上设置有滤色器41和片上透镜42。
图2示意性示出了传感器芯片11的平面构造。传感器芯片11例如具有四边形平面形状。该传感器芯片11例如具有在中心部的四边形像素区R1。外围区R2设置在像素区R1外以包围像素区R1。像素区R1例如设置有二维布置的多个光接收单元区(像素P)。
在像素区R1中，沿着行方向(像素行中像素的布置方向)为矩阵像素的各像素行布置有像素驱动线Lread。沿着列方向(像素列中像素的布置方向)为各像素列布置有垂直信号线Lsig。像素驱动线Lread用于将驱动信号传输到各自像素P。例如从逻辑芯片21中一行行地输出这些驱动信号。像素驱动线Lread从像素区R1延伸至外围区R2并且具有连接至接触电极11C的端部。从像素输出的信号例如通过各自的垂直信号线Lsig被提供给逻辑芯片21。垂直信号线Lsig分别从像素区R1延伸至外围区R2并且分别具有连接至接触电极11C的端部。接触电极11C用于将传感器芯片11电连接至逻辑芯片21。例如，接触电极11C被设置于外围区R2中以围绕像素区R1。在接触电极11C外侧设置有多个焊盘电极11P。焊盘电极11P用于在成像装置1与外部之间输入和输出信号。图2示出了在四边形像素区R1外在两个相对侧边设置有多个焊盘电极11P的示例，但是也可以在两个相邻侧边设置焊盘电极11P。或者，可以在一个或三个或更多侧边上设置焊盘电极11P。
图3示意性示出了逻辑芯片21、布线层22和支撑基板31的平面构造的图。逻辑芯片21例如具有四边形平面形状。在平面(图1至图3的XY平面)图中，逻辑芯片21小于传感器芯片11。逻辑芯片21例如被布置在与传感器芯片11的像素区R1相对的位置处。逻辑芯片21通过再布线层22d和设置在布线层22上的接触电极22C电连接至传感器芯片11。接触电极22C例如布置在平面图中与逻辑芯片21不重叠的位置处(逻辑芯片21的外侧)。
下面将参照图1至图3说明传感器芯片11、逻辑芯片21、布线层22和支持基板31的具体构造。
在芯片尺寸上大于逻辑芯片21的传感器芯片11是具有光电转换功能的芯片并且包括传感器电路。传感器芯片11从布线层22侧(图1)依次包括多层布线层11W和半导体基板11S。在多层布线层11W和滤色器41之间的半导体基板11S例如是硅(Si)基板。半导体基板11S针对各个像素P设置有PD(光电二极管)。在半导体基板11S和布线层22之间的多层布线层11W包括绝缘膜11I和接触电极11C。绝缘膜11I用于分离多层布线层11W的布线并且例如包括硅氧化物(SiO)等。接触电极11C例如用于连接接触电极22C和设置在半导体基板11S中的传感器电路。接触电极11C例如包括铜(Cu)并且具有露出在接合面S的一个表面。需要注意的是，多层布线层11W包括包含在传感器电路中的多个布线(图1未图示)。
设置成与传感器芯片相对的逻辑芯片21例如包括电连接至传感器芯片11的PD的逻辑电路。该逻辑芯片21例如包括半导体基板并且该半导体基板的P型半导体阱区设置有多个MOS(金属氧化物半导体)晶体管。逻辑电路例如包括多个这些MOS晶体管。半导体基板例如包括硅基板。优选地，设置在支撑基板31上的逻辑芯片21包括与支撑基板31中包含的材料相同的材料。
设置在逻辑芯片21和传感器芯片11(多层布线层11W)之间的布线层22包括绝缘膜22I、再布线层22d和接触电极22C(图1和图3)。绝缘膜22I用于分离布线层22的布线并且例如包括硅氧化物(SIO)等。再布线层22d用于连接接触电极22C和逻辑芯片21的逻辑电路。该再布线层22d被从在平面图中与逻辑芯片21重叠的位置引出到逻辑芯片21的外侧(支撑基板31上)。再布线层22d例如包括诸如铜(Cu)或铝(Al)等导电性材料。接触电极22C用于连接再布线层22d和接触电极11C。该接触电极22C例如包括铜(Cu)并且具有露出在接合面S的一个表面。接触电极22C在接合面S上与接触电极11C接触。接触电极11C与22C之间的这样的连接例如是CuCu(铜-铜)接合。即，传感器芯片11例如通过CuCu接合而被电连接至逻辑芯片21。布线层22具有例如通过诸如CMP(化学机械抛光)等平坦化处理而形成的平坦化平面。该平坦化平面被包含在与传感器芯片11的接合面S中。
图4示意性示出了通过贯穿电极(贯穿电极22E)连接传感器芯片11和逻辑芯片21的成像装置的横截面构造。贯穿电极22E例如是TSV(硅贯穿孔)。通过贯穿传感器芯片11来设置贯穿电极22E。贯穿电极22E电连接至布线层22的再布线层22d和多层布线层11W的布线。以这种方式，传感器芯片11和逻辑芯片21可以通过除了CuCu接合之外的方法电连接。例如，还能够省略布线层22的接触电极22C并且将布线层22的再布线层22d和多再布线层11W的接触电极11C直接连接。
逻辑芯片21由支撑基板31支撑。支撑基板31例如包括硅(Si)基板等。支撑基板31例如具有四边形平面形状。支撑基板31在平面图中大于逻辑芯片21并且具有与传感器芯片11基本上相同的尺寸。支撑基板31具有在布线层22侧的前表面S31A和与前表面S31A相对的后表面S31B。在本发明中，该支撑基板31包括在与传感器芯片11相对的区域中的挖掘部31E并且逻辑芯片21被布置在挖掘部31E中。尽管后面将详述，这能够减小逻辑芯片21的前表面(与传感器芯片11相对的面)与支撑基板31的前表面S31A之间的水平差。因此，能够在位于支撑基板31的前表面S31A侧的布线层22中容易地形成平坦化表面(接合面S)。
支撑基板31的挖掘部31E是相比于其它部分中的支撑基板31的前表面S31A被挖入得更靠近后表面S31B的部分。挖掘部31E例如通过挖出凹部而获得的。
图5所示的成像装置1包括设置有洞状的挖掘部31E的支撑基板31。以这种方式，挖掘部31E可以从前表面S31A到后表面S31B贯穿支撑基板31，并且在支撑基板31的后表面S31B侧露出逻辑芯片21的后表面。逻辑芯片21的后表面布置在与挖掘部31E外侧的支撑基板31的后表面S31B基本相同的平面。具有像这样的洞状的挖掘部31E例如通过在制造成像装置1时对包括具有凹入形状的挖掘部31E的支撑基板31进行背面研磨(back-grinding)处理形成。包含洞状的挖掘部31E的支撑基板31能够减小成像装置1在层叠方向(图1的Z方向)上的厚度。
像这样的凹入形状或洞状的挖掘部31E例如具有四边形平面形状并且被布置在支撑基板31的中心部(图3)。挖掘部31E具有与逻辑芯片21基本相同的平面形状。在平面图中，挖掘部31E的尺寸与逻辑芯片21的尺寸基本相同或者大于逻辑芯片21的尺寸。挖掘部31的尺寸例如可以是比逻辑芯片21的尺寸大大约几微米。在平面图中，挖掘部31E的尺寸例如小于传感器芯片11的尺寸。传感器芯片11具有与逻辑芯片21(挖掘部31E)相对的区域和与挖掘部31E外侧的支撑基板31相对的区域。支撑基板31优选地具有比逻辑芯片21的厚度更大的厚度并且挖掘部31E的深度(图1中的Z方向上的尺寸)基本上与逻辑芯片21的厚度相同。这使得能够进一步减小逻辑芯片21的前表面与支撑基板31的前表面S31A之间的水平差。挖掘部31E的深度例如可以比逻辑芯片21的厚度大大约几微米。
例如从布线层22到挖掘部31E设置有绝缘膜22I。绝缘膜22I填充挖掘部31E的壁表面与逻辑芯片21之间的空隙。除了布线层22的绝缘膜22I外，挖掘部31E还可以设置有绝缘膜。
在设置在支撑基板31的挖掘部31E中的逻辑芯片21上依次布置有布线层22、传感器芯片11(像素区R1)、滤色器41和片上透镜42。滤色器41例如是，红(R)滤色器、绿(G)滤色器、蓝(B)滤色器和白(W)滤色器中的任一种。例如为每个像素P设置有滤色器41。这些滤色器41被以常规颜色排列(例如，拜耳排列)设置。像这样设置滤色器41使得成像装置1能够获得与上述颜色排列相对应的各颜色的光接收数据。
滤色器41上的片上透镜42针对各像素P而被设置在与传感器芯片11的PD相对的位置处。进入片上透镜42的光聚集在每个像素的PD上。该片上透镜42的透镜系统被设定为与像素尺寸相对应的值。片上透镜42的透镜材料的示例包括有机材料和硅氧化物(SIO)膜等。
(成像装置1的制造方法)
例如，可以如下(图6A至图10)来制造像这样的成像装置1。
首次，如图6A和图6B所示，在例如包含硅的支撑基板31中形成多个挖掘部31E。图6A是支撑基板31的示意性立体图。图6B是沿着图6A所示的B-B’线的横截面构造的示意图。根据布置在挖掘部31E中的逻辑芯片21的尺寸和厚度调整各个挖掘部31E的尺寸和深度。根据传感器芯片11的晶圆图布置多个挖掘部31E。
在支撑基板31中形成多个挖掘部31E之后，如图7A和图7B所示，将逻辑芯片21放置在多个挖掘部31E的各者中。图7A是示出了图6A之后的步骤的示意性立体图。图7B是示出了沿图7A所示的B-B’线的横截面构造的示意图。逻辑芯片21例如被从晶圆中分离出来。
在将逻辑芯片21布置在支撑基板31的挖掘部31E中之后，通过使用如图8所示的晶圆加工技术在支撑基板31上形成绝缘膜22I。例如，可以使用CVD(化学气相沉积)等来形成绝缘膜22I。绝缘膜22I被形成为填充挖掘部31E。
形成绝缘膜22I之后，如图9所示，形成再布线层22d和接触电极22C。这在支撑基板31上形成了布线层22。例如，通过使用CMOS(互补金属氧化物半导体)加工技术形成再布线层22d和接触电极22C。然后，绝缘膜22I具有经CMP等平坦化的表面。绝缘膜22I的平坦化表面被包含在接合面S中。这里，逻辑芯片21被设置在支撑基板31的挖掘部31E中。因此逻辑芯片21的前表面和支撑基板31的前表面S31A具有更小的水平差，有助于绝缘膜22I的表面被平坦化。
形成布线层22后，如图10所示，令设置有多个传感器芯片11的晶圆面对设置有逻辑芯片21的支撑基板31以接合晶圆。这使逻辑芯片21的接触电极22C与传感器芯片11的接触电极11C连接。下一步，将各个传感器芯片11的支撑基板11S薄化。然后，在传感器芯片11的光接收面上形成滤色器41和片上透镜42。之后，进行背面研磨以使支撑基板31变薄。然后，支撑基板31的挖掘部31E可以用作贯穿孔以使逻辑芯片21的后表面从支撑基板31的后表面S31B露出(参见图5)。最后，执行切片以分离各芯片。这样完成了图1所示的成像装置1。
(成像装置1的操作)
这样的成像装置1例如通过以下方式获取信号电荷(例如，电子)。一旦光通过片上透镜42、滤色器41等进入传感器芯片11，该光被各个像素的PD检测(吸收)，并且红光、绿光或蓝光被光电转换。由PD产生的电子-空穴对中的信号电荷(例如，电子)被转换成摄像信号并且由逻辑芯片21的逻辑电路处理。
(成像装置1的作用和效果)
在本实施例中，逻辑芯片被布置在支撑基板31的挖掘部31中。这减小了在逻辑芯片21的前表面与挖掘部31E外侧的支撑基板31的前表面S31A之间的水平差，有助于在支撑基板31上的布线层22上形成平坦化表面(接合面S)。下面将说明这些作用和效果。
例如，设置在不包括挖掘部31E的支撑基板31上的逻辑芯片21致使与逻辑芯片21的厚度相对应的水平差形成在支撑基板31的前表面S31A上。这种水平差使得在支撑基板31的前表面S31A侧难以形成平坦化表面。支撑基板31的前表面S31A侧的这种较低的平坦性会影响芯片之间的连接。
同时，也提出了通过使用CoW(晶圆上芯片)工艺连接芯片。在此方法中，例如，通过使用凸块(bump)连接来连接布置在层叠方向上的多个芯片。单个凸块的大小很难减少。此外，凸块之间的间隔(节距)也很难减少。这使得很难减小成像装置的尺寸。此外，芯片在更少的部位处被连接。另外，凸块连接导致更大的容量，这也增加了功耗。此外，各个凸块的厚度也增加了整个成像装置的厚度。此外，形成凸块需要很长时间。
对比，在成像装置1中，逻辑芯片21被布置在支撑基板31的挖掘部31E中。与没有设置挖掘部31E的支撑基板31的情况相比，这减小了逻辑芯片21的前表面与挖掘部31E外侧的支撑基板31的前表面S31A之间的水平差。在支撑基板31的前表面S31A侧更容易形成平坦化表面(布线层22的表面)。该平坦化表面(接合面S)使得能够容易地电连接逻辑芯片21和传感器芯片11。尤其是CuCu接合要求接合面高度平坦化，并且为本技术优选使用。
此外，在成像装置1中，如上所述在支撑基板31的前表面S31A上形成平坦化表面。这使得能够将铺装在支撑基板31上的多个逻辑芯片21容易得连接至处于晶圆状态的各个传感器芯片11(图10)。即，能够通过不使用CoW工艺连接传感器芯片11和逻辑芯片21。因而，能够在不使用凸块连接(使用凸块连接存在上述问题)的情况下连接传感器芯片11和逻辑芯片21。例如，通过使用CuCu接合将传感器芯片11和逻辑芯片21电连接，使得能够减小成像装置1的尺寸。此外，能够在更多部位处连接传感器芯片11和逻辑芯片21。另外，它也能降低成像装置1的功耗。此外，还能够减小整个成像装置1的厚度。此外，能够减少制造成像装置1所需的时间。
如上所述，在本实施例中，逻辑芯片21被布置在支撑基板31的挖掘部31E中。这使得能够在具有逻辑芯片21的支撑基板31的前表面S31A侧的布线层22中形成平坦化表面。传感器芯片11被连接至逻辑芯片21，且该平坦化表面位于它们之间。这使得能够更加简化在层叠方向上布置的传感器芯片11和逻辑芯片21之间的电连接。
此外，设置在支撑基板31和传感器芯片11之间的布线层22能够为逻辑芯片21和传感器芯片11之间的空间提供功能。例如，该布线层22使得即使在平面图中不与逻辑芯片21重叠的区域中也能够自由地设计布线。
此外，布线层22的再布线层22d使得能够调整接触电极22C的位置。这有助于对准接触电极22C和接触电极11C。
下文说明了上述实施例的变型例和其它实施例，但是以下说明使用相同的附图标记表示与上述实施例相同的组件，并且将适当地省略对它们的说明。
<变型例1>
图11示出了根据上述第一实施例的变型例1的成像装置(成像装置1A)的主要部分的示意性横截面构造。在该成像装置1A中，传感器芯片11被布置在支撑基板31的挖掘部31E中。除此之外，根据变型例1的成像装置1A具有与根据上述第一实施例的成像装置1类似的构造，并且也获得了类似的作用和效果。
在平面图中，该传感器芯片11的尺寸小于逻辑芯片21的尺寸。例如，传感器芯片11的光接收表面被布置在支撑基板31的后表面S31B侧。滤色器41和片上透镜42设置在从支撑基板31的后表面S31B露出的传感器芯片11上。在支撑基板31与逻辑芯片21之间设置有布线层12。逻辑芯片21被布置成与支撑基板31相对，并且布线层12介于两者之间。逻辑芯片21例如包括半导体基板21S和多层布线层21W。接合面S设置在多层布线层21W和布线层12之间。
布置在支撑基板31和逻辑芯片21(更具体地，多层布线层21W)之间的布线层12包括绝缘膜12I、再布线层12d和接触电极12C。再布线层12d用于连接传感器芯片11的传感器电路和接触电极12C。接触电极12C用于连接再布线层12d和接触电极11C。接触电极12C例如包括铜(Cu)并且具有露出接合面S的一个表面。布线层12具有例如通过诸如CMP的平坦化工艺形成的平坦化平面。该平坦化平面被包含在与逻辑芯片21的接合面S中。
逻辑芯片21从靠近再布线层12侧依次包括多层布线层21W和半导体基板21S。多层布线层21W包括接触电极21C。接触电极21C用于连接设置在半导体基板21S上的逻辑电路和接触电极12C。接触电极21C例如包括铜(Cu)并且具有露出在接合面S的一个表面。接触电极21C在接合面S上与接触电极12C接触。接触电极12C和21C之间的连接例如是CuCu接合。即，传感器芯片11例如通过CuCu接合电连接至逻辑芯片21。
在本变型例中，传感器芯片11同样被布置在支撑基板31的挖掘部31E中。这使得能够在设置有传感器芯片11的支撑基板31的前表面S31A侧的布线层12中形成平坦化表面。逻辑芯片21与传感器芯片11连接，且该平坦化表面在它们之间。这使得能够更加简化在层叠方向上布置的传感器芯片11和逻辑芯片21之间的电连接。
<变型例2>
图12是示出了根据上述第一实施例的变型例2的成像装置(成像装置1B)的主要部分的示意性横截面构造。成像装置1B是CSP(芯片尺寸封装)并且在逻辑芯片21侧设置有焊盘电极11P。除此之外，根据变型例2的成像装置1B具有与根据上述第一实施例的成像装置1类似的构造，并且也获得了类似的作用和效果。
焊盘电极11P例如设置于布线层22。焊盘电极11P布置于在平面图中与逻辑芯片21不重叠的位置处。例如，焊盘电极11P被布置在与再布线层22d相同的层中。焊盘电极11P和再布线层22d例如分别包括铝(Al)等。
支撑基板31在与焊盘电极11P相对的位置处具有贯穿孔。该通孔到达焊盘电极11P。这使得能够从支撑基板31的后表面S31B侧或逻辑芯片21侧连接至外部。
逻辑芯片21可以设置有作为外部连接端子的焊盘电极，但是在这种情况下需要处理逻辑芯片21。因此，逻辑芯片21可能受到PID(等离子体诱导损伤)的影响。设置于在支撑基板31与传感器芯片11之间的布线层22的焊盘电极11P使得能够抑制PID对逻辑芯片21的这种影响。
在本变型例中，逻辑芯片21同样被布置在支撑基板31的挖掘部31E中。这使得能够在设置有逻辑芯片21的支撑基板31的前表面S31A侧的布线层22中形成平坦化的表面。传感器芯片11连接至逻辑芯片21，且在它们之间具有平坦化表面。这使得能够更加简化在层叠方向上布置的传感器芯片11和逻辑芯片21之间的电连接。此外，设置于布线层22的焊盘电极11P使得能够在抑制PID对逻辑芯片21的影响的同时实现CSP。
<变型例3>
图13是示出了根据上述第一实施例的变型例3的成像装置(成像装置1C)的主要部分的示意性横截面构造。该成像装置1C进一步包括在传感器芯片11和逻辑芯片21(支撑基板31)之间的逻辑芯片51(第三芯片)。即，在成像装置1C中，布置在支撑基板31的挖掘部31E中的逻辑芯片21被连接至包括传感器芯片11和逻辑芯片51的层叠芯片。除此之外，根据变型例3的成像装置1C具有与根据上述第一实施例的成像装置1类似的构造，并且也获得了类似的作用和效果。
逻辑芯片51例如从传感器芯片11侧依次包括多层布线层51WA、半导体基板51S和多层布线层51WB。在多层布线层51WA和传感器芯片11的多层布线层11W之间设置有接合面SA并且在多层布线层51WB和布线层22之间设置有接合面SB。
多层布线层51WA包括接触电极51CA。接触电极51CA用于连接设置在逻辑芯片51中的逻辑电路和接触电极11C。接触电极51CA例如包括铜(Cu)并且具有露出接合面SA的一个表面。接触电极51CA在接合面S上与接触电极11C接触。接触电极11C和接触电极51CA之间的连接例如是CuCu接合。即，传感器芯片11例如通过CuCu接合电连接至逻辑芯片51。接触电极11C和接触电极51CA例如布置于在平面图中与像素区R1重叠的位置处。
与多层布线层51WA相对的多层布线层51WB包括接触电极51CB，且在多层布线层51WB和多层布线层51WA之间介入有半导体基板51S。接触电极51CB是用于连接设置在半导体基板51S中的逻辑电路和接触电极22C。接触电极51CB例如包括铜(Cu)，并且具有露出接合面SB的一个表面。接触电极51CB在接合面SB上与接触电极22C接触。接触电极22C和接触电极51CB之间的连接例如是CuCu接合。即，逻辑芯片21例如通过CuCu接合电连接至逻辑芯片51。接触电极22C和接触电极51CB例如布置于在平面图中与像素区R1不重叠的位置处。
多层布线层51WB的接触电极51CB经由贯穿半导体基板51S的贯穿电极51E连接至多层布线层51WA的布线。贯通电极51E例如是TSV。
在本变型例中，逻辑芯片21同样被布置在支撑基板31的挖掘部31E中。这使得能够在设置有逻辑芯片21的支撑基板31的前表面S31A侧的布线层22中形成平坦化表面。逻辑芯片51连接至逻辑芯片21，且在它们之间具有该平坦化表面(接合面SB)。这使得能够更加简化在层叠方向上布置的逻辑芯片51和逻辑芯片21之间的电连接。
图13示出了成像装置1C具有三个芯片(传感器芯片11和逻辑芯片21和51)的层叠结构的示例，但是成像装置1C可以具有四个或更多个芯片的层叠结构。
此外，图13示出了逻辑芯片21被布置在支撑基板31的挖掘部31E中的示例，但是具有其它功能的芯片也可以布置在挖掘部31E中。例如，诸如DRAM(动态随机存取存储器)等存储芯片可以被布置在挖掘部31E中。
<第二实施例>
图14是示出了根据本发明的第二实施例的成像装置(成像装置2)的主要部分的示意型横截面构造。在成像装置2中，支撑基板31包括多个挖掘部(挖掘部31E、挖掘部31EA和挖掘部31EB)以及在各个挖掘部中布置的芯片(逻辑芯片21、第一存储芯片61和第二存储芯片71)。除此之外，根据第二实施例的成像装置2具有与根据上述第一实施例的成像装置1类似的构造，并且也获得了类似的作用和效果。
成像装置2的支撑基板31例如包括三个挖掘部31E、31EA和31EB。逻辑芯片21被布置在挖掘部31E中，第一存储芯片61被布置在挖掘部31EA中并且第二存储芯片71被布置在挖掘部31EB中。成像装置2在支撑基板31上依次包括布线层23(第二布线层)、布线层22和传感器芯片11。
从支撑基板31的前表面S31A到后表面S31B侧分别设置有挖掘部31E、挖掘部31EA和挖掘部31EB以具有例如凹入形状。这些挖掘部31E、31EA和31EB分别具有与逻辑芯片21、第一存储芯片61和第二存储芯片71相对应的形状，并且在深度上彼此不同。
图15是示出了布置在支撑基板上的逻辑芯片21、第一存储芯片61和第二存储芯片71的平面构造。挖掘部31E、挖掘部31EA和挖掘部31EB分别具有与逻辑芯片21、第一存储芯片61和第二存储芯片71相对应的形状，并且在面积(平面图中的尺寸)上彼此不同。例如，从支撑基板31的一端(图15的左端)依次并排布置第一存储芯片61、逻辑芯片21和第二存储芯片71。
挖掘部31E例如设置在支撑基板31的中心部。挖掘部31E具有与逻辑芯片21基本上相同的平面形状。挖掘部31E例如具有四边形平面形状。在平面图中，挖掘部31E的尺寸与逻辑芯片21的尺寸基本上相同或者大于逻辑芯片21的尺寸。挖掘部31E的深度优选地与逻辑芯片21的厚度基本上相同。
挖掘部31EA例如设置在挖掘部31E和支撑基板的端部之间。挖掘部31EA具有与第一存储芯片61基本上相同的平面形状。挖掘部31EA例如具有四边形平面形状并且该四边形小于挖掘部31E。在平面图中，挖掘部31EA的尺寸与第一存储芯片61的尺寸基本上相同或者大于第一存储芯片61的尺寸。挖掘部31EA的深度优选地与第一存储芯片61的厚度基本上相同。挖掘部31EA例如被设置为比挖掘部31E浅。
挖掘部31EB例如设置在挖掘部31E和支撑基板的另一端部之间。挖掘部31EB具有与第二存储芯片71基本上相同的平面形状。挖掘部31EB例如具有四边形平面形状并且该四边形小于挖掘部31EA。在平面图中，挖掘部31EB的尺寸与第二存储芯片71的尺寸基本上相同或者大于第二存储芯片71的尺寸。挖掘部31EB的深度优选地与第二存储芯片71的厚度基本上相同。挖掘部31EB例如被设置为比挖掘部31E浅并且比挖掘部31EA深。
图16示出了挖掘部31E、挖掘部31EA和挖掘部31EB的构造的另一示例。以这种方式，挖掘部31E可以被设置为洞状。逻辑芯片21、第一存储芯片61和第二存储芯片71之中厚度最大的芯片逻辑芯片21被布置在挖掘部31E中。在挖掘部31E中，逻辑芯片21的后表面从支撑基板31的后表面S31B露出。
布置在挖掘部31EA中的第一存储芯片61例如是诸如DRAM(动态随机存取存储器)等易失性存储器。第一存储芯片61包括电连接至逻辑芯片21的逻辑电路的第一存储电路。第一存储芯片61通过布线层23的布线(稍后将说明的布线23WA)电连接至逻辑芯片21。
布置在挖掘部31EB中的第二存储芯片71例如是非易失性存储器。第二存储芯片71包括电连接至逻辑芯片21的逻辑电路的第二存储电路。第二存储芯片71通过布线层23的布线(稍后将述的布线23WB)电连接至逻辑芯片21。
被电连接至第一存储芯片61和第二存储芯片71的逻辑芯片21在被布置在支撑基板31上的三个芯片(逻辑芯片21、第一存储芯片61和第二存储芯片71)中起主要作用。逻辑芯片21通过布线层23的接触电极(稍后将述的接触电极23C)以及布线层22的再布线层22d和接触电极22C电连接至传感器芯片11。
设置在支撑基板31和布线层22之间的布线层23包括绝缘膜23I、布线23WA和布线23WB以及接触电极23C。绝缘膜23I用于分离布线层23的布线并且例如包括硅氧化物(SiO)等。布线23WA用于将第一存储芯片61的第一存储电路连接至逻辑芯片21的逻辑电路。布线23WB用于将第二存储芯片71的第二存储电路连接至逻辑芯片21的逻辑电路。接触电极23C用于将逻辑芯片21的存储电路连接至布线层22的再布线层22d并且设置为贯穿布线层23。接触电极23C被布置于在平面图中与逻辑芯片21重叠的位置处。布线层22的再布线层22d将布线层23的接触电极23C连接至接触电极22C。接合面S布置在布线层22和传感器芯片11(更具体地，多再布线层11W)之间。
例如，可以如下(图17至图22B)制造像这样的成像装置2。
首先，如图17所示，在晶圆形状的支撑基板31(参见图6A)中形成多个相应的挖掘部31E、挖掘部31EA和挖掘部31EB。下一步，如图18所示，在各个挖掘部31E中布置逻辑芯片21，在各个挖掘部31EA中布置第一存储芯片61并且在各个挖掘部31EB中布置第二存储芯片71。逻辑芯片21、第一存储芯片61和第二存储芯片71例如分别是从晶圆分离出的。
下一步，如图19所示，在支撑基板31上例如通过使用CVD形成绝缘膜23I。在形成绝缘膜23I之后，通过CMP等将绝缘膜23I的表面平坦化。
在形成绝缘膜23I后，如图20A和图20B所示，形成布线23WA和布线23EB。图20A示出了图19之后的步骤的横截面构造并且图20B示出了图20A中所示的步骤的平面构造。
在形成布线23WA和23WB后，如图21A和图21B所示，形成接触电极23C。这样在支撑基板31上形成了布线层23。图21A示出了图20A之后的步骤的横截面构造并且图21B示出了图21A中所示的步骤的平面构造。
在形成布线层23后，如图22A和图22B所示，在布线层23上形成布线层22。布线层22例如如下形成：在布线层23上首先形成绝缘膜22I并且然后例如通过CMP等平坦化绝缘膜22I的表面。绝缘膜22I的该平坦化表面被包含在接合面S中。在平坦化绝缘膜22I后，形成再布线层22d和接触电极22C。这样形成了布线层22。
形成布线层22后，令设置有多个传感器芯片11的晶圆面向设置有逻辑芯片21、第一存储芯片61和第二存储芯片71的支撑基板31以接合晶圆。这将布线层22的接触电极22C连接至传感器芯片11的接触电极11C。这里，布线层23的布线23WA和布线23WB分别将第一存储芯片61和第二存储芯片71电连接至逻辑芯片21。这消除了将第一存储芯片61和第二存储芯片71分别直接接合到传感器芯片11的必要性。因此，很容易接合晶圆。
在接合晶圆后，通过类似于上述第一实施例的步骤可以完成成像装置2。
根据本发明的成像装置2还具有布置在支撑基板31的挖掘部31E、挖掘部31EA、挖掘部31EB中的逻辑芯片21、第一存储芯片61和第二存储芯片71。因此，能够在支撑基板31的前表面S31A侧的布线层22中形成平坦化表面。传感器芯片11连接至逻辑芯片21，且在它们之间具有平面化表面(接合面S)。这使得能够更加简化在层叠方向上布置的传感器芯片11和逻辑芯片21之间的电连接。
此外，包括布线23WA和布线23WB的布线层23被设置在支撑基板31和布线层22之间，因此使得第一存储芯片61和第二存储芯片71能够电连接至起主要功能的逻辑芯片21。这使得能够更容易的执行晶圆接合步骤。
<变型例4>
图23示出了根据上述第二实施例的变型例(变型例4)的成像装置(成像装置2A)的主要部分的示意性横截面构造。该成像装置2A是CSP并且在支撑基板31的后表面S31B上设置有焊盘电极11P。除此之外，根据变型例4的成像装置2A具有与根据上述第二实施例的成像装置2类似的构造并且也获得了相似的作用和效果。
图24示意性示出了支撑基板31的后表面S31B侧的平面构造。支撑基板31的后表面S31B设置有多个焊盘电极11P。
逻辑芯片21和焊盘电极11P通过设置在支撑基板31中的布线31W连接(图23)。连接至逻辑芯片21的焊盘电极11P例如布置于在平面图(图24)中与逻辑芯片21重叠的位置处。
第一存储芯片61和焊盘电极11P通过布置在支撑基板31中的布线31WA连接。在平面图中，连接至第一存储芯片61的这些焊盘电极11P的一部分例如布置在与第一存储芯片61重叠的位置处。一部分连接至第一存储芯片61的焊盘电极11P例如布置在与第一存储芯片61不重叠的位置处。
第二存储芯片71和焊盘电极11P通过布置在支撑基板31中的布线31WB连接。连接至第二存储芯片71的焊盘电极11P例如被布置于在平面图中与第二存储芯片71不重叠的位置处。
在本变型例中，逻辑芯片21、第一存储芯片61和第二存储芯片71同样被布置在支撑基板的挖掘部31E、挖掘部31EA、挖掘部31EB中。因此，能够在支撑基板31的前表面S31A侧的布线层22中形成平坦化表面。传感器芯片11连接至逻辑芯片21，且在它们之间具有该平面化表面(接合面S)。这使得能够更加简化在层叠方向上布置的传感器芯片11和逻辑芯片21之间的电连接。此外，设置在支撑基板31的后表面S31B的焊盘电极11P使得能够实现CSP。
图25示出了成像装置2A的另一构造示例。在这种方式中，挖掘部31E可以被设置为洞状。
<第三实施例>
图26和图27分别是根据本发明的第三实施例的成像装置(成像装置3)的主要部分的分解立体图。图26和图27分别示出了支撑基板31的构造和布置在支撑基板31的挖掘部31E和挖掘部31EA中的逻辑芯片21和第一存储芯片61的构造。在成像装置3中，支撑基板31的挖掘部31E和挖掘部31EA设置有位置限定器(稍后将说明的凸出部G和凸出部GA)用于固定逻辑芯片21和第一存储芯片61的位置。除此之外，根据第三实施例的成像装置3具有与根据上述第一实施例的成像装置1类似的构造并且也获得了类似的作用和效果。
尽管图26和图27未图示出支撑基板31的挖掘部31EB或第二存储芯片71(参见图14)，但是成像装置3可以设置有挖掘部31EB和第二存储芯片71。
支撑基板31的挖掘部31E和挖掘部31EA设置有从挖掘部31E和挖掘部31EA的边缘向挖掘部31E和挖掘部31EA的内侧凸起的部分(凸出部G和凸出部GA)。挖掘部31E设置有凸出部G并且挖掘部31EA设置有凸出部GA。
图28示出了设置有像这样的凸出部G和凸出部GA的支撑基板的构造。图28的(A)示出了支撑基板31的平面构造并且图28的(B-1)和(B-2)分别示出了沿着图28的(A)中的B-B'线的横截面构造。图28的(B-1)对应于图26所示的支撑基板31的横截面构造并且图26的(B-2)对应于图27所示的支撑基板31的横截面构造。
凸出部G和凸出部GA例如均具有四边形的平面形状。凸出部G和凸出部GA的前表面可以设置在与挖掘部31E和挖掘部31EA外侧的支撑件31的前表面S31A相同的平面(图28的(B-1))，以及可以设置在比前表面S31A更靠近支撑基板31的后表面S31B的位置处(图28的(B-2))。
布置在挖掘部31E中的逻辑芯片21的边缘设置有切口部K。逻辑芯片21的该切口部K与挖掘部31E的凸出部G嵌合，因此固定了逻辑芯片21和挖掘部31E。
布置在挖掘部31EA中的第一存储芯片61的边缘设置有切口部KA。第一存储芯片61的该切口部KA与挖掘部31EA的凸出部GA配合，因此固定了第一存储芯片61和挖掘部31EA。在厚度方向上，切口部K和切口部KA设置在逻辑芯片21和第一存储芯片61的全部(图26)或者后表面侧的一部分(图27)，从而与凸出部G和GA嵌合。在厚度方向上从后表面侧设置在逻辑芯片21和第一存储芯片61的一部分的切口部K和切口部KA使得能够增大逻辑芯片21和第一存储芯片61的前表面上的能够形成电路的区域。
例如，可以如下(图29和图30)形成图26(图28的(B-1))中所示的凸出部G和凸出部GA。
首先，如图29所示，使用抗蚀剂R涂覆支撑基板31的前表面S31A。抗蚀剂R例如包括光敏树脂材料。下一步，如图30所示，露出挖掘部31E和挖掘部31E的除凸出部G和凸出部GA外的区域。然后，执行蚀刻以形成包括凸出部G和凸出部GA的挖掘部31E和31EA。
图31至图34依次示出了包括图26所示的切口部的逻辑芯片21的制造步骤。
首先，如图31所示，制备具有多个逻辑芯片21并且厚度减小的晶圆。下一步，如图32所示，将与形成电路的表面相对的表面接合至临时支撑基板81。接着，如图33所示，在附接有临时支撑基板81的状态下形成抗蚀剂图案并且执行蚀刻和抗蚀剂剥离，以在各个逻辑芯片21上形成切口部K。然后，将临时支撑基板81从设置有多个逻辑芯片21的晶圆上移除。可以通过剥离移除临时支撑基板81或者可以通过刮除移除临时支撑基板81。最后，如图34所示，对设置有多个逻辑芯片21的晶圆进行切片处理以形成单体。这样形成了分别包含切口部K的逻辑芯片21。以类似的方法也可以形成分别包含切口部KA的第一存储芯片61。
例如，能够如下(图35和图36)形成图27(图28的(B-2))中所示的凸出部G和凸出部GA。
首先，使用抗蚀剂R涂覆支撑基板31的前表面S31A(图29)。下一步，如图35所示，露出除凸出部G和凸出部GA外的挖掘部31E和挖掘部31E的区域并且执行蚀刻处理。下一步，如图36所示，在支撑基板31的前表面S31A再次涂覆抗蚀剂R以露出将形成凸出部G和凸出部GA的区域。然后，执行蚀刻处理以使得凸出部G和凸出部GA的前表面的位置不同于挖掘部31E和挖掘部31EA外侧的前表面S31A的位置。
图37示出了包括图27所示的开口部K的逻辑芯片21的制造步骤。
首先，制备具有多个逻辑芯片21并且厚度减小的晶圆(图31)。下一步，如图37所示，将该晶圆翻转并且将形成电路的表面接合至临时支撑基板81上。接着，在附接有临时支撑基板的状态下形成抗蚀剂图案并且执行蚀刻和抗蚀剂剥离，以在各个逻辑芯片21的后表面侧的一部分上形成切口部K。然后，将临时支撑基板81从设置有多个逻辑芯片21的晶圆上移除。可以通过剥离移除临时支撑基板81或者可以通过刮除移除临时支撑基板81。最后，对设置有多个逻辑芯片21的晶圆进行切片以形成单体。
根据本发明的成像装置3也具有设置在支撑基板31的挖掘部31E和挖掘部31EA中的逻辑芯片21和第一存储芯片61。因此能够在支撑基板31的前表面S31A侧的布线层22中形成平坦化的表面。传感器芯片11连接至逻辑芯片21，且在它们之间具有该平坦化的表面。这使得能够更加简化在层叠方向上布置的传感器芯片11和逻辑芯片21之间的电连接。
此外，支撑基板31的挖掘部31E和挖掘部31EA设置有凸出部G和凸出部GA。因此能够提高定位挖掘部31E和挖掘部31EA、逻辑芯片21和第一存储芯片61的精度。这提高了接合面S的定位精度。因此能够缩小接触电极11C和接触电极22C之间的布置间隔，这使得能够设置更多的接触电极11C和接触电极22C。
<变型例5>
图38至图41分别示出了包含凸出部G、凸出部GA和凸出部GB的支撑基板31的构造的另一示例。例如，支撑基板31的挖掘部31EB可以设置有凸出部(凸出部GB)。
在挖掘部31E、挖掘部31EA和挖掘部31EB中可以分别设置有多个凸出部G、凸出部GA和凸出部GB(图38)。例如，挖掘部31E设置有两个凸出部G，挖掘部31EA设置有两个凸出部GA并且挖掘部31EB设置有两个凸出部GB。
凸出部G、凸出部GA和凸出部GB分别可以具有四边形以外的平面形状。例如，凸出部G、凸出部GA和凸出部GB可以分别具有半圆形(图39)、三角形(图40)等。或者，凸出部G、凸出部GA和凸出部GB分别可以具有诸如圆形或具有五个角或更多角的多边形的平面形状。
在挖掘部31E、挖掘部31EA和挖掘部31EB中可以分别设置有三个或更多个凸出部G、凸出部GA和凸出部GB。例如，可以设置有4个凸出部G、凸出部GA和凸出部GB(图41)。
<变型例6>
如图42所示，支撑基板31可以包括除凸出部以外的位置限定器。例如，可以包括设置在挖掘部31E、挖掘部31EA和挖掘部31EB中的凸出部(凸出部T、凸出部TA和凸出部TB)作为位置限定器。这些凸出部T、凸出部TA和凸出部TB例如分别具有小于支撑基板31的厚度的高度。凸出部T、凸出部TA和凸出部TB各自的形状例如是柱形。凸出部T、凸出部TA和凸出部TB分别可以具有除柱形以外的形状。例如，凸出部T、凸出部TA和凸出部TB分别可以具有诸如半球、圆锥、金字塔和矩形柱等形状。
<应用示例>
上述成像装置1、成像装置1A、成像装置1B、成像装置1C、成像装置2、成像装置2A和成像装置3(以下简称为成像装置1)例如可以应用于诸如相机等各种类型的电子设备。图43示出了作为其示例的电子装置4(相机)的示意性构造。电子装置4例如是能够拍摄静止图像和运动图像的相机。电子装置4包括成像装置1、光学系统(光学透镜)310、快门装置311、驱动成像装置1和快门装置311的驱动器313和信号处理器312。
光学系统310将来自拍摄体的图像光(入射光)引导至成像装置1。该光学系统310可以包括多个光学透镜。快门装置311控制成像装置1的光照期间和遮光期间。驱动器313控制成像装置1的传输操作和快门装置311的快门操作。信号处理器312对从成像装置1输出的信号执行各种类型的信号处理。经信号处理后的图像信号Dout被存储在诸如内存等的存储介质中或者被输出到监视器等
<体内信息采集系统的应用示例>
此外，根据本发明的技术(本技术)适用于多种产品。例如，根据本发明的技术可以应用到内窥镜手术系统。
图44是示出了使用可以应用根据本发明实施例的技术(本技术)的使用胶囊式内窥镜的病人的体内信息采集系统的示意性构造的框图。
体内信息采集系统10001包括胶囊式内窥镜10100和外部控制装置10200。
在检查时，病人吞咽胶囊式内窥镜10100。胶囊式内窥镜10100具有摄像功能和无线通信功能，并且当它在一定时间内通过蠕动在器官内部移动时，其以预定时间间隔连续拍摄诸如胃或肠等器官内部的图像(下文中称为体内图像)直到由病人自然排出。然后，胶囊式内窥镜10100将体内图像的信息通过无线传输成功地传递到体外的外部控制装置10200。
外部控制装置10200集成地控制体内信息采集系统10001的操作。另外，外部控制装置10200接收从胶囊式内窥镜10100向其传递的体内图像的信息并且基于收到的体内图像的信息生成用于在显示装置(未示出)上显示体内图像的图像数据。
在体内信息采集系统10001中，在从胶囊式内窥镜10100被吞咽到被排出的时间段内，能够以这种方式随时获取对病人体内的状态成像的体内图像。
下文将详细说明胶囊式内窥镜10100和外部控制装置10200的构造和功能。
胶囊式内窥镜10100包括胶囊型外壳10101，胶囊型外壳10101中容纳有光源单元10111、摄像单元10112、图像处理单元10113、无线通信单元10114、供电单元10115、电源单元10116和控制单元10117。
光源单元10111例如包括诸如发光二极管(LED)等的光源，并且将光照射在摄像单元10112的摄像视野上。
摄像单元10112包括摄像元件和光学系统。光学系统包括多个设置在摄像元件前一级的透镜。照射在作为观察目标的身体组织上的光的反射光(以下称为观察光)由光学系统聚集并且引入到摄像元件。在摄像单元10112中，由摄像元件对入射的观察光进行光电转化，由此产生对应于观察光的图像信号。由摄像单元10112产生的图像信号被提供给图像处理单元10113。
图像处理单元10113包括诸如中央处理单元(CPU)或图像处理单元(GPU)等处理器，并且对由摄像单元10112产生的图像信号进行各种图像处理。图像处理单元10113向无线通信单元10114提供已由其对进行了信号处理的图像信号作为RAW数据。
无线通信单元10114对已经由图像处理单元10113进行了信号处理的图像信号进行诸如调制处理等预定处理，并且通过天线10114A将处理后的图像信号发送至外部控制装置10200。另外，无线通信单元10114通过天线10114A接收来自外部控制装置10200的与胶囊式内窥镜10100的驱动控制相关的控制信号。无线通信单元10114将从外部控制装置10200接收的控制信号提供给控制单元10117。
供电单元10115包括用于接收电力的天线线圈、用于从天线线圈产生的电流再生电力的电源再生电路、升压电路等。供电单元10115利用非接触充电原理产生电力。
电源单元10116包括蓄电池，并且存储由供电单元10115产生的电力。在图44中，为了避免复杂的图示，省略了指示来自电源单元10116的电力供应目的地的箭头等。然而，电源单元10116中存储的电力被提供至并且能够被用来驱动光源单元10111、摄像单元10112、图像处理单元10113、无线通信单元10114和控制单元10117。
控制单元10117包括诸如CPU等处理器，并且根据从外部控制装置10200向其发送的控制信号恰当地控制光源单元10111、摄像单元10112、图像处理单元10113、无线通信单元10114和供电单元10115的驱动。
外部控制装置10200包括诸如CPU或GPU等处理器、微型计算机、其中混合地集成了处理器和诸如存储器等存储元件的控制板等。外部控制装置10200通过天线10200A将控制信号发送至胶囊式内窥镜10100的控制单元10117以控制胶囊式内窥镜10100的操作。在胶囊式内窥镜10100中，例如，可以根据来自外部控制装置10200的控制信号改变光源单元10111的观察目标上的光的照射条件。另外，可以根据来自外部控制装置10200的控制信号改变图像拍摄条件(例如，摄像单元10112的帧率、曝光值等)。另外，可以根据来自外部控制装置10200的控制信号改变由图像处理单元10113处理的内容或者从无线通信单元10114发送信号的条件(例如，传输间隔、传输图像数目等)。
另外，外部控制装置10200对从胶囊式内窥镜10100向其传送的图像信号进行各种图像处理以生成用于在显示装置上显示拍摄的体内图像的图像数据。作为图像处理，例如可以执行各种信号处理，诸如显影处理(去马赛克处理)、图像质量改善处理(带宽增强处理、超分辨率处理、降噪(NR)处理和/或图像稳定处理)和/或放大处理(电子变焦处理)。外部控制装置10200控制显示装置的驱动以使显示装置基于产生的图像数据显示拍摄的体内图像。或者，外部控制装置10200还可以控制记录装置(未示出)以记录产生的图像数据或者控制打印装置(未示出)以通过打印输出产生的图像数据。
以上说明了可以应用根据本发明的技术的体内信息采集系统的示例。根据本发明的技术例如可以应用到上述组件中的摄像单元10112。这使得能够提高检测的准确性。
<内窥镜手术系统的应用示例>
根据本发明的技术(本技术)可以应用于各种产品。例如，根据本发明的技术可以应用于内窥镜手术系统。
图45是示出了可以应用根据本发明的实施例的技术(本技术)的内窥镜手术系统的示意性配置的示例的视图。
在图45中，示出了外科大夫(医生)11131正在使用内窥镜手术系统11000为在病床11133上的患者11132执行手术的状态。如图所示，内窥镜手术系统11000包括内窥镜11100、其它手术工具11110(例如气腹管11111和能量装置11112)、支撑臂装置11120(在其上支撑内窥镜11100)和推车11200，用于内窥镜手术的各种装置装载在推车11200上。
内窥镜11100包括镜筒11101和连接至镜筒11101的近端的摄像头11102，镜筒11101具有从其远端起预定长度的用于插入患者11132的体腔的区域。在所说明的示例中，内窥镜11100被说明为包括作为具有硬型的镜筒11101的刚性内窥镜。然而，内窥镜11100也可以是包括作为具有柔性的镜筒11101的柔性内窥镜。
镜筒11101在其远端具有安装物镜的开口部。光源装置11203连接至内窥镜11100，使得由光源装置11203产生的光通过在镜筒11101内部延伸的光导而被引导至镜筒的远端并且通过物镜向患者11132体腔中的观察目标照射。需要注意的是，内窥镜11100可以是前视内窥镜，或者可以是斜视内窥镜或者侧视内窥镜。
在摄像头11102的内部设置有光学系统和摄像元件，使得来自观察目标的反射光(观察光)被光学系统聚集在摄像元件上。摄像元件对观察光进行光电转换，以产生与观察光相对应的电信号，即与观察图像相对应的图像信号。图像信号被作为原始数据传输到相机控制单元(CCU)11201。
CCU 11201包括中央处理单元(CPU)、图形处理单元(GPU)等，并且集中地控制内窥镜11100和显示装置11202的操作。另外，CCU 11201从摄像头11102接收图像信号，并且针对图像信号执行用于基于图像信号显示图像的各种图像处理，例如显影处理(去马赛克处理)。
显示装置11202在CCU 11201的控制下显示基于已由CCU 11201进行了图像处理的图像信号的图像。
光源装置11203包括诸如例如发光二极管(LED)等光源，并且在对手术区域等进行成像时向内窥镜11100提供照射光。
输入装置11204是用于内窥镜手术系统11000的输入接口。使用者可以通过输入装置11204执行输入到内窥镜手术系统11000的各种类型信息或指令的输入。例如，使用者将通过内窥镜11100输入指令等来改变图像拍摄条件(照射光的类型、放大率或焦距等)。
治疗工具控制装置11205控制用于烧灼或切开组织、密封血管等的能量装置11112的驱动。气腹装置11206通过气腹管11111将气体送入患者11132的体腔内以便对体腔充气，以确保内窥镜11100的视野并且确保外科大夫的工作空间。记录器11207是能够记录与手术有关的各种类型的信息的装置。打印机11208是能够以各种形式(例如文本、图像或图形)打印与手术有关的各种类型的信息的装置。
需要注意的是，将手术区域要被成像时的照射光提供至内窥镜11100的光源装置11203可以包括诸如包含LED、激光光源或者它们的组合的白光源。在白光源包括红、绿、蓝(RGB)激光光源的组合的情况下，因为可以高精度地控制各种颜色(各个波长)的输出强度和输出时机，所以可以由光源装置11203执行拍摄图像的白平衡调整。另外，在这种情况下，如果来自各个RGB激光光源的激光束分时地照射到观察目标上，并且与照射时序同步地控制摄像头11102的摄像元件的驱动，则也能够分时地摄取对应于R、G和B各者的图像。根据此方法，即使没有为摄像元件提供滤色器，也能够获得彩色图像。
另外，可以控制光源装置11203，使得要输出的光的强度在每个预定时间改变。通过与光强度的改变的时序同步地控制摄像头11102的摄像装置的驱动从而分时地获取图像并且合成所述图像，能够创建没有曝光不足阴影和过曝高光的高动态范围的图像。
另外，光源装置11203可以被构造用于提供能够用于特殊光观察的预定波长带的光。在特殊光观察中，例如，通过利用人体组织中光吸收的波长依赖性照射与普通观察的照射光(即白光)相比更窄波段的光，进行以高对比度对预定组织(例如粘膜的表面的血管等)成像的窄带光观察。或者，在特殊光观察中，可以执行用于由通过激发光照射产生的荧光而获得图像的荧光观察。在荧光观察中，可以通过将激发光照射到身体组织上来观察来自身体组织的荧光(自体荧光观察)或者通过局部注射试剂(诸如吲哚菁绿(ICG))并且将与试剂的荧光波长对应的激发光照射到人体组织上获得荧光图像。光源装置11203可以被构造为提供适于上述的特殊光观察的窄带光和/或激发光。
图46是示出了图45中说明的摄像头11102和CCU 11201的功能配置的示例的框图。
摄像头11102包括透镜单元11401、成像单元11402、驱动单元11403、通信单元11404和摄像头控制单元11405。CCU 11201包括通信单元11411、图像处理单元11412和控制单元11413。摄像头11102和CCU 11201通过传输电缆11400彼此连接以进行通信。
透镜单元11401是设置在与镜筒11101的连接位置处的光学系统。从镜筒11101的远端摄取的观察光被引导到摄像头11102并且被引入到透镜单元11401中。透镜单元11401包括包含变焦透镜和聚焦透镜的多个透镜的组合。
成像单元11402包含的摄像元件的数量可以是一个(单板型)或者是多个(多板型)。例如，在成像单元11402被配置为多板型的成像单元的情况下，通过摄像元件生成与R、G和B的各者相对应的图像信号，并且可以合成图像信号以获得彩色图像。成像单元11402还可以被构造为具有用于分别获取用于右眼的图像信号和用于左眼的图像信号的一对摄像元件，从而用于三维(3D)显示。如果执行3D显示，则外科大夫11131能够更准确地理解手术区域中活体组织的深度。应当注意的是，在成像单元11402被配置为立体型的成像单元的情况下，与各个摄像元件相对应地设置有透镜单元11401的多个系统。
此外，摄像单元11402不是必须设置在摄像头11102上。例如，可以在镜筒11101内部的紧挨着物镜后面设置摄像单元11402。
驱动单元11403包含致动器，并且在摄像头控制单元11405的控制下，沿光轴以预定距离移动透镜单元11401的变焦透镜和聚焦透镜。因此，能够适当地调整由摄像单元11402拍摄的图像的放大率和焦点。
通信单元11404包括用于发送各种类型的信息到CCU 11201和接收来自CCU 11201的各种类型信息的通信装置。通信单元11404通过传输电缆11400将从摄像单元11402获取的图像信号作为RAW数据发送到CCU 11201。
另外，通信单元11404从CCU 11201接收用于控制摄像头11102的驱动的控制信号，并将该控制信号提供给摄像头控制单元11405。控制信息包括诸如与摄像条件相关的信息，例如指定拍摄图像的帧率的信息、指定拍摄图像时的曝光值的信息和/或指定拍摄图像的放大倍数和焦点的信息。
应当注意的是，诸如帧率、曝光值、放大倍数或焦点等的图像拍摄条件可以由用户指定或者可以由CCU 11201的控制单元11413基于获得的图像信号自动设置。在后一种情况下，内窥镜11100包括了自动曝光(AE)功能、自动聚焦(AF)功能和自动白平衡(AWB)功能。
摄像头控制单元11405基于通过通信单元11404接收到的来自CCU11201的控制信号控制摄像头11102的驱动。
通信单元11411包含用于发送各种类型的信息到摄像头11102和接收来自摄像头11102的各种类型的信息的通信装置。通过传输电缆11400，通信单元11411接收从摄像头11102向其发送的图像信号。
此外，通信单元11411向摄像头11102发送用于控制摄像头11102的驱动的控制信号。图像信号和控制信号可以通过电通信、光通信等传输。
图像处理单元11412对从摄像头11102向其发送的RAW数据形式的图像信号执行各种图像处理。
控制单元11413执行与由内窥镜11100对手术区域等的摄像和通过对手术区域等的摄像而获得的拍摄图像的显示相关的各种类型的控制。例如，控制单元11413创建用于控制摄像头11102的驱动的控制信号。
此外，控制单元11413基于已经由图像处理单元11412进行了图像处理的图像信号控制显示装置11202显示对手术区域等成像的被摄图像。因此，控制单元11413可以使用各种图像识别技术来识别所拍摄图像中的各种对象。例如，控制单元11413可以通过检测包含在拍摄图像中的对象的边缘的形状、颜色等来识别例如镊子等手术工具、特定的活体区域、出血、当使用能量装置11112时的雾等等。当控制单元11413控制显示装置11202显示拍摄的图像时，控制单元11413可以使用识别的结果使得以与手术区域的图像交叠的方式显示各种类型的手术支持信息。当以交叠的方式显示手术支持信息并且呈现给外科大夫11131时，能够减轻外科大夫11131的负担，并且外科医生11131可以确信地进行手术。
将摄像头11102和CCU 11201彼此连接的传输电缆11400是能够用于电信号通信的电信号电缆、能够用于光通信的光纤或者能够用于电通信和光通信的复合电缆。
这里，虽然在所说明的示例中，通过使用传输电缆11400的有线通信来执行通信，但是也可以通过无线通信来执行摄像头11102和CCU11201之间的通信。
上文已经给出了可以应用根据本发明的技术的内窥镜手术系统的示例的说明。根据本发明的技术可以应用于上述组件中的摄像单元11402。将根据本发明的技术应用于摄像单元11402提高了检测精度。
需要注意的是，这里将内窥镜手术系统作为示例进行了说明，但是根据本发明的技术例如可以另外应用于例如显微手术系统等。
<移动体的应用示例>
根据本发明的技术(本技术)可以应用到各种产品。例如，根据本发明的实施例的技术可以实现为安装在诸如汽车、电动车、混合动力汽车、摩托车、自行车、个人移动设备、飞机、无人机、船舶、机器人、建筑机械和农业机械(拖拉机)等任意类型的移动体上的装置。
图47是示出了作为可以应用根据本发明的实施例的技术的移动体控制系统的示例的车辆控制系统的示意性配置的示例的框图。
车辆控制系统12000包含通过通信网络12001彼此连接的多个电控制单元。在图47说明的例子中，车辆控制系统12000包括驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040和集成控制单元12050。此外，示出了作为集成控制单元12050的功能配置的微型计算机12051、声音图像输出部12052和车载网络接口(I/F)12053。
驱动系统控制单元12010根据各种类型的程序控制与车辆的驱动系统相关的装置的操作。例如，驱动系统控制单元12010用作如下装置的控制装置：诸如内燃机、驱动马达等用于产生车辆驱动力的驱动力产生装置、将驱动力传递到车轮的驱动力传递机构、调整车辆转向角的转向机构、产生车辆制动力的制动装置等。
车身系统控制单元12020根据各种类型的程序控制设置在车身上的各种类型的装置的操作。例如，车身系统控制单元12020用作无钥匙进入系统、智能钥匙系统、电动车窗装置或诸如前照灯、倒车灯、刹车灯、转向灯、雾灯等各种灯的控制装置。在这种情况下，可以向车身系统控制单元12020输入从替代钥匙的移动装置发送的无线电波或者各种开关的信号。车身系统控制单元12020接收这些无线电波或者信号的输入，并且控制车辆的门锁装置、电动车窗装置或车灯等。
车外信息检测单元12030检测关于包含车辆控制系统12000的车辆的外部的信息。例如，车外信息检测单元12030连接至成像部12031。车外信息检测单元12030使成像部12031对车辆外部的图像成像，并且接收所成像的图像。基于所接收到的图像，车外信息检测单元12030可以执行检测诸如人、车辆、障碍物、标志、路面上的字符等的对象的处理，或者检测距上述对象的距离的处理。
成像部12031是接收光线并且输出与接收到光的光量相对应的电信号的光学传感器。成像部12031可以将电信号作为图像输出，或者可以将电信号作为关于测量的距离的信息输出。此外，由成像部12031接收的光可以是可见光，或者可以是诸如红外线等不可见光。
车内信息检测单元12040检测关于车辆的内部的信息。车内信息检测单元12040例如与检测驾驶员状态的驾驶员状态检测部12041连接。驾驶员状态检测部12041例如包括拍摄驾驶员的相机。基于从驾驶员状态检测部12041输入的检测信息，车内信息检测单元12040可以计算驾驶员的疲劳程度或者驾驶员的集中程度，或者可以确定驾驶员是否在打瞌睡。
微型计算机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获取的关于车辆内部或外部的信息来计算驱动力产生装置、转向机构或者制动装置的控制目标值，并且向驾驶系统控制单元12010输出控制命令。例如，微型计算机12051可以执行旨在实现高级驾驶员辅助系统(ADAS)的功能的协同控制，ADAS功能包括用于车辆的碰撞避免或冲击减缓、基于跟车距离的跟随驾驶、车速保持驾驶、车辆碰撞警告、车辆偏离车道警告等。
此外，通过基于由车外信息检测单元12030或车内信息检测单元12040获取的关于车辆外部或内部的信息控制驱动力产生装置、转向机构、制动装置等，微型计算机12051能够执行旨在实现自动驾驶等的协同控制，所述自动驾驶使得车辆能够在不依赖驾驶员的操作的情况下自主的行驶。
此外，基于由车外信息检测单元12030获取的关于车辆外部的信息，微型计算机12051可以向车身系统控制单元12020输出控制命令。例如，微型计算机12051可以例如根据由车外信息检测单元12030检测到的前方车辆或迎面而来的车辆的位置，通过控制前照灯以从远光变为近光来执行旨在防止眩光的协同控制。
声音图像输出部12052将声音或者图像中的至少一者的输出信号发送到能够在视觉或者听觉上通知车辆的乘客或车辆外部的输出装置。在图47的示例中，音频扬声器12061、显示部12062和仪表板12063被示出为输出装置。显示部12062例如可以包括车载显示器和平视显示器中的至少一者。
图48是说明成像部12031的安装位置的示例的示意图。
在图48中，成像部12031包括成像部12101、成像部12102、成像部12103、成像部12104和成像部12105。
成像部12101、成像部12102、成像部12103、成像部12104和成像部12105例如设置在车辆12100的前鼻、侧视镜、后保险杠和后门上的位置以及车内的挡风玻璃的上部的位置等。设置在前鼻的成像部12101和设置在车内的挡风玻璃上部的成像部12105主要获取车辆12100的前方的图像。设置在侧视镜的成像部12102和成像部12103主要获取车辆12100的两侧的图像。设置在后保险杠或后门上的成像部12104主要获取车辆12100的后方的图像。设置在车内的挡风玻璃上部的成像部12105主要用于检测前方车辆、行人、障碍物、信号、交通标志、车道等。
顺便提及地，图48示出了成像部12101至成像部12104的成像范围的示例。成像范围12111代表设置在前鼻的成像部12101的成像范围。成像范围12112和12113分别代表设置在侧视镜的成像部12102和成像部12103的成像范围。成像范围12114代表设置在后保险杠或后盖上的成像部12104的成像范围。例如，通过叠加由成像部12101至成像部12104成像的图像数据获得从上面观察的车辆12100的鸟瞰图像。
成像部12101至成像部12104中的至少一者可以具有获取距离信息的功能。例如，成像部12101至成像部12104中的至少一个可以是由多个成像元件组成的立体相机，或者可以使具有用于相位差检测的像素的成像元件。
例如，基于从成像部12101至成像部12104获取的距离信息，微型计算机12051可以确定在成像范围12111到成像范围12114内的各个三维对象的距离和所述距离的时间变化(相对于车辆12100的相对速度)，并且从而提取特别是在车辆12100的行驶路径上的并且以预定速度(例如，等于或大于0千米/小时)沿着与车辆12100大致相同的方向行驶的最靠近的三维物体作为前方车辆。此外，微型计算机12051可以预先设定保持在前方车辆前面的跟随距离，并且进行自动制动控制(包括跟随停止控制)、自动加速控制(包括跟随起动控制)等。因此，能够执行旨在使车辆不依赖于驾驶员的操作而自动行驶的自动驾驶等的协同控制。
例如，基于从成像部12101至成像部12104获取的距离信息，微型计算机12501可以将关于三维物体的三维物体数据分类为两轮车辆、标准车辆、大型车辆、行人、电线杆和其它三维物体的三维对象数据，提取分类后的三维对象数据，并且使用提取的三维物体数据用于障碍物的自动躲避。例如，微型计算机12051将车辆12100周围的障碍物分类为车辆12100的驾驶员能够视觉识别的障碍物和车辆12100的驾驶员难以视觉识别的障碍物。然后，微型计算机12051确定用于指示与各个障碍物碰撞的风险的碰撞风险。在碰撞风险等于或者高于设定值并且因此存在碰撞可能性的情况下，微型计算机12051经由音频扬声器12061或者显示部12062向驾驶员发出警告，并且通过驱动系统控制单元12010执行强制减速或者规避转向。微型计算机12051从而能够协助驾驶以避免碰撞。
成像部12101至成像部12104中至少一者可以是检测红外线的红外相机。微型计算机12051可以例如通过确定成像部12101至成像部12104成像的图像中是否存在行人来识别行人。例如，对行人的这种识别是通过如下步骤执行的：提取作为红外相机的成像部12101至成像部12104的成像图像中的特征点的步骤；以及对一系列代表物体轮廓的特征点进行模式匹配处理以确定是否是行人的步骤。如果微型计算机12051确定在成像部12101至成像部12104的成像图像中存在行人，并因此识别出了行人，则声音图像输出部12052控制显示部12062以使得用于强调的方形轮廓线被显示为叠加在识别的行人上。此外，声音图像输出部12052还可以控制显示部12062，以便在需要的位置显示代表行人的图标等。
以上已经说明了可以应用本发明的技术的车辆控制系统的示例。根据本发明的技术可以应用到上述组件中的成像部12031。将本发明的技术应用到成像部12031使得能够获取更容易观看的拍摄图像。这使得能够减轻驾驶员的疲劳。
以上已经参照实施例和变型例说明了本发明，但是，本发明的内容不限于上述实施例。本发明可以以各种方式进行修改。例如，在上述实施例等中成像装置的构造只是示例，并且还可以包括其它层。此外，各层的材料和厚度也仅仅是示例。上述的这些不是限制性的。
此外，在上述实施例等中，已经说明了其中支撑基板31设置有传感器芯片11、逻辑芯片21、第一存储芯片61或第二存储芯片71的示例，但是支撑基板31可以设置有具有其它功能的芯片。
此外，布置在支撑基板31的芯片可以包括除硅(Si)外的半导体材料。例如，可以包括复合半导体材料、有机半导体材料等。或者，在支撑基板31上可以布置有MEMS(微机电系统)。
此外，在上述第二实施例中，已经说明了在支撑基板31上设置有挖掘部(挖掘部31E、挖掘部31EA和挖掘部31EB)(图14等)的情况，但是，支撑基板31可以设置有两个挖掘部(图26)或四个或更多挖掘部。
此外，在上述第二实施例中，已经说明了支撑基板31设置有逻辑芯片21、第一存储芯片61和第二存储芯片71的情况(图14等)，但是，支撑基板31可以设置有具有任意功能的芯片。例如，支撑基板31可以设置有两个或更多逻辑芯片。
此外，在上述第三实施例中，已经说明了在挖掘部31E中设置有从挖掘部31E的边缘向其内侧延伸的凸出部G的情况(图28等)，但是，也可以通过部分地延伸挖掘部31E来获得位置限定器。
此外，在上述实施例等中，已经说明了根据本发明的技术应用到成像装置的情况，但是根据本发明的技术可以应用到除成像装置外的通用半导体装置。
在上述实施例等中声明的效果只是示例。本发明的效果可以是其它效果或者还可以包括其它效果。
需要注意的是，本发明可以具有以下构造：
(1)
一种成像装置，其包括：
第一芯片；
支撑基板，所述支撑基板包括挖掘部，所述挖掘部位于与所述第一芯片相对的区域中并且具有凹入的形状或者洞的形状；和
第二芯片，所述第二芯片布置在所述支撑基板的所述挖掘部中并且电连接至所述第一芯片，其中
所述第一芯片或所述第二芯片的至少一者具有光电转换功能。
(2)
根据(1)所述的成像装置，其中，所述第一芯片具有与所述第二芯片相对的区域和与所述挖掘部外侧的所述支撑基板相对的区域。
(3)
根据(1)或(2)所述的成像装置，其中，所述挖掘部的深度与所述第二芯片的厚度相同或者大于所述第二芯片的厚度。
(4)
根据(1)或(2)所述的成像装置，其中，
所述支撑基板的所述挖掘部具有所述洞的形状，并且
所述第二芯片的后表面设置在与所述挖掘部外侧的所述支撑基板的后表面相同的平面。
(5)
根据(1)至(4)中任一项所述的成像装置，进一步包括第一布线层，所述第一布线层布置在所述支撑基板和所述第一芯片之间，所述第一布线层包括将所述第二芯片连接至所述第一芯片的布线。
(6)
根据(5)所述的成像装置，其中，
所述第一布线层进一步包括外部连接端子，并且
所述支撑基板具有贯穿孔，所述贯穿孔在与所述外部连接端子相对的位置处。
(7)
根据(1)至(6)中任一项所述的成像装置，其中，
所述支撑基板包括多个所述挖掘部，并且
所述第二芯片被布置在所述多个挖掘部的各者中。
(8)
根据(7)所述的成像装置，其中，多个所述挖掘部的至少一部分的面积或深度中的至少一者是互不相同的。
(9)
根据(7)或(8)所述的成像装置，进一步包括第二布线层，所述第二布线层被布置在所述支撑基板和所述第一芯片之间，所述第二布线层包括用于将多个所述第二芯片彼此连接的布线。
(10)
根据(1)至(9)中任一项所述的成像装置，其中，所述支撑基板包括位于所述挖掘部处的位置限定器，所述位置限定器用于固定所述第二芯片的位置。
(11)
根据(10)所述的成像装置，其中
所述位置限定器包括凸出部，所述凸出部从所述挖掘部的边缘向所述挖掘部的内侧延伸，并且
所述第二芯片包括与所述凸出部嵌合的切口部。
(12)
根据(11)所述的成像装置，其中，所述凸出部的前表面设置在与所述挖掘部外侧的所述支撑基板的前表面相同的平面。
(13)
根据(11)所述的成像装置，其中，所述凸出部的前表面设置在比所述挖掘部外侧的所述支撑基板的前表面更靠近所述支撑基板的后表面的位置处。
(14)
根据(10)至(13)中任一项所述的成像装置，其中，所述支撑基板包括在位于所述挖掘部处的多个所述位置限定器。
(15)
根据(1)至(14)中任一项所述的成像装置，其中，所述第二芯片通过CuCu接合电连接至所述第一芯片。
(16)
根据(1)至(15)中任一项所述的成像装置，其中，所述支撑基板包括硅(Si)基板。
(17)
根据(1)至(16)中任一项所述的成像装置，其中，所述第二芯片包含硅。
(18)
根据(1)至(17)中任一项所述的成像装置，进一步包括第三芯片，所述第三芯片设置在所述支撑基板和所述第一芯片之间，所述第三芯片电连接至所述第一芯片。
(19)
根据(1)至(18)中任一项所述的成像装置，其中，所述第一芯片具有光电转换功能。
(20)
根据(1)至(18)中任一项所述的成像装置，其中，所述第二芯片具有光电转换功能。
本申请要求于2018年5月28日向日本专利局申请的日本专利申请第2018-101579号的优先权，通过引用在本文中合入其全部内容。
本领域的技术人员应当理解的是，在所附权利要求或其等同物的范围内，根据设计需要和其他因素可以发生各种修改、组合、子组合和变化。

Claims (20)

1.一种成像装置，其包括：
第一芯片；
支撑基板，所述支撑基板包括挖掘部，所述挖掘部位于与所述第一芯片相对的区域中并且具有凹入的形状或者洞的形状；和
第二芯片，所述第二芯片布置在所述支撑基板的所述挖掘部中并且电连接至所述第一芯片，其中
所述第一芯片或所述第二芯片的至少一者具有光电转换功能。
2.根据权利要求1所述的成像装置，其中，所述第一芯片具有与所述第二芯片相对的区域和与所述挖掘部外侧的所述支撑基板相对的区域。
3.根据权利要求1所述的成像装置，其中，所述挖掘部的深度与所述第二芯片的厚度相同或者大于所述第二芯片的厚度。
4.根据权利要求1所述的成像装置，其中，
所述支撑基板的所述挖掘部具有所述洞的形状，并且
所述第二芯片的后表面设置在与所述挖掘部外侧的所述支撑基板的后表面相同的平面。
5.根据权利要求1所述的成像装置，进一步包括第一布线层，所述第一布线层布置在所述支撑基板和所述第一芯片之间，所述第一布线层包括将所述第二芯片连接至所述第一芯片的布线。
6.根据权利要求5所述的成像装置，其中，
所述第一布线层进一步包括外部连接端子，并且
所述支撑基板具有贯穿孔，所述贯穿孔在与所述外部连接端子相对的位置处。
7.根据权利要求1所述的成像装置，其中，
所述支撑基板包括多个所述挖掘部，并且
所述第二芯片被布置在所述多个挖掘部的各者中。
8.根据权利要求7所述的成像装置，其中，多个所述挖掘部的至少一部分的面积或深度中的至少一者是互不相同的。
9.根据权利要求7所述的成像装置，进一步包括第二布线层，所述第二布线层被布置在所述支撑基板和所述第一芯片之间，所述第二布线层包括用于将多个所述第二芯片彼此连接的布线。
10.根据权利要求1所述的成像装置，其中，所述支撑基板包括位于所述挖掘部处的位置限定器，所述位置限定器用于固定所述第二芯片的位置。
11.根据权利要求10所述的成像装置，其中
所述位置限定器包括凸出部，所述凸出部从所述挖掘部的边缘向所述挖掘部的内侧延伸，并且
所述第二芯片包括与所述凸出部嵌合的切口部。
12.根据权利要求11所述的成像装置，其中，所述凸出部的前表面设置在与所述挖掘部外侧的所述支撑基板的前表面相同的平面。
13.根据权利要求11所述的成像装置，其中，所述凸出部的前表面设置在比所述挖掘部外侧的所述支撑基板的前表面更靠近所述支撑基板的后表面的位置处。
14.根据权利要求10所述的成像装置，其中，所述支撑基板包括在位于所述挖掘部处的多个所述位置限定器。
15.根据权利要求1所述的成像装置，其中，所述第二芯片通过CuCu接合电连接至所述第一芯片。
16.根据权利要求1所述的成像装置，其中，所述支撑基板包括硅(Si)基板。
17.根据权利要求1所述的成像装置，其中，所述第二芯片包含硅。
18.根据权利要求1所述的成像装置，进一步包括第三芯片，所述第三芯片设置在所述支撑基板和所述第一芯片之间，所述第三芯片电连接至所述第一芯片。
19.根据权利要求1所述的成像装置，其中，所述第一芯片具有光电转换功能。
20.根据权利要求1所述的成像装置，其中，所述第二芯片具有光电转换功能。
CN201980034099.8A 2018-05-28 2019-04-19 成像装置 Pending CN112189260A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-101579 2018-05-28
JP2018101579 2018-05-28
PCT/JP2019/016759 WO2019230243A1 (ja) 2018-05-28 2019-04-19 撮像装置

Publications (1)

Publication Number Publication Date
CN112189260A true CN112189260A (zh) 2021-01-05

Family

ID=68697973

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980034099.8A Pending CN112189260A (zh) 2018-05-28 2019-04-19 成像装置

Country Status (3)

Country Link
US (1) US20210249458A1 (zh)
CN (1) CN112189260A (zh)
WO (1) WO2019230243A1 (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1606808A (zh) * 2002-03-08 2005-04-13 浜松光子学株式会社 检测器
JP2005242242A (ja) * 2004-02-27 2005-09-08 Toshiba Corp 画像センサパッケージおよびカメラモジュール
US20080308928A1 (en) * 2007-06-13 2008-12-18 Industrial Technology Research Institute Image sensor module with a three-dimensional die-stacking structure
WO2009096240A1 (ja) * 2008-01-31 2009-08-06 Kyushu Institute Of Technology 半導体チップパッケージ及びその製造方法
CN102683359A (zh) * 2011-02-24 2012-09-19 索尼公司 固体摄像装置、其制造方法、电子设备和半导体装置
CN103311257A (zh) * 2012-03-15 2013-09-18 索尼公司 固体摄像器件和相机系统
CN103378109A (zh) * 2012-04-27 2013-10-30 台湾积体电路制造股份有限公司 用于垂直集成的背照式图像传感器的装置
US20140306294A1 (en) * 2013-04-11 2014-10-16 Taiwan Semiconductor Manufacturing Co. Ltd. Gap Fill Self Planarization on Post EPI
CN104882456A (zh) * 2014-02-27 2015-09-02 千昞泰 图像传感器芯片封装件
CN106847796A (zh) * 2015-11-19 2017-06-13 三星电子株式会社 Led芯片、光源模块、led显示面板及包括其的led显示设备
US20180053732A1 (en) * 2016-08-19 2018-02-22 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002064177A (ja) * 2000-08-18 2002-02-28 Sony Corp 半導体素子およびその製造方法
JP2005039227A (ja) * 2003-07-03 2005-02-10 Matsushita Electric Ind Co Ltd 半導体内蔵モジュールとその製造方法
CN101562175B (zh) * 2008-04-18 2011-11-09 鸿富锦精密工业（深圳）有限公司 影像感测器封装结构及其应用的成像装置
US9136293B2 (en) * 2012-09-07 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for sensor module
JP6230124B2 (ja) * 2014-12-05 2017-11-15 太陽誘電株式会社 撮像素子内蔵基板及びその製造方法、並びに撮像装置
KR20160132751A (ko) * 2015-05-11 2016-11-21 삼성전기주식회사 전자부품 패키지 및 그 제조방법
US9935148B2 (en) * 2015-07-13 2018-04-03 Xintec Inc. Method for forming chip package having chip connected to sensing device with redistribution layer in insulator layer
KR102524841B1 (ko) * 2016-05-31 2023-04-25 에스케이하이닉스 주식회사 웨이퍼 레벨 커브드 이미지 센서 및 그 제조 방법
JP6732932B2 (ja) * 2016-10-27 2020-07-29 京セラ株式会社 撮像素子実装用基体、撮像装置および撮像モジュール
JP6851773B2 (ja) * 2016-10-31 2021-03-31 キヤノン株式会社 半導体装置
JP2018078274A (ja) * 2016-11-10 2018-05-17 サムソン エレクトロ−メカニックス カンパニーリミテッド． イメージセンサー装置及びそれを含むイメージセンサーモジュール
US11538842B2 (en) * 2017-12-28 2022-12-27 Industrial Technology Research Institute Chip scale package structures

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1606808A (zh) * 2002-03-08 2005-04-13 浜松光子学株式会社 检测器
JP2005242242A (ja) * 2004-02-27 2005-09-08 Toshiba Corp 画像センサパッケージおよびカメラモジュール
US20080308928A1 (en) * 2007-06-13 2008-12-18 Industrial Technology Research Institute Image sensor module with a three-dimensional die-stacking structure
WO2009096240A1 (ja) * 2008-01-31 2009-08-06 Kyushu Institute Of Technology 半導体チップパッケージ及びその製造方法
CN102683359A (zh) * 2011-02-24 2012-09-19 索尼公司 固体摄像装置、其制造方法、电子设备和半导体装置
CN103311257A (zh) * 2012-03-15 2013-09-18 索尼公司 固体摄像器件和相机系统
CN103378109A (zh) * 2012-04-27 2013-10-30 台湾积体电路制造股份有限公司 用于垂直集成的背照式图像传感器的装置
US20140306294A1 (en) * 2013-04-11 2014-10-16 Taiwan Semiconductor Manufacturing Co. Ltd. Gap Fill Self Planarization on Post EPI
CN104882456A (zh) * 2014-02-27 2015-09-02 千昞泰 图像传感器芯片封装件
CN106847796A (zh) * 2015-11-19 2017-06-13 三星电子株式会社 Led芯片、光源模块、led显示面板及包括其的led显示设备
US20180053732A1 (en) * 2016-08-19 2018-02-22 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package

Also Published As

Publication number Publication date
WO2019230243A1 (ja) 2019-12-05
US20210249458A1 (en) 2021-08-12

Similar Documents

Publication Publication Date Title
US11784197B2 (en) Solid-state imaging unit, method of producing the same, and electronic apparatus
US11830898B2 (en) Wafer level lens
US11784147B2 (en) Semiconductor device and manufacturing method of semiconductor device
CN113169202A (zh) 背面照射型固体摄像装置及其制造方法、摄像装置以及电子设备
US20220231057A1 (en) Imaging device
JP7372258B2 (ja) 半導体素子およびその製造方法
US20220185659A1 (en) Imaging device
WO2019188131A1 (ja) 半導体装置および半導体装置の製造方法
US20240088191A1 (en) Photoelectric conversion device and electronic apparatus
US20220005853A1 (en) Semiconductor device, solid-state imaging device, and electronic equipment
US11862662B2 (en) Image device
TW202036881A (zh) 攝像元件及電子機器
CN112189260A (zh) 成像装置
US11355421B2 (en) Semiconductor device, manufacturing method for semiconductor, and imaging unit
TWI844563B (zh) 攝像元件、半導體元件及電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination