CN104332480A - 堆栈式传感器芯片结构及其制备方法 - Google Patents

Abstract

本发明公开的一种堆栈式传感器芯片结构及其制备方法，通过在像素器件晶圆和逻辑器件晶圆之间增加一转换器件晶圆，从而可以将像素器件晶圆上原来放置行选择器件、源极跟随器件、复位器件的区域腾出来，增加了像素感光区域的面积，提高了芯片的感光性能，从而提升了低光照条件下的拍摄效果，并且增强了像素区传输栅与行选择器件、源极跟随器件、复位器件之间的隔离，进而降低了暗电流、噪声等参数，且本发明设计科学合理，与传统工艺的兼容性强，易于实现。

Description

堆栈式传感器芯片结构及其制备方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种堆栈式传感器芯片结构及其制备方法。

背景技术

目前，提高芯片的感光性能有很多途径，堆栈式传感器芯片本身是基于普通背照式传感器芯片的一种提升，在不增加芯片面积的前提下增大了像素区面积，从而提高了芯片的感光性能，堆栈式传感器芯片是由两片不同结构的晶圆粘合而成的。一片是像素器件晶圆，包括像素器件衬底101、覆盖该像素器件衬底101表面的像素器件介质层102、设置在像素器件介质层102中的传输栅103、转换器件104(包括行选择器件、源极跟随器件以及复位器件)以及像素器件金属布线层105，如图1所示；另一片是逻辑器件晶圆，包括逻辑器件衬底201、逻辑器件介质层202以及逻辑器件金属布线层203，该逻辑器件晶圆上还设置有若干逻辑器件(图中未示出)，如图2所示；然后，通过逻辑器件金属布线层203上方的逻辑器件介质层202和像素器件晶圆中的像素器件介质层102进行粘合，紧是将像素器接着件衬底101进行减薄，形成如图3所示的结构；然后再进行深硅穿孔、金属沉积等堆栈式晶背工艺。通过堆栈式工艺，把逻辑器件独立分开，放在像素器件晶圆的背后，从而增加了前方像素区的面积。

此外，还可以通过增加阱区离子注入量及注入深度，牺牲像素数量增大像素面积，垂直传输栅结构等方式提升芯片的感光性能，但是仍需要寻找其他方法增大提升空间，因此仍需要对堆栈式传感器芯片结构进行改进以进一步提升堆栈式传感器的性能。

中国专利(公开号：CN103733342A)公开了一种基底堆栈的图像传感器，其中根据该发明的基底堆栈图像传感器以如下方式设置：第一光电二极管形成于第一基底，第二光电二极管形成于第二基底，所述两个基底相互对齐和粘合以使得所述两个光电二极管相互电耦合，从而在一个像素内形成完整的光电二极管，进而得到一种具有双重检测功能的具有高的量子效率而不会导致串音的基底堆栈图像传感器。

中国专利(公开号：CN102820313A)公开了一种CMOS图像传感器，至少包括半导体衬底及位于所述半导体衬底中的多个像素单元，其中，各该像素单元至少包括第一感光器件、第二感光器件、像素读出电路、及隔离结构。相较于现有的CMOS图像传感器而言，该发明在传统的CMOS图像传感器中增加的第二感光器件，使该发明的感光器件的输出响应曲线为非线性，对应同样的输出电压摆幅而言，增大了CMOS图像传感器可以感知光的最大范围，即照明水平的最大值，从而提高了图像传感器的动态范围；同时本发明保持现有的CMOS图像传感器的像素读出电路的连接方式，保证了CMOS图像传感器的捕获图像质量。

上述两件专利均未公开本发明在像素器件晶圆和逻辑器件晶圆之间增加一转换器件晶圆以进一步增大堆栈式传感器芯片的像素感光区面积的技术方案。

发明内容

针对上述存在的问题，本发明公开一种堆栈式传感器芯片结构及其制备方法，以克服现有技术中堆栈式传感器芯片的像素感光区面积过小，以及像素区传输栅与源极跟随器件、行选择器件以及复位器件之间的隔离不强的问题。

为了实现上述目的，本发明记载了一种堆栈式传感器芯片结构，其中，包括：逻辑器件晶圆、覆盖于所述逻辑器件晶圆上表面的转换器件晶圆以及覆盖于所述转换器件晶圆上表面的像素器件晶圆；

所述像素器件晶圆中设置有若干传输栅，所述转换器件晶圆中设置有行选择器件、源极跟随器件以及复位器件；

其中，所述源极跟随器件的栅极和所述复位器件的漏极均与所述若干传输栅共享的浮置扩散区连接，以形成一传感器。

上述的堆栈式传感器芯片结构，其中，所述像素器件晶圆与转换器件晶圆通过堆栈式工艺粘合在一起；

所述转换器件晶圆与逻辑器件晶圆也通过堆栈式工艺粘合在一起。

上述的堆栈式传感器芯片结构，其中，采用混合粘合工艺将所述像素器件晶圆与转换器件晶圆粘合在一起。

上述的堆栈式传感器芯片结构，其中，所述转换器件晶圆的厚度为1-4μm。

上述的堆栈式传感器芯片结构，其中，所述结构适用于2T、4T和8T的图像传感器。

上述的堆栈式传感器芯片结构，其中，所述结构包括像素区和逻辑区；

所述像素区包括所述像素器件晶圆与所述转换器件晶圆；

所述逻辑区包括所述逻辑器件晶圆；

其中，所述像素器件晶圆、所述转换器件晶圆与所述逻辑器件晶圆中均具有金属布线，通过若干金属连接线将各所述金属布线之间予以连接。

本发明还提供了一种堆栈式传感器芯片结构的制备方法，其中，包括如下步骤：

提供一具有若干传输栅的像素器件晶圆、一具有行选择器件、源极跟随器件、复位器件的转换器件晶圆和一逻辑器件晶圆；

通过堆栈式工艺将所述像素器件晶圆与所述转换器件晶圆的上表面以及所述逻辑器件晶圆与所述转换器件晶圆的下表面粘合在一起后，形成一堆栈式传感器芯片结构；

其中，所述源极跟随器件的栅极和所述复位器件的漏极均与若干所述传输栅共享的浮置扩散区连接，以形成一传感器。

上述的堆栈式传感器芯片结构的制备方法，其中，采用混合粘合工艺将所述像素器件晶圆和转换器件晶圆的上表面粘合在一起。

上述的堆栈式传感器芯片结构的制备方法，其中，所述堆栈式传感器芯片结构包括像素区和逻辑区；

所述像素区包括所述像素器件晶圆与所述转换器件晶圆；

所述逻辑区包括所述逻辑器件晶圆；

其中，所述像素器件晶圆、所述转换器件晶圆与所述逻辑器件晶圆中均具有金属布线，通过若干金属连接线将各所述金属布线之间予以连接。

上述的堆栈式传感器芯片结构的制备方法，其中，所述转换器件晶圆的厚度为1-4μm。

上述发明具有如下优点或者有益效果：

本发明公开的一种堆栈式传感器芯片结构及其制备方法，通过在像素器件晶圆和逻辑器件晶圆之间增加一转换器件晶圆，从而可以将像素器件晶圆上原来放置行选择器件、源极跟随器件、复位器件的区域腾出来，增加了像素感光区域的面积，提高了芯片的感光性能，从而提升了低光照条件下的拍摄效果，并且增强了像素区传输栅与行选择器件、源极跟随器件、复位器件之间的隔离，进而降低了暗电流、噪声等参数。

具体附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。

图1是本发明背景技术中像素器件晶圆的结构示意图；

图2是本发明背景技术中逻辑器件晶圆的结构示意图；

图3是本发明背景技术中堆栈式传感器芯片的结构示意图；

图4是本发明图像传感器的像素区单元电路图；

图5是本发明图像传感器的像素区电路图；

图6是本发明实施例中像素器件晶圆的结构示意图；

图7是本发明实施例中转换器件晶圆的结构示意图；

图8是本发明实施例中逻辑器件晶圆的结构示意图；

图9是本发明实施例中堆栈式传感器芯片的结构示意图。

具体实施方式

下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。

图9是本发明实施例中堆栈式传感器芯片的结构示意图；如图9所示：

本实施例涉及一种堆栈式传感器芯片结构，可以适用于2T、4T和8T的图像传感器或其他像素区结构，具体包括：逻辑器件晶圆2、覆盖于该逻辑器件晶圆2上表面的转换器件晶圆3以及覆盖于该转换器件晶圆3上表面的倒置的像素器件晶圆1；上述像素器件晶圆1上设置有若干传输栅13，转换器件晶圆2上设置有行选择器件35、源极跟随器件34以及复位器件33；上述源极跟随器件34的栅极、复位器件33的漏极均与若干传输栅13共享的浮置扩散区连接，形成一传感器。

在本发明的实施例中，传输栅13通过浮置扩散区与源极跟随器件34和复位器件33的连接，加上转换器件晶圆中行选择器件35、源极跟随器件34、复位器件33之间的连接，最终将四个器件连接在一起，形成最基本的像素单元。

具体的，上述像素器件晶圆1包括像素器件衬底11＇、位于该像素器件衬底11＇上表面的传输栅13、位于该器件衬底11＇和传输栅13之上的像素器件介质层12＇、以及与传输栅13连通且位于该像素器件介质层12＇上表面(粘合面)的第一金属层14；上述转换器件晶圆3包括转换器件衬底31＇，位于该转换器件衬底31＇上表面的行选择器件35、源极跟随器件34以及复位器件33，位于该转换器件衬底31＇和行选择器件35、源极跟随器件34以及复位器件33之上的转换器件介质层32＇，以及与源极跟随器件34以及复位器件33连通的且位于该转换器件介质层32＇上表面(粘合面)的第二金属层36；上述逻辑器件晶圆2包括逻辑器件衬底21＇，位于该逻辑器件衬底21＇上表面的逻辑器件介质层22＇以及位于该逻辑器件介质层22＇中的逻辑器件金属布线23，该逻辑器件晶圆上还设置有若干逻辑器件(图中未示出)。

在本发明的实施例中，堆栈式传感器芯片结构包括像素区和逻辑区；其中，像素区包含像素器件晶圆1和转换器件晶圆3，即上述传输栅13、源极跟随器件34、行选择器件35及复位器件33均位于该像素区中，且传输栅13位于像素区中的感光区和浮置扩散区之间。逻辑区包含逻辑器件晶圆2；且像素器件晶圆1、逻辑器件晶圆2和转换器件晶圆3均包含各自的金属布线(像素器件晶圆1和转换器件晶圆3的金属布线图中未示出)，金属连接线4(在实际的工艺中，具有若干金属连接线，作为示意，图中仅示部分金属连接线)依次连接像素器件晶圆1、转换器件晶圆3、逻辑器件晶圆2中各自的金属布线，由此将三片晶圆以及各晶圆内的不同器件连接在一起。

优选的，上述逻辑器件晶圆2与转换器件晶圆3之间以及上述转换器件晶圆3与所述像素器件晶圆1之间均通过堆栈式工艺粘合在一起，即通过堆栈式工艺将转换器件晶圆3的上表面和像素器件晶圆1粘合在一起、下表面和逻辑器件晶圆2粘合在一起形成一堆栈式传感器芯片结构；粘合时，上述第二金属层36和上述第一金属层14粘合在一起，上述转换器件介质层32＇的上表面和上述像素器件介质层12＇的上表面粘合在一起。逻辑器件介质层22＇的上表面和转换器件衬底31＇的下表面粘合在一起，在本发明的实施例中，上述转换器件介质层32＇和上述像素器件介质层12＇的顶层(粘合面)的材质均为氧化物(如氧化硅等)，因此采用氧化物和氧化物粘合、金属和金属粘合的混合粘合工艺将上述像素器件晶圆1和上述转换器件晶圆3粘合在一起，优选的上述逻辑器件介质层22＇的顶部材质也为氧化物(如氧化硅等)，其中，混合粘合工艺就是同时将粘合面上的不同化合物之间进行粘合。这里是指同时对氧化硅和氧化硅、金属和金属进行粘合。

在本发明的实施例中，首先将像素器件晶圆1和上述转换器件晶圆3粘合在一起，然后再将上述转换器件晶圆3和逻辑器件晶圆2粘合在一起。

优选的，上述转换器件晶圆的厚度为1-4μm(例如1μm、2μm、3μm或者4μm等)，该厚度可为较厚的转换器件晶圆通过减薄工艺得到。

在本发明的实施例中，上述逻辑器件晶圆2的厚度可在原来的基础(如一般的逻辑器件晶圆)上减薄1-4μm，从而使得堆栈式传感器芯片的厚度满足工艺的需求。

以4T图像传感器为例，图4是本发明图像传感器的像素区单元电路图；图5是本发明图像传感器的像素区电路图；如图4和图5所示：

堆栈式传感器芯片结构的像素区由4个传输栅以及源极跟随器件、行选择器件、复位器件、感光区等组成；4个传输栅共享一浮置扩散区，其中，复位器件的漏极和源极跟随器件的栅极连接均与该浮置扩散区连接，复位器件的源极和源极跟随器件的源极均与电源VDD连接，源极跟随器件的漏极与行选择器件的源极连接，行选择器件的漏极与共用输出列连接。工作时，入射光在感光区产生、积聚光电子，在传输栅开启后进入浮置扩散区，通过源极跟随器件将电子转换为可进行后续处理的电压,经过行选择器件，将信号通过共用输出列输出，本发明的堆栈式传感器芯片结构将源极跟随器件、行选择器件、复位器件独立分开，置于转换器件晶圆上，如图4所示的以斜线a将4个传输栅与源极跟随器件、行选择器件、复位器件分开，这样在像素器件晶圆上，原来放置源极跟随器件、行选择器件、复位器件的区域就可以腾出来，用于增大像素感光区域的面积。

如图6-9所示：本实施例涉及一种堆栈式传感器芯片结构的制备方法，该方法可适用于制备2T、4T和8T像素区结构。包括如下步骤：

步骤S1，提供一像素器件晶圆，如图6所示，该像素器件晶圆包括像素器件衬底11、位于该像素器件衬底11上表面的传输栅13、位于该像素器件衬底11和传输栅13之上的像素器件介质层12、以及与传输栅13连通且位于该像素器件介质层12上表面(粘合面)的第一金属层14，在本发明的实施例中，上述像素器件介质层12的顶部材质为氧化物(如氧化硅等)。

步骤S2，提供一转换器件晶圆，如图7所示，该转换器件晶圆包括转换器件衬底31，覆盖该转换器件衬底31上表面的行选择器件35、源极跟随器件34以及复位器件33，位于该转换器件衬底31和行选择器件35、源极跟随器件34以及复位器件33之上的转换器件介质层32，以及与源极跟随器件34以及复位器件33连通的且位于该转换器件介质层32上表面(粘结面)的第二金属层36，在本发明的实施例中，上述转换器件介质层32的顶部材质也为氧化物(如氧化硅等)。

步骤S3，提供一逻辑器件晶圆，如图8所示，该逻辑器件晶圆包括逻辑器件衬底21，覆盖该逻辑器件衬底21上表面的逻辑器件介质层22以及位于该逻辑器件介质层22中的逻辑器件金属布线23，该逻辑器件晶圆上还形成有若干逻辑器件(图中未示出)，在本发明的实施例中，上述逻辑器件介质层22的顶部材质也为氧化物(如氧化硅等)。

步骤S4，通过堆栈式工艺将上述像素器件晶圆与转换器件晶圆的上表面以及上述逻辑器件晶圆与转换器件晶圆的下表面粘合在一起后，形成一堆栈式传感器芯片结构，如图9所示；即采用堆栈式工艺将像素器件晶圆粘合至转换器件晶圆的上表面，将逻辑器件晶圆粘合至转换器件晶圆的下表面，再经过深硅穿孔、金属沉积等堆栈式晶背工艺将三片晶圆的布线连接在一起，形成一堆栈式传感器芯片结构；具体的，首先将上述转换器件晶圆减薄至1-4μm(例如1μm、2μm、3μm或者4μm等)，然后采用混合粘合工艺将上述转换器件晶圆的上表面和上述像素器件晶圆的上表面粘合在一起，即将上述第二金属层36和上述第一金属层14粘合在一起，同时将上述转换器件介质层32的上表面和上述像素器件介质层12的上表面粘合在一起，之后继续将逻辑器件介质层22的上表面和减薄后剩余的转换器件衬底31＇的上表面粘合在一起，其中，混合粘合工艺就是同时将粘合面上的不同化合物之间进行粘合。这里是指同时对氧化硅和氧化硅、金属和金属进行粘合。在本发明的实施例中，可根据具体工艺需求在粘合前或者粘合后减薄像素器件晶圆和逻辑器件晶圆，例如将逻辑器件晶圆在原来的基础上减薄1-4μm。在此步骤中，粘合后，上述源极跟随器件34的栅极、复位器件33的漏极均与若干传输栅13共享的浮置扩散区连接，形成一传感器。

在本发明的实施例中，传输栅13通过浮置扩散区与源极跟随器件34和复位器件33的连接，加上转换器件晶圆中行选择器件35、源极跟随器件34、复位器件33之间的连接，最终将四个器件连接在一起，形成最基本的像素单元。

在本发明的实施例中，粘合后形成的堆栈式传感器芯片结构包括像素区和逻辑区；其中，像素区包含像素器件晶圆1和转换器件晶圆3，即上述传输栅13、源极跟随器件34、行选择器件35及复位器件33均位于该像素区中，且传输栅13位于像素区中的感光区和浮置扩散区之间。逻辑区包含逻辑器件晶圆2；且像素器件晶圆1、逻辑器件晶圆2和转换器件晶圆3均包含各自的金属布线(像素器件晶圆1和转换器件晶圆3的金属布线图中未示出)，金属连接线4依次连接像素器件晶圆1、转换器件晶圆3、逻辑器件晶圆2中各自的金属布线，由此将三片晶圆以及各晶圆内的不同器件连接在一起。

不难发现，本实施例为与上述堆栈式传感器芯片结构的实施例相对应的方法实施例，本实施例可与上述堆栈式传感器芯片结构的实施例互相配合实施。上述堆栈式传感器芯片结构的实施例中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在上述堆栈式传感器芯片结构的实施例中。

综上，本发明公开的一种堆栈式传感器芯片结构及其制备方法，通过在像素器件晶圆和逻辑器件晶圆之间增加一转换器件晶圆，从而可以将像素器件晶圆上原来放置行选择器件、源极跟随器件、复位器件的区域腾出来，增加了像素感光区域的面积，提高了芯片的感光性能，从而提升了低光照条件下的拍摄效果，并且增强了像素区传输栅与行选择器件、源极跟随器件、复位器件之间的隔离，进而降低了暗电流、噪声等参数，且本发明设计科学合理，与传统工艺的兼容性强，易于实现。

本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。

以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种堆栈式传感器芯片结构，其特征在于，包括：逻辑器件晶圆、覆盖于所述逻辑器件晶圆上表面的转换器件晶圆以及覆盖于所述转换器件晶圆上表面的像素器件晶圆；

所述像素器件晶圆中设置有若干传输栅，所述转换器件晶圆中设置有行选择器件、源极跟随器件以及复位器件；

其中，所述源极跟随器件的栅极和所述复位器件的漏极均与所述若干传输栅共享的浮置扩散区连接，以形成一传感器。

2.如权利要求1所述的堆栈式传感器芯片结构，其特征在于，

所述像素器件晶圆与转换器件晶圆通过堆栈式工艺粘合在一起；

所述转换器件晶圆与逻辑器件晶圆也通过堆栈式工艺粘合在一起。

3.如权利要求2所述的堆栈式传感器芯片结构，其特征在于，

采用混合粘合工艺将所述像素器件晶圆与转换器件晶圆粘合在一起。

4.如权利要求1所述的堆栈式传感器芯片结构，其特征在于，所述转换器件晶圆的厚度为1-4μm。

5.如权利要求1所述的堆栈式传感器芯片结构，其特征在于，所述结构适用于2T、4T和8T的图像传感器。

6.如权利要求1所述的堆栈式传感器芯片结构，其特征在于，所述结构包括像素区和逻辑区；

所述像素区包括所述像素器件晶圆与所述转换器件晶圆；

所述逻辑区包括所述逻辑器件晶圆；

其中，所述像素器件晶圆、所述转换器件晶圆与所述逻辑器件晶圆中均具有金属布线，通过若干金属连接线将各所述金属布线之间予以连接。

7.一种堆栈式传感器芯片结构的制备方法，其特征在于，包括如下步骤：

提供一具有若干传输栅的像素器件晶圆、一具有行选择器件、源极跟随器件、复位器件的转换器件晶圆和一逻辑器件晶圆；

通过堆栈式工艺将所述像素器件晶圆与所述转换器件晶圆的上表面以及所述逻辑器件晶圆与所述转换器件晶圆的下表面粘合在一起后，形成一堆栈式传感器芯片结构；

其中，所述源极跟随器件的栅极和所述复位器件的漏极均与若干所述传输栅共享的浮置扩散区连接，以形成一传感器。

8.如权利要求7所述的堆栈式传感器芯片结构的制备方法，其特征在于，采用混合粘合工艺将所述像素器件晶圆和转换器件晶圆的上表面粘合在一起。

9.如权利要求8所述的堆栈式传感器芯片结构的制备方法，其特征在于，所述堆栈式传感器芯片结构包括像素区和逻辑区；

所述像素区包括所述像素器件晶圆与所述转换器件晶圆；

所述逻辑区包括所述逻辑器件晶圆；

其中，所述像素器件晶圆、所述转换器件晶圆与所述逻辑器件晶圆中均具有金属布线，通过若干金属连接线将各所述金属布线之间予以连接。

10.如权利要求7所述的堆栈式传感器芯片结构的制备方法，其特征在于，所述转换器件晶圆的厚度为1-4μm。