KR101432889B1 - 수직적으로 집적된 후면 조명 이미지 센서들을 위한 장치 - Google Patents

수직적으로 집적된 후면 조명 이미지 센서들을 위한 장치 Download PDF

Info

Publication number
KR101432889B1
KR101432889B1 KR20120074913A KR20120074913A KR101432889B1 KR 101432889 B1 KR101432889 B1 KR 101432889B1 KR 20120074913 A KR20120074913 A KR 20120074913A KR 20120074913 A KR20120074913 A KR 20120074913A KR 101432889 B1 KR101432889 B1 KR 101432889B1
Authority
KR
South Korea
Prior art keywords
chip
transistor
image sensor
coupled
bonding pad
Prior art date
Application number
KR20120074913A
Other languages
English (en)
Other versions
KR20130121647A (ko
Inventor
추주이 왕
주잉 첸
젠쳉 리우
던니안 양
핑인 리우
란린 차오
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20130121647A publication Critical patent/KR20130121647A/ko
Application granted granted Critical
Publication of KR101432889B1 publication Critical patent/KR101432889B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

후면 조명 이미지 센서는 광다이오드와 제1 칩에 위치한 제1 트랜지스터를 포함하며, 제1 트랜지스터는 광다이오드에 전기적으로 결합된다. 후면 조명 이미지 센서는 제2 칩에 형성된 제2 트랜지스터와 제3 칩에 형성된 복수의 논리 회로들을 더 포함하며, 제2 칩은 제1 칩상에 적층되고 제3 칩은 제2 칩상에 적층된다. 논리 회로, 제2 트랜지스터 및 제1 트랜지스터는 복수의 접합 패드들과 쓰루 비아들을 통해 서로 결합된다.

Description

수직적으로 집적된 후면 조명 이미지 센서들을 위한 장치{APPARATUS FOR VERTICALLY INTEGRATED BACKSIDE ILLUMINATED IMAGE SENSORS}
본 발명은 수직적으로 집적된 후면 조명 이미지 센서들을 위한 장치에 관한 것이다.
기술들이 진화함에 따라, 상보적 금속 산화물 반도체(complementary metal oxide semiconductor; CMOS) 이미지 센서들에서 내재하는 일정한 장점들로 인해 CMOS 이미지 센서들은 종래의 전하 결합 디바이스(charged-coupled device; CCD)에 비해 인기를 끌고 있다. 특히, CMOS 이미지 센서는 높은 이미지 획득율, 낮은 동작 전압, 낮은 전력소모 및 높은 노이즈 내성을 가질 수 있다. 게다가, CMOS 이미지 센서는 논리 디바이스 및 메모리 디바이스와 동일한 고용적 웨이퍼 처리 라인들상에서 제조될 수 있다. 그 결과로, CMOS 이미지 칩은 증폭기, A/D 컨버터 등과 같은 필요한 모든 로직들 및 이미지 센서들 모두를 포함할 수 있다.
CMOS 이미지 센서는 픽셀화된 금속 산화물 반도체이다. CMOS 이미지 센서는 일반적으로 감광성 픽처 엘리먼트들(픽셀들)의 어레이를 포함하며, 이 엘리먼트들 각각은 트랜지스터들(스위칭 트랜지스터와 리셋 트랜지스터), 캐패시터들, 및 감광성 엘리먼트(예컨대, 광다이오드)를 포함할 수 있다. CMOS 이미지 센서는 감광성 CMOS 회로를 이용하여 광자를 전자로 변환시킨다. 감광성 CMOS 회로는 일반적으로 실리콘 기판에서 형성된 광다이오드를 포함한다. 광다이오드가 광에 노출되면, 광다이오드에서 전하가 유도된다. 피사체 장면으로부터의 광이 픽셀상에 입사될 때 각각의 픽셀은 픽셀상에 낙하되는 광의 양에 비례하여 전자들을 생성시킬 수 있다. 뿐만 아니라, 전자들은 픽셀내에서 전압 신호로 변환되고 추가적으로 A/D 컨버터에 의해 디지털 신호로 전환된다. 복수의 주변 회로들은 디지털 신호를 수신하고 이 신호를 처리하여 피사체 장면의 이미지를 디스플레이한다.
CMOS 이미지 센서는 기판의 최상단상에 형성된 유전체층 및 상호접속 금속층과 같은 복수의 추가적인 층들을 포함할 수 있으며, 상호접속 금속층은 광다이오드를 주변 회로와 결합시키는데 이용된다. 추가적인 CMOS 이미지 센서 층들을 구비한 측면을 통상적으로 전면부라고 부르는 반면에, 기판을 구비한 측면을 후면부라고 부른다. 광 경로차에 좌우되어, CMOS 이미지 센서들은 두 개의 주요 카테고리들, 즉 전면 조명(front-side illuminated; FSI) 이미지 센서들과 후면 조명(back-side illuminated; BSI) 이미지 센서들로 더 분할될 수 있다.
FSI 이미지 센서에서, 피사체 장면으로부터의 광은 CMOS 이미지 센서의 전면부상에 입사되어, 유전체층들과 상호접속층들을 통과하고, 최종적으로는 광다이오드상에 낙하한다. 광 경로에서의 추가적인 층들(예컨대, 불투명층 및 반사성 금속층)은 광다이오드에 의해 흡수되는 광량(amount of light)을 제한시켜서 양자 효율(quantum efficiency)을 감소시킬 수 있다. 이와 대비되어, BSI 이미지 센서에서는 추가적인 층들(예컨대, 금속층들)로부터 장애물이 존재하지 않는다. 광은 CMOS 이미지 센서의 후면부상에 입사된다. 그 결과, 광은 직접적 경로를 거쳐 광다이오드에 부딪칠 수 있다. 이러한 직접적 경로는 전자들로 변환되는 광자들의 갯수를 증가시키는데 도움을 준다.
후면 조명 이미지 센서는 광다이오드와 제1 칩에 위치한 제1 트랜지스터를 포함하며, 제1 트랜지스터는 광다이오드에 전기적으로 결합된다. 후면 조명 이미지 센서는 제2 칩에서 형성된 제2 트랜지스터와 제3 칩에서 형성된 복수의 논리 회로들을 더 포함하며, 제2 칩은 제1 칩상에 적층되고 제3 칩은 제2 칩상에 적층된다. 논리 회로, 제2 트랜지스터 및 제1 트랜지스터는 복수의 접합 패드들과 쓰루 비아들을 통해 서로 결합된다.
논리 회로들은 보다 작은 공정 노드에서 제조될 수 있으며 이로써 논리 회로들의 비용과 밀도가 이에 따라 개선될 수 있다. 또한, 광다이오드와 논리 회로들은 수직적으로 집적되어 삼차원 칩을 구성한다. 이러한 삼차원 칩은 폼팩터를 한층 더 감소시키는데 도움을 준다. 더 나아가, 삼차원 칩 기반 이미지 센서는 전력 소모를 차단하고 기생 캐패시턴스 간섭을 방지하는데 도움을 준다.
본 개시내용과, 본 개시내용의 장점들의 보다 완벽한 이해를 위해, 이제부터 첨부 도면들을 참조하면서 이하의 상세한 설명에 대해 설명을 한다.
도 1은 실시예에 따른 네 개 트랜지스터 후면 조명 이미지 센서의 개략도를 도시한다.
도 2는 실시예에 따른 후면 조명 이미지 센서의 단면도를 도시한다.
도 3은 또 다른 실시예에 따른 후면 조명 이미지 센서의 단면도를 도시한다.
도 4는 실시예에 따른 도 2에서 도시된 후면 조명 이미지 센서의 픽셀 및 그 대응 논리 회로들의 상세한 단면도를 도시한다.
도 5는 실시예에 따른 도 3에서 도시된 후면 조명 이미지 센서의 픽셀 및 그 대응 논리 회로들의 상세한 단면도를 도시한다.
도 6은 실시예에 따라 전면부 이온 주입 공정이 기판상에서 수행될 때의 후면 조명 이미지 센서 웨이퍼의 단면도이다.
도 7은 실시예에 따라 추가적인 전면층들이 광활성 영역 위에 형성된 후의 도 6에서 도시된 반도체 디바이스의 단면도를 도시한다.
도 8은 실시예에 따라 웨이퍼가 뒤집어져서 캐리어상에 접합된 후의 후면 조명 이미지 센서 웨이퍼의 단면도이다.
도 9는 실시예에 따라 시닝 공정이 웨이퍼의 후면부에 적용된 후의 도 8에서 도시된 후면 조명 이미지 센서 웨이퍼의 단면도이다.
도 10은 실시예에 따라 얇은 p+ 이온층이 웨이퍼의 후면부에 도포된 후의 도 9에서 도시된 후면 조명 이미지 센서 웨이퍼의 단면도이다.
도 11은 실시예에 따라 칼라 필터층이 도포된 후의 도 10에서 도시된 후면 조명 이미지 센서 웨이퍼의 단면도이다.
도 12는 실시예에 따라 마이크로렌즈층이 도포된 후의 도 11에서 도시된 후면 조명 이미지 센서 웨이퍼의 단면도이다.
도 13은 실시예에 따른 도 3에서 도시된 후면 조명 이미지 센서를 제조하는 방법을 도시한다.
도 14 내지 도 21은 실시예에 따른 도 3에서 도시된 후면 조명 이미지 센서를 제조하는 또 다른 방법을 도시한다.
도 22는 실시예에 따른 후면 조명 이미지 센서를 형성하는 방법의 흐름도를 도시한다.
여러 도면들에서의 대응하는 숫자들 및 심볼들은 이와 다르게 언급되지 않는 한 일반적으로 대응하는 부분들을 가리킨다. 다양한 실시예들의 관련된 양태들을 명확하게 설명하기 위해 도면들이 도시되고 있으며, 도면들은 반드시 실척도로 도시되어 있지는 않다.
이하에서는 본 실시예들의 실시 및 이용을 자세하게 설명한다. 그러나, 본 개시내용은 폭넓게 다양한 특정 환경들에서 구체화될 수 있는 많은 적용가능한 발명적 개념들을 제공한다는 것을 알아야 한다. 설명하는 특정한 실시예들은 본 개시내용의 실시예들을 실시하고 이용하는 특정한 방법들에 대한 단순한 예시에 불과하며, 본 개시내용의 범위를 한정시키려는 것은 아니다.
본 개시내용을 특정 환경, 즉 수직적으로 집적된 후면 조명 이미지 센서에서의 실시예들과 관련하여 설명할 것이다. 하지만, 본 개시내용의 실시예들은 또한 다양한 이미지 센서들 및 반도체 디바이스들에 적용될 수 있다. 이후에는, 다양한 실시예들을 첨부 도면들을 참조하여 상세하게 설명할 것이다.
도 1은 실시예에 따른 네 개 트랜지스터 후면 조명 이미지 센서의 개략도를 도시한다. 네 개 트랜지스터 후면 조명 이미지 센서(100)는 제1 웨이퍼(미도시됨)에서 제조된 제1 부분(100A)과 제2 웨이퍼(미도시됨)에서 제조된 제2 부분(100B)을 포함한다. 보다 구체적으로, 제1 웨이퍼의 최상단상에 제2 웨이퍼를 적층시키고 접합 패드와 같은 복수의 상호접속부들을 통해 두 개의 웨이퍼들을 다함께 접합시킴으로써 제1 웨이퍼에서의 회로들은 제2 웨이퍼에서의 회로들에 전기적으로 결합된다. 적층된 다이 구조물의 상세한 설명이 도 2를 참조하여 아래에서 설명될 것이다.
제1 부분(100A)은 서로 직렬연결된 광다이오드(photodiode; PD)와 제1 트랜지스터(M1)를 포함한다. 특히, 광다이오드(PD)는 접지에 결합된 애노드와 제1 트랜지스터(M1)의 소스에 결합된 캐소드를 갖는다. 실시예에 따르면, 제1 트랜지스터(M1)는 전송 트랜지스터(transfer transistor)이며, 전송 라인에 결합된 게이트를 갖는다. 제1 트랜지스터(M1)의 드레인은 복수의 접합 패드들(도시되지 않았으나 도 2에서는 도시되어 있음)을 통해 제2 부분(100B)에 결합된다.
제2 부분(100B)은 제2 트랜지스터(M2), 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)를 포함한다. 제1 트랜지스터(M1)의 드레인은 제2 트랜지스터(M2)의 소스와 제3 트랜지스터(M3)의 게이트에 결합된다. 리셋 트랜지스터(reset transistor)로서 기능을 하는 제2 트랜지스터(M2)는 리셋 라인(RST)에 결합된 게이트를 갖는다. 제2 트랜지스터(M2)의 드레인은 전압 소스(VDD)에 결합된다. 제2 트랜지스터(M2)는 제3 트랜지스터(M3)의 게이트에서의 전압을 사전셋팅하는데 이용된다. 제3 트랜지스터(M3)의 드레인은 전압 소스(VDD)에 결합되고, 제3 트랜지스터(M3)의 소스는 제4 트랜지스터(M4)에 결합된다. 제3 트랜지스터(M3)는 네 개 트랜지스터 이미지 센서(100)를 위한 고임피던스 출력을 제공하는 소스 팔로워(source follower)이다. 제4 트랜지스터(M4)는 선택 트랜지스터로서 기능을 한다. 제4 트랜지스터(M4)의 게이트는 선택 라인(SEL)에 결합된다. 제4 트랜지스터(M4)의 소스는 출력 라인에 결합되고, 출력 라인은 데이터 처리 회로들(미도시됨)에 결합된다.
동작시, 광은 광다이오드(PD)의 광활성 영역에 부딪친다. 그 결과로, 광다이오드(PD)는 광 세기 또는 광 밝기에 비례하는 전하를 생성한다. 전하는 제1 트랜지스터(M1)의 게이트에 인가된 전송 신호를 통해 제1 트랜지스터(M1)를 인에이블시킴으로써 전송된다. 제1 트랜지스터(M1)에 의해 광다이오드(PD)로부터 전송된 전하는 제3 트랜지스터(M3)를 인에이블시키고, 이로써 광다이오드(PD)에 의해 생성된 전하에 비례하는 전하가 전압 소스(VDD)로부터 제3 트랜지스터(M3)를 거쳐 제4 트랜지스터(M4)에 이르게할 수 있다. 샘플링이 요망되는 경우, 선택 라인(SEL)이 인에이블되어, 전하가 제4 트랜지스터(M4)를 거쳐 제4 트랜지스터(M4)의 출력에 결합된 데이터 처리 회로들(미도시됨)에 흐르도록 한다.
도 1은 후면 조명 이미지 센서에서의 단일 픽셀의 개략도를 나타낸 것임을 유념해야 한다. 도 1에서 도시된 픽셀의 개략도는 이중화될 수 있으며, 다중 픽셀들을 갖는 후면 조명 이미지 센서를 제공하기 위한 회로가 추가될 수 있다. 도 1은 네 개 트랜지스터 구조에서의 픽셀을 나타내지만, 본 발명분야의 당업자라면 이 네 개 트랜지스터 다이어그램은 단지 예시에 불과할 뿐이며, 이것은 청구항들의 범위를 과도하게 제한시켜서는 안된다는 것을 인식할 것이라는 점을 추가로 유념해야 한다. 본 발명분야의 당업자는 수 많은 변형, 대안, 및 수정을 인식할 것이다. 예를 들어, 다양한 실시예들은 비제한적인 예시로서 세 개 트랜지스터 픽셀, 다섯 개 트랜지스터 픽셀 등을 포함할 수 있다.
도 2는 실시예에 따른 후면 조명 이미지 센서의 단면도를 도시한다. 후면 조명 이미지 센서(200)는 네 개의 픽셀들을 포함한다. 각각의 픽셀들은 제1 부분(100A)과 제2 부분(100B)을 포함한다. 제1 부분(100A)과 제2 부분(100B) 모두는 이미지 센서(100)로서 총칭될 수 있다. 도 2에서 도시된 바와 같이, 이미지 센서(100)는 제1 반도체 웨이퍼(110) 내에 임베딩된다.
도 2에서 도시된 바와 같이, 제2 반도체 웨이퍼(120)는 제1 반도체 웨이퍼(110)의 최상단상에 적층된다. 복수의 접합 패드들이 제1 반도체 웨이퍼(110)와 제2 반도체 웨이퍼(120) 내에서 각각 형성된다. 뿐만 아니라, 제2 반도체 웨이퍼(120)의 제1 측면에 위치한 접합 패드들(예컨대, 접합 패드(123))은 제1 반도체 웨이퍼(110)에 위치한 각자의 대응하는 접합 패드들(예컨대, 접합 패드(113))과 대면한 상태로 정렬된다. 제1 반도체 웨이퍼(110)와 제2 반도체 웨이퍼(120)는 직접적 접합과 같은 적절한 접합 기술들을 통해 다함께 접합된다. 직접적 접합 공정이 도 8 을 참조하여 아래에서 설명될 것이다.
실시예에 따르면, 도 2에서 도시된 접합 패드들은 원형 형상을 가질 수 있다. 접합 패드들(예컨대, 접합 패드(113))의 직경은 이미지 센서 픽셀의 피치(예컨대, 제1 부분(110A))보다 작다. 하지만, 접합 패드들의 직경은 이미지 센서 픽셀의 피치보다 클 수 있다. 예를 들어, 인접한 이미지 센서 픽셀들의 접합 패드들은 상이한 행들에서 배치되어 엇갈림배치 접합 패드들을 형성할 수 있다. 이러한 엇갈림배치 접합 패드들은 접합 패드들이 이미지 센서 픽셀의 피치보다 큰 직경을 가질 수 있도록 해줄 수 있다.
제2 반도체 웨이퍼(120)는 논리 회로(100C)를 포함할 수 있다. 논리 회로(100C)는 아날로그-디지털 컨버터일 수 있다. 하지만, 논리 회로(100C)는 또한 후면 조명 이미지 센서 내에서 이용될 수 있는 많은 유형들의 기능 회로들을 단순히 표현한 것이다. 예를 들어, 논리 회로(100C)는 데이터 처리 회로일 수 있지만, 다양한 실시예들은 또한 메모리 회로, 바이어스 회로, 기준 회로 등과 같은, 후면 조명 이미지 센서에 연결된 다른 회로들을 포함할 수 있다.
제2 반도체 웨이퍼(120)는 복수의 쓰루 실리콘 비아(152)들을 포함할 수 있다. 쓰루 실리콘 비아(152)들은 적절한 포토리소그래피 및 에칭 기술들로 제2 반도체 웨이퍼(120)를 관통하여 형성될 수 있다. 일반적으로, 이러한 포토리소그래피 기술들은 제거될 웨이퍼(120)의 일부분들을 노출시키기 위해 마스킹되고, 노출되며, 현상되는 포토레지스트 물질을 증착하는 것을 수반한다. 남아 있는 포토레지스트 물질은 하층 물질을 에칭과 같은 후속 처리 단계들로부터 보호해준다.
에칭 공정은 복수의 개구들을 생성할 수 있다. 실시예에 따르면, 개구들은 약 10㎛ 내지 약 100㎛ 범위의 직경을 갖는다. 쓰루 실리콘 비아 제조 공정에 따르면, 제조 단계들에는 시드층(seed layer)을 증착하는 단계, 시드층상에 도전성 물질들을 도금하는 단계, 및 화학적 기계적 폴리싱(chemical mechanical polishing; CMP) 공정을 적용하는 단계가 포함될 수 있다.
논리 회로(100C)는 알루미늄 구리 패드들(132)과 같은 복수의 입력/출력 단자들에 결합될 수 있다. 도 2에서 도시된 바와 같이, 알루미늄 구리 패드(132)는 제2 반도체 웨이퍼(120)의 제2 측면상에 형성된다. 알루미늄 구리 패드(132)는 쓰루 실리콘 비아들(152)과 상호접속 금속 라인들(154)에 의해 형성된 도전 경로를 거쳐 논리 회로(100C)에 전기적으로 결합될 수 있다. 광다이오드들에 인접하여 형성된 입력/출력 단자들을 구비한 종래의 후면 조명 이미지 센서들과 비교하여, 도 2에서 도시된 구조물은 제2 웨이퍼(120)의 제2 측면상에 알루미늄 구리 패드(132)를 형성함으로써 후면 조명 이미지 센서의 폼 팩터(form factor)를 한층 감소시킬 수 있다. 제2 웨이퍼(120)상에 형성된 입력/출력 단자들을 구비한 한가지 유리한 특징은 후면 조명 이미지 센서(200)의 양자 효율뿐만이 아니라 밀도가 결과적으로 향상될 수 있다는 점이다.
도 3은 또 다른 실시예에 따른 후면 조명 이미지 센서의 단면도를 도시한다. 후면 조명 이미지 센서(300)는, 논리 회로(100C)가 제3 웨이퍼(130)에서 형성된다는 점을 제외하고는 도 2에서 도시된 후면 조명 이미지 센서(200)와 유사하다. 도 3에서 도시된 바와 같이, 제3 웨이퍼(130)는 제2 웨이퍼(120)의 최상단상에 적층된다. 특히, 제3 웨이퍼(130)의 제1 측면은 복수의 상호접속 컴포넌트들(125)을 통해 제2 웨이퍼(120)의 제2 측면에 결합된다. 실시예에 따르면, 상호접속 컴포넌트들(125)은 복수의 마이크로 범프들에 의해 구현될 수 있다.
논리 회로(100C)는 복수의 입력/출력 단자들(132)에 결합될 수 있다. 실시예에 따르면, 입력/출력 단자들(132)은 복수의 알루미늄 구리 패드들일 수 있다. 도 3에서 도시된 바와 같이, 알루미늄 구리 패드(132)는 제3 반도체 웨이퍼(130)의 제2 측면상에 형성된다. 알루미늄 구리 패드(132)는 쓰루 실리콘 비아들(136)과 상호접속 금속 라인들(134)에 의해 형성된 도전 경로를 거쳐 논리 회로(100C)에 전기적으로 결합될 수 있다. 한편, 알루미늄 구리 패드(132)는 또한 제2 웨이퍼(120)의 회로들을 위한 신호 채널을 제공한다. 도 3에서 도시된 바와 같이, 이러한 신호 채널은 제3 웨이퍼(130) 내의 쓰루 실리콘 비아들(136), 제2 웨이퍼(120)와 제3 웨이퍼(130) 사이에서 형성된 마이크로 범프들(125), 및 제2 웨이퍼(120) 내의 쓰루 실리콘 비아들에 의해 형성된다.
도 4는 실시예에 따른 도 2에서 도시된 후면 조명 이미지 센서(200)의 픽셀 및 그 대응 논리 회로들의 상세한 단면도를 도시한다. 후면 조명 이미지 센서(400)는 제1 반도체 웨이퍼(110)와 제2 반도체 웨이퍼(120)를 포함한 적층된 반도체 구조로 형성된다. 제1 반도체 웨이퍼(110)는 본 발명분야에서 알려진 CMOS 공정 기술들에 의해 제조된다. 특히, 제1 반도체 웨이퍼(110)는 실리콘 기판 위에 에피택셜층을 포함한다. 후면 조명 이미지 센서의 제조 공정에 따르면, 에피택셜층이 노출될 때 까지 실리콘 기판은 후면 시닝(thinning) 공정에서 제거된다. 도 4에서 도시된 바와 같이, 에피택셜층(103)의 일부분이 남아 있다. 남아있는 에피택셜층(103)에서 p형 광활성 영역(105)과 n형 광활성 영역(104)이 형성된다.
p형 광활성 영역(105) 및 n형 광활성 영역(104)과 같은 광활성 영역들은 도 1에서 도시된 광다이오드(PD)에 대응하는 광다이오드로서 기능을 하는 PN 접합부를 형성할 수 있다. 실시예에 따르면, 광활성 영역들(예컨대, p형 광활성 영역(105)과 n형 광활성 영역(104))은 p형 반도체 기판(미도시됨)으로부터 성장된 에피택셜층(103)상에서 형성된다.
제1 반도체 웨이퍼(110)는 에피택셜층(103)에서 형성된 격리 영역(114)을 더 포함한다. 도 4에서 도시된 바와 같이, 광활성 영역들(104, 105)은 격리 영역들에 의해 에워싸여진다. 특히, 격리 영역들은 인접한 픽셀들(미도시됨)로부터의 크로스토크와 간섭을 방지하는데 도움을 준다. 실시예에 따르면, 격리 영역(114)은 붕소, BF2 등과 같은 P형 물질들로 형성될 수 있다. 또한, 격리 영역(114)은 얕은 트렌치 격리(shallow trench isolation; STI) 구조물(미도시됨)을 포함할 수 있다. 실시예에 따르면, 격리 영역(114)은 약 1012/㎤의 도핑 농도를 갖는다. 격리 영역(114)은 약 0㎛ 내지 약 2㎛의 범위의 도핑 깊이를 갖는다.
제1 반도체 웨이퍼(110)는 도 1의 제1 트랜지스터(M1)에 대응하는 트랜지스터를 포함할 수 있다. 트랜지스터는 게이트 전극(204)을 포함한다. 특히, 트랜지스터는 광활성 영역들(104, 105)상에 부딪치는 광의 세기 또는 밝기에 관한 신호를 생성할 수 있다. 실시예에 따르면, 트랜지스터는 전송 트랜지스터일 수 있다. 하지만, 트랜지스터는 후면 조명 이미지 센서 내에서 이용될 수 있는 많은 유형들의 기능 트랜지스터들의 예시일 수 있다. 예를 들어, 도 4에서 도시된 트랜지스터는 전송 트랜지스터이지만, 다양한 실시예들은 리셋 트랜지스터, 소스 팔로워 트랜지스터 또는 선택 트랜지스터와 같은, 후면 조명 이미지 센서(400) 내에 위치한 다른 트랜지스터들을 포함할 수 있다. 이미지 센서에서 이용될 수 있는 모든 적합한 트랜지스터들과 구성들이 본 실시예들의 범위내에 완전히 포함되는 것으로 한다.
도 4에서 도시된 트랜지스터는 에피택셜층(103) 위에 형성된 게이트 유전체층(202) 및 게이트 유전체층(202) 위에 형성된 게이트 전극(204)을 포함한다. 게이트 유전체층(202) 및 게이트 전극(204)은 본 발명분야에서 알려진 임의의 적절한 공정에 의해 형성되고 패턴화될 수 있다. 게이트 유전체층(202)은 실리콘 산화물, 실리콘 산화질화물, 실리콘 질화물, 산화물, 질소 함유 산화물, 알루미늄 산화물, 란타늄 산화물, 하프늄 산화물, 지르코늄 산화물, 하프늄 산화질화물, 이들의 조합 등과 같은, 하이 K 유전체 물질일 수 있다.
실시예에 따르면, 게이트 유전체층(202)은 산화층을 포함하며, 이 산화층은 TEOS(tetra-ethyl-ortho-silicate) 및 산소를 전구체로서 이용하는 화학적 기상 증착(chemical vapor deposition; CVD) 기술들 또는 습식 또는 건식 열 산화와 같은 임의의 산화 공정에 의해 형성될 수 있다.
게이트 전극(204)은 금속(예컨대, 탄탈륨, 티타늄, 몰리브덴, 텅스텐, 백금, 알루미늄, 하프늄, 루테늄), 금속 실리사이드(예컨대, 티타늄 실리사이드, 코발트 실리사이드, 니켈 실리사이드, 탄탈륨 실리사이드), 금속 질화물(예컨대, 티타늄 질화물, 탄탈륨 질화물), 도핑된 다결정 실리콘, 다른 도전성 물질들, 또는 이들의 조합과 같은, 도전성 물질을 포함할 수 있다. 실시예에 따르면, 게이트 전극(204)은 저압 화학적 기상 증착(low-pressure chemical vapor deposition; LPCVD)에 의해 도핑 또는 무도핑 폴리실리콘을 증착시킴으로써 폴리실리콘으로 형성될 수 있다.
드레인/소스 영역(206)은 광활성 영역들(104, 105)로부터 게이트 유전체(202)의 반대측상에서 에피택셜층(103)내에 형성될 수 있다. 실시예에 따르면, 드레인/소스 영역(206)은 인, 비소, 안티몬 등과 같은 적절한 n형 도펀트들을 주입하여 형성될 수 있다.
도 4에서 도시된 바와 같이, 층간 유전체(inter-layer dielectric; ILD) 층(208)이 광다이오드를 포함한 기판 위에 형성된다. ILD 층(208)은 붕소 인 실리케이트 유리(borophosphosilicate glass; BPSG)와 같은 물질을 포함할 수 있지만, 임의의 적절한 유전체들이 어느 한 쪽의 층을 위해 이용될 수 있다. ILD 층(208)은 PECVD와 같은 공정을 이용하여 형성될 수 있지만, LPCVD와 같은 다른 공정들이 대안적으로 이용될 수 있다.
게이트 전극(204) 및 드레인/소스(206)에 결합된 복수의 콘택트들(210)이 존재할 수 있다. 콘택트들(210)은 적절한 포토리소그래피 및 에칭 기술들로 ILD 층(208)을 관통하여 형성될 수 있다. 일반적으로, 이러한 포토리소그래피 기술들은 제거될 ILD 층(208)의 일부분들을 노출시키기 위해 마스킹되고, 노출되며, 현상되는 포토레지스트 물질을 증착하는 것을 수반한다. 남아 있는 포토레지스트 물질은 하층 물질을 에칭과 같은 후속 처리 단계들로부터 보호해준다.
콘택트들(210)은 콘택트들(210)에 대한 확산을 방지하고 보다 나은 접착을 제공하기 위한 배리어/접착층(미도시됨)을 포함할 수 있다. 실시예에서, 배리어층은 티타늄, 티타늄 질화물, 탄탈륨, 탄탈륨 질화물 등의 하나 이상의 층들로 형성된다. 배리어층은 화학적 기상 증착을 통해 형성될 수 있지만, 대안적으로 다른 기술들이 이용될 수 있다.
콘택트들(210)은 고도전성의 저저항성 금속, 원소 금속, 전이 금속 등과 같은 임의의 적절한 도전성 물질로 형성될 수 있다. 실시예에 따르면, 콘택트들(210)은 텅스텐으로 형성되지만, 구리와 같은 다른 물질들이 대안적으로 이용될 수 있다. 콘택트들(210)이 텅스텐으로 형성되는 실시예에서, 콘택트들(210)은 본 발명분야에서 알려진 CVD 기술들에 의해 증착될 수 있지만, 어떠한 형성 방법이라도 대안적으로 이용될 수 있다.
콘택트들(210)이 형성된 후에는 ILD 층(208) 위에 복수의 상호접속층들이 형성될 수 있다. 단순화를 위해, 다양한 실시예들의 발명적 양태들을 나타내기 위해 단지 두 개의 상호접속층들만이 도시된다. 제1 상호접속층(212)이 ILD 층(208) 위에 형성된다. 도 4에서 도시된 바와 같이, 제1 상호접속층(212)은 게이트 전극(204)과 드레인/소스 영역(206)에 각각 결합된 금속 라인들(214, 216)을 포함할 수 있다. 금속 라인들(214, 216)은 임의의 적절한 형성 공정(예컨대, 다마신, 듀얼 다마신, 에칭을 갖춘 리소그래피 등)을 통해 형성될 수 있으며, 구리, 알루미늄, 알루미늄 합금들, 구리 합금들 등과 같은 적절한 도전성 물질들을 이용하여 형성될 수 있다.
제2 상호접속층(222)은 제1 상호접속층(212) 위에 형성된다. 제2 상호접속층(222)은 접합 패드들(224, 226)을 포함할 수 있다. 실시예에 따르면, 접합 패드들(224, 226)은 구리 등과 같은 도전성 물질들로 형성된다. 도 3에서 도시된 바와 같이, 접합 패드들(224, 226)은 비아들(228)을 통해 각각 금속 라인들(214, 216)에 전기적으로 결합된다.
도 4에서 도시된 제2 반도체 웨이퍼(120)는 제1 반도체 웨이퍼(110)의 최상단상에 적층된다. 제2 반도체 웨이퍼(120)는 논리 회로(100C)를 포함할 수 있다. 논리 회로(100C)는 이미지 처리에 적합한 다양한 논리 회로들을 포함할 수 있다. 실시예에 따르면, 제2 반도체 웨이퍼(120)는 디지털 회로들을 포함한다. 폼팩터를 더욱 감소시키고 회로 밀도를 더욱 증가시키기 위해, 제2 반도체 웨이퍼(120)는 보다 작은 공정 노드상에서 제조될 수 있다.
제2 반도체 웨이퍼(120)는 접합 패드들(254, 256)을 더 포함한다. 도 4에서 도시된 바와 같이, 접합 패드들(254, 256)은 접합 패드들(224, 226)과 대면한 상태로 각각 정렬된다. 더 나아가, 접합 패드(254)와 같은 접합 패드들과 접합 패드(224)와 같은 접합 패드들은 함께 접합되어 균일 접합된 구조물을 형성한다. 다시 말하면, 접합 패드들(254, 224)과 같은 접합 패드들은 적층된 반도체 구조의 접합 매체이다. 제1 반도체 웨이퍼(110)와 제2 반도체 웨이퍼(120)의 접합 공정은 도 8을 참조하여 아래에서 보다 자세하게 설명될 것이다.
도 4에서 도시된 적층된 반도체 구조물의 유리한 특징은 데이터 처리 회로와 같은 논리 회로들과 광다이오드가 상이한 공정 노드들로 제조될 수 있다는 점이다. 예를 들어, 논리 회로들은 보다 작은 공정 노드에서 제조될 수 있으며 이로써 논리 회로들의 비용과 밀도가 이에 따라 개선될 수 있다. 또한, 광다이오드와 논리 회로들은 수직적으로 집적되어 삼차원 칩을 구성한다. 이러한 삼차원 칩은 폼팩터를 한층 더 감소시키는데 도움을 준다. 더 나아가, 삼차원 칩 기반 이미지 센서는 전력 소모를 차단하고 기생 캐패시턴스 간섭을 방지하는데 도움을 준다.
도 5는 실시예에 따른 도 3에서 도시된 후면 조명 이미지 센서(300)의 픽셀 및 그 대응 논리 회로들의 상세한 단면도를 도시한다. 후면 조명 이미지 센서(500)는, 논리 회로(100C)가 제3 웨이퍼(130)에서 형성된다는 점을 제외하고는 도 4에서 도시된 후면 조명 이미지 센서(400)와 유사하다. 도 5에서 도시된 바와 같이, 제3 웨이퍼(130)는 제2 웨이퍼(120)의 최상단상에 적층된다. 제2 웨이퍼(120)와 제3 웨이퍼(130) 사이에 복수의 상호접속 컴포넌트들(125)이 존재할 수 있다.
도 6 내지 도 12는 실시예에 따른 후면 조명 이미지 센서를 제조하는 방법을 도시한다. 도 6은 실시예에 따라 전면부 이온 주입 공정이 기판상에서 수행될 때의 후면 조명 이미지 센서 웨이퍼의 단면도이다. 후면 조명 이미지 센서 웨이퍼(600)는 제1 도전성을 갖는 기판(102)을 포함한다. 실시예에 따르면, 기판(102)은 p형 기판이다. 기판(102)은 실리콘, 게르마늄, 실리콘 게르마늄, 그레이디드(graded) 실리콘 게르마늄, 반도체 온 절연체, 탄소, 수정, 사파이어, 유리 등으로 형성될 수 있으며, 다층화(예컨대, 응력변조층들)될 수 있다. p형 에피택셜층(103)은 p형 기판(102) 상에서 성장된다.
도 6에서 도시된 광활성 영역들은 본 발명분야에서 알려진 이온 주입 또는 확산 공정에 의해 구현될 수 있다. 실시예에 따르면, p형 불순물 이온들이 웨이퍼의 전면부로부터 p형 에피택셜층(103) 내로 주입되어 p형 광활성 영역(105)을 형성한다. 또한, n형 불순물 이온들이 웨이퍼의 전면부로부터 주입되어 n형 광활성 영역(104)을 형성한다.
후면 조명 이미지 센서 웨이퍼(600)는 복수의 픽셀들(미도시됨)을 포함할 수 있으며, 이 픽셀들 각각은 p형 광활성 영역(예컨대, 광활성 영역(105))과 n형 광활성 영역(예컨대, 광활성 영역(104))에 의해 형성된 PN 접합부를 포함한다. 인접한 픽셀들 사이의 크로스토크와 간섭을 방지하기 위해, 광활성 영역들(104, 105)을 에워싸도록 격리 영역(114)이 이용된다.
실시예에 따르면, 격리 영역(114)은 STI 구조물(미도시됨)을 포함할 수 있다. STI 구조물은 기판의 일부분을 에칭하여 트렌치를 형성하고 이 트렌치에 산화물 및/또는 다른 유전체 물질들을 채움으로써 형성될 수 있다. 격리 영역(114)은 인접한 픽셀들로부터의 반사광이 광활성 영역(104)과 광활성 영역(105)에 도달하는 것을 방지하는데 도움을 준다.
도 7은 실시예에 따라 추가적인 전면층들이 광활성 영역 위에 형성된 후의 도 6에서 도시된 반도체 디바이스의 단면도를 도시한다. ILD층(208)이 에피택셜층(103) 위에 형성된다. 제1 상호접속층(212)이 ILD 층(208) 위에 형성될 수 있다. 제2 상호접속층(222)이 제1 상호접속층(212) 위에 형성된다. 제1 상호접속층(212)의 금속 라인들 및 제2 상호접속층(222)의 접합 패드들은 플라즈마 에칭 또는 다마신 공정에 의해 패턴화될 수 있고, 특정한 응용에 적합한 임의의 도전성 물질로 형성될 수 있다. 적절할 수 있는 물질들에는, 예컨대, 알루미늄, 구리, 도핑된 폴리실리콘 등이 포함된다. 게이트 전극(204)과 드레인/소스 영역(206)과 같은 하층 회로와 상호접속층(212) 사이에 전기적 접속을 제공하기 위해 콘택트들(210)과 비아들(228)이 형성될 수 있다.
도 8은 실시예에 따라 웨이퍼가 뒤집어져서 캐리어(250)상에 접합된 후의 후면 조명 이미지 센서 웨이퍼의 단면도이다. 상호접속층들(212, 222)이 형성되면, 후면 조명 이미지 센서 웨이퍼(600)는 뒤집어지고, 추가로 캐리어(250)상에 접합된다. 특히, 후면 조명 이미지 센서 웨이퍼(600)의 전면부는 캐리어(250)의 전면부쪽으로 향해 있다. 실시예에 따르면, 캐리어(250)는 후면 조명 이미지 센서의 논리 회로들을 포함한 반도체 웨이퍼이다. 특히, 픽셀 회로의 리셋 트랜지스터들, 메모리 회로들, 데이터 처리 회로들 등과 같은 다양한 논리 회로들이 캐리어(250)에서 제조된다.
후면 조명 이미지 센서 웨이퍼(200)와 캐리어(250) 사이의 접합을 달성하기 위해 다양한 접합 기술들이 이용될 수 있다. 실시예에 따르면, 적절한 접합 기술들은 직접적 접합, 하이브리드 접합 등을 포함할 수 있다. 실시예에 따르면, 접합 척(미도시됨)과 같은 접합 구조물을 통해, 후면 조명 이미지 센서 웨이퍼(600)는 챔버(미도시됨)에서의 캐리어(250)의 최상단상에 적층된다. 특히, 후면 조명 이미지 센서 웨이퍼(600)의 접합 패드들(예컨대, 접합 패드들(224, 226))은 캐리어(250)에 위치한 각자의 대응하는 접합 패드들(예컨대, 접합 패드들(254, 256))과 대면한 상태로 정렬된다.
적층된 웨이퍼 구조물에 대해 열 압착 공정이 수행될 수 있다. 이러한 열 압착 공정은 구리 상호 확산을 야기시킬 수 있다. 보다 구체적으로, 접합 패드들의 구리 원자들은 두 개의 인접한 접합 패드들 사이에서 확산하는데 충분한 에너지를 획득한다. 그 결과로, 동질성 구리층이 두 개의 인접한 접합 패드들 사이에 형성된다. 이러한 동질성 구리층은 접합 패드(254)와 같은 접합 패드들과 접합 패드(224)와 같은 접합 패드들이 균일 접합된 피처를 형성하는데 도움을 준다. 균일 접합된 피처는 후면 조명 이미지 센서 웨이퍼(600)와 캐리어 웨이퍼(250) 사이에 도전 경로를 구축한다. 게다가, 균일 접합된 피처는 또한 후면 조명 이미지 센서 웨이퍼(600)와 캐리어 웨이퍼(250)를 홀딩하는 기계적 접합을 제공한다.
실시예에 따르면, 두 개의 접합 패드들간의 정렬 정확도는 0.9㎛ 미만이다. 정렬 정확도는 X방향 쉬프트, Y방향 쉬프트 및 회전각에 의해 정의될 수 있다. 실시예에 따르면, 두 개의 접합 패드들간의 X방향 쉬프트는 0.8㎛ 미만이다. 두 개의 접합 패드들간의 Y방향 쉬프트는 0.8㎛ 미만이다. 두 개의 접합 패드들간의 회전각은 약 1°내지 약 2°의 범위에 있다.
아르곤, 질소, 헬륨 등과 같은 불활성 가스들을 이용하여 챔버내의 적층된 반도체 구조물에 대해 사후 접합 어닐링 공정이 수행될 수 있다. 적층된 반도체 구조물은 150도를 넘는 온도에서 대략 세시간 동안 베이킹된다. 그 결과, 후면 조명 이미지 센서 웨이퍼의 접합 패드들과 캐리어(250)의 접합 패드들은 사후 접합 어닐링 공정을 통해 다함께 확실하게 접합된다.
캐리어(250)는 다양한 기능 회로들을 포함한다. 접합 공정을 통해, 기능 회로들이 이미지 센서 픽셀에 결합됨으로써 이미지 센서 픽셀에 의해 생성된 전자들은 기능 회로들에 의해 처리될 수 있다. 게다가, 캐리어(250)는 시닝 공정의 그라인딩 단계로 인한 힘들을 견뎌내기 위한 충분한 기계적 지지를 제공할 수 있다. 시닝 공정은 도 9를 참조하여 아래에서 설명될 것이다.
도 9는 실시예에 따라 시닝 공정이 웨이퍼의 후면부에 적용된 후의 도 8에서 도시된 후면 조명 이미지 센서 웨이퍼의 단면도이다. 후면 조명 이미지 센서의 제조 공정들에 따르면, (도 8에서 도시된) 기판(102)이 제거되고 에피택셜층(103)이 노출될 때 까지, 기판은 시닝(thinning)된다. 보다 구체적으로, 후면 조명 이미지 센서 웨이퍼(600)의 기판의 후면부(예컨대, p형 에피택셜층(103)의 남은 부분)는 약 2㎛ 내지 약 2.15㎛의 범위의 두께까지 시닝될 수 있다. 이러한 얇은 기판층은 광이 기판에 의해 흡수되지 않고서 기판(미도시됨)을 통과하여 기판내에 임베딩된 광다이오드에 부딪칠 수 있게 해준다.
시닝 공정은 그라인딩, 폴리싱 및/또는 화학적 에칭과 같은 적절한 기술들을 이용함으로써 구현될 수 있다. 실시예에 따르면, 시닝 공정은 화학적 기계적 폴리싱(CMP) 공정을 이용함으로써 구현될 수 있다. CMP 공정에서, 에칭 물질들과 연마 물질들의 조합물은 기판의 후면부와 접촉하게 되고, 희망하는 두께가 달성될 때 까지 그라인딩 패드(미도시됨)가 이용되어 기판의 후면을 그라인딩하여 제거한다.
도 10은 실시예에 따라 얇은 p+ 이온층이 웨이퍼의 후면부에 도포된 후의 도 9에서 도시된 후면 조명 이미지 센서 웨이퍼의 단면도이다. 뿐만 아니라, 얇은 p+ 이온층(802)이 시닝된 기판의 후면부상에 형성되어 전자들로 변환되는 광자들의 갯수를 증가시킬 수 있다. p+ 이온 주입 공정은 결정 결함을 야기시킬 수 있다. 결정 결함을 복구시키고 주입된 p+ 이온들을 활성화시키기 위해, 레이저 어닐링 공정이 후면 조명 이미지 센서 웨이퍼(600)의 후면부에 대해 수행될 수 있다.
도 11은 실시예에 따라 칼라 필터층이 도포된 후의 도 10에서 도시된 후면 조명 이미지 센서 웨이퍼의 단면도이다. 칼라 필터층(902)이 이용되어, 광의 특정 파장이 통과되도록 하는 반면에 다른 파장들은 반사시키도록 함으로써 이미지 센서가 광활성 영역(104)에 의해 수신된 광의 색상을 결정할 수 있도록 해줄 수 있다. 칼라 필터층(902)은 적색, 녹색, 및 청색 필터와 같이, 달라질 수 있다. 시안색, 노란색, 및 마젠타색과 같은 다른 조합들이 또한 이용될 수 있다. 또한, 칼라 필터들(902)의 상이한 색상들의 갯수도 달라질 수 있다.
실시예에 따르면, 칼라 필터층(902)은 아크릴과 같은, 착색되거나 염색된 물질을 포함할 수 있다. 예를 들어, 폴리메틸 메타크릴레이트(polymethyl-methacrylate; PMMA) 또는 폴리글리시딜메타크릴레이트(polyglycidylmethacrylate; PGMS)가 적절한 물질들이며, 이와 함께 착색제 또는 염료가 추가되어 칼라 필터층(902)을 형성할 수 있다. 하지만, 다른 물질들이 이용될 수 있다. 칼라 필터층(902)은 본 발명분야에서 알려진 임의의 적절한 방법에 의해 형성될 수 있다.
도 12는 실시예에 따라 마이크로렌즈층이 도포된 후의 도 11에서 도시된 후면 조명 이미지 센서 웨이퍼의 단면도이다. 마이크로렌즈층(1002)은 고투과율의 아크릴 폴리머와 같이, 패턴화되고 렌즈로 형성될 수 있는 임의의 물질로 형성될 수 있다. 마이크로렌즈층(1002)은 약 0.1㎛ 내지 약 2.5㎛의 두께를 갖는다. 실시예에 따르면, 마이크로렌즈층(1002)은 본 발명분야에서 알려진 스핀 온 기술들과 액체 상태의 물질을 이용하여 형성될 수 있다. 이 방법은 실질적으로 균일한 두께를 갖는 마이크로렌즈층(1002)과 실질적인 평면을 생산하고, 이로써 보다 나은 마이크로렌즈 균일성을 제공한다는 것이 발견되어 왔다. 화학적 기상 증착(CVD), 물리적 기상 증착(PVD) 등의 증착 기술들과 같은 다른 방법들이 또한 이용될 수 있다.
도 13은 실시예에 따른 도 3에서 도시된 후면 조명 이미지 센서(300)를 제조하는 방법을 도시한다. 도 12로 되돌아가서, 제1 웨이퍼와 제2 웨이퍼를 직접적 접합을 통해 다함께 접합시키는 것에 의해 후면 조명 센서(600)가 형성된 후, 제3 웨이퍼(280)가 복수의 상호접속 컴포넌트들(125)을 통해 제2 웨이퍼상에 접합될 수 있다. 실시예에 따르면, 상호접속 컴포넌트들(125)은 제2 웨이퍼와 제3 웨이퍼 사이에서 형성된 복수의 마이크로 범프들이다.
도 14 내지 도 21은 실시예에 따른 도 3에서 도시된 후면 조명 이미지 센서(300)를 제조하는 또 다른 방법을 도시한다. 도 14 내지 도 21은, 도 18에서 도시된 후면 시닝 공정 이전에 도 17에서의 제2 웨이퍼상에 제3 웨이퍼(280)가 접합된다는 점을 제외하고는, 도 6 내지 도 12와 유사하다. 전면부 이온 주입, 전면부 상호접속층 형성, 시닝 공정과 같은 다른 공정들은 도 6 내지 도 12와 관련하여 설명되어 왔으므로, 이에 따라 불필요한 반복을 회피하기 위해 이것들은 다시 논의하지 않는다.
도 22는 실시예에 따른 후면 조명 이미지 센서를 형성하는 방법의 흐름도를 도시한다. 단계(2202)에서, 광활성 영역들 및 격리 영역들과 같은 다양한 도핑 영역들을 형성하기 위해 CMOS 이미지 센서 웨이퍼에 전면부 주입 공정이 적용된다. 실시예에 따르면, 광활성 영역은 약 2㎛의 깊이를 가질 수 있다.
단계(2204)에서, COMS 이미지 센서 웨이퍼는 뒤집어져서 캐리어상에 접합되며, 캐리어는 COMS 이미지 센서를 위한 논리 회로들을 포함한다. 후면 조명 이미지 센서 웨이퍼의 제조 공정에 따르면, 기판의 두께가 약 2㎛ 두께로 감소되도록 기판의 후면부에 대해 기판 시닝 공정이 수행된다. 이러한 시닝된 기판은 광이 기판의 후면부로부터 전파될 수 있도록 해주는데 도움을 준다.
단계(2206)에서, 이온 주입 공정을 통해, 얇은 p+ 이온층이 시닝된 기판상에서 형성되어 양자 효율을 향상시킬 수 있다. 실시예에 따르면, 얇은 p+ 이온층은 약 100Å 내지 약 1㎛ 범위의 두께를 갖는다. 단계(2208)에서, p+ 이온 주입으로 인한 결함들을 복구시키고 p+ 이온들을 활성화시키기 위해 기판의 후면부에 대해 레이저 어닐링 공정이 수행된다.
본 개시내용의 실시예들 및 그 장점들을 자세하게 설명하였지만, 여기에 다양한 변경, 대체, 및 변동이 첨부된 청구범위들에 의해 정의된 본 발명개시의 범위 및 사상을 벗어나지 않고서 행해질 수 있다는 것을 이해해야 한다.
또한, 본 출원의 범위는 상세한 설명에서 설명된 물질, 수단, 방법, 및 단계의 프로세스, 머신, 제품, 구성의 특정한 실시예들로 한정되는 것을 의도하지 않는다. 본 발명분야의 당업자라면 여기서 설명된 대응하는 실시예들과 실질적으로 동일한 기능을 수행하거나 또는 이와 실질적으로 동일한 결과를 달성하는, 현존하거나 후에 개발될 물질, 수단, 방법, 또는 단계의 공정, 머신, 제조, 조성이 본 개시내용에 따라 이용될 수 있다는 것을 본 개시내용으로부터 손쉽게 알 것이다. 따라서, 첨부된 청구항들은 이와 같은 물질, 수단, 방법, 또는 단계의 공정, 머신, 제조, 조성을 청구항의 범위내에 포함하는 것으로 한다.

Claims (10)

  1. 후면 조명 이미지 센서를 제조하는 방법에 있어서,
    광활성 영역과 상기 광활성 영역에 결합된 이미지 센서의 제1 트랜지스터를 포함한 제1 칩을 제공하는 단계;
    상기 제1 칩의 제1 측면상에서 제1 접합 패드를 형성하는 단계;
    제2 칩을 제공하는 단계로서, 상기 제2 칩은,
    상기 이미지 센서의 제2 트랜지스터;
    상기 제2 칩의 제1 측면상의 제2 접합 패드;
    상기 제2 칩의 제2 측면상의 입력/출력 단자; 및
    상기 제2 접합 패드와 상기 입력/출력 단자 사이에 결합된 쓰루 비아를 포함한 것인, 상기 제2 칩 제공 단계;
    상기 제2 칩상에 상기 제1 칩을 적층시키는 단계로서, 상기 제1 접합 패드는 상기 제2 접합 패드와 정렬된 것인, 상기 적층 단계; 및
    상기 제1 칩과 상기 제2 칩을 접합시키는 단계
    를 포함하며,
    상기 제1 칩의 제1 측면상의 상기 제1 접합 패드는 상기 제2 칩의 제1 측면상의 상기 제2 접합 패드에 전기적으로 결합되며,
    상기 이미지 센서의 상기 제1 트랜지스터는 상기 이미지 센서의 상기 제2 트랜지스터에 전기적으로 결합되며,
    상기 이미지 센서의 상기 제2 트랜지스터는 상기 입력/출력 단자에 전기적으로 결합된 것인, 후면 조명 이미지 센서 제조 방법.
  2. 제1항에 있어서,
    상기 제2 칩의 제1 측면상에 제3 접합 패드를 형성하는 단계로서, 상기 제3 접합 패드는 상기 제2 칩의 논리 회로에 결합되는 것인, 상기 제3 접합 패드 형성 단계; 및
    상기 제1 칩의 제1 측면상에 제4 접합 패드를 형성하는 단계로서, 상기 제1 칩과 상기 제2 칩을 접합시키는 단계 이후에 상기 제4 접합 패드는 상기 제3 접합 패드에 전기적으로 결합되는 것인, 상기 제4 접합 패드 형성 단계
    를 더 포함한, 후면 조명 이미지 센서 제조 방법.
  3. 제1항에 있어서,
    상기 제1 칩과 상기 제2 칩을 접합시키는 단계 이후에, 상기 제1 칩의 제2 측면을 제1 두께까지 시닝(thinning)하는 단계
    를 더 포함한, 후면 조명 이미지 센서 제조 방법.
  4. 제3항에 있어서,
    복수의 상호접속 컴포넌트들을 통해 상기 제2 칩의 최상단상에 제3 칩을 접합시키는 단계
    를 더 포함하며, 상기 제3 칩은 논리 회로를 포함한 것인, 후면 조명 이미지 센서 제조 방법.
  5. 제1항에 있어서,
    제1 도전성을 갖는 기판상에 에피택셜층을 성장시키는 단계;
    상기 에피택셜층내에 제2 도전성을 갖는 이온들을 주입하여 제1 광활성 영역을 형성하는 단계;
    상기 에피택셜층내에 상기 제1 도전성을 갖는 이온들을 주입하여 제2 광활성 영역을 형성하는 단계; 및
    상기 에피택셜층이 노출될 때 까지 상기 기판의 후면부를 시닝하는 단계
    를 더 포함한, 후면 조명 이미지 센서 제조 방법.
  6. 반도체 디바이스에 있어서,
    후면 조명 이미지 센서 칩과,
    제2 칩
    을 포함하며,
    상기 후면 조명 이미지 센서 칩은,
    상기 후면 조명 이미지 센서 칩의 제1 측면에 인접해 있는 제1 트랜지스터;
    상기 후면 조명 이미지 센서 칩의 제1 측면에 형성된 제1 접합 패드; 및
    상기 후면 조명 이미지 센서 칩의 제2 측면에 인접해 있는 광활성 영역을 포함하며,
    상기 제2 칩은,
    제2 트랜지스터;
    상기 제2 칩의 제2 측면상에 형성된 입력/출력 패드;
    상기 제2 트랜지스터와 상기 입력/출력 패드 사이에 결합된 제2 쓰루 비아; 및
    상기 제2 칩의 제1 측면에 형성된 제2 접합 패드를 포함하며,
    상기 제2 칩과 상기 후면 조명 이미지 센서 칩은 서로 대면한 상태로 함께 접합되고, 상기 제1 접합 패드는 상기 제2 접합 패드에 전기적으로 결합되며, 상기 입력/출력 패드는 상기 제2 칩에 형성된 쓰루 비아를 통해 상기 후면 조명 이미지 센서 칩에 전기적으로 결합된 것인, 반도체 디바이스.
  7. 제6항에 있어서,
    상기 후면 조명 이미지 센서 칩의 제2 측면상에 형성된 p+ 층;
    상기 p+ 층상에 형성된 칼라 필터층; 및
    상기 칼라 필터층상에 형성된 마이크로렌즈층
    을 더 포함한, 반도체 디바이스.
  8. 제6항에 있어서,
    상기 제2 칩상에 적층된 제3 칩을 더 포함하며, 상기 제3 칩은 상기 제3 칩내의 제3 쓰루 비아, 상기 제2 칩과 상기 제3 칩사이에 형성된 상호접속 컴포넌트 및 상기 제2 칩의 상기 제2 쓰루 비아에 의해 형성된 도전 채널을 통해 상기 제2 칩의 상기 제2 트랜지스터에 결합된 논리 회로를 포함한 것인, 반도체 디바이스.
  9. 후면 조명 이미지 센서 디바이스에 있어서,
    제1 칩에 위치한 광다이오드로서, 상기 광다이오드는 상기 제1 칩의 제2 측면에 인접해 있는 것인, 상기 광다이오드;
    상기 광다이오드에 전기적으로 결합되고 상기 제1 칩내에 형성된 제1 트랜지스터로서, 상기 제1 트랜지스터는 상기 제1 칩의 제1 측면에 형성된 제1 접합 패드에 결합된 것인, 상기 제1 트랜지스터;
    제2 칩에 형성된 제2 트랜지스터로서, 상기 제2 트랜지스터는 상기 제2 칩의 제1 측면에 형성된 제2 접합 패드에 결합되고, 상기 제2 칩은 상기 제1 칩과 접합되며, 상기 제2 접합 패드는 상기 제1 접합 패드에 전기적으로 결합된 것인, 상기 제2 트랜지스터;
    제3 칩에 형성되고 복수의 상호접속 컴포넌트들을 통해 상기 제2 칩의 상기 제2 트랜지스터에 결합된 논리 회로; 및
    상기 제3 칩의 제2 측면상에 형성된 입력/출력 단자
    를 포함하며,
    상기 제3 칩은 상기 제2 칩상에 적층되고,
    상기 입력/출력 단자는 상기 제3 칩에 형성된 쓰루 비아를 통해 상기 제2 트랜지스터에 결합된 것인, 후면 조명 이미지 센서 디바이스.
  10. 제9항에 있어서,
    상기 제2 칩에 형성되고 상기 제2 트랜지스터에 결합된 제3 트랜지스터; 및
    상기 제2 칩에 형성되고 상기 제2 트랜지스터에 결합된 제4 트랜지스터
    를 더 포함한, 후면 조명 이미지 센서 디바이스.
KR20120074913A 2012-04-27 2012-07-10 수직적으로 집적된 후면 조명 이미지 센서들을 위한 장치 KR101432889B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/458,812 2012-04-27
US13/458,812 US8629524B2 (en) 2012-04-27 2012-04-27 Apparatus for vertically integrated backside illuminated image sensors

Publications (2)

Publication Number Publication Date
KR20130121647A KR20130121647A (ko) 2013-11-06
KR101432889B1 true KR101432889B1 (ko) 2014-08-21

Family

ID=49462990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20120074913A KR101432889B1 (ko) 2012-04-27 2012-07-10 수직적으로 집적된 후면 조명 이미지 센서들을 위한 장치

Country Status (5)

Country Link
US (2) US8629524B2 (ko)
JP (2) JP2013232647A (ko)
KR (1) KR101432889B1 (ko)
CN (1) CN103378109B (ko)
TW (1) TWI534996B (ko)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102084337B1 (ko) * 2011-05-24 2020-04-23 소니 주식회사 반도체 장치
US9024397B2 (en) * 2012-01-07 2015-05-05 Texas Instruments Incorporated Thermally-insulated micro-fabricated atomic clock structure and method of forming the atomic clock structure
US9153565B2 (en) 2012-06-01 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensors with a high fill-factor
US8629524B2 (en) 2012-04-27 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for vertically integrated backside illuminated image sensors
US8957358B2 (en) 2012-04-27 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
US10090349B2 (en) 2012-08-09 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
US8878325B2 (en) * 2012-07-31 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Elevated photodiode with a stacked scheme
US9024406B2 (en) 2012-09-25 2015-05-05 Semiconductor Components Industries, Llc Imaging systems with circuit element in carrier wafer
US9287312B2 (en) * 2013-03-15 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Imaging sensor structure and method
JP6424610B2 (ja) 2014-04-23 2018-11-21 ソニー株式会社 半導体装置、および製造方法
US10522380B2 (en) * 2014-06-20 2019-12-31 Applied Materials, Inc. Method and apparatus for determining substrate placement in a process chamber
FR3023066B1 (fr) * 2014-06-30 2017-10-27 Aledia Dispositif optoelectronique comprenant des diodes electroluminescentes et un circuit de commande
FR3025359B1 (fr) * 2014-09-01 2016-11-04 Soc Francaise De Detecteurs Infrarouges - Sofradir Procede de positionnement d'elements, notamment optiques sur la face arriere d'un detecteur infrarouge de type hybride
CN104332480A (zh) * 2014-09-01 2015-02-04 豪威科技(上海)有限公司 堆栈式传感器芯片结构及其制备方法
US9525001B2 (en) * 2014-12-30 2016-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9515002B2 (en) 2015-02-09 2016-12-06 Micron Technology, Inc. Bonding pads with thermal pathways
US9706092B1 (en) * 2015-03-09 2017-07-11 Amazon Technologies, Inc. Imager module with castellated interposer chip
CN111883501B (zh) * 2015-05-18 2024-10-18 索尼公司 光检测装置和成像装置
US10020336B2 (en) 2015-12-28 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device using three dimentional (3D) integration
US10121812B2 (en) 2015-12-29 2018-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked substrate structure with inter-tier interconnection
US9923011B2 (en) * 2016-01-12 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with stacked semiconductor dies
WO2017145537A1 (ja) * 2016-02-22 2017-08-31 ソニー株式会社 撮像装置および撮像装置の製造方法
JP6708464B2 (ja) * 2016-04-01 2020-06-10 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
EP3267484B1 (en) * 2016-07-04 2021-09-01 ams International AG Sensor chip stack and method of producing a sensor chip stack
EP3484146A4 (en) * 2016-07-11 2019-08-21 Sony Semiconductor Solutions Corporation IMAGING MEMBER AND IMAGING DEVICE
KR102460077B1 (ko) 2016-08-05 2022-10-28 삼성전자주식회사 스택 이미지 센서 패키지 및 이를 포함하는 스택 이미지 센서 모듈
JP2018078274A (ja) * 2016-11-10 2018-05-17 サムソン エレクトロ−メカニックス カンパニーリミテッド． イメージセンサー装置及びそれを含むイメージセンサーモジュール
US10163952B2 (en) * 2016-12-14 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Backside illuminated image sensor device structure
TWI745583B (zh) * 2017-04-13 2021-11-11 美商光程研創股份有限公司 鍺矽光偵測裝置
US10672820B2 (en) * 2017-11-23 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonded structure
WO2019130702A1 (ja) 2017-12-27 2019-07-04 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP7046678B2 (ja) 2018-03-30 2022-04-04 キヤノン株式会社 半導体装置、機器
US20210249458A1 (en) * 2018-05-28 2021-08-12 Sony Semiconductor Solutions Corporation Imaging device
CN109390303B (zh) * 2018-09-28 2022-01-04 长江存储科技有限责任公司 三维存储器结构的制造方法
JP7452962B2 (ja) * 2018-11-16 2024-03-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置
EP3667721A1 (en) * 2018-12-10 2020-06-17 IMEC vzw Method for fabricating an optical device
WO2020179494A1 (ja) * 2019-03-07 2020-09-10 ソニーセミコンダクタソリューションズ株式会社 半導体装置および撮像装置
JP6957559B2 (ja) 2019-06-24 2021-11-02 キヤノン株式会社 半導体装置および機器
US11211348B2 (en) 2019-08-22 2021-12-28 Wuhan Xinxin Semiconductor Manufacturing Co., Ltd. First wafer, fabricating method thereof and wafer stack
CN110491851A (zh) * 2019-08-22 2019-11-22 武汉新芯集成电路制造有限公司 第一晶圆及其形成方法、晶圆堆叠结构
US11227847B2 (en) * 2020-03-04 2022-01-18 Cisco Technology, Inc. Integrated decoupling capacitors
TW202137499A (zh) * 2020-03-17 2021-10-01 聯華電子股份有限公司 半導體元件及其製作方法
US11626433B2 (en) * 2020-03-25 2023-04-11 Omnivision Technologies, Inc. Transistors having increased effective channel width
DE112021002028T5 (de) * 2020-03-31 2023-01-12 Sony Semiconductor Solutions Corporation Abbildungsvorrichtung und elektronische vorrichtung
WO2022158379A1 (ja) * 2021-01-22 2022-07-28 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
WO2022175712A1 (en) * 2021-02-17 2022-08-25 Teledyne Digital Imaging, Inc. Back illuminated image sensor with a dielectric layer that neutralizes effects of illumination induced oxide charge in ultraviolet imaging conditions
KR20220129381A (ko) * 2021-03-16 2022-09-23 삼성전자주식회사 이미지 센서
KR20240118121A (ko) * 2021-12-10 2024-08-02 소니 세미컨덕터 솔루션즈 가부시키가이샤 수광 장치
CN114284306A (zh) * 2021-12-15 2022-04-05 武汉新芯集成电路制造有限公司 深度兼图像传感器器件及制作方法、深度兼图像传感器芯片
JPWO2023131994A1 (ko) * 2022-01-05 2023-07-13
US20230268372A1 (en) * 2022-02-21 2023-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked cmos image sensor
US20230299109A1 (en) * 2022-03-18 2023-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked image sensors and methods of manufacturing thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040110296A (ko) * 2003-06-18 2004-12-31 삼성전자주식회사 고체 촬상용 반도체 장치
KR20070093450A (ko) * 2005-02-08 2007-09-18 나노넥서스, 인코포레이티드 Ｉｃ 패키지용 고밀도 상호접속 시스템 및 상호접속 조립체
KR20090077904A (ko) * 2006-10-05 2009-07-16 이스트맨 코닥 캄파니 능동 픽셀 센서 및 능동 픽셀 센서 제조 방법

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7382142B2 (en) 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
JP4123682B2 (ja) * 2000-05-16 2008-07-23 セイコーエプソン株式会社 半導体装置及びその製造方法
US7579848B2 (en) 2000-05-23 2009-08-25 Nanonexus, Inc. High density interconnect system for IC packages and interconnect assemblies
JP3713418B2 (ja) * 2000-05-30 2005-11-09 光正 小柳 ３次元画像処理装置の製造方法
JP4012743B2 (ja) 2002-02-12 2007-11-21 浜松ホトニクス株式会社 光検出装置
JP4123415B2 (ja) 2002-05-20 2008-07-23 ソニー株式会社 固体撮像装置
CN100407433C (zh) 2003-05-23 2008-07-30 浜松光子学株式会社 光检测装置
US7115855B2 (en) 2003-09-05 2006-10-03 Micron Technology, Inc. Image sensor having pinned floating diffusion diode
KR100574957B1 (ko) 2003-11-21 2006-04-28 삼성전자주식회사 수직으로 적층된 다기판 집적 회로 장치 및 그 제조방법
JP4099141B2 (ja) 2003-12-19 2008-06-11 パロマ工業株式会社 温水機器
JP2006032688A (ja) 2004-07-16 2006-02-02 Fujitsu Ltd 固体撮像装置
KR100732846B1 (ko) 2004-07-30 2007-06-27 매그나칩 반도체 유한회사 시모스 이미지센서
JP4691939B2 (ja) * 2004-09-27 2011-06-01 ソニー株式会社 裏面照射型固体撮像素子の製造方法
KR100610481B1 (ko) * 2004-12-30 2006-08-08 매그나칩 반도체 유한회사 수광영역을 넓힌 이미지센서 및 그 제조 방법
CN100536151C (zh) 2005-03-11 2009-09-02 富士通微电子株式会社 具有嵌入式光电二极管区域的图像传感器及其制造方法
CN101228631A (zh) * 2005-06-02 2008-07-23 索尼株式会社 半导体图像传感器模块及其制造方法
TW201101476A (en) * 2005-06-02 2011-01-01 Sony Corp Semiconductor image sensor module and method of manufacturing the same
US7215032B2 (en) * 2005-06-14 2007-05-08 Cubic Wafer, Inc. Triaxial through-chip connection
KR100718878B1 (ko) 2005-06-28 2007-05-17 (주)실리콘화일 3차원 구조를 갖는 이미지 센서의 분리형 단위화소 및 그제조방법
KR100621438B1 (ko) * 2005-08-31 2006-09-08 삼성전자주식회사 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
JP2007228460A (ja) 2006-02-27 2007-09-06 Mitsumasa Koyanagi 集積センサを搭載した積層型半導体装置
KR100801447B1 (ko) * 2006-06-19 2008-02-11 (주)실리콘화일 배면 광 포토다이오드를 이용한 이미지센서 및 그 제조방법
JP2008066410A (ja) * 2006-09-05 2008-03-21 Sony Corp 固体撮像素子及びその製造方法、並びに半導体装置及びその製造方法
KR100825808B1 (ko) 2007-02-26 2008-04-29 삼성전자주식회사 후면 조명 구조의 이미지 센서 및 그 이미지 센서 제조방법
US7829998B2 (en) * 2007-05-04 2010-11-09 Stats Chippac, Ltd. Semiconductor wafer having through-hole vias on saw streets with backside redistribution layer
KR20090065980A (ko) 2007-12-18 2009-06-23 삼성전자주식회사 이미지 센서의 제조 방법 및 그에 의해 제조된 이미지 센서
US8101978B2 (en) 2008-02-08 2012-01-24 Omnivision Technologies, Inc. Circuit and photo sensor overlap for backside illumination image sensor
US7965329B2 (en) 2008-09-09 2011-06-21 Omnivision Technologies, Inc. High gain read circuit for 3D integrated pixel
JP5330863B2 (ja) * 2009-03-04 2013-10-30 パナソニック株式会社 半導体装置の製造方法
JP4835710B2 (ja) * 2009-03-17 2011-12-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP5985136B2 (ja) * 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
KR20110055980A (ko) * 2009-11-20 2011-05-26 주식회사 하이닉스반도체 리버스 이미지 센서 모듈 및 이의 제조 방법
JP2011134836A (ja) * 2009-12-24 2011-07-07 Toshiba Corp 裏面照射型撮像素子の製造方法
JP5412316B2 (ja) * 2010-02-23 2014-02-12 パナソニック株式会社 半導体装置、積層型半導体装置及び半導体装置の製造方法
US8278690B2 (en) 2010-04-27 2012-10-02 Omnivision Technologies, Inc. Laser anneal for image sensors
JP5693060B2 (ja) * 2010-06-30 2015-04-01 キヤノン株式会社 固体撮像装置、及び撮像システム
JP5553693B2 (ja) 2010-06-30 2014-07-16 キヤノン株式会社 固体撮像装置及び撮像システム
US8890047B2 (en) * 2011-09-21 2014-11-18 Aptina Imaging Corporation Stacked-chip imaging systems
US8686342B2 (en) 2012-04-09 2014-04-01 Omnivision Technologies, Inc. Double-sided image sensor formed on a single semiconductor wafer die
US10090349B2 (en) 2012-08-09 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
US8957358B2 (en) 2012-04-27 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
US8629524B2 (en) 2012-04-27 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for vertically integrated backside illuminated image sensors
US9153565B2 (en) 2012-06-01 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensors with a high fill-factor
US9601538B2 (en) 2012-05-03 2017-03-21 Semiconductor Components Industries, Llc Image sensors with photoelectric films

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040110296A (ko) * 2003-06-18 2004-12-31 삼성전자주식회사 고체 촬상용 반도체 장치
KR20070093450A (ko) * 2005-02-08 2007-09-18 나노넥서스, 인코포레이티드 Ｉｃ 패키지용 고밀도 상호접속 시스템 및 상호접속 조립체
KR20090077904A (ko) * 2006-10-05 2009-07-16 이스트맨 코닥 캄파니 능동 픽셀 센서 및 능동 픽셀 센서 제조 방법
US20100248412A1 (en) 2006-10-05 2010-09-30 Guidash Robert M Active pixel sensor having two wafers

Also Published As

Publication number Publication date
TWI534996B (zh) 2016-05-21
CN103378109A (zh) 2013-10-30
TW201344892A (zh) 2013-11-01
CN103378109B (zh) 2016-12-21
US8629524B2 (en) 2014-01-14
US20140113398A1 (en) 2014-04-24
JP2013232647A (ja) 2013-11-14
US20130285180A1 (en) 2013-10-31
JP6259418B2 (ja) 2018-01-10
KR20130121647A (ko) 2013-11-06
JP2015179859A (ja) 2015-10-08
US9136302B2 (en) 2015-09-15

Similar Documents

Publication Publication Date Title
KR101432889B1 (ko) 수직적으로 집적된 후면 조명 이미지 센서들을 위한 장치
US9406711B2 (en) Apparatus and method for backside illuminated image sensors
US10943940B2 (en) Image sensor comprising reflective guide layer and method of forming the same
KR101443438B1 (ko) 후방 조명식 ｃｍｏｓ 이미지 센서
US9786707B2 (en) Image sensor isolation region and method of forming the same
US8941204B2 (en) Apparatus and method for reducing cross talk in image sensors
US8564085B2 (en) CMOS image sensor structure
KR101363223B1 (ko) 포토다이오드 풀 웰 커시시티 증가 방법
KR101420503B1 (ko) 이미지 센서에서 암전류를 줄이기 위한 장치 및 방법
TW201511243A (zh) 影像感測元件及其形成方法
CN103227179B (zh) 减小图像传感器中的暗电流的装置和方法
US8652868B2 (en) Implanting method for forming photodiode
TWI816534B (zh) 三維互補式金氧半導體影像感測器結構暨其製作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170731

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 5