TWI238439B - Magnetic random access memory (MRAM) structures and methods for forming the same - Google Patents

Description

1238439 玖、發明說明： 磁性記憶體裝置 之電氣觸點的方 ，具體而纟，本發明係針對料形成裝置 法及結構。 [ΙϋΑΑ之技術領媸1 本發明廣泛係針對用於儲存數位資訊的 電腦和電腦系統中最常用的數 b ^ ^ /r, 数1^己丨思髂是動態隨機存取 记體（dram)，其中儲存在電容哭 .私谷态上的電壓表示資訊的數 乂元。必須將電力供應至 、一。己丨思m以維持資訊，因為 在〉又有㈣的重新整理循環（refresh cycie)的情況下， 备中所儲存的電荷會消散， ^ I且曰相失貝矾。需要固定功 率的冗憶體稱為揮發性記憶體。 、非揮發性讀體不f要重新整理循環來保存所儲存的資 2所以非揮發性記憶體的耗電量低於揮發性記憶體的耗 %里，並且可以在電力不是總是開啟的環境中運作。有許 夕應用通合或需要使用非揮發性記憶體，例如，在行動電 話中或汽車控制系統。 磁性隨機存取記憶體（MRAM)屬於非揮發性記憶體。在磁 碟儲存Tt件或單元中會將資訊的數位位元儲存為交替的磁化 方向。儲存元件可能是簡單的薄強磁性膜或更複雜的分層式_ 磁性薄膜結構，例如，隧穿磁阻（tunnelingmagnetoresistance TMR)^ 1¾. (giant magnetoresistance ； GMR) ° 記憶體陣列結構通常係由下列項目所组成：一被一絕緣 層所覆蓋的一第一組平行傳導線，在該絕緣層上平放著一 84887 1238439 第二組平行傳導線，該第二 ^ r ^ „ 乂心 十仃傳導線垂直於該第一組 一枯 τ任一組傳導線都可能是位 疋、.泉，而另一組傳導線則是字 在取間早的組態中，該 寺磁性儲存單元被夹在該等位 求只邊寺竽線的X叉點之 間。也可使用具有電晶體或二極 让鎖存功能的更複雜結構 。當電流通過一位元線或一字線時，就會在線路周圍產生 磁％。β寺陣列被設計’以使每條傳導線都僅施加用於 反轉該等儲存單it之磁化作用所㈣磁場之—部份。在— /、-置中/、有在字線和位元線都載送電流的交叉點上才 會發生切換。任-線路都不能單獨地切換一位元；只能切 換被位元線和字線所定址的單元。 圖1所示的磁性記憶體陣列以基本方式來描繪一隧穿磁 阻（TMR)裝置的二層功能層。隨穿磁阻（了遍)裝置⑺係藉由 透過障壁層12之磁性層之間的電子穿隧效應而運作。當 位於障壁層12兩側的磁性層14、16具有平行磁化方向時， 穿了把1*生取咼，而當具有反平行磁化方向時，隨穿可能 性最低。為了使裝置正常運作，該等層必須互相絕緣。任 何層短路都會略過裝置資料儲存。 為了降低因位元線和字線所運載之高電流密度而造成電 遷移問題的可能性，目前磁性隨機存取記憶體（MRAM)陣列 使用銅導線較佳。銅導線通常係使用鑲嵌製程所製成。在 圖ί中’在紙張平面上描繪出銅導線丨8，其接觸於隧穿磁阻 (TMR)裝置1〇的底端。為了在裝置上製作導線，會在磁性隨 84887 1238439 機存取記憶體（MRAM)陣列上沉積一第一絕緣層。渠溝被蝕 刻至該絕緣層，以曝露隧穿磁阻（TMR)裝置10的最上層表面 。開始沈澱銅，以填滿渠溝並且電接觸於隧穿磁阻（TMR) 裝置10。較佳方式為，位於隧穿磁阻（TMR)裝置10上的上方 電極（圖1中未顯示）也是藉由鑲後製程所製成。 雖然會透過一已圖案化光罩以各向異性方式蝕刻渠溝， 但是渠溝寬度和蝕刻深度方面都會發生過度蝕刻。如果蝕 刻深度太深，則會沿著記憶體裝置的側壁形成間隙。後·續 銅沉積會填入該等間隙，並且使記憶體裝置短路。需要一 種在磁性記憶體裝置上形成導線的更穩固方法。 [明内容】 本發明揭示一種形成一磁性隨機存取記憶體（MRAM)之 方法。在一基板上界定具有罩層的複數個個別磁性記憶體 裝置。一連續型第一絕緣層被提供在該基板及該等磁性記 憶體裝置上。去除至少位於該等磁性記憶體裝置上之該第 一絕緣層的多個部位，接著選擇性去除該等罩層，以此方 式曝曬該等磁性記憶體裝置的主動上表面。多個上層導線 被形成以接觸於該等磁性記憶體裝置的主動上表面。 根據本發明另一項觀點，本發明揭示一種用於在一具有 一基礎積體電路組件之半導線基板上形成一磁阻記憶體之 方法。形成複數個突出物，該等突出物包含具有當做一最 上層之罩層的磁阻記憶體層。在該等突出物上沉積一間隔 材料保角層，並且執行一間隔蝕刻，藉此沿著該等突出物 的側面形成間隔。在該等突出物、該等間隔和該基板上形 84887 1238439 成一絕緣材料層。至少該等突出物上的絕緣材料被去除， 遠擇性蝕刻该罩層，並且執行一金屬化製程以接觸於該等 磁阻記憶體層。 在本發明另一項觀點中，本發明揭示一種磁性記憶體結 構。該結構包括複數個磁性記憶體堆疊，每個堆疊都是一 栓釘（stud)組態。在該等磁性記憶體堆疊四周有一第一絕緣 層，並且茲等磁性記憶體堆疊的上表面是低於該第一絕緣 層的凹處。有一金屬導線被形成以接觸於該等磁性記憶-體 堆登的上表面。 [實施方d 本發明 < 方法可滿足前面提及之需求。本發明較佳具體 實施例在主動記憶f4裝置上採用—犧牲罩。該犧牲罩比四 周的絕緣材料更容易姓刻，因此能夠充分控制上層導線之 :溝的蝕刻過程，使過蝕刻的可能性最低。在另一項具體 實施例中，在主動記憶體裝置四周使用低蝕刻速率的間隔 ，以至於即使發生過度钱刻，該等間隔會相對地不受影響 ’並且該等間隔仍然會保護該記憶體裝置的側面。 從下文中配合附圖說明的實施方式，將可完全明白本發 月的le些及其他目的及優點。請參考附圖，其中整份圖式 中，相似的數字表示相似的部件。 >圖2顯示本發明之例證具體實施例的開始點。這些具體實 她例係解4 —種具有上表面和外表面的隧穿磁阻(丁Μ磁 阻記憶體單亓，缺^女& η , …叩本發明的具體實施例同樣適用於其他 類型的圮fe體單元。在一基板(圖中未顯示)上或之中已形成 84887 1238439 銅導線1 8(最好是銅或鋁）。該銅導線丨8延展至頁面的右方 和左方。沉積一第一磁性堆疊14及相關的鄰接覆蓋層。在 該第一磁性堆疊14上沉積一薄隧穿障壁層12，並且在該薄 隧牙障壁層1 2上沉積一第二磁性堆疊丨6及相關的鄰接覆蓋 層，如同此項技術所熟知的隧穿磁阻（TMR)磁阻記憶體單元 製造万法。在該第二隧穿磁阻（丁MR)材料堆疊16上沉積一覆 爲罩層20。較佳方式為，可以相對於該第二隧穿磁阻 堆疊1 6的上層部位，選擇性蝕刻該罩材料2〇。最佳方式為 ，孩罩材料包含藉由BL〇KTM(AMAT)製程沉積的非金屬，例 如，非結晶碳、似鑽石碳、非結晶矽、碳化矽或矽含量極 高的氮氧化物（例如，介電抗反射塗層⑷&以^⑽屮 reflective coating ; DARC))。 圖3顯示一具有罩層2〇之隧穿磁阻（丁MR)記憶單元栓釘} 〇 ，其中圖2所示之覆蓋層已圖案化且蝕刻成一記憶單元陣列 。完成圖案化和蝕刻的方式為，在該罩層上沉積一光罩層 ’接著圖案化孩光罩層，並且透過該光罩中已曝露的區域 來蝕刻該罩層及該等磁性記憶體層。一氧化矽硬光罩材料 是其中一種適用於光罩層的材料。 在圖4中，已沉積且已平坦化一連續型第一絕緣或層間介 氣（IL D 1)層2 2 (較佳方式為’使用化學機械研磨法（〔μ p))， 以曝露該罩層20的上層。雖然CMP是較佳製程，但是也可 以使用其他方法（例如，蝕刻）以從該罩層2〇上去除該ildi 22。在一項具體實施例中，〗LD1 22包含氧化碎，這是藉由 沉積TEOS(tetraethylorthosilicate)所形成。在另項具體實施 84887 -10 - 1238439 例中，ILDl 22是氮I & G發。這項步驟可以突顯本 施例的優點之一。〜， ' 般而言，上層磁性堆疊1 6的上層部位

1 脊正好在記憶早兀1 0的上方停止CMP

'松為困難如不该記憶單元1 0的上方部位的薄金屬層 又知或被去除’則可能難以充分電接觸於記憶單元。如果 去除太多金屬，影響記憶單元的整體運作。另外，在 CMP期間很客易會弄辩金屬，進而導致金屬寬度超過需求 :該罩層20會經過CMp製程，而不會有如上文所述之不.良 後果。該罩不是該記憶單元的主動功能部件。即使在CMP

期間會去除1¾罩層20，位於下方的記憶單元1〇維持完整無 缺。如上又所述，在CMp期間，較適合罩層2〇的材料不會 易於受到污染。因此，罩材料留在記憶單元1〇上的原處。S 圖5中顯示涉及標準金屬化的具體實施例。已完成去除該 罩層20。較佳方式為，藉由以該ILD1 22上的罩材料為優先 的触刻氩私來去除该罩層2 〇。執行優先触刻以去除該罩層 20。如果該罩層20包含非結晶碳或似鑽石碳，則使用氧電 漿去除該罩層20較佳。如果該罩層2〇包含非結晶矽，則使 用CH、HBr、HI或NF;電漿去除該罩層20較佳。如果該罩層 20包含碳化矽或矽含量極高的氮氧化物，則使用具有碳（例 如，Ch或NF3)的鹵化物化學作用來去除該罩層2〇較佳。如 果該罩層20包含DARC(含有矽含量極高之氮氧化物的介電 抗反射塗層），則使用NF^/Cl2去除該罩層2〇較佳，其中 DARC相對於TEOS中氧化矽的蝕刻速率為2:1。表格ϊ中概述 該等例證具體實施例的這些和其他材料及化學製品觀點。 84887 -11- 1238439 基於本發明揭示目的，我們定義當該材料之蝕刻速率大於 四周材料至少2倍時所要優先蝕刻的材料，較佳方式為為大 於5倍，最好是大於1〇倍。 /儿積、圖木化及I虫刻一金屬層（包含铭較佳）。金屬2 4填平 该罩層20原先佔用的區域。位於該ILdi 22上表面上之已圖 案化金屬24的邵位包含一上方導線（延伸到圖5之頁面），形 成沿著一列記憶單元1 0的電連接。一第二絕緣層（圖中未顯 示）可被沉積在導線2 4上，並且製程繼續進行。 - 圖5所示之具f豆貫施例結構包括一多層磁性記憶單元1 〇 (較佳是一隧穿磁阻（TMR)記憶單元），該記憶單元之低端表 面接觸於導線1 8 (較佳包含鋁或銅）。該導線丨8的厚度最好介 於大約100 nm(奈米）與350 nm之間。該多層磁性記憶單元1〇 的厚度最好介於大約20 nm與50 nm之間。記憶單元的寬度 最好介於大約150 nm與500 nm之間。記憶單元的各面環繞 著一絕緣層22(最好是氧化矽或氮化矽）。該絕緣層22高於該 记憶單元1 0 ’並且的該絕緣層2 2厚度介於大約5 0 n m與1 0 0 n m之間。该元’f思單元1 〇的上表面是比該絕緣層2 2上表面低 介於大約20 nm與50 nm之間的凹處。罩蝕刻製程會使位於 凹處上方的絕緣層22各角稍微變圓。該金屬24(較佳為包含 鋁）會填滿介於該記憶單元1 〇與該絕緣層22上方之間的凹處 ，促使電連接至該記憶單元1 〇，並且構成在該絕緣層22乏 上方表面上之延伸於凹處任一面上約10 nm與50 nm之間的 線路，並且連接一列記憶單元1 〇。在該記憶單元1 〇上之金 屬線2 4的斷面形狀為T形。τ形2 4之上方部位比該記憶單元 84887 -12- 1238439 1 〇寬0有利的做法是，令凰 …、 疋 至屬線24的額外寬度會形成磁場， 使侍寫入位兀1 〇的效率高於較薄金屬線所形成的磁場，但 疋可4擇f生姓刻罩會降低短路風險，而不管電極寬度。 將參考圖6A和6B來說明本發明另一項具體實施例，並中 使用雙鑲嵌製程進行金屬化。如上文參考圖續述，沉積及 平坦化ILD122。在圖6A中，罩層20仍然適當的位置。在ILD1 22上沉積一第二覆蓋絕緣層（ild2)26。一渠溝以被蝕刻至 ILD2 26中，其方式為向下蝕刻至罩層2〇的上表面及蝕刻至 ILD 1 22的上表面，並且沿著一列記憶單元丨〇蝕刻至頁面中 。較佳方式為’渠溝28比罩層20寬，如圖6A所示。 如圖6B所不’已沉積一金屬層（較佳是銅）以填滿藉由移除 罩層2 0所留下之記憶單元丨〇上的開孔，並且填滿用於連接 一列記憶單元10的渠溝28。或者，在渠溝28中填滿金屬之 前’可以在渠溝28上鋪上障壁層及/或種子層。將LD2 26 的上表面平坦化，以去除過量的金屬並且留下平坦表面以 便進行進一步的處理步驟。位於該等記憶單元丨〇上之形成 的上方導線3 0的斷面為T形，如上文所述，這會提高位元方 面磁場的效率。 圖6B所示之結構包括一多層磁性記憶單元1 〇(較佳是一 隧穿磁阻（TMR)記憶單元），該記憶單元之低端表面接觸於 導線1 8 (較佳包含铭或銅）。導線1 8的厚度最好介於大約1 〇 Q nm(奈米）與350 nm之間。該多層磁性記憶單元1〇的厚度最好 介於大約20 nm與50 nm之間。記憶單元的寬度最好介於大 約1 50 nm與5 00 nm之間。記憶單元的各面環繞著一絕緣層 84887 -13 - 1238439 22(最好是氧化矽或氮化矽）。該絕緣層22高於該記憶單元1〇 ，並且的該絕緣層22厚度介於大約50 nm與1〇〇 nm之間。該 記憶單元1 〇的上表面是比該絕緣層上表面低介於大約2〇 nm與5 0 nm之間的凹處。位於凹處上方的絕緣層22各角稍微 變圓。第二絕緣層26(較佳為，包含氧化石夕或氮化碎並且厚 度大約在100 nm到300 nm範圍内）覆蓋該第一絕緣層22。該 第二絕緣層中的渠溝正在好該磁性記憶單元1〇上，並且較 佳為該渠溝寬度大於該磁性記憶單元1 〇寬度。渠溝的寬·产 最好介於大約50 nm與1 500 nm之間。導電材料3〇連绪填滿 (較佳疋銅）$亥弟一、纟巴緣層2 6中的渠溝及介於該磁性記憶單 元1 〇與該第一絕緣層22上方之間的凹處。或者，在該渠溝 28中填滿金屬之前，可以在該渠溝28上鋪上障壁層及/或種 子層。在4磁性5己丨思單元1 〇上之該導線3 〇的斷面形狀為丁形 。該導線30的上表面與該第二絕緣層26的上表面共面。 如圖7A所示，在雙鑲嵌製程替代方案中，在沉積ild226 之前，先在ILD1 22的上方表面及罩層2〇上形成一蝕刻停止 層32。較佳方式為，孩蝕刻停止層32所包含之材料的蝕刻 速率低於ILD2 261虫刻速率，例如，碳化石夕或某種氮化石夕。 當然’蚀刻速率取決於材料及蚀刻劑。在某些配置中，該 钱刻停止層32所包含的材料可以和該罩層2()㈣。在沉: ，ILD2 26之後，-渠溝28被蚀刻至ILD2 26中，其方式= 考—列記憶單元H)向下姓刻至該㈣停止層32。如圖^所 不’已執行一額外㈣，則憂先去除該蚀刻停止層32。執 仃另-項蚀刻以優先去除該罩層2〇。當然，如果該麵刻停 84887 -14 - 1238439 曰^ 2和该罩層2 〇所包含的材料相同，則可以在同一蝕刻 二中去除孩蝕刻停止層和該罩層。最後，沉積一金屬層 (乂佳疋銅）以填滿藉由移除罩層2 〇所留下之記憶單元… 、勺開孔，並且填寫用於連接一列記憶單元1 〇的渠溝2 8。 或者，去除孩罩層20留下的開孔，並且在渠溝28中填滿金 屬 < 岫可以先在渠溝28上鋪上障壁層及/或種子層。將ILD2 勺上表面平坦化，以去除過量的金屬並且留下平坦表面 以便進行進一步的處理步驟。 - 圖7B所示的具體貫施例相同於圖所示的具體實施例， 其I只有一項修改。一姓刻停止層32(較佳為，包含碳化矽 或氮化矽，並且厚度大約在1〇 111^到3〇〇 範圍内）被埋入在 汶第一圪緣層26的低邵表面與該第一絕緣層U的上表面之 門4蝕刻知止層3 2不會延伸至已切入該第二絕緣層26中 勺木溝區域，而疋被限制在僅在該第二絕緣層2 6下方的區 域中。 在本發明另一項具體實施例，會在磁性記憶單元的四周 備製間隔。參考圖8到圖！ 3將可以瞭解這項製程和結構。圖 8顯示已在記憶單元陣列上保角沉積一間隔材料層“後，一 具有圖3所示之罩層20之記憶單元10。較佳方式為，該間隔 材料層34的蝕刻速率比罩材料和化⑴更慢。當然，蝕刻速 率取決於材料及蝕刻劑。更佳方式為，該間隔材料層蝕刻 速率比所要沉積的ILD1 22(圖1〇)更快。例如，間隔材料可 包含包含碳化矽或氮化矽。 圖9顯示已執行各向異性間隔蝕刻後之具有罩層2〇的記 84887 1238439 憶單元1 0。已去除間隔材料層3 4的水平部位。留下核間隔 材料層34的垂直部位以在該記憶單元1〇和該罩層2〇四周形 成一間隔36。圖9所示的斷面圖係從記憶單元1〇的大約中心 位置開始繪製，並且僅顯示沿著該記憶單元1〇和該罩層2〇 兩側的間隔36。實際上，該間隔36構成一完全覆蓋在該記 憶單元1 0和該罩層20四周的連續覆蓋物。 在圖1〇中，已沉積且已平坦化一第一絕緣層*ILD1 22， 如前文參考圖4之說明。較佳方式為，ILD1 22的蝕刻速率比 間隔36慢。較佳方式為，ILD1 22包含軟式且可軟熔氧化物 ’從 TEOS(tetraethylorthosilicate)所沉積的氧化物。在ILD1 22 tCMP製程以曝露該罩層2〇期間，不會有該記憶單元ι〇 4上方邵位1 6之金屬表面受到污染或記憶單元丨〇受損的危 險，並且該記憶單元1 〇會受到該罩層2〇保護。 圖11示在標準金屬化製程後之具有罩層36的記憶單元1〇 。已藉由優先蝕刻來去除該罩層2〇。藉由蝕刻製程徹底去 除該罩層20，並且該蝕刻製程也已去除該間隔“的少量上 表面及该罩層20附近的ILD1 22。即使！虫刻會優先去除該罩 層20，然而也會蝕刻四周材料，例如，該間隔“和ILD1 22 。較佳方式為’間隔3 6的蝕刻速率比ILD 1 22快。已沉積一 金屬層（包含鋁較佳）’以填滿蝕刻製程之後所留下的凹處。 孩金屬層已被圖案化並且被蝕刻以留下垂直於頁面的金屬 線30，該金屬線電接觸於該記憶單元丨〇，並且係當做位於 ILD1 22上用於連接一列記憶單元1〇的上方導線。再次，電 極30比記憶單元1〇寬，最適用於翻轉位元丨〇。選擇性處理 84887 -16- 1238439 有助於加寬電極，而不會因光罩錯位而使記憶單元短路。 可以在金屬線30上沉積一第二絕緣層（圖中未顯示）。 圖11所示之具體實施例結構包括一多層磁性記憶單元i 〇 (較佳是一隧穿磁阻（TMR)記憶單元），該記憶單元之低端表 面接觸於導線1 8 (較佳包含鋁或銅）。導線1 8的厚度最好介於 大約1〇〇 nm(奈米）與350 nm之間。該多層磁性記憶單元1〇 的厚度最好介於大約20 nm與50 nm之間。記憶單元的寬度 最好介於大約150 nm與500 nm之間。記憶單元的各面環-繞 著一絕緣層22(最好是氧化矽或氮化矽）。該絕緣層22高於該 記憶單元10，並且的該絕緣層22厚度介於大約5〇 11111與1〇〇 nm之間。該記憶單元1〇的上表面是比該絕緣層上表面低介 於大約20 nm與50 nm之間的凹處。位於凹處上方的絕緣層 22各角稍微變圓。在記憶單元1 〇與四周的絕緣層22之間有 一間隔36(最好是碳化矽或氮化矽）。間隔36的高度介於記憶 單元1〇的高度與該絕緣層22的高度之間。間隔36之鄰接該 導線1 8底端最厚，並且愈高愈窄。在最厚的部位，該間隔 36的厚度介於大約1〇 11111與4〇 nm之間。該金屬24(較佳為包 含鋁）會填滿介於該記憶單元10與該絕緣層22上方之間的凹 處’促使私連接主该記憶單元1 〇，並且沿著凹處而接觸於 該間隔36之内部和上方表面。或者，在凹處中填滿金屬之 丽，可以在凹處鋪上障壁層及/或種子層。該金屬在該絕緣 層22之上方表面上之延伸於凹處任一面上約1〇 11茁與5〇 之間，以此方式提供最適用於翻轉位元丨〇的磁場。 圖12顯示雙鑲嵌製程所進行的金屬化。在如圖1〇所示之 84887 -17- 1238439 形成間隔3 6、ILD 1 22沉積及平坦化之後，形成一第二絕緣 層ILD2 26。一渠溝被蝕刻至ILD2 26中，其方式為向下蝕刻 至ILD 1絕緣層22表面和罩層2〇。藉由優先蚀刻製程去除該 罩層20，並且該蝕刻製程也已去除該間隔36的少量上表面 及遠罩層20附近的ILD2 22。較佳方式為，該罩層2〇的|虫刻 速率最快、該間隔3 6的蝕刻速率較慢及該ilD 1絕緣層22的 蚀刻速率最慢。 圖12所示之具體實施例結構包括一多層磁性記憶單元‘1〇 (較佳是一隧穿磁阻（TMR)記憶單元），該記憶單元之低端表 面接觸於導線1 8(較佳包含鋁或銅）。導線丨8的厚度最好介於 大約1 00 nm(奈米）與35Onm之間。該多層磁性記憶單元1 〇的 厚度最好介於大約20 nm與50 nm之間。記憶單元10的寬度 最好介於大約150 nm與500 nm之間。記憶單元10的各面環 繞著一絕、纟豕層2 2 (取好是氧化碎或氮化碎）。該絕緣層2 2高於 該記憶單元10，並且的該絕緣層22厚度介於大約500 nm與 1 0 00 nm之間。該記憶單元10的上表面是比該絕緣層上表面 低介於大約20 nm與50 nm之間的凹處。位於凹處上方的絕 緣層2 2各角稍彳政變圓。在·|己憶單元1 〇與四周的絕緣層2 2之 間有一間隔36(最好是碳化矽或氮化矽）。間隔36的高度介於 記憶單元1 0的高度與該絕緣層22的高度之間。間隔3 6之鄰 接該導線1 8底端最厚，並且愈高愈窄。在最厚的部位，該 間隔3 6的厚度介於大約1 〇 n m與4 0 n m之間。第二絕緣層2 6 (較佳為，包含氧化矽或氮化矽並且厚度大約在1〇〇 nm到 3 00 nm範圍内）覆蓋該第一絕緣層22。該第二絕緣層中的渠 84887 -18 - 1238439 溝正在好該磁性記憶單元1 〇上，並且較佳為該渠、、冓寬产大 於該磁性記憶單元10與該間隔36的組合寬度。渠溝的寬度 最好介於大約300 nm與1 000 nm之間。導電材料3〇連缋填 滿（較佳是銅）該第二絕緣層26中的渠溝及介於該磁性記憶 單元10與該第一絕緣層22上方之間的凹處。或者，在渠溝 和凹處中填滿金屬之前，可以在渠溝和凹處鋪上障壁層及 /或種子層。 在另一項配置中（圖中未顯示），在圖12所示的結構中，可 在沉積ILD2 26之前在ILD1 22上形成一蝕刻停止層，如圖7八 至圖7B之無間隔具體實施例所示。 圖13顯示本發明另一項具體實施例，其中結構中使用的 材料及/或蝕刻劑不同於圖12，因此結構有所不同。用於在 ILD2 26形成一渠溝的蝕刻劑也會蝕刻ILm 22和該間隔％ ，並且蝕刻ILD1 22的速率比蝕刻該間隔36的速率快。該該 罩層20的蝕刻速率最快、該ILD1 22的蝕刻速率較慢及該間 隔36的蝕刻速率最慢。所蝕刻的區域會沿著該間隔％的外 部表面而延伸至ILD1 22，這是覆蓋渠溝的寬度所致。該間 隔36材料的抗蝕性高於ILD1 22的抗蝕性。當沉積金屬層時 θ至屬層除了會填滿去除罩層之後的凹處及已蝕刻至 ILD2 26中的渠溝以外，還會填滿已過度蝕刻的區域。當然 ’在/儿積金屬之前’可以在渠溝、凹處和已過度蝕刻的區 域整個鋪上障壁層及/或種子層。甚至在圖解的過度蝕刻情 況下’由於冗憶體裝置丨〇已被四周的間隔3 6所隔離及保護 ，所以不會受損也不會短路。 84887 -19- 1238439 表格i呈現根據例證具體實施例之材料和化學作用的各種 可能性。

表格I 具體實施例 la lb 2a 2b 3 4 罩層20 非結晶碳 似鑽石碳 非結晶矽 SiC(BLOK™ -AMAT DARC(矽含 量極南的氣 氧化物） ILD1 22 TEOS Si-N TEOS Si-N TEOS TEOS ILD2 26 TEOS SiN TEOS Si-N TEOS TEOS 1虫刻停止層 32(視需要） SiC或 Si-N SiC SiC或 Si-N SiC SiC或 Si-N SiC或 Si-N 間隔36 SiC 或 Si-N SiC SiC* Si-N SiC Si-N — 選擇性去除 罩層2 0的名虫 刻劑 氧電漿 C卜 HBr、HI 、NF3(鹵化物） 電漿 C12/NF3(不 含碳） nf3/ ci2 在具體實施例1 a中，該罩層20包含非結晶碳或似鑽石碳。 ILD1 22和ILD2 26包含從TEOS所形成的氧化矽。可使用氧 電漿來選擇性蝕刻該罩層20。在具體實施例1 b中，該罩| 20包含非結晶碳或似鑽石碳。ILD1 22和ILD2 26包含氮化矽 。可使用氧電漿來選擇性蝕刻該罩層20。在具體實施例2a 中，該罩層20包含非結晶矽。ILD1 22和ILD2 26包含從TEOS 所形成的氧化矽。可使用齒化物電漿來選擇性蝕刻該罩層 84887 -20- 1238439 2〇。在具體實施例2b中，該罩層20包含非結晶矽。ILD1 22 和ILD2 26包含II切3使用㈣物電㈣ 罩層2〇。在具體實施例3中，該罩㈣包含碳切。ILD122 和㈣26包含從TE0S所形成的氧切。可使用α或奶 來選擇性㈣Θ罩層2〇。在具體實施例4中’該罩層⑼包本 DARC。ILD i 22和ILD2 26包含從·㈣形成的氧^。; 使用C14NF3中至少-項來選擇性蝕刻該罩層2〇。表柊!中 也有列出每項具體實施例所使用的視需要之該㈣停止.層 3 2的材料和該間隔3 6的材料。 應明白，優先蝕刻取決於材料及蝕刻劑。因此，必須謹 慎選用材料及蝕刻劑，以產生所想要的相對蝕刻去除速率 表格I中每項具體貫施例所使用的蝕刻劑已經過選擇，相 對於相關的絕緣層ILD1 22和ILD2 26，所選用的蝕刻會優先 蝕刻去除相關的罩層20。基於本發明揭示目的，我們定義 田居材料之蚀刻速率大於四周材料至少2倍時所要優先蝕 刻的材料，較佳方式為為大於5倍，最好是大於1〇倍。 雖然上文中的貫施方式已按照適用的具體實施例來展現 、描述及指出本發明的基本新功能，但是熟悉此項技術者 應知遒可省略、替代及變更所解說之結構及使用該結構的 、、、田節开> 式’而不會脫離本發明的精神與範_。因此，本發 明的範疇係由隨附的申請專利範圍定義，而不是由前面的 說明書所限制。 【簡簞說明] 圖1顯示根據先前技術之具有栓釘（stud)組態之隧穿磁阻 84887 >21 - 1238439 (TMR)磁性記憶體裝置陣列一部份的斷面圖。 圖2顯示根據本發明較佳具體實施例所建構之一磁性記 憶體堆疊和一罩材料之覆蓋層的斷面圖。 圖3顯示當從圖2之覆蓋層蝕刻時，具有栓釘組態之罩層 之個別磁性記憶體裝置的斷面圖。 圖4顯示圖3所示之記憶體裝置被一第一絕緣層環繞的斷 面圖。 圖5顯不根據一項配置，圖4所示之記憶體裝置及被去·除 之罩層和以標準金屬化製程所製成的上方導線以接觸於之 斷面圖。 圖6A_ 7F根據另一項配置，圖4所示之記憶體裝置在已沉 積一第二絕緣層且已在該第二絕緣層中蝕刻一渠溝的斷面 圖。 圖6B顯示圖6A所示之記憶體裝置在已去除之罩層和以雙 鑲肷製程所製成的上方導線以接觸於記憶體裝置後之斷面 圖。 圖7 A頌示雙鑲肷製程之替代具體實施例的斷面圖，其中 已在第、，·巴、，彖層與第二絕緣層之間沉積一蝕刻停止層。 圖7B顯示圖7A所示之替代具體實施例在已去除位於第二 絕緣層中渠溝底端的㈣停止層、已去除罩層及已形成上 方導線後之斷面圖。 - 圖8顯示根據另一項具體實施例，圖3所示之記憶體裝置 的斷面圖，該記憶體裝置上已沉積一間隔材料層。 圖9頌7F圖8所7JT之記憶體裝置在一間隔蝕刻之後的斷面 84887 -22- 1238439 圖。 圖1 〇顯τ圖9所示之記憶體裝置被第一絕緣層環繞的斷 面圖。 圖1 U頃不圖1 〇所示之記憶體裝置及被去除之罩層和以標 準金屬化製程所製的上方導線之斷面圖。 圖12顯不根據較佳具體實施例，圖1〇所示之記憶體裝置 及被去除 < 罩層和以標準金屬化製程所製的上方導線之斷 面圖。 . 固13 員示根據替代具體實施例，圖10所示之記憶體裝置 及被去除之罩層和以標準金屬化製程所製成的上方導線以 接觸於m體裝置之斷面圖’其中已過度㈣第二絕緣層 ，亚且金屬部份延伸至第一絕緣層中。 【圖式代表符號說明】 10 隧穿磁阻（TMR)裝置（記憶單 12 障壁層 1 4，1 6 磁性層 18 銅導線 20 覆蓋罩層 22 絕緣或層間介電（ILD1)層 24 金屬（導線） 26 第二覆蓋絕緣層（ILD2) 28 渠溝 30 上方導線 32 1虫刻停止層 84887 1238439 34 間隔材料層 3 6 間隔 84887 -24

Claims (1)

1. 123^^§〇9371號專利申請案 中文申請專利範圍替換本(93 拾、申請專利範圍： 一種形成一磁性隨機存取記憶體（MraM)之方法，包括： 在一基板表面上提供一堆疊之磁性記憶體層； 在該等磁性記憶體層上沉積一罩層； 去除該罩層和該等磁性記憶體層之區域，藉此使用多 個罩層來界定複數個個別磁性記憶體裝置； 在界定複數個個別磁性記憶體裝置之後，在該等磁性 記憶體裝置和該基板上沉積一間隔材料層，接著執行一 間隔蝕刻； 在孩基板及該等磁性記憶體裝置上提供一連續型第一 絕緣層； 去除至少位於該等磁性記憶體裝置上該第一絕緣層之 部位； 從孩等磁性記憶體層選擇性去除該罩層，以此方式曝 露該等磁性記憶體層之主動上方表面；以及 形成多個上層導線以接觸於該等磁性記憶體裝置的主 動上表面。 •如申凊專利範圍第1項之方法，其中沉積該罩層包含沉 %材料，該材料係選自由碳、非結晶矽、多晶矽、碳 化矽或矽含量極高的氮氧化物所組成之群組。 3·如申請專利範圍第丨項之方法，其中去除至少位於該等 兹丨生记fe體裝置上該第一絕緣層之部位包括，化學機械 研磨直到曝露該等罩層。 4·如申請專利範圍第3項之方法，其中形成該等上方導線 ip年p月ϋ 包括’沉積一覆蓋金屬層、蝕刻該金屬層以界定導線， 接著在該等導線上沉積一第二絕緣層。 5.如申請專利範圍第3項之方法，該方法進一步包括沉積 一第二絕緣層並且在該第二絕緣層中形成多個渠溝，該 等渠溝寬度比該罩層寬，ϋ且在選擇性去除該罩層前透 過該第二絕緣層整個蝕刻該等渠溝寬。 6 ·如申請專利範圍第5項之方法，其中形成該等上方導線 包含，在選擇性去除該罩層之後將金屬沉積在該等渠溝 中。 7 ·如申請專利範圍第5項之方法，該方法進一步包括在沉 積該第二絕緣層之前，在該第一絕緣層及該罩層上沉積 一蝕刻停止層。 8·如申請專利範圍第丨項之方法，其中該罩層包含碳，並 且選擇性去除該罩層包括使用氧電漿蝕刻該罩層。 9·如申請專利範圍第丨項之方法，其中該罩層包含矽含量 極南的氮氧化物，並且選擇性去除該罩層包括使用ch 和NF3中至少一項來蝕刻該罩層。 如申請專利範圍第！項之方法，其中執行該間隔触刻包 含，優先蝕刻該間隔材料層的水平部位，並且蝕刻該間 隔材料層比蝕刻該罩層快。 11·如申請專利範圍第丨項之方法，其中該間隔材料係選自 由碳化矽和氮化矽所組成之群組。 1 2 ·如申明專利範圍第丨項之方法，其中該罩層材料是碳。 13·如申請專利範圍第丨項之方法，其中選擇性去除該罩層 84887-931028.doc 在㈣丨過程巾，去除料層比去除㈣—絕緣層 快，且去除該第一絕緣層比去除該間隔材料快。 Η.如申請專利範圍第丨項之方法，其中選擇性去除該罩層 G括S m丨過I巾’去除該罩層比去除該間隔材料快 ，且去除該間隔材料比去除該第一絕緣層快。 15. -種用於在-具有—基礎積體電路組件θ之半導線基板 上形成一磁阻記憶體之方法，包括： 形成複數個突出物，該等突出物包含具有當做—最上 層之軍層的磁阻記憶體層； 在該等複數個突出物上沉積一間隔材料保角層. 在間隔材料保角層上執行一間隔韻刻，藉^著該等 突出物的侧面形成間隔； 在該等突出物 層； 该等間隔和該基板上形成一 絕緣材料 去除至少位於該等突出物上之絕緣材料； 選擇性蝕刻該罩層；以及 執仃一金屬化製程，以接觸於該等磁阻記憶體層。 16. 如申請專利範圍第15項之方法，其中該罩層包含二非金 屬。 ， 17. 如申請專利範圍第15項之方法，其中該罩層係選自由碳 、矽、碳化矽和矽含量極高的氮氧化物所組成之群組。人 々申叫專利範園第1 5項之方法’其中該間隔材料係選自 由碳化矽和氮化矽所組成之群組。 、 19.如申請專利範圍第㈣之方法，其中該絕緣材料包含從 84887-93 l〇28.d0< 123 8爾 τ§; 今3年月％日」 TEOS形成的氧化沙。 2 0 ·如申請專利範圍第1 5 ：rg >女、，土 ^ , 固罘15員 < 万法，其中選擇性去除該罩 層包括’使用—蝕刻製程，在該蝕刻製程中，蝕刻該 罩層比拙刻該等間隔快，且钮刻該等間隔比蚀刻 材料快。 21.如申請專利範圍第15項之方法，其中選擇性去除該罩層 括使用|虫刻製程’在該蚀刻製程中，蚀刻該罩層 比蚀刻該絕緣材料快，且#刻比該絕緣材料㈣該等間 隔快。 22· —種形成一磁性記憶單元的方法，包括： 形成一具有釘柱結構並且具有一包含一犧牲罩之最 上層的磁性記憶體層堆疊； 在該釘柱結構上及四周提供一連續型第一絕緣層； 去除至少位於該釘柱結構上該第一絕緣層之部位，藉 此曝露該犧牲罩； 去除該曝露之犧牲罩；以及 將一電連接提供給該等磁性記憶體層。 23.如申請專利範圍第22項之方法，其中去除至少位於該釘 柱結構上泫絕緣層之部位包括，化學機械研磨該絕緣層 直到曝露該犧牲罩。 24·如申請專利範圍第23項之方法，其中提供一電連接包括 ，在去除該犧牲罩後，沉積一覆蓋金屬層，及圖案化和 蝕刻該金屬層以形成導線。 25·如申請專利範圍第22項之方法，其中去除至少位於該釘 84887-931028.doc -4- 12384陳; s更 ' LHiLd 岌 Rj 柱結構上該絕緣層之部位包括，使用一蝕刻方法以在該 第一絕緣層中蝕刻開孔，而選擇性不蝕刻該犧牲罩。 26.如申請專利範圍第25項之方法，其中提供一電連接包括 ’在去除該犧牲罩後使用金屬填滿該等開孔。 27·如申請專利範圍第22項之方法，該方法進一步包括在 才疋供該第一絕緣層之前，在該釘拄結構四周提供多個 間隔。 28· —種形成一隧穿磁阻（TMR)記憶單元之方法，包括： 在一上表面形成一具有一罩層的隧穿磁阻（TMR)結構 ，具有該罩層的該隧穿磁阻（TMR)結構從一基板突出而 成為一釘柱； 在該釘柱上及四周沉積一第一介電層； 平坦化該第一介電層及該釘柱之上表面； 在該該第一介電層及該釘柱上形成一第二介電層； 蝕刻一渠溝以徹底貫穿該第二介電層； 去除該罩層；以及 儿和金屬’以填滿该渠溝及去除該罩層之後留下的開 孔° 29. —種用於隧穿磁阻（TMR)磁性隨機存取記憶體（mram) 之金屬化，該金屬化包含多個銅線，在該等記憶單元上 之該等銅線的斷面形狀為T形，其中該等銅線之表面接 觸於絕緣材料，並且每個銅線之最低部表面之至少一部 份接觸於該等記憶單元之上表面。 30·如申請專利範圍第29項之金屬化，其中該絕緣材料包含 84887-931028.doc

   從TEOS形成的氧化石夕。 3 1 ·如申請專利範圍第29項之金屬化，進一步包括··位於^ 等記憶單元四周的絕緣間隔，其中該等間隔高於該等^己 單元’並且接觸於該等銅線之側面的至少一部份。 32·如申請專利範圍第29項之金屬化，其中該等間隔係選自 由碳化矽和氮化矽所組成之群組。 33· 一種為一磁性隨機存取記憶體陣列之元件，包括： 一磁性記憶單元，其被組態成從一基板突出的突出物 ’並且具有一上表面及一外表面； 一位於該磁性記憶單元四周的間隔，該間隔之一部份 接觸於該磁性記憶單元之上表面，並且—部份延伸在^ 磁性記憶單元之上表面之上方；以及 甩極’其接觸於介於該間隔内部表面間之該磁性記 广的上表面，該電極的上方區域延伸在該間隔之上 表面的上方’並且寬度超過該間隔内部表面所界 度0 4·如申請專利範園第33項 括一隧穿磁阻（TMR)結構 35·Π3專利範圍第33項之元件，其中該間隔包含一係 故化珍和氮化矽所組成之群組的材料。 认如申請專利範園第33項之元件 自由鈿4 / 八Τ Θ兒極包含一係: ^ 〇鋁所組成之群組的材料。 84887-931028.doc