TW476989B - Semiconductor memory production system and semiconductor memory production method - Google Patents

Semiconductor memory production system and semiconductor memory production method Download PDF

Info

Publication number
TW476989B
TW476989B TW090104017A TW90104017A TW476989B TW 476989 B TW476989 B TW 476989B TW 090104017 A TW090104017 A TW 090104017A TW 90104017 A TW90104017 A TW 90104017A TW 476989 B TW476989 B TW 476989B
Authority
TW
Taiwan
Prior art keywords
wafer
address
semiconductor memory
line
bit
Prior art date
Application number
TW090104017A
Other languages
English (en)
Inventor
Sumio Ogawa
Shinichi Hara
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW476989B publication Critical patent/TW476989B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • General Factory Administration (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

476989
五、發明說明(1) 【發明領域】 本發明係有關於半導體記憶體生產系統及其生產方法 ’其思味著在晶圓製程中導致瑕疯半導體記憶體單元的步 驟。 【習知技術說明】 近年來,為了改進半導體記憶體的存儲容量,相當多 的努力花費在晶片上形成的半導體記憶體單元的小型化。 假如用於這些小型化半導體記憶體的生產所需的複數 製程步驟(晶圓製程)的發展以及這些製程步驟的穩定無 法快速地完成,要在要求的時刻銷售所需要的半導體記憶 體是困難的。 因此對於半導體S己憶體的生產所需的每一製程步驟 的發展及穩定,完成半導體記憶體的故障分析是必要的, 以及使用從故障分析所獲得的結果補救在製程步驟中導致 故障的瑕疵。 H —、般,半導體圮憶體的記憶體單元是好或者壞的判| 疋完成於寫入預先決定的資料(” 0,,, 接著隨後從記憶體單元讀出資料」=者
:不它:Λ否眘符合。它們符合的實例被標示為"通過位 兀,不付合的實例被標示為"不合格位元"。 :同種類的故障分析被完成於對應至每—獨立彳 二!體鱼$中不合格位元的分佈狀況被產 的排列而被顯示。此排列被稱之為不::位; 映圖’或者只有位元映圖。 》
476989 五、發明說明(2) 曰本已審查公報編號6-1 8230 (在下文參考作為第一 習知技術)揭露對於一晶圓中的所有晶片自動地完成功能 測試,以及測試結果儲存於不合格位元記憶體中,以及/ 或者顯示於螢幕以及/或者印出。在此時,為了顯示於有 限的面積中,不合格位元記憶體被劃分成為ηχη區塊,以 及每一區塊標示不合格位元的存在。另外,當不合格位元 記憶體的内容被儲存於外部儲存裝置之上時,為了節省記 憶體容量,在-字、组(位元組)中的一位元對應至記憶體 的一位元。
舉例而言,對應1 28Μ位元半導體記憶體,對於一晶片 ,位元映圖是16Μ位元組。對於一晶圓(2〇〇晶片)',要求 3 · 2 G位元組的記憶體容量,以及對於一批(5 〇晶圓), 160G位元組。另外,假如劃分成8χ8區塊,每一批的記憶 體容量是2· 5G位元組,以及記憶體容量可以被降低為六“十 四分之一。 -· 曰本未審查公開公報編號7 - 8 5 6 9 7 (在下文參考作為 第一習知技術)揭露完成快速故障分析的方法。在傳統半 導體記憶體的記憶體映圖中,具有由不同故障原因所導致 的不同故障模式之不合格位元被混合。結果,位址被顯示 為具有不同故障原因的不合格位元混合於上述,,不合格位 元映圖中’對於设計者而言根據此π不合格位元映圖”確 邁產生的故Ρ羊模式"以及進一步地推論瑕疯的起因是困難 的0 此處’ ”故障模式”意謂著特定的不及格位元分佈,其
2162-3810-PF.ptd 第7頁 476989 五 發明說明(3) =:於具有特定故㈤,類似瑕疵等 測试於預先決定的狀 导體6己隐體被 佈狀況取決於故障2的;::以及從經驗得知不同分 元之前與之後不存在不入二 s ’包括在目標不合格位 續兩不合格位元格二r單一位元故障,存在連 格的線㈣(資料線兀:字=以續位元不合 。另外,前面提及的,,不人上者子」且線故…乂及類似者 不合格位元的分佈LV裝格置 此外,Ik著近來大儲存量 格位元映圖發展成為導體δ己隐體的發展,不合 知技術,-次輸:的:料。結•,即使應用第-習 體作為不合格位元映^ θ困^^顯不)整個半導體記憶 運作複雜m卜映其使得確認故障模式的 必須對於每-獨I不:t故:模式的起因時,發生狀況 生於前述的"不合格位元映圖"變大時,也有問題發 另-方面,;,以及分析效率下降。 之為壓縮位元映圖"的顯示方法被】出2的方法’被稱 ,在壓縮位元映圖中; _ 出於第一習知技術中 :元映圖t,記憶體中的:數: = = :述。在此壓縮 縮位元,以及目標不奋格位元映圖由成為-單位的壓 用使壓縮位元映圖的巔示方法可以顯:比例而壓縮。使 映圖的不合格位元的分佈狀況。缺而τ ΐ關的整個記憶體 能被债測(❹,不能判斷 & 砰細的發生狀況不 ^不一不合格位元或 五、發明說明(4) " ---------- ,需要 設計者 完成在 中,不 獲得的 ,其中 的特定 合而產 定故障 料而得 者複數不合格位元) ^ ^ ^ -個接-個地顯干"果,為了分析故障的起因 的故障模式分析運”持複雜化。彳致於精由 —為了解決這些問題,在第二習知技術中,首先 =量測二況下的測試。在判斷 資料被獲得。在此,在大部分的實:: :格位7G貧料是複合故障模式的不合格位 複數故障起因是;4曰ρΑ ^ * "故1¾煜Ρ Μ + ~相 合。因此,偵測作為目標 座Λ =舁法藉由位址理論與其類似者的組 模^ : Ϊ::模式資料被設法得到,以及對應至特 =式的不s格位元資料從起始獲得的不合格位元資 對於第二習知技術,記憶體容量可以比位元映圖小。 然而,記憶體容量由故障模式而大幅地變化。例如, 對於128M位元半導體記憶體’冑要27位元組以顯示一位元 位址。在一k位元組的不合格位元分散於—晶片巾的假定 狀況,需要27k位元組的記憶體容量。對於一晶圓(26〇晶 從各種類型故障模式被相 首先成對位元故障模式被提取 -奇數瑕疲位址對,或者奇數一 對位元瑕疲,瑕疯被分類作為 方式分類,對應至特定故障模 容易確認特定故障的發生狀況 級的不合格位元映圖可以藉由 互混合的不合格位元資料, ’其進一步地分類成為偶數 偶數對。接著,假如沒有成 單一位元故障模式。藉由此 式的故障可以被提取,因此 。另外,對於顯示於晶圓等 故P早模式而分類。
476989 五、發明說明(5) 片)與一批(50 記憶體容 中,記憶 量 ° 此外 大$時間 中,顯示 以下 與其類似 曰本 第三習知 儀器與所 ’揭露方 導體基體 產生故障 中在由測 被指定為 資料的座 的故障個 ’其比較 映像資料 故障發生 量。另 體容量 ,對於 。例如 於出版 出版說 者而用 未審查 技術) 需要製 法,根 的每一 分佈映 試步驟 在半導 標,以 數是對 由故障 與複數 的起因 =圓)’需要675k位元組與33M位元組的 變虑f不合格位元全部是成對瑕疵的實例 战—半,亦即需要17 Μ位元組的記憶體 第一 1 ,駕知技術,為了提取故障模式,需要 口 k位疋組的不合格位元存在的實例 :Ϊ!形中的演算法必須被重複幾千次。 :▲利用上述方法偵測所得的瑕疵資訊 八°十在製造過程中的瑕疲製程步驟。 報編號1 1 —4 59 1 9 (在下文參考作為 =導體基體(晶圓)由包括複數製造 k轾(製程步驟)的製造生產線所製造 道用於測試瑕疵發生於對應複數製造半 I ί體基體的所在位置之測試步驟;用於 貝料之故障分佈映像資料產生步驟,其 =測忒的每一半導體基體的故障位置資料 基體之上構成格狀圖像元件集合的映像 對於映像資料之上的每一格狀圖像元件 =複數半導體基體加總;之故障分析步驟 刀佈映像資料產生步驟所產生的故障分佈 有準備的故障資料庫以及可以研究與預估 % 舉例而言,如 分佈是為圖樣311 第j3圖中所顯示,假如晶圓1 〇〇的故障 藉由對照過去為了故障分析所產生的
476989 五、發明說明(6) ' 歷史資料庫,可以被預估為具有步驟A中的故障起因,以 及假如其為圖樣313,則具有步驟c中的故障起因。 另外,在具有由複數相同類型製造設備的單一晶圓製 程所處理的一批晶圓的步驟之狀況中,假如圖樣3丨5的故 障分佈大於圖樣3 1 4,取決於製造機器,其可以被預估為 具有位於製造機器B中的故障起因。 以此方式,藉由知道晶圓之上的瑕疵單元分佈,以及 在此批中的晶圓分佈,推斷記憶體單元變成瑕疵的製程步 驟是可能的。 曰本未審查公開公報編號1 0 —3 39943 (在下文參考作 為第四習知技術),揭露半導體記憶體製造方法,其具有 用於完成使用光罩或十字線的步進機類型投影曝光之步驟 ’其中晶片座標被使用以確認晶片在曝光半導體晶圓上的 位置’以及從分佈於曝光半導體晶圓上的瑕疵晶片的晶片 座標資料’其判斷有關的瑕疵是否由光罩或十字線所導致 ’以便在光罩或十字線上的瑕疵位置可以在短時間内被债 步進機類型曝光設備運作由印刷在十字線丨0 1上的圖 樣至晶圓100之上。在此時,如第25圖所顯示,為了減少 曝光次數’複數晶片(在圖中為4晶片)被減少與曝光於 相同時間。藉由連續地曝光十字線1〇1至晶圓1〇〇之上,圖 樣形成於整個晶圓之上。 ^ 舉例而言,如第25圖所顯示,在晶圓1〇〇上的半導體 記憶體是週期性地被判定為瑕疵的實例中,其被預估為由
,ΐ ί*者十字線101所導致,假設四個半導體記憶體圖樣 ”ί皁元),皮形成於十字線ΠΠ上,以及具有瑕疲於特 j域UHa中。藉由使用十字線1G1的步進機印刷出抗姓 圓上:如第25圖所顯示,在晶圓上每-曝光單元中 盔,ι Λ位置變成週期性地瑕疵。在此,在第25圖中,標示 為X ’的晶片表示瑕疲的晶片。 另外,在一次處理的一批中,在瑕疵半導體記憶體是 "、中於包含於此批中的所有晶圓上的晶圓丨00的較低部分 的實例中其被預估為起因是浸沒類型濕式ϋ刻步驟 ’其中晶圓垂直地豎立。其起因考慮如下。
,抗蝕劑移除或者氧化層移除期間,在濕式蝕刻中, ,晶圓被浸沒於蝕刻液體中時,晶圓從較低部分102被浸 沒以及較高部分被淹沒於最後。因此,半導體記憶體晶圓 的較低部分被浸沒於蝕刻液體中比較高部分長的時間,以 致於其由餘刻液體所蝕刻的期間也是較長的。結果,晶圓 的較低部分的圖樣與薄膜被過度地餘刻。
土 此外’在晶圓w 1上被判定為瑕疵的半導體記憶體數目 遠南於其他晶圓W2至W25的實例中,其被預估為起因是, 如第27圖所顯示,晶圓W1至W25被放置於船形容器103的相 位方向線上(在此時’標示Α的箭號方向是晶圓μ至晶圓 W 2 5的相位)而完成濕式姓刻。關於具有半導體記憶體電 路於晶圓W1上的表面,這導致因為與其他晶圓相比,空間 疋不緊选地以及因此許多活性化餘刻液體被應用。 此外,對於晶圓W1之外的其他晶圓,有另一晶圓在晶
五、發明說明(8) 以致於與晶圓wi相&,蝕刻液體的供應是受 圓表面之 限制的。 製程與類似者中,取::,匕後的乾燥過程,其他清潔 能出現。 、:阳®處理面是否在前方的差異可 圓上的晶:Ϊ置取:::::是瑕疵的半導體記憶體在晶 可以f斷哪-批中的位置,可能 起因的製程;析,瑕疵半導體記憶體 成。 7鄉的預估疋根據在晶圓階段的測試結果而完 體記=1 ί據顯示從半導體測試設備所輸人的所有半導 測瑕疲半導體記憶體在晶圓上的位^…析系統摘 方、、/H1應用顯示於第三與第四習知技術的故障分析 W # /存容4半導體記憶體的實例中,具有A量資訊 ==的問題。如上所述,在儲存一批對於mM :元 次邻1 Ί思體與第一習知技術的位元映圖資訊的實例中, 至3G位元組。為了於一長時間期間按時間先後 /ft此巨大數量的資訊而用於分析’冑用便宜個人電 月包疋困難的,以致於昂貴資訊處理系統必須被引用。 另外,對於第二習知技術,資訊量取決於不合格位元 的安,二換言之,故障模式,而大幅地差異。然而,預估 大、力疋每一晶片1 5 Κ位元組,以及每一批是丨4 〇至丨5 〇 Μ位元 第13頁 2162-3810-PF.ptd 4/()989 五、發明說明(9) =被=技ΐ中’與第一習知技術相比’資訊量可 訊處分析故障模式與壓縮fm,昂貴資 僅有故障模式分析結果的視覺檢ί 補救 疋否故ρ爭可以藉由冗餘電路而補救,或者不能 〜:1卜’為了減少每-批的資料儲存量,可以被考慮的 ϊ 批ΐ;晶圓的良率資料需要按時間先後地被儲存:便 存的ΐ ί ΐ=ί:ΐ圓:良率中,藉由在週期性地儲 盤二】ίΐ 可以摘測由整個晶圓製程的里常, 以便晶圓製程的故障分析可以被完成。< 後推移傾向’ 然而,在製程分析或者故障分析 因為在瑕疫晶圓上的每一晶片由安裝於“體: 同位置的故障分析儀所測試,分析的個數被声加。、’、、 另外,對於傳統故障分析,由測 、曰 °、 半導體記憶體被選擇與分離,以及由:’所判定為瑕疵的 測試以飛西故障的㉟因。目&,不需要】=㈣試機重新 生產線中的良率變成更差的,或者 的忍直到晶圓製造 、、、口果在大里的瑕疵產品出現的實例中, 記憶體不能供應至使用者的狀況。 甲毛生+導體 【發明概要】 本發明已經發生於此類背景資料,具有提供可以先後 2162-3810-PF.ptd 第14頁 476989 五、發明說明(10) ' ' 順序地維持用於每一批的製程分析的資料的半導體記憶體 生產系統之目的,以及也賦予根據已經儲存的資料而不完 成新的量測之故障分析的能力。
該發明的第一型態是半導體記憶體生產測試系統,在 其中包括:使用複數種類晶圓製造設備而用於製造複數半 ,,記憶體晶片於晶圓上的晶圓製造生產線;用於測試該 ,,片電氣特性的晶圓測試機;用於根據該晶圓測試機的 °亥專測^結果而決定安裝於該半導體記憶體上的冗餘記憶 ,區段的取代位址的取代位址決定裝置;以及用於根據該 專取代位址統計過程的結果而預估故障的起因的預估部分 其中導致故障的該晶圓製造設備被確認於該晶圓製造生 產線中以及該故障起因被移除。 該發明的第二型態是根據該第一型態的半導體記憶體 生產系統,其中該預估部分包括··用於產生基於該等取代 位址的取代位址分佈的瑕疵分佈分析儀;以及用於藉由比 車乂該取代位址分佈與預先儲存瑕疵分佈圖樣而預估製程瑕 疲的製程瑕疵預估裝置。
該發明的第三型態是根據該第二型態的半導體記憶體 生產系統’其中包括用於產生對於該晶圓中特定取代位址 的取代個數的瑕疵分佈分析儀。 該發明的第四型態是根據該第一型態的半導體記憶體 生產測試系統,其中包括用於產生該取代個數歷史的瑕疵 分佈分析儀。 該發明的第五型態是半導體記憶體生產系統,其中製
476989 五、發明說明(11) 造於晶圓上的半導體記憶體被測試,該等測試結果被統計 地處理而預估該瑕疵起因,以及該瑕疵起因從該晶圓製造 設備被移除,其中包括半導體測試部分,其測試該等半導 體記憶體以及輸出顯示從半導體記憶體中每一記憶體單元 位址所判定的該等不合格或通過結果之位元映圖,取代位 址決定部分,其從該位元映圖提取出不合格位元的該位元 位址以及根據此位元位址而決定使用安裝於該半導體記憶 體中的冗餘記憶體部分的冗餘字組線與/或冗餘位元線之 取代字組線與/或位元線位址,以及用以藉由根據每一半 導體記憶體的該被交換字組線與/或位元線的該取代個數 的統計分析而預估製程瑕疵之預估部分,其取代個數根據 該取代位址而被獲得。 該發明的第六型態是根據該第一型態的半導體記憶體 生產系統’其中該預估部分包括:熔線位址設定部分,用 於產生溶線位址’溶線位址顯示由溶線切斷的部分,其設 定對於4專取代位址的該等冗餘字組線與/或冗餘位元線 位址;以及提取部分,其用於從該等熔線位址提取出對於 每一半導體記憶體的該等交換字組線與/或位元線的取代 個數,以及對於每一晶圓的每一半導體記憶體的分佈狀況 0 該發明的第七型態是根據該第一型態的半導體記憶體 生產系統,其中該預估部分包括圖樣構成部分,其以對應 至該取代個數的色彩或層次標示在該晶圓上的每一半導體 記憶體晶片。
該發明的第八型熊异妒诚 生產系統,其特徵為Γ^ 7 尘態的半導體記憶體 先前儲存的取代個數圖丨 ί:比較該取代個數圖樣與 的製程異常。纟以及根據此比較結果’推斷特定 圓+π:第九型態是半導體記憶體生產方法包括:晶 =:由複數製程步驟而形成半導體記憶體於 又ίί a ;位元映圖輸出步驟’其用以輸出,作為 :二:該半導體記憶體的每一記憶體單元位址, 乂及位70映圖顯示通過或者不合格的判定;取代位址決定 步驟’其從該位元映圖提取出不合格位元的該位元位址, 以及根據此位元位址,決定使用安裝於該半導體記憶體中 的冗餘記憶體部分的冗餘字組線與/或冗餘位元線之取代 字組線與/或位元線位址;以及製程瑕疵預估步驟,苴用 以由根據每一半導體記憶體的該被交換字組線與/或ς元 線的該取代個數的統計分析而預估製程瑕疵,取代個數根 據該取代位址而被獲得。 該發明的第十型態是根據該第九型態的半導體記憶體 生產方法,其中該製程瑕疵預估步驟包括:用於產生^線 位址之溶線位址設定部分,溶線位址顯示由熔線切斷的部 分,其設定對於該等取代位址的該等冗餘字組線與/或冗 餘位元線位址;以及提取步驟,其用於從該等熔線位址提 取出對於每一半導體記憶體的該等交換字組線與/或位元
476989
線的取代個數,以及對於每一晶圓的每一半導體記憶 分佈狀況。 u μ 該發明的第十一型態是根據該第九型態的半導體記憶 體生產方法,其中該製程瑕疵預估步驟包括圖樣構成部分 ,其以對應至該取代個數的色彩或層次標示在該晶圓1 = 每一半導體記憶體晶片。 該發明的第十二型態是根據該第九型態的半導體記憶 體生產方法,其中該製程瑕疵預估步驟比較先前儲存的^ 代個數圖樣與該取代個數圖樣,其對於每一製程異常而產 生’以及根據此比較結果,·預估特定的製程異常。
為讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂,下文特舉較佳實施例,並配合所附 說明如下: β ^ 【圖式簡單說明】 第1圖係顯示本發明實施例的半導體記憶體生產系 的構造範例。 ' 第2圖係顯示半導體記憶體生產系統流程的流程圖。 第3圖係顯示本發明的製造歷史資訊檔案2 1的結構。 第4圖係顯示晶圓製造生產線2 0的特定構造範例。
第5圖係顯示本發明的晶圓測試資訊擋案2 3的結構。 第6圖係顯示瑕疵分佈產生程序SA 24與瑕疵起因預估 程序SA25的處理流程的流程圖。 第7圖係顯示儲存於第1圖中的故障分佈資料庫35中的 故障分佈圖樣。
2162-38l〇.pF.ptd 第18頁 476989 五、發明說明(14) 第8圖係顯示儲存於第丨圖 故障分佈圖樣。 τ的故 第9圖係顯示由本發明的冗 的 障分佈資料庫35中 位置所顯示的熔線位址的結構格、址分析裝置2熔線切斷 第1 0圖係顯示用於設定一 a 構造範例之概念圖。 、予組線位址的熔線電路 構,其中熔線開始數目以 第11圖係顯示表格檔案的結 冗餘字組線次序嵌入。 "" 第1 2圖係顯示冗餘位址分 構。 、置2輸出的中間檔案結 第1 3圖係顯示冗餘位址分 案格式。 、置2輸出的分析資料標 第1 4圖係曲線圖,其中水一 理的批數目,以及垂直軸顯示在 j不依時間先後次序處 第1 5A圖與第1 5B圖係顯示在對=f代的f數。 的字組線位址與這此字組線以冗‘二 曰曰圓上每一晶片 .^ , 、、一于冰M几餘予組線取代的個數之間 相互關係,以及在對於’批晶圓上每_晶片的位元線位址 與這些位元線以冗餘位元線取代的個數之間相互關係之直 條圖。 第1 6圖係平面圖’其中字組線取代位址個數與位元線 取代位址個數的總和是對於所有晶圓在每一晶圓上相對應 晶片位置中的晶片而計算,以及全部總和是顯示於晶圓上 的該相對應晶片位置。 第17A圖至第17C圖係平面圖,其中字組線取代位址個
2162-3810-PF.ptd 第19頁 476989
數與位元線取代位址個數的 圓在每一晶圓上相對應晶片 部總和是各自地對於所有偶 晶圓上的該相對應晶片位置 總和是對於偶數晶圓與奇數晶 位置中的晶片而計算,以及全 數晶圓與所有奇數晶圓顯示於 第1 8圖係顯示在對於一批中所有晶片修正之前的參 電壓Vref電壓的分佈趨勢之直條圖。 夕 第19A圖與第19B圖係平面圖,其中對於所有晶圓在晶 圓上相對應晶片位置需要自我更新週期時間修正的晶片個 數計數是顯示於晶圓上的該相對應晶片位置。
第20圖係用於解釋本發明的半導體記憶體製造方法之 流程圖。 第2 1圖係顯示根據本發明分析資料檔案的統計分析處 理流程之流程圖。 第2 2 A圖與第2 2 B圖係顯示在故障圖樣與預估製程瑕疯 之間相互關係的概念圖。 第2 3圖係顯示根據第三習知技術範例的製程瑕窥判定 之概要。 第24圖係顯示根據第三習知技術範例的製程瑕疵判定 之概要。 第2 5圖係顯示被判定瑕疵的半導體記憶體晶片的位置 _ 排列之晶圓表面概念圖。 第2 6圖係顯示被判定瑕疵的半導體記憶體晶片的位置 排列之晶圓表面概念圖。 第2 7圖係顯示在船形容器(用於支承複數晶圓的固定
2162-3810-PF.ptd 第20頁 476989 五、發明說明(16) 裝置)中晶圓位置的側視圖之概念圖 【符號說明】
1〜 LSI測試機; 2〜 取代位址決定裝置; 3〜 整修裝置; 瑕疵單元測試資訊檔 5〜 熔線位址資料檔案; 20, i晶圓製造生產線, 20a 〜抗蝕劑覆蓋器; 20b 〜曝光設備; 20c 〜顯影裝置; 20d 〜蝕刻設備; 20e 〜離子佈植設備; 20f 〜薄膜產生設備; 20g 〜CMP (化學機械研磨) 設備; 20h 〜清潔設備; 20 j 〜移轉裝置; 20k 〜通訊線路; 21, -製造歷史資訊檔案; 22, -晶圓測試機; 2 3〜晶圓測試資訊檔案; 24 - ^區分器; 2〜 冗餘位址分析裝置; 3 0〜封裝成品; 31 - ^取代位址資訊檔案; 32 - ^瑕疫分佈分析儀; 33 - -顯示裝置; 34〜製程瑕疵預估裝置 35〜瑕庇分佈資料庫; 35 - ^故障分佈資料庫; 42 - ^取代位址分析儀; 100 7〜^晶圓, 101 〜十字線; 102 〜較低部分; 103 〜船形容器; 111 〜記憶體單元陣列區 112 〜晶圓上的起始點; 113 〜不合格位元; 116 〜記憶體單元區塊; 118 〜字組線; 119 〜位元線; 200 〜晶圓影像螢幕; 311 〜圖樣; 313 〜圖樣; 2162-3810-PF.ptd 第21頁 476989
3 1 5〜圖樣。 3 1 4〜圖樣; 【較佳實施例的詳細說明】 下文是本發明實施例參照圖解的概要說明。第1圖是 發明第一貫施例的半導體記憶體生產系統的示意圖,以 及第2圖是半導體記憶體生產系統的流程圖。 在第1圖中’晶圓製造生產線包括一些製造設備,例 曝光11 又備/專膜產生設備,餘刻設備,擴散設備以及同 類者,其完成各種半導體製程於晶圓1〇〇上。
在第2圖的製程步驟SA1中,電晶體元件與連線被形成 於晶圓1 0 0的表面上,以及晶圓被製造為半導體記憶體排 列^網格狀。通常,2〇至5〇單位的晶圓1〇〇被包含於一置 物架’其被放置通過晶圓製造生產線2 〇作為一處理單位( 在下文中參考作為批),以及預定製程步驟被完成於預定 製造設備之上。每一批被給予預定晶圓製程批號(在下文 中除非另外指定,否則參考作為批號)。 該給定批號被顯示於置物架上,以及也被紀錄於製造 歷史資訊檔案21中。製造歷史資訊檔案21,如第3圖所示 ’儲存半導體記憶體的產品名稱為製造物件,批號,被處 理的晶圓編號,五晶圓被處理的製程步驟的製程編號,製 程的時間與日期(製造的時間與日期),製程步驟的製造 狀況,規格編號,以及類似者。在此,在製造歷史資訊檔 案21與隨後提及的晶圓測試資訊檔案23中,在一列中的資 訊標示一記錄。 第4圖顯示晶圓製造生產線2 〇的特定構造範例。晶圓
2162-3810-PF.ptd 第22頁 476989 五、發明說明(18) 製造生產線20包括··抗蝕劑覆蓋器2〇a ;曝光設備20b ;顯 影裝置20c ;蝕刻設備20d ;離子佈植設備20e ;薄膜產生 設備20f ; CMP (化學機械研磨)設備2〇g ;清潔設備2〇h ;以及類似者。對於每一種的製造設備2 〇 a至2 0 h,複數的 母類機器通常被安裝以改善半導體記憶體製造的生產力, 以及每一種製造設備被給予一機器編號(機器編號1,機 器編號2,…)。當製程步驟被完成時,移轉裝置2〇』移轉 晶圓從製造設備20a至20h到下一步驟製造設備2(^至2〇}1。
進來的晶圓100藉由移轉裝置2 〇j·而被移轉於製造設備 2〇a至2 0h之間,以及一組製程SA1被完成於預定順序。製 造歷史經由通訊線路2 〇k而被儲存於製造歷史資訊檔案21 回到 的表面上 半導體記 在被裝配 成已經完 觸形成於 被應用而 格之外( 每一 標示該晶 測試機22 案2 3。如 、 你王座於晶圓製造土庄冰w T的晶圓iuu ,複數半導體記憶體排列為網格狀。在下文中, 皮參照作為半導體晶片,或者簡稱為晶片, 2封裝之前。晶圓測試機22測試半導體晶片構 丰m i!之電氣特性。在此測試方法中,探針接 刹〜1曰片上的輸入_輸出墊以及預定測試信號 不:是否在預定規格之“通過)或者在規 t = = a曰2被給予在晶圓上的座標或者序號,其 的測U晶圓測試步驟SA2 (第2圖)中’晶圓 第5固所。果與晶片編號被儲存於晶圓測試資訊擋 第5圖所示’自圓測試資訊播案23是由晶圓與晶
476989 五、發明說明(19) =資訊以及晶圓測試資訊所組成。晶圓與晶片資訊儲存產 品名稱,批號,晶圓編號,與晶片編號,以及晶圓測試資 訊源i試項目,測試日期與時間,使用於測試的晶圓測試機 編號(測試機器編號),測試狀況與規格編號,測試結果 ’ f泛的通過/不合格判定結果,以及類似者。另外,LSI 測試機1寫入每一記憶體單元是通過位元或者不合格位元 的判定結果,也就是說,不合格位元資訊,進入瑕疵單元 測試資訊檔案4。 在步驟SA3中,由晶圓測試機22判定為不合格的晶片 由區为器2 4所標註,以及處置於以下步驟中。另外,在整 個曰曰圓1 G G的測5式被凡成的時間點上,控制繼續進行瑕疵 分佈產生步驟SA11,故障起因預估步驟SA12,以及故 因排除步觀13。在步驟SA4中,取代位址決定裝置2決定 與冗餘電路相互交換的取代位址,
檔案4。取代位址決定裝置2輪屮物也a ^ M 〇K 〜衣置Ζ %出取代位址資料至 3,以及也寫入至熔線位址資料拎安ς ^ £ ,整修裝置3切斷預定熔線根據取代位址資料 在完成上述製程之後,晶圓1〇〇藉 的切割裝置而被切割成為複數曰 农裝配彡又備26 為通過的晶片藉由包裝褒=而=圓 以及由樹脂或類似者密封(第2圖 固=導線架上, ’用樹脂密封半導體記憶體被稱之 。在下文中 )。對於每一製程單元的封裝製程 叩(assembly 批號。在步驟SA7中,封萝成π 、封襞成品給予一封裝 裝成由封敦成品測試機(為顯 476989
五、發明說明(20) 不於圖中)再次測試’以及當已經從測試標準脫離的封裝 成品被處置的同時,已經符合測試規格的封裝成品3〇被^ 運作為無瑕疵產品(步驟SA8 )。 、 平行於半導體記憶體製造的上述步驟S A1至SA8,用於 元成製造生產線與製造程序的故障減低的步驟SAii至牛驟 SA1 3被完成。 乂 在步驟SA11中,取代位址分析儀42讀取出為整修裝置 3的資料格式之熔線位址資料檔案5,以及轉換格式至^導 體記憶體的位址格式。取代位址分析儀42儲存格式轉換结 果於取代位址資訊檔案3 1中。 、 瑕疵分佈分析儀32讀取出取代位址資訊檔案31,完成 所需的處理以及顯示相對於晶片編號於晶圓上的位置 障分佈於顯示裝置3 3上,累藉敏姑从八此&扣 一 θ二 系積整批的分佈而用於顯示,顯 不對於母一日日圓編號的故障分佈,以及 的故障發生率中的變化(第2圖,步驟仙疋)十於母批號 瑕:分佈資料庫35預先儲存瑕 起因’產生瑕疲的製造設備與製程步驟。 早 製程瑕疵預估裝詈W屮拎丄 …分佈與儲存瑕疵分佈分析儀32所獲得 設法得到最接近符合故障:貝料庫35的瑕疵分佈,以及 半導體製造生產線2〇 (第2圖,步驟SA12 )。 被預估為故障起因的 κ呆作者檢驗根據此提取結果而 產線20與製程步驟SA1 與製程步驟。半導體製造生 移除。在此,操作去τ授严部分被確認並且瑕疵起因被 操作瑕疵分析儀並且改進製造設
476989 五、發明說明(21) 備的運作以及修正其瑕蘇ϋ可以《一個人或者一群人 根據第6圖’接著是第2圖中的瑕疲分佈產 與故障起因預估步驟SA12的詳細流程圖的說明。 的瑕疲分佈產生步驟SM1與故障起因預估^ A1 2的處理流程的流程圖。 辦茔=驟^243中’瑕疯分佈分析儀32從取代位址資訊 稽案3 1獲得取代位址資訊。 在步驟SA24b中,瑕疵分佈分析儀32藉由批號盥晶圓 編號而分類取代位址資訊。·假如對於預定測試項目、,在晶 圓編號與故障發生的編號之間的相互關係被獲得,表示為 第8圖中的圖樣κ與L (故障圖樣)之圖形可以被顯示/、此、、、 圖形可以僅顯示一特定批號,以及也顯示在每一批中故障 f生編號的總計結果。隨著此結果,可以分析故障發生於 一預定批中是否取決於晶圓位置或者處理順序。x 、 在步驟SA24c中,對於一預定批的每一晶圓編號,對 二母一測試項目與每一晶圓編號,瑕疵分佈分析儀32重 安排結果為故障(不合格)的測試項目成為曰 <1 址:3 一晶圓編號,瑕疵分佈分析儀32重新安排‘代位 址成為晶片編號次序。 號之於預定測試項目’在晶片編號與故障發生的編 "^的相互關係被獲得,可以顯示相對於晶圓的故障位 表示為第7圖中的圖樣Α至D (故障圖樣或者故障分 ,。對於這些故障位置,排列可以是只有特定晶圓
2162-3810.PF.ptd 第26頁 476989 五、發明說明(22) 蝙號被顯示,或者對於每一晶圓或每一批的故障發生編號 的總計結果被顯示。隨著此結果,可以分析故障發生於一 預定晶圓中或一預定批中是否取決於晶片位置。 在步驟SA24d中,對於每一批,每一晶圓編號,或每 一晶片編號,瑕庇分佈分析儀3 2分類取代字組線與/或位 元線的編號(在下文中參照為取代編號)。 假如在取代編號中的變化被獲得於整個期間,可以顯 示故障發生編號對應於製造曰期與時間的變化,如第8圖 中的圖樣P所表示。對於此故障發生編號,排列可以是只 有特定批號’晶圓編號’或晶片編號被顯示,或者對於每 —晶片,每一晶圓或每一批的故障發生編號的總計結果被 顯示。隨著此分析,整個期間的故障發生編號的變化可以 被辨識,以及因此半導體製造生產線20與製程步驟SAl可
以被維護於設備消耗品被損壞,或者處理溶劑的處理能) 被減少之前。結果,大量的故障發生可以被防止於先,E 此賦予半導體記憶體的穩定供應能力。 ' > 在步驟SA25a中,製程瑕疵預估裝置34比較由瑕疵 佈分析儀32所獲得的瑕疵分佈與儲存於瑕疵分佈 :的瑕庇分佈圖樣A ’B ’ ,P ’ ...,設法得到接
J的瑕疯分佈圖樣。瑕庇分佈資料庫35預先儲存如第J ”第8圖所不的A ’B ’…,P ’ 以及它們的對 ’製=設備與製程步驟可以被改進,以及類似;。早起 舉例而言,在故障是由十字線或去 中,瑕疵與類似者,類似獨立不合格 斤引起的實4 个口格位7L,在其他字組,
476989 五、發明說明(23) ’甚至取代位址是相同的。隨著本發明,其可以容易地被 偵測為在類似的瑕疵分佈實例中是具有步進機曝光裝置或 者十字線的異常。 舉例而言,如第22(a)圖中所示,在不合格位元113是 集中於記憶體單元陣列區域111的特定角落的實例中,其 推斷當曝光裝置被調整至晶圓上的起始點11 2的位置時, 十字線的旋轉錯誤。 在此實例中,三字組線11 8與兩位元線11 9由冗餘記憶 體而被取代。在1 28M位元組半導體記憶體的實例中,行位 址是1 3位元以及列位址是1 4位元,所以儲存容量是6 7位元 。在此故障圖樣由第二習知技術而被壓縮的實例中,需要 27位元(位址位元數目)乘以大約丨〇 (故障圖樣數目)等 於270位元的儲存容量。 作為另一範例,顯示於第22(b)圖中,在不合格位元 11 3是集中於複數記憶體單元區塊丨丨6的外表部分的實例中 ’其推斷瑕疲是由於曝光裝置的聚焦深度或者圖樣近距效 應0 在此實例中,四字組線118與四位元線119由冗餘記憶 體而被取代。在1 28M位元組半導體記憶體的實例中,行位 址是13位元以及列位址是14位元,所以儲存容量是13x4+ L· 14x4 = 108位元。在此故障圖樣由第二習知技術而被壓縮的 實例中,需要2 7位元(位址位元數目)乘以大約5 〇 (故障 圖樣數目)等於1.4千位元的儲存容量。 以此方式’不合格位元映圖的儲存容量可以隨著本發·
476989 、發明說明(24) 明而被大幅地降低。 、另外,由於不合格位元映圖被儲存為取代位址,豆可 =迅速地被判斷是否瑕疵數目在可以由冗餘記& 乾圍内。此外,藉由控制至取代位址的取代數目中== ,對於半導體記憶體的總可取代數的取代比率可以被辨識 。假如排列使得警告響起於取代比率達到臨限值時,導致 f障=製程步驟可以被發現於大量瑕疵半導體記憶體被生 •^則。結果,可以預先防止已製造半導體記憶體的故障 比率變差以致於產品不能供應的狀況,因此賦予半導體記 憶體的穩定供應能力。 ° 、參照圖解,接著是本發明實施例的每一結構元件的詳 細說,。第1圖係顯示根據本發明實施例的半導體記憶體 生產糸統的構造範例的方塊圖。 在此圖中,LSI測試機i包括CPU與記憶體部分類似記 憶體,硬式磁碟機與類似者,以及根據儲存於記憶體部 的測試程式,當晶片在晶圓狀態(在晶圓製程之後)時, 完成半導體記憶豸的功能測言式(AC測試)肖i 測試(DC測試)。 f 此處,在曰曰圓製程之後,參照為晶圓背面研磨製程 驟被完成的階段。 7 、也就是說,晶圓製程包括形成電晶體於晶圓上的晶 製造過程中的所有製程步驟,類似離子佈植步驟(雜質、、主 入步驟),擴散㈣,薄膜沈積步驟,圖樣步驟,蝕刻步 驟,背面研磨步驟與類似者。
476989
五、發明說明(25) 文是半導體記憶體(在下文中有時參照為曰 分析的說明,當記憶體具有包括可以取代不合格= 记憶體單元的冗餘電路,例如DRAM (動態隨機存取;憶 、 再者’在半導體記憶體於晶圓狀況的測試中,Ls丨測 -試機1輸出在半導體記憶體晶片中瑕疵記憶體單元(在^ 文中參照為不合格位元)的位址資料(在下文中參照為位’ 元映圖資料)的位元映圖檔案(瑕疵單元測試資訊)'4至 取代位址決定裝置2,一晶片作為一單元。 根據來自L SI測試機1的位元映圖資料輸入,對於每一 晶片輸入,取代位址決定裝置2循序地分析哪些字組線以 儀 來自冗餘電路的字組線取代,以及哪些位元線以來自冗餘 電路的位元線取代可以有效地達到不合格位元的挽救(最 少數目的冗餘位元線與字組線的取代)。然後,如上述的 用於挽救瑕疵位元的分析過程被完成於晶圓上的所有晶片 以及一批中的所有晶圓。 此處,可取代記憶體單元包括連接至冗餘字組線與形 成於字組線方向的冗餘記憶體單元區域以及連接至冗餘位 元線與形成於位元線方向的冗餘記憶體單元區域。各自的 這些冗餘記憶體單元區域包括複數的冗餘字組線與複數的 冗餘位元線。 也就是說,在三記憶體單元(在下文中f照為不合格 位元)具有存在於一字組線上的複數記憶體單元瑕疲的實 例中,假如字組線以冗餘字組線取代,一取代疋足夠的。
2162-3810-PF.ptd 第30頁 476989 五、發明說明(26) --- 然而,在位元線以冗餘位元線取代的實例中,需要三 位元線。因此,當字組線以冗餘字組線取代時,線數目的 二用=率是較好的。如上所述,故障分析器2有效地完成 冗餘字組線與冗餘位元線取代不合格位元的可能組合的分 析。 故障分析器2產生熔線位址資料,其使得上述分析結 果所選擇的各自地取代字組線與位元線之冗餘字組線與冗 餘位元線的位址相同於相對應字組線與位元線的位址。 也就是說,冗餘字組線與冗餘位元線,詳細說明於下 文中,被k供具有位址設定電路,位址設定電路包括用以 ά又疋每一位址的複數熔線。藉由切斷這些熔線中相對應至 需求位址的預定炼線。位址可以任意地被設定。根據上述 被取代的字組線與位元線的位址資料,取代位址決定裝置 2產生熔線位址資料,其指定哪些熔線被切斷而形成被取 代的字組線與位元線位址,以及輸出該產生熔線位址至整 修裝置3。 舉例而言,在此時刻,取代位址決定裝置2輸出至整 修裝置3的溶線位址資料格式是顯示於第9圖的形式。 也就疋說,在區域R 1中,文字資料π產品名稱" PRODUCT NAME”)被添加寫入,以及在區域R2”批編號” (LOT NO”)’批名(LOT NAME )中,識別符號”批編號” 與批號批名被添加寫入為文字資料。 在區域R3中,文字資料”WXX01”被添加寫入,此處"w” 是晶圓識別符號以及n XX0 1 ”是晶圓編號。
2162.3810-PF.ptd 第31頁 476989 五、發明說明(27) 隨後,在區域R4,區域R5,···,的線上,Vref FUSE 編號以上述晶圓編號的晶圓的晶片順序而被添加寫入為文 字資料” FY101” ,” FY102",…。 在此’由Vref FUSE編號所標示的炼線被使用於離子 佈植製程步驟中而修正由於臨限電壓^的變異所導致參考 電壓V r e f的差異,類似内部電源供應電壓。 也就是說,藉由切斷由取代位址決定裝置2所選擇的 Vref FUSE編號所標示的熔線,對應至由測試機測量所得 的臨限電壓VT,參考電壓Vref可以被調整至預定電壓,例 如兩倍臨限電壓VT的電壓。 另外,在區域R6中,晶片識別符號"C"與晶片編號 π ΑΟΟΓ1被添加寫入為文字資料(” caooi”)。 接著’在區域R7 ’區域R8,…,的線上,熔線識別符 號’’ F”與顯示被切斷熔線的編號之列熔線號碼"B1 〇1 ”以數 字(溶線位址線的列熔線號碼)次序而被添加寫入為文字 資料F B1 〇 1n ’ " F B1 0 2 …。此處,文字資料項目藉由 ";π而被限定。 相似地,在區域R9,區域Ri〇,…,的線上,熔線識 別符號"F’’與顯示被切斷熔線的編號之行熔線號碼” cl〇1,, 以數子(溶線位址線的行炼線號碼)次序而被添加寫入為 文字資料"FC101”,”FC102”,…。 然後,在區域Rl 1中,標示下一晶片編號的晶片編號 被添加寫入為文字資料"c A 〇 〇 2 ”。 之後以上述的順序,在區域R1 2至以5,晶片編號,列
2162-3810-PF.ptd 第32頁 476989 五、發明說明(28) 熔線編號與行熔線編號被添加寫入。 接著,在區域R1 6中,標示第一晶圓的晶片編號,列 炼線編號與行熔線編的結束定義符號之文字資料” /E”被添 加寫入為晶圓資訊的結束符號。 然後,在區域R 1 7中,標示下一晶圓編號的文字資料 n W X X 0 2π被添加寫入。 之後,相似於第一晶圓” WXXO 1 ”的實例,至文字資料 "/Ε’’的部分,顯示於區域R25中的晶圓資訊結束符號,也 就是說,從區域R18至R24,第二晶圓” WXX02”的Vref熔線 編號,對應至每一晶片的列熔線號碼與行熔線號碼被添加 寫入。 之後相似地,批號n LOT NO1’被添加寫入區域R2中的抵 次的經園中的每一熔線編號依序地被添加寫入。 再者,使用於上述說明的熔線編號標示第1 〇圖中所示 的對應溶線編號。第1 0圖是顯示用於設定一冗餘字組線位 址的溶線電路構造範例之概念圖。通常,複數冗餘字組線 位址被預留。為了簡化,對於字組線的位址信號包括位址 信號A0至位址信號A3的線。取決於記憶體容量與記憶體酉己 置,這些位址信號的真實數字不相同。在冗餘位元線與 Vref調整的熔線電路也具有如第10圖的相同構造。 在此第1 0圖中,第9圖中的列熔線編號對應至熔線 F101至溶線F108。 也就是說’相對應至電晶體TR1至電晶體以8,外部位 址信號輸入A0經由解碼器(未顯示於圖中)而被輸入至n
2162-3810-PF.ptd 476989 五、發明說明(29) =類型MOS(金一氧薄膜一半導體)電晶體的電晶體閘極, 作為相同信號的互補信號,其為位址信號A0與反向信號, 立址信號AGB \例如,位址信號A"皮輸入至電晶體二 、甲]極’以及位址信號A〇B被輸入至電晶體^2的閘極。 另外,熔線F1 01的一端被連接至電晶體TR1的汲極, 以及熔線F1 01的另一端經由電阻pR被連接至預定電壓的電 源供應。相似地,每一熔線F丨〇 2至熔線F丨〇 8的一端被連接 至各自電晶體TR2至電晶體7^8的汲極,以及每一熔線^” 至熔線F 108的另一端經由電阻PR被連接至預定電壓的電源 供應。 電曰曰體TR1至電晶體TR8的源極是接地的。另外,在溶 線F1 01至熔線F1 08的另一端與電阻pr的端點被連接至反向 器Ml的輸入接端。反向器Ml與反向器M2完成字組信號wd的 準位調整與波形整形。在位元映圖中,從LS I測試機1輸入 的晶圓編號是n W0 0 0 1 n以及晶片編號是” A001π,在取代位 址決定裝置2決定將具有位址信號{A3,A2,A1,Α0} =丨〇 ,0,1,1 }的字組線取代為冗餘字組線的實例中,熔線位 址從位址信號{ 0,0,1,1 }而被產生。 也就是說,在位址信號{ 0,0,1,1 }被輸入的實例 中,取代位址決定裝置2決定從熔線F1 01至熔線F 108的熔 線被切斷以致於字組信號WD變成’’高"("Η1’)準位。 在位址信號{ 0,〇,1,1}被輸入的實例中,變成"高 "準位的位址信號的位址線是位址線{Α3Β,Α2Β,Al,Α0 } 。在此時,由於互補位址線{ A 3 Β,A 2 Β,A1,A 0 }的位址線
2162-3810-PF.ptd 第34頁 476989 五、發明說明(30) {A3,A2,A1B,Α0Β}是在π 低"("L”)準位,電晶體TR2, 電晶體TR4,電晶體TR5與電晶體TR7被關閉,所以電流不 流動。因此,藉由切斷連接至這些位址線{Α3Β,Α2Β,Α1 ,Α0 }被輸入至閘極的電晶體之熔線,電流路徑不封閉。 結果,即使當電晶體TR1,電晶體TR3,電晶體TR6與 電晶體TR7被開啟,電流不流動,以及因此字組信號WD變 成11高”準位。 於是,取代位址決定裝置2形成用於以冗餘字組線取 代對應至位址信號{ 0,0,1,1 }的字組線之熔線位址為 線{F108,F106,F103,F101 }的熔線編號。
此外,在另一取代目標的字組線位址信號是位址信號 {1,1,〇,〇 }的實例中,取代位址決定裝置2形成用於藉 由冗餘字組線取代的熔線位址為線{ F 11 5,F11 3,F 11 2, F 11 0 }的熔線編號。 相似地,根據上述位元映圖,取代位址決定裝置2決 定線{FC101,FC102,FC103,FC104}的熔線編號對應至由 冗餘位元線而被取代的位元線位址,由該冗餘位元線取代 該位元線。
另外,必須要調整内部電源供應電壓的參考電壓V r e ^ 的電壓準位。 也就是說,根據對於每一半導體記憶體晶片量測所得 的臨限電壓VT而調整預定電壓準位,其從LSI測試機1輪入 ,取代位址決定裝置2決定被切斷的Vref熔線編號,例如 ,像晶片號碼’’CAOOr 的線{FY101,FY102,FY103,ργ1()4
2162-3810-PF.ptd 第35頁 整修裝置3藉由雷射而切斷 476989 五、發明說明(31) }铁%對,^1每一晶片對應至Vref熔線編號的線。 於+ ^ μ楚〇上所述,取代位址決定裝置2對於已知批次 輸頦不;第9圖中的熔線位址資料,如第丨圖中所示,其 根據從LSI測試機輸入黾卷攸姑^® T所不 ....、伐铷入至整修裝置3的產生位元映圖檔案4 而子產生,以及也儲存此熔線位址資料於熔線位址檔 案5中。 ' 根據炼線位址資料輸入 每一晶片的適當炫線。 另外’為了連續地輸出上述的熔線位址資料,以及熔 線編號線’例如具有列熔線編號的線,如第9圖中所示, 取代位址分析儀42寫入熔線位址線”…;列熔線編號 (F1 0 1 ),列熔線編號(ρ 1 〇 3 );列熔線編號(F丨〇 6 ); 列炼線編號(F1 〇 8 );列熔線編號(ρ 11 〇 );列熔線編號 (F11 2 );列熔線編號(F丨丨3 );列熔線編號(F丨丨5 ) 再者,例如在上述熔線位址線中,取代位址分析儀4 2 產生如第11圖所示的列表檔案,在其中第一熔線編號,是 線開始的炫線編號’標示在列炼線編號與行炼線編號線之 間的定界,以及對應至藉由冗餘字組線而被取代的字組線 ,說明為冗餘字組線被使用的順序,以及儲存此表格格式 檔案於儲存裝置6 (參照第1圖)。 在此時,行炫線編號的格式開始於F 5 0 1,以及位址編 號是相同格式如列熔線編號。 然後,熔線編號F 1 〇 1至熔線編號F 1 0 8被標示為群組 mi
2162-3810-PF.ptd 第36頁 476989 五、發明說明(32) GR1,炼線編號F109至炫線編號F116為群組GR2,…,以及 熔線編號F501至熔線編號F508為群組GL1,炼線編號F509 至熔線編號F516為群組GL2,…。 此處,F501、F502、F503、F504、···對應至FY101、 FY102 、 FY103 、 FY104 、…。 因此,在第11圖中,文字資料列熔線第一編號,,F1 〇 1 π,GR1,其標示群組GR1的第一熔線編號是熔線fi〇i,被添 加寫入於區域R 5 1中,以及文字資料列炼線第一編號"ρ 1 〇 9 11,GR2,其標示群組GR2的第一熔線編號是熔線!^ 〇9,被添 加寫入於區域R52中。
之後相似地,包括每一群組的炼線第一編號,其對應 至用於取代冗餘字組線的熔線,被添加寫入。 另外’在第11圖中’文字資料行熔線第一編號” F5 〇 i „ ,GL1,其標示群組GL1的第一熔線編號是熔線丨,被添 加寫入於區域R61中,以及文字資料行熔線第一編號"F5〇9 ",GL2 ’其標示群組GL2的第一熔線編號是熔線以⑽,被添 加寫入於區域R62中。 之後相似地’包括每一群組的熔線第一編號,其對應 至用於取代冗餘字組線的熔線,被添加寫入。
接著’取代位址分析儀42劃分列熔線編號熔線位址線 與行熔線編號熔線位址成為熔線位址群組,包括各自地被 切斷的列熔線編號與被切斷的行熔線編號,藉由使用添加 寫入於第11圖中的表格列表檔案的第一熔線^號。 > 另外,取代位址分析儀42處理第9圖中所示的熔線檔
476989 五、發明說明(33) 案以及產生第12圖中所示的中間檔案。如第12圖中所示, 此中間檔案是第9圖中由π ; ”所界分的熔線檔案文字資料 轉換所得的檔案,以便描述於一行中。此處,對於列溶線 編號與行炫線編號,如上所述的炫線F 1 0 1至炫線f 1 〇 8與炫 線F501至熔線F508被使用。 再者,取代位址分析儀4 2從上述中間檔案產生冗餘位 址。 此處’冗餘位址代表由冗餘字組線與冗餘位元線所取 代的字組線與位元線位址。 根據第11圖中所示的表格格式,取代位址分析儀4 2劃 分顯示於第1 2圖的中間檔案中的熔線位址線成為熔線位址 群組’其包括被切斷的列溶線編號或者被切斷的行炼線編 號。 例如,取代位址分析儀42劃分包括被切斷的列熔線編 號的熔線位址成為群組GR1{F108,F105,F104,F101}, 群組GR2{F115,F113,F112,F110},…。 然後’取代位址分析儀4 2完成處理而轉換已劃分的熔 線位址群組成為冗餘位址。 例如’取代位址分析儀42轉換群組GR1的列熔線編號 群組GR1 {F108,F105,F104,F101 }的元件,在熔線編號 為奇數的實例中轉換為π 1,’,在溶線編號為偶數的實例中 轉換為"0”。 相似地’取代位址分析儀42轉換其他群組的已劃分熔 線位址成為"0”或π 1”的資料。
2162-3810-PF.ptd 第38頁 476989 五、發明說明(34) 然後,取代位址分析儀42轉換已轉換的群組GR1 {〇, 1,0,1 }與群組GR2 { 1,1,〇,0 },…成為十六進位格式 ,以及各自地形成如群組GR1 {3}與群組GR2{A}的冗餘位址 〇 相似地,取代位址分析儀42轉換已轉換的群組GL1 { 、 1,1,0,0}與群組GL2{0,0,0,1 },…成為十六進位袼 式’以及各自地形成如群組G L1 { A }與群組G L 2 {1 }的冗餘位 * 址0 接著,例如對於該批次中的每一晶圓,取代位址分析 儀4 2儲存晶圓編號’取代字組線與位元線的位址,取代字 組線與位元線的個數,與每一晶圓中晶片的分佈狀況的資 春 料於儲存裝置6中,對於每一晶片的格式如第丨3圖所示。 此處是分析資料檔案格式的說明顯示於第丨3圖中。在 區域R1 00中,文字資料批次編號”CB —1〇”被添加寫入,其 標示此批的批次編號是批次編號"CB—丨〇 ”。 , 在區域R101中,標示晶圓編號的文字資料晶圓編號 n wor被添加寫入,其標示上述批次批次編號"CB—1〇|,的晶 圓編號是晶圓編號101”。 另外’在區域R1 〇 2中,標示晶片編號的文字資料晶片 編號"C 5,2 0 π被添加寫入,其標示上述晶圓編號” w〇丨"的 該晶片編號是晶片編號” C5, 20,1。 在區域R103中,標示根據vref熔線編號的Vref位址之 文字資料Vref位址{"FY101”,”FYl〇3n,···}被添加寫入, 其才示示晶片編號"C 5,2 0π的V r e f位址是V r e f位址{" F Y1 0 1 ·
2162-3810-PF.ptd 第39頁 476989 五、發明說明(35) 丨丨,"FY103",…卜 另外,在區域R104中,Vref位址的個數,也就是說標 示多少熔線被切斷的資料,例如文字資料("3,,),被添 加寫入,其中三個溶線被切斷。 在區域R1 0 5中,文字資料字組線位址編號{” 2 1 ”,„ i A π,Π3Α”,···}被添加寫入,其標示在該晶片編號” C5,2〇„ 中由冗餘字組線取代的該字組線位址編號是” 2 1π,”丨A „ "3A",’ 在區域R1 06中,文字資料編號位址” 4”被添加寫入, 其標示由冗餘字組線取代的該字組線取代編號是” 4 ,,。
在區域R107中,文字資料位元線位址編號丨” 5A"," CB ",’1 D2",···}被添加寫入,其標示在該晶片編號” C5,2〇" 中由冗餘位元線取代的該位元線位址編號是"5A„,lf CB" ”D2'丨,…。 , *在區域R1 08中,文字資料編號位址”丨〇”被添加寫入, 其標不由冗餘位元線取代的該位元線取代編號是”丨〇,,。 •在區域R1 09中,標示晶片編號的文字資料晶片編號 *C5,21"被添加寫入,其標示上述晶圓編號"w〇1,,的該晶 片編號是晶片編號” C5,21,,。相似地之後如上所述,晶片 ,號=5,21”的vref位址,訐以位址數目,字組位址編 號,子組線位址的個數,位元線位址編號以及位元線位址 的個數被添加寫入為文字資料。 $後,當在晶圓編號"w〇丨”的晶圓上,所有半導體記 憶體晶片的所有晶片編號文字資料,Vref位址,Vref位址
476989
數目’字組位址編號,纟組線位址的個數,位元線位 號以及位元線位址的個數被完成時,在區域Rl10中,輕蝙 全部取代個數的"全部個數取代” 243” ,,是,,243,,,此产 組線位址與位元線位址的個數總和是對於n 晶片而被計算。 的所有 在此時,瑕疵分佈分析儀32計算每一晶片的字組 址與位兀線位址的全部個數,以及接著計算總數,其 於在晶圓上的所有晶片完成總和加成。 、十
在晶圓編號"W01”的晶圓中,對於所有晶片作描述 所有半導體記憶體晶片的該晶片編號的文字資料,Vref位 址’ Vref位址數目’字組位址編號,字組線位址的個數, 位元線位址編號以及位元線位址的個數以及全部取代個數 的文字資料被添加寫入之後,標示晶圓編號"w〇丨„的晶圓 負料被完成之識別符號"/ E"被添加寫入於區域r 111中。 接著’在區域112中,相似於區域Ri〇丨的說明,標示 晶圓編號·1 W02n的晶圓編號的文字資料被添加寫入,其標 示上述批次批次編號” CB-10”的晶圓編號是晶圓編號” W02,, 在區域11 3中,相似於區域〇 2的說明,標示晶片編 號的晶片編號n C5,20’’的文字資料被添加寫入,其標示上 k 述晶圓編號n W 0 2 ”的該晶片編號是晶片編號” c 5, 2 〇,,。 之後相似地,在晶圓編號” W02”上,每一晶片編號的 半導體晶片的文字資料,Vref位址,Vref位址數目,字組 位址編號’字組線位址的個數,位元線位址編號以及位元 ’
2162-3810-PF.ptd 476989 五、發明說明(37) ,位址的個數對於所有晶片被添加寫入,以及在區域Hu 中,標示全部取代個數的文字資料"全部個數取代"5_21"" 被添加寫入。 另外,在區域以14中,標示晶圓編號"W01,,的晶圓資 料被完成之文字資料” /E”被添加寫入。 f在批次批次編號” CB-10”的所有晶圓資料都被完成 H區域R1丨5中’"EGF”被添加寫人作為標示批次編號 CB-10的批次的分析資料檔案結尾的識別符號。
顯示於上述第1 3圖中的分析資料檔案中的文字 每一項由";"而被界定。, 丁貝竹W 詩ΪΪ,瑕庇分佈分析儀32讀取出依時間先後次序儲存 !的分析資料檔案,以及輸出它至顯示裝置 表機)。例如瑕疲分佈分析儀32啟動 的分析程式,以及根據輸入資料檔案 =的r二順序的時間先後次序顯示具有如第" 圖所:的,曲線A而使用於每一批二欠中的全部取代個數。 也就疋說,在顯示於第丨4圖中 批次編號二此處新編號從左至右循序地被放J千== 軸線表不每一批次中取代的全部個數。 具有製程瑕疵預估裝置34,全部取代個數 於當全=。到例如五十時’故障分析:完成。 ^ ^ ^ ^ ^ A ^Ϊ CB'26" ^ 、3U 製私瑕疵預估奘罟CU丨V^CFl 於/、他批次的顏色顯示它們,直二 ° /、Π探作者;^不其超過設定
476989 五、發明說明(38) 數值。此處,在取代的全部個數是小於5〇的實例中,點被 顯示為’’藍色”,以及在取代的全部個數是大於或等於5〇的 實巧申,點被顯示為"紅色”。此代表製程瑕疵預估裝置34 向操作者標示其需要完成分析用以發現製程瑕疵。 另外在第1 4圖中,具有批次編號位於水平軸以及垂直 軸線表示由冗餘字組線取代的字組線個數與由冗餘位元線 取代的位元線個數,為了完成故障分析的該組個數是顯示 為扭曲線,其設定於個數(此個數是根據冗餘字組線盥^ 餘位元線的類型與類似者而決定),例如在記憶體單^ ,70%可以被改變的冗餘字組線與冗餘位元線的個數。 _ 以此方式,在由冗餘字組線取代的字組線個數或者由 冗,位元線取代的位元線個數超過預先設定個數的實例 過=裝置34以'红色"❹"|色"而顯示線上超 過預先汉疋個數的相對應批號的點,以及向操作者 現在需要完成分析用以發現製程瑕疵。 V /、 當操作者如上所述地被警告現在需要完成分 = 的故障为析程式。製程瑕疵預估裝置34 啟動的故障分析程式而運作。 接者根據被 從儲存於儲存裝置6中的資料分析檔案, 估,置34顯示於顯示裝置33,如第15圖中所示, 上每一晶片的字組線位址與以冗餘字 日日圓 個數之間相互關係,以及一批晶圓:;巧=字:線 址與以冗餘位元線取代的該位元線個數之^相互關二之^
2162-3810-PF.ptd 第43頁 476989 五、發明說明(39) 條圖。 也就是說,第15(a)圖顯示在晶片中每一記憶體單元 的字組線位址之間相互關係於水平轴線上,以及在整個批 次中以冗餘字組線取代的該字組線個數於垂直軸線上。 相似地,第1 5 ( b)圖顯示在晶片中每一記憶體單元的 位元線位址之間相互關係於水平轴線上,以及在整個批次 中以冗餘位元線取代的該位元線個數於垂直軸線上。 隨著第1 5圖’其可以決定對於每一位元線或字組線哪 些位址具有大個數的取代(對應至位址的取代個數分析 樣)。 " 例如第1 5 ( a )圖中所顯示,假如位址"〇 ”的位元線具有 大個數的冗餘位元線取代,其被預估為對應至此瑕疵的 程是故障的起因。 此位址位元線的故障起因已經預先儲存於瑕疵分佈資 料庫35中作為瑕疵分佈圖樣(顯示於第15圖型式的圖形^ 樣),以及對應至此瑕疵分佈圖樣的製程瑕疵對應圖^ ° 對應表格)。根據此瑕疵分佈資料庫35的對應表格,^ 瑕疵預估裝置34顯示具有最接近類似此瑕疵分佈圖 = 障圖樣的製程瑕疵於顯示裝置33上作為預估的故障資欠 在此時,製程瑕疵預估裝置34判斷上述的瑕疵分佈二 樣是接近由步進機的抗蝕劑曝光中的製程瑕疵所圖 障圖樣,其中對於一些圖樣的光線衍射是小於其他爲故 樣的寬度變成較寬,預估此步進機的曝光製程中的一圖 該位元線故障的起因,以及顯示此預估結果於顯示裴置^
476989
記憶體單元區塊,其由 六甲母一個 控制記憶體資訊的交播 五、發明說明(40) 上。通常’半導體晶片包括 形成記憶體單元以及由外部 電路。記憶體單元區塊可以 J 乂換的周邊 進一步地被細分成A^ 叫芍複數區塊 另外,形成於光罩或十字 邊電路的圖樣密度之間有差異 憶體單元尺寸是不同於區塊中 衍射的影響。 線上的記憶體單元區塊盘周 。因此位於區塊周邊上的記 央的§己憶體單元,由於光線 另外
σ思體區塊的高度是个丨弓於周遼電路的眚 。在類似SOG (旋轉於玻璃上)可變絕緣薄膜形成於表 的實例中,在區塊周邊與中央部分之間的薄膜厚产 異。對於此類原因,不合袼位元可以容易地被及終 位址上,以及相對應取代位址分佈變成特定故障起因的 樣0 根據顯示於顯示裝至33上的預估結果,操作者檢查 曝光製程以及移除導致故障發生的因素。 一 另=,從上述的取代位址資訊檔案31,瑕疵分佈分析 儀3 2計算字組線的取代位址個數與位元線的取代位址個數 的全部總和’其中總和是對於選定批次中所有晶圓在每一 晶圓相對應晶片位置的晶片而計算。 再者’在此時,瑕疵分佈分析儀32對於在每一晶圓相 對應晶片位置的計算執行於晶圓影像螢幕2 〇〇上。 接著’瑕疯分佈分析儀32顯示平面圖(顯示上述晶圓 全部總和數值分佈的分析圖樣)如第丨6圖中所示於顯示裝
2162-3810-PF.ptd 第45頁 476989
置33上。 例如,在第16圖中,影像螢幕20 0的中央部分放大圖 由區域R201所顯示,以及較低部分的放大圖由區域“”所 顯示。如這些放大圖中,上述總和數值對應至晶片丨而被 顯不。在區域R201中,晶片顯示晝面顯示9個晶片位置, 在其内部,文字資料” 61”、”73”、”49”、”58,,、 "50”、M0”、”77”與”78”北被顯示於晶片顯示晝面中]在 此圖中’晶片編號"C5, 20,'的晶片位置被顯示。
功、也就是說,第16圖是分佈圖,其中在依批次中所有晶 圓,重且成為衫像,以及在重疊的每一位置的所有晶片 的子組線取代位址個數與位元線取代位址個數的全部總和 被相加,被顯示於相對應晶片位置,從此可以判定晶^上 的哪一區域具有異常大的上述總和數值的晶片。 ^ 此$ ’上述總和數值由故障分析儀2使用從分析檔案
提取的每一晶片字組線取代位址個數與位元線取代位址個 數而計算。 1U
曰在此時’瑕疲分佈分析儀32不顯示數值於晶片位置, 但是,於在預定數值範圍的每一數值階段而改變在晶 圓母曰曰片位置的顯示顏色,以及變化該晶片位置的顯 不顏^ (例如當取代總數為0至L0是藍色,當11至20是黃 色—田大^或等於21時是紅色,等等),分析圖樣對於在 預疋數值範圍的每一數值而被分類,以致於其變成清楚以 及因此ff化與預先儲存於瑕疵分佈資料庫(資料庫:DB ) 35的故P早圖樣作比較的過程(對分析圖樣的相似形狀的
2162-3810-PF.ptd 第46頁 476989
瑕疵刀佈圖樣,其中上述總和數值對於在預定數值範圍的 每一數值而被分類)。 根據儲存於瑕疵分佈資料庫35的故障圖樣的對應表格 與匕們的製程瑕疵,製程瑕疵預估裝置3 4偵測具有最接近 類似顯示於第16圖中的分析圖樣的故障圖樣的製程瑕疵, 以及從對應表格設法得到相對應故障圖樣的製程瑕疵,其 已經被偵/則作為逼近以上的分析圖樣以及顯示他於顯示裝 置3 3上作為預估資料。
另外,如第17圖所示,製程瑕疵預估裝置34顯示來自 取代,訊,址檔案31的平面圖圖形,相似於第16圖,其中 在晶圓上母一位置的字組線取代位址個數與位元線取代位 址個數的總和是對於在一批次中所有偶數晶圓與所有奇數 晶圓而計算,對於所有偶數晶圓與奇數晶圓的對應晶片位 置的全部總和被計算’以及所獲得的全部總和被添加寫入 於顯不在,示裝置33上的晶圓上的每一晶片位置。
也就是說,第1 7圖顯示取代個數的分佈圖樣,其中顯 示於第16圖中在-批次中對於所有晶圓的所有晶片位置的 晶片取代個數的全部總和被分隔為對於該批次中所有偶數 晶圓與奇數晶圓而用以顯示。在第17圖中,第17⑷圖顯 現顯示於顯示冑置33上的料螢幕2〇1丨的偶數晶圓取代 個數的全部總和數值的晶圓分佈圖樣,以及第丨7(b)圖顯 現顯示於顯示裝置33上的影像螢幕2〇2上的奇數晶圓取代 個數的全部總和數值的晶圓分佈圖樣。 接著,第17(c)圖顯示在第17(a)圖與第n(b)圖中對
476989
五、發明說明(43) 於圖樣的數值種類。此處,例如,第17(c)圖在第17U)圖 的影像螢幕201中與第17(b)圖的影像螢幕2〇2中,在每一 ^片位置每個晶片的取代個數的全部總和數值是在〇至1 〇 範圍中的區域如顯示於區域P中被著色為藍色,在丨丨至“ 的範圍中如顯示於區域Q中被著色為黃色,以及大於或等 於21的範圍中如顯示於區域r中被著色為紅色。 另外,相似於第1 7圖,在第1 6圖中被產生於取代個數 全部總和數值的預設範圍,在如第17(〇圖中所示的相同 债測具有 樣的製程 的製程瑕 顯示他於 預估裝置 上偶數晶 分佈圖樣 在圖樣中 在於單一 檔案5中 ’瑕龜分 之前以及 形式中一 _ 再者’根據儲存於瑕疵分佈資料庫35的故障 應表格與它們的製程瑕疵’製程瑕疵預估裝置34 最接近類似顯示於第1 7圖中的分析圖樣的^障圖 瑕疵,以及從對應表格設法得到相對應故障圖樣 疯其已經被债測作為逼近以上的分析圖樣以及 顯示裝置33上作為預估資料。在此時,製程瑕疵 34同時地比較顯示於第17(a)圖中的影像螢幕2〇1 圓與第17(b)圖中的影像螢幕2〇2上奇數晶圓的兩 與根據儲存於瑕疵分佈資料庫35的故障圖樣。當 有差異時,製程瑕疵預估裝置34接著推斷有故; 晶圓製程電漿設備的兩片中的一者。 再者’如第18圖所示,根據在熔線位址資料 對應至晶圓上晶片的被切斷熔線的Vref熔 佈分析儀32獲得參考電壓Vref的電壓數值於修正 顯不參考電壓Vref的此電壓數值於在對於直條圖
476989 五、發明說明(44) "--- $次中所有晶片修正之前。在第18圖中,水平轴線代表參 考電壓Vref以及垂直軸線代表LSI測試機1量測得到對應表 考電壓的晶片個數。 # / 此處,第18圖直條圖中顯示參考電壓數值的水平軸線 右端的文字”無使用”表示沒有使用的晶片。 以此方式,根據第18圖直條圖中參考電壓Vref圖樣的 刀析,製耘瑕疵預估裝置34分析在電晶體臨限電壓ντ的差 異,以及顯示相關於臨限電壓VT差異的製程步驟作 結果於顯示裝置33上。 另外,瑕疵分佈分析儀32顯示第9圖所示的平面(分 析圖樣)圖於顯示裝置33上,其中從儲存於晶圓測試資訊 檔案23中私示對於自我更新定時器的溶線切斷的資料,其 未顯示於第1 3圖中,對於所有晶圓在晶圓上對應晶片位置 的自我更新定時器週期時間的總和數值被顯示於晶 每一對應晶片位置。 在每一晶片位置上晶片的自我更新定時器週期時間計 算總和以及顯是於晶圓影像螢幕20 3上對應晶片位置中而 顯示於顯示裝置33上,以及從此可以判斷晶圓上的哪一區 域具有如上述不尋常低總和數值的晶片(顯示在晶片上上 述總和數值分佈的分析圖樣)。 a 顯示於上述影像螢幕2 0 3上每一晶片位置的晶片書面 中的總和數值是在該批次中所有晶圓上所有晶片計數"的數 值,例如在第13圖與第16圖中晶圓位置晶片編號"C5,2〇" 上,以及其被判定為具有短自我更新定時器週期時間。
476989 五、發明說明(45) 此處,上述的叶數由取代位址決定裝置2根據對於每 一晶圓自我更新定時器的修正資訊而被計算,修正資訊從 晶圓測試資訊檔案2 3設法得到。 ' 在此時,瑕疵分佈分析儀32不顯示數值於晶片位置, 但是藉由對於在預定數值範圍的每一數值階段而改變在晶 0上每一晶片位置的顯示顏色,以及變化該晶片位置的顯 :顏色,分析圖樣對於在預定數值範圍的每一數值而被分 類,以致於其變成清楚以及因此簡化與預先儲 佈資料庫35的故障圖樣作比較的過程( 揭 ;7 形狀的瑕疲分佈圖樣,•中上述總和以;;== 範圍的母一數值而被分類)。
例如,在第19(a)圖中,在晶片位置上的需 我更新而調整自我更新定時器的晶片計數是〇至2,第 (a)圖中影像螢幕203的分佈圖樣(分析圖樣) Z lj(b)圖區域η中被著色為藍色,3至5如顯示於區域1不; 者色為黃色,6至8如顯示於區域j中被著色'子 大於或等於9如顯示於區域κ中被著色為黑色。、、 以及 因此,在晶圓中需要修正自我更新g残 的晶片個數是多的分佈實例巾,製程瑕疵預:穿’二: 用於形成上述電容的製程步驟具有製程瑕 裝置4推斷 結果於顯示裝置33上。 ,以及顯示該 另外’在第17圖與第19圖的每一影像慈 易瞭解分析圖樣圖形, “象螢幕中’為了容 顯示晶片位置的晶片畫面線條被省略’具有解釋在預 第50頁 2162-3810-PF.ptd 476989 五、發明說明(46) =值範圍中的每-數值的色彩區別以及色彩層次變化的 再者,根據熔線檔案,整修裴置3對於— 半導體記憶體晶片的溶線,以及使用冗餘^:一晶圓切斷 元線取代該字組線與位元線。用几餘予組線與冗餘位 :上述使用冗餘字組線與冗餘位元線取 位70線之後,每一晶圓藉由晶圓測試機22而重新測 在此時,不合格晶片被廢棄。另—方面,通過( )(判定為無瑕疵產品)晶片藉由在封裝裝配裝置26 切割/分離,裝配成為晶片單元以及由塑盥 類似者包裝於晶片單元中。之後,重新測試被完 曰及被 判定為無瑕疵產品被裝運。 被 么另外,瑕疵分佈資料庫35儲存為對應表格的形式,故 :圖ί = 圖、第16圖、第17圖與第19圖的圖形所 顯:的分析圖樣相似的形式,而對 1 的製程瑕疵的製程步驟。 母瑕疵圖樣 ^上所說明,由於登錄由冗餘電路所取代的位元線斑 二;且線位址的分析資料被依時間 、 “ ,位址資訊槽案31中的資料,對於本發明,== 早圖資料儲存所需要的大記憶體容量是不必= J以及因此可以佑η主▲ μ f的 n λ. 夺4先後次序地儲存在一批次中所有曰 回商母一晶片的資訊於長週期時間期間。 "曰曰 县於本發明,由於取代位址資訊可以被儲存於 長週期時間期間1目標批次的製程分析被完成時
第51頁 476989 五 發明說明(47) 被判定為不合格的每一晶片,各種類型測試不需 si 測忒機2再次完成,因此賦予分析步驟個 要 另外’傳統上具有當炼線一旦被切斷時,切的:之力前的 狀況不能夠被重新測試的問題。然而,在本 :由於切斷之前的測試狀況被儲存,重新測試是 如上所述 料容量可以被 於長週期時間 ,記憶體容量 片於一晶圓上 位元組的硬式 接著是參 範例。第2 0圖 法的流程圖。 餘電路的記憶 、,對於本發明,由於用於每一批次晶片的資 減〆可以依時間先後次序地儲存批次資訊 期間:,如,在1 28M位元組記憶體的實例中 大約是每一批次5M位元組(25晶圓,2〇〇晶 ),以致於200批次的資料可以被儲存於1G 磁碟機中。 ,第1圖、第1 3圖與第2 〇圖的實施例的運作 是用以解釋本實施例的半導體記憶體製造方 此處,使用於說明的半導體記憶體是具有冗 體,例如DRAM。 ' 在=文中是隨著第20圖中流程圖的處理順序的說明。 在諸如離子佈植步驟(雜質注入步驟),擴散步驟, 薄膜沈積步驟,圖樣步驟,蝕刻步驟,背面研磨步驟與 ,者的晶圓製程被完成之後,在步驟3丨中,對於一批次的 每一晶圓二用以檢查形成於晶圓上的複數晶片的每一個的 運作之電氣特性與功能特性的簡單測試藉由LSI測試 被完成。 後對於母一晶片’ L S I測試機1輸出顯示在記憶體 五、發明說明(48) *-- 的記憶體單元陣歹,】φ & r @ _ —/ -丄 平5^ T的(5己憶體早兀)不合格位元的位址 立70 、圖 > 料’至取代位址決定裝置2。 μ认接著,在步驟^中,根據對於每一晶圓的位元映圖資 1 #取代位址決定裝置2分析字組線與位元線的組合 夕二,挽救在晶圓上每一晶片的不合格位元,以及寫 入於拍疋將被切斷的熔線位置之熔線位址進入顯示於第 9圖中的熔線位址檔案5。 另外相似地,根據參考電壓訐以的電壓數值,取位 定裝置2選擇對於在晶圓上每一晶片將被切斷的訐以 熔線編號,以及寫入其至熔線位址檔案5。 ,另外’取代位址決定裝置2從LSI測試機1的測試結果 而判定自我更新定時器週期時間的修正是否必要,以及寫 入哪些熔線將被切斷而對於需要自我更新定時器週期時間 修正的每一晶圓修正自我更新定時器週期時間之資訊,進 入熔線位址檔案5。相似於這些,熔線位址被輸出至整修 裝置’以及對於每一晶圓的熔線被切斷。 σ接著在步驟S3中,從熔線位址檔案5,取代位址分析 器42根據第π圖中的表格格式檔案而產生第12圖中的中間 檔案。 另外,根據此中間檔案,對於每一晶片/每一晶圓, 取代位址分析器42循序地儲存被取代字組線與位元線的位 址於取代位址資訊檔案3 i中。 當(對於每一批次產生)取代位址資訊檔案31對於新 一批次產生時,瑕疵分佈分析器32從此取代位址資訊檔案
476989 五、發明說明(49) 31而形成取代的全部個數。 接著在步驟S4中,瑕疵分佈分析器32判定取代的全部 個數是否大於或等於"50·,,’’50π是預先設定於儲存裝置中 的數值。 在此時’假如在批次編號"C Β - 1 4π的批次中的取代全 部個數是π 3 0 ",瑕疲分佈分析器3 2決定故障分析是不必要 的,以及控制繼續進行至步驟S 7。 接著在步驟S7中,瑕疵分佈分析器32寫入標示取代全 部個數不大於完成故障分析的限制之’’藍色”點進入顯示於 第14圖中直線圖對應至批次編號"CB-14,,的位置,以及完 成此批次編號n C Β -1 4π批次的處理。 另一方面在步驟S4中,假如依序處理的批次編號” CB — 1 5批次中的取代全部個數例如是” 5 1 ”,瑕疲分佈分析器 32決定故障分析是必要的,以及控制繼續進行至步驟S5。 在此方式中,瑕疵分佈分析器3 2依時間先後及循序地 判定取代全部個數,以及因此可以即時地偵測製程瑕疵的 發生。
另外,由於在每一批次中取代全部個數的長期歷史: 儲存作為取代位址資訊檔案31中的分析資料,假如對於 程在取代全部個數中的變異以及製程瑕疵的發生顯出週: 的趨勢,相對應製程的維護可以被完成於由真實製程瑕: 的發生所引起的取代全部個數大量增加之前。 > 在=時,製程瑕疵預估襄置34可以谓測上述維護的 要十,藉由元成相同處理作為用於預估製程瑕疵的故障
揪著,在步驟S5 析於批次編號” CB-15 分析。 中’製程瑕疵預估裝置34完成故障分 的批次’其已經被確認為需要故障 在此步驟S5中 ,對於每-晶片的取;;圓編號,晶片編號 是否修正自我更新計ίΐ線與位凡線,Vref熔線編號, 在冗餘位址資訊檔案期時間的熔線切斷資訊’以及 疵存在位置的A !中類似者,瑕疲分佈分析器32瑕 第1 7 Η盘笛1 q = 列如,使用顯示於第1 5圖、第1 6圖、 乐W圖與第19圖的分★ 該結果,製程瑕游箱a圖樣統计過程分析被完成。根據 圖樣之間的關聯r产裝置34判定在每一分析圖樣與故障 樣發生的製程瑕症:步:及相繼地推斷對應至每-分析圖 第21 在將使用第21圖的流程圖說明。此 流程圖。 釋本發明的半導體記憶體故障分析過程的 估裝G『生51 顯中二從取代位址資訊檔案31 ’製程瑕疵預 線位址之冗餘記憶體區域中的取代個數。 -位兀 瑕盛ϊί ’製程瑕疲預估裝置34判定以第15圖格式儲^ ":庇;佈資料庫35中的故障圖樣與在第 LB—15”的分析圖樣。 机-人編號 34推Ϊίΐ式巾’假如關聯程度是高’製程瑕疫預估挺罢 耘瑕疵對應至在瑕疵分佈資料庫35中的此故^圖
4/6989
::輸出顯示此製程瑕疫的文字資料作為結果’至顯 接著,在步驟S 52中,從取代位址資訊檔案31,瑕疵 刀,分析器32產生分析圖樣為平面圖形(或分佈圖形,其 中母 曰曰片塗上預疋色彩表示全部總和數值的每一數值) 丄其中全部總和數值顯示於第丨6圖中,是對於所有晶圓在 每一晶圓相對應晶片位置上晶片的取代全部個數,被顯示 於相對應至晶圓影像上每一晶片位置的位置。 接著’製程瑕疯預估裝置34判定以第丨5圖格式儲存於 瑕疵分佈資料庫35中的故障圖樣與在第16圖中此批次編號 "CB-15”的分析圖樣的關聯。 在此方式中’假如關聯程度是高,製程瑕疵預估裝置 3 4推斷製程瑕疵對應至在相對應表格中的此故障圖樣, 以及輸出顯不此製程瑕疵的文字資料作為結果,至顯示裝 ^ 接著’從取代位址資訊檔案3 1,瑕疵分佈分析器3 2獲 ,王邛總和數值’其中在晶圓每一晶片位置上的取代全部 個數是對於一批次中所有偶數晶圓與奇數晶圓而相加。 瑕疫分佈分析器32接著產生生分析圖樣為平面圖形(
=二,圖形’其中每一晶片塗上預定色彩表示全部總和數 β 土Γ 一數值)’其中偶數晶圓是顯示於第17(a)圖中以 二日日圓疋顯示於第1 7(b)圖中具有相對應至晶圓影像 上母一晶片位置的位置。 製私瑕疲預估裳置34判定儲存於瑕疵分佈資料庫35中
第56頁 五、發明說明(52) 的第17(a)圖與第i7(b)圖的故障圖樣 15"的第l7(a)圖與第17(b)圖的分桴、此批次編號"CB- 在此方式中,假如第17(a)圖與的關聯。 障圖樣與分析圖樣之間的高度關聯性,)圖兩者具有故 34推斷製程瑕疵對應至在相對應表格中,,疵預估裝置 以及輸出顯示此製程瑕疵的文字資料故障圖樣, 置33。 作為結果,至顯示裝 „接著在步驟S53中,從分析資料檔案中 ^ ’瑕疲分佈分析器32在對於每一晶片編 壓以及產生顯示在第18圖所示的參考的參考電 應至此參考電塵#晶片•數之間的相^係次中對 根據在直條圖中參考電壓Vref的分析圖=圖。 預估裝置34分析在臨限電壓的差異^ ’ =程瑕龜 電壓差異的製程步驟(離子佑 將表不相關於臨限 成步驟與類似者步:示 要自我更新計時器週期時間座生/不而 用於自我更新計時器代址資訊檔案31中標示 時器週期時間修正的:2::的資料’需要自我更新計 -晶片位置而計數,以及-f J以及對於整個晶圓上每 上每-晶片位置的位置^ 了數被顯7^於相對應至晶圓影像 瑕疲分:資料庫35 ^ ^估裝置34判定以第1 9圖格式儲存於 中的故障圖樣與在第丨9圖中此批次編號 五、發明說明(53) "CB-15"的分析圖樣的關聯。 在此方式巾,假如關聯程度是高,製程瑕疵 及=製對應至在相對應表格中的此故障圖樣:以 二將』不此氣程瑕疵的文字資料作為結果輸出至顯示裝置 接著,在步驟S55中,瑕疲分佈分析器32用圖表表示 :疯::間前後排列而記載的改變如第"圖中所顯 :裝= 後排列而記載的改變,製程瑕㈣ .,:I rr;, *;" β #κ "l ( ,4L Α ^ 表柱瑕庇預估裝置34可以分析發生於 的故障ί否取決於晶圓位置或者製程順序3 。曰、此依時間刖後排列而記載的改變而推斷製程瑕疵 接著 S 5的故障 回到 3 4輸出的 析於相關 瑕疵的製 在此 排列而記 驟的預估 的批次需 ,製程 分析以 第20圖 結果所 製程步 程設備 方式中 栽的資 可以即 要被分 瑕疵預估裝 及控制繼續 ’在步驟S6 預估的製程 驟。接著, 維護。 ’對於本發 料由第1 4圖 時地被完成 析的實例中 置34完成顯示於第21圖中步驟 進行至第20圖中的步驟S6。 中,對於由製程瑕疵預估裝置 瑕疲’操作者完成即時故障分 操作者完成關聯於被證明製程 明,由於複數批次依時間前後 中線條圖而獲得,製程瑕疵步 。在批次分析目的已經被處理 ’製程瑕疵可以快速地被預估 2162-3810-PF.ptd 第58頁 476989 五、發明說明(54) 必要從晶片收集新的資料,以及至製程 的方式、。因此’整個半導體記憶體晶片ΐ圓; U被改進,以及因此具有改進生產量的效果。 全邱在步驟S7中,瑕疲分佈分析器32寫入標示取代 。卩個數大於或等於完成故障分析,故障分析已經完 號":制ιΐ:'=置點至顯示於第14圖中直線圖對應至批次蝙 理。 的4置,以及完成此批次編號"CB- 1 5"批次的處 U r* ^此方式中,藉由確認第1 4圖中的直線圖,摔作者·5Γ 二===成的時間點,以及可以從此二= 的拉i 發生的可能性,因此賦予在製程瑕疲微, 的時候早先維護設備與類似者的能力。 巍微小 之後,由於Ξίί::案:U障分析的需要發生於裝配 時間週期,可以不需‘傕:時間先後地累積以及經過長 次獲得新的資料:;;吏= 晶圓製程中故障發生的:因成2裝之後’而為了分析在 改進。 起因’以及因此故障分析的效率被 於瑕疵半導體記憶::預:於:J J:製程瑕疵不僅是對 大數量瑕庇產品發生之前 瑕疲產品’因此在 另外,藉由檢視第一與第_ 不合格位元映®,不可能判^^技術用☆故障分析的 ^疋+導體記憶體是否是在不合 第59頁 2162-3810-PF.ptd 五、發明說明(55) 五、發明說明(55) 格位元可以用冗餘電路取代的範圍内,換 以^由冗餘電路而被挽救。鑑於具有本發;,由:故障起 數而被預估,故障起因可以被分析為關於 一':甘丨 疋否其疋在可以取代的範圍内,也就 疋貺’疋否其可以被裝運作為無瑕疵產品。再者,由於取 代個數對於可適用取代的全部個數的比例(在下文中來昭 =為取代比例)可以被識別,製程餘裕與穩定總是可以被 =以及生產線可以被控制。也就是說,假如取代比例是 接近^100%,可以預測輕微製程變異將導致良率的下降。 舟跡回饋曰曰圓製程的上述故障分析所獲得的異常製程 驟的斟二訊,可以加速用於修正晶圓製程中的異常製程步 :以”由使用它於新製程的開# (發展)或者 ::目則J用製程的製程管理,異常製程步驟可以被早期 地偵測,其對於製程穩定是有用的。 h S代位址決定裝置2已經被介紹為有關於半導 ,驻中、冗餘電路的溶線設定。由於存在的取代位址決 二2 #可以J皮·利用轉換不合格位元映圖資訊成為取代位 ζι二s ,如—習知技術巾的昂貴資訊處理裝置不需要被 =二及ΐ疵單元資訊可以為了儲存與分析而被壓縮, d予根據該基礎的製程瑕疵預估的能力。 以忙Ξ ΐ杰::本發明,由於每一批次的分析資料檔案可 製‘中::ί地累積跨過長週期時間,所以對於晶圓 的處理_與日期可以從批次編號而被具體指丨,以j 476989 五、發明說明(56) 也T 2 I 2衣秋本身的主要元件,類似環境狀況,用於研 究導致故障的製程步騍異常。 、在文中 本^明的實施例已經參照圖解詳細地說明 二I :匕ί足的構造不侷限於此實施例,以及在不違背本 、 曰乾圍内的设計變化與類似者也是包括於本發明中 〇 的炫ΐ:址ΐ;:口:由;:說明於輪出至整修裝置3 取代半導體記憶體位址分析器42而被;換至 2所決定的取代位址可°:首二而’由取代位址決疋裝置 安q 。目士,> Γ M被直接地輸出至取代位址資訊檔 中門結構1於產生顯示於第11圖至第13圖的 中間杬案的步驟是不需要的。 :從ΐίΐ::二以致:’導體記憶體測試被完成 (PASS) 法得到不合执i _二/ (FAIL)判定結果的位元映圖,設 '線取代的字:線代:冗餘字組線與冗餘f: 而決定;L7 B 4 ^位線的取代位址是根據該等位元位 體的已敢斗^艮據該等取代位址藉由對於每一半導體記憶 者根據备一 t組線與位元線的取代個數以及取代位置,或 估製裎瑕疵θ。9圓上每一半導體的分佈狀況的統計分析而預 資料^ Ϊf於本發明,與對於每-晶片而儲存位元映圖 量可以比較’每一晶圓或者每—批次的記憶體資料
476989 五、發明說明(57) 也就是說, 要的資料可以被 以及在複數批次 編5虎、晶片編號 、V r e f炼線編號 的炼線切斷資訊 次序的批次處理 另外,對於 偵測、製程瑕疵 再者,對於 被獲得’以及大 期内被利用分析 地管理是具有作 雖然本發明 限定本發明,任 和範圍内,當可 視後附之申請專 對於本 包含於中每一 對於 自我 與類似 歷史。 本發明 發生傾 本發明 數目的 °因此 用。 已以較 何熟習 作更動 利範圍 發明’用於每一批次製程分析所需 依時間先後次序的小量資訊資科, 晶片的分析資料(批次編號、晶圓 每一晶片的已取代字組線與位元線 更新計時器週期時間修正是否需要 者)也可以被儲存作為依時間先後 ,上述歷史賦予製程瑕疵發生的 向的預估與其類似者的能力。 、,新的資料不需要從半導體記憶體 半導體圮憶體晶片可以於短時間週 ,在晶圓製程的品質穩定可以有效 佳實施例揭露如上,然其並非用以 ΪΪΪ者’在不脫離本發明之精神 :::去【此本發明之保護範圍當 所界定者為準。 2162-3810-PF.ptd 第62頁

Claims (1)

  1. 476989
    1 j 一種半導體記憶體生產系統,包括: 曰曰圓製造生產線,其使用複數而用 於製造複數半導體記憶體晶片於晶圓上7®“ 晶圓測試機,其用於測試該等晶片電氣特性; 丨ΐ ί位址決定裝置’其用於根據該晶圓測試機的該等 測试、.·σ果而決定安裝於該半導體記憶體上的冗餘記憶體區 段的取代位址;以及
    預估部分,其用於根據該等取代位址統計過程的結果 而預估故障的起因,其中導致故障的該晶圓製造設備被確 認於該晶圓製造生產線中以及該故障起因被移除。 2·如申請專利範圍第1項所述之半導體記憶體生產系 統’其中該預估部分包括: 瑕疲分佈分析儀,用於產生基於該等取代位址的取代 位址分佈;以及 製程瑕疵預估裝置,其用於藉由比較該取代位址分佈 與預先儲存瑕疵分佈圖樣而預估製程瑕疵。 3·如申請專利範圍第1項所述之半導體記憶體生產系 統’其中具有用於產生對於該晶圓中特定取代位址的取代 個數的瑕疵分佈分析儀。
    4·如申請專利範圍第丨項所述之半導體記憶體生產系 統’其中具有用於產生該取代個數歷史的瑕疵分佈分析儀 5· —種半導體記憶體生產系統,其中製造於晶圓上的 半導體記憶體被測試,該等測試結果被統計地處理而預估
    476989 六、申請專利範圍 該瑕疵起因,以及該瑕疵起因從該晶圓製造設備被移除, 其中具有··半導體測試部分,其測試該等半導體記憶 體以及輸出顯示從半導體記憶體中每一記憶體單元位址所 判定的該等不合格或通過結果之位元映圖; 取代位址決定部分,其從該位元映圖提取出不合格位 元的該位元位址以及根據此位元位址而決定使用安裝於該 半導體記憶體中的冗餘記憶體部分的冗餘字組線與/或冗 餘位元線之取代字組線與/或位元線位址;以及 預估部分,其用以藉由根據每一半導體記憶體的該被 交換字組線與/或位元線的該取代個數的統計分析而預估 製程瑕疵,取代個數根據該取代位址而被獲得。 6 ·如申請專利範圍第1項所述之半導體記憶體生產系 統’其中該預估部分包括: 熔線位址設定部分,用於產生熔線位址,熔線位址顯 示由炼線切斷的部分,其設定對於該等取代位址的該等冗 餘字組線與/或冗餘位元線位址;以及 提取部分,其用於從該等熔線位址提取出對於每一半 導體記憶體的該等交換字組線與/或位元線的取代個數, 以及對於每一晶圓的每一半導體記憶體的分佈狀況。 7·如申請專利範圍第1項所述之半導體記憶體生產系 統’其中該預估部分包括:圖樣構成部分,其以對應至該 取代個數的色彩或層次標示在該晶圓上的每一半導體記憶 體晶片。 & 8.如申請專利範圍第1項所述之半導體記憶體生產系
    2162-3810-PF.ptd 第64頁 4/6989 六、申請專利範圍 統,其中該預估部分比較該取代個數圖樣盘 代個數圖先前儲存的取代個數圖樣是對=取 常而產生,以及根據此比較社果,彳 製程異 u〜平乂、、、口禾’推斷特定 ^ 9· 一種半導體記憶體生產方法,包括: 、吊。 晶圓步驟,其用以經由複數製 憶體於晶圓上; /哪而形成+導體記 晶圓測試步驟,其測給力θ圓仙、能 無瑕疲產品; 驗在日日0㈣中的該晶圓而選擇 =映圖輸出步驟’其用以輸出,作為該測試的結果 +導體圮憶體的每一記憶體單元的該位址, 位址的通過或者不合格判定的位元映圖; 及4不該 元的位Γ决疋步驟’其從該位元映圖提取出不合格位 ΐ = 及根據此位元位址,決定使用安裝於該 :體:己憶體中的冗餘記憶體部分的冗餘字組線與/或冗 餘位X線之取代字組線與/或位元線位址;以及 的該預估步驟’其用以由根據每一半導體記憶體 、被父換子組線與/或位元線的該取代個數的統計分析 而預估製程瑕疵,該取代個數根據該取代位址而被獲得。 10.如申請專利範圍第9項所述之半導體記憶體生產方 於祕/、中該製程瑕疵預估步驟包括:用於產生熔線位址之 二1位址没定部分,熔線位址顯示由熔線切斷的部分,其 =定對於該等取代位址的該等冗餘字組線與/或冗餘位元 線位址;以及 提取步驟’其用於從該等熔線位址提取出對於每一半
    476989
    導體§己憶體的該等交換字組線與/或位元線的取代個數, 以及對於每一晶圓的每一半導艘記憶體的分佈狀況。 Π ·如申請專利範圍第9項所述之半導體記憶體生產方 法’其中該製程瑕疵預估步驟包括:圖樣構成部分,其以 對應至該取代個數的色彩或層次標示在該晶圓上的每一半 導體記憶體晶片。 1 2 ·如申請專利範圍第9項所述之半導體記憶體生產方 法,其中該製程瑕疵預估步驟比較先前儲存的取代個數圖 樣與該取代個數圖樣,其對於每一製程異常而產生,以及 根據此比較結果,預估特定的製程異常。
    2162-3810-PF.ptd 第66頁
TW090104017A 2000-03-21 2001-02-22 Semiconductor memory production system and semiconductor memory production method TW476989B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000079020A JP2001267389A (ja) 2000-03-21 2000-03-21 半導体メモリ生産システム及び半導体メモリ生産方法

Publications (1)

Publication Number Publication Date
TW476989B true TW476989B (en) 2002-02-21

Family

ID=18596338

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090104017A TW476989B (en) 2000-03-21 2001-02-22 Semiconductor memory production system and semiconductor memory production method

Country Status (7)

Country Link
US (1) US6532182B2 (zh)
EP (1) EP1137013B1 (zh)
JP (1) JP2001267389A (zh)
KR (1) KR100425899B1 (zh)
CN (1) CN1218378C (zh)
DE (1) DE60105873T2 (zh)
TW (1) TW476989B (zh)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19930169B4 (de) * 1999-06-30 2004-09-30 Infineon Technologies Ag Testeinrichtung und Verfahren zum Prüfen eines Speichers
DE10064329A1 (de) * 1999-12-27 2001-07-19 Mitsubishi Electric Corp Fehleranalyseverfahren, Kompressionsschwellenwertableitungsverfahren und Aufzeichnungsmedium
TW533422B (en) * 2000-11-28 2003-05-21 Advantest Corp Fail analysis device
US20030014146A1 (en) * 2001-07-12 2003-01-16 Kabushiki Kaisha Toshiba Dangerous process/pattern detection system and method, danger detection program, and semiconductor device manufacturing method
JP2003122421A (ja) * 2001-10-16 2003-04-25 Matsushita Electric Ind Co Ltd プロセス管理方法
JP2003280713A (ja) * 2002-03-19 2003-10-02 Dainippon Printing Co Ltd 製造情報管理システム
JP2003315415A (ja) * 2002-04-23 2003-11-06 Mitsubishi Electric Corp 半導体デバイス解析システム
DE10230949B4 (de) * 2002-07-09 2004-10-28 Infineon Technologies Ag Integrierter Mikrocontroller-Baustein und Verfahren zur Funktionsüberprüfung eines integrierten Speichers des Mikrocontroller-Bausteins
JP2004078716A (ja) * 2002-08-21 2004-03-11 Fujitsu Ltd 品質管理システム及び品質管理方法
JP4497801B2 (ja) * 2002-08-27 2010-07-07 Okiセミコンダクタ株式会社 半導体記憶装置
JPWO2004068414A1 (ja) * 2003-01-27 2006-05-25 富士通株式会社 注目物体の出現位置表示装置
DE10307027A1 (de) * 2003-02-20 2004-09-09 Infineon Technologies Ag Verfahren und Testeinrichtung zum Ermitteln einer Reparaturlösung für einen Speicherbaustein
US7529988B1 (en) * 2003-09-02 2009-05-05 Advanced Micro Devices, Inc. Storage of descriptive information in user defined fields of failure bitmaps in integrated circuit technology development
US6999897B2 (en) * 2004-03-11 2006-02-14 Powerchip Semiconductor Corp. Method and related system for semiconductor equipment early warning management
JP4413673B2 (ja) * 2004-03-29 2010-02-10 株式会社東芝 不良原因装置特定システム及び不良原因装置特定方法
JP4304107B2 (ja) * 2004-03-30 2009-07-29 東芝ソリューション株式会社 在庫管理システム及び在庫管理プログラム
KR100618696B1 (ko) 2004-04-28 2006-09-08 주식회사 하이닉스반도체 인식 정보를 갖는 메모리 장치
JP4347751B2 (ja) * 2004-06-07 2009-10-21 株式会社アドバンテスト 不良解析システム及び不良箇所表示方法
CN100518482C (zh) 2004-07-26 2009-07-22 株式会社日立制作所 部件追踪管理装置、管理方法及管理程序
US7263451B1 (en) 2004-10-25 2007-08-28 Advanced Micro Devices, Inc. Method and apparatus for correlating semiconductor process data with known prior process data
US20060095622A1 (en) * 2004-10-28 2006-05-04 Spansion, Llc System and method for improved memory performance in a mobile device
JP4227974B2 (ja) * 2005-05-27 2009-02-18 エルピーダメモリ株式会社 チップ情報管理方法、チップ情報管理システム及びチップ情報管理プログラム
JP2006337189A (ja) * 2005-06-02 2006-12-14 Fujifilm Holdings Corp 半導体装置の製造方法
JP4874606B2 (ja) * 2005-09-12 2012-02-15 株式会社東芝 用力設備設計装置、自動用力設備設計方法及び用力設備設計プログラム
KR100790817B1 (ko) * 2006-12-06 2008-01-03 삼성전자주식회사 반도체 제조관리 시스템
US8977912B2 (en) * 2007-05-07 2015-03-10 Macronix International Co., Ltd. Method and apparatus for repairing memory
CN101520654B (zh) * 2008-02-25 2012-01-25 中芯国际集成电路制造(上海)有限公司 用于设限截断生产数据的统计过程控制的方法和计算机代码
JP2010040133A (ja) * 2008-08-07 2010-02-18 Yokogawa Electric Corp 半導体メモリ検査装置
US7930602B2 (en) * 2009-02-20 2011-04-19 Globalfoundries Inc. Method and system for performing a double pass NTH fail bitmap of a device memory
JP5439974B2 (ja) 2009-06-22 2014-03-12 富士通セミコンダクター株式会社 半導体装置及び不良箇所情報の書き込み方法
US8712560B2 (en) * 2010-12-08 2014-04-29 L'air Liquide Societe Anonyme Pour L'etude Et L'exploration Des Procedes Georges Claude Performance monitoring of advanced process control systems
CN102446560B (zh) * 2011-12-07 2015-01-14 旭曜科技股份有限公司 面板驱动电路中嵌入式存储器的分析装置与方法
US9229446B2 (en) * 2012-05-08 2016-01-05 International Business Machines Corporation Production line quality processes
JP2014060249A (ja) * 2012-09-18 2014-04-03 Hitachi High-Tech Instruments Co Ltd ダイボンダ、および、ダイの位置認識方法
JP6221461B2 (ja) * 2013-07-25 2017-11-01 大日本印刷株式会社 欠陥解析方法、凹凸パターン構造体の製造方法及びインプリントシステム
CN104701202B (zh) * 2013-12-09 2017-11-14 中芯国际集成电路制造(上海)有限公司 缺陷杀伤率分析方法及分析系统
CN104979017B (zh) * 2014-04-03 2020-10-27 皇虎科技(加拿大)有限公司 用于测试及组装存储器模块的系统及方法
CN104122871B (zh) * 2014-07-29 2017-02-15 于兵 一种半导体测试数据实时监控方法
KR20160032910A (ko) * 2014-09-17 2016-03-25 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
TWI702732B (zh) 2014-10-20 2020-08-21 加拿大商奧羅拉太陽能技術(加拿大)有限公司 量測資料對生產工具位置及處理批次或時間的映射
CN104409104B (zh) * 2014-10-30 2018-02-06 上海华虹宏力半导体制造有限公司 芯片存储单元扰码地址的验证方法
CN104486615B (zh) * 2014-12-09 2016-08-24 广东威创视讯科技股份有限公司 Ddr芯片的故障定位方法与装置
JP6503889B2 (ja) 2015-05-25 2019-04-24 富士通株式会社 演算処理装置、情報処理装置および演算処理装置の制御方法
JP6839492B2 (ja) * 2016-02-10 2021-03-10 昭和電工株式会社 分割品の良否判定方法および分割品のトレーサビリティシステム
CN105895165B (zh) * 2016-03-30 2019-04-09 上海华虹宏力半导体制造有限公司 晶圆测试方法
JP6801978B2 (ja) * 2016-04-08 2020-12-16 昭和電工株式会社 ワークの良否判定方法およびトレーサビリティシステム
CN107329848A (zh) * 2017-06-26 2017-11-07 上海华力微电子有限公司 一种wat测试数据自动分析方法
KR102653937B1 (ko) * 2018-07-17 2024-04-02 삼성전자주식회사 반도체 장치의 테스트 방법및 반도체 장치의 테스트 시스템
CN110910942B (zh) * 2018-09-18 2022-05-27 北京兆易创新科技股份有限公司 位线的筛选方法、装置、存储设备和存储介质
CN109472448B (zh) * 2018-09-30 2021-11-26 西安高压电器研究院有限责任公司 断路器产品的工艺缺陷反馈方法及装置
JP2020123284A (ja) * 2019-01-31 2020-08-13 三菱重工機械システム株式会社 検査支援装置及び方法
CN112232012B (zh) * 2019-06-27 2022-04-26 长鑫存储技术有限公司 半导体制程分析系统以及分析方法、计算机可读存储介质
CN110491785A (zh) * 2019-07-03 2019-11-22 成都皮兆永存科技有限公司 半导体存储器制备方法及半导体存储器
CN110517969B (zh) * 2019-08-27 2022-09-02 武汉新芯集成电路制造有限公司 晶圆缺陷监测方法及系统和计算机存储介质
KR20210092986A (ko) * 2020-01-17 2021-07-27 삼성전자주식회사 스토리지 컨트롤러, 이를 포함하는 스토리지 시스템 및 스토리지 컨트롤러의 동작 방법
US11791010B2 (en) 2020-08-18 2023-10-17 Changxin Memory Technologies, Inc. Method and device for fail bit repairing
US11887685B2 (en) 2020-08-18 2024-01-30 Changxin Memory Technologies, Inc. Fail Bit repair method and device
US11797371B2 (en) 2020-08-18 2023-10-24 Changxin Memory Technologies, Inc. Method and device for determining fail bit repair scheme
EP3985675B1 (en) 2020-08-18 2024-01-31 Changxin Memory Technologies, Inc. Method and device for repairing fail bits
CN112216621A (zh) * 2020-10-14 2021-01-12 上海华虹宏力半导体制造有限公司 存储器晶圆测试方法和测试装置
US11443825B2 (en) * 2020-12-02 2022-09-13 Winbond Electronics Corp. Failure mode analysis method for memory device
US11984179B2 (en) 2021-03-26 2024-05-14 Changxin Memory Technologies, Inc. Redundant circuit assigning method and device, and medium
US11881278B2 (en) 2021-03-31 2024-01-23 Changxin Memory Technologies, Inc. Redundant circuit assigning method and device, apparatus and medium
US11791012B2 (en) 2021-03-31 2023-10-17 Changxin Memory Technologies, Inc. Standby circuit dispatch method, apparatus, device and medium
CN113359007B (zh) * 2021-05-31 2023-03-24 绍兴中芯集成电路制造股份有限公司 晶圆测试图的显示方法及系统
CN113672426A (zh) * 2021-08-24 2021-11-19 浙江大华技术股份有限公司 存储设备的异常确定方法及装置、存储介质、电子装置
CN116629707B (zh) * 2023-07-20 2023-10-20 合肥喆塔科技有限公司 基于分布式并行计算的fdc溯因分析方法及存储介质

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6288561B1 (en) * 1988-05-16 2001-09-11 Elm Technology Corporation Method and apparatus for probing, testing, burn-in, repairing and programming of integrated circuits in a closed environment using a single apparatus
JPH0618230A (ja) 1991-07-22 1994-01-25 Hitachi Ltd 厚み測定装置
JPH0714898A (ja) * 1993-06-23 1995-01-17 Mitsubishi Electric Corp 半導体ウエハの試験解析装置および解析方法
JPH0785697A (ja) * 1993-09-17 1995-03-31 Hitachi Ltd 半導体記憶装置の検査方法及びその検査システム
US5787190A (en) * 1995-06-07 1998-07-28 Advanced Micro Devices, Inc. Method and apparatus for pattern recognition of wafer test bins
US5795797A (en) * 1995-08-18 1998-08-18 Teradyne, Inc. Method of making memory chips using memory tester providing fast repair
JPH10339943A (ja) 1997-06-06 1998-12-22 Sony Corp 半導体装置の製造方法
JPH1154919A (ja) 1997-08-04 1999-02-26 Toagosei Co Ltd 多層プリント配線板およびその製造方法
JP4290270B2 (ja) * 1999-04-13 2009-07-01 株式会社ルネサステクノロジ 不良解析システム、致命不良抽出方法及び記録媒体

Also Published As

Publication number Publication date
EP1137013A2 (en) 2001-09-26
US6532182B2 (en) 2003-03-11
JP2001267389A (ja) 2001-09-28
DE60105873T2 (de) 2005-10-13
KR100425899B1 (ko) 2004-04-03
DE60105873D1 (de) 2004-11-04
CN1314702A (zh) 2001-09-26
EP1137013B1 (en) 2004-09-29
CN1218378C (zh) 2005-09-07
KR20010092387A (ko) 2001-10-24
EP1137013A3 (en) 2002-12-11
US20010026486A1 (en) 2001-10-04

Similar Documents

Publication Publication Date Title
TW476989B (en) Semiconductor memory production system and semiconductor memory production method
TW594869B (en) Manufacturing method of photomask and photomask
KR100416676B1 (ko) 반도체 장치 제조 시스템 및 반도체 장치 제조 방법
KR101370154B1 (ko) 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및 시스템
CN100334687C (zh) 集成电路制造方法
TW418478B (en) Method for measuring number of yield loss chips and number of poor chips by type due to defect of semiconductor chips
KR100774048B1 (ko) 포토마스크의 제조방법, 포토마스크 블랭크의 제조방법 및포토마스크의 재생방법
US20070297254A1 (en) Method to Identify or Screen VMIN Drift on Memory Cells During Burn-In or Operation
TW201514513A (zh) 晶圓的可適性電性測試
CN108320096A (zh) Tft-lcd制造业电压暂降经济损失预评估方法
JP2677500B2 (ja) リダンダンシ回路を備えた半導体装置のウェーハ検査方法
JP2015225990A (ja) 半導体装置及びその評価方法
KR20000060456A (ko) 리소그래피 공정으로부터 야기되는 불량 발생 지점 예측 방법
JP2907278B2 (ja) 半導体装置及びその試験方法
Kim et al. Considerations of model-based OPC verification for sub-70nm memory device
KR940004250B1 (ko) 반도체장치의 웨이퍼 검사방법
Craig et al. Robust methodology for state-of-the-art embedded SRAM bitcell design
KR100339609B1 (ko) 반도체 소자의 퓨즈 박스
JP2002299400A (ja) 半導体集積回路装置の製造方法
JPS622701B2 (zh)
JPS59186322A (ja) フオトマスク検査装置
JPH05144293A (ja) 半導体メモリーteg及び半導体メモリー回路の検査方法
JP2004226995A (ja) フォトマスクの製造方法およびフォトマスク
JPS641877B2 (zh)

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees