CN104409104B

CN104409104B - 芯片存储单元扰码地址的验证方法

Info

Publication number: CN104409104B
Application number: CN201410604604.7A
Authority: CN
Inventors: 吴苑
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2014-10-30
Filing date: 2014-10-30
Publication date: 2018-02-06
Anticipated expiration: 2034-10-30
Also published as: CN104409104A

Abstract

本发明公开了一种芯片存储单元扰码地址的验证方法，包含：第一步，在芯片量产过程中，在线缺陷检测中捕捉到存储器内部的失效缺陷或者利用聚焦离子轰击等手段人为制造缺陷导致存储器失效；第二步，记录失效芯片在晶圆上的地址及其失效缺陷在存储单元内的物理地址；第三步，继续完成芯片的制造；第四步，进行普通电学测试，得到失效单元的电学地址；第五步，根据存储器结构设计和测试原理编写转换公式得到物理失效地址；第六步，将上述物理失效地址与第二步记录的物理失效地址进行比对。本方法无需破片进行物理地址的确认，缩短了制样周期，提高了存储单元扰码地址验证的成功率。

Description

芯片存储单元扰码地址的验证方法

技术领域

本发明涉及集成电路制造领域，特别是指一种芯片存储单元扰码地址的验证方法。

背景技术

基于存储芯片的设计原理，对单元的存储操作时通过电学地址执行的，与实际的物理地址的对应关系比较复杂，因此在失效分析阶段需要将复杂的电学地址转换为可查找失效点的物理地址来定位失效现场。这个工作需要测试工程师事先根据设计原理写出一个固定的转换公式，并通过激光或聚焦离子轰击来定点破坏样品的内部结构，来验证这个转换公式的正确性。

具体方法如下：

1.根据设计原理找出电学地址和物理地址的对应关系公式。

2.测试并挑选几个没有存储单元失效的功能正常的样品芯片。

3.通过激光或聚焦离子轰击上述样品芯片的存储单元，造成特定位置的存储单元失效。如图1所示，图中的每一个小方格表示一个存储单元，整个存储单元阵列形成一个存储器芯片。X表示位列的排列顺序，Y表示字列的排列顺序。图2是存储单元的横断面结构示意图，包含选通管3、存储管4、通孔2及金属互联5。

4.测试定点破坏的样品，读出其失效点的电学地址，并得到通过公式转换的物理地址，外力所致缺陷导致测试的电学失效，然后转换为物理地址的示意图，有明确对应的行和列信息（X1行，Y1列）。

5.用物理和化学方法去除样品芯片上层布线，直到露出存储器结构，数算出失效位置的物理地址（X2行，Y2列）并记录。

6.比较第4步的转化出的物理地址信息和第5步实际看到的地址信息是否一致，如X1=X2；且Y1=Y2，则表明公式正确，否则就调整公式，生成新的X1/Y1地址，继续判断直到转换公式正确则验证完毕。

上述的分析方法其缺陷主要在于：

1.通过激光或聚焦离子轰击等外力定点破坏样品内部，由于芯片上层有密集的金属布线，容易造成整个芯片的失效或存储器内部大面积的失效，导致定位不准，完成理想样品的成功率不高。

2.为了具体确认上述第5步中破坏的实际物理地址，需要对样品用研磨和化学方法进行层层剥离，直到能看到内部结构，才能计算地址，效率比较低，分析周期比较长。

3.为了做第2条确认，必须破片，造成资源浪费。

发明内容

本发明所要解决的技术问题在于提供一种芯片存储单元扰码地址的验证方法，以提高存储器扰码验证的效率和成功率，并节省资源。

为解决上述问题，本发明所述的芯片存储单元扰码地址的验证方法，包含如下步骤：

第一步，在芯片量产过程中，在线缺陷检测中捕捉到存储器内部的失效缺陷，再利用聚焦离子束轰击的手段人为制造缺陷导致存储器失效；

第二步，记录失效芯片在晶圆上的地址及其失效缺陷在存储单元内的物理地址；

第三步，继续完成芯片的制造；

第四步，进行普通电学测试，得到失效单元的电学地址；

第五步，根据设计和测试原理编写转换公式得到物理失效地址；

第六步，将上述物理失效地址与第二步记录的物理失效地址进行比对。

进一步地，所述第二步中，失效芯片的地址是指量产时划片前具有缺陷的失效芯片在整个晶圆上的地址；失效缺陷的物理地址是指单个芯片上的一个或两个以上的失效单元的存储坐标地址。

进一步地，所述第六步中，如果比对的两次失效地址一致，则证明转换公式正确；如果不一致，则需要调整公式，继续判断直到转换公式正确。

本发明所述的芯片存储单元扰码地址的验证方法，利用量产时在线监测中捕捉到的缺陷或人为制造缺陷来进行后期扰码地址的验证，不需要破片来进行实际物理地址的确认工作，缩减了现有验证方法的制样周期，提高验证的成功率。

附图说明

图1 是存储单元示意图。

图2 是存储单元横断面示意图。

图3 是失效芯片位置示意图。

图4 是图3的局部放大图。

图5 是本发明方法步骤示意图。

附图标记说明

1是硅基板，2是通孔，3是选通管，4是存储管，5是金属互联。

具体实施方式

本发明所述的芯片存储单元扰码地址的验证方法，包含如下步骤：

第一步，在芯片量产过程中，在线缺陷检测中捕捉到存储器内部的失效缺陷。

利用对象产品在线检测中捕捉到的致命缺陷来进行后期扰码地址验证。在线（硅片生产过程中）缺陷检测是芯片制造过程中必经的步骤，目的在于：一是及时抓住设备或工艺的异常，防止异常扩大化；二是如有返工的可能及时返工挽救损失。利用落在存储器区域的不可挽救的致命缺陷，这些致命缺陷在被捕捉到的时候就可以明确在存储区域的行列信息，便于记录和后期利用。

另外，或者利用聚焦离子束轰击正常的芯片来人为造成缺陷也是可以采用的一种手段。

第二步，记录失效芯片的地址及其失效缺陷的物理地址。如图3所示，一个晶圆上一次形成有若干个管芯，即若干个存储器芯片，失效芯片的地址是指量产时划片前具有缺陷的失效芯片在整个晶圆上的位置；失效缺陷的物理地址是指单个芯片上的一个或两个以上的失效单元的存储坐标地址。图4是某一处失效缺陷在高倍显微镜下的形貌，如刻蚀残留物导致的线路短接。

假设本步骤记录的失效的物理地址为（X3，Y3）。

第三步，继续完成芯片的制造；

第四步，进行普通电学测试，得到失效单元的电学地址，如（X4，Y4）；

第五步，根据设计和测试原理编写转换公式得到物理失效地址，如（X5，Y5）；

第六步，将上述转换得到的物理失效地址与第二步记录的物理失效地址进行比对, 如果两次失效地址的比对结果一致，即X5=X3，Y5=Y3，则证明转换公式正确；如果不一致，则需要调整公式，生成新的X5/Y5地址，继续判断直到转换公式正确。

以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种芯片存储单元扰码地址的验证方法，其特征在于：包含如下步骤：

第一步，在芯片量产过程中，在线缺陷检测中捕捉到存储器内部的失效缺陷，或者利用聚焦离子束轰击手段人为制造缺陷导致存储器失效；

第二步，记录失效芯片在晶圆上的地址及其失效缺陷在存储单元内的物理地址；失效芯片的地址是指量产时划片前具有缺陷的失效芯片在整个晶圆上的位置；失效缺陷的物理地址是指单个芯片上的一个或两个以上的失效单元的存储坐标地址；

第三步，继续完成芯片的制造；

第四步，进行普通电学测试，得到失效单元的电学地址；

第五步，根据存储器结构设计和测试原理编写转换公式得到物理失效地址；

2.如权利要求1所述的芯片存储单元扰码地址的验证方法，其特征在于：所述第二步中，失效芯片的地址是指量产时划片前具有缺陷的失效芯片在整个晶圆上的地址；失效缺陷的物理地址是指单个芯片上的一个或两个以上的失效单元的存储坐标地址。

3.如权利要求1所述的芯片存储单元扰码地址的验证方法，其特征在于：所述第六步中，如果比对的两次失效地址一致，则证明转换公式正确；如果不一致，则调整转换公式，继续判断直到转换公式正确。